JPH0458323A - 最小値データ検索回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は最小値データ検索回路に関し、更に詳述すれば
、メモリ等に格納されているディジタルデータ群中から
最小値のデータを検索するための回路に関する。

〔従来の技術〕

メモリ等に予め格納されているディジタルデータ群中か
ら最小値データを検索して求めるだめの従来の一般的な
構成のブロック図を第３図−二示す。

第３図において、参照符号１はメモリ上に構成されてい
るデータテーブルである。このデータテーブルｌには、
たとえば最下位ビットが“０”で最上位ビットが“Ｆ”
である１６ビノトのデータが配列して格納されている。

参照符号２はデータテーブル読込み回路、同３は読込み
カウンタである。この読込みカウンタ３のカウント値は
データテーブル１上の各データの格納位置を示しており
、このカウント値に従ってデータテーブル読込み回路２
ばデータテーブル１からデータを読出す。また、読込み
カウンタ３のカウント値はデータテーブル読込み回路２
がデータテーブル１からデータを１個読出す都度、“１
”インクリメントされる。

参照符号４は最小値データ格納メモリであり、最小値デ
ータを格納する。

参照符号５は比較回路である。データテーブル読込み回
路２によりデータテーブル１から読出されたデータは最
小値データ格納メモリ４に格納されている最小値データ
と比較回路５により比較され、より小さい方のデータが
改めて最小値データ格納メモリ４に格納される。従って
、最小値データ格納メモリ４には現時点の最小値データ
が格納されているので、読込みカウンタ３のカウント値
がデータテーブル１に格納されているデータの最後の位
置を指示している場合に、最小値データ格納メモリ４に
格納されているデータが最小値データであるということ
になる。

上述のような構成の従来の最小値データ検索回路の動作
について、第４図のフローチャートを参照して以下に説
明する。

なお、データテーブル１には”０″から“ｎ′までの各
格納位置にそれぞれＤｏからＤｎのデータが予め格納さ
れている。

最初に、データテーブル１中のデータ群の先頭の格納位
置“０”のデータＤｏが最小値データＤｍｉｎとして最
小値データ格納メモリ４にセットされる（ステップＳｌ
）。次に、読込みカウンタ３にそのカウント値Ｃとして
初期値“１”がセットされ（ステップＳ２）、この読込
みカウンタ３のカウント値Ｃに対応するデータテーブル
ｌの格納位置ｉからデータテーブル読込み回路２がデー
タＤｉを読込む（ステップＳ３）。

データテーブル読込み回路２によりデータテーブル１か
ら読込まれたデータＤｉは最小値データ格納メモリ４に
記憶されている最小値データＤ　ｍｉｎと比較回路５に
より比較される（ステップＳ４）。

この比較の結果、今回新たにデータテーブル１からデー
タテーブル読込み回路２により読込まれたデータＤｉが
それまで最小値データ格納メモリ４に格納されていた最
小値データＤ　５ｈｉｎより小さければ、今回新たに読
込まれたデータＤｉが最小値データ格納メモリ４に最小
値データ［）ｓｉｎとして格納され（ステップＳ５）、
読込みカウンタ３のカウント値Ｃが“１″インクリメン
トされる（ステップＳ６）。一方、最小値データ格納メ
モリ４にそれまで格納されていた最小値データＤａ＋ｉ
ｎの方がＤデータＤｉより小さければ、最小値データ格
納メモリ４の内容はそのままで上述のステップＳ６へ進
む。

上述のステップＳ３からステップＳ６までの処理が、デ
ータテーブルｌに格納されている全てのデータに対して
、換言すれば読込みカウンタ３のカウント値Ｃがデータ
テーブル１中のデータ群の最後のデータの格納位置ｎを
示すまで反復される（ステップＳ７）。

〔発明が解決しようとする課題〕

ところで、上述のような従来の最小値データ検索回路で
は、データテーブルに格納されているデータ群の先頭か
ら順次データを読込み、最小値データ格納メモリの内容
と比較するように構成されているので、全てのデータを
データテーブルから読込んで比較する必要がある。従っ
て、たとえば最小値データがデータテーブルの先頭に格
納されていたとしても、最後のデータまで読込んで全て
比較する必要があり、このためデータテーブルに格納さ
れている検索対象のデータ数が多くなると検索に非常に
長い時間を要することになる。

このような事情からたとえば特開昭５７〜１１３１４１
号公報及び特開昭５８−５２７４５号公報中に従来技術
として記載されている”Ａ　Ｄｅｓｉｇｎ　ｏｆ　ａ　
ｆａｓｔ　Ｃｅ１ｌｕｌａｒＡｓｓｏｃｉａｔｉｖｅ　
Ｍｅｍｏｒｙ　ｆｏｒｏｒｄｅｒ　Ｒｅｔｒｉｅｖａビ
（Ｃ，Ｖ。

ＲＡＭＡＭＯＯＲＴＩ（Ｙ他“ＩＥＥＥ　Ｔｒａｎｓａ
ｃｔｉｏｎ　ｏｎ　ＣｏｍｐｕｔｅｒＣ−２７，９，Ｐ
Ｐ、８００．１９８９）等の技術が提案されている。

前者の特開昭５７−１１３１４１号公報は、「判定すべ
きビットの論理ＯＲ演算または論理ＡＮＤ演算を行なう
回路と、該回路の演算結果と各ビットとの排他的論理Ｎ
ＯＲ演算を行う回路と、該回路の演算結果と前記判定の
対象としている入力値に対応するビットとについて論理
ＡＮＤ演算を行なう回路とで構成する最大値ユニットま
たは最小値ユニットを入力値の長さビット数だけ縦列接
続することを特徴とする」装置である。

しかしこの装置は、各最大値ユニットまたは最小値ユニ
、トは、各データのそれぞれ同一位置のビットを入力す
るので、データ数に対応して排他的論理ＮＯＲ演算を行
う回路と、該回路の演算結果と前記判定の対象としてい
る入力値に対応するビットとについて論理ＡＮＤ演算を
行なう回路を備えている。更に、このような構成の最大
値ユニ、トまたは最小値ユニットを各データのビット数
だけ縦列接続している。従って、装置全体を構成する素
子数がかなり多数になることば避けられない。

また特開昭５８−５２７４５号公報に記載されている技
術は、メモリ中の各ワードの記憶データの最上位ビット
（ＭＳＢ）から順次他のワードの記憶データとの比較を
行い、そのワードの記憶データが最大または最小の可能
性があるか否かの信号を同一ワードを構成する単位セル
間でＭＳＢからＬＳＢへ伝播させ、ＬＳＢからの出力信
号によりそのワードが最大または最小であるかを判定す
る。

しかし、この技術ではメモリに記憶されている各ワード
について最上位ビットから最下位ビットまで順次比較を
行いつつその結果を示す信号を伝播させる必要があり、
またそれぞれの単位セルに比較を行うための回路素子を
配置する必要があるので、データ数及び個々のデータの
ビット数が多くなればなる程ハードウェア量が増大する
。

本発明はこのような事情に鑑みてなされたものであり、
比較的小キーボードのハードウェア量にて、最小値デー
タの検索に要する時間を大幅に短縮して高速検索可能な
最小値データ検索回路の提供を目的とする。

〔課題を解決するための手段〕

本発明に係る最小値データ検索回路は、検索対象のデー
タ群をデータテーブルに格納しておき、各データの最上
位ビット側からそれぞれの同一位置に位置するビットを
順次読込み、各ビットの反転値を初期値“１”と反復し
て論理積演算することにより、最小値データの候補デー
タを順次絞ってゆくように構成している。

〔作用〕

本発明の最小値データ検索回路では、検索対象のデータ
群から最小値データの候補が最上位側から徐々に絞られ
るので、各データの全ビットを調べることなく最小値デ
ータが決定する可能性が高い。

〔実施例〕

以下、本発明をその実施例を示す図面を参照して詳述す
る。

第１図は本発明に係る最小値データ検索回路の一構成例
を示すブロック図である。

第１図において、参照符号１はメモＩＪ上に構成されて
いるデータテーブルである。このデータテーブル１には
、たとえば最下位ビットが”０”で最上位ビットが“ピ
である１６ビツトのデータが配列して格納されている。

参照符号６は垂直ビット信号反転読込み回路である。こ
の垂直ビット信号反転読込み回路６は、データテーブル
１に格納されているデータをビット列方向、即ち垂直方
向に読込んで反転する。

参照符号３は読込みカウンタであり、垂直ビット信号反
転読込み回路６によるデータテーブル１からのデータの
読込みビット位置を指示する。

参照符号７は垂直ビット反転信号論理積回路、同日は垂
直ビット論理積処理前回メモリである。

垂直ビット反転信号論理積回路７は垂直ビット信号反転
読込み回路６によりデータテーブル１の最上位ビット側
から順次読込まれたデータと垂直ビット論理積処理前回
メモリ８の内容とを論理積処理し、その結果を垂直ビッ
ト論理積処理前回メモリ８に記憶させる。従って、垂直
ビット反転信号論理積回路７が論理積処理を行う対象と
なる垂直ビット論理積処理前回メモリ８の記憶内容は前
回の垂直ビット反転信号論理積回路７による論理積処理
の結果である。

参照符号９は最小値データ判定回路であり、垂直ビット
反転信号論理積回路７による論理積処理の結果を常時参
照し、“１”になっているビットが１個のみであるか否
か、あるいは前記ビットが“０”になっているかを判定
する。この最小値データ判定回路９による判定結果は、
“１”になっているビットが１個のみであればそのビッ
ト位置に対応するデータテーブル１の格納位置のデータ
が最小値データであることを意味する他、全ビットが“
０”であるかあるいは位置であるビットが２個以上ある
かにより、垂直ビット論理積処理前回メモリ８の記憶内
容を更新するか否か、即ち垂直ビット反転信号論理積回
路７による処理結果を新たに垂直ビット論理積処理前回
メモリ８の記憶内容として記憶させるか否かの制御を行
うためにも使用される。

上述のような構成の本発明の最小値データ検索回路の動
作について、そのデータテーブル１及び垂直ビット論理
積処理前回メモリ８の内容を示す第２図の模式図を参照
して以下に説明する。

いまたとえば第２図に示す如く、データテーブル１には
データＡからデータＥまでの５個のデータが格納されて
おり、それぞれのデータ値は、データＡ　＝００１００
１０１１００１１０１０データＢ　＝０１０１０１１１
０００１１０１１データＣ＝００１１１００１１１０１
０１００データＤ　＝０１００１１００１０００１０１
０データＥ　＝０１０１１１１０１１１０月１０である
とする。従って、最小値データは先頭のデータＡである
。

まず、垂直ビット論理積処理前回メモリ８の内容が、第
２図■に示す如く、全て“１”に初期化される。そして
、読込みカウンタ３の内容を検索対象のデータ群の最上
位ビット、即ち本実施例では“Ｆ”（２”）にセントす
る。これにより、垂直ビット信号反転読込み回路６はデ
ータテーブルｌから各データの”Ｆ”ビット目を読込ん
で、第２図■に示す如く、反転する。データテーブルｌ
から読込まれて反転されたデータは垂直ビット反転信号
論理積回路７により垂直ビット論理積処理前回メモリ８
の内容とそれぞれ対応するビットが論理和（ＡＮＤ）処
理される。結果はこの場合は全ビットが“１″であり、
全ビッビ０＃でもなくまた１ビツトだけ“１”でもない
ので最小値データ判定回路９は、第２図■に示す如く、
垂直ビット論理積処理前回メモリ８に記憶させる。

次に、読込み力うンタ３が１１″デクリメントされてデ
ータテーブル１の各データの“Ｅ”ビット目が垂直ビッ
ト信号反転読込み回路６により読込まれて反転される。

各データの“Ｅ”（２＋　４）ビット目は順に“０１０
１１”であるので、垂直ビット信号反転読込み回路６に
読込まれて反転された結果のビット列は第２図■に示す
如＜　、”１０１００”になる。このデータと垂直ビッ
ト論理積処理前回メモリ８の記憶内容”１１１１１”と
が垂直ビット反転信号論理積回路７により論理積処理さ
れるが、この処理結果は“１０１００”になる。この処
理結果も全ビソビＯ″でもまた１ビツトだけ“ｌ”でも
ないと最小値データ判定回路９により判定されるので、
垂直ビット論理積処理前回メモリ８には、第２図■に示
す如く、処理結果の°１ｏｉｏｏ”が記憶される。

更に、読込みカウンタ３が“１″デクリメントされてデ
ータテーフ゛Ｉし１の各データの“Ｄ”ビット目が垂直
ビット信号反転読込み回路６により読込まれて反転され
る。各データの“Ｄ″（２”）ビット目は順に１０１０
０”であるので、垂直ビット信号反転読込み回路６に読
込まれて反転された結果のビット列は第２図■に示す如
く、“０１０１１″になる。このデータと垂直ビット論
理積処理前回メモリ８の記憶内容“１０１００″とが垂
直ビット反転信号論理積回路７により論理積処理される
が、この処理結果は全ビット“０”になる。従って、最
小値データ判定回路９は今回の処理結果である“ｏｏｏ
ｏｏ”を垂直ビット論理積処理前回メモリ８に記憶させ
ることなく、第２図■に示す如く、それまでの記憶値で
ある“１０１００”に維持される。

更に、読込みカウンタ３が“１“デクリメントされて同
様の処理が反復されると、垂直ビット反転信号論理積回
路７による処理結果が、第２閲■に示す如く、１０００
０″になる。従って、この垂直ビット反転信号論理積回
路７による処理結果が１ビットのみドになった時点でそ
のビットの位置に対応するデータテーブル１の格納位置
に格納されているデータが最小値データであると最小値
データ判定回路９により判定される。

この段階で、最小値データ判定回路９からは最小値デー
タそのものを出力しても、あるいは最小値データのデー
タテーブル１における格納位置を出力してもよい。

なお上述の実施例では、垂直ビット反転信号論理積回路
７による処理結果が全ビノビ０°になった後に１ビツト
のみが“１″になる例を示したが、全ビノビ０″になる
ことなく１ビツトのみが“１”になる場合も有り得る。

〔発明の効果〕

以上に詳述した如く、本発明の最小値データ検索回路に
よれば、検索対象のデータの全てを続出して検索する必
要がなくなり、従来に比して大幅に検索時間が短縮され
る。

【図面の簡単な説明】

第１図は本発明に係る最小値データ検索回路の一構成例
を示すブロック図、第２図はその動作説明のための模式
図、第３図は従来の最小値データ検索回路の構成例を示
すブロック図、第４図はその動作説明のためのフローチ
ャートである。 ■・・・データテーブル　　３・・・読込みカウンタ６
・・・垂直ビット信号反転読込み回路　　７・・・垂直
ビット反転信号論理積回路　　８・・・垂直ビット論理
積処理前回メモリ　　９・・・最小値データ判定回なお
、図中、同一符号は同一、又は相当部分を示す。

Claims (1)

【特許請求の範囲】
1. （１）同一ビット長の２値データ群中から最小値データ
   を検索するための最小値データ検索回路において、 検索対象のデータ群を格納するデータテーブルと、 該データテーブルから検索対象の各データの同一ビット
   位置のビット列を読込むデータ読込み手段と、 該データ読込み手段がデータテーブルから読込むビット
   位置を最上位側から最下位側へ順次指示する読込みカウ
   ンタと、 検索対象のデータ数と等しいビット数のデータを記憶し
   、初期値として全ビット“１”が記憶されるメモリと、 前記データ読込み手段により順次読込まれた各ビット列
   中の各ビットの反転値と前記メモリの記憶内容とを対応
   するビット同士で論理積処理する演算手段と、 該演算手段による演算結果が、１ビットのみ“１”にな
   った第１の場合、２ビット以上が“１”になった第２の
   場合、全ビットが“０”になった第３の場合のいずれで
   あるかを判定し、第１の場合にはそのビットの位置に対
   応する前記データテーブルの位置に格納されているデー
   タを最小値データと決定し、第２の場合には前記メモリ
   の内容を前記演算手段による演算結果に更新し、第３の
   場合には前記メモリの内容を更新しない判定手段と を備えたことを特徴とする最小値データ検索回路。