JP6121029B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP6121029B2
JP6121029B2 JP2016094609A JP2016094609A JP6121029B2 JP 6121029 B2 JP6121029 B2 JP 6121029B2 JP 2016094609 A JP2016094609 A JP 2016094609A JP 2016094609 A JP2016094609 A JP 2016094609A JP 6121029 B2 JP6121029 B2 JP 6121029B2
Authority
JP
Japan
Prior art keywords
layer
insulating layer
film
semiconductor
oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2016094609A
Other languages
English (en)
Other versions
JP2016167629A (ja
Inventor
求 倉田
求 倉田
慎也 笹川
慎也 笹川
文香 田口
文香 田口
義紀 家田
義紀 家田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of JP2016167629A publication Critical patent/JP2016167629A/ja
Application granted granted Critical
Publication of JP6121029B2 publication Critical patent/JP6121029B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • H10D86/0231—Manufacture or treatment of multiple TFTs using masks, e.g. half-tone masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76885—By forming conductive members before deposition of protective insulating material, e.g. pillars, studs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Layout of the interconnection structure
    • H01L23/5283—Cross-sectional geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/535—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including internal interconnections, e.g. cross-under constructions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/421—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer
    • H10D86/423—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer comprising semiconductor materials not belonging to the Group IV, e.g. InGaZnO
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/441—Interconnections, e.g. scanning lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • H10P50/71—

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Thin Film Transistor (AREA)
  • Electroluminescent Light Sources (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

配線基板、半導体装置、及びそれらの作製方法に関する。
なお、本明細書中において半導体装置とは、半導体特性を利用することで機能しうる装置
全般を指し、電気光学装置、半導体回路および電子機器は全て半導体装置である。
半導体装置における多層配線および配線層間の接続には、金属材料を用い、ＣＭＰ技術に
より不要な配線材料を除去することで埋め込み配線構造を作製する方法が用いられている
。
半導体装置においては、集積度の向上にともない配線やそのコンタクト寸法の微細化が要
求されている。よって、高微細化であっても配線間の導通不良が生じないように、良好な
配線間の接続構造が提案されている（例えば、特許文献１参照。）。特許文献１は、配線
の形成領域に生じる凹凸をガスイオンの照射によって平滑化することによって、配線のカ
バレッジを向上させている。
特開２００９−５４８７９号公報
このような、集積化が進む配線基板、又は半導体装置において、導通不良を軽減すること
を目的の一とする。
信頼性の高い配線基板、又は半導体装置を歩留まり良く作製することを目的の一とする。
多層配線構造を有する配線基板、又は半導体装置において、該配線に用いる導電層の接続
構造に曲面を有する導電層を用いる。曲面な表面を有するレジストマスクを用いて導電層
をエッチング加工することによって曲面な表面を有する導電層（表面が曲面である導電層
、表面に曲面を有する導電層ともいえる）を形成する。
曲面な表面を有する導電層であると、表面に鋭角な段差を有さない。よって、導電層の断
面は錐形の先端が丸いドーム状となっている。下層の導電層を露出させる絶縁層の除去工
程の際、周囲の絶縁層の除去によって露出された下層の導電層の先端部は曲面であり、下
層の導電層上に積層する上層の導電層の被覆性を良好とすることができる。
本明細書で開示する発明の構成の一形態は、第１の導電層と、第１の導電層の側面を覆う
絶縁層と、絶縁層上に設けられ、かつ第１の導電層の絶縁層から突出する部分と接する第
２の導電層とを有し、第１の導電層において絶縁層から突出する部分の表面は曲面である
配線基板である。
本明細書で開示する発明の構成の一形態は、第１のトランジスタのゲート電極層と、ゲー
ト電極層の側面を覆う絶縁層と、絶縁層上に設けられ、かつゲート電極層の絶縁層から突
出する部分と接する第２のトランジスタのソース電極層又はドレイン電極層とを有し、ゲ
ート電極層において絶縁層から突出する部分の表面は曲面である半導体装置である。
本明細書で開示する発明の構成の一形態は、絶縁表面上に導電膜を形成し、導電膜上に表
面に曲面を有するレジストマスクを形成し、表面に曲面を有するレジストマスクを用いて
導電膜をエッチングガスによりエッチングして表面に曲面を有する第１の導電層を形成し
、第１の導電層上に絶縁層を形成し、絶縁層をエッチングして第１の導電層の一部を露出
し、絶縁層上に第１の導電層と接する第２の導電層を形成する配線基板の作製方法である
。
本明細書で開示する発明の構成の一形態は、絶縁表面上に導電膜を形成し、導電膜上にテ
ーパーを有するレジストマスクを形成し、テーパーを有するレジストマスクを加熱処理し
て表面に曲面を有するレジストマスクを形成し、表面に曲面を有するレジストマスクを用
いて導電膜をエッチングガスによりエッチングして表面に曲面を有する第１の導電層を形
成し、第１の導電層上に絶縁層を形成し、絶縁層をエッチングして第１の導電層の一部を
露出し、絶縁層上に第１の導電層と接する第２の導電層を形成する配線基板の作製方法で
ある。
本明細書で開示する発明の構成の一形態は、導電膜を形成し、導電膜上に表面に曲面を有
するレジストマスクを形成し、表面に曲面を有するレジストマスクを用いて導電膜をエッ
チングガスによりエッチングして表面に曲面を有する第１のトランジスタのゲート電極層
を形成し、ゲート電極層上に絶縁層を形成し、絶縁層をエッチングしてゲート電極層の一
部を露出し、絶縁層上にゲート電極層と接する第２のトランジスタのソース電極層又はド
レイン電極層を形成する半導体装置の作製方法である。
本明細書で開示する発明の構成の一形態は、導電膜を形成し、導電膜上にテーパーを有す
るレジストマスクを形成し、テーパーを有するレジストマスクを加熱処理して表面に曲面
を有するレジストマスクを形成し、表面に曲面を有するレジストマスクを用いて導電膜を
エッチングガスによりエッチングして表面に曲面を有する第１のトランジスタのゲート電
極層を形成し、ゲート電極層上に絶縁層を形成し、絶縁層をエッチングしてゲート電極層
の一部を露出し、絶縁層上にゲート電極層と接する第２のトランジスタのソース電極層又
はドレイン電極層を形成する半導体装置の作製方法である。
導電層同士の積層構造において、上層の導電層が下層の導電層上に被覆性よく形成される
ことによって、導電層同士の電気的接続を確実に行うことができる。従って、生産時には
膜の形状不良による特性不良を軽減することができるため歩留まりが向上し、配線基板、
又は半導体装置としても信頼性を高めることができる。
配線基板の一形態を説明する図。 配線基板の一形態を説明する図。 半導体装置の一形態を説明する図。 半導体装置の一形態を説明する図。 半導体装置の作製方法の一形態を説明する図。 半導体装置の一形態を説明する図。 半導体装置の作製方法の一形態を説明する図。 半導体装置の一形態を説明する図。 電子機器を示す図。 実施例におけるＳＥＭ像及びＳＴＥＭ像を示す図。
以下では、本明細書に開示する発明の実施の形態について図面を用いて詳細に説明する。
ただし、本明細書に開示する発明は以下の説明に限定されず、その形態および詳細を様々
に変更し得ることは、当業者であれば容易に理解される。また、本明細書に開示する発明
は以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、第１、第
２として付される序数詞は便宜上用いるものであり、工程順又は積層順を示すものではな
い。また、本明細書において発明を特定するための事項として固有の名称を示すものでは
ない。
（実施の形態１）
本実施の形態では、配線基板、半導体装置、及びそれらの作製方法の一形態を、図１乃至
図３を用いて説明する。
図１（Ａ）に、本実施の形態の積層する導電層同士の接続構造を有する配線基板を示す。
絶縁層２００上に導電層２０１が設けられており、該導電層２０１の周囲は上部を除いて
絶縁層２０３が形成されている。絶縁層２０３上には導電層２０２が絶縁層２０３から突
出している導電層２０１と接して形成され、導電層２０１と導電層２０２とが電気的に接
続している。
導電層２０１は、曲面な表面を有する導電層である。曲面な表面を有するレジストマスク
を用いて導電膜をエッチング加工することによって、表面に鋭角な段差を有さない導電層
２０１を形成することができる。
図１（Ａ）の積層する導電層同士の接続構造を有する配線基板の作製方法を図２（Ａ）乃
至（Ｅ）に示す。
絶縁層２００上に導電膜２１１を形成し、導電膜２１１上にレジストマスク２１２を形成
する（図２（Ａ）参照。）。レジストマスク２１２は、表面が曲面であり、図２（Ａ）に
示すように断面ではほぼ半球に近い形状とする。
レジストマスク２１２の形状は、フォトリソグラフィ工程によりテーパーを有するレジス
トマスクを形成した後、加熱処理を行うことで制御することができる。加熱処理前のレジ
ストマスクのテーパーの角度（導電膜２１１表面とレジストマスクの側面との角度）は９
０度未満とすればよい。本実施の形態では７５度のテーパーの角度を有するレジストマス
クを形成した後、１８０℃で２時間加熱処理を行う。
表面が曲面のレジストマスク２１２を用いて、導電膜２１１をエッチング加工することに
よって、曲面を有する導電層２０１を形成する（図２（Ｂ）参照。）。エッチングはドラ
イエッチングを用いる。エッチングガスとしては、塩素を含むガス（塩素系ガス、例えば
塩素（Ｃｌ２）、三塩化硼素（ＢＣｌ３）、四塩化珪素（ＳｉＣｌ４）、四塩化炭素（Ｃ
Ｃｌ４）など）、または、フッ素を含むガス（フッ素系ガス、例えばフッ化炭素（ＣＦ４
）、六フッ化硫黄（ＳＦ６）、三フッ化窒素（ＮＦ３）、トリフルオロメタン（ＣＨＦ３
）など）を用いることができる。さらに上記ガスに酸素や希ガス（例えばＡｒなど）を添
加したエッチングガスを用いてもよい。
半導体装置の集積化にともない、導電層の線幅はより小さく微細になる。線幅が小さくな
ると、導電層にテーパーを付与することが難しくなり、導電層の側面は垂直形状になりや
すい。側面が垂直形状となると絶縁層から突出する導電層の上方の端部は鋭角化し、上に
形成される上層の導電層の被覆性が低下してしまう。
本明細書に開示するように、曲面を有するように形状を制御されたレジストを用いて導電
層を形成すると、１μｍ以下の微細な線幅であっても表面に曲面を有する導電層とするこ
とができる。従って、導電層の被覆形状の不良による導通不良は抑制され、高信頼性の配
線基板、又は半導体装置を歩留まり良く作製することができる。
導電層２０１を覆うように絶縁層２１３を形成する（図２（Ｃ）参照。）。
次に絶縁層２１３をエッチングし、平坦化された絶縁層２０３を形成し、同時に導電層２
０１の上部を突出するように露出させる（図２（Ｄ）参照。）。
絶縁層２１３の平坦化及び導電層２０１の露出を行う絶縁層２１３の部分的な除去方法（
エッチング）は、特に限定しないが、化学的機械研磨（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎ
ｉｃａｌ Ｐｏｌｉｓｈｉｎｇ：ＣＭＰ）法を好適に用いることができる。
例えば、絶縁層２１３として酸化シリコン膜を用いた場合、ＣＭＰ法の処理条件の一例と
しては、スラリー液と研磨布を用い、圧力０．０１ＭＰａ、スピンドル回転速度（回転数
）２０ｒｐｍ、テーブル回転速度（回転数）を２０ｒｐｍとすればよい。
突出した導電層２０１と接して絶縁層２０３上に導電層２０２を形成し、導電層２０１と
導電層２０２とを電気的に接続する（図２（Ｅ）参照。）。
本実施の形態の導電層２０１は、曲面な表面を有する導電層であり、表面に鋭角な段差を
有さない。よって、導電層２０１の断面は錐形の先端が丸いドーム状となっている。よっ
て、ＣＭＰ処理の際、周囲の絶縁層２１３の除去によって露出された導電層２０１の先端
部は曲面であり、導電層２０１上に積層する導電層２０２の被覆性を良好とすることがで
きる。
導電層２０２が導電層２０１上に被覆性よく形成されることによって、導電層２０１と導
電層２０２との電気的接続を確実に行うことができる。従って、生産時には膜の形状不良
による特性不良を軽減することができるため歩留まりが向上し、半導体装置としても信頼
性を高めることができる。
図１（Ｂ）は絶縁層を積層構造とする例であり、絶縁層２０４と絶縁層２０３とが積層し
ている。このように異なる絶縁層を積層する場合、特にエッチング条件の違いから図１（
Ｂ）のように絶縁層が過剰にエッチング（所謂オーバーエッチング）される恐れがあるた
め、突出する導電層２０１の表面が曲面であり、鋭角な段差を有さないことは有益である
。
また、図１（Ｂ）では導電層２０２が、絶縁層２０３から突出された導電層２０１の全領
域を覆う構造となっている。導電層２０２により導電層２０１が覆われる構造であると、
導電層２０１と導電層２０２とが同材料、又はエッチングによる選択比が低い材料同士で
ある場合、導電層２０２のエッチング工程の際に導電層２０１がエッチングされるのを防
止することができる。
本明細書に開示する配線基板を用いて半導体装置を提供することができる。図３に図１及
び図２に示したような曲面を有する導電層を用いた多層配線構造を含む配線基板を有する
半導体装置の例を示す。
図３において、絶縁層３００上に絶縁層３０３ａと、絶縁層３０３ａから上部を突出させ
た導電層３０１ａ、３０１ｂとが設けられ、導電層３０１ａに接して導電層３０２ａが、
導電層３０１ｂに接して導電層３０２ｂがそれぞれ形成されている。
導電層３０２ａ、３０２ｂ上には絶縁層３０３ｂと、導電層３０２ａと接し、かつ絶縁層
３０３ｂから上部を突出させた導電層３０１ｃが設けられ、導電層３０１ｃに接して導電
層３０２ｃが形成されている。
導電層３０２ｃ上には絶縁層３０３ｃと、導電層３０２ｃと接し、かつ絶縁層３０３ｃか
ら上部を突出させた導電層３０１ｄが設けられ、導電層３０１ｄに接して導電層３０２ｄ
が形成されている。
積層する導電層間の導通が良好であるため、図３のような多層の導電層による積層構造で
あっても電気的接続を確実に行うことができる。
導電層２０１、導電層２０２、導電層３０１ａ、３０１ｂ、３０１ｃ、３０１ｄ、導電層
３０２ａ、３０２ｂ、３０２ｃ、３０２ｄの材料は、モリブデン、チタン、クロム、タン
タル、タングステン、アルミニウム、銅、ネオジム、スカンジウム等の金属材料またはこ
れらを主成分とする合金材料を用いて、単層でまたは積層して形成することができる。導
電層２０１、導電層２０２、導電層３０１ａ、３０１ｂ、３０１ｃ、３０１ｄ、導電層３
０２ａ、３０２ｂ、３０２ｃ、３０２ｄの成膜方法は、スパッタリング法、蒸着法、ＣＶ
Ｄ法などを用いることができる。
絶縁層２０３、絶縁層２０４、絶縁層３０３ａ、３０３ｂ、３０３ｃは、代表的には酸化
シリコン膜、酸化窒化シリコン膜、酸化アルミニウム膜、酸化窒化アルミニウム膜、窒化
シリコン膜、窒化アルミニウム膜、窒化酸化シリコン膜、窒化酸化アルミニウム膜などの
無機絶縁膜を用いることができる。絶縁層２０３、絶縁層２０４、絶縁層３０３ａ、３０
３ｂ、３０３ｃは、プラズマＣＶＤ法又はスパッタリング法等を用いて形成することがで
きる。
また、ポリイミド、アクリル樹脂、ベンゾシクロブテン系樹脂、等の有機材料を用いるこ
とができる。また上記有機材料の他に、低誘電率材料（ｌｏｗ−ｋ材料）等を用いること
ができる。有機材料を用いる場合、スピンコート法、印刷法などの湿式法によって絶縁層
２０３、絶縁層２０４、絶縁層３０３ａ、３０３ｂ、３０３ｃを形成してもよい。
なお、これらの材料で形成される絶縁膜を複数積層させることで、絶縁層２０３、絶縁層
２０４、絶縁層３０３ａ、３０３ｂ、３０３ｃを形成してもよい。
絶縁層２００、絶縁層３００としては、上記絶縁層２０３、絶縁層２０４、絶縁層３０３
ａ、３０３ｂ、３０３ｃと同様な材料及び方法を用いて形成することができる。
また、絶縁層２００として基板を用いてもよい。絶縁層２００として用いることのできる
基板としては、アルミノシリケートガラス、アルミノホウケイ酸ガラス、バリウムホウケ
イ酸ガラスのような電子工業用に使われる各種のガラス基板や、石英基板、セラミック基
板、サファイア基板、プラスチック基板などの絶縁基板が挙げられる。また、単結晶半導
体基板（例えば、単結晶シリコン基板）や多結晶半導体基板（例えば、多結晶シリコン基
板）を用いることも可能である。
本実施の形態において示す多層配線構造を有する半導体装置において、該導電層の接続構
造に曲面を有する導電層を用いることによって、集積度が十分に高められた信頼性の高い
半導体装置が実現できる。
（実施の形態２）
実施の形態１で示した導電層の接続構造を含む配線基板を用いて半導体装置を提供するこ
とができる。本実施の形態では、実施の形態１で示した導電層の接続構造を含む配線基板
を用いた半導体装置の一例として、記憶媒体（メモリ素子）を示す。
実施の形態１で示す導電層の接続構造は、複数のトランジスタを積層する集積回路に好適
に用いることができる。本実施の形態では、単結晶半導体基板に作製された第１のトラン
ジスタであるトランジスタ１４０と絶縁層を介してトランジスタ１４０の上方に半導体膜
を用いて作製された第２のトランジスタであるトランジスタ１６２を含む半導体装置を作
製する。
本明細書に開示する導電層の接続構造を適用できる半導体装置としては積層するトランジ
スタの半導体材料、及び構造は、同一でもよいし異なっていてもよい。本実施の形態では
、記憶媒体（メモリ素子）の回路に好適な材料及び構造のトランジスタをそれぞれ用いる
例である。
図４は、半導体装置の構成の一例である。図４（Ａ）には、半導体装置の断面を、図４（
Ｂ）には、半導体装置の平面を、それぞれ示す。ここで、図４（Ａ）は、図４（Ｂ）のＣ
１−Ｃ２およびＤ１−Ｄ２における断面に相当する。また、図４（Ｃ）には、上記半導体
装置をメモリ素子として用いる場合の回路図の一例を示す。図４（Ａ）および図４（Ｂ）
に示される半導体装置は、下部に第１の半導体材料を用いたトランジスタ１４０を有し、
上部に第２の半導体材料を用いたトランジスタ１６２を有する。本実施の形態では、第１
の半導体材料を酸化物半導体以外の半導体材料とし、第２の半導体材料を酸化物半導体と
する。酸化物半導体以外の半導体材料としては、例えば、シリコン、ゲルマニウム、シリ
コンゲルマニウム、炭化シリコン、またはガリウムヒ素等を用いることができ、単結晶半
導体を用いるのが好ましい。他に、有機半導体材料などを用いてもよい。このような半導
体材料を用いたトランジスタは、高速動作が容易である。一方で、酸化物半導体を用いた
トランジスタは、その特性により長時間の電荷保持を可能とする。
図４における半導体装置の作製方法を図５（Ａ）乃至（Ｃ）を用いて説明する。
トランジスタ１４０は、半導体材料（例えば、シリコンなど）を含む基板１８５に設けら
れたチャネル形成領域１１６と、チャネル形成領域１１６を挟むように設けられた不純物
領域１２０と、不純物領域１２０に接する金属化合物領域１２４と、チャネル形成領域１
１６上に設けられたゲート絶縁層１０８と、ゲート絶縁層１０８上に設けられたゲート電
極１１０とを有する。
本実施の形態のゲート電極１１０は、実施の形態１で示したように曲面な表面を有する導
電層である。曲面な表面を有するレジストマスクを用いて導電層をエッチング加工するこ
とによって、表面に鋭角な段差を有さないゲート電極１１０を形成することができる。
半導体材料を含む基板１８５は、シリコンや炭化シリコンなどの単結晶半導体基板、多結
晶半導体基板、シリコンゲルマニウムなどの化合物半導体基板、ＳＯＩ基板などを適用す
ることができる。なお、一般に「ＳＯＩ基板」は、絶縁表面上にシリコン半導体層が設け
られた構成の基板をいうが、本明細書等においては、絶縁表面上にシリコン以外の材料か
らなる半導体層が設けられた構成の基板も含む。つまり、「ＳＯＩ基板」が有する半導体
層は、シリコン半導体層に限定されない。また、ＳＯＩ基板には、ガラス基板などの絶縁
基板上に絶縁層を介して半導体層が設けられた構成のものが含まれるものとする。
基板１８５上にはトランジスタ１４０を囲むように素子分離絶縁層１０６が設けられてい
る。なお、高集積化を実現するためには、図４に示すようにトランジスタ１４０がサイド
ウォール絶縁層を有しない構成とすることが望ましい。一方で、トランジスタ１４０の特
性を重視する場合には、ゲート電極１１０の側面にサイドウォール絶縁層を設け、不純物
濃度が異なる領域を含む不純物領域１２０を設けても良い。
単結晶半導体基板を用いたトランジスタ１４０は、高速動作が可能である。このため、当
該トランジスタを読み出し用のトランジスタとして用いることで、情報の読み出しを高速
に行うことができる。
トランジスタ１４０を形成した後、トランジスタ１４０を覆うように絶縁層１７０及び絶
縁層１７１を形成する（図５（Ａ）参照。）。
絶縁層１７０、及び絶縁層１７１は、代表的には酸化シリコン膜、酸化窒化シリコン膜、
酸化アルミニウム膜、酸化窒化アルミニウム膜、窒化シリコン膜、窒化アルミニウム膜、
窒化酸化シリコン膜、窒化酸化アルミニウム膜などの無機絶縁膜を用いることができる。
絶縁層１７０、及び絶縁層１７１は、プラズマＣＶＤ法又はスパッタリング法等を用いて
形成することができる。
また、ポリイミド、アクリル樹脂、ベンゾシクロブテン系樹脂、等の有機材料を用いるこ
とができる。また上記有機材料の他に、低誘電率材料（ｌｏｗ−ｋ材料）等を用いること
ができる。有機材料を用いる場合、スピンコート法、印刷法などの湿式法によって絶縁層
１７０、及び絶縁層１７１を形成してもよい。
なお、これらの材料で形成される絶縁膜を複数積層させることで、絶縁層１７０、及び絶
縁層１７１を形成してもよい。
本実施の形態では、絶縁層１７０としてスパッタリング法により膜厚５０ｎｍの酸化窒化
シリコン膜を形成し、絶縁層１７１としてスパッタリング法により膜厚５５０ｎｍの酸化
シリコン膜を形成する。
次に、トランジスタ１６２および容量素子１６４の形成前の処理として、絶縁層１７０及
び絶縁層１７１にＣＭＰ処理を施して、平坦化した絶縁層１２８、絶縁層１３０を形成し
、同時にゲート電極１１０の上面を露出させる（図５（Ｂ）参照。）。
ＣＭＰ処理により十分に平坦化した絶縁層１３０上に半導体膜を形成した後、当該半導体
膜を選択的にエッチングして半導体層１４４を形成する。本実施の形態では、半導体層１
４４として酸化物半導体膜を用い、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系酸化物ターゲットを用いてス
パッタリング法により成膜する。
その後、酸化物半導体膜に対して、加熱処理（第１の加熱処理）を行うことが望ましい。
この第１の加熱処理によって酸化物半導体膜中の、過剰な水素（水や水酸基を含む）を除
去し、酸化物半導体膜の構造を整え、エネルギーギャップ中の欠陥準位を低減することが
できる。第１の加熱処理の温度は、例えば、３００℃以上５５０℃未満、好ましくは４０
０℃以上５００℃以下とする。
熱処理は、例えば、抵抗発熱体などを用いた電気炉に被処理物を導入し、窒素雰囲気下、
４５０℃、１時間の条件で行うことができる。この間、酸化物半導体膜は大気に触れさせ
ず、水や水素の混入が生じないようにする。第１の加熱処理によって不純物を低減し、Ｉ
型（真性）またはＩ型に限りなく近い酸化物半導体膜を形成することで、極めて優れた特
性のトランジスタを実現することができる。
次に、ゲート電極１１０、絶縁層１２８、絶縁層１３０などの上に導電層を形成し、該導
電層を選択的にエッチングして、ソース電極またはドレイン電極１４２ａ、ソース電極ま
たはドレイン電極１４２ｂを形成する。
本実施の形態のゲート電極１１０は、実施の形態１で示したように曲面な表面を有する導
電層であり、表面に鋭角な段差を有さない。よって、図４（Ａ）に示すようにゲート電極
１１０の断面は錐形の先端が丸いドーム状となっている。よって、ＣＭＰ処理の際、周囲
の絶縁層１２８、絶縁層１３０の除去によって露出されたゲート電極１１０の先端部は曲
面であり、ゲート電極１１０上に積層するソース電極またはドレイン電極１４２ａの被覆
性を良好とすることができる。
ソース電極またはドレイン電極１４２ａがゲート電極１１０上に被覆性よく形成されるこ
とによって、ソース電極またはドレイン電極１４２ａとゲート電極１１０との電気的接続
を確実に行うことができる。従って、生産時には膜の形状不良による特性不良を軽減する
ことができるため歩留まりが向上し、半導体装置としても信頼性を高めることができる。
導電層は、スパッタ法をはじめとするＰＶＤ法や、プラズマＣＶＤ法などのＣＶＤ法を用
いて形成することができる。また、導電層の材料としては、Ａｌ、Ｃｒ、Ｃｕ、Ｔａ、Ｔ
ｉ、Ｍｏ、Ｗから選ばれた元素や、上述した元素を成分とする合金等を用いることができ
る。Ｍｎ、Ｍｇ、Ｚｒ、Ｂｅ、Ｎｄ、Ｓｃのいずれか、またはこれらを複数組み合わせた
材料を用いてもよい。
導電層は、単層構造であっても良いし、２層以上の積層構造としてもよい。例えば、チタ
ン膜や窒化チタン膜の単層構造、シリコンを含むアルミニウム膜の単層構造、アルミニウ
ム膜上にチタン膜が積層された２層構造、窒化チタン膜上にチタン膜が積層された２層構
造、チタン膜とアルミニウム膜とチタン膜とが積層された３層構造などが挙げられる。な
お、導電層を、チタン膜や窒化チタン膜の単層構造とする場合には、テーパー形状を有す
るソース電極またはドレイン電極１４２ａ、およびソース電極またはドレイン電極１４２
ｂへの加工が容易であるというメリットがある。
上部のトランジスタ１６２のチャネル長（Ｌ）は、ソース電極またはドレイン電極１４２
ａ、およびソース電極またはドレイン電極１４２ｂの下端部の間隔によって決定される。
なお、チャネル長（Ｌ）が２５ｎｍ未満のトランジスタを形成する場合に用いるマスク形
成の露光を行う際には、数ｎｍ〜数１０ｎｍと波長の短い超紫外線を用いるのが望ましい
。
次に、半導体層１４４に接するゲート絶縁層１４６を形成する。ゲート絶縁層１４６は、
プラズマＣＶＤ法又はスパッタリング法等を用いて、酸化シリコン層、窒化シリコン層、
酸化窒化シリコン層、窒化酸化シリコン層、酸化アルミニウム層、窒化アルミニウム層、
酸化窒化アルミニウム層、窒化酸化アルミニウム層、酸化ハフニウム層、又は酸化ガリウ
ム層を単層で又は積層して形成することができる。
次に、ゲート絶縁層１４６上において半導体層１４４と重畳する領域にゲート電極１４８
ａを形成し、ソース電極またはドレイン電極１４２ａと重畳する領域に電極１４８ｂを形
成する。
ゲート絶縁層１４６の形成後には、不活性ガス雰囲気下、または酸素雰囲気下で第２の加
熱処理を行うのが望ましい。熱処理の温度は、２００℃以上４５０℃以下、望ましくは２
５０℃以上３５０℃以下である。例えば、窒素雰囲気下で２５０℃、１時間の加熱処理を
行えばよい。第２の加熱処理を行うことによって、トランジスタの電気的特性のばらつき
を軽減することができる。また、ゲート絶縁層１４６が酸素を含む膜として、半導体層１
４４に酸素を供給し、該半導体層１４４の酸素欠損を補償して、Ｉ型（真性）またはＩ型
に限りなく近い酸化物半導体層を形成することもできる。
なお、第２の加熱処理のタイミングはこれに限定されない。例えば、ゲート電極の形成後
に第２の加熱処理を行っても良い。また、第１の加熱処理に続けて第２の加熱処理を行っ
ても良いし、第１の加熱処理に第２の加熱処理を兼ねさせても良いし、第２の加熱処理に
第１の加熱処理を兼ねさせても良い。
上述のように、第１の加熱処理と第２の加熱処理の少なくとも一方を適用することで、半
導体層１４４を、その主成分以外の不純物が極力含まれないように高純度化することがで
きる。
ゲート電極１４８ａおよび電極１４８ｂは、ゲート絶縁層１４６上に導電層を形成した後
に、当該導電層を選択的にエッチングすることによって形成することができる。
次に、ゲート絶縁層１４６、ゲート電極１４８ａ、および電極１４８ｂ上に、絶縁層１５
０および絶縁層１５２を形成する。絶縁層１５０および絶縁層１５２は、スパッタ法やＣ
ＶＤ法などを用いて形成することができる。また、酸化シリコン、酸化窒化シリコン、窒
化シリコン、酸化ハフニウム、酸化アルミニウム等の無機絶縁材料を含む材料を用いて形
成することができる。
次に、ゲート絶縁層１４６、絶縁層１５０、及び絶縁層１５２に、ソース電極またはドレ
イン電極１４２ｂにまで達する開口を形成する。当該開口の形成は、マスクなどを用いた
選択的なエッチングにより行われる。
その後、上記開口にソース電極またはドレイン電極１４２ｂに接する配線１５６を形成す
る。なお、図５にはソース電極またはドレイン電極１４２ｂと配線１５６との接続箇所は
図示していない。
配線１５６は、スパッタ法をはじめとするＰＶＤ法や、プラズマＣＶＤ法などのＣＶＤ法
を用いて導電層を形成した後、当該導電層をエッチング加工することによって形成される
。また、導電層の材料としては、Ａｌ、Ｃｒ、Ｃｕ、Ｔａ、Ｔｉ、Ｍｏ、Ｗから選ばれた
元素や、上述した元素を成分とする合金等を用いることができる。Ｍｎ、Ｍｇ、Ｚｒ、Ｂ
ｅ、Ｎｄ、Ｓｃのいずれか、またはこれらを複数組み合わせた材料を用いてもよい。詳細
は、ソース電極またはドレイン電極１４２ａなどと同様である。
以上により、高純度化された半導体層１４４を用いたトランジスタ１６２、および容量素
子１６４が完成する。容量素子１６４は、ソース電極またはドレイン電極１４２ａ、半導
体層１４４、ゲート絶縁層１４６、および電極１４８ｂ、で構成される。
なお、図４の容量素子１６４では、半導体層１４４とゲート絶縁層１４６を積層させるこ
とにより、ソース電極またはドレイン電極１４２ａと、電極１４８ｂとの間の絶縁性を十
分に確保することができる。もちろん、十分な容量を確保するために、半導体層１４４を
有しない構成の容量素子１６４を採用しても良い。また、絶縁層を有する構成の容量素子
１６４を採用しても良い。さらに、容量が不要の場合は、容量素子１６４を設けない構成
とすることも可能である。
図４（Ｃ）には、上記半導体装置をメモリ素子として用いる場合の回路図の一例を示す。
図４（Ｃ）において、トランジスタ１６２のソース電極またはドレイン電極の一方と、容
量素子１６４の電極の一方と、トランジスタ１４０のゲート電極と、は電気的に接続され
ている。また、第１の配線（１ｓｔ Ｌｉｎｅ：ソース線とも呼ぶ）とトランジスタ１４
０のソース電極とは、電気的に接続され、第２の配線（２ｎｄ Ｌｉｎｅ：ビット線とも
呼ぶ）とトランジスタ１４０のドレイン電極とは、電気的に接続されている。また、第３
の配線（３ｒｄ Ｌｉｎｅ：第１の信号線とも呼ぶ）とトランジスタ１６２のソース電極
またはドレイン電極の他方とは、電気的に接続され、第４の配線（４ｔｈ Ｌｉｎｅ：第
２の信号線とも呼ぶ）と、トランジスタ１６２のゲート電極とは、電気的に接続されてい
る。そして、第５の配線（５ｔｈ Ｌｉｎｅ：ワード線とも呼ぶ）と、容量素子１６４の
電極の他方は電気的に接続されている。
酸化物半導体を用いたトランジスタ１６２は、オフ電流が極めて小さいという特徴を有し
ているため、トランジスタ１６２をオフ状態とすることで、トランジスタ１６２のソース
電極またはドレイン電極の一方と、容量素子１６４の電極の一方と、トランジスタ１４０
のゲート電極とが電気的に接続されたノード（以下、ノードＦＧ）の電位を極めて長時間
にわたって保持することが可能である。そして、容量素子１６４を有することにより、ノ
ードＦＧに与えられた電荷の保持が容易になり、また、保持された情報の読み出しが容易
になる。
半導体装置に情報を記憶させる場合（書き込み）は、まず、第４の配線の電位を、トラン
ジスタ１６２がオン状態となる電位にして、トランジスタ１６２をオン状態とする。これ
により、第３の配線の電位が、ノードＦＧに供給され、ノードＦＧに所定量の電荷が蓄積
される。ここでは、異なる二つの電位レベルを与える電荷（以下、ロー（Ｌｏｗ）レベル
電荷、ハイ（Ｈｉｇｈ）レベル電荷という）のいずれかが与えられるものとする。その後
、第４の配線の電位を、トランジスタ１６２がオフ状態となる電位にして、トランジスタ
１６２をオフ状態とすることにより、ノードＦＧが浮遊状態となるため、ノードＦＧには
所定の電荷が保持されたままの状態となる。以上のように、ノードＦＧに所定量の電荷を
蓄積及び保持させることで、メモリセルに情報を記憶させることができる。
トランジスタ１６２のオフ電流は極めて小さいため、ノードＦＧに供給された電荷は長時
間にわたって保持される。したがって、リフレッシュ動作が不要となるか、または、リフ
レッシュ動作の頻度を極めて低くすることが可能となり、消費電力を十分に低減すること
ができる。また、電力の供給がない場合であっても、長期にわたって記憶内容を保持する
ことが可能である。
記憶された情報を読み出す場合（読み出し）は、第１の配線に所定の電位（定電位）を与
えた状態で、第５の配線に適切な電位（読み出し電位）を与えると、ノードＦＧに保持さ
れた電荷量に応じて、トランジスタ１４０は異なる状態をとる。一般に、トランジスタ１
４０をｎチャネル型とすると、ノードＦＧにＨｉｇｈレベル電荷が保持されている場合の
トランジスタ１４０の見かけのしきい値Ｖｔｈ＿Ｈは、ノードＦＧにＬｏｗレベル電荷が
保持されている場合のトランジスタ１４０の見かけのしきい値Ｖｔｈ＿Ｌより低くなるた
めである。ここで、見かけのしきい値とは、トランジスタ１４０を「オン状態」とするた
めに必要な第５の配線の電位をいうものとする。したがって、第５の配線の電位をＶｔｈ
＿ＨとＶｔｈ＿Ｌの中間の電位Ｖ０とすることにより、ノードＦＧに保持された電荷を判
別できる。例えば、書き込みにおいて、Ｈｉｇｈレベル電荷が与えられていた場合には、
第５の配線の電位がＶ０（＞Ｖｔｈ＿Ｈ）となれば、トランジスタ１４０は「オン状態」
となる。Ｌｏｗレベル電荷が与えられていた場合には、第５の配線の電位がＶ０（＜Ｖｔ
ｈ＿Ｌ）となっても、トランジスタ１４０は「オフ状態」のままである。このため、第５
の配線の電位を制御して、トランジスタ１４０のオン状態またはオフ状態を読み出す（第
２の配線の電位を読み出す）ことで、記憶された情報を読み出すことができる。
また、記憶させた情報を書き換える場合においては、上記の書き込みによって所定量の電
荷を保持したノードＦＧに、新たな電位を供給することで、ノードＦＧに新たな情報に係
る電荷を保持させる。具体的には、第４の配線の電位を、トランジスタ１６２がオン状態
となる電位にして、トランジスタ１６２をオン状態とする。これにより、第３の配線の電
位（新たな情報に係る電位）が、ノードＦＧに供給され、ノードＦＧに所定量の電荷が蓄
積される。その後、第４の配線の電位をトランジスタ１６２がオフ状態となる電位にして
、トランジスタ１６２をオフ状態とすることにより、ノードＦＧには、新たな情報に係る
電荷が保持された状態となる。すなわち、ノードＦＧに第１の書き込みによって所定量の
電荷が保持された状態で、第１の書き込みと同様の動作（第２の書き込み）を行うことで
、記憶させた情報を上書きすることが可能である。
本実施の形態で示すトランジスタ１６２は、高純度化され、真性化された酸化物半導体層
を半導体層１４４に用いることで、トランジスタ１６２のオフ電流を十分に低減すること
ができる。そして、このようなトランジスタを用いることで、極めて長期にわたり記憶内
容を保持することが可能な半導体装置が得られる。
また、本実施の形態において示す半導体装置では、トランジスタ１４０とトランジスタ１
６２を重畳させ、その接続構造を、曲面を有する導電層を用いて行うことによって、集積
度が十分に高められた信頼性の高い半導体装置が実現される。
以上、本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適
宜組み合わせて用いることができる。
（実施の形態３）
実施の形態２で適用することのできる半導体基板の他の例を、図６及び図７を用いて示す
。本実施の形態では、絶縁層を介して単結晶半導体層が設けられた半導体基板を用いる。
図６に示す半導体装置は、ベース基板１８０上に絶縁層１８３を介してトランジスタ１４
０が設けられている。トランジスタ１４０は島状の半導体層１８４を有し、半導体層１８
４はゲート電極１１０と重なるチャネル形成領域１８１、該チャネル形成領域１８１を挟
むようにソース領域又はドレイン領域として機能する不純物領域１８２を含む。なお、半
導体層１８４は独立した島状であるため、実施の形態２の図５の半導体装置の際に設けた
素子分離絶縁層１０６は必要ない。図６ではゲート絶縁層１０８はゲート電極１１０の下
に選択的に設けられる例であるが、ベース基板１８０全面に覆うように形成されてもよい
。
図７（Ａ）乃至（Ｄ）に本実施の形態の半導体装置の作製方法を示す。
まず、単結晶半導体基板１９０を準備する。
単結晶半導体基板１９０としては、単結晶シリコン基板、単結晶ゲルマニウム基板、単結
晶シリコンゲルマニウム基板等の第１４族元素でなる単結晶半導体基板、またはガリウム
ヒ素、インジウムリン等の化合物半導体基板を用いることができる。市販の単結晶シリコ
ン基板としては、直径５インチ（約１２５ｍｍ）、直径６インチ（約１５０ｍｍ）、直径
８インチ（約２００ｍｍ）、直径１２インチ（約３００ｍｍ）、直径１６インチ（約４０
０ｍｍ）サイズの円形のものが代表的であり、いずれのサイズの単結晶シリコン基板も用
いることができる。なお、単結晶半導体基板１９０の形状は円形に限られず、矩形状等に
加工して用いることも可能である。本実施の形態では、単結晶半導体基板１９０として、
単結晶シリコン基板を用いた場合について説明する。
次に、単結晶半導体基板１９０の表面に絶縁層１９３を形成する。（図７（Ａ）参照。）
絶縁層１９３を形成する前に希フッ酸を用いて単結晶半導体基板を洗浄するとよい。この
とき、希フッ酸とオゾン水を交互に吐出して洗浄してもよい。必要に応じて、超音波洗浄
や２流体ジェット洗浄を組み合わせることが好ましい。超音波洗浄は、メガヘルツ超音波
洗浄（メガソニック洗浄）が好ましい。洗浄により、単結晶半導体基板表面の異物、有機
汚染を低減し、絶縁層１９３を均一に形成することが可能となる。
絶縁層１９３を形成する材料としては、酸化シリコン膜が挙げられる。
絶縁層１９３の形成方法としては、熱酸化法、ＣＶＤ法、またはスパッタリング法が挙げ
られる。
例えば、熱酸化法を用いて絶縁層１９３（本実施の形態では酸化シリコン膜）を形成する
場合には、主成分のガスを酸素（Ｏ２）として、ハロゲンを含む酸化性雰囲気中で熱酸化
することが好ましい。例えば、塩素（Ｃｌ）を含む酸化性雰囲気中で単結晶半導体基板１
９０に熱酸化処理を行うことにより、塩素酸化された絶縁層１９３を形成する。この場合
、絶縁層１９３は、塩素原子を含有する絶縁層となる。絶縁層１９３中に含有された塩素
原子は、歪みを形成する。その結果、絶縁層１９３の水分に対する吸収割合が向上し、拡
散速度が増大する。つまり、絶縁層１９３表面に水分が存在する場合に、当該表面に存在
する水分を絶縁層１９３中に素早く吸収し、拡散させることができる。
熱酸化処理の一例としては、酸素に対し塩化水素（ＨＣｌ）を０．５〜１０体積％（代表
的には３体積％）の割合で含む酸化性雰囲気中で、９００℃〜１１５０℃の温度（代表的
には１０００℃）で行うことができる。処理時間は０．１〜６時間、好ましくは０．５〜
１時間とすればよい。熱酸化処理により形成される酸化膜の膜厚は、１０ｎｍ〜１０００
ｎｍ（好ましくは５０ｎｍ〜３００ｎｍ）、例えば１００ｎｍとすればよい。
次に、単結晶半導体基板１９０に水素イオン１９１を照射し、脆化領域１９２を形成する
（図７（Ｂ）参照。）。
水素イオン照射前に、純水を用いて絶縁層１９３の表面を洗浄してもよい。このとき、純
水の代わりにオゾン水を用いてもよい。あるいは超音波洗浄、２流体ジェット洗浄を組み
合わせてもよい。超音波洗浄は、メガヘルツ超音波洗浄（メガソニック洗浄）が好ましい
。ただし、希フッ酸洗浄を行うと、絶縁層１９３表面が疎水性となり、ベース基板との貼
り合わせに不良が生じることがある。そのため、希フッ酸洗浄を用いない方が好ましい。
洗浄により、絶縁層１９３表面の異物、有機汚染を低減できる。
水素イオン照射工程は、イオンドーピング装置によるイオンドーピング法でも、イオン注
入装置によるイオン注入法でも行うことができる。
本実施の形態においては、イオンドーピング装置を用いることで、質量分離されていない
イオンを単結晶半導体基板１９０に照射する例を示す。イオンドーピング装置の代表的な
ものは、プロセスガスをプラズマ励起して生成された全てのイオン種をチャンバー内に配
置された被処理体に照射する非質量分離型の装置である。本明細書においては、イオンド
ーピング装置を用いて、ソースガス（原料ガス）から生成されるイオンを質量分離せず対
象物に照射する方法を「イオンドーピング法」と呼ぶ。
イオンドーピング装置の主要な構成は、被処理物を配置するチャンバーと、所望のイオン
を発生させるイオン源と、イオンを加速し、照射するための加速機構である。イオン源は
、所望のイオン種を生成するためのソースガスを供給するガス供給装置、ソースガスを励
起して、プラズマを生成させるための電極等で構成される。プラズマを形成するための電
極としては、フィラメント型の電極や容量結合高周波放電用の電極等が用いられる。加速
機構は、引出電極、加速電極、減速電極、接地電極等の電極、及びこれらの電極に電力を
供給するための電源等で構成される。加速機構を構成する電極には複数の開口やスリット
が設けられており、イオン源で生成されたイオンは電極に設けられた開口やスリットを通
過して加速される。なお、イオンドーピング装置の構成は上述したものに限定されず、必
要に応じた機構が設けられる。
なお、イオンを照射する装置として用いることのできるイオン注入装置は、プラズマ中の
イオン種を質量分離し、ある特定の質量のイオン種を被処理体に照射する装置（質量分離
型の装置）であり、この点でイオンドーピング装置とは大きく異なるものである。
次に、単結晶半導体基板の単結晶半導体層を、ベース基板に転載する方法を説明する。
まずは、ベース基板１８０を準備する。ベース基板１８０を用いるに際し、ベース基板１
８０の表面を予め洗浄しておくことが好ましい。具体的には、ベース基板１８０の表面を
、塩酸過水（ＨＰＭ）、硫酸過水（ＳＰＭ）、アンモニア過水（ＡＰＭ）、希フッ酸（Ｄ
ＨＦ）等を用いて超音波洗浄を行う。このような洗浄処理を行うことによって、ベース基
板１８０表面の平坦化の実現や残存する研磨粒子を除去することができる。
ベース基板１８０としては、絶縁基板を用いることが好ましい。絶縁基板の具体例として
は、アルミノシリケートガラス、アルミノホウケイ酸ガラス、バリウムホウケイ酸ガラス
のような電子工業用に使われる各種のガラス基板や、石英基板、セラミック基板、サファ
イア基板、プラスチック基板が挙げられる。また、ベース基板１８０として単結晶半導体
基板（例えば、単結晶シリコン基板）や多結晶半導体基板（例えば、多結晶シリコン基板
）を用いることも可能であるが、量産性やコストの面を考慮すると、大面積化が可能で安
価な絶縁基板を用いることが好ましい。本実施の形態では、ベース基板１８０として絶縁
基板の一つであるガラス基板を用いる場合について説明する。
次に、絶縁層１９３を介して単結晶半導体基板１９０とベース基板１８０とを貼り合わせ
る（図７（Ｃ）参照。）。
次に、熱処理を行い、脆化領域１９２において単結晶半導体基板１９０を分離することに
より、ベース基板１８０上に単結晶半導体層１９４を設ける（図７（Ｄ）参照。）。熱処
理を行うことにより、脆化領域１９２に微小な孔が形成され、この微小な孔の中にイオン
の照射により添加された元素が析出し、内部の圧力が上昇する。圧力の上昇によって脆化
領域１９２の微小な孔に体積変化が起こり、脆化領域１９２に亀裂が生じるため、脆化領
域１９２に沿って単結晶半導体基板１９０が分離する。この結果、単結晶半導体基板１９
０から分離された単結晶半導体層１９４が、絶縁層１９３を介してベース基板１８０上に
形成される。分離後に形成される単結晶半導体層１９４の膜厚は、例えば１０ｎｍ以上５
００ｎｍ以下とすればよく、好ましくは５０ｎｍ以上２００ｎｍ以下とする。なお、熱処
理を行うための加熱手段としては、抵抗加熱炉等の加熱炉、ＲＴＡ（瞬間熱アニール、Ｒ
ａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置、マイクロ波加熱装置等を用いることが
できる。例えば、ＲＴＡ装置を用いる場合、加熱温度５５０℃以上７３０℃以下、処理時
間０．５分以上６０分以内で加熱すればよい。
ベース基板１８０上に絶縁層１８３を介して設けられた単結晶半導体層１９４を島状の形
状にエッチング加工し、半導体層１８４を得る。単結晶半導体層１９４のエッチング加工
にはフォトリソグラフィ工程を用いればよい。
半導体層１８４に不純物領域１８２を形成し、トランジスタ１４０を作製することができ
る。不純物領域１８２は、導電性を付与する不純物元素（ｎ型を付与する不純物元素（リ
ン（Ｐ）など）又はｐ型を付与する不純物元素（ボロン（Ｂ）など））を半導体層１８４
に添加して形成すればよい。
その後の工程は、実施の形態２と同様に行えばよく、図６に示す本実施の形態の半導体装
置を作製することができる。
本実施の形態では、ベース基板を選択することができるため、用途に合わせて透光性の基
板などを適宜用いることができる。従って本発明を用いて、より多様な機能を有する半導
体装置を提供することができる。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能
である。
（実施の形態４）
本実施の形態では、本明細書に開示する半導体装置に適用できるトランジスタの例を示す
。本明細書に開示する半導体装置に適用できるトランジスタの構造は特に限定されず、例
えばトップゲート構造、又はボトムゲート構造のスタガ型及びプレーナ型などを用いるこ
とができる。また、トランジスタはチャネル形成領域が一つ形成されるシングルゲート構
造でも、２つ形成されるダブルゲート構造もしくは３つ形成されるトリプルゲート構造で
あっても良い。また、チャネル領域の上下にゲート絶縁層を介して配置された２つのゲー
ト電極層を有する、デュアルゲート型でもよい。
本明細書に開示する半導体装置（例えば、実施の形態２及び実施の形態３におけるトラン
ジスタ１６２）に適用できるトランジスタの断面構造の例を図８（Ａ）乃至（Ｄ）に示す
。図８（Ａ）乃至（Ｄ）に示すトランジスタは絶縁層４００上に設ける例を示すが、ガラ
ス基板などの基板上に設けられもよい。なお、図８（Ａ）乃至（Ｄ）に示すトランジスタ
を実施の形態２及び実施の形態３におけるトランジスタ１６２に適用する場合、絶縁層４
００は、絶縁層１３０に相当する。
図８（Ａ）に示すトランジスタ４１０は、ボトムゲート構造の薄膜トランジスタの一つで
あり、逆スタガ型薄膜トランジスタともいう。
トランジスタ４１０は、絶縁層４００上に、ゲート電極層４０１、ゲート絶縁層４０２、
半導体層４０３、ソース電極層４０５ａ、及びドレイン電極層４０５ｂを含む。また、ト
ランジスタ４１０を覆い、半導体層４０３に積層する絶縁層４０７が設けられている。絶
縁層４０７上にはさらに絶縁層４０９が形成されている。
図８（Ｂ）に示すトランジスタ４２０は、チャネル保護型（チャネルストップ型ともいう
）と呼ばれるボトムゲート構造の一つであり逆スタガ型薄膜トランジスタともいう。
トランジスタ４２０は、絶縁層４００上に、ゲート電極層４０１、ゲート絶縁層４０２、
半導体層４０３、半導体層４０３のチャネル形成領域を覆うチャネル保護層として機能す
る絶縁層４２７、ソース電極層４０５ａ、及びドレイン電極層４０５ｂを含む。また、ト
ランジスタ４２０を覆い、絶縁層４０９が形成されている。
図８（Ｃ）示すトランジスタ４３０はボトムゲート型の薄膜トランジスタであり、絶縁層
４００上に、ゲート電極層４０１、ゲート絶縁層４０２、ソース電極層４０５ａ、ドレイ
ン電極層４０５ｂ、及び半導体層４０３を含む。また、トランジスタ４３０を覆い、半導
体層４０３に接する絶縁層４０７が設けられている。絶縁層４０７上にはさらに絶縁層４
０９が形成されている。
トランジスタ４３０においては、ゲート絶縁層４０２は絶縁層４００及びゲート電極層４
０１上に接して設けられ、ゲート絶縁層４０２上にソース電極層４０５ａ、ドレイン電極
層４０５ｂが接して設けられている。そして、ゲート絶縁層４０２、及びソース電極層４
０５ａ、ドレイン電極層４０５ｂ上に半導体層４０３が設けられている。
図８（Ｄ）に示すトランジスタ４４０は、トップゲート構造の薄膜トランジスタの一つで
ある。トランジスタ４４０は、絶縁層４００上に、絶縁層４３７、半導体層４０３、ソー
ス電極層４０５ａ、及びドレイン電極層４０５ｂ、ゲート絶縁層４０２、ゲート電極層４
０１を含み、ソース電極層４０５ａ、ドレイン電極層４０５ｂにそれぞれ配線層４３６ａ
、配線層４３６ｂが接して設けられ電気的に接続している。
ボトムゲート構造のトランジスタ４１０、４２０、４３０を基板上に設ける場合、下地膜
となる絶縁膜を基板とゲート電極層の間に設けてもよい。下地膜は、基板からの不純物元
素の拡散を防止する機能があり、窒化シリコン膜、酸化シリコン膜、窒化酸化シリコン膜
、又は酸化窒化シリコン膜から選ばれた一又は複数の膜による積層構造により形成するこ
とができる。
ゲート電極層４０１の材料は、モリブデン、チタン、クロム、タンタル、タングステン、
アルミニウム、銅、ネオジム、スカンジウム等の金属材料またはこれらを主成分とする合
金材料を用いて、単層でまたは積層して形成することができる。
ゲート絶縁層４０２は、プラズマＣＶＤ法又はスパッタリング法等を用いて、酸化シリコ
ン層、窒化シリコン層、酸化窒化シリコン層、窒化酸化シリコン層、酸化アルミニウム層
、窒化アルミニウム層、酸化窒化アルミニウム層、窒化酸化アルミニウム層、又は酸化ハ
フニウム層を単層で又は積層して形成することができる。例えば、第１のゲート絶縁層と
してプラズマＣＶＤ法により膜厚５０ｎｍ以上２００ｎｍ以下の窒化シリコン層（ＳｉＮ
ｙ（ｙ＞０））を形成し、第１のゲート絶縁層上に第２のゲート絶縁層として膜厚５ｎｍ
以上３００ｎｍ以下の酸化シリコン層（ＳｉＯｘ（ｘ＞０））を積層して、合計膜厚２０
０ｎｍのゲート絶縁層とする。
ソース電極層４０５ａ、ドレイン電極層４０５ｂに用いる導電膜としては、例えば、Ａｌ
、Ｃｒ、Ｃｕ、Ｔａ、Ｔｉ、Ｍｏ、Ｗからから選ばれた元素、または上述した元素を成分
とする合金か、上述した元素を組み合わせた合金膜等を用いることができる。また、Ａｌ
、Ｃｕなどの金属層の下側又は上側の一方または双方にＴｉ、Ｍｏ、Ｗなどの高融点金属
層を積層させた構成としても良い。また、Ａｌ膜に生ずるヒロックやウィスカーの発生を
防止する元素（Ｓｉ、Ｎｄ、Ｓｃなど）が添加されているＡｌ材料を用いることで耐熱性
を向上させることが可能となる。
ソース電極層４０５ａ、ドレイン電極層４０５ｂに接続する配線層４３６ａ、配線層４３
６ｂのような導電膜も、ソース電極層４０５ａ、ドレイン電極層４０５ｂと同様な材料を
用いることができる。
また、ソース電極層４０５ａ、ドレイン電極層４０５ｂ（これと同じ層で形成される配線
層を含む）となる導電膜としては導電性の金属酸化物で形成しても良い。導電性の金属酸
化物としては酸化インジウム（Ｉｎ２Ｏ３）、酸化スズ（ＳｎＯ２）、酸化亜鉛（ＺｎＯ
）、酸化インジウム酸化スズ酸化物（Ｉｎ２Ｏ３―ＳｎＯ２、ＩＴＯと略記する）、酸化
インジウム酸化亜鉛酸化物（Ｉｎ２Ｏ３―ＺｎＯ）またはこれらの金属酸化物材料に酸化
シリコンを含ませたものを用いることができる。
絶縁層４０７、４２７、４３７は、代表的には酸化シリコン膜、酸化窒化シリコン膜、酸
化アルミニウム膜、または酸化窒化アルミニウム膜などの無機絶縁膜を用いることができ
る。
絶縁層４０９は、窒化シリコン膜、窒化アルミニウム膜、窒化酸化シリコン膜、窒化酸化
アルミニウム膜などの無機絶縁膜を用いることができる。
また、絶縁層４０９上にトランジスタ起因の表面凹凸を低減するために平坦化絶縁膜を形
成してもよい。平坦化絶縁膜としては、ポリイミド、アクリル樹脂、ベンゾシクロブテン
系樹脂、等の有機材料を用いることができる。また上記有機材料の他に、低誘電率材料（
ｌｏｗ−ｋ材料）等を用いることができる。なお、これらの材料で形成される絶縁膜を複
数積層させることで、平坦化絶縁膜を形成してもよい。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能
である。
（実施の形態５）
上記実施の形態２乃至４において、トランジスタの半導体層に用いることのできる例とし
て酸化物半導体を説明する。
実施の形態４で示した図８（Ａ）乃至（Ｄ）のトランジスタ４１０、４２０、４３０、４
４０において、半導体層４０３として酸化物半導体層を用いることができる。
半導体層４０３に用いる酸化物半導体としては、四元系金属酸化物であるＩｎ−Ｓｎ−Ｇ
ａ−Ｚｎ−Ｏ系酸化物半導体や、三元系金属酸化物であるＩｎ−Ｇａ−Ｚｎ−Ｏ系酸化物
半導体、Ｉｎ−Ｓｎ−Ｚｎ−Ｏ系酸化物半導体、Ｉｎ−Ａｌ−Ｚｎ−Ｏ系酸化物半導体、
Ｓｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体、Ａｌ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体、Ｓｎ−Ａ
ｌ−Ｚｎ−Ｏ系酸化物半導体や、二元系金属酸化物であるＩｎ−Ｚｎ−Ｏ系酸化物半導体
、Ｓｎ−Ｚｎ−Ｏ系酸化物半導体、Ａｌ−Ｚｎ−Ｏ系酸化物半導体、Ｚｎ−Ｍｇ−Ｏ系酸
化物半導体、Ｓｎ−Ｍｇ−Ｏ系酸化物半導体、Ｉｎ−Ｍｇ−Ｏ系酸化物半導体や、Ｉｎ−
Ｇａ−Ｏ系の材料、Ｉｎ−Ｏ系酸化物半導体、Ｓｎ−Ｏ系酸化物半導体、Ｚｎ−Ｏ系酸化
物半導体などを用いることができる。また、上記酸化物半導体にＳｉＯ２を含んでもよい
。ここで、例えば、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体とは、インジウム（Ｉｎ）、ガ
リウム（Ｇａ）、亜鉛（Ｚｎ）を有する酸化物膜、という意味であり、その組成比はとく
に問わない。また、ＩｎとＧａとＺｎ以外の元素を含んでもよい。
また、酸化物半導体層は、化学式ＩｎＭＯ３（ＺｎＯ）ｍ（ｍ＞０）で表記される薄膜を
用いることができる。ここで、Ｍは、Ｇａ、Ａｌ、ＭｎおよびＣｏから選ばれた一または
複数の金属元素を示す。例えばＭとして、Ｇａ、Ｇａ及びＡｌ、Ｇａ及びＭｎ、またはＧ
ａ及びＣｏなどがある。
また、酸化物半導体としてＩｎ−Ｚｎ−Ｏ系の材料を用いる場合、原子数比で、Ｉｎ／Ｚ
ｎ＝０．５〜５０、好ましくはＩｎ／Ｚｎ＝１〜２０、さらに好ましくはＩｎ／Ｚｎ＝１
．５〜１５とする。Ｚｎの原子数比を好ましい前記範囲とすることで、トランジスタの電
界効果移動度を向上させることができる。ここで、化合物の原子数比がＩｎ：Ｚｎ：Ｏ＝
Ｘ：Ｙ：Ｚのとき、Ｚ＞１．５Ｘ＋Ｙとする。
半導体層４０３に用いる酸化物半導体としては、インジウムを含む酸化物半導体、インジ
ウム及びガリウムを含む酸化物半導体などを好適に用いることができる。
また、酸化物半導体を半導体層４０３として用いる場合、該半導体層４０３と接する膜に
、金属酸化物膜を用いることが好ましい。酸化物半導体層を挟んで、酸化物半導体層と同
種の成分でなる金属酸化物膜を設ける構成は、電気的特性の変動防止に効果的である。酸
化物半導体層と同種の成分でなる金属酸化物膜として、具体的には、酸化物半導体層の構
成元素から選択される一または複数の金属元素の酸化物を含む膜を用いるのが好ましい。
このような材料は酸化物半導体層との相性が良く、酸化物半導体層を挟んで該金属酸化物
膜を設けることで、酸化物半導体層との界面の状態を良好に保つことができる。つまり、
上述の材料を用いた金属酸化物膜を、酸化物半導体層と接する絶縁膜として設けることで
、該金属酸化物膜と酸化物半導体層との界面及びその近傍への水素イオンの蓄積を抑制ま
たは防止することができる。
上記金属酸化膜を好適に用いることのできる半導体層４０３と接する膜とは、図４のトラ
ンジスタ１６２においては絶縁層１３０とゲート絶縁層１４６、図８のトランジスタ４１
０及びトランジスタ４３０においてはゲート絶縁層４０２と絶縁層４０７、トランジスタ
４２０においてはゲート絶縁層４０２と絶縁層４２７、トランジスタ４４０においては絶
縁層４３７とゲート絶縁層４０２である。上記ゲート絶縁層４０２、絶縁層４０７、絶縁
層４２７、絶縁層４３７は積層構造でもよいが、その場合少なくとも半導体層４０３と接
する膜は金属酸化膜とすることが好ましい。
金属酸化物膜は、例えば、酸化シリコン、窒化シリコン、酸化窒化シリコン、窒化酸化シ
リコンなどの材料を用いて形成する。また、１３族元素および酸素を含む材料を用いて形
成することもできる。１３族元素および酸素を含む材料としては、例えば、酸化ガリウム
、酸化アルミニウム、酸化アルミニウムガリウムおよび酸化ガリウムアルミニウムのいず
れか一または複数を含む材料などがある。ここで、酸化アルミニウムガリウムとは、ガリ
ウムの含有量（原子％）よりアルミニウムの含有量（原子％）が多いものを示し、酸化ガ
リウムアルミニウムとは、ガリウムの含有量（原子％）がアルミニウムの含有量（原子％
）以上のものを示す。金属酸化物膜は、上述の材料を用いて、単層構造または積層構造で
形成することができる。
なお、酸化物半導体層に用いられる酸化物半導体材料には、１３族元素を含むものが多い
。このため、１３族元素および酸素を含む材料を用いて、酸化物半導体層と接する膜を形
成すると、酸化物半導体層との界面の状態を良好に保つことができる。これは、１３族元
素および酸素を含む材料と、酸化物半導体材料との相性が良いことによる。
例えば、ガリウムを含有する酸化物半導体層を形成する場合には、酸化ガリウムを含む材
料を酸化物半導体層と接する膜に用いることで、酸化物半導体層と酸化物半導体層と接す
る膜の界面特性を良好に保つことができる。例えば、酸化物半導体層と酸化ガリウムを含
む絶縁膜とを接して設けることにより、酸化物半導体層と該絶縁膜の界面における水素の
パイルアップを低減することができる。なお、酸化物半導体の成分元素と同じ族の元素を
用いる場合には、同様の効果を得ることが可能である。つまり、酸化アルミニウムなどを
含む材料を用いて酸化物半導体層と接する膜を形成することも有効である。なお、酸化ア
ルミニウムは、水を透過させにくいという特性を有しているため、当該材料を用いること
は、酸化物半導体層への水の侵入防止という点においても好ましい。
なお、酸化物半導体層と接する膜に含まれる１３族元素は、二種類以上であっても良い。
例えば、上述のガリウムとアルミニウムを含有する酸化アルミニウムガリウム（または酸
化ガリウムアルミニウム）などの材料を、酸化物半導体層と接する膜に用いても良い。こ
の場合、ガリウムを含有することに起因する効果と、アルミニウムを含有することに起因
する効果を合わせて得ることができるため、好適である。例えば、酸化物半導体層と酸化
アルミニウムガリウムを含む絶縁膜とを接して設けることにより、酸化物半導体層への水
の侵入を防ぎ、酸化物半導体層と絶縁膜の界面における水素のパイルアップを十分に低減
することができる。
また、酸化物半導体層と接する膜は、化学量論的組成比より酸素が多い領域を含むことが
好ましい。これにより、酸化物半導体層に酸素を供給し、酸化物半導体層中、または酸化
物半導体層と酸化物半導体層と接する膜の界面における酸素不足欠陥を低減することがで
きる。
なお、欠陥（酸素欠損）のない酸化物半導体を用いる場合であれば、酸化物半導体層と接
する膜には、化学量論的組成に一致した量の酸素が含まれていれば良いが、トランジスタ
のしきい値電圧の変動を抑えるなどの信頼性を確保するためには、酸化物半導体層に酸素
欠損の状態は生じ得ることを考慮して、酸化物半導体層と接する膜の酸素を化学量論的組
成より多くしておくことが好ましい。
酸化物半導体層と接する膜の構成の具体例を、トランジスタ４４０を用いて説明する。ト
ランジスタ４４０において、酸化物半導体層である半導体層４０３と接する膜は、絶縁層
４３７とゲート絶縁層４０２である。なお、半導体層４０３としてはＩｎ−Ｇａ−Ｚｎ−
Ｏ膜を用いる。
第１例としては、絶縁層４３７とゲート絶縁層４０２として酸化ガリウム（Ｇａ２Ｏｘ（
ｘ＝３＋α、０＜α＜１））膜を用いる例である。絶縁層４３７とゲート絶縁層４０２と
を積層構造として半導体層４０３と接して酸化ガリウム（Ｇａ２Ｏｘ（ｘ＝３＋α、０＜
α＜１））膜を設け、さらにその外側に酸化ガリウム膜に接して酸化ガリウムアルミニウ
ム（ＧａｘＡｌ２−ｘＯ３＋α（０＜ｘ≦２、０＜α＜１））膜を設ける構成としてもよ
い。
第２例としては、絶縁層４３７とゲート絶縁層４０２として酸化アルミニウム（Ａｌ２Ｏ
ｘ（ｘ＝３＋α、０＜α＜１））膜を用いる例である。絶縁層４３７とゲート絶縁層４０
２とのどちらか一方を、酸化ガリウム（Ｇａ２Ｏｘ（ｘ＝３＋α、０＜α＜１））膜とし
てもよい。
第３例としては、絶縁層４３７とゲート絶縁層４０２として酸化ガリウムアルミニウム又
は酸化アルミニウムガリウム（ＧａｘＡｌ２−ｘＯ３＋α（０＜ｘ＜２、０＜α＜１））
膜を用いる例である。絶縁層４３７とゲート絶縁層４０２とを積層構造として半導体層４
０３と接して酸化ガリウムアルミニウム（ＧａｘＡｌ２−ｘＯ３＋α（１＜ｘ＜２、０＜
α＜１））膜を設け、さらにその外側に酸化アルミニウムガリウム（ＧａｘＡｌ２−ｘＯ
３＋α（０＜ｘ＜１、０＜α＜１））膜を設ける構成としてもよい。
上記構成を用いることによって、半導体装置の信頼性を向上させることができる。
酸化物半導体層を用いたトランジスタ４１０、４２０、４３０、４４０は、オフ状態にお
ける電流値（オフ電流値）を低くすることができる。
また、半導体層４０３として酸化物半導体層を用いたトランジスタ４１０、４２０、４３
０、４４０は、比較的高い電界効果移動度が得られるため、高速駆動が可能である。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能
である。
（実施の形態６）
本実施の形態は、トランジスタの半導体層として用いることのできる酸化物半導体層の作
製方法の一例を説明する。上記実施の形態と同一部分又は同様な機能を有する部分、及び
工程は、上記実施の形態と同様に行うことができ、繰り返しの説明は省略する。また同じ
箇所の詳細な説明は省略する。
本実施の形態の半導体層に用いる酸化物半導体は、ｎ型不純物である水素を酸化物半導体
から除去し、酸化物半導体の主成分以外の不純物が極力含まれないように高純度化するこ
とによりＩ型（真性）の酸化物半導体、又はＩ型（真性）に限りなく近い酸化物半導体と
したものである。すなわち、不純物を添加してＩ型化するのでなく、水素や水等の不純物
を極力除去したことにより、高純度化されたＩ型（真性半導体）又はそれに近づけること
を特徴としている。そうすることにより、フェルミ準位（Ｅｆ）を真性フェルミ準位（Ｅ
ｉ）と同じレベルにまですることができる。従って、トランジスタが有する酸化物半導体
層は、高純度化及び電気的にＩ型（真性）化された酸化物半導体層である。
また、高純度化された酸化物半導体中にはキャリアが極めて少なく（ゼロに近い）、キャ
リア濃度は１×１０１４／ｃｍ３未満、好ましくは１×１０１２／ｃｍ３未満、さらに好
ましくは１×１０１１／ｃｍ３未満である。
酸化物半導体中にキャリアが極めて少ないため、トランジスタは、オフ電流を少なくする
ことができる。オフ電流は少なければ少ないほど好ましい。
具体的には、上述の酸化物半導体層を具備するトランジスタは、オフ状態における電流値
（オフ電流値）を、室温（２５℃）でのオフ状態における電流値（オフ電流値）（ここで
は、単位チャネル幅（１μｍ）あたりの値）は１００ｚＡ（１ｚＡ（ゼプトアンペア）は
１×１０−２１Ａ）以下、望ましくは１０ｚＡ以下にまで低くすることができる。
また、上述の酸化物半導体層を具備するトランジスタはオン電流の温度依存性がほとんど
見られず、オフ電流も非常に小さいままである。また、光劣化によるトランジスタ特性の
変動も少ない。
また、酸化物半導体膜に水素、水酸基及び水分がなるべく含まれないようにするために、
酸化物半導体膜の成膜の前処理として、スパッタリング装置の予備加熱室で基板を予備加
熱し、基板に吸着した水素、水分などの不純物を脱離し排気することが好ましい。なお、
予備加熱室に設ける排気手段はクライオポンプが好ましい。なお、この予備加熱の処理は
省略することもできる。
酸化物半導体膜は、膜厚２ｎｍ以上２００ｎｍ以下、好ましくは５ｎｍ以上３０ｎｍ以下
とすればよい。
なお、酸化物半導体膜をスパッタリング法により成膜する前に、アルゴンガスを導入して
プラズマを発生させる逆スパッタを行い、被形成面の表面に付着している粉状物質（パー
ティクル、ごみともいう）を除去することが好ましい。逆スパッタとは、ターゲット側に
電圧を印加せずに、アルゴン雰囲気下で基板側にＲＦ電源を用いて電圧を印加して基板近
傍にプラズマを形成して表面を改質する方法である。なお、アルゴン雰囲気に代えて窒素
、ヘリウム、酸素などを用いてもよい。
酸化物半導体膜に用いる酸化物半導体は、実施の形態５に示した四元系金属酸化物や、三
元系金属酸化物や、二元系金属酸化物や、Ｉｎ−Ｏ系、Ｓｎ−Ｏ系、Ｚｎ−Ｏ系などの酸
化物半導体を用いることができる。また、上記酸化物半導体にＳｉＯ２を含んでもよい。
本実施の形態では、酸化物半導体膜としてＩｎ−Ｇａ−Ｚｎ−Ｏ系酸化物ターゲットを用
いてスパッタリング法により成膜する。また、酸化物半導体膜は、希ガス（代表的にはア
ルゴン）雰囲気下、酸素雰囲気下、又は希ガスと酸素の混合雰囲気下においてスパッタリ
ング法により形成することができる。
酸化物半導体膜をスパッタリング法で作製するためのターゲットとしては、例えば、組成
比として、Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：１［ｍｏｌ比］の酸化物ターゲッ
トを用い、Ｉｎ−Ｇａ−Ｚｎ−Ｏ膜を成膜する。また、このターゲットの材料及び組成に
限定されず、例えば、Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：２［ｍｏｌ比］の酸化
物ターゲットを用いてもよい。酸化物ターゲットの充填率は９０％以上１００％以下、好
ましくは９５％以上９９．９％以下である。充填率の高い金属酸化物ターゲットを用いる
ことにより、成膜した酸化物半導体膜は緻密な膜となる。
酸化物半導体膜を、成膜する際に用いるスパッタガスは水素、水、水酸基又は水素化物な
どの不純物が除去された高純度ガスを用いることが好ましい。
減圧状態に保持された成膜室内に基板を保持し、基板温度を１００℃以上６００℃以下好
ましくは２００℃以上４００℃以下とする。基板を加熱しながら成膜することにより、成
膜した酸化物半導体膜に含まれる不純物濃度を低減することができる。また、スパッタリ
ングによる損傷が軽減される。そして、成膜室内の残留水分を除去しつつ水素及び水分が
除去されたスパッタガスを導入し、上記ターゲットを用いて酸化物半導体膜を成膜する。
成膜室内の残留水分を除去するためには、吸着型の真空ポンプ、例えば、クライオポンプ
、イオンポンプ、チタンサブリメーションポンプを用いることが好ましい。また、排気手
段としては、ターボポンプにコールドトラップを加えたものであってもよい。クライオポ
ンプを用いて排気した成膜室は、例えば、水素原子、水（Ｈ２Ｏ）など水素原子を含む化
合物（より好ましくは炭素原子を含む化合物も）等が排気されるため、当該成膜室で成膜
した酸化物半導体膜に含まれる不純物の濃度を低減できる。
成膜条件の一例としては、基板とターゲットの間との距離を１００ｍｍ、圧力０．６Ｐａ
、直流（ＤＣ）電源０．５ｋＷ、酸素（酸素流量比率１００％）雰囲気下の条件が適用さ
れる。なお、パルス直流電源を用いると、成膜時に発生する粉状物質（パーティクル、ご
みともいう）が軽減でき、膜厚分布も均一となるために好ましい。
次いで、酸化物半導体膜をフォトリソグラフィ工程により島状の酸化物半導体層に加工す
る。また、島状の酸化物半導体層を形成するためのレジストマスクをインクジェット法で
形成してもよい。レジストマスクをインクジェット法で形成するとフォトマスクを使用し
ないため、製造コストを低減できる。
なお、ここでの酸化物半導体膜のエッチングは、ドライエッチングでもウェットエッチン
グでもよく、両方を用いてもよい。例えば、酸化物半導体膜のウェットエッチングに用い
るエッチング液としては、燐酸と酢酸と硝酸を混ぜた溶液などを用いることができる。ま
た、ＩＴＯ−０７Ｎ（関東化学社製）を用いてもよい。
次いで、酸化物半導体層に脱水化または脱水素化のための加熱処理を行う。脱水化または
脱水素化のための加熱処理の温度は、４００℃以上７５０℃以下、または４００℃以上基
板の歪み点未満とする。ここでは、加熱処理装置の一つである電気炉に基板を導入し、酸
化物半導体層に対して窒素雰囲気下４５０℃において１時間の加熱処理を行った後、酸化
物半導体層への水や水素の再混入を防ぐため大気に触れないように保持して酸化物半導体
層を得る。
なお、加熱処理装置は電気炉に限られず、抵抗発熱体などの発熱体からの熱伝導または熱
輻射によって、被処理物を加熱する装置を用いてもよい。例えば、ＧＲＴＡ（Ｇａｓ Ｒ
ａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置、ＬＲＴＡ（Ｌａｍｐ Ｒａｐｉｄ Ｔ
ｈｅｒｍａｌ Ａｎｎｅａｌ）装置等のＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅ
ａｌ）装置を用いることができる。ＬＲＴＡ装置は、ハロゲンランプ、メタルハライドラ
ンプ、キセノンアークランプ、カーボンアークランプ、高圧ナトリウムランプ、高圧水銀
ランプなどのランプから発する光（電磁波）の輻射により、被処理物を加熱する装置であ
る。ＧＲＴＡ装置は、高温のガスを用いて加熱処理を行う装置である。高温のガスには、
アルゴンなどの希ガス、または窒素のような、加熱処理によって被処理物と反応しない不
活性気体が用いられる。
例えば、脱水化または脱水素化のための加熱処理として、６５０℃〜７００℃の高温に加
熱した不活性ガス中に基板を移動させて入れ、数分間加熱した後、基板を移動させて高温
に加熱した不活性ガス中から出すＧＲＴＡを行ってもよい。
なお、脱水化または脱水素化のための加熱処理においては、窒素、またはヘリウム、ネオ
ン、アルゴン等の希ガスに、水、水素などが含まれないことが好ましい。または、加熱処
理装置に導入する窒素、またはヘリウム、ネオン、アルゴン等の希ガスの純度を、６Ｎ（
９９．９９９９％）以上好ましくは７Ｎ（９９．９９９９９％）以上（即ち不純物濃度を
１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下）とすることが好ましい。
また、脱水化または脱水素化のための加熱処理で酸化物半導体層を加熱した後、同じ炉に
高純度の酸素ガス、高純度のＮ２Ｏガス、又は超乾燥エア（露点が−４０℃以下、好まし
くは−６０℃以下）を導入してもよい。酸素ガスまたはＮ２Ｏガスに、水、水素などが含
まれないことが好ましい。または、加熱処理装置に導入する酸素ガスまたはＮ２Ｏガスの
純度を、６Ｎ以上好ましくは７Ｎ以上（即ち、酸素ガスまたはＮ２Ｏガス中の不純物濃度
を１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下）とすることが好ましい。酸素ガス又はＮ
２Ｏガスの作用により、脱水化または脱水素化処理による不純物の排除工程によって同時
に減少してしまった酸化物半導体を構成する主成分材料である酸素を供給することによっ
て、酸化物半導体層を高純度化及び電気的にＩ型（真性）化する。
また、酸化物半導体層の脱水化または脱水素化のための加熱処理は、島状の酸化物半導体
層に加工する前の酸化物半導体膜に行うこともできる。その場合には、脱水化または脱水
素化のための加熱処理後に、加熱装置から基板を取り出し、フォトリソグラフィ工程を行
う。
なお、図４に示すトランジスタ１６２の様なトップゲート型トランジスタの場合、脱水化
または脱水素化のための加熱処理は、酸化物半導体層上にソース電極層及びドレイン電極
層を形成した後に行ってもよい。
また、酸化物半導体層を２回に分けて成膜し、２回に分けて加熱処理を行うことで、下地
部材の材料が、酸化物、窒化物、金属など材料を問わず、膜厚の厚い結晶領域（単結晶領
域）、即ち、膜表面に垂直にｃ軸配向した結晶領域を有する酸化物半導体層を形成しても
よい。例えば、３ｎｍ以上１５ｎｍ以下の第１の酸化物半導体膜を成膜し、窒素、酸素、
希ガス、または乾燥空気の雰囲気下で４５０℃以上８５０℃以下、好ましくは５５０℃以
上７５０℃以下の第１の加熱処理を行い、表面を含む領域に結晶領域（板状結晶を含む）
を有する第１の酸化物半導体膜を形成する。そして、第１の酸化物半導体膜よりも厚い第
２の酸化物半導体膜を形成し、４５０℃以上８５０℃以下、好ましくは６００℃以上７０
０℃以下の第２の加熱処理を行い、第１の酸化物半導体膜を結晶成長の種として、上方に
結晶成長させ、第２の酸化物半導体膜の全体を結晶化させ、結果として膜厚の厚い結晶領
域を有する酸化物半導体層を形成してもよい。
次いで、Ｎ２Ｏ、Ｎ２、またはＡｒなどのガスを用いたプラズマ処理を行い、露出してい
る酸化物半導体層の表面に付着した吸着水などを除去してもよい。プラズマ処理を行った
場合、大気に触れることなく、酸化物半導体層に接する酸素を含む絶縁層を形成する。
酸化物半導体層に接する絶縁層は、実施の形態５で示したような金属酸化物膜を用いるこ
とが好ましい。
酸化物半導体層に接する絶縁層はできるだけ水素を含まない膜になるように、成膜方法に
水素を用いないことが重要である。よって、絶縁層を、成膜する際に用いる成膜ガスは水
素、水、水酸基又は水素化物などの不純物が除去された高純度ガスを用いることが好まし
い。
酸化物半導体層に接して絶縁層を形成した後に、酸化物半導体層と絶縁層とが接した状態
で、加熱処理を行う。該加熱処理は、不活性ガス雰囲気下、または酸素ガス雰囲気下で加
熱処理（好ましくは２００℃以上４００℃以下、例えば２５０℃以上３５０℃以下）を行
うことができる。例えば、窒素雰囲気下で２５０℃、１時間の加熱処理を行う。
以上の工程を経ることによって、酸化物半導体膜に対して加熱処理を行って水素、水分、
水酸基又は水素化物（水素化合物ともいう）などの不純物を酸化物半導体層より意図的に
排除し、かつ不純物の排除工程によって同時に減少してしまう酸化物半導体を構成する主
成分材料の一つである酸素を供給することができる。よって、酸化物半導体層は高純度化
及び電気的にＩ型（真性）化する。
このように、本実施の形態を用いて作製した、高純度化された酸化物半導体層を含むトラ
ンジスタを用いることにより、オフ状態における電流値（オフ電流値）をより低くするこ
とができる。
また、高純度化された酸化物半導体層を含むトランジスタは、高い電界効果移動度が得ら
れるため、高速駆動が可能である。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能
である。
（実施の形態７）
上記実施の形態２乃至４において、トランジスタの半導体層に用いることのできる他の材
料の例を説明する。
半導体素子が有する半導体層を形成する材料は、シランやゲルマンに代表される半導体材
料ガスを用いた気相成長法やスパッタリング法で作製される非晶質（アモルファス、以下
「ＡＳ」ともいう。）半導体、該非晶質半導体を光エネルギーや熱エネルギーを利用して
結晶化させた多結晶半導体、或いは微結晶半導体などを用いることができる。半導体層は
スパッタリング法、ＬＰＣＶＤ法、またはプラズマＣＶＤ法等により成膜することができ
る。
微結晶半導体膜は、周波数が数十ＭＨｚ〜数百ＭＨｚの高周波プラズマＣＶＤ法、または
周波数が１ＧＨｚ以上のマイクロ波プラズマＣＶＤ装置により形成することができる。代
表的には、ＳｉＨ４、Ｓｉ２Ｈ６、ＳｉＨ２Ｃｌ２、ＳｉＨＣｌ３、ＳｉＣｌ４、ＳｉＦ
４などの水素化珪素を水素で希釈して形成することができる。また、水素化珪素及び水素
に加え、ヘリウム、アルゴン、クリプトン、ネオンから選ばれた一種または複数種の希ガ
ス元素で希釈して微結晶半導体膜を形成することができる。これらのときの水素化珪素に
対して水素の流量比を５倍以上２００倍以下、好ましくは５０倍以上１５０倍以下、更に
好ましくは１００倍とする。
アモルファス半導体としては、代表的には水素化アモルファスシリコン、結晶性半導体と
しては代表的にはポリシリコンなどがあげられる。ポリシリコン（多結晶シリコン）には
、８００℃以上のプロセス温度を経て形成されるポリシリコンを主材料として用いた所謂
高温ポリシリコンや、６００℃以下のプロセス温度で形成されるポリシリコンを主材料と
して用いた所謂低温ポリシリコン、また結晶化を促進する元素などを用いて、非晶質シリ
コンを結晶化させたポリシリコンなどを含んでいる。もちろん、前述したように、微結晶
半導体又は半導体層の一部に結晶相を含む半導体を用いることもできる。
半導体層に、結晶性半導体膜を用いる場合、その結晶性半導体膜の作製方法は、種々の方
法（レーザ結晶化法、熱結晶化法、またはニッケルなどの結晶化を助長する元素を用いた
熱結晶化法等）を用いれば良い。また、ＳＡＳである微結晶半導体をレーザ照射して結晶
化し、結晶性を高めることもできる。結晶化を助長する元素を導入しない場合は、非晶質
珪素膜にレーザ光を照射する前に、窒素雰囲気下５００℃で１時間加熱することによって
非晶質珪素膜の含有水素濃度を１×１０２０ａｔｏｍｓ／ｃｍ３以下にまで放出させる。
これは水素を多く含んだ非晶質珪素膜にレーザ光を照射すると非晶質珪素膜が破壊されて
しまうからである。
非晶質半導体層への金属元素の導入の仕方としては、当該金属元素を非晶質半導体膜の表
面又はその内部に存在させ得る手法であれば特に限定はなく、例えばスパッタリング法、
ＣＶＤ法、プラズマ処理法（プラズマＣＶＤ法も含む）、吸着法、金属塩の溶液を塗布す
る方法を使用することができる。このうち溶液を用いる方法は簡便であり、金属元素の濃
度調整が容易であるという点で有用である。また、このとき非晶質半導体膜の表面の濡れ
性を改善し、非晶質半導体膜の表面全体に水溶液を行き渡らせるため、酸素雰囲気中での
ＵＶ光の照射、熱酸化法、ヒドロキシラジカルを含むオゾン水又は過酸化水素による処理
等により、酸化膜を成膜することが望ましい。
また、非晶質半導体膜を結晶化し、結晶性半導体膜を形成する結晶化工程で、非晶質半導
体膜に結晶化を促進する元素（触媒元素、金属元素とも示す）を添加し、熱処理（５５０
℃〜７５０℃で３分〜２４時間）により結晶化を行ってもよい。結晶化を助長（促進）す
る元素としては、鉄（Ｆｅ）、ニッケル（Ｎｉ）、コバルト（Ｃｏ）、ルテニウム（Ｒｕ
）、ロジウム（Ｒｈ）、パラジウム（Ｐｄ）、オスミウム（Ｏｓ）、イリジウム（Ｉｒ）
、白金（Ｐｔ）、銅（Ｃｕ）及び金（Ａｕ）から選ばれた一種又は複数種類を用いること
ができる。
結晶化を助長する元素を結晶性半導体膜から除去、又は軽減するため、結晶性半導体膜に
接して、不純物元素を含む半導体膜を形成し、ゲッタリングシンクとして機能させる。不
純物元素としては、ｎ型を付与する不純物元素、ｐ型を付与する不純物元素や希ガス元素
などを用いることができ、例えばリン（Ｐ）、窒素（Ｎ）、ヒ素（Ａｓ）、アンチモン（
Ｓｂ）、ビスマス（Ｂｉ）、ボロン（Ｂ）、ヘリウム（Ｈｅ）、ネオン（Ｎｅ）、アルゴ
ン（Ａｒ）、Ｋｒ（クリプトン）、Ｘｅ（キセノン）から選ばれた一種または複数種を用
いることができる。結晶化を促進する元素を含む結晶性半導体膜に、希ガス元素を含む半
導体膜を形成し、熱処理（５５０℃〜７５０℃で３分〜２４時間）を行う。結晶性半導体
膜中に含まれる結晶化を促進する元素は、希ガス元素を含む半導体膜中に移動し、結晶性
半導体膜中の結晶化を促進する元素は除去、又は軽減される。その後、ゲッタリングシン
クとなった希ガス元素を含む半導体膜を除去する。
非晶質半導体膜の結晶化は、熱処理とレーザ光照射による結晶化を組み合わせてもよく、
熱処理やレーザ光照射を単独で、複数回行っても良い。
また、結晶性半導体膜を、直接基板にプラズマ法により形成しても良い。また、プラズマ
法を用いて、結晶性半導体膜を選択的に基板に形成してもよい。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能
である。
（実施の形態８）
本明細書に開示する半導体装置は、さまざまな電子機器（遊技機も含む）に適用すること
ができる。電子機器としては、例えば、テレビジョン装置（テレビ、またはテレビジョン
受信機ともいう）、コンピュータ用などのモニタ、デジタルカメラ、デジタルビデオカメ
ラ、デジタルフォトフレーム、携帯電話機（携帯電話、携帯電話装置ともいう）、携帯型
ゲーム機、携帯情報端末、音響再生装置、パチンコ機などの大型ゲーム機などが挙げられ
る。
本実施の形態では、上記実施の形態のいずれか一で得られる電気的特性が良好で、信頼性
の高いトランジスタを搭載した電子機器の例について図９を用いて説明する。
図９（Ａ）は、ノート型のパーソナルコンピュータであり、本体３００１、筐体３００２
、表示部３００３、キーボード３００４などによって構成されている。なお、ノート型の
パーソナルコンピュータは、上記実施の形態で示す導電層の接続構造を用いることで、良
好な品質を有し、信頼性の高いノート型のパーソナルコンピュータが実現される。
図９（Ｂ）は、携帯情報端末（ＰＤＡ）であり、本体３０２１には表示部３０２３と、外
部インターフェイス３０２５と、操作ボタン３０２４等が設けられている。また操作用の
付属品としてスタイラス３０２２がある。なお、携帯情報端末（ＰＤＡ）は、上記実施の
形態で示す導電層の接続構造を用いることで、良好な品質を有し、信頼性の高い携帯情報
端末（ＰＤＡ）が実現される。
図９（Ｃ）は、本発明に係る半導体装置の一例である電子ペーパーを一部品として実装し
て作製した電子書籍である。図９（Ｃ）は、電子書籍の一例を示している。例えば、電子
書籍２７００は、筐体２７０１および筐体２７０３の２つの筐体で構成されている。筐体
２７０１および筐体２７０３は、軸部２７１１により一体とされており、該軸部２７１１
を軸として開閉動作を行うことができる。このような構成により、紙の書籍のような動作
を行うことが可能となる。
筐体２７０１には表示部２７０５が組み込まれ、筐体２７０３には表示部２７０７が組み
込まれている。表示部２７０５および表示部２７０７は、続き画面を表示する構成として
もよいし、異なる画面を表示する構成としてもよい。異なる画面を表示する構成とするこ
とで、例えば右側の表示部（図９（Ｃ）では表示部２７０５）に文章を表示し、左側の表
示部（図９（Ｃ）では表示部２７０７）に画像を表示することができる。
また、図９（Ｃ）では、筐体２７０１に操作部などを備えた例を示している。例えば、筐
体２７０１において、電源２７２１、操作キー２７２３、スピーカー２７２５などを備え
ている。操作キー２７２３により、頁を送ることができる。なお、筐体の表示部と同一面
にキーボードやポインティングデバイスなどを備える構成としてもよい。また、筐体の裏
面や側面に、外部接続用端子（イヤホン端子、ＵＳＢ端子、またはＡＣアダプタおよびＵ
ＳＢケーブルなどの各種ケーブルと接続可能な端子など）、記録媒体挿入部などを備える
構成としてもよい。さらに、電子書籍２７００は、電子辞書としての機能を持たせた構成
としてもよい。
また、電子書籍２７００は、無線で情報を送受信できる構成としてもよい。無線により、
電子書籍サーバから、所望の書籍データなどを購入し、ダウンロードする構成とすること
も可能である。
図９（Ｄ）は、携帯電話であり、筐体２８００及び筐体２８０１の二つの筐体で構成され
ている。筐体２８０１には、表示パネル２８０２、スピーカー２８０３、マイクロフォン
２８０４、ポインティングデバイス２８０６、カメラ用レンズ２８０７、外部接続端子２
８０８などを備えている。また、筐体２８０１には、携帯型情報端末の充電を行う太陽電
池セル２８１０、外部メモリスロット２８１１などを備えている。また、アンテナは筐体
２８０１内部に内蔵されている。なお、携帯電話は、上記実施の形態で示す導電層の接続
構造を用いることで高信頼性を付与することができる。
また、表示パネル２８０２はタッチパネルを備えており、図９（Ｄ）には映像表示されて
いる複数の操作キー２８０５を点線で示している。なお、太陽電池セル２８１０で出力さ
れる電圧を各回路に必要な電圧に昇圧するための昇圧回路も実装している。
表示パネル２８０２は、使用形態に応じて表示の方向が適宜変化する。また、表示パネル
２８０２と同一面上にカメラ用レンズ２８０７を備えているため、テレビ電話が可能であ
る。スピーカー２８０３及びマイクロフォン２８０４は音声通話に限らず、テレビ電話、
録音、再生などが可能である。さらに、筐体２８００と筐体２８０１は、スライドし、図
９（Ｄ）のように展開している状態から重なり合った状態とすることができ、携帯に適し
た小型化が可能である。
外部接続端子２８０８はＡＣアダプタ及びＵＳＢケーブルなどの各種ケーブルと接続可能
であり、充電及びパーソナルコンピュータなどとのデータ通信が可能である。また、外部
メモリスロット２８１１に記録媒体を挿入し、より大量のデータ保存及び移動に対応でき
る。記録媒体として、実施の形態２又は実施の形態３に示す半導体装置を用いることがで
きる。実施の形態２又は実施の形態３によれば、長期にわたり記憶内容を保持することが
可能な高信頼性の半導体装置が得られる。
また、上記機能に加えて、赤外線通信機能、テレビ受信機能などを備えたものであっても
よい。
図９（Ｅ）は、デジタルカメラであり、本体３０５１、表示部（Ａ）３０５７、接眼部３
０５３、操作スイッチ３０５４、表示部（Ｂ）３０５５、バッテリー３０５６などによっ
て構成されている。なお、デジタルカメラは、上記実施の形態で示す導電層の接続構造を
用いることで、良好な品質を有し、信頼性の高いデジタルカメラが実現される。
以上のように、本実施の形態に示す電子機器には、先の実施の形態に係る半導体装置が搭
載されている。このため、良好な品質を有する電子機器が実現される。
本実施例では、発明の一形態である半導体装置において用いることのできる導電層を作製
し、走査電子顕微鏡（ＳＥＭ；Ｓｃａｎｎｉｎｇ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏ
ｐｅ）による観察と、走査透過電子顕微鏡（ＳＴＥＭ：Ｓｃａｎｎｉｎｇ Ｔｒａｎｓｍ
ｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）による観察を行った。図１０
（Ａ）にＳＥＭ像（倍率６万倍）と図１０（Ｂ）にＳＴＥＭ像（１０万倍）を示す。
図１０（Ｂ）は本実施例の導電層であり、図１０（Ａ）は図１０（Ｂ）の導電層を形成す
る際に用いたレジストマスクである。
レジストマスクはテーパー形状を有する形状に形成した後、１８０℃で２時間加熱処理す
ることによって、図１０（Ａ）に示すような表面が曲面の、断面ＳＴＥＭ像ではほぼ半球
のレジストマスクとすることができた。なお、レジスト材料は、ＴＳＭＲ−８９００ＭＤ
２（東京応化工業株式会社製）を用いた。
図１０（Ａ）に示すような表面が曲面のレジストマスクを用いて、窒化タンタル膜及びタ
ングステン膜の積層構造からなる導電層をエッチング加工することによって、図１０（Ｂ
）に示すような曲面を有する導電層を形成することができた。
本実施例では、導電層を、スパッタリング法を用いた窒化タンタル膜（膜厚３０ｎｍ）と
タングステン膜（膜厚３７０ｎｍ）の積層で形成し、第１のエッチング工程と第２のエッ
チング工程の２工程でエッチング工程を行った。第１のエッチング工程としては、エッチ
ングガスとして四フッ化炭素（ＣＦ４）、塩素（Ｃｌ２）、及び酸素（Ｏ２）（ＣＦ４：
Ｃｌ２：Ｏ２＝６０ｓｃｃｍ：５０ｓｃｃｍ：４５ｓｃｃｍ）を用い、電源電力３０００
Ｗ、バイアス電力１００Ｗ、圧力０．６７Ｐａ、基板温度−１０℃、で行った。第２のエ
ッチング工程としては、エッチングガスとして塩素（Ｃｌ２）（Ｃｌ２＝１００ｓｃｃｍ
）を用い、電源電力２０００Ｗ、バイアス電力５０Ｗ、圧力０．６７Ｐａ、基板温度−１
０℃で行った。
図１０（Ｂ）の導電層は図１０（Ａ）のレジストマスクの形状を反映し、表面に鋭角な凹
凸や段差を有さない曲面を有する導電層である。
本実施例の図１０（Ｂ）のような導電層であると、先端部は曲面なので積層する他の導電
層の被覆性を良好とすることができる。
上層の導電層が下層の導電層上に被覆性よく形成されることによって、導電層同士の電気
的接続を確実に行うことができる。従って、生産時には膜の形状不良による特性不良を軽
減することができるため歩留まりが向上し、半導体装置としても信頼性を高めることがで
きる。

Claims (3)

  1. 第１のトランジスタのゲート電極層と、
    前記ゲート電極層の側面を覆う領域を有する絶縁層と、
    第２のトランジスタの、ソース電極層又はドレイン電極層と、を有し、
    前記ソース電極層又は前記ドレイン電極層は、前記絶縁層から突き出た前記ゲート電極層の一部に接する領域と、前記絶縁層に接する領域と、を有し、
    前記一部の表面は、湾曲しており、
    前記絶縁層から突き出た前記ゲート電極層の他の一部の表面は、湾曲しており、
    前記他の一部は、前記ソース電極層又は前記ドレイン電極層と接する領域を有さないことを特徴とする半導体装置。
  2. 第１のトランジスタのゲート電極層と、
    前記ゲート電極層の側面を覆う領域を有する第１の絶縁層と、
    前記第１の絶縁層上の第２の絶縁層と、
    第２のトランジスタの、ソース電極層又はドレイン電極層と、を有し、
    前記ソース電極層又は前記ドレイン電極層は、前記第１の絶縁層及び前記第２の絶縁層から突き出た前記ゲート電極層の一部に接する領域と、前記第２の絶縁層に接する領域と、を有し、
    前記一部の表面は、湾曲しており、
    前記第１の絶縁層及び前記第２の絶縁層から突き出た前記ゲート電極層の他の一部の表面は、湾曲しており、
    前記他の一部は、前記ソース電極層又は前記ドレイン電極層と接する領域を有さないことを特徴とする半導体装置。
  3. 請求項１又は２において、
    前記ゲート電極層の線幅は、１μｍ以下であることを特徴とする半導体装置。
JP2016094609A 2010-06-29 2016-05-10 半導体装置 Expired - Fee Related JP6121029B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2010148134 2010-06-29
JP2010148134 2010-06-29

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2011139445A Division JP2012033896A (ja) 2010-06-29 2011-06-23 配線基板、半導体装置、及びそれらの作製方法

Publications (2)

Publication Number Publication Date
JP2016167629A JP2016167629A (ja) 2016-09-15
JP6121029B2 true JP6121029B2 (ja) 2017-04-26

Family

ID=45351707

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2011139445A Withdrawn JP2012033896A (ja) 2010-06-29 2011-06-23 配線基板、半導体装置、及びそれらの作製方法
JP2016094609A Expired - Fee Related JP6121029B2 (ja) 2010-06-29 2016-05-10 半導体装置

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2011139445A Withdrawn JP2012033896A (ja) 2010-06-29 2011-06-23 配線基板、半導体装置、及びそれらの作製方法

Country Status (4)

Country Link
US (2) US9437454B2 (ja)
JP (2) JP2012033896A (ja)
TW (1) TWI510153B (ja)
WO (1) WO2012002236A1 (ja)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8422272B2 (en) 2010-08-06 2013-04-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and driving method thereof
US8582348B2 (en) 2010-08-06 2013-11-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for driving semiconductor device
JP6013682B2 (ja) 2011-05-20 2016-10-25 株式会社半導体エネルギー研究所 半導体装置の駆動方法
US8952379B2 (en) * 2011-09-16 2015-02-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2013232567A (ja) * 2012-04-30 2013-11-14 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP2014032999A (ja) 2012-08-01 2014-02-20 Panasonic Liquid Crystal Display Co Ltd 薄膜トランジスタ及びその製造方法
KR102841348B1 (ko) * 2012-11-30 2025-07-31 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US9905585B2 (en) * 2012-12-25 2018-02-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising capacitor
FR3000598B1 (fr) * 2012-12-27 2016-05-06 Commissariat Energie Atomique Procede ameliore de realisation d'une structure de reprise de contact
JP6190920B2 (ja) * 2016-06-08 2017-08-30 パナソニック液晶ディスプレイ株式会社 薄膜トランジスタ
JP6939857B2 (ja) * 2019-08-26 2021-09-22 セイコーエプソン株式会社 電気光学装置、および電子機器
US11624126B2 (en) 2020-06-16 2023-04-11 Ohio State Innovation Foundation Deposition of single phase beta-(AlxGa1-x)2O3 thin films with 0.28< =x<=0.7 on beta Ga2O3(100) or (−201) substrates by chemical vapor deposition
CN112687616B (zh) * 2020-12-24 2022-07-01 中国电子科技集团公司第十三研究所 射频管壳的制备方法及射频管壳

Family Cites Families (156)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3389383A (en) * 1967-05-31 1968-06-18 Gen Electric Integrated circuit bistable memory cell
US4096584A (en) * 1977-01-31 1978-06-20 Intel Corporation Low power/high speed static ram
JPS60130160A (ja) * 1983-12-19 1985-07-11 Hitachi Ltd 半導体記憶装置
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPS6354763A (ja) 1986-08-25 1988-03-09 Mitsubishi Electric Corp 半導体装置
JPS6379347A (ja) 1986-09-24 1988-04-09 Oki Electric Ind Co Ltd 半導体装置の製造方法
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
US4838992A (en) 1987-05-27 1989-06-13 Northern Telecom Limited Method of etching aluminum alloys in semi-conductor wafers
JPH04218920A (ja) 1990-06-05 1992-08-10 Seiko Epson Corp 半導体装置及びその製造方法
US5247204A (en) 1990-06-05 1993-09-21 Seiko Epson Corporation Semiconductor device having multilayer interconnection structure
US6275901B1 (en) * 1990-10-09 2001-08-14 Intel Corporation Computer system having a set associative cache memory with sequentially accessed on-chip address tag array and off-chip data array
JP3154130B2 (ja) * 1991-07-25 2001-04-09 ソニー株式会社 半導体メモリ
JPH05234995A (ja) 1992-02-21 1993-09-10 Oki Electric Ind Co Ltd アルミニウム合金配線の形成方法
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JPH06196657A (ja) 1992-12-22 1994-07-15 Oki Electric Ind Co Ltd スタティックランダムアクセスメモリ及びその製造方法
JP3457348B2 (ja) 1993-01-15 2003-10-14 株式会社東芝 半導体装置の製造方法
JPH06252364A (ja) 1993-02-23 1994-09-09 Sony Corp 半導体記憶装置の製造方法
JP3253750B2 (ja) * 1993-04-23 2002-02-04 株式会社リコー 半導体装置の製造方法
US5937327A (en) 1993-04-23 1999-08-10 Ricoh Company, Ltd. Method for improving wiring contact in semiconductor devices
US6031411A (en) * 1993-06-28 2000-02-29 Texas Instruments Incorporated Low power substrate bias circuit
JPH0823041A (ja) 1994-07-08 1996-01-23 Hitachi Ltd 半導体集積回路装置およびその製造方法
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
JPH08340003A (ja) * 1995-06-13 1996-12-24 Nippon Precision Circuits Kk 半導体装置の製造方法
KR100394896B1 (ko) 1995-08-03 2003-11-28 코닌클리케 필립스 일렉트로닉스 엔.브이. 투명스위칭소자를포함하는반도체장치
JP3963974B2 (ja) 1995-12-20 2007-08-22 株式会社半導体エネルギー研究所 液晶電気光学装置
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JPH09283623A (ja) * 1996-04-17 1997-10-31 Kawasaki Steel Corp 半導体装置及びその製造方法
JPH09306992A (ja) * 1996-05-17 1997-11-28 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP4103968B2 (ja) 1996-09-18 2008-06-18 株式会社半導体エネルギー研究所 絶縁ゲイト型半導体装置
KR100219519B1 (ko) 1997-01-10 1999-09-01 윤종용 페로일렉트릭 플로팅 게이트 램을 구비하는 반도체 메모리 디바이스 및 그 제조방법
JPH10242267A (ja) * 1997-02-24 1998-09-11 Shimadzu Corp 配線接合部形成方法
US6172407B1 (en) * 1998-04-16 2001-01-09 Advanced Micro Devices, Inc. Source/drain and lightly doped drain formation at post interlevel dielectric isolation with high-K gate electrode design
JP2001051292A (ja) * 1998-06-12 2001-02-23 Semiconductor Energy Lab Co Ltd 半導体装置および半導体表示装置
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
US20020076907A1 (en) * 2000-01-06 2002-06-20 Rodder Mark S. Transistor having a silicided gate and method of forming
JP2001291766A (ja) 2000-04-05 2001-10-19 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3517208B2 (ja) * 2000-12-26 2004-04-12 アルプス電気株式会社 薄膜磁気ヘッド及びその製造方法
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
WO2003040441A1 (fr) 2001-11-05 2003-05-15 Japan Science And Technology Agency Film mince monocristallin homologue a super-reseau naturel, procede de preparation et dispositif dans lequel est utilise ledit film mince monocristallin
KR100549320B1 (ko) 2002-02-21 2006-02-02 마츠시타 덴끼 산교 가부시키가이샤 반도체기억장치 및 그 제조방법
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
US7049190B2 (en) 2002-03-15 2006-05-23 Sanyo Electric Co., Ltd. Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US7202155B2 (en) 2003-08-15 2007-04-10 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing wiring and method for manufacturing semiconductor device
JP4619060B2 (ja) 2003-08-15 2011-01-26 株式会社半導体エネルギー研究所 半導体装置の作製方法
WO2005048221A1 (en) * 2003-11-14 2005-05-26 Semiconductor Energy Laboratory Co., Ltd. Display device and method for fabricating the same
US6927117B2 (en) 2003-12-02 2005-08-09 International Business Machines Corporation Method for integration of silicide contacts and silicide gate metals
KR100546401B1 (ko) * 2003-12-17 2006-01-26 삼성전자주식회사 자기정렬된 전하트랩층을 포함하는 반도체 메모리 소자 및그 제조방법
US8053171B2 (en) 2004-01-16 2011-11-08 Semiconductor Energy Laboratory Co., Ltd. Substrate having film pattern and manufacturing method of the same, manufacturing method of semiconductor device, liquid crystal television, and EL television
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
CN1998087B (zh) 2004-03-12 2014-12-31 独立行政法人科学技术振兴机构 非晶形氧化物和薄膜晶体管
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP4628040B2 (ja) * 2004-08-20 2011-02-09 株式会社半導体エネルギー研究所 半導体素子を備えた表示装置の製造方法
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
CN102544027B (zh) * 2004-09-15 2016-02-17 株式会社半导体能源研究所 半导体器件
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
JP5118812B2 (ja) 2004-11-10 2013-01-16 キヤノン株式会社 電界効果型トランジスタ
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
RU2402106C2 (ru) 2004-11-10 2010-10-20 Кэнон Кабусики Кайся Аморфный оксид и полевой транзистор с его использованием
KR100953596B1 (ko) 2004-11-10 2010-04-21 캐논 가부시끼가이샤 발광장치
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI472037B (zh) 2005-01-28 2015-02-01 半導體能源研究所股份有限公司 半導體裝置，電子裝置，和半導體裝置的製造方法
US7608531B2 (en) 2005-01-28 2009-10-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, electronic device, and method of manufacturing semiconductor device
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
US7544967B2 (en) 2005-03-28 2009-06-09 Massachusetts Institute Of Technology Low voltage flexible organic/transparent transistor for selective gas sensing, photodetecting and CMOS device applications
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
EP1770788A3 (en) 2005-09-29 2011-09-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method thereof
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
KR101112652B1 (ko) 2005-11-15 2012-02-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액티브 매트릭스 디스플레이 장치 및 텔레비전 수신기
JP2007160435A (ja) * 2005-12-12 2007-06-28 Hitachi Ltd 半導体装置およびその製造方法
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
US7847335B2 (en) * 2006-04-11 2010-12-07 Taiwan Semiconductor Manufacturing Company, Ltd. Non-volatile memory device having a generally L-shaped cross-section sidewall SONOS
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
US8274078B2 (en) 2007-04-25 2012-09-25 Canon Kabushiki Kaisha Metal oxynitride semiconductor containing zinc
WO2008136505A1 (ja) 2007-05-08 2008-11-13 Idemitsu Kosan Co., Ltd. 半導体デバイス及び薄膜トランジスタ、並びに、それらの製造方法
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
JP2009054879A (ja) 2007-08-28 2009-03-12 Sanyo Electric Co Ltd 集積回路の製造方法
JP5291917B2 (ja) * 2007-11-09 2013-09-18 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP2009130209A (ja) 2007-11-26 2009-06-11 Fujifilm Corp 放射線撮像素子
JP5215158B2 (ja) 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
JP2009158528A (ja) * 2007-12-25 2009-07-16 Sharp Corp 半導体装置
KR101490112B1 (ko) 2008-03-28 2015-02-05 삼성전자주식회사 인버터 및 그를 포함하는 논리회로
TWI387076B (zh) * 2008-04-24 2013-02-21 相豐科技股份有限公司 積體電路元件之封裝結構及其製造方法
US8106468B2 (en) * 2008-06-20 2012-01-31 Taiwan Semiconductor Manufacturing Company, Ltd. Process for fabricating silicon-on-nothing MOSFETs
TWI508282B (zh) 2008-08-08 2015-11-11 Semiconductor Energy Lab 半導體裝置及其製造方法
JP2010045263A (ja) 2008-08-15 2010-02-25 Idemitsu Kosan Co Ltd 酸化物半導体、スパッタリングターゲット、及び薄膜トランジスタ
US9082857B2 (en) 2008-09-01 2015-07-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising an oxide semiconductor layer
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
KR101631454B1 (ko) * 2008-10-31 2016-06-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 논리회로
KR20100065741A (ko) * 2008-12-08 2010-06-17 주식회사 동부하이텍 플래시 메모리 소자 및 그 제조 방법
JP5781720B2 (ja) 2008-12-15 2015-09-24 ルネサスエレクトロニクス株式会社 半導体装置及び半導体装置の製造方法
KR102321812B1 (ko) 2009-10-29 2021-11-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치

Also Published As

Publication number Publication date
JP2016167629A (ja) 2016-09-15
US9437454B2 (en) 2016-09-06
TWI510153B (zh) 2015-11-21
JP2012033896A (ja) 2012-02-16
US20160343587A1 (en) 2016-11-24
US9875910B2 (en) 2018-01-23
US20110316057A1 (en) 2011-12-29
TW201230906A (en) 2012-07-16
WO2012002236A1 (en) 2012-01-05

Similar Documents

Publication Publication Date Title
JP6121029B2 (ja) 半導体装置
JP7657870B2 (ja) 記憶装置
CN102694006B (zh) 半导体装置及制造半导体装置的方法
TWI529812B (zh) 半導體裝置之製造方法
TWI523151B (zh) 半導體裝置
CN103123936B (zh) 半导体元件、半导体元件的制造方法以及使用半导体元件的半导体装置
KR20130036187A (ko) 반도체 장치 및 그 제작방법

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170228

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170307

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170328

R150 Certificate of patent or registration of utility model

Ref document number: 6121029

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees