JP6117496B2 - 半導体装置の駆動方法 - Google Patents

半導体装置の駆動方法 Download PDF

Info

Publication number
JP6117496B2
JP6117496B2 JP2012177661A JP2012177661A JP6117496B2 JP 6117496 B2 JP6117496 B2 JP 6117496B2 JP 2012177661 A JP2012177661 A JP 2012177661A JP 2012177661 A JP2012177661 A JP 2012177661A JP 6117496 B2 JP6117496 B2 JP 6117496B2
Authority
JP
Japan
Prior art keywords
time
signal line
photosensor
period
irradiation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2012177661A
Other languages
English (en)
Other versions
JP2013068606A5 (ja
JP2013068606A (ja
Inventor
黒川 義元
義元 黒川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2012177661A priority Critical patent/JP6117496B2/ja
Publication of JP2013068606A publication Critical patent/JP2013068606A/ja
Publication of JP2013068606A5 publication Critical patent/JP2013068606A5/ja
Application granted granted Critical
Publication of JP6117496B2 publication Critical patent/JP6117496B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14601Structural or functional details thereof
    • H01L27/14632Wafer-level processed structures
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70SSIS architectures; Circuits associated therewith
    • H04N25/76Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/766Addressed sensors, e.g. MOS or CMOS sensors comprising control or output lines used for a plurality of functions, e.g. for pixel output, driving, reset or power
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01SRADIO DIRECTION-FINDING; RADIO NAVIGATION; DETERMINING DISTANCE OR VELOCITY BY USE OF RADIO WAVES; LOCATING OR PRESENCE-DETECTING BY USE OF THE REFLECTION OR RERADIATION OF RADIO WAVES; ANALOGOUS ARRANGEMENTS USING OTHER WAVES
    • G01S17/00Systems using the reflection or reradiation of electromagnetic waves other than radio waves, e.g. lidar systems
    • G01S17/88Lidar systems specially adapted for specific applications
    • G01S17/89Lidar systems specially adapted for specific applications for mapping or imaging
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01SRADIO DIRECTION-FINDING; RADIO NAVIGATION; DETERMINING DISTANCE OR VELOCITY BY USE OF RADIO WAVES; LOCATING OR PRESENCE-DETECTING BY USE OF THE REFLECTION OR RERADIATION OF RADIO WAVES; ANALOGOUS ARRANGEMENTS USING OTHER WAVES
    • G01S7/00Details of systems according to groups G01S13/00, G01S15/00, G01S17/00
    • G01S7/48Details of systems according to groups G01S13/00, G01S15/00, G01S17/00 of systems according to group G01S17/00
    • G01S7/483Details of pulse systems
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00Circuitry of solid-state image sensors [SSIS]; Control thereof
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14643Photodiode arrays; MOS imagers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Electromagnetism (AREA)
  • Power Engineering (AREA)
  • Remote Sensing (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Optical Radar Systems And Details Thereof (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Measurement Of Optical Distance (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Description

本発明は、フォトセンサを有する半導体装置の駆動方法に関するものであり、特に、光飛行時間(Time Of Flight:TOF)方式を適用した半導体装置の駆動方法に関する。
光の到着時間の時間差に依存した検出信号により、光源から被検出物までの距離を把握できる3次元距離測定センサが注目されている。3次元距離測定センサは、バーチャルキーボード、ジェスチャ認識等で得られた情報の入力デバイス、各種ロボットの視覚センサ、セキュリティシステム、スマートエアバッグ用センサ、車載用センサ等、広範囲な用途への応用が期待されている。
移動体検知センサは、より安全で快適な生活環境を求める消費者ニーズ、高齢化社会への進展等を考慮し、侵入者を検知する等の防犯対策、トイレや浴室での人の転倒等異常の検出に使用されている。移動する人又は物体の状況を、より正確に把握するため、移動体に関する情報(対象物の存在、位置、動き、大きさ等)を高精度で取得するための技術開発が行われている。
TOF方式とは、光源(距離測定センサ)から照射された光(照射光)が被検出物に到着する時間と、被検出物で反射された光(反射光)が、距離測定センサに到着する時間との時間差を検出して、光源から被検出物までの距離を計算によって取得する方式である。光源から被検出物までの距離xは、次式で表すことができる。ここで、cは光速(3×10m/s)、Δtは時間差である。(図5参照。)
3次元距離測定センサの一例として、3次元空間での距離測定を行うために、反射赤外光の検出期間を2回に分け、異なる検出信号を取得し、TOF方式を用いて3次元撮像を行う3次元距離測定装置が、非特許文献1に掲載されている。
非特許文献2では、非特許文献1におけるフォトセンサの構成を応用して、2次元情報(被検出物からの反射光の強さ・色彩等)を得られる2次元撮像と、3次元情報(光源から被検出物までの距離)を得られる3次元撮像とをフレーム期間毎に交互に行っている。また、複数回の赤外光照射を行い、TOF方式を用いることで、3次元撮像を行っている。
S.J.Kim et al,"A Three−Dimensional Time−of−Flight CMOS Image Sensor With Pinned−Photodiode Pixel Structure",IEEE Electron Device Letter,Vol.31,No.11,Nov.2010. S.J.Kim et al,"A 640x480 Image Sensor with Unified Pixel Architecture for 2D/3D Imaging in 0.11um CMOS", 2011 Symposium on VLSI Circuits Digest of Technical Papers,PP.92−93.
CMOSイメージセンサにおいて、画素を微細化することが求められている。CMOSイメージセンサに搭載されるフォトセンサは、フォトダイオードでの光電変換により生成された電荷を転送し、容量保持ノードに電荷を蓄積し、蓄積された電荷を増幅した後、検出信号として読み出すという構成が一般的である。
非特許文献1では、TOF方式を適用して、光源から被検出物までの距離を測定するために、撮像期間を制御することで、反射赤外光の検出を、照射期間及び反射期間が重なる間の撮像と、重ならない間の撮像とに分離して行う方法を提案している。しかし、当該方法を実現するためには、通常のフォトセンサに、新たなトランジスタを追加しなければならない。フォトセンサの素子数増大は、画素の微細化を妨げる。
また、非特許文献1で提案されている方法では、2回の赤外光照射によって、異なる検出信号を取得しているが、各反射赤外光の検出を連続して行うことが困難である。すなわち、最初の撮像が終了してから、次の撮像が開始されるまでの間に時間差が生じる。このため、移動体の位置検出には不向きであるという問題がある。特に、被検出物の移動が高速の場合、位置検出精度の低下は顕著になる。
非特許文献2で提案されている方法では、2次元撮像と3次元撮像との間で、フレーム期間を切り替えなければならない。従って、2次元撮像による情報の取得と、3次元撮像による情報の取得との間に時間差が生じ、両情報を一度に取得する事が、困難であるという問題が生じる。
更に、電荷の転送効率を重視して、フォトダイオードと電気的に接続される蓄積トランジスタのチャネル幅を増大すると、オフ電流が増大し、フォトセンサの電荷保持特性が悪化するという問題が残る。
上述した問題に鑑みて、画素の微細化を達成しつつ、3次元撮像を可能にした半導体装置の駆動方法を提供することを課題の一つとする。
また、画素の微細化を達成しつつ、2次元撮像及び3次元撮像の同時撮像を可能にした半導体装置の駆動方法を提供することを課題の一つとする。
また、画素の微細化を達成しつつ、高精度な移動体の位置検出を可能にした半導体装置の駆動方法を提供することを課題の一つとする。
また、電荷保持特性に優れた半導体装置の駆動方法を提供することを課題の一つとする。
同一の照射時間でタイミングが異なる第1の照射及び第2の照射を行い、第1の照射及び第2の照射に対応させて、第1の撮像及び第2の撮像を行い、第1の撮像及び第2の撮像において、光の到着時間の時間差に依存した第1の検出信号及び第2の検出信号を取得することで、光源から被検出物までの距離を測定する。フォトセンサが有するノードに蓄積される電荷量を変化させるトランジスタのゲート電極の電位を制御する事で、3次元撮像を達成し、半導体装置の画素の微細化を実現する。
すなわち、本発明の一態様は、光源から、被検出物に対して、第1の照射及び第1の照射とタイミングが異なる第2の照射を同一時間行い、第1の照射による被検出物からの第1の反射光、及び第2の照射による被検出物からの第2の反射光を、フォトダイオードによって検出し、フォトダイオードから出力される光電流を用いて、ノードに蓄積される電荷量を変化させるトランジスタのゲート電極の電位を、第1の撮像を行うために、第1の照射開始以後で第1の照射期間と第1の反射期間が重なる間に高電位とし、且つ第2の撮像を行うために、第2の照射終了以後で第2の反射期間の間に高電位とし、第1の照射期間の開始時刻と、第1の反射期間の開始時刻との時間差をΔt、比例定数をαとし、第1の撮像から、第1の検出信号S1を取得し、第2の撮像から、第2の検出信号S2を取得し、第1の検出信号及び第2の検出信号を用いて、光源から被検出物までの距離xを、第1の照射期間をT、光速をcとし、次式
に従って測定することを特徴とする半導体装置の駆動方法である。
また、本発明の一態様は、光源から、被検出物に対して、第1の照射及び第1の照射とタイミングが異なる第2の照射を同一時間行い、第1の照射による被検出物からの第1の反射光及び第2の照射による被検出物からの第2の反射光を、フォトダイオードによって検出し、フォトダイオードから出力される光電流を用いて、ノードに蓄積される電荷量を変化させるトランジスタのゲート電極の電位を、トランジスタのソース電極又はドレイン電極の一方と電気的に接続されたノードに蓄積される電荷の変化量が多い第1の撮像を行うために、第1の照射開始以後で第1の照射期間と第1の反射期間が重なる間に高電位とし、トランジスタのソース電極又はドレイン電極の一方と電気的に接続されたノードに蓄積される電荷の変化量が少ない第2の撮像を行うために、第2の照射終了以後で第2の反射期間の間に高電位とし、第1の照射期間の開始時刻と、第1の反射期間の開始時刻との時間差をΔt、比例定数をαとし、第1の撮像から、第1の検出信号S1を取得し、第2の撮像から、第2の検出信号S2を取得し、第1の検出信号及び第2の検出信号を用いて、光源から被検出物までの距離xを、第1の照射期間をT、光速をcとし、次式
に従って測定することを特徴とする半導体装置の駆動方法である。
また、同一の照射時間でタイミングが異なる第1の照射及び第2の照射を行い、第1の照射及び第2の照射に対応させて、第1の撮像及び第2の撮像を行い、第1の撮像及び第2の撮像において、光の到着時間の時間差に依存した第1の検出信号及び第2の検出信号を取得することで、光源から被検出物までの距離を測定する。更に第1の撮像期間及び第2の撮像期間を包括する期間に第3の撮像を行い第3の検出信号を取得する。また、可視光を吸収し、赤外光を透過する第1のフォトセンサ、及び赤外光を吸収する第2のフォトセンサを重畳し、第1のフォトセンサで、先に可視光を吸収し、第2のフォトセンサで、主に赤外光を吸収することで、半導体装置の画素の微細化を達成しつつ2次元撮像及び3次元撮像の同時撮像を可能にする。
すなわち本発明の一態様は、可視光を吸収し、第1の赤外光及び第2の赤外光を透過する第1の半導体層を有する第1のフォトダイオードと、第1の赤外光及び第2の赤外光を吸収する第2の半導体層を有する第2のフォトダイオードとを、重畳して設けた半導体装置の駆動方法であって、光源から、被検出物に対して、第1の赤外光照射及び第1の赤外光照射とタイミングが異なる第2の赤外光照射を同一時間行い、第1のフォトダイオードによって、可視光を吸収し、第1のフォトダイオードから出力される光電流を用いて、第1のノードに蓄積される電荷量を変化させる第1のトランジスタのゲート電極の電位を、少なくとも第1の赤外光による被検出物からの反射光が、第1のフォトダイオードに照射されるより前から、第2の赤外光による被検出物からの反射光が、第1のフォトダイオードに照射された後までの第1の期間は高電位とし、該第1の期間の可視光を検出することで被検出物の2次元情報を取得し、第2のフォトダイオードによって、第1の赤外光及び第2の赤外光を吸収し、第2のフォトダイオードから出力される光電流を用いて、第2のノードに蓄積される電荷量を変化させる第2のトランジスタのゲート電極の電位を、第1の赤外光照射開始以後で第1の赤外光照射期間と第1の赤外光反射期間が重なる第2の期間に高電位とし、該第2の期間の第1の赤外光を検出することで、第1の検出信号S1を取得し、且つ、第2の赤外光照射終了以後で第2の赤外光反射期間に含まれる第3の期間に高電位とし、該第3の期間の第2の赤外光を検出することで、第2の検出信号S2を取得し、第1の赤外光照射の開始時刻と、第1の赤外光反射期間の開始時刻との時間差をΔt、比例定数をαとし、第1の検出信号S1及び第2の検出信号S2を用いて、光源から被検出物までの距離xを、第1の赤外光照射期間をT、光速をcとし、次式
に従って測定することで、被検出物の3次元情報を取得することを特徴とする半導体装置の駆動方法である。
また、上記において、第1の半導体層として、非晶質シリコンを用いることができる。
また、上記において、第2の半導体層として、結晶性シリコン又は単結晶シリコンを用いることができる。
また、光源から、被検出物に対して光照射を行い、隣接する第1のフォトダイオード、及び第2のフォトダイオードにおいて、反射光を吸収する。第1のフォトダイオードを含む第1のフォトセンサで行う第1の撮像と、第2のフォトダイオードを含む第2のフォトセンサで行う第2の撮像は時間的に連続である。第1の撮像期間内に、光照射時の被検出物からの反射光を該第1のフォトセンサで検出することで、第1の検出信号を得る。また第2の撮像期間内に、光照射終了時以後の被検出物からの反射光を該第2のフォトセンサで検出することで、第2の検出信号を得る。第1の撮像が終了してから、第2の撮像が開始されるまでの間に時間差を生じさせない事で、被検出物が移動体の場合であっても、位置検出精度を低下させることなく、光源から被検出物までの距離を測定することが可能になる。
すなわち本発明の一態様は、光源から、被検出物に対して光照射を行い、隣接する第1のフォトダイオード及び第2のフォトダイオードで、被検出物の同一点からの反射光を吸収し、第1のフォトダイオードから出力される光電流を用いて、第1のノードに蓄積される電荷量を変化させる第1のトランジスタのゲート電極の電位を、第1の撮像を行うために、光照射開始以後で照射期間と反射期間が重なる第1の期間に高電位とし、該第1の期間の、第1のフォトダイオードに照射される反射光を検出することで第1の検出信号S1を取得し、且つ、第2のフォトダイオードから出力される光電流を用いて、第2のノードに蓄積される電荷量を変化させる第2のトランジスタのゲート電極の電位を、第2の撮像を行うために、光照射終了以後で反射期間に含まれる第2の期間に高電位とし、該第2の期間の、第2のフォトダイオードに照射される反射光を検出することで第2の検出信号S2を取得し、光照射の終了前後も、反射光の検出は連続的に行われ、照射期間の開始時刻と、反射期間の開始時刻との時間差をΔt、比例定数をαとし、第1の撮像から、第1の検出信号S1を取得し、第2の撮像から、第2の検出信号S2を取得し、第1の検出信号及び第2の検出信号を用いて、光源から被検出物までの距離xを、光照射期間をT、光速をcとし、次式
に従って測定することを特徴とする半導体装置の駆動方法である。
また、上記において、被検出物は、移動体であってもよい。
また、上記において、被検出物は、高速で移動してもよい。
上記において、トランジスタの半導体層として、酸化物半導体材料を用いてもよい。
上記において、トランジスタの半導体層として、シリコン材料を用いてもよい。
上記構成は、上記課題の少なくとも一つを解決する。
また、本明細書において、「反射光検出」と、「正味の撮像」とは、同等の意味を表すものとする。従って、「反射光検出開始時刻」とは、「正味の撮像開始時刻」であり、「撮像開始時刻」とは異なる意味を有する。同様に、「反射光検出終了時刻」とは、「正味の撮像終了時刻」であり、「撮像終了時刻」とは異なる意味を有する。
また、本明細書において、「第1の撮像」とは、「正味の第1の撮像」を、「第2の撮像」とは、「正味の第2の撮像」を意味するものとする。
本発明の一態様によれば、照射光に応じてフォトダイオードから発生する光電流に基づいて、ノードに蓄積される電荷量を変化させるトランジスタのゲート電極の電位を、制御する事で、フォトセンサを少ない素子数で構成しつつ3次元撮像を達成し、半導体装置の画素の微細化を実現することができる。また、可視光を吸収する第1のフォトダイオード及び赤外光を吸収する第2のフォトダイオードを重畳して設けることで、2次元撮像及び3次元撮像の同時撮像を達成することができる。また、隣接するフォトダイオードにおいて、該フォトダイオードと電気的に接続されるトランジスタのゲート電極の電位を制御する事で、移動体の3次元撮像を達成することができる。更に該トランジスタの保持特性を高めることで、フォトセンサの性能を向上させ、TOF方式においても有利な駆動方法を提供することができる。
フォトセンサを説明する図。 フォトセンサのパルスを説明する図。 フォトセンサのパルスを説明する図。 読み出し回路を説明する図。 TOF方式を説明する図。 マトリクス状に配置された複数のフォトセンサの回路図。 フォトセンサの上面図と断面図。 フォトセンサの作製方法を示す断面図。 フォトセンサの断面図。 フォトセンサを説明する図。 フォトセンサのパルスを説明する図。 フォトセンサのパルスを説明する図。 マトリクス状に配置された複数のフォトセンサの回路図。 フォトセンサの上面図。 フォトセンサを説明する図。 フォトセンサのパルスを説明する図。 フォトセンサのパルスを説明する図。 マトリクス状に配置された複数のフォトセンサの回路図。 マトリクス状に配置された複数のフォトセンサの回路図。
実施の形態について、図面を用いて詳細に説明する。但し、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、以下に説明する発明の構成において、同一部分又は同様な機能を有する部分には同一の符号を異なる図面間で共通して用い、その繰り返しの説明は省略する。
(実施の形態1)
本実施の形態では、TOF方式を適用した半導体装置の駆動方法について図1乃至図4を用いて説明する。より具体的には、第1の照射期間及び第2の照射期間(同一の長さでタイミングが異なる)に対応させて、第1の撮像及び第2の撮像を行い、第1の反射による第1の反射光検出から、光の到着時間の時間差に依存した第1の検出信号を取得し、第2の反射による第2の反射光検出から、光の到着時間の時間差に依存した第2の検出信号を取得することで、光源から被検出物までの距離を測定する半導体装置の駆動方法について説明する。
本明細書で開示する発明の一態様における半導体装置が有するフォトセンサは3個のトランジスタ及び1個のフォトダイオードから構成されている。図1は、半導体装置が有するフォトセンサ100の構成を示す回路図の一例である。フォトセンサ100は、フォトダイオード102、トランジスタ103、トランジスタ104、トランジスタ105、を有する。
第1の信号線11は、リセット信号線(PR)である。第2の信号線12は、電荷蓄積信号線(TX)である。第3の信号線13は、選択信号線(SE)である。第5の信号線15は、フォトセンサ基準信号線である。第6の信号線16は、フォトセンサ出力信号線である。
フォトセンサ100において、フォトダイオード102の一方の電極は第1の信号線11と電気的に接続され、フォトダイオード102の他方の電極は、トランジスタ103のソース電極又はドレイン電極の一方と電気的に接続されている。トランジスタ103のソース電極又はドレイン電極の他方と、トランジスタ104のゲート電極と、ノード14とは、電気的に接続されている。トランジスタ104のソース電極又はドレイン電極の一方と第5の信号線15とは、電気的に接続されている。トランジスタ105のソース電極又はドレイン電極の一方と第6の信号線16とは、電気的に接続されている。トランジスタ104のソース電極又はドレイン電極の他方と、トランジスタ105のソース電極又はドレイン電極の他方とは、電気的に接続されている。トランジスタ103のゲート電極と第2の信号線12とは電気的に接続され、トランジスタ105のゲート電極と第3の信号線13とは電気的に接続されている。
なお、図1では、フォトダイオード102の陽極が第1の信号線11と電気的に接続され、フォトダイオード102の陰極がトランジスタ103のソース電極又はドレイン電極の一方と電気的に接続されている構成を示したがこれに限定されない。フォトダイオード102の陰極が第1の信号線11と電気的に接続され、フォトダイオード102の陽極がトランジスタ103のソース電極又はドレイン電極の一方と電気的に接続されていても良い。
フォトダイオード102は、照射された光に依存した光電流を発生させる光電変換素子である。従って、被検出物から反射された光を検出することで、当該フォトダイオード102には、光電流が流れる。
トランジスタ103は、正味の撮像期間を制御するトランジスタとして機能する。開示する発明の一態様においては、第1の信号線11の電位を、”L”から”H”に切り替え、トランジスタ103のゲート電極の電位(第2の信号線12の電位)を、”L”から”H”に切り替えると、ノード14に正の電荷が蓄積されていく。トランジスタ103のゲート電極の電位(第2の信号線12の電位)を”H”に維持したまま、第1の信号線11の電位を、”H”から”L”に切り替えると、撮像開始となり、フォトダイオード102に照射される光に応じて、ノード14に負の電荷が蓄積されていく。また、撮像終了は、トランジスタ103のゲート電極の電位(第2の信号線12の電位)を”H”から”L”に切り替える時である。
本実施の形態において、第1の撮像では、第1の反射光の検出開始と同時に第1の撮像開始とし、第1の照射終了と同時に第1の撮像終了とするように、第1の信号線11及び第2の信号線12の電位を制御する。また、第2の撮像では、第2の照射終了と同時に第2の撮像開始とし、第2の反射光の検出終了と同時に第2の撮像終了とするように、第1の信号線11及び第2の信号線12の電位を制御する。
即ち、トランジスタ103のゲート電極の電位を、第1の照射期間と第1の反射期間が重なる間に”H”とし、第2の照射開始以後の第2の照射期間と第2の反射期間が重ならない間に”H”とし、第1の反射光検出期間及び第2の反射光検出期間に”H”とするように制御すればよい。
トランジスタ104は、ノード14に蓄積された電荷を増幅するトランジスタとして機能する。トランジスタ105は、フォトセンサの出力を制御するトランジスタとして機能する。トランジスタ105のゲート電極に入力される信号(第3の信号線13の電位)が”L”から”H”に切り替わる時、信号が読み出される。
上述のように、フォトセンサ100は、フォトダイオード1個とトランジスタ3個という4素子で構成される。フォトセンサを少ない素子数で構成することが可能であるため、フォトセンサを高密度で集積し、画素の微細化を達成することが容易になる。
なお、トランジスタ103に用いる半導体層としては、酸化物半導体層を用いることが好ましい。フォトダイオード102に光が照射されることにより生成された電荷を、ノード14に長時間保持するためには、フォトダイオードと電気的に接続されるトランジスタ103を、オフ電流が極めて低いトランジスタで構成する必要がある。そのため、半導体層として酸化物半導体材料を用いることでフォトセンサ100の性能を高めることができる。
また、フォトダイオード102に光が照射されることにより生成された電荷をノード14に短時間で蓄積することを重視する場合には、トランジスタ103に用いられる半導体層としてアモルファスシリコンや微結晶シリコン、多結晶シリコン、単結晶シリコンなどの材料を用いることもできる。これらの材料を用いることで、移動度の高いトランジスタを構成することが可能になるため、ノード14に短時間で電荷を蓄積することができる。
フォトセンサ100を有する半導体装置の駆動方法について説明する。当該駆動方法を用いることで、TOF方式を適用した3次元撮像により、光源から被検出物までの距離を測定することが可能である。
具体的な駆動方法について、図2及び図3に示すタイミングチャートを用いながら説明する。まず、図2では、フォトセンサ100の動作について説明する。次に、図3では、駆動方法の特徴及びTOF方式を適用した3次元撮像による距離測定方法について説明する。
なお、図2及び図3に示すタイミングチャートにおいて、パルス201及びパルス202では、”照射”を”H”で、”非照射”を”L”で表すものとし、他のパルスでは、電位の高い状態を、”H”で、電位の低い状態を、”L”で表すものとする。
図2は、フォトセンサ100のタイミングチャートである。時刻T1〜時刻T15までの間に、光源から被検出物に対して2回の照射(第1の照射及び第2の照射)を行う。なお、第2の照射は、第1の照射とタイミングが異なり、且つ同一時間行われるものとする。また、第1の照射及び第2の照射において、光源から被検出物までの距離が変わらないものとし、時刻T2〜時刻T3までの時間(時間差)、及び時刻T8〜時刻T9までの時間(時間差)、が同一であるものとする。
時刻T1において、第1の信号線11を”H”とする。更に、第2の信号線12を”H”とする(第1のリセット)。この時、フォトダイオード102及びトランジスタ103が導通し、ノード14が”H”となる。
時刻T2において、光源から被検出物に対して第1の照射を開始する。パルス201では、”L”(非照射)から”H”(照射)になる。該時刻を第1の照射開始時刻とする。また、第1の信号線11を”L”とし、第2の信号線12を”H”のまま維持する。
時刻T3において、光源から発せされた第1の照射光が被検出物で反射し、第1の反射光が半導体装置に入射し始める。パルス202では、”L”(非照射)から”H”(照射)になる。該時刻を第1の反射開始時刻とする。
また、時刻T3は、第1の反射光検出開始時刻でもある。時刻T3で反射光の検出を開始することができる。
時刻T3〜時刻T4の間(第1の反射光検出、所謂正味の第1の撮像)に、第1の反射光の強度に応じてノード14の電位は変化する。フォトダイオード102のオフ電流に起因して、ノード14の電位が”H”より低下し始める。オフ電流は、フォトダイオード102に照射される光(反射光)の強度及び照射時間に比例する。
ここで、ノード14の電位変化と、フォトダイオード102に照射される光(反射光)の強度及び照射時間との関係について説明する。同一検出期間であれば、光強度が大きい程、ノード14の電位変化は大きくなる。また、同一強度であれば、光の検出期間が長い程、ノード14の電位変化は大きくなる。従って、光強度が大きく、光の検出期間が長い程、フォトダイオード102のオフ電流は増大し、ノード14の電位変化も大きくなる。
時刻T4において、光源から被検出物に対する第1の照射を終了する。パルス201では、”H”(照射)から”L”(非照射)になる。該時刻を第1の照射終了時刻とする。また、第2の信号線12を”L”とする。この時、第1の撮像が終了する。なお、この第1の撮像終了時刻は、第1の照射終了時刻と一致する。また、時刻T4は、第1の反射光検出終了時刻でもある。
なお、ノード14の電位は、時刻T4以後は一定となる。時刻T4でのノード14の電位(V1)は、第1の反射光検出の間にフォトダイオード102から発生する光電流に依存する。つまり、ノード14の電位は、光強度等に応じて決定される。
また、時刻T4でのノード14の電位(V1)に応じて、第1の検出信号が決定する。第1の反射光検出期間が長いほど、ノード14の電位変化は大きいため、時刻T4でのノード14の電位(V1)は小さくなる。
なお、時刻T1〜時刻T4の間に、フォトダイオード102に照射される光とは、全て第1の反射光を指すものとする。即ち光源から被検出物に光が照射され、被検出物から反射された光を指すものとする。
時刻T5において、被検出物で反射した第1の反射光の半導体装置への入射が終了する。パルス202では、”H”(照射)から”L”(非照射)になる。該時刻を第1の反射終了時刻とする。
なお、第2の信号線12を”L”とする際、第2の信号線12とノード14との間における寄生容量により、ノード14の電位変化が生じる。電位変化が大きい場合、第1の撮像において、フォトダイオード102で、生成した光電流を精密に取得できないことになる。従って寄生容量の影響を低減するために、トランジスタ103のゲート電極−ソース電極間容量、又はトランジスタ103のゲート電極−ドレイン電極間容量を低減する、ノード14に保持容量を接続する、などの対策が有効である。本発明の一態様に係るフォトセンサ100では、これらの対策を施し、寄生容量に起因するノード14の電位変化は無視できるものとしている。
時刻T6において、第3の信号線13を”H”とする(第1の読み出し開始)。この時、トランジスタ105が導通する。また、第5の信号線15及び第6の信号線16が、トランジスタ104、トランジスタ105を介して、導通する。すると、第6の信号線16の電位は低下していく。なお、時刻T6以前に、予めプリチャージ動作を施し、第6の信号線16は、”H”としておく。
第6の信号線16にプリチャージ動作を施す読み出し回路の構成は特に限定されない。図4に示すように、読み出し回路101は、1個のPchトランジスタ106で構成することも可能である。第7の信号線17は、プリチャージ信号線である。ノード18は、高電位供給線である。トランジスタ106のゲート電極は、第7の信号線17と電気的に接続され、トランジスタ106のソース電極又はドレイン電極の一方は、第6の信号線16と電気的に接続され、トランジスタ106のソース電極又はドレイン電極の他方は、ノード18と電気的に接続されている。
時刻T7において、第3の信号線13を”L”とする(第1の読み出し終了)。すると、トランジスタ105が遮断され、第6の信号線16の電位は、一定となる。時刻T7での第6の信号線16の電位(VS1)は、時刻T6〜時刻T7での、第6の信号線16の電位変化の速度に依存する。
なお、第6の信号線16の電位変化の速度は、トランジスタ104のソース電極−ドレイン電極間の電流に依存する。即ち第1の撮像においてフォトダイオード102に照射される光(反射光)の強度及び照射時間に依存する。同一照射時間であれば、光強度が大きい程、第6の信号線16の電位変化の速度は遅くなる。また、同一強度であれば、光の検出期間が長い程、第6の信号線16の電位変化の速度は遅くなる。第6の信号線16の電位変化の速度が遅いほど、時刻T7での第6の信号線16の電位(VS1)は大きくなる。
従って、第1の反射光検出により、時刻T7における第6の信号線16の電位(VS1)を取得することで、第1の撮像期間にフォトダイオード102に入射した光(反射光)の量(入射した光の強度の時間積)を検出し、検出信号S1を得ることができる。ここで、第1の照射における光強度を一定とし、第1の反射光のみ入射したとすると、第6の信号線16の電位(VS1)は、第1の反射光検出期間に概ね比例する。
ノード14の電位と、第6の信号線16の電位の関係について説明する。フォトダイオード102に照射される光(反射光)の強度が大きいと、一定期間内でのノード14の電位変化は大きくなる(時刻T4でのノード14の電位の値は低くなる)。この時、トランジスタ104のチャネル抵抗が高くなるため、第6の信号線16の電位変化の速度は遅くなる。従って、一定期間内での第6の信号線16の電位変化は小さくなる(時刻T7での第6の信号線16の電位の値は高くなる)。
時刻T8において、光源から被検出物に対して第2の照射を開始する。パルス201は、”L”(非照射)から”H”(照射)になる。該時刻を第2の照射開始時刻とする。
時刻T9において、光源から発せされた第2の照射光が被検出物で反射し、第2の反射光が半導体装置に入射し始める。パルス202は、”L”(非照射)から”H”(照射)になる。該時刻を第2の反射開始時刻とする。
時刻T10において、第1の信号線11を”H”とし、更に、第2の信号線12を”H”とする(第2のリセット)。この時、フォトダイオード102及びトランジスタ103が導通し、ノード14が”H”となる。
時刻T11において、光源から被検出物に対する第2の照射を終了する。パルス201では、”H”(照射)から”L”(非照射)になる。該時刻を第2の照射終了時刻とする。第1の信号線11を”L”とし、第2の信号線12を”H”のまま維持する。なお、この第2の撮像開始時刻は、第2の照射終了時刻と一致する。また、時刻T11は、第2の反射光検出開始時刻でもある。
時刻T11〜時刻T12の間(第2の反射光検出、所謂正味の第2の撮像)に、第2の反射光の強度に応じて、ノード14の電位は変化する。フォトダイオード102のオフ電流に起因して、ノード14の電位が”H”より低下し始める。オフ電流は、フォトダイオード102に照射される光(反射光)の強度及び照射時間に比例する。従って、反射光強度及び反射光検出期間に依存して、ノード14の電位も変化する。
なお、本実施の形態においては、一例として、第1の反射光検出期間(時刻T3〜時刻T4)に比べて、第2の反射光検出期間(時刻T11〜時刻T12)は短い場合を示している。そのため、第1の撮像時のノード14の電位変化に比べて、第2の撮像時のノード14の電位変化は小さい。
時刻T12において、被検出物で反射した第2の反射光の半導体装置への入射が終了する。パルス202では、”H”(照射)から”L”(非照射)になる。該時刻を第2の反射終了時刻とする。また、時刻T12は、第2の反射光検出終了時刻でもある。
なお、ノード14の電位は、時刻T12以後は一定となる。時刻T12でのノード14の電位(V2)は、第2の反射光検出の間にフォトダイオード102から発生する光電流に依存する。つまり、ノード14の電位は、光強度等に応じて決定される。
また、時刻T12でのノード14の電位(V2)に応じて、第2の検出信号が決定する。第2の反射光検出期間が短いほど、ノード14の電位変化は小さいため、時刻T12でのノード14の電位(V2)は大きくなる。
時刻T13において、第2の信号線12を”L”とする。
このように、第2の照射終了と同時に第2の撮像を開始するように、第2の反射光の検出終了と同時に第2の撮像を終了するように、第1の信号線11及び第2の信号線12の電位を制御する。
なお、時刻T10〜時刻T13の間に、フォトダイオード102に照射される光とは、全て第2の反射光を指すものとする。即ち光源から被検出物に光が照射され、被検出物からの反射された光を指すものとする。
時刻T14において、第3の信号線13を”H”とする(第2の読み出し開始)。この時、トランジスタ105が導通する。また、第5の信号線15及び第6の信号線16が、トランジスタ104、トランジスタ105を介して、導通する。すると、第6の信号線16の電位は低下していく。なお、時刻T6以前に、予めプリチャージ動作を施し、第6の信号線16は、”H”としておく。
時刻T15において、第3の信号線13を”L”とする(第2の読み出し終了)。すると、トランジスタ105が遮断され、第6の信号線16の電位は、一定となる。時刻T15での第6の信号線16の電位(VS2)は、時刻T14〜時刻T15での、第6の信号線16の電位変化の速度に依存する。
光強度が同一であれば、反射光検出期間が短い程、第6の信号線16の電位変化の速度は速くなる。第6の信号線16の電位変化の速度が速いほど、時刻T15での第6の信号線16の電位(VS2)は小さくなる。
従って、第2の反射光検出により、時刻T15における第6の信号線16の電位(VS2)を取得することで、第2の撮像期間にフォトダイオード102に入射した光(反射光)の量(入射した光の強度の時間積)を検出し、検出信号S2を得ることができる。ここで、第2の照射における光強度を一定とし、第2の反射光のみ入射したとすると、第6の信号線16の電位(VS2)は、第2の反射光検出期間に概ね比例する。
なお、本実施の形態においては、第1の反射光検出期間(時刻T3〜時刻T4)に比べて、第2の反射光検出期間(時刻T11〜時刻T12)は短いため、時刻T15における第6の信号線16の電位(VS2)は、時刻T7における第6の信号線16の電位(VS1)に比べて小さい。
図3は、フォトセンサ100における、パルス201、パルス202、パルス12である。まず、図3を参照しながら、駆動方法の特徴について明記する。第1の反射光検出、第2の反射光検出を行うために、第1の信号線11及び第2の信号線12の電位を制御し、正味の撮像期間のタイミングを工夫する点が、開示する発明の一態様における駆動方法の主な特徴である。
図3に示す各パルスを比較しながら、照射期間、反射期間、撮像期間、蓄積動作期間、反射光検出期間のように、各期間に分けて説明する。
パルス201に示すように、時刻T2は、第1の照射開始時刻、時刻T4は、第1の照射終了時刻、時刻T2〜時刻T4は、第1の照射期間である。時刻T8は、第2の照射開始時刻、時刻T11は、第2の照射終了時刻、時刻T8〜時刻T11は、第2の照射期間である。開示する発明の一態様において、第1の照射期間及び第2の照射期間は、必ず等しくする必要がある。
パルス202に示すように、時刻T3は、第1の反射開始時刻、時刻T5は、第1の反射終了時刻、時刻T3〜時刻T5は、第1の反射期間である。時刻T9は、第2の反射開始時刻、時刻T12は、第2の反射終了時刻、時刻T9〜時刻T12は、第2の反射期間である。反射期間は、照射期間と等しくなる。
即ち、第1の照射期間及び第2の照射期間は等しく、第1の反射期間及び第2の反射期間は等しい。
パルス12に示すように、時刻T1は、第1の蓄積動作開始時刻、時刻T4は、第1の蓄積動作終了時刻、時刻T1〜時刻T4は、第1の蓄積動作期間である。また、時刻T3は、第1の撮像開始時刻、時刻T4は、第1の撮像終了時刻、時刻T3〜時刻T4は、第1の撮像期間である。また、時刻T3は、第1の反射光検出開始時刻、時刻T4は、第1の反射光検出終了時刻、時刻T3〜時刻T4は、第1の反射光検出期間である。
第1の蓄積動作期間は、少なくとも第1の反射期間より前に開始されなければならない。また、第1の撮像は、第1の照射期間終了と同時に終了しなければならない。このように撮像期間のタイミングが決定されるように、第1の信号線11及び第2の信号線12の電位を制御する。
更に、パルス12に示すように、時刻T10は、第2の蓄積動作開始時刻、時刻T13は、第2の蓄積動作終了時刻、時刻T10〜時刻T13は、第2の蓄積動作期間である。また、時刻T11は、第2の撮像開始時刻、時刻T12は、第2の撮像終了時刻、時刻T11〜時刻T12は、第2の撮像期間である。また、時刻T11は、第2の反射光検出開始時刻、時刻T12は、第2の反射光検出終了時刻、時刻T11〜時刻T12は、第2の反射光検出期間である。
第2の撮像は、第2の照射期間終了と同時に開始されなければならない。また、第2の蓄積動作期間は、少なくとも第2の反射期間より後に終了しなければならない。このように撮像期間のタイミングが決定されるように、第1の信号線11及び第2の信号線12の電位を制御する。
即ち、第1の反射期間に対応させて、第1の撮像期間を決定し、第2の反射期間に対応させて、第2の撮像期間を決定する事で、反射光検出を2回に分離する。
なお、第1の反射光検出期間は、第1の照射期間開始後の第1の照射期間及び第1の反射期間が重なる期間に等しく、第1の撮像期間となる。また、第2の反射光検出期間は、第2の照射期間後の第2の反射期間に等しく、第2の撮像期間となる。そして、第1の反射光検出から、光の到着時間の時間差に依存した第1の検出信号を取得し、第2の反射光検出から、光の到着時間の時間差に依存した第2の検出信号を取得する。これより半導体装置から、被検出物までの距離を測定することができる。
次に、TOF方式を適用した3次元撮像による距離測定方法について説明する。第1の反射光検出から取得した光の到着時間の時間差に依存する第1の検出信号S1及び、第2の反射光検出から取得した光の到着時間の時間差に依存した第2の検出信号S2を用いて、半導体装置から、被検出物までの距離を測定する方法について計算式を用いて示す。
ここで、第1の照射及び第2の照射における光強度を一定とし、第1の撮像期間及び第2の撮像期間には、フォトダイオード102に各々第1の反射光及び第2の反射光のみ入射したとすると、第6の信号線16の電位(VS1)は、第1の反射光検出期間に概ね比例し、第6の信号線16の電位(VS2)は、第2の反射光検出期間に概ね比例する。
即ち、第1の撮像により得られる第1の検出信号S1は、第1の反射光検出期間に依存し、第2の撮像により得られる第2の検出信号S2は、第2の反射光検出期間に依存する。
第1の検出信号S1及び第2の検出信号S2は比例定数α、照射期間T、時間差Δtを用いて次式で表すことができる。
数6、及び数7より、比例定数αを消去すると、時間差Δtが得られる。
更に、数1及び数8を利用すると半導体装置から、被検出物までの距離xは、次式で表すことができる。
これより、第1の検出信号S1及び第2の検出信号S2が得られれば、半導体装置から、被検出物までの距離xを得ることができることがわかる。
また、光源から光の照射を行わない期間に、フォトセンサ100によって第3の撮像を行ってもよい。この場合、第3の撮像により第3の検出信号S3が得られる。第1の検出信号S1から第3の検出信号S3を差し引き、更に、第2の検出信号S2から第3の検出信号S3を差し引き、これらを改めて上記、数9における、検出信号S1および検出信号S2とすることで、自然光の影響を取り除くことができる。
これより、少ない素子数でフォトセンサを構成し、該フォトセンサを搭載した半導体装置において駆動方法を工夫することで、TOF方式を適用した3次元撮像を実現でき、距離測定装置としての機能を果たすことができることがわかる。従って、TOF方式を適用した場合に発生するフォトセンサの素子数が増大するという問題を解決し、画素の微細化に有利な半導体装置の実現が可能になる。
なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる。
(実施の形態2)
本実施の形態では、実施の形態1で示したフォトセンサ100の構成について、より詳細に説明する。m行n列のマトリクス状に配置されたフォトセンサ100を有する半導体装置の構成の一例について図6(A)を用いて、図6(A)とは別の構成の一例について図6(B)を用いて説明する。
図6(A)では、複数のフォトセンサ100がm(mは2以上の自然数)行n(nは2以上の自然数)列のマトリクス状に配置されている。各行のフォトセンサ100は、複数の第1の信号線11(PR)(11(PR)_1〜11(PR)_mと表記する)のいずれか1つと、複数の第2の信号線12(TX)(12(TX)_1〜12(TX)_mと表記する)のいずれか1つと、複数の第3の信号線13(SE)(13(SE)_1〜13(SE)_mと表記する)のいずれか1つと電気的に接続されている。各列のフォトセンサ100は、複数のフォトセンサ出力信号線(16_1〜16_nと表記する)のいずれか1つ、複数のフォトセンサ基準信号線(15_1〜15_nと表記する)のいずれか1つと接続されている。
図6(A)では、各行のフォトセンサにおいて第2の信号線12(TX)を共有し、各行のフォトセンサにおいて第1の信号線11(PR)を共有し、各行のフォトセンサにおいて第3の信号線13(SE)を共有し、各列のフォトセンサにおいてフォトセンサ出力信号線を共有し、各列のフォトセンサにおいてフォトセンサ基準信号線を共有している。しかしながら、本発明はこれに限定されない、各行に複数本の第2の信号線12(TX)を設けて互いに異なるフォトセンサ100と電気的に接続してもよい。各行に複数本の第1の信号線11(PR)を設けて互いに異なるフォトセンサ100と電気的に接続してもよい。各行に複数本の第3の信号線13(SE)を設けて互いに異なるフォトセンサ100と電気的に接続してもよい。各列に複数本のフォトセンサ出力信号線を設けて互いに異なるフォトセンサ100と電気的に接続してもよい。各列に複数本のフォトセンサ基準信号線を設けて互いに異なるフォトセンサ100と電気的に接続してもよい。
また、図6(A)では、フォトセンサ基準信号線を各列のフォトセンサにおいて共有する構成を示したがこれに限定されない。フォトセンサ基準信号線は各行のフォトセンサにおいて共有しても良い。
また、m行n列のマトリクス状に配置されたフォトセンサ100のうち、リセット動作、蓄積動作を同時に行うフォトセンサ100において、第2の信号線12(TX)を共有することもできる。m行n列のマトリクス状に配置されたフォトセンサ100のうち、リセット動作、蓄積動作を同時に行うフォトセンサにおいて、第1の信号線11(PR)を共有することもできる。
上記のとおり配線を共有し、配線数を減らすことによって、m行n列のマトリクス状に配置されたフォトセンサ100を駆動する駆動回路を簡略化することができる。
次いで、m行n列のマトリクス状に配置されたフォトセンサ100を有する半導体装置の図6(A)とは別の構成の一例について図6(B)を用いて説明する。
図6(B)では、複数のフォトセンサ100がm行n列のマトリクス状に配置されている。各行のフォトセンサ100は、複数の第3の信号線13(SE)(13(SE)_1〜13(SE)_mと表記する)のいずれか1つと電気的に接続されている。各列のフォトセンサ100は、複数の第1の信号線11(PR)(11(PR)_1〜11(PR)_nと表記する)のいずれか1つと、複数の第2の信号線12(TX)(12(TX)_1〜12(TX)_nと表記する)のいずれか1つと、複数のフォトセンサ出力信号線(16_1〜16_nと表記する)のいずれか1つ、複数のフォトセンサ基準信号線(15_1〜15_nと表記する)のいずれか1つと電気的に接続されている。
図6(B)では、各行のフォトセンサにおいて第3の信号線13(SE)を共有し、各列のフォトセンサにおいて第1の信号線11(PR)を共有し、各列のフォトセンサにおいて第2の信号線12(TX)を共有し、各列のフォトセンサにおいてフォトセンサ出力信号線を共有し、各列のフォトセンサにおいてフォトセンサ基準信号線を共有している。しかしながら、本発明はこれに限定されない。
図6(B)では、フォトセンサ基準信号線を各列のフォトセンサにおいて共有する構成を示したがこれに限定されない。フォトセンサ基準信号線は各行のフォトセンサにおいて共有しても良い。
また、m行n列のマトリクス状に配置されたフォトセンサ100のうち、リセット動作、蓄積動作を同時に行うフォトセンサにおいて、第2の信号線12(TX)を共有することもできる。m行n列のマトリクス状に配置されたフォトセンサ100のうち、リセット動作、蓄積動作を同時に行うフォトセンサにおいて、第1の信号線11(PR)を共有することもできる。
上記のとおり配線を共有し、配線数を減らすことによって、m行n列のマトリクス状に配置されたフォトセンサ100を駆動する駆動回路を簡略化することができる。
図7(A)は、フォトセンサ100の上面図を示し、図7(B)は、図7(A)の破線A1―A2における断面図を示す。
フォトセンサ100は、第1の信号線11(PR)として機能する導電膜210と、第2の信号線12(TX)として機能する導電膜211と、第3の信号線13(SE)として機能する導電膜212と、第5の信号線15(フォトセンサ基準信号線)として機能する導電膜213と、第6の信号線16(フォトセンサ出力信号線)として機能する導電膜214とを有している。
フォトセンサ100の有するフォトダイオード102は、順に積層されたp型の半導体膜215と、i型の半導体膜216と、n型の半導体膜217とを有している。導電膜210は、フォトダイオード102の陽極として機能するp型の半導体膜215に電気的に接続されている。
フォトセンサ100の有する導電膜218は、トランジスタ103のゲート電極として機能しており、さらに、導電膜211に電気的に接続されている。フォトセンサ100の有する導電膜219は、トランジスタ103のソース電極又はドレイン電極の一方として機能する。フォトセンサ100の有する導電膜220は、トランジスタ103のソース電極又はドレイン電極の他方として機能する。フォトセンサ100の有する導電膜221は、n型の半導体膜217と、導電膜219とに電気的に接続されている。フォトセンサ100の有する導電膜222は、トランジスタ104のゲート電極として機能しており、さらに、導電膜220に電気的に接続されている。
フォトセンサ100の有する導電膜223は、トランジスタ104のソース電極又はドレイン電極の一方として機能する。フォトセンサ100の有する導電膜224は、トランジスタ104のソース電極又はドレイン電極の他方、及びトランジスタ105のソース電極又はドレイン電極の一方として機能する。また、導電膜214は、トランジスタ105のソース電極又はドレイン電極の他方として機能する。導電膜212は、トランジスタ105のゲート電極としても機能する。フォトセンサ100の有する導電膜225は、導電膜223及び導電膜213に電気的に接続されている。
なお、図7では、フォトセンサ100の有する導電膜226は、第1の信号線11(PR)として機能する導電膜210に電気的に接続されている。また、フォトセンサ100の有する導電膜227は、第2の信号線12(TX)として機能する導電膜211に電気的に接続されている。
導電膜212、導電膜218、導電膜222、導電膜225、導電膜226、導電膜227は、絶縁表面上に形成された一の導電膜を所望の形状に加工することで形成することができる。導電膜212、導電膜218、導電膜222、導電膜225、導電膜226、導電膜227上にはゲート絶縁膜228が形成されている。さらに、導電膜210、導電膜211、導電膜213、導電膜214、導電膜219、導電膜220、導電膜223、導電膜224は、ゲート絶縁膜228上に形成された一の導電膜を所望の形状に加工することで形成することができる。
また、導電膜210、導電膜211、導電膜213、導電膜214、導電膜219、導電膜220、導電膜223、導電膜224の上には、絶縁膜281及び絶縁膜282が形成されている。絶縁膜281及び絶縁膜282の上に、導電膜221が形成される。
トランジスタ103の活性層250には、酸化物半導体を用いることが好ましい。基板251側から光が照射されることにより生成された電荷を、長時間保持するためには、フォトダイオード102と電気的に接続されるトランジスタ103を、オフ電流が極めて低いトランジスタで構成する必要がある。そのため、活性層250として酸化物半導体材料を用いることでフォトセンサ100の性能を高めることができる。
なお、トランジスタ103がボトムゲート型である場合、図7に示すように、ゲート電極として機能する導電膜218に活性層250が完全に重なる構成を用いることが望ましい。上記構成を採用することで、基板251側から入射した光により活性層250中の酸化物半導体が劣化するのを防ぎ、よって、トランジスタ103の閾値電圧がシフトするなどの特性の劣化が引き起こされるのを防ぐことができる。なお、トランジスタ104と、トランジスタ105についても、上記構成を採用することで、同様の効果が得られる。
ここで、図6(A)で示したような第2の信号線12(TX)が行方向に延びて配置される構成の場合、同じく行方向に延びて配置され、第2の信号線12(TX)と平行な第3の信号線13(SE)が存在する。第3の信号線13(SE)はトランジスタ105のゲート電極と電気的に接続されるため、第3の信号線13(SE)の一部をトランジスタ105のゲート電極として用いると、第3の信号線13(SE)と平行な第2の信号線12(TX)もトランジスタ105のゲート電極と同じ層に当該ゲート電極と同じ材料によって形成するのが一般的である。しかしながら、トランジスタのゲート電極に用いられる材料はソース電極やドレイン電極に用いられる材料と比べて、一般的に抵抗が高い材料である。そのため、第2の信号線12(TX)の抵抗は高くなる傾向がある。
これに対して、図6(B)に示した構成では、第2の信号線12(TX)が列方向に延びて配置される構成である。そのため、行方向に延びて配置される第3の信号線13(SE)とは別の層に形成された導電膜を用いて、第2の信号線12(TX)を形成することができる。例えば、図7に示したように、フォトセンサ100を構成するトランジスタ(トランジスタ103、トランジスタ104、トランジスタ105等)のゲート電極を構成する導電膜(導電膜212、導電膜218、導電膜222)とは異なる層に形成された導電膜211によって第2の信号線12(TX)を形成することができる。導電膜211は、導電膜214、導電膜219、導電膜220、導電膜224等、フォトセンサ100を構成するトランジスタ(トランジスタ103、トランジスタ104、トランジスタ105等)のソース電極やドレイン電極と同じ層に当該ソース電極や当該ドレイン電極と同じ材料によって形成することができる。そのため、図6(A)で示した構成に比べて第2の信号線12(TX)の抵抗を小さくすることができる。
なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる。
(実施の形態3)
本実施の形態では、単結晶シリコン等の半導体膜にチャネルが形成されるトランジスタと、酸化物半導体層にチャネルが形成されるトランジスタとを有するフォトセンサの作製方法について説明する。
図8(A)に示すように、基板700の絶縁表面上に、公知のCMOSの作製方法を用いて、フォトダイオード704、nチャネル型トランジスタ705を形成する。本実施の形態では、単結晶の半導体基板から分離された単結晶半導体膜を用いて、フォトダイオード704、nチャネル型トランジスタ705を形成する場合を例に挙げている。単結晶の半導体基板としては、例えば、シリコン基板を用いることができる。
具体的な単結晶半導体膜の作製方法の一例について、簡単に説明する。まず、単結晶の半導体基板に、電界で加速されたイオンでなるイオンビームを注入し、半導体基板の表面から一定の深さの領域に、結晶構造が乱されることで局所的に脆弱化された脆化層を形成する。脆化層が形成される領域の深さは、イオンビームの加速エネルギーとイオンビームの入射角によって調節することができる。そして、半導体基板と、絶縁膜701が形成された基板700とを、間に当該絶縁膜701が挟まるように貼り合わせる。貼り合わせでは、半導体基板と絶縁膜701が形成された基板700とを重ね合わせた後、半導体基板と絶縁膜701が形成された基板700の一部に、1N/cm以上500N/cm以下、好ましくは11N/cm以上20N/cm以下程度の圧力を加える。圧力を加えると、その部分から半導体基板と絶縁膜701とが接合を開始し、最終的には密着した面全体に接合がおよぶ。次いで、加熱処理を行うことで、脆化層に存在する微小ボイドどうしが結合して、微小ボイドの体積が増大する。その結果、脆化層において半導体基板の一部である単結晶半導体膜が、半導体基板から分離する。上記加熱処理の温度は、基板700の歪み点を越えない温度とする。そして、上記単結晶半導体膜をエッチング等により所望の形状に加工することで、島状の半導体膜702、島状の半導体膜703を形成することができる。
フォトダイオード704は、絶縁膜701上の島状の半導体膜702を用いて形成されており、nチャネル型トランジスタ705は、絶縁膜701上の島状の半導体膜703を用いて形成されている。また、フォトダイオード704は、島状の半導体膜702内にp型の導電性を有する領域727と、i型の導電性を有する領域728と、n型の導電性を有する領域729とが形成された横型接合タイプである。また、nチャネル型トランジスタ705は、ゲート電極707を有している。nチャネル型トランジスタ705は、島状の半導体膜703内に、ゲート電極707と重なる領域を挟むように設けられた一対のn型の導電性を有する領域を含む。そして、nチャネル型トランジスタ705は、島状の半導体膜703とゲート電極707の間に、絶縁膜708を有する。nチャネル型トランジスタ705において、絶縁膜708はゲート絶縁膜として機能する。
なお、i型の導電性を有する領域728は、半導体膜のうち、p型若しくはn型を付与する不純物濃度が1×1020cm−3以下含まれ、暗伝導度に対して光伝導度が100倍以上である領域を指す。i型の導電性を有する領域728には、周期表第13族若しくは第15族の不純物元素を有するものも、その範疇に含む。すなわち、i型の導電性を有する領域728は、価電子制御を目的とした不純物元素を意図的に添加しないときに弱いn型の電気伝導性を示すので、p型を付与する不純物元素を、成膜時或いは成膜後に、意図的若しくは非意図的に添加されたものをその範疇に含む。
基板700として使用することができる素材に大きな制限はないが、透過型、或いは半透過型の液晶素子を用いる場合、基板700も透光性を有する素材とする。また、基板700として使用することができる素材は、少なくとも、後の加熱処理に耐えうる程度の耐熱性を有していることが必要となる。例えば、基板700には、フュージョン法やフロート法で作製されるガラス基板、石英基板、セラミック基板等を用いることができる。ガラス基板としては、後の加熱処理の温度が高い場合には、歪み点が730℃以上のものを用いると良い。プラスチック等の可撓性を有する合成樹脂からなる基板は、一般的に上記基板と比較して耐熱温度が低い傾向にあるが、作製工程における処理温度に耐え得るのであれば用いることが可能である。
なお、本実施の形態では、単結晶半導体膜を用いてフォトダイオード704とnチャネル型トランジスタ705を形成する例について説明しているが、本発明はこの構成に限定されない。例えば、絶縁膜701上に気相成長法を用いて形成された多結晶の半導体膜及び、微結晶の半導体膜を用いても良いし、上記半導体膜を公知の技術により結晶化しても良い。半導体膜の公知の結晶化方法としては、レーザ光を用いるレーザ結晶化法、触媒元素を用いる結晶化法がある。或いは、触媒元素を用いる結晶化法とレーザ結晶化法とを組み合わせて用いることもできる。また、石英のような耐熱性に優れている基板を用いる場合、電熱炉を使用する熱結晶化法、赤外光を用いるランプアニール結晶化法、触媒元素を用いる結晶化法、950℃程度の高温アニール法を組み合わせた結晶化法を用いても良い。
図8(A)に示すように、絶縁膜708上に導電膜を形成した後、上記導電膜をエッチング等により所望の形状に加工することで、ゲート電極707と共に、配線711を形成する。
次いで、図8(A)に示すように、フォトダイオード704、nチャネル型トランジスタ705、配線711、ゲート電極707を覆うように、絶縁膜712を形成する。なお、本実施の形態では、単層の絶縁膜712を用いる場合を例示しているが、絶縁膜712は単層である必要はなく、2層以上の絶縁膜を積層させて絶縁膜712として用いても良い。
絶縁膜712は、後の作製工程における加熱処理の温度に耐えうる材料を用いる。具体的に、絶縁膜712として、酸化珪素、窒化珪素、窒化酸化珪素、酸化窒化珪素、窒化アルミニウム、酸化アルミニウムなどの材料を用いる事が好ましい。
なお、本明細書において酸化窒化物とは、その組成として、窒素よりも酸素の含有量が多い物質であり、また、窒化酸化物とは、その組成として、酸素よりも窒素の含有量が多い物質を意味する。
絶縁膜712は、その表面をCMP法などにより平坦化させても良い。
次いで、図8(A)に示すように、絶縁膜712上に、ゲート電極713を形成する。
ゲート電極713の材料は、モリブデン、チタン、クロム、タンタル、タングステン、ネオジム、スカンジウム等の金属材料、これら金属材料を主成分とする合金材料、或いはこれら金属の窒化物を、単層で又は積層で用いることができる。なお、後の工程において行われる加熱処理の温度に耐えうるのであれば、上記金属材料としてアルミニウム、銅を用いることもできる。アルミニウムまたは銅は、耐熱性や腐食性の問題を回避するために、高融点金属材料と組み合わせて用いると良い。高融点金属材料としては、モリブデン、チタン、クロム、タンタル、タングステン、ネオジム、スカンジウム等が挙げられる。
例えば、二層の積層構造を有するゲート電極713として、アルミニウム膜上にモリブデン膜を積層した二層の積層構造、銅膜上にモリブデン膜を積層した二層構造、銅膜上に窒化チタン膜若しくは窒化タンタル膜を積層した二層構造、または、窒化チタン膜とモリブデン膜とを積層した二層構造とすることが好ましい。3層の積層構造を有するゲート電極713としては、アルミニウム膜、アルミニウムとシリコンの合金膜、アルミニウムとチタンの合金膜またはアルミニウムとネオジムの合金膜を中間層とし、タングステン膜、窒化タングステン膜、窒化チタン膜またはチタン膜を上下層として積層した構造とすることが好ましい。
また、ゲート電極713に酸化インジウム、酸化インジウム酸化スズ、酸化インジウム酸化亜鉛、酸化亜鉛、酸化亜鉛アルミニウム、酸窒化亜鉛アルミニウム、または酸化亜鉛ガリウム等の透光性を有する酸化物導電膜を用いることもできる。
ゲート電極713の膜厚は、10nm〜400nm、好ましくは100nm〜200nmとする。本実施の形態では、タングステンターゲットを用いたスパッタ法により150nmのゲート電極用の導電膜を形成した後、該導電膜をエッチングにより所望の形状に加工(パターニング)することで、ゲート電極713を形成する。なお、形成されたゲート電極713の端部がテーパー形状であると、上に積層するゲート絶縁膜の被覆性が向上するため好ましい。なお、レジストマスクをインクジェット法で形成してもよい。レジストマスクをインクジェット法で形成するとフォトマスクを使用しないため、製造コストを低減できる。
図8(B)に示すように、ゲート電極713上に、ゲート絶縁膜714を形成した後、ゲート絶縁膜714上においてゲート電極713と重なる位置に、酸化物半導体層715を形成する。
ゲート絶縁膜714は、プラズマCVD法又はスパッタリング法等を用いて、酸化珪素膜、窒化珪素膜、酸化窒化珪素膜、窒化酸化珪素膜、酸化アルミニウム膜、窒化アルミニウム膜、酸化窒化アルミニウム膜、窒化酸化アルミニウム膜、酸化ハフニウム膜または酸化タンタル膜を単層で又は積層させて形成することができる。ゲート絶縁膜714は、水分や、水素、酸素などの不純物を極力含まないことが望ましい。スパッタリング法により酸化珪素膜を成膜する場合には、ターゲットとしてシリコンターゲット又は石英ターゲットを用い、スパッタガスとして酸素又は、酸素及びアルゴンの混合ガスを用いる。
不純物を除去することによりi型化又は実質的にi型化された酸化物半導体層(高純度化された酸化物半導体層)は界面準位、界面電荷に対して極めて敏感であるため、高純度化された酸化物半導体層715とゲート絶縁膜714との界面は重要である。酸化物半導体層715に接するゲート絶縁膜714は、高品質化が要求される。
例えば、μ波(周波数2.45GHz)を用いた高密度プラズマCVD法は、緻密で絶縁耐圧の高い高品質な絶縁膜を形成できるので好ましい。高純度化された酸化物半導体層と高品質ゲート絶縁膜とが密接することにより、界面準位を低減して界面特性を良好なものとすることができる。
もちろん、ゲート絶縁膜714として良質な絶縁膜を形成できるものであれば、スパッタリング法やプラズマCVD法など他の成膜方法を適用することができる。また、成膜後の熱処理によって膜質や、酸化物半導体層715との界面特性が改善される絶縁膜であっても良い。いずれにしても、ゲート絶縁膜としての膜質が良好であることは勿論のこと、ゲート絶縁膜と酸化物半導体層との界面準位密度を低減し、良好な界面を形成できるものであれば良い。
バリア性の高い材料を用いた絶縁膜と、窒素の含有比率が低い酸化珪素膜、酸化窒化珪素膜などの絶縁膜とを積層させた構造を有するゲート絶縁膜714を形成しても良い。この場合、酸化珪素膜、酸化窒化珪素膜などの絶縁膜は、バリア性の高い絶縁膜と酸化物半導層の間に形成する。バリア性の高い絶縁膜として、例えば窒化珪素膜、窒化酸化珪素膜、窒化アルミニウム膜、または窒化酸化アルミニウム膜などが挙げられる。バリア性の高い材料を用いて絶縁膜を形成することで、水分または水素などの雰囲気中の不純物、或いは基板内に含まれるアルカリ金属、重金属などの不純物が、酸化物半導体層内、ゲート絶縁膜714内、或いは、酸化物半導体層と他の絶縁膜との界面とその近傍に入り込むのを防ぐことができる。また、酸化物半導体層に接するように窒素の含有比率が低い酸化珪素膜、酸化窒化珪素膜などの絶縁膜を形成することで、バリア性の高い絶縁膜が直接酸化物半導体層に接するのを防ぐことができる。
例えば、第1のゲート絶縁膜としてスパッタリング法により膜厚50nm以上200nm以下の窒化珪素膜(SiN(y>0))を形成し、第1のゲート絶縁膜上に第2のゲート絶縁膜として膜厚5nm以上300nm以下の酸化珪素膜(SiO(x>0))を積層して、膜厚100nmのゲート絶縁膜714としても良い。ゲート絶縁膜714の膜厚は、トランジスタに要求される特性によって適宜設定すればよく、350nm乃至400nm程度でもよい。
本実施の形態では、スパッタ法で形成された膜厚50nmの窒化珪素膜上に、スパッタ法で形成された膜厚100nmの酸化珪素膜を積層させた構造を有する、ゲート絶縁膜714を形成する。
なお、ゲート絶縁膜714は後に形成される酸化物半導体層と接する。酸化物半導体は、水素が含有されると特性に悪影響を及ぼすので、ゲート絶縁膜714は水素、水酸基および水分が含まれないことが望ましい。ゲート絶縁膜714に水素、水酸基及び水分がなるべく含まれないようにするためには、成膜の前処理として、スパッタリング装置の予備加熱室でゲート電極713が形成された基板700を予備加熱し、基板700に吸着した水分または水素などの不純物を脱離し排気することが好ましい。なお、予備加熱の温度は、100℃以上400℃以下、好ましくは150℃以上300℃以下である。なお、予備加熱室に設ける排気手段はクライオポンプが好ましい。なお、この予備加熱の処理は省略することもできる。
酸化物半導体層715は、ゲート絶縁膜714上に形成した酸化物半導体膜を所望の形状に加工することで、形成することができる。酸化物半導体膜の膜厚は、2nm以上200nm以下、好ましくは3nm以上50nm以下、さらに好ましくは3nm以上20nm以下とする。酸化物半導体膜は、酸化物半導体をターゲットとして用い、スパッタ法により成膜する。また、酸化物半導体膜は、希ガス(例えばアルゴン)雰囲気下、酸素雰囲気下、又は希ガス(例えばアルゴン)及び酸素混合雰囲気下においてスパッタ法により成膜することができる。
なお、酸化物半導体膜をスパッタ法により成膜する前に、アルゴンガスを導入してプラズマを発生させる逆スパッタを行い、ゲート絶縁膜714の表面に付着している塵埃を除去することが好ましい。逆スパッタとは、ターゲット側に電圧を印加せずに、アルゴン雰囲気下で基板側にRF電源を用いて電圧を印加し、基板近傍にプラズマを形成して表面を改質する方法である。なお、アルゴン雰囲気に代えて窒素、ヘリウムなどの雰囲気で行ってもよい。また、アルゴン雰囲気に酸素、亜酸化窒素などを加えた雰囲気で行ってもよい。また、アルゴン雰囲気に塩素、四フッ化炭素などを加えた雰囲気で行ってもよい。
酸化物半導体膜には、少なくともインジウム(In)あるいは亜鉛(Zn)を含むことが好ましい。特にInとZnを含むことが好ましい。また、該酸化物半導体を用いたトランジスタの電気特性のばらつきを減らすためのスタビライザーとして、それらに加えてガリウム(Ga)を有することが好ましい。また、スタビライザーとしてスズ(Sn)を有することが好ましい。また、スタビライザーとしてハフニウム(Hf)を有することが好ましい。また、スタビライザーとしてアルミニウム(Al)を有することが好ましい。
また、他のスタビライザーとして、ランタノイドである、ランタン(La)、セリウム(Ce)、プラセオジム(Pr)、ネオジム(Nd)、サマリウム(Sm)、ユウロピウム(Eu)、ガドリニウム(Gd)、テルビウム(Tb)、ジスプロシウム(Dy)、ホルミウム(Ho)、エルビウム(Er)、ツリウム(Tm)、イッテルビウム(Yb)、ルテチウム(Lu)のいずれか一種あるいは複数種を有してもよい。
例えば、酸化物半導体として、酸化インジウム、酸化スズ、酸化亜鉛、二元系金属の酸化物であるIn−Zn系酸化物、Sn−Zn系酸化物、Al−Zn系酸化物、Zn−Mg系酸化物、Sn−Mg系酸化物、In−Mg系酸化物、In−Ga系酸化物、三元系金属の酸化物であるIn−Ga−Zn系酸化物(IGZOとも表記する)、In−Al−Zn系酸化物、In−Sn−Zn系酸化物、Sn−Ga−Zn系酸化物、Al−Ga−Zn系酸化物、Sn−Al−Zn系酸化物、In−Hf−Zn系酸化物、In−La−Zn系酸化物、In−Ce−Zn系酸化物、In−Pr−Zn系酸化物、In−Nd−Zn系酸化物、In−Sm−Zn系酸化物、In−Eu−Zn系酸化物、In−Gd−Zn系酸化物、In−Tb−Zn系酸化物、In−Dy−Zn系酸化物、In−Ho−Zn系酸化物、In−Er−Zn系酸化物、In−Tm−Zn系酸化物、In−Yb−Zn系酸化物、In−Lu−Zn系酸化物、四元系金属の酸化物であるIn−Sn−Ga−Zn系酸化物、In−Hf−Ga−Zn系酸化物、In−Al−Ga−Zn系酸化物、In−Sn−Al−Zn系酸化物、In−Sn−Hf−Zn系酸化物、In−Hf−Al−Zn系酸化物を用いることができる。
なお、ここで、例えば、In−Ga−Zn系酸化物とは、InとGaとZnを主成分として有する酸化物という意味であり、InとGaとZnの比率は問わない。また、InとGaとZn以外の金属元素が入っていてもよい。
例えば、In:Ga:Zn=1:1:1(=1/3:1/3:1/3)あるいはIn:Ga:Zn=2:2:1(=2/5:2/5:1/5)の原子比のIn−Ga−Zn系酸化物やその組成の近傍の酸化物を用いることができる。あるいは、In:Sn:Zn=1:1:1(=1/3:1/3:1/3)、In:Sn:Zn=2:1:3(=1/3:1/6:1/2)あるいはIn:Sn:Zn=2:1:5(=1/4:1/8:5/8)の原子比のIn−Sn−Zn系酸化物やその組成の近傍の酸化物を用いることができる。
しかし、これらに限られず、必要とする半導体の電気特性(移動度、しきい値、ばらつき等)に応じて適切な組成のものを用いればよい。また、必要とする半導体の電気特性を得るために、キャリア濃度や不純物濃度、欠陥密度、金属元素と酸素の原子数比、原子間距離、密度等を適切なものとすることが好ましい。
酸化物半導体は単結晶でも、非単結晶でもよい。後者の場合、アモルファスでも、多結晶でもよい。また、アモルファス中に結晶性を有する部分を含む構造でも、非アモルファスでもよい。
本実施の形態では、In(インジウム)、Ga(ガリウム)、及びZn(亜鉛)を含むターゲットを用いたスパッタ法により得られる膜厚30nmのIn−Ga−Zn−O系酸化物半導体の薄膜を、酸化物半導体膜として用いる。上記ターゲットとして、例えば、各金属の組成が原子数比でIn:Ga:Zn=1:1:0.5、In:Ga:Zn=1:1:1、またはIn:Ga:Zn=1:1:2であるターゲットを用いることができる。また、In、Ga、及びZnを含むターゲットの充填率は90%以上100%以下、好ましくは95%以上100%未満である。充填率の高いターゲットを用いることにより、成膜した酸化物半導体膜は緻密な膜となる。
本実施の形態では、減圧状態に保持された処理室内に基板を保持し、処理室内の残留水分を除去しつつ水素及び水分が除去されたスパッタガスを導入し、上記ターゲットを用いて基板700上に酸化物半導体膜を成膜する。成膜時に、基板温度を100℃以上600℃以下、好ましくは200℃以上400℃以下としても良い。基板を加熱しながら成膜することにより、成膜した酸化物半導体膜に含まれる不純物濃度を低減することができる。また、スパッタリングによる損傷が軽減される。処理室内の残留水分を除去するためには、吸着型の真空ポンプを用いることが好ましい。例えば、クライオポンプ、イオンポンプ、チタンサブリメーションポンプを用いることが好ましい。また、排気手段としては、ターボポンプにコールドトラップを加えたものであってもよい。クライオポンプを用いて成膜室を排気すると、例えば、水素原子、水(HO)など水素原子を含む化合物(より好ましくは炭素原子を含む化合物も)等が排気されるため、当該成膜室で成膜した酸化物半導体膜に含まれる不純物の濃度を低減できる。
成膜条件の一例としては、基板とターゲットの間との距離を100mm、圧力0.6Pa、直流(DC)電源0.5kW、酸素(酸素流量比率100%)雰囲気下の条件が適用される。なお、パルス直流(DC)電源を用いると、成膜時に発生する塵埃が軽減でき、膜厚分布も均一となるために好ましい。
なお、酸化物半導体膜に水素、水酸基及び水分がなるべく含まれないようにするために、成膜の前処理として、スパッタリング装置の予備加熱室でゲート絶縁膜714までが形成された基板700を予備加熱し、基板700に吸着した水分または水素などの不純物を脱離し排気することが好ましい。なお、予備加熱の温度は、100℃以上400℃以下、好ましくは150℃以上300℃以下である。また、予備加熱室に設ける排気手段はクライオポンプが好ましい。なお、この予備加熱の処理は省略することもできる。また、この予備加熱は、後に行われる絶縁膜722の成膜前に、導電膜720、導電膜721まで形成した基板700にも同様に行ってもよい。
なお、酸化物半導体層715を形成するためのエッチングは、ドライエッチングでもウェットエッチングでもよく、両方を用いてもよい。ドライエッチングに用いるエッチングガスとしては、塩素を含むガス(塩素系ガス、例えば塩素(Cl)、三塩化硼素(BCl)、四塩化珪素(SiCl)、四塩化炭素(CCl)など)が好ましい。また、フッ素を含むガス(フッ素系ガス、例えば四弗化炭素(CF)、六弗化硫黄(SF)、三弗化窒素(NF)、トリフルオロメタン(CHF)など)、臭化水素(HBr)、酸素(O)、これらのガスにヘリウム(He)やアルゴン(Ar)などの希ガスを添加したガス、などを用いることができる。
ドライエッチング法としては、平行平板型RIE(Reactive Ion Etching)法や、ICP(Inductively Coupled Plasma:誘導結合型プラズマ)エッチング法を用いることができる。所望の加工形状にエッチングできるように、エッチング条件(コイル型の電極に印加される電力量、基板側の電極に印加される電力量、基板側の電極温度等)を適宜調節する。
ウェットエッチングに用いるエッチング液として、燐酸と酢酸と硝酸を混ぜた溶液、クエン酸やシュウ酸などの有機酸を用いることができる。本実施の形態では、ITO−07N(関東化学社製)を用いる。
酸化物半導体層715を形成するためのレジストマスクをインクジェット法で形成してもよい。レジストマスクをインクジェット法で形成するとフォトマスクを使用しないため、製造コストを低減できる。
なお、次工程の導電膜を形成する前に逆スパッタを行い、酸化物半導体層715及びゲート絶縁膜714の表面に付着しているレジスト残渣などを除去することが好ましい。
なお、スパッタ等で成膜された酸化物半導体層中には、不純物としての水分または水素(水酸基を含む)が多量に含まれていることがある。水分または水素はドナー準位を形成しやすいため、酸化物半導体にとっては不純物である。そこで、本発明の一態様では、酸化物半導体層中の水分または水素などの不純物を低減(脱水化または脱水素化)するために、酸化物半導体層715に対して、減圧雰囲気下、窒素や希ガスなどの不活性ガス雰囲気下、酸素ガス雰囲気下、または超乾燥エア(CRDS(キャビティリングダウンレーザー分光法)方式の露点計を用いて測定した場合の水分量が20ppm(露点換算で−55℃)以下、好ましくは1ppm以下、好ましくは10ppb以下の空気)雰囲気下で、加熱処理を施す。
酸化物半導体層715に加熱処理を施すことで、酸化物半導体層715中の水分または水素を脱離させることができる。具体的には、250℃以上750℃以下、好ましくは400℃以上基板の歪み点未満の温度で加熱処理を行えば良い。例えば、500℃、3分間以上6分間以下程度で行えばよい。加熱処理にRTA法を用いれば、短時間に脱水化または脱水素化が行えるため、ガラス基板の歪点を超える温度でも処理することができる。
本実施の形態では、加熱処理装置の一つである電気炉を用いる。
なお、加熱処理装置は電気炉に限られず、抵抗発熱体などの発熱体からの熱伝導または熱輻射によって、被処理物を加熱する装置を備えていてもよい。例えば、GRTA(Gas Rapid Thermal Anneal)装置、LRTA(Lamp Rapid Thermal Anneal)装置等のRTA(Rapid Thermal Anneal)装置を用いることができる。LRTA装置は、ハロゲンランプ、メタルハライドランプ、キセノンアークランプ、カーボンアークランプ、高圧ナトリウムランプ、高圧水銀ランプなどのランプから発する光(電磁波)の輻射により、被処理物を加熱する装置である。GRTA装置は、高温のガスを用いて加熱処理を行う装置である。気体には、アルゴンなどの希ガス、または窒素のような、加熱処理によって被処理物と反応しない不活性気体が用いられる。
なお、加熱処理においては、窒素、またはヘリウム、ネオン、アルゴン等の希ガスに、水分または水素などが含まれないことが好ましい。または、加熱処理装置に導入する窒素、またはヘリウム、ネオン、アルゴン等の希ガスの純度を、6N(99.9999%)以上、好ましくは7N(99.99999%)以上、(即ち不純物濃度を1ppm以下、好ましくは0.1ppm以下)とすることが好ましい。
以上の工程により、酸化物半導体層715中の水素の濃度を低減し、高純度化することができる。それにより酸化物半導体層715の安定化を図ることができる。また、ガラス転移温度以下の加熱処理で、キャリア密度が極端に少なく、バンドギャップの広い酸化物半導体層715を形成することができる。このため、大面積基板を用いてトランジスタを作製することができ、量産性を高めることができる。また、当該水素濃度が低減され高純度化された酸化物半導体層715を用いることで、耐圧性が高く、オフ電流の著しく低いトランジスタを作製することができる。上記加熱処理は、酸化物半導体膜の成膜以降であれば、いつでも行うことができる。
なお、酸化物半導体膜を加熱する場合、酸化物半導体膜の材料や加熱条件にもよるが、その表面に板状結晶が形成されることがある。板状結晶は、酸化物半導体膜の表面に対して略垂直にc軸配向した単結晶体であることが好ましい。また、単結晶体でなくともチャネル形成領域で各結晶のab面が一致するか、a軸、或いは、b軸が全てにおいて一致し、かつ、酸化物半導体膜の表面に対して略垂直にc軸配向した多結晶体又は単結晶であることが好ましい。なお、酸化物半導体膜の下地表面に凹凸がある場合、板状結晶は多結晶体となる。したがって、下地表面は可能な限り平坦であることが望まれる。
次に、絶縁膜708、絶縁膜712、ゲート絶縁膜714を部分的にエッチングすることで、島状の半導体膜702、島状の半導体膜703、配線711に達するコンタクトホールを形成する。
そして、酸化物半導体層715を覆うように、スパッタ法や真空蒸着法で導電膜を形成したあと、エッチング等により該導電膜をパターニングすることで、図8(C)に示すように、ソース電極、ドレイン電極、または配線として機能する導電膜716、導電膜717、導電膜718、導電膜719、導電膜720、導電膜721を形成する。
なお、導電膜716及び導電膜717は、島状の半導体膜702に接している。導電膜718及び導電膜719は、島状の半導体膜703に接している。導電膜720は、配線711及び酸化物半導体層715に接している。導電膜721は、酸化物半導体層715に接している。
導電膜716、導電膜717、導電膜718、導電膜719、導電膜720、導電膜721となる導電膜の材料としては、アルミニウム、クロム、銅、タンタル、チタン、モリブデン、タングステンから選ばれた元素、または上述した元素を成分とする合金か、上述した元素を組み合わせた合金膜等が挙げられる。また、アルミニウム、銅などの金属膜の下側もしくは上側にクロム、タンタル、チタン、モリブデン、タングステンなどの高融点金属膜を積層させた構成としても良い。また、アルミニウムまたは銅は、耐熱性や腐食性の問題を回避するために、高融点金属材料と組み合わせて用いると良い。高融点金属材料としては、モリブデン、チタン、クロム、タンタル、タングステン、ネオジム、スカンジウム、イットリウム等を用いることができる。
また、導電膜716、導電膜717、導電膜718、導電膜719、導電膜720、導電膜721は、単層構造でも、2層以上の積層構造としてもよい。例えば、シリコンを含むアルミニウム膜の単層構造、アルミニウム膜上にチタン膜を積層する2層構造、チタン膜と、そのチタン膜上に重ねてアルミニウム膜を積層し、さらにその上にチタン膜を積層する3層構造などが挙げられる。
また、導電膜716、導電膜717、導電膜718、導電膜719、導電膜720、導電膜721となる導電膜としては、導電性の金属酸化物で形成しても良い。導電性の金属酸化物としては酸化インジウム、酸化スズ、酸化亜鉛、酸化インジウム酸化スズ、酸化インジウム酸化亜鉛または前記金属酸化物材料にシリコン若しくは酸化シリコンを含ませたものを用いることができる。
導電膜形成後に加熱処理を行う場合には、この加熱処理に耐える耐熱性を導電膜に持たせることが好ましい。
なお、導電膜のエッチングの際に、酸化物半導体層715がなるべく除去されないようにそれぞれの材料及びエッチング条件を適宜調節する。エッチング条件によっては、島状の酸化物半導体層715の露出した部分が一部エッチングされることで、溝部(凹部)が形成されることもある。
本実施の形態では、導電膜にチタン膜を用いる。そのため、アンモニアと過酸化水素水を含む溶液(アンモニア過水)を用いて、選択的に導電膜をウェットエッチングすることができるが、酸化物半導体層715も一部エッチングされる。アンモニア過水は、具体的には、31重量%の過酸化水素水と、28重量%のアンモニア水と、水とを、体積比5:2:2で混合した水溶液を用いる。或いは、塩素(Cl)、三塩化硼素(BCl)などを含むガスを用いて、導電膜をドライエッチングしても良い。
なお、フォトリソグラフィ工程で用いるフォトマスク数及び工程数を削減するため、透過した光に多段階の強度をもたせる多階調マスクによって形成されたレジストマスクを用いてエッチング工程を行ってもよい。多階調マスクを用いて形成したレジストマスクは複数の膜厚を有する形状となり、エッチングを行うことでさらに形状を変形することができるため、異なるパターンに加工する複数のエッチング工程に用いることができる。よって、一枚の多階調マスクによって、少なくとも二種類以上の異なるパターンに対応するレジストマスクを形成することができる。よって露光マスク数を削減することができ、対応するフォトリソグラフィ工程も削減できるため、工程の簡略化が可能となる。
次いで、NO、N、またはArなどのガスを用いたプラズマ処理を行う。このプラズマ処理によって露出している酸化物半導体層715の表面に付着した水などを除去する。また、酸素とアルゴンの混合ガスを用いてプラズマ処理を行ってもよい。
なお、プラズマ処理を行った後、図8(C)に示すように、導電膜716、導電膜717、導電膜718、導電膜719、導電膜720、導電膜721と、酸化物半導体層715とを覆うように、絶縁膜722を形成する。絶縁膜722は、水分や、水素、酸素などの不純物を極力含まないことが望ましく、単層の絶縁膜であっても良いし、積層された複数の絶縁膜で構成されていても良い。絶縁膜722に水素が含まれると、その水素が酸化物半導体層へ侵入し、又は水素が酸化物半導体層中の酸素を引き抜き、酸化物半導体層のバックチャネル部が低抵抗化(n型化)してしまい、寄生チャネルが形成されるおそれがある。よって、絶縁膜722はできるだけ水素を含まない膜になるように、成膜方法に水素を用いないことが重要である。絶縁膜722には、バリア性の高い材料を用いるのが望ましい。例えば、バリア性の高い絶縁膜として、窒化珪素膜、窒化酸化珪素膜、窒化アルミニウム膜、または窒化酸化アルミニウム膜などを用いることができる。複数の積層された絶縁膜を用いる場合、窒素の含有比率が低い酸化珪素膜、酸化窒化珪素膜などの絶縁膜を、上記バリア性の高い絶縁膜よりも、酸化物半導体層715に近い側に形成する。そして、窒素の含有比率が低い絶縁膜を間に挟んで、導電膜716、導電膜717、導電膜718、導電膜719、導電膜720、導電膜721及び酸化物半導体層715と重なるように、バリア性の高い絶縁膜を形成する。バリア性の高い絶縁膜を用いることで、酸化物半導体層715内、ゲート絶縁膜714内、或いは、酸化物半導体層715と他の絶縁膜の界面とその近傍に、水分または水素などの不純物が入り込むのを防ぐことができる。また、酸化物半導体層715に接するように窒素の比率が低い酸化珪素膜、酸化窒化珪素膜などの絶縁膜を形成することで、バリア性の高い材料を用いた絶縁膜が直接酸化物半導体層715に接するのを防ぐことができる。
本実施の形態では、スパッタ法で形成された膜厚200nmの酸化珪素膜上に、スパッタ法で形成された膜厚100nmの窒化珪素膜を積層させた構造を有する、絶縁膜722を形成する。成膜時の基板温度は、室温以上300℃以下とすればよく、本実施の形態では100℃とする。
なお、絶縁膜722を形成した後に、加熱処理を施しても良い。加熱処理は、窒素、超乾燥空気、または希ガス(アルゴン、ヘリウムなど)の雰囲気下において、好ましくは200℃以上400℃以下(例えば250℃以上350℃以下)で行う。上記ガスは、水の含有量が20ppm以下、好ましくは1ppm以下、より好ましくは10ppb以下であることが望ましい。本実施の形態では、例えば、窒素雰囲気下で250℃、1時間の加熱処理を行う。或いは、導電膜716、導電膜717、導電膜718、導電膜719、導電膜720、導電膜721を形成する前に、水分または水素を低減させるための酸化物半導体層に対して行った先の加熱処理と同様に、高温短時間のRTA処理を行っても良い。酸素を含む絶縁膜722が設けられた後に、加熱処理が施されることによって、酸化物半導体層に対して行った先の加熱処理により、酸化物半導体層715に酸素欠損が発生していたとしても、絶縁膜722から酸化物半導体層715に酸素が供与される。そして、酸化物半導体層715に酸素が供与されることで、酸化物半導体層715において、ドナーとなる酸素欠損を低減することが可能である。その結果、酸化物半導体層715をi型に近づけることができ、酸素欠損によるトランジスタの電気特性のばらつきを軽減し、電気特性の向上を実現することができる。この加熱処理を行うタイミングは、絶縁膜722の形成後であれば特に限定されず、他の工程、例えば樹脂膜形成時の加熱処理や、透明導電膜を低抵抗化させるための加熱処理と兼ねることで、工程数を増やすことなく、酸化物半導体層715をi型に近づけることができる。
また、酸素雰囲気下で酸化物半導体層715に加熱処理を施すことで、酸化物半導体に酸素を添加し、酸化物半導体層715中においてドナーとなる酸素欠損を低減させても良い。加熱処理の温度は、例えば100℃以上350℃未満、好ましくは150℃以上250℃未満で行う。上記酸素雰囲気下の加熱処理に用いられる酸素ガスには、水、水素などが含まれないことが好ましい。または、加熱処理装置に導入する酸素ガスの純度を、6N(99.9999%)以上、好ましくは7N(99.99999%)以上、(即ち酸素中の不純物濃度を1ppm以下、好ましくは0.1ppm以下)とすることが好ましい。
或いは、イオン注入法またはイオンドーピング法などを用いて、酸化物半導体層715に酸素を添加することで、ドナーとなる酸素欠損を低減させても良い。例えば、2.45GHzのマイクロ波でプラズマ化した酸素を酸化物半導体層715に添加すれば良い。
なお、絶縁膜722上に導電膜を形成した後、該導電膜をパターニングすることで、酸化物半導体層715と重なる位置にバックゲート電極を形成しても良い。バックゲート電極を形成した場合は、バックゲート電極を覆うように絶縁膜を形成するのが望ましい。バックゲート電極は、ゲート電極713、或いは導電膜716、導電膜717、導電膜718、導電膜719、導電膜720、導電膜721と同様の材料、構造を用いて形成することが可能である。
バックゲート電極の膜厚は、10nm〜400nm、好ましくは100nm〜200nmとする。例えば、チタン膜、アルミニウム膜、チタン膜が積層された構造を有する導電膜を形成した後、フォトリソグラフィ法などによりレジストマスクを形成し、エッチングにより不要な部分を除去して、該導電膜を所望の形状に加工(パターニング)することで、バックゲート電極を形成すると良い。
以上の工程により、トランジスタ724が形成される。
トランジスタ724は、ゲート電極713と、ゲート電極713上のゲート絶縁膜714と、ゲート絶縁膜714上においてゲート電極713と重なっている酸化物半導体層715と、酸化物半導体層715上に形成された一対の導電膜720または導電膜721とを有する。さらに、トランジスタ724は、絶縁膜722を、その構成要素に含めても良い。図8(C)に示すトランジスタ724は、導電膜720と導電膜721の間において、酸化物半導体層715の一部がエッチングされたチャネルエッチ構造である。
なお、トランジスタ724はシングルゲート構造のトランジスタを用いて説明したが、必要に応じて、電気的に接続された複数のゲート電極713を有することで、チャネル形成領域を複数有する、マルチゲート構造のトランジスタも形成することができる。
なお、酸化物半導体層715に接する絶縁膜(本実施の形態においては、ゲート絶縁膜714、絶縁膜722が該当する。)は、第13族元素および酸素を含む絶縁材料を用いるようにしても良い。酸化物半導体材料には第13族元素を含むものが多く、第13族元素を含む絶縁材料は酸化物半導体との相性が良く、これを酸化物半導体層に接する絶縁膜に用いることで、酸化物半導体層と絶縁膜との界面の状態を良好に保つことができる。
第13族元素を含む絶縁材料とは、絶縁材料に一または複数の第13族元素を含むことを意味する。第13族元素を含む絶縁材料としては、例えば、酸化ガリウム、酸化アルミニウム、酸化アルミニウムガリウム、酸化ガリウムアルミニウムなどがある。ここで、酸化アルミニウムガリウムとは、ガリウムの含有量(原子%)よりアルミニウムの含有量(原子%)が多いものを示し、酸化ガリウムアルミニウムとは、ガリウムの含有量(原子%)がアルミニウムの含有量(原子%)以上のものを示す。
例えば、ガリウムを含有する酸化物半導体層に接して絶縁膜を形成する場合に、絶縁膜に酸化ガリウムを含む材料を用いることで酸化物半導体層と絶縁膜との界面特性を良好に保つことができる。例えば、酸化物半導体層と酸化ガリウムを含む絶縁膜とを接して設けることにより、酸化物半導体層と絶縁膜の界面における水素のパイルアップを低減することができる。なお、絶縁膜に酸化物半導体層の成分元素と同じ族の元素を用いる場合には、同様の効果を得ることが可能である。例えば、酸化アルミニウムを含む材料を用いて絶縁膜を形成することも有効である。なお、酸化アルミニウムは、水を透過させにくいという特性を有しているため、当該材料を用いることは、酸化物半導体層への水の侵入防止という点においても好ましい。
また、酸化物半導体層715に接する絶縁膜は、酸素雰囲気下による熱処理や、酸素ドープ処理などにより、絶縁材料を化学量論的組成より酸素が多い状態とすることが好ましい。酸素ドープ処理とは、酸素をバルクに添加することをいう。なお、当該バルクの用語は、酸素を薄膜表面のみでなく薄膜内部に添加することを明確にする趣旨で用いている。また、酸素ドープ処理には、プラズマ化した酸素をバルクに添加する酸素プラズマドープ処理が含まれる。また、酸素ドープ処理は、イオン注入法またはイオンドーピング法を用いて行ってもよい。
例えば、酸化物半導体層715に接する絶縁膜として酸化ガリウムを用いた場合、酸素雰囲気下による熱処理や、酸素ドープ処理を行うことにより、酸化ガリウムの組成をGa(X=3+α、0<α<1)とすることができる。
また、酸化物半導体層715に接する絶縁膜として酸化アルミニウムを用いた場合、酸素雰囲気下による熱処理や、酸素ドープ処理を行うことにより、酸化アルミニウムの組成をAl(X=3+α、0<α<1)とすることができる。
また、酸化物半導体層715に接する絶縁膜として酸化ガリウムアルミニウム(酸化アルミニウムガリウム)を用いた場合、酸素雰囲気下による熱処理や、酸素ドープ処理を行うことにより、酸化ガリウムアルミニウム(酸化アルミニウムガリウム)の組成をGaAl2−X3+α(0<X<2、0<α<1)とすることができる。
酸素ドープ処理を行うことにより、化学量論的組成より酸素が多い領域を有する絶縁膜を形成することができる。このような領域を備える絶縁膜と酸化物半導体層が接することにより、絶縁膜中の過剰な酸素が酸化物半導体層に供給され、酸化物半導体層中、または酸化物半導体層と絶縁膜との界面における酸素不足欠陥を低減し、酸化物半導体層をi型化またはi型に限りなく近い酸化物半導体とすることができる。
なお、化学量論的組成より酸素が多い領域を有する絶縁膜は、酸化物半導体層715に接する絶縁膜のうち、上層に位置する絶縁膜または下層に位置する絶縁膜のうち、どちらか一方のみに用いても良いが、両方の絶縁膜に用いる方が好ましい。化学量論的組成より酸素が多い領域を有する絶縁膜を、酸化物半導体層715に接する絶縁膜の、上層及び下層に位置する絶縁膜に用い、酸化物半導体層715を挟む構成とすることで、上記効果をより高めることができる。
また、酸化物半導体層715の上層または下層に用いる絶縁膜は、上層と下層で同じ構成元素を有する絶縁膜としても良いし、異なる構成元素を有する絶縁膜としても良い。例えば、上層と下層とも、組成がGa(X=3+α、0<α<1)の酸化ガリウムとしても良いし、上層と下層の一方を組成がGa(X=3+α、0<α<1)の酸化ガリウムとし、他方を組成がAl(X=3+α、0<α<1)の酸化アルミニウムとしても良い。
また、酸化物半導体層715に接する絶縁膜は、化学量論的組成より酸素が多い領域を有する絶縁膜の積層としても良い。例えば、酸化物半導体層715の上層に組成がGa(X=3+α、0<α<1)の酸化ガリウムを形成し、その上に組成がGaAl2−X3+α(0<X<2、0<α<1)の酸化ガリウムアルミニウム(酸化アルミニウムガリウム)を形成してもよい。なお、酸化物半導体層715の下層を、化学量論的組成より酸素が多い領域を有する絶縁膜の積層としても良いし、酸化物半導体層715の上層及び下層の両方を、化学量論的組成より酸素が多い領域を有する絶縁膜の積層としても良い。
フォトダイオード704は、図1、図6等で示したフォトダイオード102として用いることができる。nチャネル型トランジスタ705は、図1、図6等で示したトランジスタ104、トランジスタ105として用いることができる。トランジスタ724は、図1、図6等で示したトランジスタ103として用いることができる。また、トランジスタ724は、図1、図6等で示したトランジスタ104、トランジスタ105として用いてもよい。
本実施の形態は、上記実施の形態と組み合わせて実施することが可能である。
(実施の形態4)
本実施の形態では、実施の形態3とは異なる構造を有する、酸化物半導体層にチャネルが形成されるトランジスタについて説明する。
図9(A)に示すフォトセンサでは、実施の形態3と同様に、フォトダイオード704と、nチャネル型トランジスタ705とを有している。そして、図9(A)では、フォトダイオード704と、nチャネル型トランジスタ705上に、チャネル保護構造のボトムゲート型のトランジスタ724が形成されている。
トランジスタ724は、絶縁膜712上に形成されたゲート電極730と、ゲート電極730上のゲート絶縁膜731と、ゲート絶縁膜731上においてゲート電極730と重なっている酸化物半導体層732と、ゲート電極730と重なる位置において酸化物半導体層732上に形成されたチャネル保護膜733と、酸化物半導体層732上に形成された導電膜734、導電膜735とを有する。さらに、トランジスタ724は、導電膜734、導電膜735及びチャネル保護膜733上に形成された絶縁膜736を、その構成要素に含めても良い。
チャネル保護膜733を設けることによって、酸化物半導体層732のチャネル形成領域となる部分に対する、後の工程における、エッチング時のプラズマやエッチング剤による膜減りなどのダメージを防ぐことができる。従ってトランジスタ724の信頼性を向上させることができる。
チャネル保護膜733には、酸素を含む無機材料(酸化珪素、窒化酸化珪素、酸化窒化珪素、酸化アルミニウム、または酸化窒化アルミニウムなど)を用いることができる。チャネル保護膜733は、プラズマCVD法や熱CVD法などの気相成長法やスパッタリング法を用いて形成することができる。チャネル保護膜733は成膜後にエッチングにより形状を加工する。ここでは、スパッタ法により酸化珪素膜を形成し、フォトリソグラフィによるマスクを用いてエッチング加工することでチャネル保護膜733を形成する。
酸素を含む無機材料をチャネル保護膜733に用いることで、水分または水素を低減させるための加熱処理により酸化物半導体層732中に酸素欠損が発生していたとしても、酸化物半導体層732にチャネル保護膜733から酸素を供給し、ドナーとなる酸素欠損を低減することが可能である。よって、チャネル形成領域を、i型に近づけることができ、酸素欠損によるトランジスタ724の電気特性のばらつきを軽減し、電気特性の向上を実現することができる。
図9(B)に示すフォトセンサでは、実施の形態3と同様に、フォトダイオード704と、nチャネル型トランジスタ705を有している。そして、図9(B)では、フォトダイオード704と、nチャネル型トランジスタ705上に、ボトムコンタクト型のトランジスタ724が形成されている。
トランジスタ724は、絶縁膜712上に形成されたゲート電極741と、ゲート電極741上のゲート絶縁膜742と、ゲート絶縁膜742上の導電膜743、導電膜744と、ゲート絶縁膜742を間に挟んでゲート電極741と重なっている酸化物半導体層745と、を有する。さらに、トランジスタ724は、酸化物半導体層745上に形成された絶縁膜746を、その構成要素に含めても良い。
なお、図9(A)、図9(B)に示したトランジスタ724は、バックゲート電極を更に有していても良い。
図9(C)に示すフォトセンサでは、実施の形態3と同様に、フォトダイオード704と、nチャネル型トランジスタ705を有している。そして、図9(C)では、フォトダイオード704と、nチャネル型トランジスタ705上に、トップコンタクト型のトランジスタ724が形成されている。
トランジスタ724は、絶縁膜712上に形成された酸化物半導体層755と、酸化物半導体層755上の導電膜753及び導電膜754と、酸化物半導体層755、導電膜753及び導電膜754上のゲート絶縁膜752と、ゲート絶縁膜752を間に挟んで酸化物半導体層755と重なっているゲート電極751と、を有する。さらに、トランジスタ724は、ゲート電極751上に形成された絶縁膜756を、その構成要素に含めても良い。
図9(D)に示すフォトセンサでは、実施の形態3と同様に、フォトダイオード704と、nチャネル型トランジスタ705を有している。そして、図9(D)では、フォトダイオード704と、nチャネル型トランジスタ705上に、トップコンタクト型のトランジスタ724が形成されている。
トランジスタ724は、絶縁膜712上に形成された導電膜763及び導電膜764と、導電膜763及び導電膜764上の酸化物半導体層765と、酸化物半導体層765、導電膜763及び導電膜764上のゲート絶縁膜762と、ゲート絶縁膜762を間に挟んで酸化物半導体層765と重なっているゲート電極761と、を有する。さらに、トランジスタ724は、ゲート電極761上に形成された絶縁膜766を、その構成要素に含めても良い。
フォトダイオード704は、図1、図6等で示したフォトダイオード102として用いることができる。nチャネル型トランジスタ705は、図1、図6等で示したトランジスタ104、トランジスタ105として用いることができる。トランジスタ724は、図1、図6等で示したトランジスタ103として用いることができる。また、トランジスタ724は、図1、図6等で示したトランジスタ104、トランジスタ105として用いてもよい。
本実施の形態は、上記実施の形態と組み合わせて実施することが可能である。
(実施の形態5)
本実施の形態では、TOF方式を適用して、2次元の撮像と3次元の撮像を一度に行う事が可能な半導体装置の駆動方法について説明する。
本実施の形態におけるフォトセンサの構成は、実施の形態1の図1で示したフォトセンサと同一の構成を成す。具体的には、同一の構成を成す第1のフォトセンサと、第2のフォトセンサとを重畳させて設ける。第1のフォトセンサが有する半導体層には可視光を吸収し、赤外光を透過する非晶質シリコン等が用いられる。また、第2のフォトセンサが有する半導体層には赤外光を吸収する結晶性シリコン又は単結晶シリコン等が用いられる。
3次元の撮像では、第1の照射及び第2の照射(同一の長さでタイミングが異なる)に対応させて、第1の撮像及び第2の撮像を行い、第1の照射による第1の反射光を検出する第1の反射光検出から、光の到着時間の時間差に依存した第1の検出信号を取得し、第2の照射による第2の反射光を検出する第2の反射光検出から、光の到着時間の時間差に依存した第2の検出信号を取得することで、光源から被検出物までの距離を測定する。2次元の撮像では、第3の撮像を行い、第3の検出信号を取得することで、被検出物の明るさ・色彩を取得する。
本実施の形態では、第1のフォトセンサ100A及び第2のフォトセンサ100Bを重畳して設けた構成について、図10を用いて説明する。なお、第1のフォトセンサ100A及び第2のフォトセンサ100Bの構成は、フォトセンサ100の構成と同一であるため詳細な説明は省略する。
図10(A)は、本発明の一態様に係る半導体装置が有するフォトセンサの構成を示す回路図の一例である。図10(A)に示すように、第1のフォトセンサ100Aは3個のトランジスタ及び1個のフォトダイオードから構成されている。また、第2のフォトセンサ100Bは3個のトランジスタ及び1個のフォトダイオードから構成されている。図10(A)に示すように、第1のフォトセンサ100Aは、第1のフォトダイオード102A、トランジスタ103A、トランジスタ104A、トランジスタ105A、を有する。また、第2のフォトセンサ100Bは、第2のフォトダイオード102B、トランジスタ103B、トランジスタ104B、トランジスタ105B、を有する。
図10(A)に示すように、第1のフォトセンサ100A及び第2のフォトセンサ100Bは隣接している。具体的には図10(B)に示すように、第1のフォトダイオード102A及び第2のフォトダイオード102Bは、重畳し、且つ第1のフォトダイオード102Aは、第2のフォトダイオード102Bに対して、フォトセンサに照射される光(可視光及び赤外光を含む)が先に入射する位置に配置されている。
なお、フォトセンサ100に照射される光は、反射光であるとする。本実施の形態における、第1のフォトダイオード102Aに照射される光とは、光源からの光と自然光の一方または両方が被検出物に対して照射されて、該被検出物から反射される光を意味する(可視光)。また、第2のフォトダイオード102Bに照射される光とは、光源から被検出物に対して光が照射されて、該被検出物から反射される光を意味する(赤外光)。
第1のフォトセンサ100A、第2のフォトセンサ100Bを重畳して設けることで、各センサを配置する際、面積を共有することができるため、半導体装置に占めるフォトセンサの専有面積を低減することができる。従って画素の微細化を図ることができる。
また、第1のフォトダイオード102Aの半導体層は、主に可視光を吸収し、大部分の赤外光を透過する特性を有する。例えば、第1のフォトダイオード102Aの半導体層として、非晶質シリコン等を用いることができる。
また、第2のフォトダイオード102Bの半導体層は、赤外光を吸収する特性を有する。例えば、第2のフォトダイオード102Bの半導体層として、結晶性シリコン、単結晶シリコン等を用いることができる。
従って、可視光を第2のフォトダイオード102Bに対して、第1のフォトダイオード102Aで先に吸収することで第2のフォトダイオード102Bに入射する可視光を低減することができる。
即ち第1のフォトセンサ100Aでは可視光を利用し、第2のフォトセンサ100Bでは赤外光を利用する。
図10(A)において、信号線11Aは、リセット信号線(PR_2)である。信号線12Aは、電荷蓄積信号線(TX_2)である。信号線13Aは、選択信号線(SE_2)である。信号線16Aは、フォトセンサ出力信号線である。また、信号線11Bは、リセット信号線(PR_3)である。信号線12Bは、電荷蓄積信号線(TX_3)である。信号線13Bは、選択信号線(SE_3)である。信号線16Bは、フォトセンサ出力信号線である。信号線15は、フォトセンサ基準信号線であり、第1のフォトセンサ100A及び第2のフォトセンサ100Bで共有することも可能である。
3次元撮像では、信号線11B(PR_3)及び信号線12B(TX_3)の電位を制御する。具体的には、第1の撮像では、第1の赤外光反射開始と同時に第1の撮像開始とし、第1の赤外光照射終了と同時に第1の撮像終了とするように、信号線11B及び信号線12Bの電位を制御する。また、第2の撮像では、第2の赤外光照射終了と同時に第2の撮像開始とし、第2の赤外光反射終了と同時に第2の撮像終了とするように、信号線11B及び信号線12Bの電位を制御する。
2次元撮像では、信号線11A(PR_2)及び信号線12A(TX_2)の電位を制御する。具体的には、第3の撮像では、少なくとも第1の撮像開始より前に第3の撮像開始とし、少なくとも第2の撮像終了より後に第3の撮像終了とするように、信号線11A及び信号線12Aの電位を制御する。
上述のように、第1のフォトセンサ100A及び第2のフォトセンサ100Bは、フォトダイオード1個とトランジスタ3個という4素子で構成される。フォトセンサを少ない素子数で構成することが可能であるため、フォトセンサを高密度で集積し、画素の微細化を達成することが容易になる。
次に、図10(A)に示した構成のフォトセンサを有する半導体装置の駆動方法について説明する。当該駆動方法を用いることで、2次元撮像とTOF方式を適用した3次元撮像を一度に行うことが可能である。また、第1のフォトセンサ100A及び第2のフォトセンサ100Bを重畳しているため、画素の微細化を達成しつつ、可視光を吸収する第1のフォトセンサ100Aを用いた2次元撮像と、赤外光を吸収する第2のフォトセンサ100Bを用いた3次元撮像を行うことができる。
具体的な駆動方法について、図11及び図12に示すタイミングチャートを用いながら説明する。まず、図11では、第1のフォトセンサ100A及び第2のフォトセンサ100Bの動作について説明する。図12では、駆動方法の特徴及び2次元撮像とTOF方式を適用した3次元撮像を一度に行う方法について説明する。
図11は、第1のフォトセンサ100A及び第2のフォトセンサ100Bのタイミングチャートである。本実施の形態の駆動方法によれば、時刻T1〜時刻T18までの間に、2次元撮像及び3次元撮像を行うことが可能である。
なお、図11及び図12に示すタイミングチャートにおいて、パルス201及びパルス202では、”照射”を”H”で、”非照射”を”L”で表すものとし、他のパルスでは、電位の高い状態を、”H”で、電位の低い状態を、”L”で表すものとする。
なお、3次元撮像において光源から被検出物に対して2回の照射(第1の照射及び第2の照射)を行う。なお、第2の照射は、第1の照射とタイミングが異なり、且つ同一時間行われるものとする。また、第1の照射及び第2の照射において、光源から被検出物までの距離が変わらないものとし、時刻T2〜時刻T3までの時間(時間差)、及び時刻T8〜時刻T9までの時間(時間差)、が同一であるものとする。
時刻T1において、信号線11Bを”H”とする。更に、信号線12Bを”H”とする(3次元撮像における第1のリセット)。この時、第2のフォトダイオード102B及びトランジスタ103Bが導通し、ノード14Bが”H”となる。
同様に信号線11Aを”H”とする。更に、信号線12Aを”H”とする(2次元撮像における第1のリセット)。この時、第1のフォトダイオード102A及びトランジスタ103Aが導通し、ノード14Aが”H”となる。
時刻T2において、光源から被検出物に対して第1の光の照射を開始する。パルス201では、”L”(非照射)から”H”(照射)になる。該時刻を第1の照射開始時刻とする。また、信号線11Bを”L”とし、信号線12Bを”H”のまま維持する。
同様に、信号線11Aを”L”とし、信号線12Aを”H”のまま維持する。当該構成によれば、可視光を吸収する第1のフォトダイオード102Aと赤外光を吸収する第2のフォトダイオード102Bとを重畳して構成しているため、第1の撮像及び第3の撮像を同じ期間に行う事が可能である。
時刻T3において、光源から発せされた第1の照射光が被検出物で反射し、第1の反射光(赤外光)が半導体装置に入射し始める。パルス202では、”L”(非照射)から”H”(照射)になる。該時刻を第1の反射開始時刻とする。時刻T3は、第1の反射光検出開始時刻でもある。時刻T3で反射光の検出を開始することができる。また、信号線12Aを”H”のまま維持する。
時刻T3〜時刻T4の間(第1の反射光検出期間)に、第1の反射光の強度に応じてノード14Bの電位は変化する。第2のフォトダイオード102Bのオフ電流に起因して、ノード14Bの電位が”H”より低下し始める。オフ電流は、第2のフォトダイオード102Bに照射される反射光の強度及び照射時間に比例する。
同様にノード14Aの電位が”H”より低下し始める。
時刻T4において、光源から被検出物に対する第1の光の照射を終了する。パルス201では、”H”(照射)から”L”(非照射)になる。該時刻を第1の照射終了時刻とする。また、信号線12Bを”L”とする。また、時刻T4は、第1の反射光検出終了時刻でもある。一方、信号線12Aは”H”のまま維持する。
なお、ノード14Bの電位は、時刻T4以後は一定となる。時刻T4でのノード14Bの電位(V1)は、第1の反射光検出の間にフォトダイオード102が生成した光電流に依存する。つまり、光強度等に応じて決定される。一方、ノード14Aの電位は低下し続ける。
また、時刻T4でのノード14Bの電位(V1)に応じて、第1の検出信号が決定する。第1の反射光検出期間が長いほど、ノード14Bの電位変化は大きいため、時刻T4でのノード14Bの電位(V1)は小さくなる。
時刻T1〜時刻T4の間に、第2のフォトダイオード102Bに照射される光とは、全て第1の反射による反射光を指すものとする。即ち光源から被検出物に対して光が照射され、被検出物から反射された光を指すものとする。なお当該反射光は、赤外光である。
また、時刻T1〜時刻T16の間に、第1のフォトダイオード102Aに照射される光とも、全て反射光を指すものとする。即ち光源からの光と自然光の一方または両方が被検出物に対して照射され、該被検出物から反射された光を指すものとする。なお当該反射光は、可視光である。
時刻T5において、被検出物で反射した第1の反射による反射光の半導体装置への入射が終了する。パルス202では、”H”(照射)から”L”(非照射)になる。該時刻を第1の反射終了時刻とする。一方、信号線12Aは”H”のまま維持する。
なお、信号線12Bを”L”とする際、信号線12Bとノード14Bとの間における寄生容量により、ノード14Bの電位変化が生じる。電位変化が大きい場合、第1の撮像及び第2の撮像において、第2のフォトダイオード102Bで、生成した光電流を精密に取得できないことになる。従って寄生容量の影響を低減するために、トランジスタ103Bのゲート電極−ソース電極間容量、又はトランジスタ103Bのゲート電極−ドレイン電極間容量を低減する、ノード14Bに保持容量を接続する、などの対策が有効である。本発明の一態様に係る第2のフォトセンサ100Bでは、これらの対策を施し、寄生容量に起因するノード14Bの電位変化は無視できるものとしている。
なお、本発明の一態様に係る第1のフォトセンサ100Aの場合も同様の対策を施してある。
時刻T6において、信号線13Bを”H”とする(第1の読み出し開始)。この時、トランジスタ105Bが導通する。また、信号線15B及び信号線16Bが、トランジスタ104B、トランジスタ105Bを介して、導通する。すると、信号線16Bの電位は低下していく。なお、時刻T6以前に、信号線16Bには、予めプリチャージ動作を施し、”H”としておく。
信号線16にプリチャージ動作を施す読み出し回路の構成は特に限定されない。該読み出し回路は、図4に示す構成とすることもできる。
時刻T7において、信号線13Bを”L”とする(第1の読み出し終了)。すると、トランジスタ105Bが遮断され、信号線16Bの電位は、一定となる。時刻T7での信号線16Bの電位(VS1)は、時刻T6〜時刻T7での、信号線16Bの電位変化の速度に依存する。
第1の反射光検出により、時刻T7における信号線16Bの電位(VS1)を取得することで、第1の撮像期間に第2のフォトダイオード102Bに照射された反射光の量(入射した光の強度の時間積)を検出し、検出信号S1を得ることができる。ここで、第1の照射における光の強度を一定とし、第1の反射による反射光のみ照射されたとすると、信号線16Bの電位(VS1)は、第1の反射光検出期間に概ね比例する。
時刻T8において、光源から被検出物に対して第2の光の照射を開始する。パルス201は、”L”(非照射)から”H”(照射)になる。該時刻を第2の照射開始時刻とする。また信号線12Aを”H”のまま維持する。
時刻T9において、光源から発せされた第2の照射光が被検出物で反射し、第2の反射光が半導体装置に入射し始める。パルス202は、”L”(非照射)から”H”(照射)になる。該時刻を第2の反射開始時刻とする。
時刻T10において、信号線11Bを”H”とし、更に、信号線12Bを”H”とする(3次元撮像における第2のリセット)。この時、第2のフォトダイオード102B及びトランジスタ103Bが導通し、ノード14Bが”H”となる。
時刻T11において、光源から被検出物に対する第2の光の照射を終了する。パルス201では、”H”(照射)から”L”(非照射)になる。該時刻を第2の照射終了時刻とする。信号線11Bを”L”とし、信号線12Bを”H”のまま維持する。また、時刻T11は、第2の反射光検出開始時刻でもある。時刻T11で反射光の検出を開始することができる。また、信号線12Aを”H”のまま維持する。
時刻T11〜時刻T12の間(第2の反射光検出期間)に、第2の反射光の強度に応じて、ノード14Bの電位は変化する。第2のフォトダイオード102Bのオフ電流に起因して、ノード14Bの電位が”H”より低下し始める。オフ電流は、第2のフォトダイオード102Bに照射される反射光の強度及び照射時間に比例する。従って、反射光強度及び反射光検出期間に依存して、ノード14Bの電位も変化する。
なお、本実施の形態においては、一例として、第1の反射光検出期間(時刻T3〜時刻T4)に比べて、第2の反射光検出期間(時刻T11〜時刻T12)は短い場合を示している。そのため、第1の撮像時のノード14の電位変化に比べて、第2の撮像時のノード14の電位変化は小さい。
時刻T12において、被検出物で反射した第2の反射による反射光の半導体装置への入射が終了する。パルス202では、”H”(照射)から”L”(非照射)になる。該時刻を第2の反射終了時刻とする。また、時刻T12は、第2の反射光検出終了時刻でもある。一方、信号線12Aは”H”のまま維持する。
なお、ノード14Bの電位は、時刻T12以後は一定となる。時刻T12でのノード14Bの電位(V2)は、第2の反射光検出の間に第2のフォトダイオード102Bが、生成した光電流に依存する。つまり、光強度等に応じて決定される。一方、ノード14Aの電位は低下し続ける。
また、時刻T12でのノード14の電位(V2)に応じて、第2の検出信号が決定する。第2の反射光検出期間が短いほど、ノード14の電位変化は小さいため、時刻T12でのノード14の電位(V2)は大きくなる。
時刻T13において、信号線12Bを”L”とする。
なお、時刻T10〜時刻T13の間に、第2のフォトダイオード102Bに照射される光とは、全て第2の反射による反射光を指すものとする。即ち光源から被検出物に光が照射され、被検出物から反射された光を指すものとする。なお当該反射光は、赤外光である。
時刻T14において、信号線13Bを”H”とする(第2の読み出し開始)。この時、トランジスタ105Bが導通する。また、信号線15B及び信号線16Bが、トランジスタ104B、トランジスタ105Bを介して、導通する。すると、信号線16Bの電位は低下していく。なお、時刻T14以前に、信号線16Bには、予めプリチャージ動作を施し、”H”としておく。
時刻T15において、信号線13Bを”L”とする(第2の読み出し終了)。すると、トランジスタ105Bが遮断され、信号線16Bの電位は、一定となる。時刻T15での信号線16Bの電位(VS2)は、時刻T14〜時刻T15での、信号線16Bの電位変化の速度に依存する。
従って、第2の反射光検出により、時刻T15における信号線16Bの電位(VS2)を取得することで、第2の撮像期間に第2のフォトダイオード102Bに照射された反射光の量(入射した光の強度の時間積)を検出し、検出信号S2を得ることができる。ここで、第2の照射における光の強度を一定とし、第2の反射による反射光のみ照射されたとすると、信号線16Bの電位(VS2)は、第2の反射光検出期間に概ね比例する。
なお、本実施の形態においては、第1の反射光検出期間(時刻T3〜時刻T4)に比べて、第2の反射光検出期間(時刻T11〜時刻T12)は短いため、時刻T15における信号線16Bの電位(VS2)は、時刻T7における信号線16Bの電位(VS1)に比べて小さい。
時刻T15において、第1の撮像により検出信号S1を、第2の撮像により検出信号S2を得ることができるため、TOF方式を適用した3次元撮像が可能になる。
時刻T16において、信号線12Aを”L”とする。
時刻T17において、信号線13Aを”H”とする(第3の読み出し開始)。この時、トランジスタ105Aが導通する。また、信号線15A及び信号線16Aが、トランジスタ104A、トランジスタ105Aを介して、導通する。すると、信号線16Aの電位は低下していく。なお、時刻T17以前に、信号線16Aには、予めプリチャージ動作を施し、”H”としておく。
時刻T18において、信号線13Aを”L”とする(第3の読み出し終了)。すると、トランジスタ105Aが遮断され、信号線16Aの電位は、一定となる。時刻T18での信号線16Aの電位(VS3)は、時刻T3〜時刻T16での、信号線16Aの電位変化の速度に依存する。
第1のフォトダイオード102Aに照射される反射光(可視光)の検出(第3の反射光検出)により、時刻T18における信号線16Aの電位(VS3)を取得することで、第3の撮像期間に第1のフォトダイオード102Aに照射された反射光の量(入射した光の強度の時間積)を検出し、検出信号S3を得ることができる。ここで、光源からの光と自然光の一方または両方の強度を一定とすると、信号線16Aの電位(VS3)は、第3の反射光検出期間に概ね比例する。
時刻T18において、第3の撮像により検出信号S3を得ることができるため、2次元撮像を行っている間に、TOF方式を適用した3次元撮像を行うことが可能になる。
図12は、第1のフォトセンサ100A及び第2のフォトセンサ100Bにおける、パルス201、パルス202、信号線12Aのパルス、信号線12Bのパルスである。図12を参照しながら、駆動方法の特徴について明記する。第1の反射光検出期間にトランジスタ103Bのゲート電極の電位を”H”となるように、且つ第2の反射光検出期間にトランジスタ103Bのゲート電極の電位を”H”となるように、且つ、第1の撮像期間及び第2の撮像期間を包括する期間に、トランジスタ103Aのゲート電極の電位を”H”となるように制御する。これより、2次元撮像中に3次元撮像を行うことが可能である。
図12に示す各パルスを比較しながら、照射期間、反射期間、撮像期間、反射光検出期間、のように、各期間に分けて説明する。
パルス201に示すように、時刻T2は、第1の照射開始時刻、時刻T4は、第1の照射終了時刻、時刻T2〜時刻T4は、第1の照射期間である。時刻T8は、第2の照射開始時刻、時刻T11は、第2の照射終了時刻、時刻T8〜時刻T11は、第2の照射期間である。開示する発明の一態様において、第1の照射期間及び第2の照射期間は、必ず等しくする必要がある。
パルス202に示すように、時刻T3は、第1の反射開始時刻、時刻T5は、第1の反射終了時刻、時刻T3〜時刻T5は、第1の反射期間である。時刻T9は、第2の反射開始時刻、時刻T12は、第2の反射終了時刻、時刻T9〜時刻T12は、第2の反射期間である。反射期間は、照射期間と等しくなる。
即ち、第1の照射期間及び第2の照射期間は等しく、第1の反射期間及び第2の反射期間は等しい。
信号線12Bのパルス(TX_3)に示すように、第1の撮像は、少なくとも第1の反射期間と同時か、第1の反射期間より前に開始されなければならない。また、第2の撮像は、少なくとも第2の反射期間と同時か、第2の反射期間より後に終了しなければならない。
即ち、第1の反射期間に対応させて、第1の撮像期間を決定し、第2の反射期間に対応させて、第2の撮像期間を決定する事で、反射光検出を2回に分離する。
更に、信号線12Aのパルス(TX_2)に示すように、時刻T3は、第3の撮像開始時刻、時刻T16は、第3の撮像終了時刻である。また、時刻T3は、反射光検出開始時刻、時刻T16は、反射光検出終了時刻、時刻T3〜時刻T16は、反射光検出期間である。
第3の撮像は、第1の撮像期間と同時、あるいは少なくとも第1の撮像期間より前に開始されなければならない。また、第3の撮像は、第2の撮像期間と同時、あるいは少なくとも第2の撮像期間より後に終了しなければならない。このように撮像期間のタイミングが決定されるように、信号線11A及び信号線12Aの電位を制御する。
即ち、第1の撮像期間及び第2の撮像期間を包括するように、第3の撮像期間を決定する事で、2次元撮像中に3次元撮像を行うことができる。
なお、開示する発明の一態様において第1の反射光検出期間は、第1の照射期間及び第1の反射期間が重なる期間に等しく正味の第1の撮像期間となる。また、第2の反射光検出期間は、第2の照射期間後の第2の反射期間に等しく正味の第2の撮像期間となる。第1の反射光検出から、光の到着時間の時間差に依存した第1の検出信号を取得し、第2の反射光検出から、光の到着時間の時間差に依存した第2の検出信号を取得する。これより半導体装置から、被検出物までの距離を測定することができる(3次元撮像)。
また、第3の反射光検出期間は、第1の撮像期間及び第2の撮像期間を包括する。第3の反射光検出から、第3の検出信号を取得することで、被検出物の明るさ・色彩等を取得することができる(2次元撮像)。
これより、少ない素子数でフォトセンサを構成し、該フォトセンサを搭載した半導体装置において駆動方法を工夫することで、2次元撮像を行っている間にTOF方式を適用した3次元撮像を実現でき、2次元情報及び3次元情報を同時に取得する半導体装置としての機能を果たすことができることがわかる。従って、TOF方式を適用した場合に発生するフォトセンサの素子数が増大するという問題を解決し、画素の微細化に有利な半導体装置の実現が可能になる。
なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる。
(実施の形態6)
本実施の形態では、半導体装置が有するフォトセンサが、実施の形態5に示した構成を有する場合において、該フォトセンサをマトリクス状に複数配置する構成の一例について、図13を用いて、説明する。更に、図13で示すフォトセンサの上面図を図14に示す。なお、フォトセンサの構成や駆動方法は、実施の形態5を参照できる。
図13(A)では、複数のフォトセンサ100がm(mは2以上の自然数)行n(nは2以上の自然数)列のマトリクス状に配置されている。各行のフォトセンサ100は、複数の信号線11A(リセット信号線)(11A_1〜11A_mと表記する)のいずれか1つと、複数の信号線12A(電荷蓄積信号線)(12A_1〜12A_mと表記する)のいずれか1つと、複数の信号線13A(選択信号線)(13A_1〜13A_mと表記する)のいずれか1つと、複数の信号線11B(リセット信号線)(11B_1〜11B_mと表記する)のいずれか1つと、複数の信号線12B(電荷蓄積信号線)(12B_1〜12B_mと表記する)のいずれか1つと、複数の信号線13B(選択信号線)(13B_1〜13B_mと表記する)のいずれか1つと、複数の信号線15(フォトセンサ基準信号線)(15_1〜15_nと表記する)のいずれか1つと、電気的に接続されている例を示している。各列のフォトセンサ100は、複数の信号線16A(フォトセンサ出力信号線)(16A_1〜16A_nと表記する)のいずれか1つと、複数の信号線16B(フォトセンサ出力信号線)(16B_1〜16B_nと表記する)のいずれか1つと、電気的に接続されている例を示している。
図13では、各行のフォトセンサ100において信号線11A(リセット信号線)、信号線12A(電荷蓄積信号線)、信号線13A(選択信号線)、信号線11B(リセット信号線)、信号線12B(電荷蓄積信号線)、信号線13B(選択信号線)、信号線15(フォトセンサ基準信号線)を共有している。また、各行のフォトセンサ100において信号線16B(フォトセンサ出力信号線)、信号線16A(フォトセンサ出力信号線)を共有している。なお、信号線の接続は上述の構成に限定されない。
また、図13では、信号線15(フォトセンサ基準信号線)を各行のフォトセンサ100において共有する構成を示したがこれに限定されない。信号線15(フォトセンサ基準信号線)を各列のフォトセンサ100において共有しても良い。
また、図13(B)では、第1のフォトセンサ100Aにおける第1のフォトダイオード102A(102A_1〜102A_n)と、第2のフォトセンサ100Bにおける第2のフォトダイオード102B(102B_1〜102B_n)と、の配置を示す。ここで、被検出物から反射された光は、第1のフォトダイオード102A(102A_1〜102A_n)に先に入射する。従って、該被検出物から反射された光には、光源からの光と自然光の一方または両方が被検出物に対して照射されて、該被検出物から反射されて、第1のフォトダイオード102Aに入射する可視光と、光源から被検出物に対して光が照射されて、該被検出物から反射されて、第2のフォトダイオード102Bに入射する赤外光とが含まれる。
可視光センサである第1のフォトダイオード102Aの半導体層である非晶質シリコンが外部より入射される可視光を吸収し、外部より入射される赤外光を透過する特性を有する。上記構成とすることで、第1のフォトダイオード102A(102A_1〜102A_n)で主に可視光を吸収し、第2のフォトダイオード102B(102B_1〜102B_n)で主に赤外光を吸収することが可能になる。また、赤外光センサである第2のフォトダイオード102Bへの可視光の入射を低減することができる。したがって、第1のフォトセンサ100Aを可視光による2次元の撮像に用い、第2のフォトセンサ100Bを赤外光による3次元の撮像に用いることができ、フォトセンサの占有面積を縮小することができる。
以上説明したように本実施の形態の構成では、可視光センサである第1のフォトセンサ100A及び赤外光センサである第2のフォトセンサ100Bを重畳して設けているため、半導体装置において、第1のフォトセンサ100A及び第2のフォトセンサ100Bの専有面積を低減することができる。その結果、画素の微細化を達成しつつ2次元撮像と、TOF方式を適用した3次元撮像の一度の撮像が可能になる。
なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる。
(実施の形態7)
本実施の形態では、TOF方式を適用して、被検出物が高速で移動する場合であっても、被検出物の高精度な位置検出を行う事が可能な半導体装置の駆動方法について説明する。
具体的には、隣接するフォトセンサにおいて、実質的に、被検出物の同一点における反射光を検出する。一方のフォトセンサでは、第1の撮像を行って、被検出物に対する光照射開始以後の照射期間と反射期間が重なる間の被検出物からの反射光を検出する。もう一方のフォトセンサでは、第2の撮像を行って、被検出物に対する光照射終了以後の、照射期間と重ならない反射期間の間の被検出物からの反射光を検出する。連続して、第1の撮像と第2の撮像を行うことで、第1の撮像が終了してから、第2の撮像が開始されるまでの間に時間差を生じさせない。該方法によれば、被検出物が移動体の場合であっても、検出精度を向上させることができる。
本実施の形態におけるフォトセンサの構成は、実施の形態1の図1で示したフォトセンサと同一の構成を成す。従って、詳細な説明は省略する。(実施の形態1を参酌。)各々のフォトセンサは、3個のトランジスタ及び1個のフォトダイオードから構成されている。図15は、半導体装置が有するフォトセンサ100_n及び、フォトセンサ100_(n+1)の構成を示す回路図の一例である。なお、フォトセンサ100_n及び、フォトセンサ100_(n+1)が、同一の構成を成す例について説明するが、異なる構成を成してもよい。
図15に示すように、フォトセンサ100_n及び、フォトセンサ100_(n+1)は隣接して配置されている。フォトセンサ100_nは3個のトランジスタ及び1個のフォトダイオードから構成されている。同様に、フォトセンサ100_(n+1)は3個のトランジスタ及び1個のフォトダイオードから構成されている。
図15に示すように、フォトセンサ100_nは、フォトダイオード102_n、トランジスタ103_n、トランジスタ104_n、トランジスタ105_n、を有する。フォトセンサ100_(n+1)は、フォトダイオード102_(n+1)、トランジスタ103_(n+1)、トランジスタ104_(n+1)、トランジスタ105_(n+1)を有する。
なお、本実施の形態において、光源から被検出物に対する光の照射は1回のみ行われる。従って、被検出物から、フォトセンサに入射する反射光は、1回の照射に対応する反射光を示す。
ここで、隣接するフォトセンサ100_n、及びフォトセンサ100_(n+1)においては、実質的に被検出物の同一点からの、反射光がフォトセンサ100_n、及びフォトセンサ100_(n+1)に入射するものと考えられる。
即ち、フォトダイオード102_nに入射する反射光、及びフォトダイオード102_(n+1)に入射する反射光は、光源から被検出物に対して光が照射された際に、該被検出物の同一点において反射された光と考えられる。
図15において、信号線11_nは、リセット信号線(PR_n)である。信号線12_nは、電荷蓄積信号線(TX_n)である。信号線13_nは、選択信号線(SE_n)である。信号線16_nは、フォトセンサ出力信号線(OUT_n)である。
また、図15において、信号線11_(n+1)は、リセット信号線(PR_(n+1))である。信号線12_(n+1)は、電荷蓄積信号線(TX_(n+1))である。信号線13_(n+1)は、選択信号線(SE_(n+1))である。信号線16_(n+1)は、フォトセンサ出力信号線(OUT_(n+1))である。信号線15は、フォトセンサ基準信号線であり、フォトセンサ100_n及び、フォトセンサ100_(n+1)で共有することも可能である。
図15に示すようにフォトセンサ100_nにおいて、フォトダイオード102_nの一方の電極は信号線11_nと電気的に接続され、フォトダイオード102_nの他方の電極は、トランジスタ103_nのソース電極又はドレイン電極の一方と電気的に接続されている。トランジスタ103_nのソース電極又はドレイン電極の他方と、トランジスタ104_nのゲート電極と、ノード14_nとは、電気的に接続されている。トランジスタ104_nのソース電極又はドレイン電極の一方と信号線15とは、電気的に接続されている。トランジスタ105_nのソース電極又はドレイン電極の一方と信号線16_nとは、電気的に接続されている。トランジスタ104_nのソース電極又はドレイン電極の他方と、トランジスタ105_nのソース電極又はドレイン電極の他方とは、電気的に接続されている。トランジスタ103_nのゲート電極と信号線12_nとは電気的に接続され、トランジスタ105_nのゲート電極と信号線13_nとは電気的に接続されている。
また同様にして、図15に示すようにフォトセンサ100_(n+1)において、フォトダイオード102_(n+1)の一方の電極は信号線11_(n+1)と電気的に接続され、フォトダイオード102_(n+1)の他方の電極は、トランジスタ103_(n+1)のソース電極又はドレイン電極の一方と電気的に接続されている。トランジスタ103_(n+1)のソース電極又はドレイン電極の他方と、トランジスタ104_(n+1)のゲート電極と、ノード14_(n+1)とは、電気的に接続されている。トランジスタ104_(n+1)のソース電極又はドレイン電極の一方と信号線15とは、電気的に接続されている。トランジスタ105_(n+1)のソース電極又はドレイン電極の一方と信号線16_(n+1)とは、電気的に接続されている。トランジスタ104_(n+1)のソース電極又はドレイン電極の他方と、トランジスタ105_(n+1)のソース電極又はドレイン電極の他方とは、電気的に接続されている。トランジスタ103_(n+1)のゲート電極と信号線12_(n+1)とは電気的に接続され、トランジスタ105_(n+1)のゲート電極と信号線13_(n+1)とは電気的に接続されている。
なお、図15では、フォトダイオード102_nの陽極が信号線11_nと電気的に接続され、フォトダイオード102_nの陰極がトランジスタ103_nのソース電極又はドレイン電極の一方と電気的に接続されている構成を示したがこれに限定されない。フォトダイオード102_nの陰極が信号線11_nと電気的に接続され、フォトダイオード102_nの陽極がトランジスタ103_nのソース電極又はドレイン電極の一方と電気的に接続されていても良い。
同様に、フォトダイオード102_(n+1)の陽極が信号線11_(n+1)と電気的に接続され、フォトダイオード102_(n+1)の陰極がトランジスタ103_(n+1)のソース電極又はドレイン電極の一方と電気的に接続されている構成を示したがこれに限定されない。フォトダイオード102_(n+1)の陰極が信号線11_(n+1)と電気的に接続され、フォトダイオード102_(n+1)の陽極がトランジスタ103_(n+1)のソース電極又はドレイン電極の一方と電気的に接続されていても良い。
フォトセンサを隣接して設ける(例えば、フォトセンサ100_n及び、フォトセンサ100_(n+1))ことで、実質的に被検出物の同一点からの反射光を隣接する2つのフォトセンサで検出することができる。光照射終了時より前に反射した光を隣接するフォトセンサの一方で検出し、光照射終了時より後に反射した光をもう一方で検出するため、被検出物が移動体であっても位置検出の精度を高めることができる。
次に、フォトセンサ100を有する半導体装置の駆動方法について説明する。当該駆動方法を用いることで、TOF方式を適用した3次元撮像により、半導体装置から被検出物までの距離を測定することが可能である。被検出物が移動体であり、更に移動速度が高速であっても位置検出精度を著しく低下させることがない。
具体的な駆動方法について、図16及び図17に示すタイミングチャートを用いながら説明する。まず、図16では、フォトセンサの動作について説明する。次に、図17では、駆動方法の特徴及びTOF方式を適用した3次元撮像による距離測定方法について説明する。
図16は、フォトセンサ100_nにおける信号線11_n、信号線12_n、信号線13_n、信号線14_n、信号線16_n、のタイミングチャート、またフォトセンサ100_(n+1)における信号線11_(n+1)、信号線12_(n+1)、信号線13_(n+1)、信号線14_(n+1)、信号線16_(n+1)、のタイミングチャートである。時刻T1〜時刻T10までの間に3次元撮像を行う。
なお、図16及び図17に示すタイミングチャートにおいて、パルス201及びパルス202では、”照射”を”H”で、”非照射”を”L”で表すものとし、他のパルスでは、電位の高い状態を、”H”で、電位の低い状態を、”L”で表すものとする。
開示する発明の一態様における3次元撮像において光源から被検出物に対して光照射を、1回行う。また、光照射において、光源と被検出物との距離が変わっても良い。即ち被検出物は移動体でも良く、更に該移動体は、高速で移動しても良い。
時刻T2〜時刻T3までの時間は、光源から照射された光(照射光)が被検出物に到着する時間と、被検出物で反射された光(反射光)が半導体装置に到着する時間との時間差を表す。
時刻T1において、信号線11_nを”H”とする。更に、信号線12_nを”H”とする(第1のリセット)。この時、フォトダイオード102_n及びトランジスタ103_nが導通し、ノード14_nが”H”となる。
時刻T2において、光源から被検出物に対して光の照射を開始する。パルス201では、”L”(非照射)から”H”(照射)になる。該時刻を光照射開始時刻とする。また、信号線11_nを”L”とし、信号線12_nを”H”のまま維持する。
時刻T3において、光源から発せられた照射光が被検出物で反射し、反射光が半導体装置に入射し始める。パルス202では、”L”(非照射)から”H”(照射)になる。該時刻を反射開始時刻とする。時刻T3は、第1の反射光検出開始時刻でもある。時刻T3で反射光の検出を開始することができる。ノード14_nの電位が”H”より低下し始める。
時刻T4において、信号線12_nを”H”のまま維持する。ノード14_nの電位は更に低下し続ける。また、時刻T4において、信号線11_(n+1)を”H”とし、更に、信号線12_(n+1)を”H”とする(第2のリセット)。この時、フォトダイオード102_(n+1)及びトランジスタ103_(n+1)が導通し、ノード14_(n+1)が”H”となる。
時刻T5において、光源から被検出物に対する光の照射を終了する。パルス201では、”H”(照射)から”L”(非照射)になる。該時刻を照射終了時刻とする。また、信号線12_nを”L”とする。また、時刻T5は、第1の反射光検出終了時刻でもある。
なお、信号線12_nを”L”とする際、信号線12_nとノード14_nとの間における寄生容量により、ノード14_nの電位変化が生じる。電位変化が大きい場合、第1の撮像及び第2の撮像において、フォトダイオード102_nで、生成した光電流を精密に取得できないことになる。従って寄生容量の影響を低減するために、トランジスタ103_nのゲート電極−ソース電極間容量、又はトランジスタ103_nのゲート電極−ドレイン電極間容量を低減する、ノード14_nに保持容量を接続する、などの対策が有効である。本発明の一態様に係るフォトセンサ100_nでは、これらの対策を施し、寄生容量に起因するノード14_nの電位変化は無視できるものとしている。
なお、本発明の一態様に係るフォトセンサ100_(n+1)の場合も同様の対策を施してある。
このように、光照射開始と同時に第1の撮像を開始し、且つ光照射終了と同時に第1の撮像を終了するように、信号線11_n及び信号線12_nの電位を制御する。
なお、ノード14_nの電位は、時刻T5以後は一定となる。時刻T5でのノード14_nの電位(V1)は、第1の反射光検出の間にフォトダイオード102_nが生成した光電流に依存する。つまり、反射光強度等に応じて決定される。
また、時刻T5でのノード14_nの電位(V1)に応じて、第1の検出信号が決定する。第1の反射光検出期間が長いほど、ノード14_nの電位変化は大きいため、時刻T5でのノード14_nの電位(V1)は小さくなる。
時刻T1〜時刻T10の間に、フォトダイオード102_nに照射される光とは、全て反射光を指すものとする。即ち光源から被検出物に対して光が照射され、被検出物から反射された光を指すものとする。
また、時刻T1〜時刻T10の間に、フォトダイオード102_(n+1)に照射される光もまた、全て反射光を指すものとする。即ち光源から被検出物に対して光が照射され、被検出物から反射された光を指すものとする。
更に時刻T5において、信号線11_(n+1)を”L”とし、信号線12_(n+1)を”H”のまま維持する。また、時刻T5は、第2の反射光検出開始時刻でもある。時刻T5で反射光の検出を開始することができる。
時刻T5〜時刻T6の間(第2の反射光検出期間)に、第2の反射光検出期間にフォトダイオード102_(n+1)に入射する反射光の強度に応じて、ノード14_(n+1)の電位は変化する。フォトダイオード102_(n+1)のオフ電流に起因して、ノード14_(n+1)の電位が”H”より低下し始める。オフ電流は、フォトダイオード102_(n+1)に照射される反射光の強度及び照射時間に比例する。従って、反射光強度及び反射光検出期間に依存して、ノード14_(n+1)の電位も変化する。
なお、本実施の形態においては、一例として、第1の反射光検出期間(時刻T3〜時刻T5)に比べて、第2の反射光検出期間(時刻T5〜時刻T6)は短い場合を示している。そのため、第1の撮像時のノード14の電位変化に比べて、第2の撮像時のノード14の電位変化は小さい。
時刻T6において、被検出物で反射した反射光の半導体装置への入射が終了する。パルス202では、”H”(照射)から”L”(非照射)になる。該時刻を反射終了時刻とする。また、時刻T6は、第2の反射光検出終了時刻でもある。一方、信号線12_(n+1)は”H”のまま維持する。
なお、ノード14_(n+1)の電位は、時刻T6以後は一定となる。時刻T6でのノード14_(n+1)の電位(V2)は、第2の反射光検出の間にフォトダイオード102_(n+1)が、生成した光電流に依存する。つまり、光強度等に応じて決定される。
また、時刻T6でのノード14_(n+1)の電位(V2)に応じて、第2の検出信号が決定する。第2の反射光検出期間が短いほど、ノード14_(n+1)の電位変化は小さいため、時刻T6でのノード14_(n+1)の電位(V2)は小さくなる。
時刻T7において、信号線12_(n+1)を”L”とする。
このように、光照射終了と同時に第2の撮像を開始し、且つ光照射に対応する反射光の検出の終了と同時に第2の撮像を終了するように、信号線11_(n+1)及び信号線12_(n+1)の電位を制御する。
時刻T8において、信号線13_nを”H”とする(第1の読み出し開始)。この時、トランジスタ105_nが導通する。また、信号線15_n及び信号線16_nが、トランジスタ104_n、トランジスタ105_nを介して、導通する。すると、信号線16_nの電位は低下していく。なお、時刻T8以前に、信号線16_nには、予めプリチャージ動作を施し、”H”としておく。
信号線16_nにプリチャージ動作を施す読み出し回路の構成は特に限定されない。該読み出し回路は、図4に示す読み出し回路101のように、1個のPchトランジスタ106で構成することも可能である。
時刻T9において、信号線13_nを”L”とする(第1の読み出し終了)。すると、トランジスタ105_nが遮断され、信号線16_nの電位は、一定となる。時刻T9での信号線16_nの電位(VS1)は、時刻T8〜時刻T9での、信号線16_nの電位変化の速度に依存する。
従って、第1の反射光検出により、時刻T9における信号線16_nの電位(VS1)を取得することで、第1の撮像期間にフォトダイオード102_nに入射した光(反射光)の量(入射した光の強度の時間積)を検出し、検出信号S1を得ることができる。ここで、光照射における光の強度を一定とし、フォトダイオード102_nには、第1の反射光のみ入射したとすると、信号線16_nの電位(VS1)は、第1の反射光検出期間に概ね比例する。
更に時刻T9において、信号線13_(n+1)を”H”とする(第2の読み出し開始)。この時、トランジスタ105_(n+1)が導通する。また、信号線15_(n+1)及び信号線16_(n+1)が、トランジスタ104_(n+1)、トランジスタ105_(n+1)を介して、導通する。すると、信号線16_(n+1)の電位は低下していく。なお、時刻T9以前に、信号線16_(n+1)には、予めプリチャージ動作を施し、”H”としておく。
時刻T10において、信号線13_(n+1)を”L”とする(第1の読み出し終了)。すると、トランジスタ105_(n+1)が遮断され、信号線16_(n+1)の電位は、一定となる。時刻T10での信号線16_(n+1)の電位(VS2)は、時刻T9〜時刻T10での、信号線16_(n+1)の電位変化の速度に依存する。
光の強度が同一であれば、反射光検出期間が短い程、信号線16_(n+1)の電位変化の速度は速くなる。信号線16_(n+1)の電位変化の速度が速いほど、時刻T10での信号線16_(n+1)の電位(VS2)は小さくなる。
従って、第2の反射光検出により、時刻T10における信号線16_(n+1)の電位(VS2)を取得することで、第2の撮像期間にフォトダイオード102_(n+1)に入射した光(反射光)の量(入射した光の強度の時間積)を検出し、検出信号S2を得ることができる。ここで、光照射における光の強度を一定とし、フォトダイオード102_(n+1)には、第2の反射光のみ入射したとすると、信号線16_(n+1)の電位(VS2)は、第2の反射光検出期間に概ね比例する。
なお、本実施の形態においては、第1の反射光検出期間(時刻T3〜時刻T5)に比べて、第2の反射光検出期間(時刻T5〜時刻T6)は短いため、時刻T10における信号線16_(n+1)の電位(VS2)は、時刻T9における信号線16_nの電位(VS1)に比べて小さい。
時刻T10において、第1の撮像により検出信号S1を、第2の撮像により検出信号S2を得ることができるため、TOF方式を適用した3次元撮像が可能になる。
また、上述のように第1の反射光検出期間は、光照射時の、被検出物からの反射光を検出する期間であり、第2の反射光検出期間は、光照射終了時以後の、被検出物からの反射光を検出する期間である。即ち、実質的に被検出物の同一点からの反射光を、隣接するフォトセンサを利用することで、連続して検出することが可能になる。
図17は、フォトセンサ100_n、フォトセンサ100_(n+1)における、パルス201、パルス202、信号線12_nのパルス、信号線12_(n+1)のパルスである。まず、図17を参照しながら、駆動方法の特徴について明記する。反射光の検出を、第1の反射光検出期間と、第2の反射光検出期間の2回に分離する。隣接するフォトセンサ100_n、フォトセンサ100_(n+1)を利用して、第1の撮像と第2の撮像とが連続して行われるように、信号線11_n、信号線12_n、信号線11_(n+1)、信号線12_(n+1)の電位を制御し、撮像時間のタイミングを工夫する点が、開示する発明の一態様における駆動方法の主な特徴である。
図17に示す各パルスを比較しながら、照射期間、反射期間、撮像期間、反射光検出期間のように、各期間に分けて説明する。
パルス201に示すように、時刻T2は、照射開始時刻、時刻T5は、照射終了時刻、時刻T2〜時刻T5は、照射期間である。パルス202に示すように、時刻T3は、反射開始時刻、時刻T6は、反射終了時刻、時刻T3〜時刻T6は、反射期間である。反射期間は、照射期間と等しくなる。
信号線12_nのパルス(TX_n)に示すように、時刻T3は、第1の撮像開始時刻、時刻T5は、第1の撮像終了時刻、時刻T3〜時刻T5は、第1の撮像期間である。また、時刻T3は、第1の反射光検出開始時刻、時刻T5は、第1の反射光検出終了時刻、時刻T3〜時刻T5は、第1の反射光検出期間である。
第1の撮像は、少なくとも反射期間と同時、あるいは反射期間以前に開始されなければならない。また、第1の撮像は、照射期間終了と同時に終了しなければならない。このように撮像期間のタイミングが決定されるように、信号線11_n及び信号線12_nの電位を制御する。
更に、信号線12_(n+1)のパルス(TX_(n+1))に示すように、時刻T5は、第2の撮像開始時刻、時刻T6は、第2の撮像終了時刻、時刻T5〜時刻T6は、第2の撮像期間である。また、時刻T5は、第2の反射光検出開始時刻、時刻T6は、第2の反射光検出終了時刻、時刻T5〜時刻T6は、第2の反射光検出期間である。
第2の撮像は、照射期間終了と同時に開始されなければならない。また、第2の撮像は、少なくとも反射期間と同時、あるいは反射期間以後に終了しなければならない。このように撮像期間のタイミングが決定されるように、信号線11_(n+1)及び信号線12_(n+1)の電位を制御する。
即ち、反射期間にフォトセンサ100_n、及びフォトセンサ100_(n+1)に照射される、反射光の検出期間を、2回に分離し、フォトセンサ100_nによって、第1の撮像期間内の第1の反射光を検出し、フォトセンサ100_(n+1)によって、第2の撮像期間内の第2の反射光を検出する事で、時間的に連続して撮像を行うことが可能になる。
なお、第1の反射光検出期間は、第1の撮像期間内に行われる。また、第2の反射光検出期間は、第2の撮像期間内に行われる。そして、第1の反射光検出から取得した光の到着時間の時間差に依存する第1の検出信号S1を取得し、第2の反射光検出から取得した光の到着時間の時間差に依存する第2の検出信号S2を取得することで、半導体装置から、被検出物までの距離を測定することができる。
なお、TOF方式を適用した3次元撮像による距離測定方法の計算式を用いた説明の詳細については、実施の形態1を参酌することができる。
これより、少ない素子数でフォトセンサを構成し、該フォトセンサを搭載した半導体装置において駆動方法を工夫することで、TOF方式を適用した3次元撮像を実現でき、距離測定装置としての機能を果たすことができることがわかる。従って、TOF方式を適用した場合に発生するフォトセンサの素子数が増大するという問題を解決し、画素の微細化に有利な半導体装置の実現が可能になる。
また、光源から被検出物に対する光照射終了時より前に反射した光を隣接するフォトセンサの一方で検出し、光照射終了時より後に反射した光をもう一方で検出するため、被検出物が移動体であっても、位置検出精度を低下させることなく、光源から被検出物(移動体)までの距離を測定することが可能になる。
なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる。
(実施の形態8)
本実施の形態では、実施の形態7で示した隣接するフォトセンサ100_n、及びフォトセンサ100_(n+1)の構成について、より詳細に説明する。m行k列のマトリクス状に配置されたフォトセンサを有する半導体装置の構成の一例について図18を用いて、図18とは別の構成の一例について図19を用いて説明する。
図18では、フォトセンサ100_n、及びフォトセンサ100_(n+1)が隣接列において、被写体の同一点からの反射光を検出する例を示している。図19では、フォトセンサ100_n、及びフォトセンサ100_(n+1)が隣接行において、被写体の同一点からの反射光を検出する例を示している。なお、どちらの構成においても、同様の効果を得ることができるため、該構成は限定されない。
図18では、複数のフォトセンサがm(mは2以上の自然数)行k(kは2以上の自然数)列のマトリクス状に配置されている。例えば、1行目の隣接するフォトセンサ100_n、及びフォトセンサ100_(n+1)において、被写体の同一点からの反射光を検出する。同様に、n行目の隣接するフォトセンサ100_n、及びフォトセンサ100_(n+1)において、被写体の同一点からの反射光を検出する。
n列目のフォトセンサ100_n(1行目のフォトセンサ100_n〜m行目のフォトセンサ100_n)は、複数の信号線11_n(1行目の11_n〜m行目の11_n)のいずれか1つと、複数の信号線12_n(1行目の12_n〜m行目の12_n)のいずれか1つと、複数の信号線13_n(1行目の13_n〜m行目の13_n)のいずれか1つと電気的に接続されている。
また、(n+1)列目のフォトセンサ100_(n+1)(1行目のフォトセンサ100_(n+1)〜m行目のフォトセンサ100_(n+1))は、複数の信号線11_(n+1)(1行目の11_(n+1)〜m行目の11_(n+1))のいずれか1つと、複数の信号線12_(n+1)(1行目の12_(n+1)〜m行目の12_(n+1))のいずれか1つと、複数の信号線13_(n+1)(1行目の13_(n+1)〜m行目の13_(n+1))のいずれか1つと電気的に接続されている。
n列目のフォトセンサ100_n(1行目のフォトセンサ100_n〜m行目のフォトセンサ100_n)は、フォトセンサ出力信号線及び、フォトセンサ基準信号線を共有している。例えば、n列目のフォトセンサ出力信号線(16_nと表記する)は、n列目のフォトセンサ100_n(1行目のフォトセンサ100_n〜m行目のフォトセンサ100_n)と電気的に接続され、n列目のフォトセンサ基準信号線(15_nと表記する)もまた、n列目のフォトセンサ100_n(1行目のフォトセンサ100_n〜m行目のフォトセンサ100_n)と電気的に接続されている。
また、(n+1)列目のフォトセンサ100_(n+1)(1行目のフォトセンサ100_(n+1)〜m行目のフォトセンサ100_(n+1))は、フォトセンサ出力信号線及び、フォトセンサ基準信号線を共有している。例えば、(n+1)列目のフォトセンサ出力信号線(16_(n+1)と表記する)は、(n+1)列目のフォトセンサ100_(n+1)(1行目のフォトセンサ100_(n+1)〜m行目のフォトセンサ100_(n+1))と電気的に接続され、(n+1)列目のフォトセンサ基準信号線(15_(n+1)と表記する)もまた、(n+1)列目のフォトセンサ100_(n+1)(1行目のフォトセンサ100_(n+1)〜m行目のフォトセンサ100_(n+1))と電気的に接続されている。
図18では、n列目のフォトセンサにおいてフォトセンサ基準信号線15_nを共有し、(n+1)列目のフォトセンサにおいてフォトセンサ基準信号線15_(n+1)を共有している。また、n列目のフォトセンサにおいてフォトセンサ出力信号線16_nを共有し、(n+1)列目のフォトセンサにおいてフォトセンサ出力信号線16_(n+1)を共有している。
しかしながら、本発明はこれに限定されない。例えば、各列に複数本のフォトセンサ基準信号線15を設けて互いに異なるフォトセンサと電気的に接続してもよい。また、各列に複数本のフォトセンサ出力信号線16を設けて互いに異なるフォトセンサと電気的に接続してもよい。
なお、図18では、フォトセンサ基準信号線15及びフォトセンサ出力信号線16を各列のフォトセンサにおいて共有する構成を示したがこれに限定されない。フォトセンサ基準信号線15及びフォトセンサ出力信号線16は各行のフォトセンサにおいて共有しても良い。
上記のとおり配線を共有し、配線数を減らすことによって、m行k列のマトリクス状に配置されたフォトセンサを駆動する駆動回路を簡略化することができる。
次いで、m行k列のマトリクス状に配置されたフォトセンサを有する半導体装置の図18とは別の構成の一例について図19を用いて説明する。図19では、複数のフォトセンサ100がm(mは2以上の自然数)行k(kは2以上の自然数)列のマトリクス状に配置されている。例えば、1列目の隣接するフォトセンサ100_n、及びフォトセンサ100_(n+1)において、被写体の同一点からの反射光を検出する。同様に、n列目の隣接するフォトセンサ100_n、及びフォトセンサ100_(n+1)において、被写体の同一点からの反射光を検出する。
n行目のフォトセンサ100_n(1列目のフォトセンサ100_n〜k列目のフォトセンサ100_n)は、複数の信号線11_n(1列目の11_n〜k列目の11_n)のいずれか1つと、複数の信号線12_n(1列目の12_n〜k列目の12_n)のいずれか1つと、複数のフォトセンサ出力信号線16_n(1列目の16_n〜k列目の16_n)のいずれか1つと電気的に接続されている。
(n+1)行目のフォトセンサ100_(n+1)(1列目のフォトセンサ100_(n+1)〜k列目のフォトセンサ100_(n+1))は、複数の信号線11_(n+1)(1列目の11_(n+1)〜k列目の11_(n+1))のいずれか1つと、複数の信号線12_(n+1)(1列目の12_(n+1)〜k列目の12_(n+1))のいずれか1つと、複数のフォトセンサ出力信号線16_(n+1)(1列目の16_(n+1)〜k列目の16_(n+1))のいずれか1つと電気的に接続されている。
n行目のフォトセンサ100_n(1列目のフォトセンサ100_n〜k列目のフォトセンサ100_n)は、信号線13_nを共有している。また、(n+1)行目のフォトセンサ100_(n+1)(1列目のフォトセンサ100_(n+1)〜k列目のフォトセンサ100_(n+1))は、信号線13_(n+1)を共有している。例えば、n行目の信号線13_nは、n行目のフォトセンサ100_n(1列目のフォトセンサ100_n〜k列目のフォトセンサ100_n)と電気的に接続され、(n+1)行目の信号線13_(n+1)は、(n+1)行目のフォトセンサ100_(n+1)(1列目のフォトセンサ100_(n+1)〜k列目のフォトセンサ100_(n+1))と電気的に接続されている。
また各列のフォトセンサにおいてフォトセンサ基準信号線15を共有している。例えば、図19に示すように、1列目のフォトセンサにおいてフォトセンサ基準信号線15を共有し、2列目のフォトセンサにおいてフォトセンサ基準信号線15を共有し、k列目のフォトセンサにおいてフォトセンサ基準信号線15を共有している。
しかしながら、本発明はこれに限定されない。例えば、各列に複数本のフォトセンサ基準信号線15を設けて互いに異なるフォトセンサと電気的に接続してもよい。
なお、図19では、各列のフォトセンサにおいて、フォトセンサ基準信号線15を共有し、各行のフォトセンサにおいて信号線13を共有する構成を示したがこれに限定されない。フォトセンサ基準信号線15を各行のフォトセンサにおいて共有しても良いし、信号線13を各列のフォトセンサにおいて共有しても良い。
上記のとおり配線を共有し、配線数を減らすことによって、m行k列のマトリクス状に配置されたフォトセンサを駆動する駆動回路を簡略化することができる。
なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる。
11 信号線
12 信号線
13 信号線
14 ノード
15 信号線
16 信号線
17 信号線
18 ノード
100 フォトセンサ
101 回路
102 フォトダイオード
103 トランジスタ
104 トランジスタ
105 トランジスタ
106 トランジスタ
201 パルス
202 パルス
210 導電膜
211 導電膜
212 導電膜
213 導電膜
214 導電膜
215 半導体膜
216 半導体膜
217 半導体膜
218 導電膜
219 導電膜
220 導電膜
221 導電膜
222 導電膜
223 導電膜
224 導電膜
225 導電膜
226 導電膜
227 導電膜
228 ゲート絶縁膜
250 活性層
251 基板
281 絶縁膜
282 絶縁膜
700 基板
701 絶縁膜
702 半導体膜
703 半導体膜
704 フォトダイオード
705 nチャネル型トランジスタ
707 ゲート電極
708 絶縁膜
711 配線
712 絶縁膜
713 ゲート電極
714 ゲート絶縁膜
715 酸化物半導体層
716 導電膜
717 導電膜
718 導電膜
719 導電膜
720 導電膜
721 導電膜
722 絶縁膜
724 トランジスタ
727 領域
728 領域
729 領域
730 ゲート電極
731 ゲート絶縁膜
732 酸化物半導体層
733 チャネル保護膜
734 導電膜
735 導電膜
736 絶縁膜
741 ゲート電極
742 ゲート絶縁膜
743 導電膜
744 導電膜
745 酸化物半導体層
746 絶縁膜
751 ゲート電極
752 ゲート絶縁膜
753 導電膜
754 導電膜
755 酸化物半導体層
756 絶縁膜
761 ゲート電極
762 ゲート絶縁膜
763 導電膜
764 導電膜
765 酸化物半導体層
766 絶縁膜

Claims (2)

  1. 可視光を吸収し、第1の赤外光及び第2の赤外光を透過する第1の半導体層を有する第1のフォトダイオードと、
    前記第1の赤外光及び前記第2の赤外光を吸収する第2の半導体層を有する第2のフォトダイオードとを、重畳して設けた半導体装置の駆動方法であって、
    光源から、被検出物に対して、第1の赤外光照射及び前記第1の赤外光照射とタイミングが異なる第2の赤外光照射を同一時間行い、
    前記第1のフォトダイオードによって、前記可視光を吸収し、
    前記第1のフォトダイオードから出力される光電流を用いて、第1のノードに蓄積される電荷量を変化させる第1のトランジスタのゲート電極の電位を、
    少なくとも前記第1の赤外光による前記被検出物からの反射光が、前記第1のフォトダイオードに照射されるより前から、前記第2の赤外光による前記被検出物からの反射光が、前記第1のフォトダイオードに照射された後までの間は高電位とし、
    該高電位期間の可視光を検出することで前記被検出物の2次元情報を取得し、
    前記第2のフォトダイオードによって、前記第1の赤外光及び前記第2の赤外光を吸収し、
    前記第2のフォトダイオードから出力される光電流を用いて、第2のノードに蓄積される電荷量を変化させる第2のトランジスタのゲート電極の電位を、
    前記第1の赤外光照射開始以後で第1の赤外光照射期間と前記第1の赤外光が前記被検出で反射した光が入射する第1の赤外光反射期間が重なる間に高電位とし、
    該高電位期間の前記第1の赤外光を検出することで、第1の検出信号S1を取得し、
    且つ、前記第2の赤外光照射終了以後で前記第2の赤外光が前記被検出で反射した光が入射する第2の赤外光反射期間の間に高電位とし、
    該高電位期間の前記第2の赤外光を検出することで、第2の検出信号S2を取得し、
    前記第1の赤外光照射の開始時刻と、前記第1の赤外光反射期間の開始時刻との時間差をΔt、
    比例定数をαとし、
    前記第1の検出信号S1及び前記第2の検出信号S2を用いて、
    前記光源から前記被検出物までの距離xを、前記第1の赤外光照射期間をT、光速をcとし、
    次式

    に従って測定することで、前記被検出物の3次元情報を取得し、
    前記第1の検出信号S1は、S1=α(T−Δt)で表され、
    前記第2の検出信号S2は、S2=α(Δt)で表されることを特徴とする半導体装置の駆動方法。
  2. 請求項1において、
    前記トランジスタの半導体層として、酸化物半導体材料を用いることを特徴とする半導体装置の駆動方法。
JP2012177661A 2011-08-19 2012-08-10 半導体装置の駆動方法 Active JP6117496B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012177661A JP6117496B2 (ja) 2011-08-19 2012-08-10 半導体装置の駆動方法

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
JP2011179737 2011-08-19
JP2011179737 2011-08-19
JP2011184370 2011-08-26
JP2011184370 2011-08-26
JP2011196463 2011-09-08
JP2011196463 2011-09-08
JP2012177661A JP6117496B2 (ja) 2011-08-19 2012-08-10 半導体装置の駆動方法

Publications (3)

Publication Number Publication Date
JP2013068606A JP2013068606A (ja) 2013-04-18
JP2013068606A5 JP2013068606A5 (ja) 2015-08-13
JP6117496B2 true JP6117496B2 (ja) 2017-04-19

Family

ID=47712694

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012177661A Active JP6117496B2 (ja) 2011-08-19 2012-08-10 半導体装置の駆動方法

Country Status (4)

Country Link
US (1) US9136297B2 (ja)
JP (1) JP6117496B2 (ja)
KR (2) KR20130020576A (ja)
TW (1) TWI575494B (ja)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI575494B (zh) * 2011-08-19 2017-03-21 半導體能源研究所股份有限公司 半導體裝置的驅動方法
CN103022012B (zh) 2011-09-21 2017-03-01 株式会社半导体能源研究所 半导体存储装置
WO2013099537A1 (en) 2011-12-26 2013-07-04 Semiconductor Energy Laboratory Co., Ltd. Motion recognition device
CN104160295B (zh) * 2012-03-09 2017-09-15 株式会社半导体能源研究所 半导体装置的驱动方法
US9541386B2 (en) 2012-03-21 2017-01-10 Semiconductor Energy Laboratory Co., Ltd. Distance measurement device and distance measurement system
KR102039464B1 (ko) * 2013-05-21 2019-11-01 삼성전자주식회사 전자 센서와, 그의 제어 방법
SG11201509788QA (en) * 2013-06-06 2015-12-30 Heptagon Micro Optics Pte Ltd Sensor system with active illumination
US9379138B2 (en) 2013-07-19 2016-06-28 Semiconductor Energy Laboratory Co., Ltd. Imaging device with drive voltage dependent on external light intensity
KR102065633B1 (ko) * 2013-08-12 2020-01-13 삼성전자 주식회사 이미지 센서, 이의 동작 방법, 및 이를 포함하는 시스템
JP6399793B2 (ja) * 2014-04-25 2018-10-03 キヤノン株式会社 撮像装置及び撮像装置の駆動方法
KR20220100106A (ko) 2014-06-09 2022-07-14 가부시키가이샤 한도오따이 에네루기 켄큐쇼 촬상 장치
TW202243228A (zh) 2014-06-27 2022-11-01 日商半導體能源研究所股份有限公司 攝像裝置及電子裝置
US9729809B2 (en) 2014-07-11 2017-08-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and driving method of semiconductor device or electronic device
KR102290287B1 (ko) 2014-10-24 2021-08-17 삼성전자주식회사 이미지 신호와 근접 신호를 동시에 생성하는 이미지 센서
JP2016092413A (ja) 2014-10-29 2016-05-23 株式会社半導体エネルギー研究所 撮像装置および電子機器
JP2016109866A (ja) * 2014-12-05 2016-06-20 株式会社Joled 表示パネル製造方法、表示パネル
KR102582523B1 (ko) 2015-03-19 2023-09-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 전자 기기
DE102016208210A1 (de) * 2016-05-12 2017-11-16 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. 3d-multiaperturabbildungsvorrichtungen, multiaperturabbildungsvorrichtung, verfahren zum bereitstellen eines ausgangssignals einer 3d-multiaperturabbildungsvorrichtung und verfahren zum erfassen eines gesamtgesichtsfeldes
JP7103354B2 (ja) * 2017-05-24 2022-07-20 ソニーグループ株式会社 情報処理装置、情報処理方法、及びプログラム
US11367739B2 (en) 2017-06-27 2022-06-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic component
CN113287370A (zh) 2019-01-18 2021-08-20 株式会社半导体能源研究所 显示系统、显示装置、发光装置
US11758745B2 (en) 2019-04-18 2023-09-12 Semiconductor Energy Laboratory Co., Ltd. Solid-state relay and semiconductor device
WO2021099889A1 (ja) 2019-11-22 2021-05-27 株式会社半導体エネルギー研究所 撮像装置および電子機器
TWI722827B (zh) * 2019-11-27 2021-03-21 友達光電股份有限公司 畫素陣列基板
TWI774392B (zh) * 2021-05-26 2022-08-11 敦泰電子股份有限公司 薄膜電晶體感光電路、顯示面板以及使用其之行動裝置

Family Cites Families (140)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4438455A (en) 1981-12-15 1984-03-20 Fuji Photo Film Co., Ltd. Solid-state color imager with three layer four story structure
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPS6269568A (ja) * 1985-09-20 1987-03-30 Sharp Corp 半導体カラ−センサ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater InGaZn↓4O↓7で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH03284883A (ja) * 1990-03-30 1991-12-16 Sharp Corp 受光装置
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JPH0650889A (ja) * 1992-07-31 1994-02-25 Shimadzu Corp 近赤外分析装置
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとpn接合を形成した金属酸化物半導体装置およびそれらの製造方法
WO1997006554A2 (en) 1995-08-03 1997-02-20 Philips Electronics N.V. Semiconductor device provided with transparent switching element
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
WO1999034235A1 (de) * 1997-12-23 1999-07-08 Siemens Aktiengesellschaft Verfahren und vorrichtung zur aufnahme eines dreidimensionalen abstandsbildes
US5965875A (en) 1998-04-24 1999-10-12 Foveon, Inc. Color separation in an active pixel cell imaging array using a triple-well structure
JP4170454B2 (ja) 1998-07-24 2008-10-22 Hoya株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4391643B2 (ja) * 1999-11-24 2009-12-24 Hoya株式会社 3次元画像入力装置
US6747638B2 (en) 2000-01-31 2004-06-08 Semiconductor Energy Laboratory Co., Ltd. Adhesion type area sensor and display device having adhesion type area sensor
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
FR2820216B1 (fr) * 2001-01-26 2003-04-25 Wany Sa Procede et dispositif de detection d'obstacle et de mesure de distance par rayonnement infrarouge
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP2002368205A (ja) * 2001-06-12 2002-12-20 Olympus Optical Co Ltd 距離情報入力装置
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
US7061014B2 (en) 2001-11-05 2006-06-13 Japan Science And Technology Agency Natural-superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 LnCuO(S,Se,Te)単結晶薄膜の製造方法
CN1445821A (zh) 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
TW523635B (en) * 2002-03-28 2003-03-11 Asia Optical Co Inc Camera with ranging function
US7129466B2 (en) 2002-05-08 2006-10-31 Canon Kabushiki Kaisha Color image pickup device and color light-receiving device
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
JP4403687B2 (ja) 2002-09-18 2010-01-27 ソニー株式会社 固体撮像装置およびその駆動制御方法
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4235729B2 (ja) * 2003-02-03 2009-03-11 国立大学法人静岡大学 距離画像センサ
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
JP4280822B2 (ja) * 2004-02-18 2009-06-17 国立大学法人静岡大学 光飛行時間型距離センサ
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
JP4620046B2 (ja) 2004-03-12 2011-01-26 独立行政法人科学技術振興機構 薄膜トランジスタ及びその製造方法
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
TWI250301B (en) * 2004-03-17 2006-03-01 Asia Optical Co Inc The optical system of laser meter
JP2005268609A (ja) 2004-03-19 2005-09-29 Fuji Photo Film Co Ltd 多層積層型多画素撮像素子及びテレビカメラ
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
CA2708335A1 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Amorphous oxide and field effect transistor
AU2005302963B2 (en) 2004-11-10 2009-07-02 Cannon Kabushiki Kaisha Light-emitting device
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
WO2006051995A1 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Field effect transistor employing an amorphous oxide
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
JP4325557B2 (ja) * 2005-01-04 2009-09-02 ソニー株式会社 撮像装置および撮像方法
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
US7608531B2 (en) 2005-01-28 2009-10-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, electronic device, and method of manufacturing semiconductor device
TWI562380B (en) 2005-01-28 2016-12-11 Semiconductor Energy Lab Co Ltd Semiconductor device, electronic device, and method of manufacturing semiconductor device
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
TWI265272B (en) * 2005-05-25 2006-11-01 Asia Optical Co Inc Dip laser Doppler scale system and measurement method thereof
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
FR2888989B1 (fr) 2005-07-21 2008-06-06 St Microelectronics Sa Capteur d'images
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機el表示装置およびその製造方法
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
EP3614442A3 (en) 2005-09-29 2020-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having oxide semiconductor layer and manufactoring method thereof
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
KR101117948B1 (ko) 2005-11-15 2012-02-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 디스플레이 장치 제조 방법
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ZnOフィルム及びこれを用いたTFTの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ZnO TFT
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP4187006B2 (ja) * 2006-04-28 2008-11-26 エプソンイメージングデバイス株式会社 電子回路、電気光学装置およびこれを備える電子機器
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Nec液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
US7663165B2 (en) 2006-08-31 2010-02-16 Aptina Imaging Corporation Transparent-channel thin-film transistor-based pixels for high-performance image sensors
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーelディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
WO2008133345A1 (en) 2007-04-25 2008-11-06 Canon Kabushiki Kaisha Oxynitride semiconductor
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ZnO 계 박막 트랜지스터 및 그 제조방법
KR20090040158A (ko) 2007-10-19 2009-04-23 삼성전자주식회사 투명한 트랜지스터를 구비한 시모스 이미지 센서
JP5215158B2 (ja) 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
US9772689B2 (en) * 2008-03-04 2017-09-26 Qualcomm Incorporated Enhanced gesture-based image manipulation
KR101467509B1 (ko) * 2008-07-25 2014-12-01 삼성전자주식회사 이미지 센서 및 이미지 센서 동작 방법
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
JP2010107448A (ja) * 2008-10-31 2010-05-13 Toyota Motor Corp 距離測定装置
US8941617B2 (en) 2008-11-07 2015-01-27 Semiconductor Energy Laboratory Co., Ltd. Image input-output device with color layer between photodetector and display elements to improve the accuracy of reading images in color
JP5100670B2 (ja) 2009-01-21 2012-12-19 株式会社半導体エネルギー研究所 タッチパネル、電子機器
WO2011055638A1 (en) 2009-11-06 2011-05-12 Semiconductor Energy Laboratory Co., Ltd. Display device
WO2011055637A1 (en) 2009-11-06 2011-05-12 Semiconductor Energy Laboratory Co., Ltd. Touch panel and driving method of touch panel
JP2011119950A (ja) * 2009-12-02 2011-06-16 Panasonic Corp 固体撮像装置および駆動方法
JP2011128024A (ja) * 2009-12-17 2011-06-30 Sharp Corp 3次元撮像装置
SG10201500220TA (en) * 2010-01-15 2015-03-30 Semiconductor Energy Lab Semiconductor device and method for driving the same
US8803164B2 (en) 2010-08-06 2014-08-12 Semiconductor Energy Laboratory Co., Ltd. Solid-state image sensing device and semiconductor display device
JP2012256819A (ja) 2010-09-08 2012-12-27 Semiconductor Energy Lab Co Ltd 半導体装置
JP6081694B2 (ja) 2010-10-07 2017-02-15 株式会社半導体エネルギー研究所 光検出装置
TWI575494B (zh) * 2011-08-19 2017-03-21 半導體能源研究所股份有限公司 半導體裝置的驅動方法
WO2013099537A1 (en) * 2011-12-26 2013-07-04 Semiconductor Energy Laboratory Co., Ltd. Motion recognition device
CN104160295B (zh) * 2012-03-09 2017-09-15 株式会社半导体能源研究所 半导体装置的驱动方法
US9541386B2 (en) * 2012-03-21 2017-01-10 Semiconductor Energy Laboratory Co., Ltd. Distance measurement device and distance measurement system

Also Published As

Publication number Publication date
TWI575494B (zh) 2017-03-21
US20130044917A1 (en) 2013-02-21
US9136297B2 (en) 2015-09-15
KR20130020576A (ko) 2013-02-27
TW201316317A (zh) 2013-04-16
KR20190021280A (ko) 2019-03-05
JP2013068606A (ja) 2013-04-18

Similar Documents

Publication Publication Date Title
JP6117496B2 (ja) 半導体装置の駆動方法
JP6125828B2 (ja) 動作認識装置
KR102249850B1 (ko) 거리 측정 장치, 거리 측정 시스템
KR101962261B1 (ko) 반도체 장치 및 반도체 장치의 구동 방법
JP5771079B2 (ja) 撮像装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150630

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150630

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160406

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160517

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160607

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160830

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160908

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170221

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170223

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170321

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170323

R150 Certificate of patent or registration of utility model

Ref document number: 6117496

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250