JP6113200B2 - 不揮発性メモリアレイに使用するための自己整合スタックゲート構造 - Google Patents
不揮発性メモリアレイに使用するための自己整合スタックゲート構造 Download PDFInfo
- Publication number
- JP6113200B2 JP6113200B2 JP2014560917A JP2014560917A JP6113200B2 JP 6113200 B2 JP6113200 B2 JP 6113200B2 JP 2014560917 A JP2014560917 A JP 2014560917A JP 2014560917 A JP2014560917 A JP 2014560917A JP 6113200 B2 JP6113200 B2 JP 6113200B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- insulating material
- forming
- polysilicon
- insulating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000003491 array Methods 0.000 title 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 49
- 239000011810 insulating material Substances 0.000 claims description 29
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 29
- 229920005591 polysilicon Polymers 0.000 claims description 29
- 238000000034 method Methods 0.000 claims description 28
- 239000000377 silicon dioxide Substances 0.000 claims description 24
- 235000012239 silicon dioxide Nutrition 0.000 claims description 23
- 239000000758 substrate Substances 0.000 claims description 20
- 239000004065 semiconductor Substances 0.000 claims description 14
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 11
- 238000005530 etching Methods 0.000 claims description 11
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical group N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 11
- 230000014759 maintenance of location Effects 0.000 claims description 6
- 239000000463 material Substances 0.000 claims description 6
- 238000002955 isolation Methods 0.000 claims description 3
- 239000012774 insulation material Substances 0.000 claims 1
- 239000002131 composite material Substances 0.000 description 8
- 238000007740 vapor deposition Methods 0.000 description 7
- 230000008878 coupling Effects 0.000 description 3
- 238000010168 coupling process Methods 0.000 description 3
- 238000005859 coupling reaction Methods 0.000 description 3
- 230000008020 evaporation Effects 0.000 description 2
- 238000001704 evaporation Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- -1 but not limited to Substances 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
- H01L29/4011—Multistep manufacturing processes for data storage electrodes
- H01L29/40117—Multistep manufacturing processes for data storage electrodes the electrodes comprising a charge-trapping insulator
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
- H01L21/76283—Lateral isolation by refilling of trenches with dielectric material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
- H01L29/4011—Multistep manufacturing processes for data storage electrodes
- H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
- Element Separation (AREA)
Description
本発明は、不揮発性メモリアレイに使用され得るスタックゲート構造、並びにその製造方法に関する。
スタックゲート構造内に、不揮発性メモリセルに電荷を蓄積するための浮遊ゲート又は電荷トラッピング層を有する不揮発性メモリセルは、当該技術分野において周知である。図１を参照すると、先行技術の不揮発性メモリセル１０の断面図が示される。メモリセル１０は、Ｐ型等の第１の導電型の単結晶基板１２を備える。Ｎ型等の第２の導電型の第１の領域１４が、基板１２の表面又はその近くにある。第２の導電型でもある第２の領域１６が、第１の領域１４から離間配置される。チャネル領域１８が、第１の領域１４と第２の領域１６との間にある。ポリシリコンから製造されたワード線２０が、チャネル領域１８の第１の部分の上に位置決めされる。ワード線２０は、（二）酸化ケイ素等の絶縁層２２によってチャネル領域１８から離間配置される。浮遊ゲート２４がワード線２０に直接隣接し、かつそれから離間配置され、これもまた、ポリシリコンから製造され、チャネル領域１８の別の部分の上に位置決めされる。浮遊ゲート２４は、典型的に（二）酸化ケイ素でもある別の絶縁層３０によってチャネル領域１８から分離される。同様にポリシリコンから製造された結合ゲート２６が、浮遊ゲート２４の上に位置決めされ、別の絶縁層３２によってそこから絶縁される。同様にポリシリコンから製造された消去ゲート２８が、浮遊ゲート２４の別の側面上にあり、かつそこから離間配置される。消去ゲート２８は、第２の領域１６の上に位置決めされ、そこから絶縁される。消去ゲート２８は、結合ゲート２６に隣接し、そこから離間配置される。消去ゲート２８は、浮遊ゲート２４上にわずかなオーバーハングを有し得る。メモリセル１０の動作において、浮遊ゲート２４に蓄積された電荷は、第１の領域１４と第２の領域１６との間の電流の流れを制御する。浮遊ゲート２４がそれに負に帯電される場合、メモリセルはプログラムされる。浮遊ゲート２４がそれに正に帯電される場合、メモリセルは消去される。メモリセル１０は、米国特許第７，８６８，３７５号で十分に開示され、この開示はその全体が、参照により本明細書に組み込まれる。
絶縁層３０、浮遊ゲート２４、別の絶縁層３２、及び結合ゲート２６は、スタックゲート構造を形成する。スタックゲート構造は、多くの不揮発性メモリセルに使用され得る。これらのメモリセルとしては、一連の選択されたトランジスタ及び直列に連結されたスタックゲートトランジスタからなるＮＡＮＤ型の不揮発性メモリ、選択されたトランジスタ及び直列に連結されたスタックゲートトランジスタからなるＮＯＲ型の不揮発性メモリ（２−Ｔセル）、スタックゲートに隣接して配置された選択されたゲートからなるＮＯＲ型の不揮発性メモリ（スプリットゲートセル）、及び最後に、単一のスタックゲートトランジスタからなるＮＯＲ型の不揮発性メモリ（１−Ｔセル）が挙げられる。
本発明は、不揮発性メモリアレイに使用するためのスタックゲート構造である。半導体基板は、複数の実質的に平行な離間配置された活性領域であって、各活性領域が第１の方向の軸を有する、活性領域を有する。複数のスタックゲート構造は基板上にあり、各スタックゲート構造が活性領域上にあり、第１の絶縁材料が第１の方向に垂直な第２の方向で各スタックゲート構造間にある。各スタックゲート構造は、活性領域上の第２の絶縁材料と、該第２の絶縁材料上の電荷保持ゲートと、該電荷保持ゲート上の第３の絶縁材料と、該第３の絶縁材料上の制御ゲートの第１の部分とを備える。制御ゲートの第２の部分は、制御ゲートの第１の部分の上面上、かつそれに隣接し、第２の方向に延在する第１の絶縁材料の上面上にある。第４の絶縁材料は、制御ゲートの第２の部分上にある。
本発明はまた、前述の構造を製造する方法である。
図２Ｃを参照すると、本発明の方法における第１の工程に従って処理された半導体基板１２の上面図が示される。図２Ａは、線Ａ−Ａに沿って取った断面図であり、図２Ｂは、図２Ｃの線Ａ−Ａに概ね垂直に線Ｂ−Ｂに沿って取った断面図である。本発明の方法が図１に示されるセル１０と類似の構成部品を有する本発明の構造をもたらすことにより、同じ構成部品は、同じ番号で示される。
半導体基板１２は、一般的にＰ導電型である。厚さ約８０〜１２０オングストロームの二酸化ケイ素３０の第１の層が、半導体基板１２上に形成される。これは、熱酸化又は蒸着によって実施され得る。厚さ約２００〜５００オングストロームのポリシリコン２４の第１の層が、二酸化ケイ素３０の第１の層上に形成される。これは、蒸着によって実施され得る。ポリシリコン２４の第１の層は、電荷保持層としての機能を果たす。ポリシリコン２４の第１の層は最終的に、浮遊ゲートとしての機能を果たす。しかしながら、ポリシリコン２４の層は、電荷保持層として窒化ケイ素等の電荷トラッピング材料の層によって置き換えられ得ることが本発明の範囲内である。
厚さ約１００〜２００オングストロームの複合絶縁材料３２の第１の層が、ポリシリコン２４の第１の層上に形成される。複合絶縁材料３２の層は、二酸化ケイ素、窒化ケイ素、及び二酸化ケイ素であり得る。あるいは、複合絶縁材料３２の層は、二酸化ケイ素及び／又は窒化ケイ素を含むがこれらに限定されない任意の絶縁材料であってもよい。複合絶縁材料３２の層は、蒸着又は蒸着と酸化との組み合わせによって形成されてもよい。
厚さ約２００〜４００オングストロームのポリシリコン２６ａの第２の層が、複合絶縁材料３２上に形成される。ポリシリコン２６ａの第２の層は最終的に、制御ゲート２６の第１の部分を形成する。ポリシリコン２６ａの第２の層は、蒸着によって形成され得る。ポリシリコン２６ａの第２の層は、上面５０を有する。
二酸化ケイ素等の絶縁材料４０の別の層が、ポリシリコン２６ａの第２の層の上面５０上に形成される。絶縁材料４０は、厚さ約１００〜４００オングストロームであり、蒸着によって形成され得る。
次に、窒化ケイ素４２の層が、絶縁材料４０の層上に形成される。窒化ケイ素４２の層は、犠牲層であることが分かるであろう。それは、厚さ約５００〜１０００オングストロームであり得、蒸着によって形成され得る。それが犠牲層であるとき、それはまた、他の材料（複数可）から製造されてもよい。結果として得られた構造は、図２Ａ及び２Ｂに示される。
図２Ａ及び２Ｂに示される構造は、図３Ｃに示されるように、複数の実質的に平行な離間配置された領域がこの構造の中に、及び半導体基板１２の中にエッチングされるエッチング工程を受ける。次に、エッチングされた領域は、二酸化ケイ素等の絶縁材料４０で充填される。結果として、図２Ａ及び２Ｂに示される多くの材料は、半導体基板１２内の各領域上に位置決めされ、これは、エッチングされず、活性領域を形成し、矢印１によって示された方向に延在する。基板１２内の活性領域は、二酸化ケイ素４０で充填された半導体基板１２内のトレンチによって互いに分離される。隣接する活性領域は、矢印２によって示された方向の活性領域間の基板１２内のトレンチ内の二酸化ケイ素４０によって互いに分離される。更に、半導体基板１２の表面上に延在して、多くの材料（図２Ａ及び２Ｂに示される）がまた、２の方向の二酸化ケイ素４０を充填したトレンチによって互いに分離される。
基板１２の活性領域上にある構造間のトレンチ内の二酸化ケイ素４０の蒸着では、二酸化ケイ素４０のいくらかは、窒化ケイ素４２の上面上に蒸着され得る。次に、平坦化工程が実施される。これは、例えば、ＣＭＰ（化学的機械的研磨）を用いて実施されてもよく、二酸化ケイ素４０は、トレンチ内の二酸化ケイ素４０の上面が窒化ケイ素４２の上面と同じ高さであるまで除去される。結果として得られた構造は、図３Ａ及び３Ｂに示される。
次に、窒化ケイ素４２の層は除去され、図４Ａ及び４Ｂに示される構造をもたらす。窒化ケイ素４２は、ウェットエッチングによって除去されてもよい。
次に、図４Ａ及び４Ｂに示される構造は、制御ゲート２６ａの第１の部分の上面５０上、かつ隣接する分離トレンチの上の二酸化ケイ素材料４０が除去されるエッチバック工程を受ける。エッチバック工程は、ＲＩＥエッチングプロセス等の異方性エッチングプロセスによって実施され得る。エッチバックは、ポリシリコン２６ａの上面５０が露出される、即ち、制御ゲート２６の上面５０上の二酸化ケイ素４０の全て又は実質的に全てが除去されるまで続けられる。結果として得られた構造は、図５Ａ及び５Ｂ−１に示される。最初に、トレンチ領域上の二酸化ケイ素４０の「高さ」が制御ゲート２６ａ上より高いことにより、制御ゲート２６ａの上面５０が露出された直後、トレンチ上の二酸化ケイ素４０の高さは、制御ゲート２６ａ上よりまだ高いであろう。しかしながら、所望される場合、二酸化ケイ素４０のみに選択的であるＲＩＥエッチングプロセスは続けることができる。その場合、制御ゲート２６ａを形成するポリシリコン２６ａは、エッチングされないままであるが、分離領域又はトレンチ上の二酸化ケイ素４０はエッチングされ続けるであろう。このエッチングプロセスは、トレンチ上の二酸化ケイ素４０の上面がポリシリコン２６ａの上面５０と実質的に同一平面上にあるまで続けることができる。結果として得られた構造は、図５Ｂ−２に示される。論述目的の便宜上、図５Ｂ−２に示される構造が形成されることを仮定されるものとする。
次に、ポリシリコン２６ｂの第２の層は、図５Ｂ−２の構造上に形成される。これは、蒸着によって約４００〜１０００オングストロームの厚さに形成され得る。次に、別の複合材料５２の層が、ポリシリコン２６ｂの第２の層上に形成される。複合材料５２の第２の層は、窒化ケイ素−二酸化ケイ素及び窒化ケイ素（ＮＯＮ）であり得る。複合材料５２の第２の層は、蒸着によって形成されてもよく、約１０００〜２０００オングストロームの厚さを形成する。結果として得られた構造は、図６Ａ及び６Ｂに示される。
次に、図６Ａ及び６Ｂに示される構造は、二酸化ケイ素の第１の層３０が達するまで矢印２によって示された方向へのエッチングを受ける。結果として、スタンドアロンの離間配置されたスタックゲート構造が形成され、各ゲート構造が矢印２によって示された方向で第２のポリシリコン２６ｂによって連結される。結果として得られた構造は、図７Ｃに示される本発明の構造の上面図の線Ａ−Ａ及びＢ−Ｂそれぞれに沿って取った相互直交断面図である図７Ａ及び７Ｂに示される。
前述から、平坦化され自己整合されて連結された複数のスタックゲート構造が本発明の方法によって半導体基板上に形成されることが分かり得る。
Claims (7)
- 不揮発性メモリアレイに使用するための複数の連結されたスタックゲート構造を形成する方法であって、該方法が、
スタックゲート構造を、
半導体基板上に第１の絶縁層を形成することと、
前記第１の絶縁層上に電荷保持層を形成することと、
前記電荷保持層上に第２の絶縁層を形成することと、
前記第２の絶縁層上に第１のポリシリコン層であって、第１の上面を有する、第１のポリシリコン層を形成することと、
前記第１のポリシリコン層の前記第１の上面上の第３の絶縁材料で第３の絶縁層を形成することと、
前記第３の絶縁層上に第１の犠牲層であって、第２の上面を有する、第１の犠牲層を形成することと、によって形成することと、
複数の離間配置された実質的に平行な領域内の前記スタックゲート構造を、前記第２の上面から前記半導体基板の中に下方にエッチングすることであって、各領域が第１の方向に延在する、前記スタックゲート構造をエッチングすることと、
前記第３の絶縁材料で前記エッチングされた離間配置された領域を充填し、それにより前記半導体基板内の隣接する活性領域間、及び隣接するスタックゲート構造間に分離領域を形成することと、
前記エッチングされた離間配置された領域上の前記第３の絶縁材料の前記上面が前記第２の上面と実質的に同一平面上になるように、前記第３の絶縁材料を平坦化することと、 前記第１の犠牲層を除去することと、
前記第１のポリシリコン層の前記第１の上面が、いかなる第３の絶縁材料も実質的に除去されるように、前記第３の絶縁材料をエッチングすることと、
前記第１のポリシリコン層上、かつ前記エッチングされた離間配置された領域上の前記第３の絶縁材料上に第２のポリシリコン層を形成し、前記複数の離間配置されたスタックゲート構造を連結することと、
前記第２のポリシリコン層上に第４の絶縁材料を形成することと、
前記第１の方向に実質的に垂直な第２の方向で前記結果として得られた構造をエッチングすることと、を含み、
前記第３の絶縁材料をエッチングする前記工程が、前記第１のポリシリコン層の前記上面と実質的に同一平面上になるように、スタックゲート構造間の前記第３の絶縁材料をエッチングするように構成された、方法。 - 前記第１の絶縁層の材料及び前記第３の絶縁材料が同じである、請求項１に記載の方法。
- 前記第３の絶縁材料が、二酸化ケイ素である、請求項２に記載の方法。
- 前記第１の犠牲層が、窒化ケイ素である、請求項１に記載の方法。
- 前記電荷保持層が、ポリシリコンである、請求項１に記載の方法。
- 前記電荷保持層が、電荷トラッピング層である、請求項１に記載の方法。
- 前記第３の絶縁材料を平坦化する前記工程が、ＣＭＰプロセスである、請求項１に記載の方法。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US13/414,400 | 2012-03-07 | ||
| US13/414,400 US9330922B2 (en) | 2012-03-07 | 2012-03-07 | Self-aligned stack gate structure for use in a non-volatile memory array and a method of forming such structure |
| PCT/US2013/024288 WO2013133919A1 (en) | 2012-03-07 | 2013-02-01 | Self-aligned stack gate structure for use in a non-volatile memory array |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2015513221A JP2015513221A (ja) | 2015-04-30 |
| JP6113200B2 true JP6113200B2 (ja) | 2017-04-12 |
Family
ID=49113312
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2014560917A Active JP6113200B2 (ja) | 2012-03-07 | 2013-02-01 | 不揮発性メモリアレイに使用するための自己整合スタックゲート構造 |
Country Status (7)
| Country | Link |
|---|---|
| US (2) | US9330922B2 (ja) |
| EP (1) | EP2823506B1 (ja) |
| JP (1) | JP6113200B2 (ja) |
| KR (1) | KR101541677B1 (ja) |
| CN (1) | CN104246985B (ja) |
| TW (1) | TWI559505B (ja) |
| WO (1) | WO2013133919A1 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9136360B1 (en) | 2014-06-06 | 2015-09-15 | Freescale Semiconductor, Inc. | Methods and structures for charge storage isolation in split-gate memory arrays |
| TWI588992B (zh) * | 2015-01-13 | 2017-06-21 | Xinnova Tech Ltd | Non-volatile memory components and methods of making the same |
| TWI606551B (zh) * | 2015-02-16 | 2017-11-21 | Xinnova Tech Ltd | Non-volatile memory device method |
| CN107305892B (zh) | 2016-04-20 | 2020-10-02 | 硅存储技术公司 | 使用两个多晶硅沉积步骤来形成三栅极非易失性闪存单元对的方法 |
| US11164881B2 (en) * | 2018-09-11 | 2021-11-02 | Globalfoundries Singapore Pte. Ltd. | Transistor device, memory arrays, and methods of forming the same |
| CN110931500B (zh) * | 2019-10-25 | 2023-09-05 | 长江存储科技有限责任公司 | 3d存储器件及其制造方法 |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6689658B2 (en) | 2002-01-28 | 2004-02-10 | Silicon Based Technology Corp. | Methods of fabricating a stack-gate flash memory array |
| TW535242B (en) | 2002-05-30 | 2003-06-01 | Silicon Based Tech Corp | Methods of fabricating a stack-gate non-volatile memory device and its contactless memory arrays |
| KR100520846B1 (ko) * | 2004-05-11 | 2005-10-12 | 삼성전자주식회사 | 플로팅 게이트 형성 방법 및 이를 이용한 불휘발성 메모리장치의 제조방법 |
| TWI233691B (en) | 2004-05-12 | 2005-06-01 | Powerchip Semiconductor Corp | Nonvolatile memory, nonvolatile memory array and manufacturing method thereof |
| JP4620437B2 (ja) | 2004-12-02 | 2011-01-26 | 三菱電機株式会社 | 半導体装置 |
| TWI277179B (en) * | 2005-09-08 | 2007-03-21 | Ememory Technology Inc | Non-volatile memory device |
| KR100833444B1 (ko) * | 2006-03-28 | 2008-05-29 | 주식회사 하이닉스반도체 | 플래쉬 메모리 소자의 제조 방법 |
| KR100823704B1 (ko) | 2006-10-20 | 2008-04-21 | 삼성전자주식회사 | 불휘발성 메모리 장치 및 그 제조 방법 |
| JP2008192991A (ja) | 2007-02-07 | 2008-08-21 | Toshiba Corp | 半導体装置 |
| JP2008211022A (ja) * | 2007-02-27 | 2008-09-11 | Toshiba Corp | 不揮発性半導体記憶装置及びその製造方法 |
| US7714377B2 (en) | 2007-04-19 | 2010-05-11 | Qimonda Ag | Integrated circuits and methods of manufacturing thereof |
| US20090039410A1 (en) | 2007-08-06 | 2009-02-12 | Xian Liu | Split Gate Non-Volatile Flash Memory Cell Having A Floating Gate, Control Gate, Select Gate And An Erase Gate With An Overhang Over The Floating Gate, Array And Method Of Manufacturing |
| JP4594973B2 (ja) * | 2007-09-26 | 2010-12-08 | 株式会社東芝 | 不揮発性半導体記憶装置 |
| FR2917533A1 (fr) | 2007-11-14 | 2008-12-19 | Commissariat Energie Atomique | Substrat a couche de stockage de charges electriques enterree et procede de realisation |
| US8008707B2 (en) | 2007-12-14 | 2011-08-30 | Kabushiki Kaisha Toshiba | Nonvolatile semiconductor memory device provided with charge storage layer in memory cell |
| JP2009283827A (ja) * | 2008-05-26 | 2009-12-03 | Toshiba Corp | 半導体記憶装置およびその製造方法 |
-
2012
- 2012-03-07 US US13/414,400 patent/US9330922B2/en active Active
-
2013
- 2013-02-01 JP JP2014560917A patent/JP6113200B2/ja active Active
- 2013-02-01 CN CN201380022225.0A patent/CN104246985B/zh active Active
- 2013-02-01 KR KR1020147028236A patent/KR101541677B1/ko active IP Right Grant
- 2013-02-01 WO PCT/US2013/024288 patent/WO2013133919A1/en active Application Filing
- 2013-02-01 EP EP13757434.9A patent/EP2823506B1/en active Active
- 2013-02-08 TW TW102105246A patent/TWI559505B/zh active
-
2016
- 2016-04-05 US US15/091,202 patent/US9570581B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| WO2013133919A1 (en) | 2013-09-12 |
| CN104246985A (zh) | 2014-12-24 |
| US9570581B2 (en) | 2017-02-14 |
| TW201351618A (zh) | 2013-12-16 |
| EP2823506A4 (en) | 2015-11-04 |
| KR20140144206A (ko) | 2014-12-18 |
| EP2823506A1 (en) | 2015-01-14 |
| US20160225878A1 (en) | 2016-08-04 |
| JP2015513221A (ja) | 2015-04-30 |
| US20130234223A1 (en) | 2013-09-12 |
| KR101541677B1 (ko) | 2015-08-03 |
| US9330922B2 (en) | 2016-05-03 |
| TWI559505B (zh) | 2016-11-21 |
| CN104246985B (zh) | 2017-05-24 |
| EP2823506B1 (en) | 2018-01-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9570581B2 (en) | Method of forming a self-aligned stack gate structure for use in a non-volatile memory array | |
| US8786004B2 (en) | 3D stacked array having cut-off gate line and fabrication method thereof | |
| CN107564915A (zh) | 一种3d nand存储器件及其制造方法 | |
| JP2008283095A (ja) | 不揮発性半導体記憶装置及びその製造方法 | |
| JP4909894B2 (ja) | 不揮発性半導体記憶装置およびその製造方法 | |
| US9673208B2 (en) | Method of forming memory array and logic devices | |
| US20120168848A1 (en) | Non-volatile memory device and method for fabricating the same | |
| JP7316302B2 (ja) | 様々な絶縁ゲート酸化物を備えた分割ゲートフラッシュメモリセル及びその形成方法 | |
| US8624317B2 (en) | Nonvolatile semiconductor memory device and method for manufacturing same | |
| JP2017509156A (ja) | バルク／ｓｏｉハイブリッド基板上の組込型メモリデバイス及びそれを製作する方法 | |
| TW201539723A (zh) | 分離式閘極記憶體元件及其製造方法 | |
| TWI396251B (zh) | 用於改善半導體裝置中之平台寬度之系統及方法 | |
| TWI251323B (en) | Bit line structure and method for fabricating it | |
| JP2009129981A (ja) | 不揮発性半導体記憶装置 | |
| US7803721B2 (en) | Semiconductor device and method of manufacturing same | |
| US20070170494A1 (en) | Nonvolatile memory device and method for fabricating the same | |
| JP2022539403A (ja) | スペーサ画定された浮遊ゲート及び離散的に形成されたポリシリコンゲートを有する分割ゲートフラッシュメモリセルを形成する方法 | |
| JP5787855B2 (ja) | 半導体記憶装置 | |
| KR101797630B1 (ko) | 3차원 구조의 비휘발성 메모리 소자 제조 방법 | |
| US20150249158A1 (en) | Semiconductor structure and method for manufacturing the same | |
| JP6282291B2 (ja) | トレンチ内に電荷トラップ層を有する不揮発性メモリセル、アレイ、及びその製造方法 | |
| JP2013201306A (ja) | 不揮発性半導体記憶装置及びその製造方法 | |
| JP2010186817A (ja) | 半導体装置及びその製造方法 | |
| JP5781190B2 (ja) | 半導体記憶装置 | |
| JP2011040616A (ja) | 不揮発性半導体記憶装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160104 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160404 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20160831 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20161227 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20170111 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170220 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170314 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6113200 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |