TW201351618A - 供用於非揮發性記憶體陣列之自我對準堆疊閘極結構以及形成該結構之方法 - Google Patents
供用於非揮發性記憶體陣列之自我對準堆疊閘極結構以及形成該結構之方法 Download PDFInfo
- Publication number
- TW201351618A TW201351618A TW102105246A TW102105246A TW201351618A TW 201351618 A TW201351618 A TW 201351618A TW 102105246 A TW102105246 A TW 102105246A TW 102105246 A TW102105246 A TW 102105246A TW 201351618 A TW201351618 A TW 201351618A
- Authority
- TW
- Taiwan
- Prior art keywords
- insulating material
- layer
- stacked gate
- gate structure
- top surface
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims description 27
- 239000011810 insulating material Substances 0.000 claims abstract description 49
- 239000000758 substrate Substances 0.000 claims abstract description 26
- 239000004065 semiconductor Substances 0.000 claims abstract description 19
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 31
- 229920005591 polysilicon Polymers 0.000 claims description 30
- 229910000420 cerium oxide Inorganic materials 0.000 claims description 18
- BMMGVYCKOGBVEV-UHFFFAOYSA-N oxo(oxoceriooxy)cerium Chemical compound [Ce]=O.O=[Ce]=O BMMGVYCKOGBVEV-UHFFFAOYSA-N 0.000 claims description 17
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical group [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 claims description 14
- 239000002131 composite material Substances 0.000 claims description 12
- 229910052732 germanium Inorganic materials 0.000 claims description 7
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims description 7
- 238000005530 etching Methods 0.000 claims description 6
- 238000002955 isolation Methods 0.000 claims description 6
- 229910000449 hafnium oxide Inorganic materials 0.000 claims description 3
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 claims description 3
- 238000005498 polishing Methods 0.000 claims description 2
- 239000000126 substance Substances 0.000 claims description 2
- BCZWPKDRLPGFFZ-UHFFFAOYSA-N azanylidynecerium Chemical compound [Ce]#N BCZWPKDRLPGFFZ-UHFFFAOYSA-N 0.000 claims 1
- 239000012212 insulator Substances 0.000 claims 1
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 claims 1
- 125000006850 spacer group Chemical group 0.000 claims 1
- 229910001936 tantalum oxide Inorganic materials 0.000 claims 1
- CETPSERCERDGAM-UHFFFAOYSA-N ceric oxide Chemical compound O=[Ce]=O CETPSERCERDGAM-UHFFFAOYSA-N 0.000 description 11
- 229910000422 cerium(IV) oxide Inorganic materials 0.000 description 11
- 238000000151 deposition Methods 0.000 description 9
- 230000008021 deposition Effects 0.000 description 8
- 239000000463 material Substances 0.000 description 7
- YBMRDBCBODYGJE-UHFFFAOYSA-N germanium dioxide Chemical compound O=[Ge]=O YBMRDBCBODYGJE-UHFFFAOYSA-N 0.000 description 4
- 230000008878 coupling Effects 0.000 description 3
- 238000010168 coupling process Methods 0.000 description 3
- 238000005859 coupling reaction Methods 0.000 description 3
- 238000001020 plasma etching Methods 0.000 description 3
- 229940119177 germanium dioxide Drugs 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 239000012774 insulation material Substances 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- UZLYXNNZYFBAQO-UHFFFAOYSA-N oxygen(2-);ytterbium(3+) Chemical compound [O-2].[O-2].[O-2].[Yb+3].[Yb+3] UZLYXNNZYFBAQO-UHFFFAOYSA-N 0.000 description 2
- 229910003454 ytterbium oxide Inorganic materials 0.000 description 2
- 229940075624 ytterbium oxide Drugs 0.000 description 2
- KJTLSVCANCCWHF-UHFFFAOYSA-N Ruthenium Chemical compound [Ru] KJTLSVCANCCWHF-UHFFFAOYSA-N 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 229910052707 ruthenium Inorganic materials 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
- H01L29/4011—Multistep manufacturing processes for data storage electrodes
- H01L29/40117—Multistep manufacturing processes for data storage electrodes the electrodes comprising a charge-trapping insulator
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
- H01L21/76283—Lateral isolation by refilling of trenches with dielectric material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
- H01L29/4011—Multistep manufacturing processes for data storage electrodes
- H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
- Element Separation (AREA)
Abstract
一種用於使用在一具有一半導體基材其具有複數實質平行間隔的作用區的非揮發性記憶體陣列的堆疊閘極結構，且每一作用區具有位在一第一方向的一軸，複數堆疊閘極結構位在基材上，且每一堆疊閘極結構位在一作用區上方，一第一絕緣材料介於位在垂直第一方向的第二方向的每一堆疊閘極結構之間，每一堆疊閘極結構具有一第二絕緣材料位於作用區上，一電荷維持閘極位於第二絕緣材料上，一第三絕緣材料位於電荷維持閘極上，一控制閘極的一第一部分位在第三絕緣材料上，控制閘極的一第二部分位在控制閘極的第一部分的頂部表面上並且位在鄰近的第一絕緣材料的頂部表面上並且於第二方向延伸，一第四絕緣材料位於控制閘極的第二部分上。
Description
本發明是關於一種堆疊閘極結構，其可被用於非揮發性記憶體陣列及其製造方法。
非揮發性記憶體電池具有一浮動閘極(floating gate)或一陷捕電荷層，用以儲存電荷於其上，在一堆疊閘極結構中是普遍習知的。參閱圖1，其示出一先前技術的非揮發性記憶體電池10的截面圖，該記憶體電池10包含一單結晶體基材12，為一第一導電型，例如P型。在基材12的一表面或鄰近該表面的為一第二導電型的一第一區域14，例如N型。間隔於第一區域14為一第二區域16，其亦為第二導電型。介於第一區域14與第二區域16之間為一通道區域18，一字元線20由多晶矽(polysilicon)製成，是設置於通道區域18的一第一部分上方，字元線20藉由一例如(二)氧化矽的絕緣層22與通道區域18相間隔，緊鄰並且間隔於字元線20的為一浮動閘極24，其亦由多晶矽製成，並且設置於通
道區域18的另一部分上方，浮動閘極24藉由另一通常亦為(二)氧化矽的絕緣層30間隔於通道區域18，一耦接閘極26亦由多晶矽製成，其設置於浮動閘極24上方並且藉由另一絕緣層32與其相間隔。位於浮動閘極24的另一側並且與其相間隔者為一消除閘極(erase gate)28，其亦由多晶矽製成，消除閘極28設置於第二區域16上方並且與其相隔開，消除閘極28鄰近並且間隔於耦接閘極26，消除閘極28可輕微凸出於浮動閘極24上方，在記憶體電池10的運作中，電荷儲存於浮動閘極24以控制介於第一區域14與第二區域16之間的電流，若浮動閘極24為反向充電，記憶體電池被編輯，若浮動閘極24為正向充電，記憶體電池10被消除，此記憶體電池10完全揭露於USP 7,868,375，在此一併列為本案參考。
絕緣層30、浮動閘極24、另一絕緣層32與耦接閘極26成型一堆疊閘極結構，一堆疊閘極結構可被用於數種非揮發性記憶體電池：這些包括由一串選擇電晶體與堆疊閘極電晶體串聯連接構成的NAND型非揮發性記憶體；由一選擇電晶體與一堆疊閘極電晶體串聯(2-T電池)連接構成的NOR型非揮發性記憶體；由一選擇閘極鄰近一堆疊閘極設置(分離閘極電池)而構成的NOR非揮發性記憶體；以及最後由單一堆疊閘極電晶體(1-T電池)構成的NOR型非揮發性記憶體。
本發明為一用以使用在非揮發性記憶體陣列的堆疊閘極結構，一半導體基材具有複數實質平行間隔的作用區，且每一作用區具有一軸於一第一方向。複數堆疊閘極結構位於基材上，且每一堆疊閘極結構位於一作用區上，且一介於每一堆疊閘極結構之間並且垂直該第一方向的第二方向的一第一絕緣材料。每一堆疊閘極結構包含一第二絕緣材料位於該作用區上、一電荷維持閘極位於該第二絕緣材料上、一第三絕緣材料位於該電荷維持閘極上、一控制閘極的一第一部分位於該第三絕緣材料上、該控制閘極的一第二部分位於該控制閘極的一第一部分的頂部表面上並且位於鄰近的該第一絕緣材料的頂部表面上於該第二方向延伸、一第四絕緣材料，位於該控制閘極的第二部分上。
本發明也是用以製造前述結構的方法。
10‧‧‧電池
12‧‧‧半導體基材
24‧‧‧多晶矽
26‧‧‧控制閘極
26a‧‧‧多晶矽/控制閘極
26b‧‧‧多晶矽/第二多晶矽
30‧‧‧二氧化矽
32‧‧‧複合絕緣材料
40‧‧‧絕緣材料/二氧化矽/二氧化矽材料
42‧‧‧氮化矽
50‧‧‧頂部表面
52‧‧‧複合材料
圖1為先前技術具有一堆疊閘極結構的非揮發性記憶體電池的截面圖。
圖2A為沿著圖2C的A-A線的截面圖，示出於本發明用以製造本發明的堆疊閘極結構的方法的第一步驟；圖2B為沿著圖2C的B-B線的截面圖，示出於本發明用以製造本發明的堆疊閘極結構的方法的第一步驟；圖2C為使用本發明的第一步驟方法成型的一成型於一半導體基材上的結構的頂視圖。
圖3A為沿著圖3C的A-A線的截面圖，其示出本發
明用以製造本發明的堆疊閘極結構的方法的下個步驟；圖3B為沿著圖3C的B-B線的截面圖，其示出本發明用以製造本發明的堆疊閘極結構的方法的下個步驟；圖3C為使用本發明在圖2所示的步驟之後的方法成型的一成型於一半導體基材上的結構的頂視圖。
圖4A、4B為沿著圖3C的A-A、B-B線的截面圖，其示出本發明的堆疊閘極結構的結構的下個步驟。
圖5A與5B-1或5B-2為沿著圖3C的A-A、B-B線的截面圖，其示出本發明的堆疊閘極結構的結構的下個步驟。
圖6A、6B為沿著圖3C的A-A、B-B線的截面圖，其示出本發明的堆疊閘極結構的結構的下個步驟。
圖7A與7B分別為沿著圖7C的矩形區塊中A-A與B-B線的截面圖，示出本發明的堆疊閘極結構的結構中的最終步驟。
參閱圖2C，其示出由根據本發明的方法的第一步驟處理的一半導體基材12的頂視圖，圖2A為沿著圖2C的A-A線的截面圖，且圖2B為沿著大致垂直圖2C的A-A線的B-B線的截面圖，由於本發明的方法將獲得的本發明結構具有類似於圖1所示的電池10，故相同的部件將以相同的編號表示。
半導體基材12大致為一P型導電型，厚度接近80-120埃的二氧化矽30的一第一層成型於半導體基材12
上，此可藉由熱氧化或沉積完成，厚度接近200-500埃的多晶矽24的一第一層成型於二氧化矽30的一第一層上，此可藉由沉積完成，多晶矽24的第一層作為一電荷維持層，多晶矽24的第一層最後將作為浮動閘極，然而，多晶矽24的該層可被以一層電荷陷捕(charge trapping)材料例如氮化矽作為一電荷維持層取代，其亦在本發明的範圍之內。
厚度接近100-200埃的複合絕緣材料32的第一層成型於多晶矽24的第一層上，複合絕緣材料32的該層可為二氧化矽、氮化矽與二氧化矽。或者，複合絕緣材料32的該層可為任何包括但不限於二氧化矽及/或氮化矽的絕緣材料，複合絕緣材料32的該層可藉由沉積或沉積與氧化的結合而成型。
厚度接近200-400埃的多晶矽26a的一第二層成型於複合絕緣材料32上，多晶矽26a的第二層最終成型該控制閘極26的一第一部分，多晶矽26a的第二層可藉由沉積成型，多晶矽26a的第二層具有一頂部表面50。
另一層絕緣材料40，例如二氧化矽，是成型於多晶矽26a的第二層的頂部表面50，該絕緣材料40厚度接近100-400埃，並且可藉由沉積成型。
一層氮化矽42接著成型於該絕緣材料40的層上，該層氮化矽42將被視為一犧牲層，其厚度可接近500-1000埃並且可藉由沉積成型，由於其為一犧牲層，其亦可為其他材料製成，所得的結構如圖2A與2B所示。
圖2A與2B所示的結構是經過一蝕刻步驟，複數
實質平行、相間隔的區域被蝕刻入該結構與蝕刻入半導體基材12，如圖3C所示。被蝕刻的區域接著被填充例如二氧化矽的絕緣材料40，其結果，如圖2A與2B所示的堆疊材料是位在半導體基材12的每一區域上方，其未被蝕刻，且形成作用區，並且延伸於箭頭1所示的方向。位在基材12的作用區被由位在半導體基材12並且填充有二氧化矽40的溝渠彼此隔離，相鄰的作用區被由位在基材12的溝渠並且介於由箭頭2所示的方向的作用區之間的二氧化矽40彼此分離。再者，延伸於半導體基材12的表面上方的堆疊的材料(如圖2A與2B所示)亦被由在箭頭2所示的方向上且填充有二氧化矽40的溝渠彼此分離。
隨著位在介於位在基材12的作用區上方的結構之間的溝渠內的二氧化矽40沉積，部分二氧化矽40沉積於氮化矽42的頂部表面，一整平的步驟接著進行。此可藉由例如使用化學機械拋光(Chemical Mechanical Polishing，CMP)且二氧化矽40被移除直到位在溝渠內的二氧化矽40的頂部表面的高度與氮化矽42的頂部表面等高而完成，獲得的結構示於圖3A與3B。
氮化矽42該層接著被移除而形成如4A與4B所示的結構，氮化矽42可藉由濕式蝕刻移除。
圖4A、4B所示的結構接著進行回蝕刻(etch back)步驟，位在控制閘極26a的第一部分的頂部表面50上方以及位在鄰近的隔離溝渠上方的二氧化矽材料40被移除。回蝕刻步驟可藉由非等向性蝕刻(anisotropic etch)製程完成，例
如反應性離子蝕刻(RIE etch process)。回蝕刻持續到多晶矽26a的頂部表面50外露，亦即所有或大致所有位在控制閘極26的頂部表面50的二氧化矽40被移除。獲得的結構如圖5A、5B-1所示。由於最初位在溝渠區域上的二氧化矽40高度高於位在控制閘極26a上者，緊接著在控制閘極26a的頂部表面50外露以後，位在溝渠上的二氧化矽40的高度將仍然高於位在控制閘極26a上者。然而，如有需求，只針對二氧化矽40的反應性離子蝕刻製程(其係選擇性的)可繼續。在該態樣下，當位在隔離區域上或隔離溝渠上的二氧化矽40將持續被蝕刻，成型控制閘極26a的多晶矽26a將維持未蝕刻。此蝕刻過程可持續直到位在溝渠上的二氧化矽40的頂部表面與多晶矽26a的頂部表面50實質共平面。獲得的結構示於圖5B-2。為便於說明，假設圖5B-2所示的結構已成型。
多晶矽26b的一第二層接著成型於圖5B-2的結構上，此可藉由沉積成型厚度接近400-1000埃，一層另一複合材料52接著成型於多晶矽26b的第二層上，複合材料52的第二層可為氮化矽-二氧化矽與氮化矽(NON)，複合材料52的第二層可藉由沉積形成，形成厚度接近1000-2000埃，所得的結構示於圖6A與6B。
圖6A、6B所示的結構接著於箭頭2所示的方向接受蝕刻，直到到達二氧化矽的第一層30。結果，相間隔的堆疊閘極結構形成，且每個閘極結構藉由箭頭2所示的方向的第二多晶矽26b連接，所得的結構示於圖7A與7B，其為分別沿著圖7C所示的本發明的結構的頂視圖的A-A、B-B線
的共有矩形截面視圖。
如前述，可見一平坦化並且自我對準的連接的複數堆疊閘極結構藉由本發明的方法成型於一半導體基材上。
12‧‧‧半導體基材
24‧‧‧多晶矽
26a‧‧‧多晶矽/控制閘極
30‧‧‧(二氧化矽)第一層
32‧‧‧複合絕緣材料
40‧‧‧絕緣材料/二氧化矽/二氧化矽材料
42‧‧‧氮化矽
Claims (21)
- 一種堆疊閘極結構，用於一非揮發性記憶體陣列，包含：一半導體基材，具有複數實質平行間隔的作用區，且每一作用區具有一軸於一第一方向；複數堆疊閘極結構，每一堆疊閘極結構位於一作用區上，且一第一絕緣材料介於每一堆疊閘極結構之間位於垂直該第一方向的一第二方向上，每一堆疊閘極結構包含：一第二絕緣材料，位於該作用區上；一電荷維持閘極，位於該第二絕緣材料上；一第三絕緣材料，位於該電荷維持閘極上；一控制閘極的一第一部分，位於該第三絕緣材料上；該控制閘極的一第二部分，位於該控制閘極的該第一部分的頂部表面上並且位於鄰近的該第一絕緣材料的頂部表面上於該第二方向延伸；以及一第四絕緣材料，位於該控制閘極的該第二部分上。
- 如申請專利範圍第1項所述的堆疊閘極結構，還包含：複數隔離區域，位於該半導體基材，且每一隔離區域介於一對作用區之間。
- 如申請專利範圍第1項所述的堆疊閘極結構，其中，該第一絕緣材料為氧化矽。
- 如申請專利範圍第3項所述的堆疊閘極結構，其中，該第二絕緣材料為二氧化矽。
- 如申請專利範圍第1項所述的堆疊閘極結構，其中，該電荷維持閘極為浮動閘極。
- 如申請專利範圍第5項所述的堆疊閘極結構，其中，該浮動閘極為多晶矽製成。
- 如申請專利範圍第1項所述的堆疊閘極結構，其中，該電荷維持閘極為電荷陷捕層。
- 如申請專利範圍第7項所述的堆疊閘極結構，其中，該電荷陷捕層為氮化矽。
- 如申請專利範圍第1項所述的堆疊閘極結構，其中，該第三絕緣材料為二氧化矽、氮化矽與二氧化矽的複合絕緣體。
- 如申請專利範圍第1項所述的堆疊閘極結構，其中，該控制閘極的第一部分為多晶矽並且具有一頂部表面其與其所鄰近的該第一絕緣材料的頂部表面實質共平面。
- 如申請專利範圍第10項所述的堆疊閘極結構，其中，該控制閘極的第二部分為多晶矽。
- 如申請專利範圍第1項所述的堆疊閘極結構，其中，該第四絕緣材料為氮化矽、二氧化矽、氮化矽的複合絕緣層。
- 一種成型複數連接的堆疊閘極結構的方法，用以使用於一非揮發性記憶體陣列，該方法包含：藉由下述步驟成型一堆疊閘極結構： 成型一第一絕緣層位於一半導體基材上；成型一電荷維持層位於該第一絕緣層上；成型一第二絕緣層位於該電荷維持層上；成型一第一多晶矽層位於該第二絕緣層上，該第一多晶矽層具有一第一頂部表面；藉由一第三絕緣材料成型一第三絕緣層位於該第一多晶矽層的該第一頂部表面上；成型一第一犧牲層位於該第三絕緣層上，且該第一犧牲層具有一第二頂部表面；蝕刻該堆疊閘極結構成複數相間隔且實質平行的區域，往下成型該第二頂部表面於該半導體基材中，且每一區域延伸於一第一方向；以該第三絕緣材料填充被蝕刻成相間隔的區域，藉此形成於該半導體基材中介於相鄰的作用區之間以及介於相鄰的堆疊閘極結構之間的隔離區域；整平該第三絕緣材料，使位於被蝕刻的間隔區域上的該第三絕緣材料的頂部表面與該第二頂部表面實質共平面；移除該第一犧牲層；蝕刻該第三絕緣材料，使該第一多晶矽層的第一頂部表面實質清除任何第三絕緣材料；成型一第二多晶矽層位於該第一多晶矽層上並且位於該位於該等蝕刻相間隔的區域上的第三絕緣材料上，連接該等複數相間隔的堆疊閘極結構； 成型一第四絕緣材料位於該第二多晶矽層上；以及於一實質垂直該第一方向的第二方向蝕刻所得的結構。
- 如申請專利範圍第13項所述的方法，其中，該第一絕緣材料與該第三絕緣材料相同。
- 如申請專利範圍第14項所述的方法，其中，該第三絕緣材料為二氧化矽。
- 如申請專利範圍第13項所述的方法，其中，該第一犧牲層為氮化矽。
- 如申請專利範圍第13項所述的方法，其中，該電荷維持層為多晶矽。
- 如申請專利範圍第13項所述的方法，其中，該電荷維持層為電荷陷捕層。
- 如申請專利範圍第13項所述的方法，其中，整平該第三絕緣材料的步驟為化學機械研磨(CMP)製程。
- 如申請專利範圍第13項所述的方法，其中，蝕刻該第三絕緣層的步驟為蝕刻介於堆疊閘極結構之間的該第三絕緣材料以與該第一多晶矽層的頂部表面實質共平面。
- 如申請專利範圍第13項所述的方法，其中，蝕刻該第三絕緣層的步驟為蝕刻介於堆疊閘極結構之間的該第三絕緣材料以位於該第一多晶矽層的頂部表面上方。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US13/414,400 US9330922B2 (en) | 2012-03-07 | 2012-03-07 | Self-aligned stack gate structure for use in a non-volatile memory array and a method of forming such structure |
| PCT/US2013/024288 WO2013133919A1 (en) | 2012-03-07 | 2013-02-01 | Self-aligned stack gate structure for use in a non-volatile memory array |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW201351618A true TW201351618A (zh) | 2013-12-16 |
| TWI559505B TWI559505B (zh) | 2016-11-21 |
Family
ID=49113312
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW102105246A TWI559505B (zh) | 2012-03-07 | 2013-02-08 | 供用於非揮發性記憶體陣列之自我對準堆疊閘極結構以及形成該結構之方法 |
Country Status (7)
| Country | Link |
|---|---|
| US (2) | US9330922B2 (zh) |
| EP (1) | EP2823506B1 (zh) |
| JP (1) | JP6113200B2 (zh) |
| KR (1) | KR101541677B1 (zh) |
| CN (1) | CN104246985B (zh) |
| TW (1) | TWI559505B (zh) |
| WO (1) | WO2013133919A1 (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI641114B (zh) * | 2016-04-20 | 2018-11-11 | 美商超捷公司 | 使用兩個多晶矽沉積步驟來形成三柵極非揮發性快閃記憶體單元對的方法 |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9136360B1 (en) | 2014-06-06 | 2015-09-15 | Freescale Semiconductor, Inc. | Methods and structures for charge storage isolation in split-gate memory arrays |
| TWI594420B (zh) * | 2015-01-13 | 2017-08-01 | Xinnova Tech Ltd | Non-volatile memory components and methods of making the same |
| TWI606551B (zh) * | 2015-02-16 | 2017-11-21 | Xinnova Tech Ltd | Non-volatile memory device method |
| US11164881B2 (en) * | 2018-09-11 | 2021-11-02 | Globalfoundries Singapore Pte. Ltd. | Transistor device, memory arrays, and methods of forming the same |
| CN110931500B (zh) * | 2019-10-25 | 2023-09-05 | 长江存储科技有限责任公司 | 3d存储器件及其制造方法 |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6689658B2 (en) | 2002-01-28 | 2004-02-10 | Silicon Based Technology Corp. | Methods of fabricating a stack-gate flash memory array |
| TW535242B (en) | 2002-05-30 | 2003-06-01 | Silicon Based Tech Corp | Methods of fabricating a stack-gate non-volatile memory device and its contactless memory arrays |
| KR100520846B1 (ko) * | 2004-05-11 | 2005-10-12 | 삼성전자주식회사 | 플로팅 게이트 형성 방법 및 이를 이용한 불휘발성 메모리장치의 제조방법 |
| TWI233691B (en) | 2004-05-12 | 2005-06-01 | Powerchip Semiconductor Corp | Nonvolatile memory, nonvolatile memory array and manufacturing method thereof |
| JP4620437B2 (ja) | 2004-12-02 | 2011-01-26 | 三菱電機株式会社 | 半導体装置 |
| TWI277179B (en) * | 2005-09-08 | 2007-03-21 | Ememory Technology Inc | Non-volatile memory device |
| KR100833444B1 (ko) * | 2006-03-28 | 2008-05-29 | 주식회사 하이닉스반도체 | 플래쉬 메모리 소자의 제조 방법 |
| KR100823704B1 (ko) | 2006-10-20 | 2008-04-21 | 삼성전자주식회사 | 불휘발성 메모리 장치 및 그 제조 방법 |
| JP2008192991A (ja) * | 2007-02-07 | 2008-08-21 | Toshiba Corp | 半導体装置 |
| JP2008211022A (ja) * | 2007-02-27 | 2008-09-11 | Toshiba Corp | 不揮発性半導体記憶装置及びその製造方法 |
| US7714377B2 (en) | 2007-04-19 | 2010-05-11 | Qimonda Ag | Integrated circuits and methods of manufacturing thereof |
| US20090039410A1 (en) | 2007-08-06 | 2009-02-12 | Xian Liu | Split Gate Non-Volatile Flash Memory Cell Having A Floating Gate, Control Gate, Select Gate And An Erase Gate With An Overhang Over The Floating Gate, Array And Method Of Manufacturing |
| JP4594973B2 (ja) | 2007-09-26 | 2010-12-08 | 株式会社東芝 | 不揮発性半導体記憶装置 |
| FR2917533A1 (fr) | 2007-11-14 | 2008-12-19 | Commissariat Energie Atomique | Substrat a couche de stockage de charges electriques enterree et procede de realisation |
| US8008707B2 (en) | 2007-12-14 | 2011-08-30 | Kabushiki Kaisha Toshiba | Nonvolatile semiconductor memory device provided with charge storage layer in memory cell |
| JP2009283827A (ja) * | 2008-05-26 | 2009-12-03 | Toshiba Corp | 半導体記憶装置およびその製造方法 |
-
2012
- 2012-03-07 US US13/414,400 patent/US9330922B2/en active Active
-
2013
- 2013-02-01 EP EP13757434.9A patent/EP2823506B1/en active Active
- 2013-02-01 WO PCT/US2013/024288 patent/WO2013133919A1/en active Application Filing
- 2013-02-01 KR KR1020147028236A patent/KR101541677B1/ko active IP Right Grant
- 2013-02-01 JP JP2014560917A patent/JP6113200B2/ja active Active
- 2013-02-01 CN CN201380022225.0A patent/CN104246985B/zh active Active
- 2013-02-08 TW TW102105246A patent/TWI559505B/zh active
-
2016
- 2016-04-05 US US15/091,202 patent/US9570581B2/en active Active
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI641114B (zh) * | 2016-04-20 | 2018-11-11 | 美商超捷公司 | 使用兩個多晶矽沉積步驟來形成三柵極非揮發性快閃記憶體單元對的方法 |
| US10217850B2 (en) | 2016-04-20 | 2019-02-26 | Silicon Storage Technology, Inc. | Method of forming pairs of three-gate non-volatile flash memory cells using two polysilicon deposition steps |
| US11652162B2 (en) | 2016-04-20 | 2023-05-16 | Silicon Storage Technology, Inc. | Method of forming a three-gate non-volatile flash memory cell using two polysilicon deposition steps |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2013133919A1 (en) | 2013-09-12 |
| KR20140144206A (ko) | 2014-12-18 |
| US20130234223A1 (en) | 2013-09-12 |
| TWI559505B (zh) | 2016-11-21 |
| US9330922B2 (en) | 2016-05-03 |
| EP2823506A4 (en) | 2015-11-04 |
| EP2823506A1 (en) | 2015-01-14 |
| JP2015513221A (ja) | 2015-04-30 |
| EP2823506B1 (en) | 2018-01-10 |
| CN104246985A (zh) | 2014-12-24 |
| US20160225878A1 (en) | 2016-08-04 |
| US9570581B2 (en) | 2017-02-14 |
| KR101541677B1 (ko) | 2015-08-03 |
| JP6113200B2 (ja) | 2017-04-12 |
| CN104246985B (zh) | 2017-05-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8786004B2 (en) | 3D stacked array having cut-off gate line and fabrication method thereof | |
| CN105355602B (zh) | 三维半导体器件及其制造方法 | |
| US9570581B2 (en) | Method of forming a self-aligned stack gate structure for use in a non-volatile memory array | |
| CN102683291B (zh) | 制造3d非易失性存储器件的方法 | |
| US10453745B2 (en) | Semiconductor device and method for fabricating the same | |
| US20160293618A1 (en) | Semiconductor devices | |
| JP2008283095A (ja) | 不揮発性半導体記憶装置及びその製造方法 | |
| CN105470260A (zh) | 三维半导体器件及其制造方法 | |
| TWI641114B (zh) | 使用兩個多晶矽沉積步驟來形成三柵極非揮發性快閃記憶體單元對的方法 | |
| US8921922B2 (en) | Nonvolatile memory device and method for fabricating the same | |
| US8183623B2 (en) | Dual charge storage node memory device and methods for fabricating such device | |
| JP2012094694A (ja) | 不揮発性半導体記憶装置 | |
| TW201810626A (zh) | 製造分裂閘極非依電性快閃記憶體胞元的方法 | |
| CN104022120A (zh) | 三维半导体器件及其制造方法 | |
| US20150263040A1 (en) | Embedded Memory Device With Silicon-On-Insulator Substrate, And Method Of Making Same | |
| TW201737469A (zh) | 減小型分離閘非揮發性快閃記憶體單元及其製造方法 | |
| JP2009267208A (ja) | 半導体装置及びその製造方法 | |
| TWI251323B (en) | Bit line structure and method for fabricating it | |
| KR20120040761A (ko) | 비휘발성 메모리 소자의 제조 방법 | |
| CN109449162B (zh) | 3d存储器件的制造方法及3d存储器件 | |
| US9882033B2 (en) | Method of manufacturing a non-volatile memory cell and array having a trapping charge layer in a trench | |
| KR20090133001A (ko) | 웨이퍼 접합을 이용한 비휘발성 메모리 소자 제조 방법 | |
| JP2010186817A (ja) | 半導体装置及びその製造方法 | |
| JP2009283865A (ja) | 不揮発性半導体記憶装置の製造方法 |