JP6007944B2 - 信号処理装置及び信号処理方法並びに画像形成装置 - Google Patents
信号処理装置及び信号処理方法並びに画像形成装置 Download PDFInfo
- Publication number
- JP6007944B2 JP6007944B2 JP2014106397A JP2014106397A JP6007944B2 JP 6007944 B2 JP6007944 B2 JP 6007944B2 JP 2014106397 A JP2014106397 A JP 2014106397A JP 2014106397 A JP2014106397 A JP 2014106397A JP 6007944 B2 JP6007944 B2 JP 6007944B2
- Authority
- JP
- Japan
- Prior art keywords
- clock
- delay
- signal
- pwm
- delay signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03G—ELECTROGRAPHY; ELECTROPHOTOGRAPHY; MAGNETOGRAPHY
- G03G15/00—Apparatus for electrographic processes using a charge pattern
- G03G15/04—Apparatus for electrographic processes using a charge pattern for exposing, i.e. imagewise exposure by optically projecting the original image on a photoconductive recording material
- G03G15/043—Apparatus for electrographic processes using a charge pattern for exposing, i.e. imagewise exposure by optically projecting the original image on a photoconductive recording material with means for controlling illumination or exposure
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
- B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
- B41J2/00—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
- B41J2/435—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of radiation to a printing material or impression-transfer material
- B41J2/47—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of radiation to a printing material or impression-transfer material using the combination of scanning and modulation of light
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03G—ELECTROGRAPHY; ELECTROPHOTOGRAPHY; MAGNETOGRAPHY
- G03G21/00—Arrangements not provided for by groups G03G13/00 - G03G19/00, e.g. cleaning, elimination of residual charge
- G03G21/14—Electronic sequencing control
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/01—Details
- H03K3/017—Adjustment of width or dutycycle of pulses
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B26/00—Optical devices or arrangements for the control of light using movable or deformable optical elements
- G02B26/08—Optical devices or arrangements for the control of light using movable or deformable optical elements for controlling the direction of light
- G02B26/10—Scanning systems
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Laser Beam Printer (AREA)
- Mechanical Optical Scanning Systems (AREA)
- Control Or Security For Electrophotography (AREA)
- Pulse Circuits (AREA)
- Facsimile Image Signal Circuits (AREA)
Description
また、信号処理回路1の動作を図7のフローチャートに示している。また、信号処理回路1により処理される各種信号の状態をタイムチャートとして図8に示している。
図9において、基準クロック(a0)から遅延信号群(a1)を生成し、所望の遅延信号を選択して変調クロック(a2)を生成している。
しかし、遅延信号群から所望の遅延信号を選択して変調クロックを生成する際に、基準クロックの1パルス内で変調クロックの立ち上がり又は立ち下がりは1回しか変化することができない。このため、図9の例では、8パルス、7パルス、6パルスのように選択パルス数が変動し、平均値で7パルスになっている。
ここで、PWM信号のd11の部分において、右寄せしている画素値=70%の部分に空白部分が発生している。これは、画素値=70%の場合に、1クロックが7パルスであると仮定して、開始を右に2パルス移動させている。しかし、実際には1クロックが8パルスであったため、右端部に1パルス分の空白が生じたためである。
そして、以上のような問題について、以上の特許文献のいずれによっても対処することはできないし、課題としても考慮されていなかった。
(1)画像データの画素に対応するクロックを用いて、画像データに応じた出力信号を生成する信号処理装置であって、複数段の遅延素子を備えた遅延素子群により前記クロックを遅延させて該クロックの1パルスの時間内で複数段階に遅延する遅延信号群を生成する遅延信号群生成部と、前記クロックを所定位相に合致させる位相データと前記クロックを所定周波数に変更する周波数変調係数データとを参照して、周波数と同期状態とが調整された変調同期クロックを前記遅延信号群から生成するクロック調整部と、前記位相データと前記周波数変調係数データと前記変調同期クロックと前記画像データとを参照して、前記画像データの値に応じたパルス幅を有すると共に前記所定位相に同期しつつ前記所定周波数に合致したPWM信号を前記遅延信号群から生成するPWM処理部と、を有する。
(5)上記(1)−(4)において、前記遅延信号群生成部は、前記クロックを分周してから複数段の遅延素子を備えた前記遅延素子群により遅延させて前記遅延信号群を生成する。
(1)画像データの画素に対応するクロックを用いて、画像データに応じた出力信号を生成する際に、複数段の遅延素子を備えた遅延素子群によりクロックを遅延させて該クロックの1パルスの時間内で複数段階に遅延する遅延信号群を生成し、クロックを所定位相に合致させる位相データとクロックを所定周波数に変更する周波数変調係数データとを参照して、周波数と同期状態とが調整された変調同期クロックを遅延信号群から生成し、位相データと周波数変調係数データと変調同期クロックと画像データとを参照して、画像データの値に応じたパルス幅を有すると共に所定位相に同期しつつ所定周波数に合致したPWM信号を遅延信号群から生成している。
ここで、図1と図2に基づいて、画像形成に使用可能な信号処理装置100の構成を詳細に説明する。ここで、図1で機能ブロックとして示した各部を、図2では可能な範囲で具体的回路で示している。但し、本実施形態は、この図2の具体的構成に限定されるものではない。また、図3に基づいて、信号処理装置100を用いた画像形成装置の構成を説明する。
図1に示す信号処理装置100は、制御部101、クロック生成部105、遅延信号群生成部110、クロック調整部120、PWM処理部130、を有して構成される。
また、以上の構成において、クロック調整部120のパルス生成部123は、タイミング演算部122から供給されたタイミング信号に基づいて、セレクタ123aで遅延信号群の中から変調同期クロックの立ち上がりを選択し、セレクタ123bで遅延信号群の中から変調同期クロックの立ち下がりを選択する。そして、選択された変調同期クロックの立ち上がりと立ち下がりとに基づいて、ExOR回路123cで変調同期クロックのパルスを生成する。
以下、図4のフローチャート、図5のタイムチャートを参照して、信号処理装置100の動作、及びこの信号処理装置100を備える画像形成装置の動作を説明する。
以上の構成と動作において、クロック調整部120による変調同期クロック(図5中の(b))の生成とPWM処理部130によるPWM信号(図5中の(c))の生成とに、同一の遅延素子群から得られた同一の遅延信号群(図5中の(a2))を並列的に使用しているため、従来のような複数段の遅延信号を直列に使用する必要がなくなり、遅延信号に含まれる遅延ばらつきの累積などに起因する信号劣化を生じることがなくなる。
以上の実施形態では、信号処理装置100を画像形成に適用することを想定して説明してきたが、これに限定されるものではない。例えば、画像データをディジタルデータと読み替えることで、PWM信号を用いる各種の信号処理に適用可能である。例えば、音声信号のディジタルデータからPWM信号に変換する装置に使用した場合には、遅延ばらつきの累積が無いため、高音質化に寄与することができる。
101 制御部
105 クロック生成部
110 遅延信号群生成部
120 クロック調整部
130 PWM処理部
Claims (11)
- 画像データの画素に対応するクロックを用いて、画像データに応じた出力信号を生成する信号処理装置であって、
複数段の遅延素子を備えた遅延素子群により前記クロックを遅延させて該クロックの1パルスの時間内で複数段階に遅延する遅延信号群を生成する遅延信号群生成部と、
前記クロックを所定位相に合致させる位相データと前記クロックを所定周波数に変更する周波数変調係数データとを参照して、周波数と同期状態とが調整された変調同期クロックを前記遅延信号群から生成するクロック調整部と、
前記位相データと前記周波数変調係数データと前記変調同期クロックと前記画像データとを参照して、前記画像データの値に応じたパルス幅を有すると共に前記所定位相に同期しつつ前記所定周波数に合致したPWM信号を前記遅延信号群から生成するPWM処理部と、
を有することを特徴とする信号処理装置。 - 前記クロック調整部は、前記遅延信号群の中から前記変調同期クロックの立ち上がりと立ち下がりとに合致する遅延信号を選択して該変調同期クロックを生成し、
前記PWM処理部は、前記遅延信号群の中から前記PWM信号の立ち上がりと立ち下がりとに合致する遅延信号を選択して該PWM信号を生成する、
ことを特徴とする請求項1記載の信号処理装置。 - 前記遅延信号群生成部は、前記遅延信号群の何段が前記クロックの1周期に相当するかにより前記遅延信号群の1段あたりの遅延時間を示す遅延量データを生成し、前記遅延信号群と共に前記クロック調整部と前記PWM処理部とに供給し、
前記クロック調整部は、更に前記遅延量データを参照して前記遅延信号群の中から所望の遅延信号を選択して前記変調同期クロックを生成し、
前記PWM処理部は、更に前記遅延量データを参照して前記遅延信号群の中から所望の遅延信号を選択して前記PWM信号を生成する、
ことを特徴とする請求項1−2のいずれか一項に記載の信号処理装置。 - 前記PWM処理部は、前記変調同期クロックに同期させた状態の前記画像データを参照して前記PWM信号を生成する、
ことを特徴とする請求項1−3のいずれか一項に記載の信号処理装置。 - 前記遅延信号群生成部は、前記クロックを分周してから複数段の遅延素子を備えた前記遅延素子群により遅延させて前記遅延信号群を生成する、
ことを特徴とする請求項1−4のいずれか一項に記載の信号処理装置。 - 画像データの画素に対応するクロックを用いて、画像データに応じた出力信号を生成する信号処理方法であって、
複数段の遅延素子を備えた遅延素子群により前記クロックを遅延させて該クロックの1パルスの時間内で複数段階に遅延する遅延信号群を遅延信号群生成部により生成する遅延信号群生成ステップと、
前記クロックを所定位相に合致させる位相データと前記クロックを所定周波数に変更する周波数変調係数データとを参照して、周波数と同期状態とが調整された変調同期クロックをクロック調整部が前記遅延信号群から生成するクロック調整ステップと、
前記位相データと前記周波数変調係数データと前記変調同期クロックと前記画像データとを参照して、前記画像データの値に応じたパルス幅を有すると共に前記所定位相に同期しつつ前記所定周波数に合致したPWM信号をPWM処理部が前記遅延信号群から生成するPWM処理ステップと、
を有することを特徴とする信号処理方法。 - 前記クロック調整ステップは、前記遅延信号群の中から前記変調同期クロックの立ち上がりと立ち下がりとに合致する遅延信号を選択して該変調同期クロックを生成し、
前記PWM処理ステップは、前記遅延信号群の中から前記PWM信号の立ち上がりと立ち下がりとに合致する遅延信号を選択して該PWM信号を生成する、
ことを特徴とする請求項6記載の信号処理方法。 - 前記遅延信号群生成ステップは、前記遅延信号群の何段が前記クロックの1周期に相当するかにより前記遅延信号群の1段あたりの遅延時間を示す遅延量データを生成し、前記遅延信号群と共に前記クロック調整部と前記PWM処理部とに供給し、
前記クロック調整ステップは、更に前記遅延量データを参照して前記遅延信号群の中から所望の遅延信号を選択して前記変調同期クロックを生成し、
前記PWM処理ステップは、更に前記遅延量データを参照して前記遅延信号群の中から所望の遅延信号を選択して前記PWM信号を生成する、
ことを特徴とする請求項6−7のいずれか一項に記載の信号処理方法。 - 前記PWM処理ステップは、前記変調同期クロックに同期させた状態の前記画像データを参照して前記PWM信号を生成する、
ことを特徴とする請求項6−8のいずれか一項に記載の信号処理方法。 - 前記遅延信号群生成ステップは、前記クロックを分周してから複数段の遅延素子を備えた前記遅延素子群により遅延させて前記遅延信号群を生成する、
ことを特徴とする請求項6−9のいずれか一項に記載の信号処理方法。 - 請求項1乃至請求項5のいずれか一項に記載の信号処理装置と、
前記信号処理装置により生成されるPWM信号を用いて画像を形成する画像形成部と、
を有することを特徴とする画像形成装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014106397A JP6007944B2 (ja) | 2014-05-22 | 2014-05-22 | 信号処理装置及び信号処理方法並びに画像形成装置 |
US14/686,349 US9541855B2 (en) | 2014-05-22 | 2015-04-14 | Signal processing device, signal processing method, and image forming apparatus |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014106397A JP6007944B2 (ja) | 2014-05-22 | 2014-05-22 | 信号処理装置及び信号処理方法並びに画像形成装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2015221513A JP2015221513A (ja) | 2015-12-10 |
JP6007944B2 true JP6007944B2 (ja) | 2016-10-19 |
Family
ID=54555975
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014106397A Expired - Fee Related JP6007944B2 (ja) | 2014-05-22 | 2014-05-22 | 信号処理装置及び信号処理方法並びに画像形成装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US9541855B2 (ja) |
JP (1) | JP6007944B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9674911B2 (en) * | 2015-07-23 | 2017-06-06 | Dialog Semiconductor Inc. | Arbitrary pulse alignment to reduce LED flicker |
JP6639200B2 (ja) * | 2015-11-20 | 2020-02-05 | キヤノン株式会社 | 画像形成装置 |
US10802037B2 (en) * | 2018-12-14 | 2020-10-13 | Semiconductor Components Industries, Llc | Methods and systems for motor control |
JP7296039B2 (ja) * | 2019-05-23 | 2023-06-22 | 京セラドキュメントソリューションズ株式会社 | 画像形成装置 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3815145B2 (ja) * | 1998-09-29 | 2006-08-30 | コニカミノルタホールディングス株式会社 | クロック発生回路 |
JP3767274B2 (ja) * | 1999-09-24 | 2006-04-19 | コニカミノルタホールディングス株式会社 | 画像形成装置 |
JP4497620B2 (ja) | 2000-02-08 | 2010-07-07 | キヤノン株式会社 | クロック制御装置及び方法とそれを用いた画像形成装置 |
JP2001268359A (ja) * | 2000-03-17 | 2001-09-28 | Konica Corp | Pwm回路及び画像形成装置 |
US20030223523A1 (en) * | 2002-05-31 | 2003-12-04 | Kouichi Takaki | Signal-controlling apparatus and image-forming apparatus |
JP2004046597A (ja) * | 2002-07-12 | 2004-02-12 | Konica Minolta Holdings Inc | 信号制御装置および画像形成装置 |
JP4699699B2 (ja) * | 2004-01-15 | 2011-06-15 | 株式会社東芝 | ビーム光走査装置及び画像形成装置 |
JP4820667B2 (ja) * | 2006-03-06 | 2011-11-24 | 株式会社リコー | 画像形成装置 |
JP5402072B2 (ja) | 2009-02-23 | 2014-01-29 | 株式会社リコー | 光源駆動装置、光走査装置及び画像形成装置 |
-
2014
- 2014-05-22 JP JP2014106397A patent/JP6007944B2/ja not_active Expired - Fee Related
-
2015
- 2015-04-14 US US14/686,349 patent/US9541855B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
US20150338763A1 (en) | 2015-11-26 |
JP2015221513A (ja) | 2015-12-10 |
US9541855B2 (en) | 2017-01-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6007944B2 (ja) | 信号処理装置及び信号処理方法並びに画像形成装置 | |
US7382146B2 (en) | Semiconductor testing apparatus | |
JP2006319399A (ja) | パルス幅変調回路及び多相クロック生成回路 | |
JP6990313B2 (ja) | 半導体集積回路 | |
JP4213132B2 (ja) | タイミングリカバリ回路及び間引きクロック生成方法 | |
JP4379380B2 (ja) | 水平レジスタ転送パルス生成回路及び撮像装置 | |
JP2006226791A (ja) | 試験装置、タイミング発生器、及びプログラム | |
TW200937865A (en) | Delay circuit and method to delay a signal | |
JP5148398B2 (ja) | デマルチプレクサ | |
JPWO2012086017A1 (ja) | データ受信回路、情報処理装置、データ受信プログラムおよびデータ受信方法 | |
JPWO2012131920A1 (ja) | 位相補正回路及び位相補正方法 | |
JP2011160084A (ja) | クロック出力方法、クロック出力回路及び画像形成装置 | |
JP6642147B2 (ja) | 同期化装置、同期化方法、およびプログラム | |
JP4940726B2 (ja) | クロック遅延補正回路 | |
JP3116600B2 (ja) | タイミングジェネレータ | |
WO2016208077A1 (ja) | 電磁アクチュエータ駆動装置 | |
JP6082419B2 (ja) | データ信号発生装置及びデータ信号発生方法 | |
JP2011055118A (ja) | スペクトラム拡散クロック生成装置 | |
JP2011155360A (ja) | 同期信号生成装置、同期信号生成方法 | |
JP2013121074A (ja) | 信号処理装置及び画像形成装置 | |
JP2007110762A (ja) | 半導体装置 | |
JP4412775B2 (ja) | 遅延信号生成装置およびその遅延量を調整する方法 | |
CN116491071A (zh) | 具有任意频率获取的低抖动时钟倍频器电路和方法 | |
JP2008136197A (ja) | 多相クロック生成回路 | |
JP2018160754A (ja) | 出力信号状態変更装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20151119 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160816 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20160817 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160829 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6007944 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |