JP3815145B2 - クロック発生回路 - Google Patents
クロック発生回路 Download PDFInfo
- Publication number
- JP3815145B2 JP3815145B2 JP27655199A JP27655199A JP3815145B2 JP 3815145 B2 JP3815145 B2 JP 3815145B2 JP 27655199 A JP27655199 A JP 27655199A JP 27655199 A JP27655199 A JP 27655199A JP 3815145 B2 JP3815145 B2 JP 3815145B2
- Authority
- JP
- Japan
- Prior art keywords
- clock
- delay
- unit
- reference clock
- image
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Laser Beam Printer (AREA)
- Mechanical Optical Scanning Systems (AREA)
- Facsimile Scanning Arrangements (AREA)
- Controls And Circuits For Display Device (AREA)
- Manipulation Of Pulses (AREA)
Description
【０００１】
【発明が属する技術分野】
本発明はクロック発生回路に関し、さらに詳しくは、所定時間内の駆動クロックのパルス数が所定数になるように調整するクロック発生回路に関する。
【０００２】
【従来の技術】
画像形成装置では、画像データに応じて変調したレーザビームを主走査方向に走査し、副走査方向に回転する像担持体上に画像を形成している。この場合に、ドットクロックと呼ばれる駆動クロックを基準にして、レーザビームを画像データで変調している。
【０００３】
したがって、所定のドットクロック数に応じて、像担持体上に形成される主走査方向における画像の長さが常に一定になるようにドットクロックを生じる必要がある。
【０００４】
また、近年では記録紙上にカラー画像を得るために像担持体近傍に帯電，露光，現像の各手段を有するユニットを複数備えて、像担持体の１回転内に像担持体上にカラートナー像を形成し、一括して記録紙上に転写を行うカラー画像形成装置が開発されている。また、中間転写体近傍に複数の像担持体を有し、各像担持体の周囲に帯電，露光，現像，転写手段を備え、各像担持体上に形成されたトナー像を中間転写体に順次転写して行き、中間転写体に担持されたカラートナー像を一括して転写紙上に転写を行うカラー画像形成装置も開発されている。
【０００５】
【発明が解決しようとする課題】
前者のような画像形成装置において、主走査を行うポリゴンミラーの回転数の変動や、光学系の収差などによって、所定のドットクロック数に応じて像担持体上に形成される画像の長さがばらつく場合がある。
【０００６】
また、後者のように複数の露光手段を用いて像担持体上または中間転写体上にカラートナー像を形成するようなカラー画像形成装置においては、各露光手段のポリゴンミラーやレンズ等の光学系の特性のばらつきによって各露光手段間において像担持体上に形成される主走査方向における画像の長さにばらつきを生じ、それが原因となって色ずれが生じる。
【０００７】
以上のような場合、ドットクロックの立ち上がりのタイミング（位相）や周波数を微妙に調整できることが好ましい。
このような位相や周波数の調整を可能にする回路として、ＶＣＸＯ（電圧制御型水晶発振器）やＤＤＳ（ディジタルダイレクトシンセサイザ）などが知られている。
【０００８】
このＶＣＸＯやＤＤＳは精度の点では問題がないが、装置が高価になること、独立したデバイスであってシステムの１チップ化（集積回路化）に不向きである、などの点から画像形成装置のドットクロックの生成には適していない。
【０００９】
本発明は、上記の課題を解決するためになされたものであって、その目的は、外付け部品を使わず一つの集積回路内で、所定時間内に発生するパルス数が所定数になるようなドットクロックを生成することが可能なクロック発生回路を提供することにある。
【００１０】
【課題を解決するための手段】
すなわち、課題を解決する手段としての本発明は以下に説明するようなものである。
【００１７】
（１）所定間隔でパルスを発生させる基準クロック生成部と、前記基準クロック生成部によって生成された基準クロックを遅延させて、位相の異なる複数の遅延クロック群を生成する遅延クロック生成部と、前記遅延クロック生成部によって生成された複数の遅延クロックのうち、インデックス信号に同期した一の遅延クロックを第１同期ポイント情報として検出すると共に、前記一の遅延クロックとは異なる前記インデックス信号に同期した遅延クロックを第２同期ポイント情報として検出する同期検出部と、前記同期検出部において検出された第１同期ポイント情報と第２同期ポイント情報とから、基準クロック１周期分の遅延時間が得られる前記遅延クロック群の段数を意味する周期段数を求め、この周期段数に起因する前記遅延クロック１段あたりの遅延時間に基づいて前記複数の遅延クロックの中から、位相の異なる遅延クロックを順次選択する切替制御部と、を有し、前記切替制御部により選択された位相の異なる遅延クロックを合成することによって所定時間内に発生するパルス数を、前記基準クロックが発生するパルス数とは異なる所定数にしたクロックを生成する、ことを特徴とするクロック発生回路である。
【００１８】
このクロック発生回路では、複数の遅延クロックのうち、インデックス信号に同期した一の遅延クロックを第１同期ポイント情報として検出すると共に、前記一の遅延クロックとは異なる前記インデックス信号に同期した遅延クロックを第２同期ポイント情報として検出し、第１同期ポイント情報と第２同期ポイント情報とから基準クロック１周期分の遅延時間が得られる前記遅延クロック群の段数を意味する周期段数を求め、この周期段数に起因する前記遅延クロック１段あたりの遅延時間に基づいて複数の遅延クロックの中から、位相の異なる遅延クロックを順次選択するようにしている。
【００１９】
すなわち、クロック周波数を微調整して合わせるのではなく、クロック周波数は変えずに、位相を細かく変えた遅延クロックを、遅延クロックの周期段数に基づいて所定時間内に順次選択することで、所定時間内のパルス数を、基準クロックが発生するパルス数とは異なる所定数に合わせるようにしている。
【００２０】
この結果、外付け部品を使わず一つの集積回路内で、所定の時間内に発生するパルス数が、基準クロックが発生するパルス数とは異なる所定数になるようなドットクロックを生成することが可能になる。
（２）所定間隔でパルスを発生させる基準クロック生成部と、前記基準クロック生成部によって生成された基準クロックを遅延させて、位相の異なる複数の遅延クロック群を生成する遅延クロック生成部と、前記遅延クロック生成部によって生成された複数の遅延クロックのうち、インデックス信号に同期した一の遅延クロックと、前記一の遅延クロックとは異なる前記インデックス信号に同期した遅延クロックとから、基準クロック１周期分の遅延時間が得られる前記遅延クロック群の段数を意味する周期段数を求め、この周期段数に起因する前記遅延クロック１段あたりの遅延時間に基づいて前記複数の遅延クロックの中から、位相の異なる遅延クロックを順次選択する切替制御部と、を有し、前記切替制御部により選択された位相の異なる遅延クロックを合成することによって所定時間内に発生するパルス数を、前記基準クロックが発生するパルス数とは異なる所定数にしたクロックを生成する、ことを特徴とするクロック発生回路である。
【００２１】
このクロック発生回路では、遅延クロック生成部によって生成された複数の遅延クロックのうち、インデックス信号に同期した一の遅延クロックと、前記一の遅延クロックとは異なる前記インデックス信号に同期した遅延クロックとから、基準クロック１周期分の遅延時間が得られる遅延クロック群の段数を意味する周期段数を求め、この周期段数に起因する前記遅延クロック１段あたりの遅延時間に基づいて、複数の遅延クロックの中から位相の異なる遅延クロックを順次選択し、所定時間内に発生するパルス数を、基準クロックが発生するパルス数とは異なる所定数にするようにしている。
【００２２】
すなわち、クロック周波数を微調整して合わせることなく、クロック周波数は変えずに、位相を細かく変えた遅延クロックを、遅延クロックの周期段数に基づいて所定時間内に順次選択することで、所定時間内のパルス数を、基準クロックが発生するパルス数とは異なる所定数にすることを行っている。
【００２３】
この結果、外付け部品を使わず一つの集積回路内において、所定の時間内に発生するパルス数が、基準クロックが発生するパルス数とは異なる所定数になるようなドットクロックを生成することが可能になる。
【００２４】
【発明の実施の形態】
以下、図面を参照して、本発明のクロック発生回路の実施の形態例を詳細に説明する。まず、本発明の一実施の形態例のクロック発生回路を適用することが可能なカラー画像形成装置の機械的な構成図である図１０を用いて、カラー画像形成装置の全体構成を説明する。
【００２５】
なお、本実施の形態例の画像形成装置は、多色の画像形成装置であり、ここでは、Ｙ(イエロー)，Ｍ(マゼンタ)，Ｃ(シアン)，Ｋ(黒)の４色のトナーを使用するカラー画像形成装置を例にする。
【００２６】
最初に、上ローラ３と下ローラ５と横ローラ７とに巻回された無端ベルト状の像担持体(感光体)１は、上ローラ３と下ローラ５とにより上下方向に張架され、図中の矢印Ｉ方向に駆動される。
【００２７】
さらに、像担持体１が下から上へ移動する面には、像担持体１によって形成された閉空間方向に像担持体１を押圧し、像担持体１を閉空間方向に案内するガイド手段としての押圧ローラ９が設けられている。
【００２８】
像担持体１が下から上へ移動する面の上部には、像担持体１に摺接し、像担持体１上の現像剤を除去するクリーニング手段１１が設けられている。
クリーニング手段１１の下方には、クリーニング手段１１によって除去された現像剤を捕集する捕集手段としての回収ボックス２１が像担持体１に沿って設けられている。
【００２９】
次に、像担持体１に対して潜像を形成する潜像形成手段の説明を行なう。本実施の形態例の画像形成装置は、４色のカラー画像形成装置であるので、各色に応じて四つの潜像形成手段を有している。
【００３０】
すなわち、像担持体１に対してレーザ光を用いてＹ(イエロー)用の潜像を形成するＹ光学書き込み部２５と、像担持体１に対してレーザ光を用いてＭ(マゼンタ)用の潜像を形成するＭ光学書き込み部２７と、像担持体１に対してレーザ光を用いてＣ(シアン)用の潜像を形成するＣ光学書き込み部３１と、像担持体１に対してレーザ光を用いてＫ(黒)用の潜像を形成するＫ光学書き込み部である。
【００３１】
次に、現像器の説明を行なう。像担持体１上に形成された各色の静電潜像を現像する四つの現像器が設けられている。すなわち、Ｙ光学書き込み部２５で形成された潜像を現像するＹ現像器４２と、Ｍ光学書き込み部２７で形成された潜像を現像するＭ現像器４３と、Ｃ光学書き込み部２９で形成された潜像を現像するＣ現像器４５と、Ｋ光学書き込み部３１で形成された潜像を現像するＫ現像器４７である。
【００３２】
また、各色の現像器４２,４３,４５,４７に対応して、像担持体１に電荷を付与する帯電手段の帯電極が設けられている。すなわち、Ｙ用の帯電極６１と、Ｍ用の帯電極６３と、Ｃ用の帯電極６５と、Ｋ用の帯電極６７である。さらに、本実施の形態例の各色の帯電手段は、像担持体１上の帯電電位を制御するグリッド７１,７３,７５,７７を有している。
【００３３】
８１は給紙部で、転写材としての転写紙Ｐが収納されたカセット８３が設けられている。このカセット８３の転写紙Ｐは、搬送ローラ８５により搬出され、搬送ローラ対８７,レジストローラ８８により挟持搬送され、転写手段９１に給送される。
【００３４】
転写手段９１には、像担持体１と異なる極性の電位に保たれた転写ローラ９２が設けられ、この転写ローラ９２は横ローラ７と協働して像担持体１を挟むように設けられている。
【００３５】
１００は熱ローラ対１０１の挟着により、転写紙Ｐに熱,圧力を加え、トナーを転写紙Ｐに融着させる定着部、１１０は熱定着を終えた転写紙Ｐを排紙トレイ１１１まで挟持搬送する搬送ローラ対である。
【００３６】
また、１２０は装置外に設けられた給紙部から搬送された別サイズの転写紙Ｐが通る給紙路である。
次に、上記構成の画像形成装置の全体の動作を説明する。像担持体１が矢印Ｉ方向に駆動されると、帯電極６１及びグリッド７１からなるＹ用の帯電手段により、像担持体１上は所定の帯電電位となる。
【００３７】
次に、Ｙ光学書き込み部２５により、像担持体１に静電潜像が形成される。そして、Ｙ現像器４２の現像スリーブ５５に担持された現像剤中のトナーがクーロン力により像担持体１上に移動し、像担持体１上にトナー像が形成される。
【００３８】
これと同様な動作を残りの色、すなわち、Ｍ，Ｃ，Ｋについて行い、像担持体１上のＹ，Ｍ，Ｃ，Ｋのトナー像を形成する。
一方、給紙部８１からは、転写紙Ｐが、搬送ローラ８５,搬送ローラ対８７によって転写手段９１に向け給送される。
【００３９】
給送された転写紙Ｐは、レジストローラ８８により、像担持体１上のトナー画像とタイミング調整した上で、同期して転写手段９１に給送され、転写手段９１の転写ローラ９２により帯電され、像担持体１上の現像剤像が転写紙Ｐに転写される。
【００４０】
次に、転写紙Ｐは、定着部１００で加熱,加圧され、トナーが転写紙Ｐに融着され、搬送ローラ対１１０により排紙トレイ１１１上に排出される。
また、転写が終了した像担持体１上の余剰のトナーは、クリーニング手段１１のブレード１７により除去され、回収ボックス２１内に貯留される。
【００４１】
なお、光学書き込み部の構成は、図９のようになっている。すなわち、回路部４８０で生成された信号に基づいて、ＬＤ４７０が発光する。そして、ＬＤ４７０からのレーザビームは、コリメータレンズ４９１、シリンドリカルレンズ４９２を通った後にポリゴンミラー４９３で走査され、ｆθレンズ４９４、シリンドリカルレンズ４９５を通過して像担持体１に書き込まれる。なお、ポリゴンミラーで走査されたレーザビームの一部はインデックスセンサ４０２に導かれて、タイミングが検出される。
【００４２】
以下、図面を参照して、本発明のクロック発生回路の実施の形態例を詳細に説明する。
＜第１実施例のクロック発生回路の構成＞
図１は本発明の第１実施例の電気的な全体構成を示す構成図である。この図１において、１は画像が形成される像担持体、２００は後述するドットクロックを発生するための制御手段としてのＣＰＵ、２１０は像担持体１に形成される所定の画像からの反射光を読み取ってずれを検出するための反射型センサ、２５０はドットクロックに同期して画像信号を読み出し、画像信号の信号値に応じたパワーのレーザビームを像担持体１に対して出力するＹ露光ユニット、２７０はドットクロックに同期して画像信号を読み出し、画像信号の信号値に応じたパワーのレーザビームを像担持体１に対して出力するＭ露光ユニット、２９０はドットクロックに同期して画像信号を読み出し、画像信号の信号値に応じたパワーのレーザビームを像担持体１に対して出力するＣ露光ユニット、３１０はドットクロックに同期して画像信号を読み出し、画像信号の信号値に応じたパワーのレーザビームを像担持体１に対して出力するＫ露光ユニットである。
【００４３】
また、図２は上述したＹ露光ユニット２５０，Ｍ露光ユニット２７０，Ｃ露光ユニット２９０，Ｋ露光ユニット３１０内の電気的な露光ユニット４００の回路構成を、ＣＰＵ２００などと共に示すブロック図である。なお、この図２では、露光ユニット４００を一つのみ示すが、実際には同等なものがＹ・Ｍ・Ｃ・Ｋのそれぞれに存在しているものとする。
【００４４】
この図２において、ディレイチェーン部４１０は入力クロック（基準クロック発生部４０１からの基準クロック）を遅延させて位相が少しずつ異なる複数の遅延クロック（図２▲１▼）を得るための、本発明の遅延部を構成するディレイ素子群である。ここで、図３に示すごとく、ディレイチェーン部４１０は、位相が少しずつ異なる遅延クロックについて、基準クロックの２周期分以上にわたって生成できる段数になるようにチェーン状にディレイ素子が縦続接続されていることが好ましい。
【００４５】
なお、基準クロック発生部４０１は、個々の露光ユニットにそれぞれ内蔵されていてもよいが、単一の基準クロック発生部４０１からそれぞれの露光ユニットに基準クロックを分配してもよい。
【００４６】
また、インデックスセンサ４０２はレーザビームの走査における基準位置を検出するものである。
図７はインデックス信号および各ディレイ素子から出力される遅延クロックを示す。
【００４７】
同期クロック検出部４２０はインデックスセンサ４０２での検出信号を受け、遅延クロック群の中でインデックス信号に同期している遅延クロックの段番号（同期ポイント）を検出する検出手段であり、同期ポイント情報（図２▲２▼）を出力する。ここで、同期クロック検出部４２０は、遅延クロック群の中で、最初にインデックス信号に同期している第１同期ポイント情報ＳＰ１と、２番目にインデックス信号に同期している第２同期ポイント情報ＳＰ２と、を出力できることが好ましい。
【００４８】
図７において、第１同期ポイント情報ＳＰ１はディレイ素子ＤＬ２０の遅延クロックの同期ポイント、第２同期ポイント情報ＳＰ２はディレイ素子ＤＬ５０の遅延クロックの同期ポイントを示す。
【００４９】
画像先端制御部４３０は同期クロック検出部４２０からの同期ポイント情報（図２▲２▼）を受け、ＣＰＵ２００からの画像先端ずれ情報（図１▲５▼，図２▲５▼）をもとに補正同期ポイント情報（図２▲３▼）を出力する。
【００５０】
遅延クロック切り替え制御部４４０は、画像先端制御部４３０からの補正同期ポイント情報（図２▲３▼）と、ＣＰＵ２００からの周波数ずれ情報（図２▲６▼）とに基づいて、位相補正量を求め、遅延クロック群の中からどの位相の遅延クロックを選択すべきかのセレクト信号（図２▲４▼）を出力するものである。
【００５１】
なお、画像先端ずれ情報と周波数ずれ情報とについては、後述する。
遅延クロックセレクト部４５０は遅延クロック切り替え制御部４４０からのセレクト信号を受け、遅延クロック群の中から対応する位相の遅延クロックを選択し、ドットクロックとして出力するものである。
【００５２】
そして、ＰＷＭ部４６０はドットクロックと画像信号とを受けて、レーザダイオード（ＬＤ）４７０を駆動するための信号を発生する。ＬＤ４７０からは画像信号の値に応じてパルス幅変調されたレーザビームが、像担持体１に向けて照射される。
【００５３】
また、図４に示すように、遅延クロック切り替え制御部４４０は、周波数ずれ情報に応じた位相補正量を補正カウント値（カウントロードデータ）として求める補正量演算部４４１と、カウントロードデータをカウントすることで遅延クロックの選択段数を切替えるためのカウントデータを生成する切替カウンタ４４２と、カウントデータと同期ポイント情報とを参照して遅延クロック群の中からどの位相の遅延クロックを選択すべきかのセレクト信号を出力するセレクト信号演算部４４３とを有している。なお、切替カウンタ４４２では、遅延クロックの切替ポイントを毎ラインごとに切り替えることが、切り替えを目立たなくする点で望ましい。
【００５４】
＜ずれ検出の原理＞
ここで、図５を参照してずれ検出の様子について簡単に説明する。露光ユニット２５０，２７０，２９０，３１０により所定のパターン（ここでは、「フ」字状のパターン）の画像を、像担持体上の主走査方向先端側に形成する。像担持体上には実線で示すパターンが形成されているが、本来は破線で示す基準パターンが形成される予定であったとする。
【００５５】
ここでは、露光ユニットや各光学系の収差などにより、主走査方向にｄｘのずれが発生している。この場合に、像担持体を副走査方向に移動させつつ、パターンを読み取れる位置に配置された反射型センサ２１０で読み取りを行うことで、「フ」字状のパターンの横線から斜線までの距離Ｙ’に相当する読み取り時間が得られる。
【００５６】
像担持体の副走査方向の移動速度と、実線と破線間での横線と斜線の読み取り時間差とにより、距離Ｙ’が得られることで、予めフォトセンサの検出位置における距離Ｙoは求めうるため、ｄｙ＝Ｙ’−Ｙoにより、ｄｙを求めることもできる。
【００５７】
つぎに、横線と斜線とがなす角度をθとすると、ｄｘ＝ｄｙ／ｔａｎθで、主走査方向のずれｄｘも求められる。
【００５８】
したがって、Ｙ，Ｍ，Ｃ，Ｋの各色について、このような所定のパターンの形成と読み取りとを行うことで、主走査方向の先端の画像のずれ状態（画像先端ずれ情報）を検出することが可能になる。
【００５９】
また、同一副走査位置であって、主走査方向先端側と主走査方向末端側とに同じ形状の「フ」字状のパターンを形成し、その間隔を測定することによって主走査方向の画像の伸び縮みに関するずれ状態（周波数ずれ情報）を検出することができる。
【００６０】
そして、ＣＰＵ２００がこのような処理を行って、画像先端ずれ情報（図１▲５▼、図２▲５▼）および周波数ずれ情報（図１▲６▼、図２▲６▼）として露光ユニットに供給する。
【００６１】
＜クロック発生回路の動作＞
つぎに、この第１実施例のクロック発生回路の動作の説明を行う。ここでは、Ｙ，Ｍ，Ｃ，Ｋの４色の画像形成を行う画像形成装置に適用した場合を例にして説明を行う。
【００６２】
なお、この実施の形態例のクロック発生回路を用いる画像形成装置は、Ｙ露光ユニット２５０，Ｍ露光ユニット２７０，Ｃ露光ユニット２９０，Ｋ露光ユニット３１０を備えており、ベルト状の像担持体が１回転する間に４色の画像を形成する装置や、Ｙ，Ｍ，Ｃ，Ｋの各色毎に露光ユニットと感光体ドラムとを備えていて１パスで画像形成を行う装置などが該当する。
【００６３】
すなわち、複数の露光ユニットを備えていて、同一の基準クロックを使用しても色ずれが発生する可能性のある画像形成装置であれば、このような形式以外の各種の画像形成装置に適用することが可能である。
【００６４】
＜動作例(1)＞
まず、図６のタイムチャートを参照し、ある特定の１色について、周波数ずれ情報を参照して、ドットクロックとして使用される遅延クロックをある時間毎にシフトさせ、ドットクロックのパルス数が、基準クロックが発生するパルス数とは異なる所定数になるようにすると共に、この所定数のパルスを発生させる時間が所定時間になるように調整する動作について説明する。
【００６５】
前述した所定パターンの形成と読み取りとによって検出された周波数ずれを示す周波数ずれ情報ＥＲ，基準クロックの周波数から求められるクロック周期ＴＣのクロック周期情報，主走査方向に形成すべき画素数ＰＨを示す１ライン画素数情報が、ＣＰＵ２００から補正量演算部４４１に与えられる。
【００６６】
また、同期クロック検出部４２０からの第１同期ポイント情報ＳＰ１と第２同期ポイント情報ＳＰ２とから、周期段数（基準クロック１周期分の遅延が得られる遅延素子段数）ＮＳを求める。
【００６７】
また、ＣＰＵ２００はずれ方向情報をセレクト信号演算部４４３に与えており、主走査方向に伸びたずれに対しては縮める補正を行うための「−補正」，主走査方向に縮んだずれに対しては伸ばす補正を行うための「＋補正」の情報を与える。ここでは、「−補正」の場合を例にする。
【００６８】
前述した所定パターンの形成とその測定により、周波数ずれ情報ＥＲおよびずれ方向情報が求められているとする。ここでは、ＥＲ＝６ｎｓ，ずれ方向情報＝「−補正」であり、すなわち、画像が伸びていたために縮ませるように補正することを示していたと仮定する。
【００６９】
まず、同期クロック検出部４２０がインデックスセンサ４０２からのインデックス信号の立ち上がりを参照して、第１同期ポイント情報ＳＰ１及び第２同期ポイント情報ＳＰ２を求める。
【００７０】
前記第１同期ポイント情報ＳＰ１はインデックス信号の立ち上がりに同期したディレイチェーン部４１０ディレイ素子の段番号を示しており、前記第２同期ポイント情報ＳＰ２は前記第１同期ポイント情報ＳＰ１から基準クロック１周期分遅れたディレイチェーン部４１０ディレイ素子の段番号を示している。
【００７１】
ここでは、ＳＰ１＝２０，ＳＰ２＝５０であったとする。なお、この様子を図７に示す。ここでは、２０段目のＤＬ２０（図７（ｃ））の遅延クロックと、このＤＬ２０からクロック１周期分遅れた５０段目のＤＬ５０（図７（ｍ））の遅延クロックとが、インデックス信号の立ち上がり（図７（ａ））に同期している状態を示している。
【００７２】
つぎに、前記第１同期ポイント情報ＳＰ１と第２同期ポイント情報ＳＰ２から、周期段数ＮＳを求める。ここで、前記周期段数ＮＳは、基準クロック１周期分の時間が何段のディレイ素子の遅延時間に相当するかを示している。本実施の形態例では、周期段数ＮＳ＝ＳＰ２−ＳＰ１より、ＮＳ＝３０となる。
【００７３】
また、１段あたりのディレイ素子の遅延時間ＤＴを、前記ＮＳ及び基準クロックの周期から求める。たとえば、基準クロック周期ＴＣが３０ｎｓであった場合はＮＳ＝３０であるので、ＤＴ＝ＴＣ／ＮＳよりＤＴ＝１ｎｓとなる。
【００７４】
１段あたりのディレイ素子の遅延時間は、集積回路の温度状態や集積回路に供給される電源電圧の変動などに起因して変動するので、ある場合には１．５ｎｓになったり、０．５ｎｓになったりすることが考えられる。しかしながら、基準クロック周期ＴＣは変化しないため、周期段数ＮＳを求めることにより、測定時の１段あたりのディレイ素子の遅延時間を正確に求めることができる。
【００７５】
そして、適正な画像信号を得るためには最終的にディレイ素子何段分ずらすかを示す切替段数ＮＣを、周波数ずれ情報ＥＲ，ずれ方向情報及び遅延時間ＤＴから求める。ここでは、ＥＲ＝６ｎｓ，ずれ方向情報＝「−補正」，ＤＴ＝１ｎｓより、切替段数ＮＣ＝−６となる。
【００７６】
以上の切替段数ＮＣより、適正な画像信号を得るためには最終的にディレイ素子の段数を６段分進めればよい。すなわち、インデックス信号の立ち上がりに同期して最初は５０段目のディレイ素子からの遅延クロックをドットクロックとして採用し、その後カウンタによりある時間毎にセレクト信号に同期して１走査ライン中において、４９段目，４８段目，４７段目，４６段目，４５段目の遅延クロックを順次置き換えてドットクロックとして採用していき、最終的には４４段目からの遅延クロックをドットクロックとして採用するようにすればよい。
【００７７】
この様子を図６に示す。図６（ｆ）が最終的に４４段目の遅延クロックをドットクロックとして採用した様子を示している。
【００７８】
なお、切替段数ＮＣが周期段数ＮＳより大きい場合には、セレクト信号を循環させるようにすればよい。上述した例で、ＳＰ１＝２０，ＳＰ２＝５０，周期段数３０の場合の「−補正」では、セレクト信号が５０，４９，…，２１，２０，となった時点で、セレクト信号の２０とセレクト信号の５０とは等しい位相であるので、次は４９，４８，…とすればよい。すなわち、５０，４９，…，２１，２０（＝５０），４９，４８…，となる。また、「＋補正」においても同様にセレクト信号を循環させるようにすればよい。
【００７９】
このようなセレクト信号を受けた遅延クロックセレクト部４５０では、ディレイチェーン部４１０からの遅延クロック群の中から、５０段目，４９段目，４８段目，４７段目，…のように遅延クロックの選択を行って、ドットクロックとして露光ユニットに供給する（図６（ｇ））。
【００８０】
この場合には遅延クロック群の中から、５０段目，４９段目，４８段目，４７段目，…と選択することで、最初はインデックス信号に同期した遅延クロック（５０段目の遅延クロック）が得られ、その後切替カウンタ４４２でカウントアップされるたびに１ライン内で定期的に徐々に遅延の少ない（位相が進んだ）遅延クロック（４９段目，４８段目，４７段目，…）が得られる（図６（ｆ））。この結果、「−補正」が実現され、最終的に主走査方向に伸びているずれを６ｎｓだけ縮めるような補正が実行される。
【００８１】
また、「＋補正」の場合には、第１同期ポイント情報ＳＰ１を初期値として、遅延クロック群の中から、２０段目，２１段目，２２段目，２３段目，…と選択することで、最初はインデックス信号に同期した遅延クロック（２０段目の遅延クロック）が得られ、徐々に遅延の多い（位相が遅れた）遅延クロック（２１段目，２２段目，２３段目，…）が得られる。この結果、「＋補正」が実現され、最終的に１ライン内で主走査方向に縮んでいるずれを伸ばすような補正が実行される。
【００８２】
すなわち、ずれ情報を参照して、基準クロックのパルスをある時間毎にシフトさせ、パルス数が１ライン内で、基準クロックが発生するパルス数とは異なる所定数になるようにすると共に、この所定数のパルスを発生させる時間が所定時間になるような調整が行える。
【００８３】
なお、以上の動作を行う際に、Ｖ＿ＶＡＬＩＤがアクティブである期間中は、Ｈ＿ＶＡＬＩＤにかかわらず、前記切替カウンタ４４２を動作させつづけるようにする。このようにすることで、各水平ラインでランダムな位置で上述した切替えが行われるようになり、画像においてドットクロックの切替えが目立たなくなる。
【００８４】
＜動作例(2)＞
つぎに、図８のタイムチャートを参照し、Ｙ，Ｍ，Ｃ，Ｋの４色について、周波数ずれ情報を参照して、遅延クロックのパルスをある時間毎にシフトさせ、パルス数が、基準クロックが発生するパルス数とは異なる所定数になるようにすると共に、この所定数のパルスを発生させる時間が所定時間になるように調整する動作について説明する。
【００８５】
また、この動作例では、具体的数値を用いて説明を行う。なお、ここでは、Ｙの画像を基準にして、Ｙに対するＭＣＫの相対的なずれ（ＥＲym，ＥＲyc，ＥＲyk）を検出し、Ｍ，Ｃ，ＫをＹに合わせるような補正を行う場合を例にして説明する。
【００８６】
ここで、
主走査方向の１ライン画素数ＰＨ＝４７２０，
ディレイチェーン部４１０の遅延段数＝２５６，
クロック周波数＝３３ＭＨｚ，
クロック周期ＴＣ＝３０ｎｓ，
１段の遅延時間ＤＴ＝１ｎｓ（０．５ｎｓ〜２．０ｎｓ），
周期段数ＮＳ＝３０，
Ｙ露光ユニット６１でのＳＰ１y＝１０，ＳＰ２y＝４０，
Ｍ露光ユニット６２でのＳＰ１m＝２０，ＳＰ２m＝５０，ＥＲym＝＋７ｎｓ，
Ｃ露光ユニット６３でのＳＰ１c＝１５，ＳＰ２c＝４５，ＥＲyc＝−４ｎｓ，
Ｋ露光ユニット６４でのＳＰ１k＝２５，ＳＰ２k＝５５，ＥＲyk＝＋２ｎｓ，
であるとする。
【００８７】
この場合、Ｍの補正は−７ｎｓ，Ｃの補正は＋４ｎｓ，Ｋの補正は−２ｎｓにする必要がある。そこで、上述した動作例▲１▼にあるような切替段数（切替段数ＮＣm，切替段数ＮＣc，切替段数ＮＣk）を求め、カウント結果に従ってセレクト信号演算部４４３がＭ，Ｃ，Ｋそれぞれのセレクト信号を生成する。なお、Ｙについては、Ｍ，Ｃ，Ｋの基準であるので、セレクト信号は固定でよい。
【００８８】
このようなセレクト信号を受けた遅延クロックセレクト部４５０では、Ｙについて、ディレイチェーン部４１０からの遅延クロック群の中から、４０段目の遅延クロックを選択して、ドットクロックとしてＹ露光ユニット６１に供給する（図８（ｃ））。
【００８９】
また、遅延クロックセレクト部４５０は、Ｍについて、ディレイチェーン部４１０からの遅延クロック群の中から、５０段目，４９段目，４８段目，４７段目，…，４３のように遅延クロックの選択を切替カウンタ４４２のカウントアップ毎に行って、ドットクロックとしてＭ露光ユニット６２に供給する（図８（ｄ））。これにより、トータルで−７ｎｓの補正が実行される。
【００９０】
また、遅延クロックセレクト部４５０は、Ｃについて、ディレイチェーン部４１０からの遅延クロック群の中から、４５段目，４６段目，４７段目，４８段目のように遅延クロックの選択を切替カウンタ４４２のカウントアップ毎に行って、ドットクロックとしてＣ露光ユニット６３に供給する（図８（ｅ））。これにより、トータルで＋４ｎｓの補正が実行される。
【００９１】
また、遅延クロックセレクト部４５０は、Ｋについて、ディレイチェーン部４１０からの遅延クロック群の中から、５５段目，５４段目のように遅延クロックの選択を切替カウンタ４４２のカウントアップ毎に行って、ドットクロックとしてＫ露光ユニット６４に供給する（図８（ｆ））。これにより、トータルで−２ｎｓの補正が実行される。
【００９２】
なお、以上の場合のセレクト信号によるディレイ素子の切替え段数ＮＣは、以下の（１）式で表せる。
ＮＣ＝ＥＲ／（ＴＣ／ＮＳ） …（１）
【００９３】
このような処理により、Ｙ，Ｍ，Ｃ，Ｋの主走査方向のずれが解消され、色ずれのない画像が形成されるようになる。また、切替カウンタ４４２を動作させ続けるようにすることで、各水平ラインでランダムな位置で上述した切替えが行われるようになり、画像においてドットクロックの切替えが目立たなくなる。
【００９４】
【発明の効果】
以上詳細に説明してきたように、本発明によれば以下に述べるようなそれぞれの効果が得られる。
【０１０１】
（１）請求項１記載の発明では、第１同期ポイント情報と第２同期ポイント情報とから遅延クロックの周期段数を求め、この周期段数に起因する１段あたりの遅延時間に基づいて複数の遅延クロックの中から、位相の異なる遅延クロックを順次選択するようにしている。
【０１０２】
すなわち、クロック周波数を微調整して合わせるのではなく、クロック周波数は変えずに、位相を細かく変えた遅延クロックを、遅延クロックの周期段数に基づいて所定時間内に順次選択することで、所定時間内のパルス数を、基準クロックが発生するパルス数とは異なる所定数に合わせるようにしている。
【０１０３】
この結果、外付け部品を使わず一つの集積回路内において、所定の時間内に発生するパルス数が、基準クロックが発生するパルス数とは異なる所定数になるようなドットクロックを生成することが可能になる。
【０１０４】
（２）請求項２記載の発明では、複数の遅延クロックによる周期段数を求め、この周期段数に起因する１段あたりの遅延時間に基づいて、複数の遅延クロックの中から位相の異なる遅延クロックを順次選択し、所定時間内に発生するパルス数を、基準クロックが発生するパルス数とは異なる所定数に生成するようにしている。
【０１０５】
すなわち、クロック周波数を微調整して合わせるのではなく、クロック周波数は変えずに、位相を細かく変えた遅延クロックを所定時間内に順次選択することで、所定時間内のパルス数を、基準クロックが発生するパルス数とは異なる所定数に合わせるようにしている。
【０１０６】
この結果、外付け部品を使わず一つの集積回路内において、所定の時間内に発生するパルス数が、基準クロックが発生するパルス数とは異なる所定数になるようなドットクロックを生成することが可能になる。
【図面の簡単な説明】
【図１】本発明の第１実施例のクロック発生回路の電気的構成を示す構成図である。
【図２】本発明の第１実施例のクロック発生回路の主要部の電気的構成を示す構成図である。
【図３】本発明の第１実施例のクロック発生回路において複数の遅延クロックを発生するために従属接続されたディレイ素子群を示す模式図である。
【図４】本発明の第１実施例のクロック発生回路の主要部の構成を示す構成図である。
【図５】ずれ検出の様子を示す説明図である。
【図６】本発明の第１実施例のクロック発生回路の動作状態を説明するタイムチャートである。
【図７】本発明の第１実施例のクロック発生回路でのインデックス信号と遅延クロックとの同期状態を説明するタイムチャートである。
【図８】本発明の第１実施例のクロック発生回路の動作状態を説明するタイムチャートである。
【図９】本発明の第１実施例の信号発生回路に使用される光学系の機械構成を示す斜視図である。
【図１０】本発明の第１実施例のクロック発生回路を適用する画像形成装置の機械的構成を示す構成図である。
【符号の説明】
２００ ＣＰＵ
２１０ 反射型センサ
２５０，２７０，２９０，３１０ 露光ユニット
４００ 露光ユニットの電気的構成
４０１ 基準クロック発生部
４０２ インデックスセンサ
４１０ ディレイチェーン部
４２０ 同期クロック検出部
４３０ 画像先端制御部
４４０ 遅延クロック切り替え制御部
４５０ 遅延クロックセレクト部
４６０ ＰＷＭ部
４７０ レーザダイオード
【発明が属する技術分野】
本発明はクロック発生回路に関し、さらに詳しくは、所定時間内の駆動クロックのパルス数が所定数になるように調整するクロック発生回路に関する。
【０００２】
【従来の技術】
画像形成装置では、画像データに応じて変調したレーザビームを主走査方向に走査し、副走査方向に回転する像担持体上に画像を形成している。この場合に、ドットクロックと呼ばれる駆動クロックを基準にして、レーザビームを画像データで変調している。
【０００３】
したがって、所定のドットクロック数に応じて、像担持体上に形成される主走査方向における画像の長さが常に一定になるようにドットクロックを生じる必要がある。
【０００４】
また、近年では記録紙上にカラー画像を得るために像担持体近傍に帯電，露光，現像の各手段を有するユニットを複数備えて、像担持体の１回転内に像担持体上にカラートナー像を形成し、一括して記録紙上に転写を行うカラー画像形成装置が開発されている。また、中間転写体近傍に複数の像担持体を有し、各像担持体の周囲に帯電，露光，現像，転写手段を備え、各像担持体上に形成されたトナー像を中間転写体に順次転写して行き、中間転写体に担持されたカラートナー像を一括して転写紙上に転写を行うカラー画像形成装置も開発されている。
【０００５】
【発明が解決しようとする課題】
前者のような画像形成装置において、主走査を行うポリゴンミラーの回転数の変動や、光学系の収差などによって、所定のドットクロック数に応じて像担持体上に形成される画像の長さがばらつく場合がある。
【０００６】
また、後者のように複数の露光手段を用いて像担持体上または中間転写体上にカラートナー像を形成するようなカラー画像形成装置においては、各露光手段のポリゴンミラーやレンズ等の光学系の特性のばらつきによって各露光手段間において像担持体上に形成される主走査方向における画像の長さにばらつきを生じ、それが原因となって色ずれが生じる。
【０００７】
以上のような場合、ドットクロックの立ち上がりのタイミング（位相）や周波数を微妙に調整できることが好ましい。
このような位相や周波数の調整を可能にする回路として、ＶＣＸＯ（電圧制御型水晶発振器）やＤＤＳ（ディジタルダイレクトシンセサイザ）などが知られている。
【０００８】
このＶＣＸＯやＤＤＳは精度の点では問題がないが、装置が高価になること、独立したデバイスであってシステムの１チップ化（集積回路化）に不向きである、などの点から画像形成装置のドットクロックの生成には適していない。
【０００９】
本発明は、上記の課題を解決するためになされたものであって、その目的は、外付け部品を使わず一つの集積回路内で、所定時間内に発生するパルス数が所定数になるようなドットクロックを生成することが可能なクロック発生回路を提供することにある。
【００１０】
【課題を解決するための手段】
すなわち、課題を解決する手段としての本発明は以下に説明するようなものである。
【００１７】
（１）所定間隔でパルスを発生させる基準クロック生成部と、前記基準クロック生成部によって生成された基準クロックを遅延させて、位相の異なる複数の遅延クロック群を生成する遅延クロック生成部と、前記遅延クロック生成部によって生成された複数の遅延クロックのうち、インデックス信号に同期した一の遅延クロックを第１同期ポイント情報として検出すると共に、前記一の遅延クロックとは異なる前記インデックス信号に同期した遅延クロックを第２同期ポイント情報として検出する同期検出部と、前記同期検出部において検出された第１同期ポイント情報と第２同期ポイント情報とから、基準クロック１周期分の遅延時間が得られる前記遅延クロック群の段数を意味する周期段数を求め、この周期段数に起因する前記遅延クロック１段あたりの遅延時間に基づいて前記複数の遅延クロックの中から、位相の異なる遅延クロックを順次選択する切替制御部と、を有し、前記切替制御部により選択された位相の異なる遅延クロックを合成することによって所定時間内に発生するパルス数を、前記基準クロックが発生するパルス数とは異なる所定数にしたクロックを生成する、ことを特徴とするクロック発生回路である。
【００１８】
このクロック発生回路では、複数の遅延クロックのうち、インデックス信号に同期した一の遅延クロックを第１同期ポイント情報として検出すると共に、前記一の遅延クロックとは異なる前記インデックス信号に同期した遅延クロックを第２同期ポイント情報として検出し、第１同期ポイント情報と第２同期ポイント情報とから基準クロック１周期分の遅延時間が得られる前記遅延クロック群の段数を意味する周期段数を求め、この周期段数に起因する前記遅延クロック１段あたりの遅延時間に基づいて複数の遅延クロックの中から、位相の異なる遅延クロックを順次選択するようにしている。
【００１９】
すなわち、クロック周波数を微調整して合わせるのではなく、クロック周波数は変えずに、位相を細かく変えた遅延クロックを、遅延クロックの周期段数に基づいて所定時間内に順次選択することで、所定時間内のパルス数を、基準クロックが発生するパルス数とは異なる所定数に合わせるようにしている。
【００２０】
この結果、外付け部品を使わず一つの集積回路内で、所定の時間内に発生するパルス数が、基準クロックが発生するパルス数とは異なる所定数になるようなドットクロックを生成することが可能になる。
（２）所定間隔でパルスを発生させる基準クロック生成部と、前記基準クロック生成部によって生成された基準クロックを遅延させて、位相の異なる複数の遅延クロック群を生成する遅延クロック生成部と、前記遅延クロック生成部によって生成された複数の遅延クロックのうち、インデックス信号に同期した一の遅延クロックと、前記一の遅延クロックとは異なる前記インデックス信号に同期した遅延クロックとから、基準クロック１周期分の遅延時間が得られる前記遅延クロック群の段数を意味する周期段数を求め、この周期段数に起因する前記遅延クロック１段あたりの遅延時間に基づいて前記複数の遅延クロックの中から、位相の異なる遅延クロックを順次選択する切替制御部と、を有し、前記切替制御部により選択された位相の異なる遅延クロックを合成することによって所定時間内に発生するパルス数を、前記基準クロックが発生するパルス数とは異なる所定数にしたクロックを生成する、ことを特徴とするクロック発生回路である。
【００２１】
このクロック発生回路では、遅延クロック生成部によって生成された複数の遅延クロックのうち、インデックス信号に同期した一の遅延クロックと、前記一の遅延クロックとは異なる前記インデックス信号に同期した遅延クロックとから、基準クロック１周期分の遅延時間が得られる遅延クロック群の段数を意味する周期段数を求め、この周期段数に起因する前記遅延クロック１段あたりの遅延時間に基づいて、複数の遅延クロックの中から位相の異なる遅延クロックを順次選択し、所定時間内に発生するパルス数を、基準クロックが発生するパルス数とは異なる所定数にするようにしている。
【００２２】
すなわち、クロック周波数を微調整して合わせることなく、クロック周波数は変えずに、位相を細かく変えた遅延クロックを、遅延クロックの周期段数に基づいて所定時間内に順次選択することで、所定時間内のパルス数を、基準クロックが発生するパルス数とは異なる所定数にすることを行っている。
【００２３】
この結果、外付け部品を使わず一つの集積回路内において、所定の時間内に発生するパルス数が、基準クロックが発生するパルス数とは異なる所定数になるようなドットクロックを生成することが可能になる。
【００２４】
【発明の実施の形態】
以下、図面を参照して、本発明のクロック発生回路の実施の形態例を詳細に説明する。まず、本発明の一実施の形態例のクロック発生回路を適用することが可能なカラー画像形成装置の機械的な構成図である図１０を用いて、カラー画像形成装置の全体構成を説明する。
【００２５】
なお、本実施の形態例の画像形成装置は、多色の画像形成装置であり、ここでは、Ｙ(イエロー)，Ｍ(マゼンタ)，Ｃ(シアン)，Ｋ(黒)の４色のトナーを使用するカラー画像形成装置を例にする。
【００２６】
最初に、上ローラ３と下ローラ５と横ローラ７とに巻回された無端ベルト状の像担持体(感光体)１は、上ローラ３と下ローラ５とにより上下方向に張架され、図中の矢印Ｉ方向に駆動される。
【００２７】
さらに、像担持体１が下から上へ移動する面には、像担持体１によって形成された閉空間方向に像担持体１を押圧し、像担持体１を閉空間方向に案内するガイド手段としての押圧ローラ９が設けられている。
【００２８】
像担持体１が下から上へ移動する面の上部には、像担持体１に摺接し、像担持体１上の現像剤を除去するクリーニング手段１１が設けられている。
クリーニング手段１１の下方には、クリーニング手段１１によって除去された現像剤を捕集する捕集手段としての回収ボックス２１が像担持体１に沿って設けられている。
【００２９】
次に、像担持体１に対して潜像を形成する潜像形成手段の説明を行なう。本実施の形態例の画像形成装置は、４色のカラー画像形成装置であるので、各色に応じて四つの潜像形成手段を有している。
【００３０】
すなわち、像担持体１に対してレーザ光を用いてＹ(イエロー)用の潜像を形成するＹ光学書き込み部２５と、像担持体１に対してレーザ光を用いてＭ(マゼンタ)用の潜像を形成するＭ光学書き込み部２７と、像担持体１に対してレーザ光を用いてＣ(シアン)用の潜像を形成するＣ光学書き込み部３１と、像担持体１に対してレーザ光を用いてＫ(黒)用の潜像を形成するＫ光学書き込み部である。
【００３１】
次に、現像器の説明を行なう。像担持体１上に形成された各色の静電潜像を現像する四つの現像器が設けられている。すなわち、Ｙ光学書き込み部２５で形成された潜像を現像するＹ現像器４２と、Ｍ光学書き込み部２７で形成された潜像を現像するＭ現像器４３と、Ｃ光学書き込み部２９で形成された潜像を現像するＣ現像器４５と、Ｋ光学書き込み部３１で形成された潜像を現像するＫ現像器４７である。
【００３２】
また、各色の現像器４２,４３,４５,４７に対応して、像担持体１に電荷を付与する帯電手段の帯電極が設けられている。すなわち、Ｙ用の帯電極６１と、Ｍ用の帯電極６３と、Ｃ用の帯電極６５と、Ｋ用の帯電極６７である。さらに、本実施の形態例の各色の帯電手段は、像担持体１上の帯電電位を制御するグリッド７１,７３,７５,７７を有している。
【００３３】
８１は給紙部で、転写材としての転写紙Ｐが収納されたカセット８３が設けられている。このカセット８３の転写紙Ｐは、搬送ローラ８５により搬出され、搬送ローラ対８７,レジストローラ８８により挟持搬送され、転写手段９１に給送される。
【００３４】
転写手段９１には、像担持体１と異なる極性の電位に保たれた転写ローラ９２が設けられ、この転写ローラ９２は横ローラ７と協働して像担持体１を挟むように設けられている。
【００３５】
１００は熱ローラ対１０１の挟着により、転写紙Ｐに熱,圧力を加え、トナーを転写紙Ｐに融着させる定着部、１１０は熱定着を終えた転写紙Ｐを排紙トレイ１１１まで挟持搬送する搬送ローラ対である。
【００３６】
また、１２０は装置外に設けられた給紙部から搬送された別サイズの転写紙Ｐが通る給紙路である。
次に、上記構成の画像形成装置の全体の動作を説明する。像担持体１が矢印Ｉ方向に駆動されると、帯電極６１及びグリッド７１からなるＹ用の帯電手段により、像担持体１上は所定の帯電電位となる。
【００３７】
次に、Ｙ光学書き込み部２５により、像担持体１に静電潜像が形成される。そして、Ｙ現像器４２の現像スリーブ５５に担持された現像剤中のトナーがクーロン力により像担持体１上に移動し、像担持体１上にトナー像が形成される。
【００３８】
これと同様な動作を残りの色、すなわち、Ｍ，Ｃ，Ｋについて行い、像担持体１上のＹ，Ｍ，Ｃ，Ｋのトナー像を形成する。
一方、給紙部８１からは、転写紙Ｐが、搬送ローラ８５,搬送ローラ対８７によって転写手段９１に向け給送される。
【００３９】
給送された転写紙Ｐは、レジストローラ８８により、像担持体１上のトナー画像とタイミング調整した上で、同期して転写手段９１に給送され、転写手段９１の転写ローラ９２により帯電され、像担持体１上の現像剤像が転写紙Ｐに転写される。
【００４０】
次に、転写紙Ｐは、定着部１００で加熱,加圧され、トナーが転写紙Ｐに融着され、搬送ローラ対１１０により排紙トレイ１１１上に排出される。
また、転写が終了した像担持体１上の余剰のトナーは、クリーニング手段１１のブレード１７により除去され、回収ボックス２１内に貯留される。
【００４１】
なお、光学書き込み部の構成は、図９のようになっている。すなわち、回路部４８０で生成された信号に基づいて、ＬＤ４７０が発光する。そして、ＬＤ４７０からのレーザビームは、コリメータレンズ４９１、シリンドリカルレンズ４９２を通った後にポリゴンミラー４９３で走査され、ｆθレンズ４９４、シリンドリカルレンズ４９５を通過して像担持体１に書き込まれる。なお、ポリゴンミラーで走査されたレーザビームの一部はインデックスセンサ４０２に導かれて、タイミングが検出される。
【００４２】
以下、図面を参照して、本発明のクロック発生回路の実施の形態例を詳細に説明する。
＜第１実施例のクロック発生回路の構成＞
図１は本発明の第１実施例の電気的な全体構成を示す構成図である。この図１において、１は画像が形成される像担持体、２００は後述するドットクロックを発生するための制御手段としてのＣＰＵ、２１０は像担持体１に形成される所定の画像からの反射光を読み取ってずれを検出するための反射型センサ、２５０はドットクロックに同期して画像信号を読み出し、画像信号の信号値に応じたパワーのレーザビームを像担持体１に対して出力するＹ露光ユニット、２７０はドットクロックに同期して画像信号を読み出し、画像信号の信号値に応じたパワーのレーザビームを像担持体１に対して出力するＭ露光ユニット、２９０はドットクロックに同期して画像信号を読み出し、画像信号の信号値に応じたパワーのレーザビームを像担持体１に対して出力するＣ露光ユニット、３１０はドットクロックに同期して画像信号を読み出し、画像信号の信号値に応じたパワーのレーザビームを像担持体１に対して出力するＫ露光ユニットである。
【００４３】
また、図２は上述したＹ露光ユニット２５０，Ｍ露光ユニット２７０，Ｃ露光ユニット２９０，Ｋ露光ユニット３１０内の電気的な露光ユニット４００の回路構成を、ＣＰＵ２００などと共に示すブロック図である。なお、この図２では、露光ユニット４００を一つのみ示すが、実際には同等なものがＹ・Ｍ・Ｃ・Ｋのそれぞれに存在しているものとする。
【００４４】
この図２において、ディレイチェーン部４１０は入力クロック（基準クロック発生部４０１からの基準クロック）を遅延させて位相が少しずつ異なる複数の遅延クロック（図２▲１▼）を得るための、本発明の遅延部を構成するディレイ素子群である。ここで、図３に示すごとく、ディレイチェーン部４１０は、位相が少しずつ異なる遅延クロックについて、基準クロックの２周期分以上にわたって生成できる段数になるようにチェーン状にディレイ素子が縦続接続されていることが好ましい。
【００４５】
なお、基準クロック発生部４０１は、個々の露光ユニットにそれぞれ内蔵されていてもよいが、単一の基準クロック発生部４０１からそれぞれの露光ユニットに基準クロックを分配してもよい。
【００４６】
また、インデックスセンサ４０２はレーザビームの走査における基準位置を検出するものである。
図７はインデックス信号および各ディレイ素子から出力される遅延クロックを示す。
【００４７】
同期クロック検出部４２０はインデックスセンサ４０２での検出信号を受け、遅延クロック群の中でインデックス信号に同期している遅延クロックの段番号（同期ポイント）を検出する検出手段であり、同期ポイント情報（図２▲２▼）を出力する。ここで、同期クロック検出部４２０は、遅延クロック群の中で、最初にインデックス信号に同期している第１同期ポイント情報ＳＰ１と、２番目にインデックス信号に同期している第２同期ポイント情報ＳＰ２と、を出力できることが好ましい。
【００４８】
図７において、第１同期ポイント情報ＳＰ１はディレイ素子ＤＬ２０の遅延クロックの同期ポイント、第２同期ポイント情報ＳＰ２はディレイ素子ＤＬ５０の遅延クロックの同期ポイントを示す。
【００４９】
画像先端制御部４３０は同期クロック検出部４２０からの同期ポイント情報（図２▲２▼）を受け、ＣＰＵ２００からの画像先端ずれ情報（図１▲５▼，図２▲５▼）をもとに補正同期ポイント情報（図２▲３▼）を出力する。
【００５０】
遅延クロック切り替え制御部４４０は、画像先端制御部４３０からの補正同期ポイント情報（図２▲３▼）と、ＣＰＵ２００からの周波数ずれ情報（図２▲６▼）とに基づいて、位相補正量を求め、遅延クロック群の中からどの位相の遅延クロックを選択すべきかのセレクト信号（図２▲４▼）を出力するものである。
【００５１】
なお、画像先端ずれ情報と周波数ずれ情報とについては、後述する。
遅延クロックセレクト部４５０は遅延クロック切り替え制御部４４０からのセレクト信号を受け、遅延クロック群の中から対応する位相の遅延クロックを選択し、ドットクロックとして出力するものである。
【００５２】
そして、ＰＷＭ部４６０はドットクロックと画像信号とを受けて、レーザダイオード（ＬＤ）４７０を駆動するための信号を発生する。ＬＤ４７０からは画像信号の値に応じてパルス幅変調されたレーザビームが、像担持体１に向けて照射される。
【００５３】
また、図４に示すように、遅延クロック切り替え制御部４４０は、周波数ずれ情報に応じた位相補正量を補正カウント値（カウントロードデータ）として求める補正量演算部４４１と、カウントロードデータをカウントすることで遅延クロックの選択段数を切替えるためのカウントデータを生成する切替カウンタ４４２と、カウントデータと同期ポイント情報とを参照して遅延クロック群の中からどの位相の遅延クロックを選択すべきかのセレクト信号を出力するセレクト信号演算部４４３とを有している。なお、切替カウンタ４４２では、遅延クロックの切替ポイントを毎ラインごとに切り替えることが、切り替えを目立たなくする点で望ましい。
【００５４】
＜ずれ検出の原理＞
ここで、図５を参照してずれ検出の様子について簡単に説明する。露光ユニット２５０，２７０，２９０，３１０により所定のパターン（ここでは、「フ」字状のパターン）の画像を、像担持体上の主走査方向先端側に形成する。像担持体上には実線で示すパターンが形成されているが、本来は破線で示す基準パターンが形成される予定であったとする。
【００５５】
ここでは、露光ユニットや各光学系の収差などにより、主走査方向にｄｘのずれが発生している。この場合に、像担持体を副走査方向に移動させつつ、パターンを読み取れる位置に配置された反射型センサ２１０で読み取りを行うことで、「フ」字状のパターンの横線から斜線までの距離Ｙ’に相当する読み取り時間が得られる。
【００５６】
像担持体の副走査方向の移動速度と、実線と破線間での横線と斜線の読み取り時間差とにより、距離Ｙ’が得られることで、予めフォトセンサの検出位置における距離Ｙoは求めうるため、ｄｙ＝Ｙ’−Ｙoにより、ｄｙを求めることもできる。
【００５７】
つぎに、横線と斜線とがなす角度をθとすると、ｄｘ＝ｄｙ／ｔａｎθで、主走査方向のずれｄｘも求められる。
【００５８】
したがって、Ｙ，Ｍ，Ｃ，Ｋの各色について、このような所定のパターンの形成と読み取りとを行うことで、主走査方向の先端の画像のずれ状態（画像先端ずれ情報）を検出することが可能になる。
【００５９】
また、同一副走査位置であって、主走査方向先端側と主走査方向末端側とに同じ形状の「フ」字状のパターンを形成し、その間隔を測定することによって主走査方向の画像の伸び縮みに関するずれ状態（周波数ずれ情報）を検出することができる。
【００６０】
そして、ＣＰＵ２００がこのような処理を行って、画像先端ずれ情報（図１▲５▼、図２▲５▼）および周波数ずれ情報（図１▲６▼、図２▲６▼）として露光ユニットに供給する。
【００６１】
＜クロック発生回路の動作＞
つぎに、この第１実施例のクロック発生回路の動作の説明を行う。ここでは、Ｙ，Ｍ，Ｃ，Ｋの４色の画像形成を行う画像形成装置に適用した場合を例にして説明を行う。
【００６２】
なお、この実施の形態例のクロック発生回路を用いる画像形成装置は、Ｙ露光ユニット２５０，Ｍ露光ユニット２７０，Ｃ露光ユニット２９０，Ｋ露光ユニット３１０を備えており、ベルト状の像担持体が１回転する間に４色の画像を形成する装置や、Ｙ，Ｍ，Ｃ，Ｋの各色毎に露光ユニットと感光体ドラムとを備えていて１パスで画像形成を行う装置などが該当する。
【００６３】
すなわち、複数の露光ユニットを備えていて、同一の基準クロックを使用しても色ずれが発生する可能性のある画像形成装置であれば、このような形式以外の各種の画像形成装置に適用することが可能である。
【００６４】
＜動作例(1)＞
まず、図６のタイムチャートを参照し、ある特定の１色について、周波数ずれ情報を参照して、ドットクロックとして使用される遅延クロックをある時間毎にシフトさせ、ドットクロックのパルス数が、基準クロックが発生するパルス数とは異なる所定数になるようにすると共に、この所定数のパルスを発生させる時間が所定時間になるように調整する動作について説明する。
【００６５】
前述した所定パターンの形成と読み取りとによって検出された周波数ずれを示す周波数ずれ情報ＥＲ，基準クロックの周波数から求められるクロック周期ＴＣのクロック周期情報，主走査方向に形成すべき画素数ＰＨを示す１ライン画素数情報が、ＣＰＵ２００から補正量演算部４４１に与えられる。
【００６６】
また、同期クロック検出部４２０からの第１同期ポイント情報ＳＰ１と第２同期ポイント情報ＳＰ２とから、周期段数（基準クロック１周期分の遅延が得られる遅延素子段数）ＮＳを求める。
【００６７】
また、ＣＰＵ２００はずれ方向情報をセレクト信号演算部４４３に与えており、主走査方向に伸びたずれに対しては縮める補正を行うための「−補正」，主走査方向に縮んだずれに対しては伸ばす補正を行うための「＋補正」の情報を与える。ここでは、「−補正」の場合を例にする。
【００６８】
前述した所定パターンの形成とその測定により、周波数ずれ情報ＥＲおよびずれ方向情報が求められているとする。ここでは、ＥＲ＝６ｎｓ，ずれ方向情報＝「−補正」であり、すなわち、画像が伸びていたために縮ませるように補正することを示していたと仮定する。
【００６９】
まず、同期クロック検出部４２０がインデックスセンサ４０２からのインデックス信号の立ち上がりを参照して、第１同期ポイント情報ＳＰ１及び第２同期ポイント情報ＳＰ２を求める。
【００７０】
前記第１同期ポイント情報ＳＰ１はインデックス信号の立ち上がりに同期したディレイチェーン部４１０ディレイ素子の段番号を示しており、前記第２同期ポイント情報ＳＰ２は前記第１同期ポイント情報ＳＰ１から基準クロック１周期分遅れたディレイチェーン部４１０ディレイ素子の段番号を示している。
【００７１】
ここでは、ＳＰ１＝２０，ＳＰ２＝５０であったとする。なお、この様子を図７に示す。ここでは、２０段目のＤＬ２０（図７（ｃ））の遅延クロックと、このＤＬ２０からクロック１周期分遅れた５０段目のＤＬ５０（図７（ｍ））の遅延クロックとが、インデックス信号の立ち上がり（図７（ａ））に同期している状態を示している。
【００７２】
つぎに、前記第１同期ポイント情報ＳＰ１と第２同期ポイント情報ＳＰ２から、周期段数ＮＳを求める。ここで、前記周期段数ＮＳは、基準クロック１周期分の時間が何段のディレイ素子の遅延時間に相当するかを示している。本実施の形態例では、周期段数ＮＳ＝ＳＰ２−ＳＰ１より、ＮＳ＝３０となる。
【００７３】
また、１段あたりのディレイ素子の遅延時間ＤＴを、前記ＮＳ及び基準クロックの周期から求める。たとえば、基準クロック周期ＴＣが３０ｎｓであった場合はＮＳ＝３０であるので、ＤＴ＝ＴＣ／ＮＳよりＤＴ＝１ｎｓとなる。
【００７４】
１段あたりのディレイ素子の遅延時間は、集積回路の温度状態や集積回路に供給される電源電圧の変動などに起因して変動するので、ある場合には１．５ｎｓになったり、０．５ｎｓになったりすることが考えられる。しかしながら、基準クロック周期ＴＣは変化しないため、周期段数ＮＳを求めることにより、測定時の１段あたりのディレイ素子の遅延時間を正確に求めることができる。
【００７５】
そして、適正な画像信号を得るためには最終的にディレイ素子何段分ずらすかを示す切替段数ＮＣを、周波数ずれ情報ＥＲ，ずれ方向情報及び遅延時間ＤＴから求める。ここでは、ＥＲ＝６ｎｓ，ずれ方向情報＝「−補正」，ＤＴ＝１ｎｓより、切替段数ＮＣ＝−６となる。
【００７６】
以上の切替段数ＮＣより、適正な画像信号を得るためには最終的にディレイ素子の段数を６段分進めればよい。すなわち、インデックス信号の立ち上がりに同期して最初は５０段目のディレイ素子からの遅延クロックをドットクロックとして採用し、その後カウンタによりある時間毎にセレクト信号に同期して１走査ライン中において、４９段目，４８段目，４７段目，４６段目，４５段目の遅延クロックを順次置き換えてドットクロックとして採用していき、最終的には４４段目からの遅延クロックをドットクロックとして採用するようにすればよい。
【００７７】
この様子を図６に示す。図６（ｆ）が最終的に４４段目の遅延クロックをドットクロックとして採用した様子を示している。
【００７８】
なお、切替段数ＮＣが周期段数ＮＳより大きい場合には、セレクト信号を循環させるようにすればよい。上述した例で、ＳＰ１＝２０，ＳＰ２＝５０，周期段数３０の場合の「−補正」では、セレクト信号が５０，４９，…，２１，２０，となった時点で、セレクト信号の２０とセレクト信号の５０とは等しい位相であるので、次は４９，４８，…とすればよい。すなわち、５０，４９，…，２１，２０（＝５０），４９，４８…，となる。また、「＋補正」においても同様にセレクト信号を循環させるようにすればよい。
【００７９】
このようなセレクト信号を受けた遅延クロックセレクト部４５０では、ディレイチェーン部４１０からの遅延クロック群の中から、５０段目，４９段目，４８段目，４７段目，…のように遅延クロックの選択を行って、ドットクロックとして露光ユニットに供給する（図６（ｇ））。
【００８０】
この場合には遅延クロック群の中から、５０段目，４９段目，４８段目，４７段目，…と選択することで、最初はインデックス信号に同期した遅延クロック（５０段目の遅延クロック）が得られ、その後切替カウンタ４４２でカウントアップされるたびに１ライン内で定期的に徐々に遅延の少ない（位相が進んだ）遅延クロック（４９段目，４８段目，４７段目，…）が得られる（図６（ｆ））。この結果、「−補正」が実現され、最終的に主走査方向に伸びているずれを６ｎｓだけ縮めるような補正が実行される。
【００８１】
また、「＋補正」の場合には、第１同期ポイント情報ＳＰ１を初期値として、遅延クロック群の中から、２０段目，２１段目，２２段目，２３段目，…と選択することで、最初はインデックス信号に同期した遅延クロック（２０段目の遅延クロック）が得られ、徐々に遅延の多い（位相が遅れた）遅延クロック（２１段目，２２段目，２３段目，…）が得られる。この結果、「＋補正」が実現され、最終的に１ライン内で主走査方向に縮んでいるずれを伸ばすような補正が実行される。
【００８２】
すなわち、ずれ情報を参照して、基準クロックのパルスをある時間毎にシフトさせ、パルス数が１ライン内で、基準クロックが発生するパルス数とは異なる所定数になるようにすると共に、この所定数のパルスを発生させる時間が所定時間になるような調整が行える。
【００８３】
なお、以上の動作を行う際に、Ｖ＿ＶＡＬＩＤがアクティブである期間中は、Ｈ＿ＶＡＬＩＤにかかわらず、前記切替カウンタ４４２を動作させつづけるようにする。このようにすることで、各水平ラインでランダムな位置で上述した切替えが行われるようになり、画像においてドットクロックの切替えが目立たなくなる。
【００８４】
＜動作例(2)＞
つぎに、図８のタイムチャートを参照し、Ｙ，Ｍ，Ｃ，Ｋの４色について、周波数ずれ情報を参照して、遅延クロックのパルスをある時間毎にシフトさせ、パルス数が、基準クロックが発生するパルス数とは異なる所定数になるようにすると共に、この所定数のパルスを発生させる時間が所定時間になるように調整する動作について説明する。
【００８５】
また、この動作例では、具体的数値を用いて説明を行う。なお、ここでは、Ｙの画像を基準にして、Ｙに対するＭＣＫの相対的なずれ（ＥＲym，ＥＲyc，ＥＲyk）を検出し、Ｍ，Ｃ，ＫをＹに合わせるような補正を行う場合を例にして説明する。
【００８６】
ここで、
主走査方向の１ライン画素数ＰＨ＝４７２０，
ディレイチェーン部４１０の遅延段数＝２５６，
クロック周波数＝３３ＭＨｚ，
クロック周期ＴＣ＝３０ｎｓ，
１段の遅延時間ＤＴ＝１ｎｓ（０．５ｎｓ〜２．０ｎｓ），
周期段数ＮＳ＝３０，
Ｙ露光ユニット６１でのＳＰ１y＝１０，ＳＰ２y＝４０，
Ｍ露光ユニット６２でのＳＰ１m＝２０，ＳＰ２m＝５０，ＥＲym＝＋７ｎｓ，
Ｃ露光ユニット６３でのＳＰ１c＝１５，ＳＰ２c＝４５，ＥＲyc＝−４ｎｓ，
Ｋ露光ユニット６４でのＳＰ１k＝２５，ＳＰ２k＝５５，ＥＲyk＝＋２ｎｓ，
であるとする。
【００８７】
この場合、Ｍの補正は−７ｎｓ，Ｃの補正は＋４ｎｓ，Ｋの補正は−２ｎｓにする必要がある。そこで、上述した動作例▲１▼にあるような切替段数（切替段数ＮＣm，切替段数ＮＣc，切替段数ＮＣk）を求め、カウント結果に従ってセレクト信号演算部４４３がＭ，Ｃ，Ｋそれぞれのセレクト信号を生成する。なお、Ｙについては、Ｍ，Ｃ，Ｋの基準であるので、セレクト信号は固定でよい。
【００８８】
このようなセレクト信号を受けた遅延クロックセレクト部４５０では、Ｙについて、ディレイチェーン部４１０からの遅延クロック群の中から、４０段目の遅延クロックを選択して、ドットクロックとしてＹ露光ユニット６１に供給する（図８（ｃ））。
【００８９】
また、遅延クロックセレクト部４５０は、Ｍについて、ディレイチェーン部４１０からの遅延クロック群の中から、５０段目，４９段目，４８段目，４７段目，…，４３のように遅延クロックの選択を切替カウンタ４４２のカウントアップ毎に行って、ドットクロックとしてＭ露光ユニット６２に供給する（図８（ｄ））。これにより、トータルで−７ｎｓの補正が実行される。
【００９０】
また、遅延クロックセレクト部４５０は、Ｃについて、ディレイチェーン部４１０からの遅延クロック群の中から、４５段目，４６段目，４７段目，４８段目のように遅延クロックの選択を切替カウンタ４４２のカウントアップ毎に行って、ドットクロックとしてＣ露光ユニット６３に供給する（図８（ｅ））。これにより、トータルで＋４ｎｓの補正が実行される。
【００９１】
また、遅延クロックセレクト部４５０は、Ｋについて、ディレイチェーン部４１０からの遅延クロック群の中から、５５段目，５４段目のように遅延クロックの選択を切替カウンタ４４２のカウントアップ毎に行って、ドットクロックとしてＫ露光ユニット６４に供給する（図８（ｆ））。これにより、トータルで−２ｎｓの補正が実行される。
【００９２】
なお、以上の場合のセレクト信号によるディレイ素子の切替え段数ＮＣは、以下の（１）式で表せる。
ＮＣ＝ＥＲ／（ＴＣ／ＮＳ） …（１）
【００９３】
このような処理により、Ｙ，Ｍ，Ｃ，Ｋの主走査方向のずれが解消され、色ずれのない画像が形成されるようになる。また、切替カウンタ４４２を動作させ続けるようにすることで、各水平ラインでランダムな位置で上述した切替えが行われるようになり、画像においてドットクロックの切替えが目立たなくなる。
【００９４】
【発明の効果】
以上詳細に説明してきたように、本発明によれば以下に述べるようなそれぞれの効果が得られる。
【０１０１】
（１）請求項１記載の発明では、第１同期ポイント情報と第２同期ポイント情報とから遅延クロックの周期段数を求め、この周期段数に起因する１段あたりの遅延時間に基づいて複数の遅延クロックの中から、位相の異なる遅延クロックを順次選択するようにしている。
【０１０２】
すなわち、クロック周波数を微調整して合わせるのではなく、クロック周波数は変えずに、位相を細かく変えた遅延クロックを、遅延クロックの周期段数に基づいて所定時間内に順次選択することで、所定時間内のパルス数を、基準クロックが発生するパルス数とは異なる所定数に合わせるようにしている。
【０１０３】
この結果、外付け部品を使わず一つの集積回路内において、所定の時間内に発生するパルス数が、基準クロックが発生するパルス数とは異なる所定数になるようなドットクロックを生成することが可能になる。
【０１０４】
（２）請求項２記載の発明では、複数の遅延クロックによる周期段数を求め、この周期段数に起因する１段あたりの遅延時間に基づいて、複数の遅延クロックの中から位相の異なる遅延クロックを順次選択し、所定時間内に発生するパルス数を、基準クロックが発生するパルス数とは異なる所定数に生成するようにしている。
【０１０５】
すなわち、クロック周波数を微調整して合わせるのではなく、クロック周波数は変えずに、位相を細かく変えた遅延クロックを所定時間内に順次選択することで、所定時間内のパルス数を、基準クロックが発生するパルス数とは異なる所定数に合わせるようにしている。
【０１０６】
この結果、外付け部品を使わず一つの集積回路内において、所定の時間内に発生するパルス数が、基準クロックが発生するパルス数とは異なる所定数になるようなドットクロックを生成することが可能になる。
【図面の簡単な説明】
【図１】本発明の第１実施例のクロック発生回路の電気的構成を示す構成図である。
【図２】本発明の第１実施例のクロック発生回路の主要部の電気的構成を示す構成図である。
【図３】本発明の第１実施例のクロック発生回路において複数の遅延クロックを発生するために従属接続されたディレイ素子群を示す模式図である。
【図４】本発明の第１実施例のクロック発生回路の主要部の構成を示す構成図である。
【図５】ずれ検出の様子を示す説明図である。
【図６】本発明の第１実施例のクロック発生回路の動作状態を説明するタイムチャートである。
【図７】本発明の第１実施例のクロック発生回路でのインデックス信号と遅延クロックとの同期状態を説明するタイムチャートである。
【図８】本発明の第１実施例のクロック発生回路の動作状態を説明するタイムチャートである。
【図９】本発明の第１実施例の信号発生回路に使用される光学系の機械構成を示す斜視図である。
【図１０】本発明の第１実施例のクロック発生回路を適用する画像形成装置の機械的構成を示す構成図である。
【符号の説明】
２００ ＣＰＵ
２１０ 反射型センサ
２５０，２７０，２９０，３１０ 露光ユニット
４００ 露光ユニットの電気的構成
４０１ 基準クロック発生部
４０２ インデックスセンサ
４１０ ディレイチェーン部
４２０ 同期クロック検出部
４３０ 画像先端制御部
４４０ 遅延クロック切り替え制御部
４５０ 遅延クロックセレクト部
４６０ ＰＷＭ部
４７０ レーザダイオード
Claims (2)
- 所定間隔でパルスを発生させる基準クロック生成部と、
前記基準クロック生成部によって生成された基準クロックを遅延させて、位相の異なる複数の遅延クロック群を生成する遅延クロック生成部と、
前記遅延クロック生成部によって生成された複数の遅延クロックのうち、インデックス信号に同期した一の遅延クロックを第１同期ポイント情報として検出すると共に、前記一の遅延クロックとは異なる前記インデックス信号に同期した遅延クロックを第２同期ポイント情報として検出する同期検出部と、
前記同期検出部において検出された第１同期ポイント情報と第２同期ポイント情報とから、基準クロック１周期分の遅延時間が得られる前記遅延クロック群の段数を意味する周期段数を求め、この周期段数に起因する前記遅延クロック１段あたりの遅延時間に基づいて前記複数の遅延クロックの中から、位相の異なる遅延クロックを順次選択する切替制御部と、を有し、
前記切替制御部により選択された位相の異なる遅延クロックを合成することによって所定時間内に発生するパルス数を、前記基準クロックが発生するパルス数とは異なる所定数にしたクロックを生成する、
ことを特徴とするクロック発生回路。 - 所定間隔でパルスを発生させる基準クロック生成部と、
前記基準クロック生成部によって生成された基準クロックを遅延させて、位相の異なる複数の遅延クロック群を生成する遅延クロック生成部と、
前記遅延クロック生成部によって生成された複数の遅延クロックのうち、インデックス信号に同期した一の遅延クロックと、前記一の遅延クロックとは異なる前記インデックス信号に同期した遅延クロックとから、基準クロック１周期分の遅延時間が得られる前記遅延クロック群の段数を意味する周期段数を求め、この周期段数に起因する前記遅延クロック１段あたりの遅延時間に基づいて前記複数の遅延クロックの中から、位相の異なる遅延クロックを順次選択する切替制御部と、を有し、
前記切替制御部により選択された位相の異なる遅延クロックを合成することによって所定時間内に発生するパルス数を、前記基準クロックが発生するパルス数とは異なる所定数にしたクロックを生成する、
ことを特徴とするクロック発生回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27655199A JP3815145B2 (ja) | 1998-09-29 | 1999-09-29 | クロック発生回路 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10-276092 | 1998-09-29 | ||
| JP27609298 | 1998-09-29 | ||
| JP27655199A JP3815145B2 (ja) | 1998-09-29 | 1999-09-29 | クロック発生回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000198235A JP2000198235A (ja) | 2000-07-18 |
| JP3815145B2 true JP3815145B2 (ja) | 2006-08-30 |
Family
ID=26551734
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27655199A Expired - Fee Related JP3815145B2 (ja) | 1998-09-29 | 1999-09-29 | クロック発生回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3815145B2 (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4154856B2 (ja) | 2000-12-28 | 2008-09-24 | コニカミノルタホールディングス株式会社 | クロック発生回路および画像形成装置 |
| JP2002277772A (ja) * | 2001-03-22 | 2002-09-25 | Konica Corp | クロック発生回路および画像形成装置 |
| JP2002277789A (ja) * | 2001-03-22 | 2002-09-25 | Konica Corp | クロック発生回路および画像形成装置 |
| JP4585135B2 (ja) * | 2001-03-28 | 2010-11-24 | 株式会社リコー | 画像形成装置、画像形成方法、画像形成プログラムおよび記録媒体 |
| US7256815B2 (en) | 2001-12-20 | 2007-08-14 | Ricoh Company, Ltd. | Image forming method, image forming apparatus, optical scan device, and image forming apparatus using the same |
| JP4199473B2 (ja) | 2002-04-03 | 2008-12-17 | 株式会社ルネサステクノロジ | 同期クロック位相制御回路 |
| JP2009175333A (ja) | 2008-01-23 | 2009-08-06 | Konica Minolta Business Technologies Inc | 画像形成装置及び画像形成方法 |
| JP6007944B2 (ja) * | 2014-05-22 | 2016-10-19 | コニカミノルタ株式会社 | 信号処理装置及び信号処理方法並びに画像形成装置 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55133010A (en) * | 1979-04-03 | 1980-10-16 | Fujitsu Ltd | Light beam scanner |
| JPH021964U (ja) * | 1988-06-16 | 1990-01-09 | ||
| JPH1090629A (ja) * | 1996-09-10 | 1998-04-10 | Fuji Photo Film Co Ltd | 光走査装置 |
| JP3812003B2 (ja) * | 1996-09-20 | 2006-08-23 | コニカミノルタホールディングス株式会社 | 画像形成装置 |
-
1999
- 1999-09-29 JP JP27655199A patent/JP3815145B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000198235A (ja) | 2000-07-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7224378B2 (en) | Method and apparatus for optical recording and image forming capable of correcting a magnification error in scanning | |
| US5627649A (en) | Method and device for correcting a position for writing an image | |
| US7760222B2 (en) | Image forming apparatus and method with improved capabilities of correcting image magnification error | |
| US6259467B1 (en) | Multi stage oscillator phase alignment scheme | |
| JP3815145B2 (ja) | クロック発生回路 | |
| JP4154856B2 (ja) | クロック発生回路および画像形成装置 | |
| JP2002096502A (ja) | 画像形成装置 | |
| JP2000246959A (ja) | クロック発生回路および画像形成装置 | |
| US6219085B1 (en) | Method and system for improved performance of adjustable printer clocks in an electrophotographic device | |
| EP0998115B1 (en) | Clock pulse generating circuit | |
| JP3767274B2 (ja) | 画像形成装置 | |
| US7339713B2 (en) | Optical beam scanner, image forming device, and optical beam scanning method | |
| JP2002278408A (ja) | クロック発生回路および画像形成装置 | |
| US6784914B2 (en) | Clock-generating circuit and image-forming apparatus having a function of canceling unevenness of scanning-light amount | |
| US6788330B2 (en) | Clock-generating circuit and image-forming apparatus having a function of canceling F-theta property errors | |
| JPH1155472A (ja) | 多色画像形成装置 | |
| US20090034999A1 (en) | Image forming apparatus and control method thereof | |
| JPS63316016A (ja) | ビ−ム走査装置 | |
| JP2737985B2 (ja) | レーザプリンタ | |
| US6885480B2 (en) | Light beam scanning apparatus and image forming apparatus | |
| JP2004114316A (ja) | 画像形成装置 | |
| JP2006175646A (ja) | 画像形成システム及び画像形成方法 | |
| JP2005297392A (ja) | 画像形成装置 | |
| JP4367840B2 (ja) | 画素クロック生成装置、光走査装置及び画像形成装置 | |
| JP3596970B2 (ja) | 光ビーム走査装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040303 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050629 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050712 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050909 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060207 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060410 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060516 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060529 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100616 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100616 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110616 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110616 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120616 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130616 Year of fee payment: 7 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |