JP2000198235A

JP2000198235A - クロック発生回路

Info

Publication number: JP2000198235A
Application number: JP11276551A
Authority: JP
Inventors: Koichi Takagi; 幸一高木; Mitsuo Azumai; 満男東井; Kenji Izumiya; 賢二泉宮
Original assignee: Konica Minolta Inc
Current assignee: Konica Minolta Inc
Priority date: 1998-09-29
Filing date: 1999-09-29
Publication date: 2000-07-18
Anticipated expiration: 2019-09-29
Also published as: JP3815145B2

Abstract

(57)【要約】【課題】外付け部品を使わず一つの集積回路内におい
て、所定の時間内に発生するパルス数が所定数になるよ
うなドットクロックを生成することが可能なクロック発
生回路を提供する。【解決手段】像担持体上に複数の色の画像を形成する
複数の露光手段と、基準クロックを遅延させて位相の異
なる複数の遅延クロックを生成する遅延部４１０と、前
記露光手段が前記像担持体上に形成した画像のずれ状態
を検出するずれ検出部４２０，４３０と、画像のずれ状
態から各色毎の位相補正量を求め、各色毎にどの位相の
遅延クロックを選択すべきかを決定する遅延クロック切
り替え制御部４４０と、前記遅延クロック切り替え制御
部での決定結果を受け、前記遅延部からの遅延クロック
を各色毎に選択し、ドットクロックとして前記露光手段
に供給する遅延クロック選択部４５０と、を備えたこと
を特徴とする。

Description

【発明の詳細な説明】

【０００１】

【発明が属する技術分野】本発明はクロック発生回路に
関し、さらに詳しくは、所定時間内の駆動クロックのパ
ルス数が所定数になるように調整するクロック発生回路
に関する。

【０００２】

【従来の技術】画像形成装置では、画像データに応じて
変調したレーザビームを主走査方向に走査し、副走査方
向に回転する像担持体上に画像を形成している。この場
合に、ドットクロックと呼ばれる駆動クロックを基準に
して、レーザビームを画像データで変調している。

【０００３】したがって、所定のドットクロック数に応
じて、像担持体上に形成される主走査方向における画像
の長さが常に一定になるようにドットクロックを生じる
必要がある。

【０００４】また、近年では記録紙上にカラー画像を得
るために像担持体近傍に帯電，露光，現像の各手段を有
するユニットを複数備えて、像担持体の１回転内に像担
持体上にカラートナー像を形成し、一括して記録紙上に
転写を行うカラー画像形成装置が開発されている。ま
た、中間転写体近傍に複数の像担持体を有し、各像担持
体の周囲に帯電，露光，現像，転写手段を備え、各像担
持体上に形成されたトナー像を中間転写体に順次転写し
て行き、中間転写体に担持されたカラートナー像を一括
して転写紙上に転写を行うカラー画像形成装置も開発さ
れている。

【０００５】

【発明が解決しようとする課題】前者のような画像形成
装置において、主走査を行うポリゴンミラーの回転数の
変動や、光学系の収差などによって、所定のドットクロ
ック数に応じて像担持体上に形成される画像の長さがば
らつく場合がある。

【０００６】また、後者のように複数の露光手段を用い
て像担持体上または中間転写体上にカラートナー像を形
成するようなカラー画像形成装置においては、各露光手
段のポリゴンミラーやレンズ等の光学系の特性のばらつ
きによって各露光手段間において像担持体上に形成され
る主走査方向における画像の長さにばらつきを生じ、そ
れが原因となって色ずれが生じる。

【０００７】以上のような場合、ドットクロックの立ち
上がりのタイミング（位相）や周波数を微妙に調整でき
ることが好ましい。このような位相や周波数の調整を可
能にする回路として、ＶＣＸＯ（電圧制御型水晶発振
器）やＤＤＳ（ディジタルダイレクトシンセサイザ）な
どが知られている。

【０００８】このＶＣＸＯやＤＤＳは精度の点では問題
がないが、装置が高価になること、独立したデバイスで
あってシステムの１チップ化（集積回路化）に不向きで
ある、などの点から画像形成装置のドットクロックの生
成には適していない。

【０００９】本発明は、上記の課題を解決するためにな
されたものであって、その目的は、外付け部品を使わず
一つの集積回路内で、所定時間内に発生するパルス数が
所定数になるようなドットクロックを生成することが可
能なクロック発生回路を提供することにある。

【００１０】

【課題を解決するための手段】すなわち、課題を解決す
る手段としての本発明は以下に説明するようなものであ
る。

【００１１】（１）所定間隔でパルスを発生させる基準
クロック生成部と、前記基準クロック生成部によって生
成された基準クロックを遅延させて、位相の異なる複数
の遅延クロック群を生成する遅延クロック生成部とを有
し、前記複数の遅延クロックの中から位相の異なる遅延
クロックを順次選択し、この選択されたクロックを合成
することによって所定時間内に発生するパルス数を所定
数にしたクロックを生成する、クロック発生回路であ
る。

【００１２】このクロック発生回路では、複数の遅延ク
ロックの中から位相の異なる遅延クロックを順次選択
し、この選択されたクロックを合成することによって所
定時間内に発生するパルス数を所定数にしたクロックを
生成するようにしている。

【００１３】すなわち、クロック周波数を微調整して合
わせるのではなく、クロック周波数は変えずに、位相を
細かく変えた遅延クロックを所定時間内に順次選択する
ことで、所定時間内のパルス数を所定数に合わせるよう
にしている。

【００１４】この結果、外付け部品を使わず一つの集積
回路内で、所定の時間内に発生するパルス数が所定数に
なるようなドットクロックを生成することが可能にな
る。（２）所定間隔でパルスを発生させる基準クロック生成
部と、前記基準クロック生成部によって生成された基準
クロックを遅延させて、位相の異なる複数の遅延クロッ
ク群を生成する遅延クロック生成部と、前記遅延クロッ
ク生成部によって生成された複数の遅延クロックからイ
ンデックス信号に同期した遅延クロックを検出する同期
検出部と、前記同期検出部において検出されたクロック
を参照して位相補正量を求め、この位相補正量に基づい
て前記複数の遅延クロックの中から、位相の異なる遅延
クロックを順次選択する切替制御部と、を有し、前記切
替制御部により選択された位相の異なる遅延クロックを
合成することによって所定時間内に発生するパルス数を
所定数にしたクロックを生成する、クロック発生回路で
ある。

【００１５】このクロック発生回路では、複数の遅延ク
ロックからインデックス信号に同期した遅延クロックを
検出して位相補正量を求め、この位相補正量に基づい
て、複数の遅延クロックの中から位相の異なる遅延クロ
ックを順次選択するようにしている。

【００１６】すなわち、クロック周波数を微調整して合
わせるのではなく、クロック周波数は変えずに、位相を
細かく変えた遅延クロックを、位相補正量に基づいて所
定時間内に順次選択することで、所定時間内のパルス数
を所定数に合わせるようにしている。

【００１７】この結果、外付け部品を使わず一つの集積
回路内で、所定の時間内に発生するパルス数が所定数に
なるようなドットクロックを生成することが可能にな
る。（３）所定間隔でパルスを発生させる基準クロック生成
部と、前記基準クロック生成部によって生成された基準
クロックを遅延させて、位相の異なる複数の遅延クロッ
ク群を生成する遅延クロック生成部と、前記遅延クロッ
ク生成部によって生成された複数の遅延クロックから、
インデックス信号に同期した第１同期ポイント情報及び
第２同期ポイント情報を検出する同期検出部と、前記同
期検出部において検出された第１同期ポイント情報と第
２同期ポイント情報とから遅延クロックの周期段数を求
め、この周期段数に基づいて前記複数の遅延クロックの
中から、位相の異なる遅延クロックを順次選択する切替
制御部と、を有し、前記切替制御部により選択された位
相の異なる遅延クロックを合成することによって所定時
間内に発生するパルス数を所定数にしたクロックを生成
する、クロック発生回路である。

【００１８】このクロック発生回路では、第１同期ポイ
ント情報と第２同期ポイント情報とから遅延クロックの
周期段数を求め、この周期段数に基づいて複数の遅延ク
ロックの中から、位相の異なる遅延クロックを順次選択
するようにしている。

【００１９】すなわち、クロック周波数を微調整して合
わせるのではなく、クロック周波数は変えずに、位相を
細かく変えた遅延クロックを、遅延クロックの周期段数
に基づいて所定時間内に順次選択することで、所定時間
内のパルス数を所定数に合わせるようにしている。

【００２０】この結果、外付け部品を使わず一つの集積
回路内で、所定の時間内に発生するパルス数が所定数に
なるようなドットクロックを生成することが可能にな
る。（４）所定間隔でパルスを発生させる基準クロック生成
部と、前記基準クロック生成部によって生成された基準
クロックを遅延させて、位相の異なる複数の遅延クロッ
ク群を生成する遅延クロック生成部と、前記遅延クロッ
ク生成部によって生成された複数の遅延クロックから、
第１の入力信号及び第２の入力信号のそれぞれの先端位
置に同期した第１同期クロック及び第２同期クロックを
検出する同期検出部と、前記同期検出部において検出さ
れた第１同期クロックと第２同期クロックを参照し、前
記第１同期クロックと前記第２同期クロックとの先端位
置のずれ量を求め、該ずれ量に基づいて前記複数の遅延
クロックの中から、位相の異なる遅延クロックを順次選
択する切替制御部と、を有し、前記切替制御部により選
択された位相の異なる遅延クロックを合成することによ
って、前記第１入力信号と前記第２入力信号とに基づい
て出力されるクロックの先端位置を同期させ、かつ、所
定時間内に前記第１入力信号と前記第２入力信号とに基
づいて出力されるクロックのパルス数を所定数にする、
クロック発生回路である。

【００２１】このクロック発生回路では、第１入力信号
と前記第２入力信号とに基づいて出力されるクロックの
先端位置を同期させ、かつ、所定時間内に前記第１入力
信号と前記第２入力信号とに基づいて出力されるクロッ
クのパルス数を所定数にするようにしている。

【００２２】すなわち、少なくとも２つの信号におい
て、クロック周波数を微調整して合わせることなく、先
端位置の同期あわせと、パルス数を所定数にすることを
行っている。

【００２３】この結果、外付け部品を使わず一つの集積
回路内において、所定の時間内に発生するパルス数が所
定数になるようなドットクロックを生成することが可能
になる。

【００２４】

【発明の実施の形態】以下、図面を参照して、本発明の
クロック発生回路の実施の形態例を詳細に説明する。ま
ず、本発明の一実施の形態例のクロック発生回路を適用
することが可能なカラー画像形成装置の機械的な構成図
である図１０を用いて、カラー画像形成装置の全体構成
を説明する。

【００２５】なお、本実施の形態例の画像形成装置は、
多色の画像形成装置であり、ここでは、Ｙ(イエロー)，
Ｍ(マゼンタ)，Ｃ(シアン)，Ｋ(黒)の４色のトナーを使
用するカラー画像形成装置を例にする。

【００２６】最初に、上ローラ３と下ローラ５と横ロー
ラ７とに巻回された無端ベルト状の像担持体(感光体)１
は、上ローラ３と下ローラ５とにより上下方向に張架さ
れ、図中の矢印Ｉ方向に駆動される。

【００２７】さらに、像担持体１が下から上へ移動する
面には、像担持体１によって形成された閉空間方向に像
担持体１を押圧し、像担持体１を閉空間方向に案内する
ガイド手段としての押圧ローラ９が設けられている。

【００２８】像担持体１が下から上へ移動する面の上部
には、像担持体１に摺接し、像担持体１上の現像剤を除
去するクリーニング手段１１が設けられている。クリー
ニング手段１１の下方には、クリーニング手段１１によ
って除去された現像剤を捕集する捕集手段としての回収
ボックス２１が像担持体１に沿って設けられている。

【００２９】次に、像担持体１に対して潜像を形成する
潜像形成手段の説明を行なう。本実施の形態例の画像形
成装置は、４色のカラー画像形成装置であるので、各色
に応じて四つの潜像形成手段を有している。

【００３０】すなわち、像担持体１に対してレーザ光を
用いてＹ(イエロー)用の潜像を形成するＹ光学書き込み
部２５と、像担持体１に対してレーザ光を用いてＭ(マ
ゼンタ)用の潜像を形成するＭ光学書き込み部２７と、
像担持体１に対してレーザ光を用いてＣ(シアン)用の潜
像を形成するＣ光学書き込み部３１と、像担持体１に対
してレーザ光を用いてＫ(黒)用の潜像を形成するＫ光学
書き込み部である。

【００３１】次に、現像器の説明を行なう。像担持体１
上に形成された各色の静電潜像を現像する四つの現像器
が設けられている。すなわち、Ｙ光学書き込み部２５で
形成された潜像を現像するＹ現像器４２と、Ｍ光学書き
込み部２７で形成された潜像を現像するＭ現像器４３
と、Ｃ光学書き込み部２９で形成された潜像を現像する
Ｃ現像器４５と、Ｋ光学書き込み部３１で形成された潜
像を現像するＫ現像器４７である。

【００３２】また、各色の現像器４２,４３,４５,４７
に対応して、像担持体１に電荷を付与する帯電手段の帯
電極が設けられている。すなわち、Ｙ用の帯電極６１
と、Ｍ用の帯電極６３と、Ｃ用の帯電極６５と、Ｋ用の
帯電極６７である。さらに、本実施の形態例の各色の帯
電手段は、像担持体１上の帯電電位を制御するグリッド
７１,７３,７５,７７を有している。

【００３３】８１は給紙部で、転写材としての転写紙Ｐ
が収納されたカセット８３が設けられている。このカセ
ット８３の転写紙Ｐは、搬送ローラ８５により搬出さ
れ、搬送ローラ対８７,レジストローラ８８により挟持
搬送され、転写手段９１に給送される。

【００３４】転写手段９１には、像担持体１と異なる極
性の電位に保たれた転写ローラ９２が設けられ、この転
写ローラ９２は横ローラ７と協働して像担持体１を挟む
ように設けられている。

【００３５】１００は熱ローラ対１０１の挟着により、
転写紙Ｐに熱,圧力を加え、トナーを転写紙Ｐに融着さ
せる定着部、１１０は熱定着を終えた転写紙Ｐを排紙ト
レイ１１１まで挟持搬送する搬送ローラ対である。

【００３６】また、１２０は装置外に設けられた給紙部
から搬送された別サイズの転写紙Ｐが通る給紙路であ
る。次に、上記構成の画像形成装置の全体の動作を説明
する。像担持体１が矢印Ｉ方向に駆動されると、帯電極
６１及びグリッド７１からなるＹ用の帯電手段により、
像担持体１上は所定の帯電電位となる。

【００３７】次に、Ｙ光学書き込み部２５により、像担
持体１に静電潜像が形成される。そして、Ｙ現像器４２
の現像スリーブ５５に担持された現像剤中のトナーがク
ーロン力により像担持体１上に移動し、像担持体１上に
トナー像が形成される。

【００３８】これと同様な動作を残りの色、すなわち、
Ｍ，Ｃ，Ｋについて行い、像担持体１上のＹ，Ｍ，Ｃ，
Ｋのトナー像を形成する。一方、給紙部８１からは、転
写紙Ｐが、搬送ローラ８５,搬送ローラ対８７によって
転写手段９１に向け給送される。

【００３９】給送された転写紙Ｐは、レジストローラ８
８により、像担持体１上のトナー画像とタイミング調整
した上で、同期して転写手段９１に給送され、転写手段
９１の転写ローラ９２により帯電され、像担持体１上の
現像剤像が転写紙Ｐに転写される。

【００４０】次に、転写紙Ｐは、定着部１００で加熱,
加圧され、トナーが転写紙Ｐに融着され、搬送ローラ対
１１０により排紙トレイ１１１上に排出される。また、
転写が終了した像担持体１上の余剰のトナーは、クリー
ニング手段１１のブレード１７により除去され、回収ボ
ックス２１内に貯留される。

【００４１】なお、光学書き込み部の構成は、図９のよ
うになっている。すなわち、回路部４８０で生成された
信号に基づいて、ＬＤ４７０が発光する。そして、ＬＤ
４７０からのレーザビームは、コリメータレンズ４９
１、シリンドリカルレンズ４９２を通った後にポリゴン
ミラー４９３で走査され、ｆθレンズ４９４、シリンド
リカルレンズ４９５を通過して像担持体１に書き込まれ
る。なお、ポリゴンミラーで走査されたレーザビームの
一部はインデックスセンサ４０２に導かれて、タイミン
グが検出される。

【００４２】以下、図面を参照して、本発明のクロック
発生回路の実施の形態例を詳細に説明する。＜第１実施例のクロック発生回路の構成＞図１は本発明
の第１実施例の電気的な全体構成を示す構成図である。
この図１において、１は画像が形成される像担持体、２
００は後述するドットクロックを発生するための制御手
段としてのＣＰＵ、２１０は像担持体１に形成される所
定の画像からの反射光を読み取ってずれを検出するため
の反射型センサ、２５０はドットクロックに同期して画
像信号を読み出し、画像信号の信号値に応じたパワーの
レーザビームを像担持体１に対して出力するＹ露光ユニ
ット、２７０はドットクロックに同期して画像信号を読
み出し、画像信号の信号値に応じたパワーのレーザビー
ムを像担持体１に対して出力するＭ露光ユニット、２９
０はドットクロックに同期して画像信号を読み出し、画
像信号の信号値に応じたパワーのレーザビームを像担持
体１に対して出力するＣ露光ユニット、３１０はドット
クロックに同期して画像信号を読み出し、画像信号の信
号値に応じたパワーのレーザビームを像担持体１に対し
て出力するＫ露光ユニットである。

【００４３】また、図２は上述したＹ露光ユニット２５
０，Ｍ露光ユニット２７０，Ｃ露光ユニット２９０，Ｋ
露光ユニット３１０内の電気的な露光ユニット４００の
回路構成を、ＣＰＵ２００などと共に示すブロック図で
ある。なお、この図２では、露光ユニット４００を一つ
のみ示すが、実際には同等なものがＹ・Ｍ・Ｃ・Ｋのそ
れぞれに存在しているものとする。

【００４４】この図２において、ディレイチェーン部４
１０は入力クロック（基準クロック発生部４０１からの
基準クロック）を遅延させて位相が少しずつ異なる複数
の遅延クロック（図２）を得るための、本発明の遅延
部を構成するディレイ素子群である。ここで、図３に示
すごとく、ディレイチェーン部４１０は、位相が少しず
つ異なる遅延クロックについて、基準クロックの２周期
分以上にわたって生成できる段数になるようにチェーン
状にディレイ素子が縦続接続されていることが好まし
い。

【００４５】なお、基準クロック発生部４０１は、個々
の露光ユニットにそれぞれ内蔵されていてもよいが、単
一の基準クロック発生部４０１からそれぞれの露光ユニ
ットに基準クロックを分配してもよい。

【００４６】また、インデックスセンサ４０２はレーザ
ビームの走査における基準位置を検出するものである。
図７はインデックス信号および各ディレイ素子から出力
される遅延クロックを示す。

【００４７】同期クロック検出部４２０はインデックス
センサ４０２での検出信号を受け、遅延クロック群の中
でインデックス信号に同期している遅延クロックの段番
号（同期ポイント）を検出する検出手段であり、同期ポ
イント情報（図２）を出力する。ここで、同期クロッ
ク検出部４２０は、遅延クロック群の中で、最初にイン
デックス信号に同期している第１同期ポイント情報ＳＰ
１と、２番目にインデックス信号に同期している第２同
期ポイント情報ＳＰ２と、を出力できることが好まし
い。

【００４８】図７において、第１同期ポイント情報ＳＰ
１はディレイ素子ＤＬ２０の遅延クロックの同期ポイン
ト、第２同期ポイント情報ＳＰ２はディレイ素子ＤＬ５
０の遅延クロックの同期ポイントを示す。

【００４９】画像先端制御部４３０は同期クロック検出
部４２０からの同期ポイント情報（図２）を受け、Ｃ
ＰＵ２００からの画像先端ずれ情報（図１，図２）
をもとに補正同期ポイント情報（図２）を出力する。

【００５０】遅延クロック切り替え制御部４４０は、画
像先端制御部４３０からの補正同期ポイント情報（図２
）と、ＣＰＵ２００からの周波数ずれ情報（図２）
とに基づいて、位相補正量を求め、遅延クロック群の中
からどの位相の遅延クロックを選択すべきかのセレクト
信号（図２）を出力するものである。

【００５１】なお、画像先端ずれ情報と周波数ずれ情報
とについては、後述する。遅延クロックセレクト部４５
０は遅延クロック切り替え制御部４４０からのセレクト
信号を受け、遅延クロック群の中から対応する位相の遅
延クロックを選択し、ドットクロックとして出力するも
のである。

【００５２】そして、ＰＷＭ部４６０はドットクロック
と画像信号とを受けて、レーザダイオード（ＬＤ）４７
０を駆動するための信号を発生する。ＬＤ４７０からは
画像信号の値に応じてパルス幅変調されたレーザビーム
が、像担持体１に向けて照射される。

【００５３】また、図４に示すように、遅延クロック切
り替え制御部４４０は、周波数ずれ情報に応じた位相補
正量を補正カウント値（カウントロードデータ）として
求める補正量演算部４４１と、カウントロードデータを
カウントすることで遅延クロックの選択段数を切替える
ためのカウントデータを生成する切替カウンタ４４２
と、カウントデータと同期ポイント情報とを参照して遅
延クロック群の中からどの位相の遅延クロックを選択す
べきかのセレクト信号を出力するセレクト信号演算部４
４３とを有している。なお、切替カウンタ４４２では、
遅延クロックの切替ポイントを毎ラインごとに切り替え
ることが、切り替えを目立たなくする点で望ましい。

【００５４】＜ずれ検出の原理＞ここで、図５を参照し
てずれ検出の様子について簡単に説明する。露光ユニッ
ト２５０，２７０，２９０，３１０により所定のパター
ン（ここでは、「フ」字状のパターン）の画像を、像担
持体上の主走査方向先端側に形成する。像担持体上には
実線で示すパターンが形成されているが、本来は破線で
示す基準パターンが形成される予定であったとする。

【００５５】ここでは、露光ユニットや各光学系の収差
などにより、主走査方向にｄｘのずれが発生している。
この場合に、像担持体を副走査方向に移動させつつ、パ
ターンを読み取れる位置に配置された反射型センサ２１
０で読み取りを行うことで、「フ」字状のパターンの横
線から斜線までの距離Ｙ’に相当する読み取り時間が得
られる。

【００５６】像担持体の副走査方向の移動速度と、実線
と破線間での横線と斜線の読み取り時間差とにより、距
離Ｙ’が得られることで、予めフォトセンサの検出位置
における距離Ｙoは求めうるため、ｄｙ＝Ｙ’−Ｙoによ
り、ｄｙを求めることもできる。

【００５７】つぎに、横線と斜線とがなす角度をθとす
ると、ｄｘ＝ｄｙ／ｔａｎθで、主走査方向のずれｄｘ
も求められる。

【００５８】したがって、Ｙ，Ｍ，Ｃ，Ｋの各色につい
て、このような所定のパターンの形成と読み取りとを行
うことで、主走査方向の先端の画像のずれ状態（画像先
端ずれ情報）を検出することが可能になる。

【００５９】また、同一副走査位置であって、主走査方
向先端側と主走査方向末端側とに同じ形状の「フ」字状
のパターンを形成し、その間隔を測定することによって
主走査方向の画像の伸び縮みに関するずれ状態（周波数
ずれ情報）を検出することができる。

【００６０】そして、ＣＰＵ２００がこのような処理を
行って、画像先端ずれ情報（図１、図２）および周
波数ずれ情報（図１、図２）として露光ユニットに
供給する。

【００６１】＜クロック発生回路の動作＞つぎに、この
第１実施例のクロック発生回路の動作の説明を行う。こ
こでは、Ｙ，Ｍ，Ｃ，Ｋの４色の画像形成を行う画像形
成装置に適用した場合を例にして説明を行う。

【００６２】なお、この実施の形態例のクロック発生回
路を用いる画像形成装置は、Ｙ露光ユニット２５０，Ｍ
露光ユニット２７０，Ｃ露光ユニット２９０，Ｋ露光ユ
ニット３１０を備えており、ベルト状の像担持体が１回
転する間に４色の画像を形成する装置や、Ｙ，Ｍ，Ｃ，
Ｋの各色毎に露光ユニットと感光体ドラムとを備えてい
て１パスで画像形成を行う装置などが該当する。

【００６３】すなわち、複数の露光ユニットを備えてい
て、同一の基準クロックを使用しても色ずれが発生する
可能性のある画像形成装置であれば、このような形式以
外の各種の画像形成装置に適用することが可能である。

【００６４】＜動作例＞まず、図６のタイムチャート
を参照し、ある特定の１色について、周波数ずれ情報を
参照して、ドットクロックとして使用される遅延クロッ
クをある時間毎にシフトさせ、ドットクロックのパルス
数が所定数になるようにすると共に、この所定数のパル
スを発生させる時間が所定時間になるように調整する動
作について説明する。

【００６５】前述した所定パターンの形成と読み取りと
によって検出された周波数ずれを示す周波数ずれ情報Ｅ
Ｒ，基準クロックの周波数から求められるクロック周期
ＴＣのクロック周期情報，主走査方向に形成すべき画素
数ＰＨを示す１ライン画素数情報が、ＣＰＵ２００から
補正量演算部４４１に与えられる。

【００６６】また、同期クロック検出部４２０からの第
１同期ポイント情報ＳＰ１と第２同期ポイント情報ＳＰ
２とから、周期段数（基準クロック１周期分の遅延が得
られる遅延素子段数）ＮＳを求める。

【００６７】また、ＣＰＵ２００はずれ方向情報をセレ
クト信号演算部４４３に与えており、主走査方向に伸び
たずれに対しては縮める補正を行うための「−補正」，
主走査方向に縮んだずれに対しては伸ばす補正を行うた
めの「＋補正」の情報を与える。ここでは、「−補正」
の場合を例にする。

【００６８】前述した所定パターンの形成とその測定に
より、周波数ずれ情報ＥＲおよびずれ方向情報が求めら
れているとする。ここでは、ＥＲ＝６ｎｓ，ずれ方向情
報＝「−補正」であり、すなわち、画像が伸びていたた
めに縮ませるように補正することを示していたと仮定す
る。

【００６９】まず、同期クロック検出部４２０がインデ
ックスセンサ４０２からのインデックス信号の立ち上が
りを参照して、第１同期ポイント情報ＳＰ１及び第２同
期ポイント情報ＳＰ２を求める。

【００７０】前記第１同期ポイント情報ＳＰ１はインデ
ックス信号の立ち上がりに同期したディレイチェーン部
４１０ディレイ素子の段番号を示しており、前記第２同
期ポイント情報ＳＰ２は前記第１同期ポイント情報ＳＰ
１から基準クロック１周期分遅れたディレイチェーン部
４１０ディレイ素子の段番号を示している。

【００７１】ここでは、ＳＰ１＝２０，ＳＰ２＝５０で
あったとする。なお、この様子を図７に示す。ここで
は、２０段目のＤＬ２０（図７（ｃ））の遅延クロック
と、このＤＬ２０からクロック１周期分遅れた５０段目
のＤＬ５０（図７（ｍ））の遅延クロックとが、インデ
ックス信号の立ち上がり（図７（ａ））に同期している
状態を示している。

【００７２】つぎに、前記第１同期ポイント情報ＳＰ１
と第２同期ポイント情報ＳＰ２から、周期段数ＮＳを求
める。ここで、前記周期段数ＮＳは、基準クロック１周
期分の時間が何段のディレイ素子の遅延時間に相当する
かを示している。本実施の形態例では、周期段数ＮＳ＝
ＳＰ２−ＳＰ１より、ＮＳ＝３０となる。

【００７３】また、１段あたりのディレイ素子の遅延時
間ＤＴを、前記ＮＳ及び基準クロックの周期から求め
る。たとえば、基準クロック周期ＴＣが３０ｎｓであっ
た場合はＮＳ＝３０であるので、ＤＴ＝ＴＣ／ＮＳより
ＤＴ＝１ｎｓとなる。

【００７４】１段あたりのディレイ素子の遅延時間は、
集積回路の温度状態や集積回路に供給される電源電圧の
変動などに起因して変動するので、ある場合には１．５
ｎｓになったり、０．５ｎｓになったりすることが考え
られる。しかしながら、基準クロック周期ＴＣは変化し
ないため、周期段数ＮＳを求めることにより、測定時の
１段あたりのディレイ素子の遅延時間を正確に求めるこ
とができる。

【００７５】そして、適正な画像信号を得るためには最
終的にディレイ素子何段分ずらすかを示す切替段数ＮＣ
を、周波数ずれ情報ＥＲ，ずれ方向情報及び遅延時間Ｄ
Ｔから求める。ここでは、ＥＲ＝６ｎｓ，ずれ方向情報
＝「−補正」，ＤＴ＝１ｎｓより、切替段数ＮＣ＝−６
となる。

【００７６】以上の切替段数ＮＣより、適正な画像信号
を得るためには最終的にディレイ素子の段数を６段分進
めればよい。すなわち、インデックス信号の立ち上がり
に同期して最初は５０段目のディレイ素子からの遅延ク
ロックをドットクロックとして採用し、その後カウンタ
によりある時間毎にセレクト信号に同期して１走査ライ
ン中において、４９段目，４８段目，４７段目，４６段
目，４５段目の遅延クロックを順次置き換えてドットク
ロックとして採用していき、最終的には４４段目からの
遅延クロックをドットクロックとして採用するようにす
ればよい。

【００７７】この様子を図６に示す。図６（ｆ）が最終
的に４４段目の遅延クロックをドットクロックとして採
用した様子を示している。

【００７８】なお、切替段数ＮＣが周期段数ＮＳより大
きい場合には、セレクト信号を循環させるようにすれば
よい。上述した例で、ＳＰ１＝２０，ＳＰ２＝５０，周
期段数３０の場合の「−補正」では、セレクト信号が５
０，４９，…，２１，２０，となった時点で、セレクト
信号の２０とセレクト信号の５０とは等しい位相である
ので、次は４９，４８，…とすればよい。すなわち、５
０，４９，…，２１，２０（＝５０），４９，４８…，
となる。また、「＋補正」においても同様にセレクト信
号を循環させるようにすればよい。

【００７９】このようなセレクト信号を受けた遅延クロ
ックセレクト部４５０では、ディレイチェーン部４１０
からの遅延クロック群の中から、５０段目，４９段目，
４８段目，４７段目，…のように遅延クロックの選択を
行って、ドットクロックとして露光ユニットに供給する
（図６（ｇ））。

【００８０】この場合には遅延クロック群の中から、５
０段目，４９段目，４８段目，４７段目，…と選択する
ことで、最初はインデックス信号に同期した遅延クロッ
ク（５０段目の遅延クロック）が得られ、その後切替カ
ウンタ４４２でカウントアップされるたびに１ライン内
で定期的に徐々に遅延の少ない（位相が進んだ）遅延ク
ロック（４９段目，４８段目，４７段目，…）が得られ
る（図６（ｆ））。この結果、「−補正」が実現され、
最終的に主走査方向に伸びているずれを６ｎｓだけ縮め
るような補正が実行される。

【００８１】また、「＋補正」の場合には、第１同期ポ
イント情報ＳＰ１を初期値として、遅延クロック群の中
から、２０段目，２１段目，２２段目，２３段目，…と
選択することで、最初はインデックス信号に同期した遅
延クロック（２０段目の遅延クロック）が得られ、徐々
に遅延の多い（位相が遅れた）遅延クロック（２１段
目，２２段目，２３段目，…）が得られる。この結果、
「＋補正」が実現され、最終的に１ライン内で主走査方
向に縮んでいるずれを伸ばすような補正が実行される。

【００８２】すなわち、ずれ情報を参照して、基準クロ
ックのパルスをある時間毎にシフトさせ、パルス数が１
ライン内で所定数になるようにすると共に、この所定数
のパルスを発生させる時間が所定時間になるような調整
が行える。

【００８３】なお、以上の動作を行う際に、Ｖ＿ＶＡＬ
ＩＤがアクティブである期間中は、Ｈ＿ＶＡＬＩＤにか
かわらず、前記切替カウンタ４４２を動作させつづける
ようにする。このようにすることで、各水平ラインでラ
ンダムな位置で上述した切替えが行われるようになり、
画像においてドットクロックの切替えが目立たなくな
る。

【００８４】＜動作例＞つぎに、図８のタイムチャー
トを参照し、Ｙ，Ｍ，Ｃ，Ｋの４色について、周波数ず
れ情報を参照して、遅延クロックのパルスをある時間毎
にシフトさせ、パルス数が所定数になるようにすると共
に、この所定数のパルスを発生させる時間が所定時間に
なるように調整する動作について説明する。

【００８５】また、この動作例では、具体的数値を用い
て説明を行う。なお、ここでは、Ｙの画像を基準にし
て、Ｙに対するＭＣＫの相対的なずれ（ＥＲym，ＥＲy
c，ＥＲyk）を検出し、Ｍ，Ｃ，ＫをＹに合わせるよう
な補正を行う場合を例にして説明する。

【００８６】ここで、主走査方向の１ライン画素数ＰＨ＝４７２０，ディレイチェーン部４１０の遅延段数＝２５６，クロック周波数＝３３ＭＨｚ，クロック周期ＴＣ＝３０ｎｓ，１段の遅延時間ＤＴ＝１ｎｓ（０．５ｎｓ〜２．０ｎ
ｓ），周期段数ＮＳ＝３０，Ｙ露光ユニット６１でのＳＰ１y＝１０，ＳＰ２y＝４
０，Ｍ露光ユニット６２でのＳＰ１m＝２０，ＳＰ２m＝５
０，ＥＲym＝＋７ｎｓ，Ｃ露光ユニット６３でのＳＰ１c＝１５，ＳＰ２c＝４
５，ＥＲyc＝−４ｎｓ，Ｋ露光ユニット６４でのＳＰ１k＝２５，ＳＰ２k＝５
５，ＥＲyk＝＋２ｎｓ，であるとする。

【００８７】この場合、Ｍの補正は−７ｎｓ，Ｃの補正
は＋４ｎｓ，Ｋの補正は−２ｎｓにする必要がある。そ
こで、上述した動作例にあるような切替段数（切替段
数ＮＣm，切替段数ＮＣc，切替段数ＮＣk）を求め、カ
ウント結果に従ってセレクト信号演算部４４３がＭ，
Ｃ，Ｋそれぞれのセレクト信号を生成する。なお、Ｙに
ついては、Ｍ，Ｃ，Ｋの基準であるので、セレクト信号
は固定でよい。

【００８８】このようなセレクト信号を受けた遅延クロ
ックセレクト部４５０では、Ｙについて、ディレイチェ
ーン部４１０からの遅延クロック群の中から、４０段目
の遅延クロックを選択して、ドットクロックとしてＹ露
光ユニット６１に供給する（図８（ｃ））。

【００８９】また、遅延クロックセレクト部４５０は、
Ｍについて、ディレイチェーン部４１０からの遅延クロ
ック群の中から、５０段目，４９段目，４８段目，４７
段目，…，４３のように遅延クロックの選択を切替カウ
ンタ４４２のカウントアップ毎に行って、ドットクロッ
クとしてＭ露光ユニット６２に供給する（図８
（ｄ））。これにより、トータルで−７ｎｓの補正が実
行される。

【００９０】また、遅延クロックセレクト部４５０は、
Ｃについて、ディレイチェーン部４１０からの遅延クロ
ック群の中から、４５段目，４６段目，４７段目，４８
段目のように遅延クロックの選択を切替カウンタ４４２
のカウントアップ毎に行って、ドットクロックとしてＣ
露光ユニット６３に供給する（図８（ｅ））。これによ
り、トータルで＋４ｎｓの補正が実行される。

【００９１】また、遅延クロックセレクト部４５０は、
Ｋについて、ディレイチェーン部４１０からの遅延クロ
ック群の中から、５５段目，５４段目のように遅延クロ
ックの選択を切替カウンタ４４２のカウントアップ毎に
行って、ドットクロックとしてＫ露光ユニット６４に供
給する（図８（ｆ））。これにより、トータルで−２ｎ
ｓの補正が実行される。

【００９２】なお、以上の場合のセレクト信号によるデ
ィレイ素子の切替え段数ＮＣは、以下の（１）式で表せ
る。ＮＣ＝ＥＲ／（ＴＣ／ＮＳ） …（１）

【００９３】このような処理により、Ｙ，Ｍ，Ｃ，Ｋの
主走査方向のずれが解消され、色ずれのない画像が形成
されるようになる。また、切替カウンタ４４２を動作さ
せ続けるようにすることで、各水平ラインでランダムな
位置で上述した切替えが行われるようになり、画像にお
いてドットクロックの切替えが目立たなくなる。

【００９４】

【発明の効果】以上詳細に説明してきたように、本発明
によれば以下に述べるようなそれぞれの効果が得られ
る。

【００９５】（１）請求項１記載の発明では、複数の遅
延クロックの中から位相の異なる遅延クロックを順次選
択し、この選択されたクロックを合成することによって
所定時間内に発生するパルス数を所定数にしたクロック
を生成するようにしている。

【００９６】すなわち、クロック周波数を微調整して合
わせるのではなく、クロック周波数は変えずに、位相を
細かく変えた遅延クロックを所定時間内に順次選択する
ことで、所定時間内のパルス数を所定数に合わせるよう
にしている。

【００９７】この結果、外付け部品を使わず一つの集積
回路内において、所定の時間内に発生するパルス数が所
定数になるようなドットクロックを生成することが可能
になる。

【００９８】（２）請求項２記載の発明は、複数の遅延
クロックから所望の入力信号の先端位置に同期した遅延
クロックを検出して位相補正量を求め、この位相補正量
に基づいて、複数の遅延クロックの中から位相の異なる
遅延クロックを順次選択するようにしている。

【００９９】すなわち、クロック周波数を微調整して合
わせるのではなく、クロック周波数は変えずに、位相を
細かく変えた遅延クロックを、位相補正量に基づいて所
定時間内に順次選択することで、所定時間内のパルス数
を所定数に合わせるようにしている。

【０１００】この結果、外付け部品を使わず一つの集積
回路内において、所定の時間内に発生するパルス数が所
定数になるようなドットクロックを生成することが可能
になる。

【０１０１】（３）請求項３記載の発明では、第１同期
ポイント情報と第２同期ポイント情報とから遅延クロッ
クの周期段数を求め、この周期段数に基づいて複数の遅
延クロックの中から、位相の異なる遅延クロックを順次
選択するようにしている。

【０１０２】すなわち、クロック周波数を微調整して合
わせるのではなく、クロック周波数は変えずに、位相を
細かく変えた遅延クロックを、遅延クロックの周期段数
に基づいて所定時間内に順次選択することで、所定時間
内のパルス数を所定数に合わせるようにしている。

【０１０３】この結果、外付け部品を使わず一つの集積
回路内において、所定の時間内に発生するパルス数が所
定数になるようなドットクロックを生成することが可能
になる。

【０１０４】（４）請求項４記載の発明では、少なくと
も２色のずれ状態に応じて複数の遅延クロックの中から
位相の異なる遅延クロックを順次選択し、この選択され
たクロックを合成することによって所定時間内に発生す
るパルス数を所定数であって色ずれのない信号を生成す
るようにしている。

【０１０５】すなわち、各色毎にクロック周波数を微調
整して合わせるのではなく、クロック周波数は変えず
に、位相を細かく変えた遅延クロックを所定時間内に順
次選択することで、所定時間内のパルス数を所定数に合
わせると共に色ずれを防止するようにしている。

【０１０６】この結果、外付け部品を使わず一つの集積
回路内において、所定の時間内に発生するパルス数が所
定数になるようなドットクロックを生成することが可能
になる。

【図面の簡単な説明】

【図１】本発明の第１実施例のクロック発生回路の電気
的構成を示す構成図である。

【図２】本発明の第１実施例のクロック発生回路の主要
部の電気的構成を示す構成図である。

【図３】本発明の第１実施例のクロック発生回路におい
て複数の遅延クロックを発生するために従属接続された
ディレイ素子群を示す模式図である。

【図４】本発明の第１実施例のクロック発生回路の主要
部の構成を示す構成図である。

【図５】ずれ検出の様子を示す説明図である。

【図６】本発明の第１実施例のクロック発生回路の動作
状態を説明するタイムチャートである。

【図７】本発明の第１実施例のクロック発生回路でのイ
ンデックス信号と遅延クロックとの同期状態を説明する
タイムチャートである。

【図８】本発明の第１実施例のクロック発生回路の動作
状態を説明するタイムチャートである。

【図９】本発明の第１実施例の信号発生回路に使用され
る光学系の機械構成を示す斜視図である。

【図１０】本発明の第１実施例のクロック発生回路を適
用する画像形成装置の機械的構成を示す構成図である。

【符号の説明】

２００ＣＰＵ２１０反射型センサ２５０，２７０，２９０，３１０露光ユニット４００露光ユニットの電気的構成４０１基準クロック発生部４０２インデックスセンサ４１０ディレイチェーン部４２０同期クロック検出部４３０画像先端制御部４４０遅延クロック切り替え制御部４５０遅延クロックセレクト部４６０ＰＷＭ部４７０レーザダイオード

Claims

【特許請求の範囲】

【請求項１】所定間隔でパルスを発生させる基準クロ
ック生成部と、前記基準クロック生成部によって生成された基準クロッ
クを遅延させて、位相の異なる複数の遅延クロック群を
生成する遅延クロック生成部とを有し、前記複数の遅延クロックの中から位相の異なる遅延クロ
ックを順次選択し、この選択されたクロックを合成する
ことによって所定時間内に発生するパルス数を所定数に
したクロックを生成する、ことを特徴とするクロック発
生回路。
【請求項２】所定間隔でパルスを発生させる基準クロ
ック生成部と、前記基準クロック生成部によって生成された基準クロッ
クを遅延させて、位相の異なる複数の遅延クロック群を
生成する遅延クロック生成部と、前記遅延クロック生成部によって生成された複数の遅延
クロックからインデックス信号に同期した遅延クロック
を検出する同期検出部と、前記同期検出部において検出されたクロックを参照して
位相補正量を求め、この位相補正量に基づいて前記複数
の遅延クロックの中から、位相の異なる遅延クロックを
順次選択する切替制御部と、を有し、前記切替制御部により選択された位相の異なる遅延クロ
ックを合成することによって所定時間内に発生するパル
ス数を所定数にしたクロックを生成する、ことを特徴と
するクロック発生回路。
【請求項３】所定間隔でパルスを発生させる基準クロ
ック生成部と、前記基準クロック生成部によって生成された基準クロッ
クを遅延させて、位相の異なる複数の遅延クロック群を
生成する遅延クロック生成部と、前記遅延クロック生成部によって生成された複数の遅延
クロックから、インデックス信号に同期した第１同期ポ
イント情報及び第２同期ポイント情報を検出する同期検
出部と、前記同期検出部において検出された第１同期ポイント情
報と第２同期ポイント情報とから遅延クロックの周期段
数を求め、この周期段数に基づいて前記複数の遅延クロ
ックの中から、位相の異なる遅延クロックを順次選択す
る切替制御部と、を有し、前記切替制御部により選択された位相の異なる遅延クロ
ックを合成することによって所定時間内に発生するパル
ス数を所定数にしたクロックを生成する、ことを特徴と
するクロック発生回路。
【請求項４】所定間隔でパルスを発生させる基準クロ
ック生成部と、前記基準クロック生成部によって生成された基準クロッ
クを遅延させて、位相の異なる複数の遅延クロック群を
生成する遅延クロック生成部と、前記遅延クロック生成部によって生成された複数の遅延
クロックから、第１の入力信号及び第２の入力信号のそ
れぞれの先端位置に同期した第１同期クロック及び第２
同期クロックを検出する同期検出部と、前記同期検出部において検出された第１同期クロックと
第２同期クロックを参照し、前記第１同期クロックと前
記第２同期クロックとの先端位置のずれ量を求め、該ず
れ量に基づいて前記複数の遅延クロックの中から、位相
の異なる遅延クロックを順次選択する切替制御部と、を
有し、前記切替制御部により選択された位相の異なる遅延クロ
ックを合成することによって、前記第１入力信号と前記
第２入力信号とに基づいて出力されるクロックの先端位
置を同期させ、かつ、所定時間内に前記第１入力信号と
前記第２入力信号とに基づいて出力されるクロックのパ
ルス数を所定数にする、ことを特徴とするクロック発生
回路。