JP2000246959A - クロック発生回路および画像形成装置 - Google Patents

Abstract

(57)【要約】 【課題】 外付け部品を使わず一つの集積回路内で、所
定時間内に基準信号のパルス数が所定数になるようなド
ットクロックを生成することが可能なクロック発生回路
を提供することにある。 【解決手段】 所定間隔でパルスを発生させる基準信号
生成部４０１と、基準信号生成部によって生成された基
準信号を遅延させて、位相の異なる複数の遅延信号から
なる遅延信号群を生成する遅延信号生成部４１０，４１
２と、遅延信号群の中から１パルス毎に位相の異なる遅
延信号を順次選択する選択手段４５０，４５２とを備
え、この選択された信号を参照することによって、所定
時間内に発生するパルス数を所定数にした信号を生成す
る、ことを特徴とする。

Description

【発明の詳細な説明】

【０００１】

【発明が属する技術分野】本発明はクロック発生回路お
よび画像形成装置に関し、さらに詳しくは、所定時間内
に基準クロックのパルス数が所定数になるように調整す
るクロック発生回路とそのようなクロック発生回路を備
えた画像形成装置に関する。

【０００２】

【従来の技術】画像形成装置では、画像データに応じて
変調したレーザビームを主走査方向に走査し、副走査方
向に回転する像担持体上に画像を形成している。この場
合に、ドットクロックと呼ばれる基準クロックを基準に
して、レーザビームを画像データで変調している。

【０００３】したがって、所定のドットクロック数に応
じて、像担持体上に形成される主走査方向における画像
の長さが常に一定になるようにドットクロックを生じる
必要がある。

【０００４】また、近年では記録紙上にカラー画像を得
るために像担持体近傍に帯電，露光，現像の各手段を有
するユニットを複数備えて、像担持体の１回転内に像担
持体上にカラートナー像を形成し、一括して記録紙上に
転写を行うカラー画像形成装置が開発されている。ま
た、中間転写体近傍に複数の像担持体を有し、各像担持
体の周囲に帯電，露光，現像，転写手段を備え、各像担
持体上に形成されたトナー像を中間転写体に順次転写し
て行き、中間転写体に担持されたカラートナー像を一括
して転写紙上に転写を行うカラー画像形成装置も開発さ
れている。

【０００５】

【発明が解決しようとする課題】前者のような画像形成
装置において、主走査を行うポリゴンミラーの回転数の
変動や、光学系の収差などによって、所定のドットクロ
ック数に応じて像担持体上に形成される画像の長さがば
らつく場合がある。

【０００６】また、後者のように複数の露光手段を用い
て像担持体上または中間転写体上にカラートナー像を形
成するようなカラー画像形成装置においては、各露光手
段のポリゴンミラーやレンズ等の光学系の特性のばらつ
きによって各露光手段間において像担持体上に形成され
る主走査方向における画像の長さにばらつきを生じ、そ
れが原因となって色ずれが生じる。

【０００７】以上のような場合、ドットクロックの立ち
上がりのタイミング（位相）や周波数を微妙に調整でき
ることが好ましい。このような位相や周波数の調整を可
能にする回路として、ＶＣＸＯ（電圧制御型水晶発振
器）やＤＤＳ（ディジタルダイレクトシンセサイザ）な
どが知られている。

【０００８】このＶＣＸＯやＤＤＳは精度の点では問題
がないが、装置が高価になること、独立したデバイスで
あってシステムの１チップ化（集積回路化）に不向きで
ある、などの点から画像形成装置のドットクロックの生
成には適していない。

【０００９】本発明は、上記の課題を解決するためにな
されたものであって、その目的は、外付け部品を使わず
一つの集積回路内で、所定時間内に発生するパルス数が
所定数になるようなドットクロックを生成することが可
能なクロック発生回路および画像形成装置を提供するこ
とにある。

【００１０】

【課題を解決するための手段】すなわち、課題を解決す
る手段としての本発明は以下に説明するようなものであ
る。

【００１１】（１）所定間隔でパルスを発生させる基準
クロック生成部と、前記基準クロック生成部によって生
成された基準クロックを遅延させて、位相の異なる複数
の遅延クロックからなる遅延クロック群を生成する遅延
クロック生成部とを有し、前記遅延クロック群の中から
１パルス毎に位相の異なる遅延クロックを順次選択し、
この選択された信号を合成することによって、所定時間
内に発生するパルス数を所定数にしたクロックを生成す
る、クロック発生回路である。

【００１２】このクロック発生回路では、遅延クロック
群の中から、１パルス毎に位相の異なる遅延クロックを
順次選択し、この選択された信号を合成することによっ
て所定時間内に発生するパルス数を所定数にしたクロッ
クを生成するようにしている。

【００１３】（２）所定間隔でパルスを発生させる基準
クロック生成部と、前記基準クロック生成部によって生
成された基準クロックを遅延させて、位相の異なる複数
の第１遅延クロック群を生成する第１遅延クロック生成
部とを有し、前記複数の第１遅延クロック群の中から位
相の異なる遅延クロックを順次選択し、この選択された
信号を合成することによって、所定時間内に発生するパ
ルス数を所定数にしたクロックを生成するための第１選
択手段と、前記第１選択手段によって選択された遅延ク
ロックを遅延させて、位相の異なる複数の第２遅延クロ
ック群を生成する第２遅延クロック生成部とを有し、前
記複数の第２遅延クロック群の中から１パルス毎に位相
の異なる遅延クロックを順次選択し、この選択された信
号を合成することによって、所定時間内に発生するパル
ス数を所定数にしたクロックを生成する第２選択手段
と、を備えたクロック発生回路である。

【００１４】このクロック発生回路では、第１遅延クロ
ック群の中から遅延クロックを選択することによって所
定時間内に発生するパルス数を所定数にし、さらに選択
された遅延クロックから第２遅延クロック群を生成し、
第２遅延クロック群から１パルス毎に位相の異なる遅延
クロックを順次選択するようにしている。

【００１５】（３）所定間隔でパルスを発生させる基準
クロック生成部と、前記基準クロック生成部によって生
成された基準クロックを遅延させて、位相の異なる複数
の第１遅延クロック群を生成する第１遅延クロック生成
部と、前記第１遅延クロック生成部によって生成された
第１遅延クロック群からインデックス信号に同期したク
ロックを検出する同期検出部と、前記同期検出部におい
て検出されたクロックを参照して位相補正量を求め、こ
の位相補正量に基づいて前記第１遅延クロック群の中か
ら、位相の異なる遅延クロックを順次選択することによ
って所定時間内に発生するパルス数を所定数にしたクロ
ックを生成する第１切替制御部と、前記第１切替制御部
によって選択された遅延クロックについて、前記第１遅
延クロック群より細かい間隔で遅延させて、位相の異な
る複数の第２遅延クロック群を生成する第２遅延クロッ
ク生成部と、前記複数の第２遅延クロック群の中から１
パルス毎に位相の異なる遅延クロックを順次選択して出
力する第２切替制御部と、を有するクロック発生回路で
ある。

【００１６】このクロック発生回路では、第１遅延クロ
ック群の中からインデックス信号に同期したクロックを
検出して位相補正量を求め、この位相補正量に基づいて
第１遅延クロック群の中から位相の異なる遅延クロック
を順次選択することによって所定時間内に発生するパル
ス数を所定数にし、さらに選択された遅延クロックから
第２遅延クロック群を生成し、第２遅延クロック群から
１パルス毎に位相の異なる遅延クロックを順次選択する
ようにしている。

【００１７】（４）所定間隔でパルスを発生させる基準
クロック生成部と、前記基準クロック生成部によって生
成された基準クロックを遅延させて、位相の異なる複数
の第１遅延クロック群を生成する第１遅延クロック生成
部と、前記第１遅延クロック生成部によって生成された
複数の遅延クロック群から、インデックス信号に同期し
た第１同期ポイント情報及び第２同期ポイント情報を検
出する同期検出部と、前記同期検出部において検出され
た第１同期ポイント情報と第２同期ポイント情報とから
遅延クロック群の周期段数を求め、この周期段数に基づ
いて前記第１遅延クロック群の中から、位相の異なる遅
延クロックを順次選択することによって所定時間内に発
生するパルス数を所定数にしたクロックを生成する第１
切替制御部と、前記第１切替制御部によって選択された
遅延クロックについて、前記第１遅延クロック群より細
かい間隔で遅延させて、位相の異なる複数の第２遅延ク
ロック群を生成する第２遅延クロック生成部と、前記複
数の第２遅延クロック群の中から１パルス毎に位相の異
なる遅延クロックを順次選択して出力する第２切替制御
部と、を有するクロック発生回路である。

【００１８】このクロック発生回路では、第１同期ポイ
ント情報と第２同期ポイント情報とから遅延クロック群
の周期段数を求め、この周期段数に基づいて複数の遅延
クロック群の中から、位相の異なる遅延クロックを順次
選択することによって所定時間内に発生するパルス数を
所定数にし、さらに選択された遅延クロックから第２遅
延クロック群を生成し、第２遅延クロック群から１パル
ス毎に位相の異なる遅延クロックを順次選択するように
している。

【００１９】（５）所定間隔でパルスを発生させる基準
クロック生成部と、前記基準クロック生成部によって生
成された基準クロックを遅延させて、位相の異なる複数
の第１遅延クロック群を生成する第１遅延クロック生成
部と、前記第１遅延クロック群から、第１の入力信号及
び第２の入力信号のそれぞれの先端位置に同期した第１
同期クロック及び第２同期クロックを検出する同期検出
部と、前記同期検出部において検出された第１同期クロ
ックと第２同期クロックを参照し、前記第１同期クロッ
クと前記第２同期クロックとの先端位置のずれ量を求
め、該ずれ量に基づいて前記第１遅延クロック群の中か
ら、位相の異なる遅延クロックを順次選択する第１切替
制御部と、前記第１切替制御部によって選択された遅延
クロックについて、前記第１遅延クロック群より細かい
間隔で遅延させて、位相の異なる複数の第２遅延クロッ
ク群を生成する第２遅延クロック生成部と、前記複数の
第２遅延クロック群の中から１パルス毎に位相の異なる
遅延クロックを順次選択して出力する第２切替制御部
と、を備え、前記切替制御部により選択された位相の異
なる遅延クロックを合成することによって、前記第１入
力信号と前記第２入力信号とに基づいて出力される信号
の先端位置を同期させ、かつ、所定時間内に前記第１入
力信号と前記第２入力信号とに基づいて出力される信号
のパルス数を所定数にする、クロック発生回路である。

【００２０】このクロック発生回路では、第１入力信号
と前記第２入力信号とに基づいて出力される信号の先端
位置を同期させ、かつ、所定時間内に前記第１入力信号
と前記第２入力信号とに基づいて出力される信号のパル
ス数を所定数にするようにし、さらに選択された遅延ク
ロックから第２遅延クロック群を生成し、第２遅延クロ
ック群から１パルス毎に位相の異なる遅延クロックを順
次選択するようにしている。

【００２１】すなわち、少なくとも２つのクロックにお
いて、クロック周波数を微調整して合わせることなく、
先端位置の同期あわせと、パルス数を所定数にすると共
に、さらに、選択された遅延クロックについて位相を細
かく徐々に変えた第２遅延クロック群を作成して１パル
ス毎に位相の異なる遅延クロックを選択する。

【００２２】（６）主走査方向にライン単位でスキャニ
ングすることにより、ドットクロックに基づいて画像を
形成する画像形成部と、所定間隔でパルスを発生させる
基準クロック生成部と、前記基準クロック生成部によっ
て生成された基準クロックを遅延させて、位相の異なる
複数の遅延クロックからなる遅延クロック群を生成する
遅延クロック生成部と、前記遅延クロック生成部によっ
て生成された遅延クロック群から所定のインデックス信
号に同期した少なくとも２つのクロックを検出する同期
検出部と、前記同期検出部において検出されたクロック
をもとに、所定時間における複数の遅延クロックの周期
段数を算出する演算部と、上記算出された周期段数をも
とに、所定時間中で周期段数から順次ずらした遅延クロ
ックを前記遅延クロック群から選択することにより、所
定時間内に出力されるクロックのパルス数を制御し、前
記ドットクロックを形成する信号制御部と、を備えたこ
とを特徴とする画像形成装置である。

【００２３】この画像形成装置では、遅延クロック群か
ら所定のインデックス信号に同期した少なくとも２つの
クロックを検出し、所定時間における複数の遅延クロッ
クの周期段数を算出し、所定時間中で周期段数から順次
ずらした遅延クロックを前記遅延クロック群から選択す
ることにより、所定時間内に出力されるクロックのパル
ス数を制御し、前記ドットクロックを形成するようにし
ている。

【００２４】（７）各走査ラインにおける走査長のずれ
量を検出するずれ検出部と、前記ずれ検出部で検出され
たずれ量をもとに、所定時間中で周期段数からずらす段
数を判断する判断部を有し、前記信号制御部は前記判断
部の判断した段数をもとに所定時間中で周期段数から順
次ずらした遅延クロックを前記遅延クロック群から選択
する、ことを特徴とする請求項６記載の画像形成装置で
ある。

【００２５】この画像形成装置では、遅延クロック群か
ら所定のインデックス信号に同期した少なくとも２つの
クロックを検出し、所定時間における複数の遅延クロッ
クの周期段数を算出し、検出したずれ量によって周期段
数からずらす段数を判断し、順次ずらした遅延クロック
を前記遅延クロック群から選択することにより、所定時
間内に出力されるクロックのパルス数を制御し、前記ド
ットクロックを形成するようにしている。

【００２６】（８）前記ずれ検出部は、特定の画像パタ
ーンを形成する手段と、前記画像パターンを読み取り、
各走査ラインにおける走査長を検出するセンサと、を備
え、前記センサに検出された走査長の比較により、前記
ずれが検出される、ことを特徴とする請求項７記載の画
像形成装置である。

【００２７】この画像形成装置では、遅延クロック群か
ら所定のインデックス信号に同期した少なくとも２つの
クロックを検出し、所定時間における複数の遅延クロッ
クの周期段数を算出し、各走査ラインの走査長を検出し
たずれ量によって周期段数からずらす段数を判断し、順
次ずらした遅延クロックを前記遅延クロック群から選択
することにより、所定時間内に出力されるクロックのパ
ルス数を制御し、前記ドットクロックを形成するように
している。

【００２８】（９）前記画像形成部は複数の走査露光手
段を備えており、さらに、走査ラインにおける各走査露
光手段の走査長のずれ量を検出するずれ検出部と、前記
ずれ検出部で検出されたずれ量をもとに、所定時間中で
周期段数からずらす段数を判断する判断部を有し、前記
信号制御部は前記判断部の判断した段数をもとに所定時
間中で周期段数から順次ずらした遅延クロックを前記遅
延クロック群から選択する、ことを特徴とする請求項６
記載の画像形成装置である。

【００２９】この画像形成装置では、遅延クロック群か
ら所定のインデックス信号に同期した少なくとも２つの
クロックを検出し、所定時間における複数の遅延クロッ
クの周期段数を算出する際に、各走査露光手段における
走査ラインの走査長を検出したずれ量によって周期段数
からずらす段数を判断し、順次ずらした遅延クロックを
前記遅延クロック群から選択することにより、所定時間
内に出力されるクロックのパルス数を制御し、前記ドッ
トクロックを形成するようにしている。

【００３０】（１０）複数の色に対応する複数の現像手
段を有し、前記複数の走査露光手段は前記複数の各現像
手段の色に対応する、ことを特徴とする請求項９記載の
画像形成装置である。

【００３１】この画像形成装置では、各色の走査露光と
現像と、さらに所定時間内に出力されるクロックのパル
ス数を制御したドットクロックの形成により、色ずれの
ないカラー画像形成がなされる。

【００３２】（１１）所定の時間を計測するための切り
替えカウンタを有し、前記信号制御部は、前記切り替え
カウンタによって所定の時間が計測されるたびに周期段
数からずらした遅延クロックを前記遅延クロック群から
選択する、ことを特徴とする請求項６記載の画像形成装
置である。

【００３３】この画像形成装置では、遅延クロック群か
ら所定のインデックス信号に同期した少なくとも２つの
クロックを検出し、所定時間における複数の遅延クロッ
クの周期段数を算出し、所定時間中で周期段数から順次
ずらした遅延クロックを前記遅延クロック群から選択す
ることにより、所定時間内に出力されるクロックのパル
ス数を制御し、前記ドットクロックを形成する処理を、
所定の時間が計測されるたび毎に実行するようにしてい
る。

【００３４】（１２）入力された情報をもとに所定時間
中で周期段数からずらす段数を判断する判断部を有し、
前記切り替えカウンタは前記判断部の判断した段数をも
とに計測すべきカウント時間を決定し、前記信号制御部
は、決定されたカウント時間毎に周期段数からずらした
遅延クロックを前記遅延クロック群から選択する、こと
を特徴とする請求項１１記載の画像形成装置である。

【００３５】この画像形成装置では、遅延クロック群か
ら所定のインデックス信号に同期した少なくとも２つの
クロックを検出し、所定時間における複数の遅延クロッ
クの周期段数を算出し、所定時間中で周期段数から順次
ずらした遅延クロックを前記遅延クロック群から選択す
ることにより、所定時間内に出力されるクロックのパル
ス数を制御し、前記ドットクロックを形成する処理を、
ずらす段数と所定のカウント時間とに応じて実行するよ
うにしている。

【００３６】（１３）入力された情報をもとに各クロッ
クのパルス毎の周期段数から平均のずれ量を演算する演
算部を有し、前記信号制御部は、前記演算部の演算した
前記各パルス毎のずれ量をもとにして、周期段数から順
次ずらした遅延クロックを前記遅延クロック群から選択
する、ことを特徴とする請求項６記載の画像形成装置で
ある。

【００３７】この画像形成装置では、入力された情報を
もとに各クロックのパルス毎の周期段数から平均のずれ
量を演算した結果をもとにして、所定時間中で周期段数
から順次ずらした遅延クロックを前記遅延クロック群か
ら選択することにより、所定時間内に出力されるクロッ
クのパルス数を制御し、前記ドットクロックを形成する
ようにしている。

【００３８】（１４）前記信号制御部は、前記演算部の
演算した前記各パルス毎のずれ量をもとにして、各パル
ス毎に周期段数から順次ずらした遅延クロックを前記遅
延クロック群から選択するか否か決定する、ことを特徴
とする請求項１３記載の画像形成装置である。

【００３９】この画像形成装置では、入力された情報を
もとに各クロックのパルス毎の周期段数から平均のずれ
量を演算した結果をもとにして、選択するか否かを決定
し、所定時間中で周期段数から順次ずらした遅延クロッ
クを前記遅延クロック群から選択することにより、所定
時間内に出力されるクロックのパルス数を制御し、前記
ドットクロックを形成するようにしている。

【００４０】（１５）前記信号制御部は、前記演算部の
演算した前記各パルス毎のずれ量を各パルス毎に累積
し、累積された値によって、周期段数から順次ずらした
遅延クロックを前記遅延クロック群から選択するか否か
決定する、ことを特徴とする請求項１３記載の画像形成
装置である。

【００４１】この画像形成装置では、入力された情報を
もとに各クロックのパルス毎の周期段数から平均のずれ
量を演算した結果をもとにして、ずれ量を累積して選択
するか否かを決定し、所定時間中で周期段数から順次ず
らした遅延クロックを前記遅延クロック群から選択する
ことにより、所定時間内に出力されるクロックのパルス
数を制御し、前記ドットクロックを形成するようにして
いる。

【００４２】（１６）前記信号制御部は、前記演算部の
演算した前記各パルス毎のずれ量を遅延段数を基準とし
て算出し、各パルス毎に算出された値を前記周期段数に
累積し、累積された値の整数値を新たな段数として選択
する、ことを特徴とする請求項１３記載の画像形成装置
である。

【００４３】この画像形成装置では、入力された情報を
もとに各クロックのパルス毎の周期段数から平均のずれ
量から遅延段数を算出し、算出結果を累積し、累積値の
整数値を新たな段数として、選択することにより、所定
時間内に出力されるクロックのパルス数を制御し、前記
ドットクロックを形成するようにしている。

【００４４】（１７）所定間隔でパルスを発生させる基
準クロック生成部と、前記基準クロック生成部によって
生成された基準クロックを遅延させて、位相の異なる複
数の遅延クロックからなる遅延クロック群を生成する遅
延クロック生成部と、前記遅延クロック生成部によって
生成された遅延クロック群から所定のインデックス信号
に同期した少なくとも２つのクロックを検出する同期検
出部と、前記同期検出部において検出されたクロックを
もとに、所定時間における複数の遅延クロックの周期段
数を算出する演算部と、上記算出された周期段数をもと
に、所定時間中で周期段数から順次ずらした遅延クロッ
クを前記遅延クロック群から選択することにより、所定
時間内に出力されるクロックのパルス数を制御し、前記
ドットクロックを形成する信号制御部と、を備えたこと
を特徴とするクロック発生回路である。

【００４５】このクロック発生回路では、遅延クロック
群から所定のインデックス信号に同期した少なくとも２
つのクロックを検出し、所定時間における複数の遅延ク
ロックの周期段数を算出し、所定時間中で周期段数から
順次ずらした遅延クロックを前記遅延クロック群から選
択することにより、所定時間内に出力されるクロックの
パルス数を制御し、前記ドットクロックを形成するよう
にしている。

【００４６】（１８）前記同期検出部において検出され
る少なくとも２つのクロックは、前記インデックス信号
の先端位置に同期したものである、ことを特徴とする請
求項１７記載のクロック発生回路である。

【００４７】このクロック発生回路では、遅延クロック
群からインデックス信号の先端位置に同期した２つのク
ロックを検出し、所定時間における複数の遅延クロック
の周期段数を算出し、所定時間中で周期段数から順次ず
らした遅延クロックを前記遅延クロック群から選択する
ことにより、所定時間内に出力されるクロックのパルス
数を制御し、前記ドットクロックを形成するようにして
いる。

【００４８】（１９）入力された情報をもとに、所定時
間中で周期段数からずらす段数を判断する判断部を有
し、前記信号制御部は前記判断部の判断した段数をもと
に所定時間中で周期段数から順次ずらした遅延クロック
を前記遅延クロック群から選択する、ことを特徴とする
請求項１７記載のクロック発生回路である。

【００４９】このクロック発生回路では、遅延クロック
群から所定のインデックス信号に同期した少なくとも２
つのクロックを検出し、所定時間における複数の遅延ク
ロックの周期段数を算出し、検出したずれ量によって周
期段数からずらす段数を判断し、順次ずらした遅延クロ
ックを前記遅延クロック群から選択することにより、所
定時間内に出力されるクロックのパルス数を制御し、前
記ドットクロックを形成するようにしている。

【００５０】（２０）所定の時間を計測するための切り
替えカウンタを有し、前記信号制御部は、前記切り替え
カウンタによって所定の時間が計測されるたびに周期段
数からずらした遅延クロックを前記遅延クロック群から
選択する、ことを特徴とする請求項１７記載のクロック
発生回路である。

【００５１】このクロック発生回路では、遅延クロック
群から所定のインデックス信号に同期した少なくとも２
つのクロックを検出し、所定時間における複数の遅延ク
ロックの周期段数を算出し、所定時間中で周期段数から
順次ずらした遅延クロックを前記遅延クロック群から選
択することにより、所定時間内に出力されるクロックの
パルス数を制御し、前記ドットクロックを形成する処理
を、所定の時間が計測されるたび毎に実行するようにし
ている。

【００５２】（２１）入力された情報をもとに所定時間
中で周期段数からずらす段数を判断する判断部を有し、
前記切り替えカウンタは前記判断部の判断した段数をも
とに計測すべきカウント時間を決定し、前記信号制御部
は、決定されたカウント時間毎に周期段数からずらした
遅延クロックを前記遅延クロック群から選択する、こと
を特徴とする請求項２０記載のクロック発生回路であ
る。

【００５３】このクロック発生回路では、遅延クロック
群から所定のインデックス信号に同期した少なくとも２
つのクロックを検出し、所定時間における複数の遅延ク
ロックの周期段数を算出し、所定時間中で周期段数から
順次ずらした遅延クロックを前記遅延クロック群から選
択することにより、所定時間内に出力されるクロックの
パルス数を制御し、前記ドットクロックを形成する処理
を、ずらす段数と所定のカウント時間とに応じて実行す
るようにしている。

【００５４】（２２）前記所定時間中でカウントが繰り
返される数は、前記所定時間中で周期段数からずらす段
数と同じ数である、ことを特徴とする請求項２１記載の
クロック発生回路である。

【００５５】このクロック発生回路では、遅延クロック
群から所定のインデックス信号に同期した少なくとも２
つのクロックを検出し、所定時間における複数の遅延ク
ロックの周期段数を算出し、所定時間中で周期段数から
順次ずらした遅延クロックを前記遅延クロック群から選
択することにより、所定時間内に出力されるクロックの
パルス数を制御し、前記ドットクロックを形成する処理
を、ずらす段数と所定のカウント時間とに応じて実行す
るようにしている。ここで、カウントが繰り返される数
は、ずらす段数と同じ数になっている。

【００５６】（２３）ずれの方向するずれ方向検出手段
を備え、前記信号制御部は、前記検出された方向によっ
て、遅延クロックが選択される段数の増減を制御する、
ことを特徴とする請求項１７記載のクロック発生回路で
ある。

【００５７】このクロック発生回路では、遅延クロック
群から所定のインデックス信号に同期した少なくとも２
つのクロックを検出し、所定時間における複数の遅延ク
ロックの周期段数を算出し、所定時間中で周期段数から
順次ずらした遅延クロックを前記遅延クロック群から選
択することにより、所定時間内に出力されるクロックの
パルス数を制御し、前記ドットクロックを形成するよう
にしている。この際、遅延クロックの段数の増減の方向
は、ずれの方向によって制御される。

【００５８】（２４）入力された情報をもとに各クロッ
クのパルス毎の周期段数から平均のずれ量を演算する演
算部を有し、前記信号制御部は、前記演算部の演算した
前記各パルス毎のずれ量をもとにして、周期段数から順
次ずらした遅延クロックを前記遅延クロック群から選択
する、ことを特徴とする請求項１７記載のクロック発生
回路である。

【００５９】このクロック発生回路では、入力された情
報をもとに各クロックのパルス毎の周期段数から平均の
ずれ量を演算した結果をもとにして、所定時間中で周期
段数から順次ずらした遅延クロックを前記遅延クロック
群から選択することにより、所定時間内に出力されるク
ロックのパルス数を制御し、前記ドットクロックを形成
するようにしている。

【００６０】（２５）前記信号制御部は、前記演算部の
演算した前記各パルス毎のずれ量をもとにして、各パル
ス毎に周期段数から順次ずらした遅延クロックを前記遅
延クロック群から選択するか否か決定する、ことを特徴
とする請求項１７記載のクロック発生回路である。

【００６１】このクロック発生回路では、入力された情
報をもとに各クロックのパルス毎の周期段数から平均の
ずれ量を演算した結果をもとにして、選択するか否かを
決定し、所定時間中で周期段数から順次ずらした遅延ク
ロックを前記遅延クロック群から選択することにより、
所定時間内に出力されるクロックのパルス数を制御し、
前記ドットクロックを形成するようにしている。

【００６２】（２６）前記信号制御部は、前記演算部の
演算した前記各パルス毎のずれ量を各パルス毎に累積
し、累積された値によって、周期段数から順次ずらした
遅延クロックを前記遅延クロック群から選択するか否か
決定する、ことを特徴とする請求項１７記載のクロック
発生回路である。

【００６３】このクロック発生回路では、入力された情
報をもとに各クロックのパルス毎の周期段数から平均の
ずれ量を演算した結果をもとにして、ずれ量を累積して
選択するか否かを決定し、所定時間中で周期段数から順
次ずらした遅延クロックを前記遅延クロック群から選択
することにより、所定時間内に出力されるクロックのパ
ルス数を制御し、前記ドットクロックを形成するように
している。

【００６４】（２７）前記信号制御部は、前記演算部の
演算した前記各パルス毎のずれ量を遅延段数を基準とし
て算出し、各パルス毎に算出された値を前記周期段数に
累積し、累積された値の整数値を新たな段数として選択
する、ことを特徴とする請求項１７記載のクロック発生
回路である。

【００６５】このクロック発生回路では、入力された情
報をもとに各クロックのパルス毎の周期段数から平均の
ずれ量から遅延段数を算出し、算出結果を累積し、累積
値の整数値を新たな段数として、選択することにより、
所定時間内に出力されるクロックのパルス数を制御し、
前記ドットクロックを形成するようにしている。

【００６６】

【発明の実施の形態】以下、図面を参照して、本発明の
画像形成装置およびクロック発生回路の実施の形態例を
詳細に説明する。

【００６７】＜画像形成装置，クロック発生回路の全体
構成＞図２は本発明の実施の形態例の画像形成装置の電
気的な全体構成を示す構成図である。この図２におい
て、１は画像が形成される像担持体、２００は後述する
ドットクロックを発生するための制御手段としてのＣＰ
Ｕ、２１０は像担持体１に形成される所定の画像からの
反射光を読み取ってずれを検出するための反射型セン
サ、２５０はドットクロックに応じて画像信号を読み出
し、画像信号の信号値に応じたパワーのレーザビームを
像担持体１に対して出力するＹ露光ユニット、２７０は
ドットクロックに応じて画像信号を読み出し、画像信号
の信号値に応じたパワーのレーザビームを像担持体１に
対して出力するＭ露光ユニット、２９０はドットクロッ
クに応じて画像信号を読み出し、画像信号の信号値に応
じたパワーのレーザビームを像担持体１に対して出力す
るＣ露光ユニット、３１０はドットクロックに応じて画
像信号を読み出し、画像信号の信号値に応じたパワーの
レーザビームを像担持体１に対して出力するＫ露光ユニ
ットである。

【００６８】＜クロック発生回路を適用可能な画像形成
装置の全体構成＞ここで、本発明の一実施の形態例のク
ロック発生回路を適用することが可能なカラー画像形成
装置の機械的な構成図である図３を用いて、カラー画像
形成装置の全体構成を説明する。

【００６９】なお、本実施の形態例の画像形成装置は、
多色の画像形成装置であり、ここでは、Ｙ(イエロー)，
Ｍ(マゼンタ)，Ｃ(シアン)，Ｋ(黒)の４色のトナーを使
用するカラー画像形成装置を例にする。

【００７０】最初に、上ローラ３と下ローラ５と横ロー
ラ７とに巻回された無端ベルト状の像担持体(感光体)１
は、上ローラ３と下ローラ５とにより上下方向に張架さ
れ、図中の矢印Ｉ方向に駆動される。

【００７１】さらに、像担持体１が下から上へ移動する
面には、像担持体１によって形成された閉空間方向に像
担持体１を押圧し、像担持体１を閉空間方向に案内する
ガイド手段としての押圧ローラ９が設けられている。

【００７２】像担持体１が下から上へ移動する面の上部
には、像担持体１に摺接し、像担持体１上の現像剤を除
去するクリーニング手段１１が設けられている。クリー
ニング手段１１の下方には、クリーニング手段１１によ
って除去された現像剤を捕集する捕集手段としての回収
ボックス２１が像担持体１に沿って設けられている。

【００７３】次に、像担持体１に対して潜像を形成する
潜像形成手段の説明を行なう。本実施の形態例の画像形
成装置は、４色のカラー画像形成装置であるので、各色
に応じて四つの潜像形成手段を有している。

【００７４】すなわち、像担持体１に対してレーザ光を
用いてＹ(イエロー)用の潜像を形成するＹ光学書き込み
部２５と、像担持体１に対してレーザ光を用いてＭ(マ
ゼンタ)用の潜像を形成するＭ光学書き込み部２７と、
像担持体１に対してレーザ光を用いてＣ(シアン)用の潜
像を形成するＣ光学書き込み部３１と、像担持体１に対
してレーザ光を用いてＫ(黒)用の潜像を形成するＫ光学
書き込み部である。

【００７５】次に、現像器の説明を行なう。像担持体１
上に形成された各色の静電潜像を現像する四つの現像器
が設けられている。すなわち、Ｙ光学書き込み部２５で
形成された潜像を現像するＹ現像器４２と、Ｍ光学書き
込み部２７で形成された潜像を現像するＭ現像器４３
と、Ｃ光学書き込み部２９で形成された潜像を現像する
Ｃ現像器４５と、Ｋ光学書き込み部３１で形成された潜
像を現像するＫ現像器４７である。

【００７６】また、各色の現像器４２,４３,４５,４７
に対応して、像担持体１に電荷を付与する帯電手段の帯
電極が設けられている。すなわち、Ｙ用の帯電極６１
と、Ｍ用の帯電極６３と、Ｃ用の帯電極６５と、Ｋ用の
帯電極６７である。さらに、本実施の形態例の各色の帯
電手段は、像担持体１上の帯電電位を制御するグリッド
７１,７３,７５,７７を有している。

【００７７】８１は給紙部で、転写材としての転写紙Ｐ
が収納されたカセット８３が設けられている。このカセ
ット８３の転写紙Ｐは、搬送ローラ８５により搬出さ
れ、搬送ローラ対８７,レジストローラ８８により挟持
搬送され、転写手段９１に給送される。

【００７８】転写手段９１には、像担持体１と異なる極
性の電位に保たれた転写ローラ９２が設けられ、この転
写ローラ９２は横ローラ７と協働して像担持体１を挟む
ように設けられている。

【００７９】１００は熱ローラ対１０１の挟着により、
転写紙Ｐに熱,圧力を加え、トナーを転写紙Ｐに融着さ
せる定着部、１１０は熱定着を終えた転写紙Ｐを排紙ト
レイ１１１まで挟持搬送する搬送ローラ対である。

【００８０】また、１２０は装置外に設けられた給紙部
から搬送された別サイズの転写紙Ｐが通る給紙路であ
る。次に、上記構成の画像形成装置の全体の動作を説明
する。像担持体１が矢印Ｉ方向に駆動されると、帯電極
６１及びグリッド７１からなるＹ用の帯電手段により、
像担持体１上は所定の帯電電位となる。

【００８１】次に、Ｙ光学書き込み部２５により、像担
持体１に静電潜像が形成される。そして、Ｙ現像器４２
の現像スリーブ５５に担持された現像剤中のトナーがク
ーロン力により像担持体１上に移動し、像担持体１上に
トナー像が形成される。

【００８２】これと同様な動作を残りの色、すなわち、
Ｍ，Ｃ，Ｋについて行い、像担持体１上のＹ，Ｍ，Ｃ，
Ｋのトナー像を形成する。一方、給紙部８１からは、転
写紙Ｐが、搬送ローラ８５,搬送ローラ対８７によって
転写手段９１に向け給送される。

【００８３】給送された転写紙Ｐは、レジストローラ８
８により、像担持体１上のトナー画像とタイミング調整
した上で、同期して転写手段９１に給送され、転写手段
９１の転写ローラ９２により帯電され、像担持体１上の
現像剤像が転写紙Ｐに転写される。

【００８４】次に、転写紙Ｐは、定着部１００で加熱,
加圧され、トナーが転写紙Ｐに融着され、搬送ローラ対
１１０により排紙トレイ１１１上に排出される。また、
転写が終了した像担持体１上の余剰のトナーは、クリー
ニング手段１１のブレード１７により除去され、回収ボ
ックス２１内に貯留される。

【００８５】＜クロック発生回路を適用可能な画像形成
装置の光学的構成＞なお、光学書き込み部の構成は、図
４のようになっている。すなわち、回路部４８０で生成
された信号に基づいて、ＬＤ４７０が発光する。そし
て、ＬＤ４７０からのレーザビームは、コリメータレン
ズ４９１、シリンドリカルレンズ４９２を通った後にポ
リゴンミラー４９３で走査され、ｆθレンズ４９４、シ
リンドリカルレンズ４９５を通過して像担持体１に書き
込まれる。なお、ポリゴンミラーで走査されたレーザビ
ームの一部はインデックスセンサ４０２に導かれて、タ
イミングが検出される。

【００８６】＜クロック発生回路の詳細構成＞以下、本
発明のクロック発生回路の実施の形態例を詳細に説明す
る。図１は上述したＹ露光ユニット２５０，Ｍ露光ユニ
ット２７０，Ｃ露光ユニット２９０，Ｋ露光ユニット３
１０内の電気的な露光ユニット４００の回路構成を、Ｃ
ＰＵ２００などと共に示すブロック図である。なお、こ
の図１では、露光ユニット４００を一つのみ示すが、実
際には同等なものがＹ・Ｍ・Ｃ・Ｋのそれぞれに存在し
ているものとする。

【００８７】この図１において、第１ディレイチェーン
部４１０は入力信号（基準クロック発生部４０１からの
基準クロック）を遅延させて位相が少しずつ異なる複数
の遅延クロック（第１遅延クロック群：図１）を得る
ための、本発明の第１遅延クロック生成部を構成するデ
ィレイ素子群である。

【００８８】ここで、第１ディレイチェーン部４１０
は、位相が少しずつ異なる遅延クロックについて、基準
クロックの２周期分にわたって生成できる段数になるよ
うにチェーン状にディレイ素子が縦続接続されているこ
とが好ましい。

【００８９】なお、基準クロック発生部４０１は、個々
の露光ユニットにそれぞれ内蔵されていてもよいが、単
一の基準クロック発生部４０１からそれぞれの露光ユニ
ットに基準クロックを分配してもよい。

【００９０】また、インデックスセンサ４０２はレーザ
ビームの走査における基準位置を検出するものである。
同期クロック検出部４２０はインデックスセンサ４０２
での検出信号を受け、第１遅延クロック群（図１）の
中でインデックス信号（所望の入力信号の先端位置）に
同期している遅延クロックの段数（同期ポイント）を検
出する検出手段であり、同期ポイント情報（図１）を
出力する。

【００９１】ここで、同期クロック検出部４２０は、第
１遅延クロック群（図１）の中で、最初にインデック
ス信号に同期している第１同期ポイント情報ＳＰ１と、
２番目にインデックス信号に同期している第２同期ポイ
ント情報ＳＰ２と、を出力できることが好ましい。

【００９２】画像先端制御部４３０は同期クロック検出
部４２０からの同期ポイント情報（図１）を受け、Ｃ
ＰＵ２００からの画像先端ずれ情報（図１）をもとに
補正同期ポイント情報（図１）を出力する。

【００９３】遅延クロック切り替え制御部４４０は、画
像先端制御部４３０からの補正同期ポイント情報（図１
）と、ＣＰＵ２００からの周波数ずれ情報（図１）
とに基づいて、位相補正量を求め、第１遅延クロック群
（図１）の中からどの位相の遅延クロックを選択すべ
きかの上位セレクト信号（図１）を出力するものであ
る。

【００９４】遅延クロックセレクト部４５０は遅延クロ
ック切り替え制御部４４０からの上位セレクト信号（図
１）を受け、第１遅延クロック群（図１）の中から
対応する位相の遅延クロックを選択し、第１ドットクロ
ック（図１）として出力するものである。

【００９５】また、第２ディレイチェーン部４１２は前
記第１ドットクロックを受けて、第１ディレイチェーン
部４１０で生成される位相のずれ分を更に細分して位相
が少しずつ異なる第２遅延クロック群（図１）を生成
できる段数になるようにチェーン状にディレイ素子が縦
続接続されていることが好ましい。

【００９６】また、第２セレクト部４５２は、遅延クロ
ック切り替え制御部４４０からの下位セレクト信号（図
１）を受け、第２遅延クロック群（図１）の中から
対応する位相の遅延クロックを選択し、最終的なドット
クロックとして出力するものである。

【００９７】そして、ＰＷＭ部４６０は最終的なドット
クロックと画像信号とを受けて、レーザダイオード（Ｌ
Ｄ）４７０を駆動するための信号を発生する。ＬＤ４７
０からは画像信号の値に応じてパルス幅変調されたレー
ザビームが、像担持体１に向けて照射される。

【００９８】＜ずれ検出の原理＞ここで、図５を参照し
てずれ検出の様子について簡単に説明する。露光ユニッ
ト２５０，２７０，２９０，３１０により所定のパター
ン（ここでは、「フ」字状のパターン）の画像を、像担
持体上の主走査方向先端側に形成する。像担持体上には
実線で示すパターンが形成されているが、本来は破線で
示す基準パターンが形成される予定であったとする。

【００９９】ここでは、露光ユニットや各光学系の収差
などにより、主走査方向にｄｘのずれが発生している。
この場合に、像担持体を副走査方向に移動させつつ、パ
ターンを読み取れる位置に配置された反射型センサ２１
０で読み取りを行うことで、「フ」字状のパターンの横
線から斜線までの距離Ｙ’に相当する読み取り時間が得
られる。

【０１００】像担持体の副走査方向の移動速度と、横線
と斜線の読み取り時刻の差とにより、ｄｙを求めること
もできる。つぎに、横線と斜線とがなす角度をθとする
と、ｄｘ＝ｄｙ／ｔａｎθで、主走査方向のずれｄｘも
求められる。

【０１０１】したがって、Ｙ，Ｍ，Ｃ，Ｋの各色につい
て、このような所定のパターンの形成と読み取りとを行
うことで、主走査方向の先端の画像のずれ状態（画像先
端ずれ情報）を検出することが可能になる。

【０１０２】また、同一副走査位置であって、主走査方
向先端側と主走査方向末端側とに同じ形状の「フ」字状
のパターンを形成し、その間隔を測定することによって
主走査方向の画像の伸び縮みに関するずれ状態（周波数
ずれ情報）を検出することができる。

【０１０３】そして、ＣＰＵ２００が以上のような検出
処理を行って、画像先端ずれ情報（図１、図２）お
よび、周波数ずれ情報（図１、図２）として露光ユ
ニットに供給する。

【０１０４】＜クロック発生回路の動作＞つぎに、クロ
ック発生回路の動作の説明を行う。ここでは、Ｙ，Ｍ，
Ｃ，Ｋの４色の画像形成を行う画像形成装置に適用した
場合を例にして説明を行う。

【０１０５】なお、この実施の形態例のクロック発生回
路を用いる画像形成装置は、Ｙ露光ユニット２５０，Ｍ
露光ユニット２７０，Ｃ露光ユニット２９０，Ｋ露光ユ
ニット３１０を備えており、ベルト状の像担持体が１回
転する間に４色の画像を形成する装置や、Ｙ，Ｍ，Ｃ，
Ｋの各色毎に露光ユニットと感光体ドラムとを備えてい
て１パスで画像形成を行う装置などが該当する。

【０１０６】すなわち、複数の露光ユニットを備えてい
て、同一の基準クロックを使用しても色ずれが発生する
可能性のある画像形成装置であれば、このような形式以
外の各種の画像形成装置に適用することが可能である。

【０１０７】＜動作例＞まず、図６のタイムチャート
を参照し、ある特定の１色について、周波数ずれ情報を
参照して、１パルス毎に位相の異なる遅延クロックを順
次シフトさせ、パルス数が所定数になるようにすると共
に、この所定数のパルスを発生させる時間が所定時間に
なるように調整する動作について、第１ドットクロック
を発生するところまでを説明する。

【０１０８】前述した所定パターンの形成と読み取りと
によって検出されたずれＥＲを示すずれ情報，基準クロ
ックの周波数から求められるクロック周期ＴＣのクロッ
ク周期情報，主走査方向に形成すべき画素数ＰＨを示す
１ライン画素数情報が、ＣＰＵ２００から遅延クロック
切り替え制御部４４０内の補正量演算手段に与えられ
る。また、同期クロック検出部４２０からの第１同期ポ
イント情報ＳＰ１と第２同期ポイント情報ＳＰ２とか
ら、周期段数ＮＳを求める。

【０１０９】ここで遅延クロック切り替え制御部４４０
内の補正量演算手段は、以下に示す式に基づいて、補正
量に対応する補正カウント値（カウントロードデータ）
ＣＣを求める。

【０１１０】ＣＣ＝ＰＨ×（ＮＳ／ＴＣ）／ＥＲ … この補正カウント値ＣＣは、遅延クロック切り替え制御
部４４０内の切替カウント手段がパルス数をカウントダ
ウンして上位セレクト信号および下位セレクト信号の切
替を行うためのものである。したがって、補正量が大き
いほど切替のための補正カウント値ＣＣは小さくなる。

【０１１１】また、同期クロック検出部４２０はインデ
ックスセンサ４０２からのインデックス信号の立ち上が
りを参照して、このインデックス信号の立ち上がりに同
期した遅延クロックが得られる第１ディレイチェーン部
４１０の段番号を同期ポイント情報として求める。

【０１１２】ここでは、第１同期ポイント情報ＳＰ１と
して２０が、第２同期ポイント情報ＳＰ２として５０が
得られたとする。なお、この場合には、上述した周期段
数ＮＳは３０になる。

【０１１３】ここで、露光ユニットのレーザビームの走
査により、インデックスセンサがレーザビームを検出し
たタイミングでインデックス信号を発生する（図６
（ａ））。この後、水平方向の有効領域を示すＨ＿Ｖ
ＡＬＩＤがアクティブになる。

【０１１４】そして、遅延クロック切り替え制御部４４
０内の切替カウント手段は前記補正カウント値ＣＣを基
準クロックに従ってカウントダウンすることを繰り返し
続ける。そして、カウントダウンによりカウント値が０
になる毎に遅延クロック切り替え制御部４４０内のセレ
クト信号演算手段４４３にカウントデータを割り込みと
して与える（図６（ｄ）〜（ｆ））。

【０１１５】また、ＣＰＵ２００はずれ方向情報を遅延
クロック切り替え制御部４４０内のセレクト信号演算手
段に与えており、主走査方向に伸びたずれに対しては縮
める補正を行うための「−補正」，主走査方向に縮んだ
ずれに対しては伸ばす補正を行うための「＋補正」の情
報を与える。ここでは、「−補正」の場合を例にする。

【０１１６】前述した所定パターンの形成とその測定に
より、ずれ情報ＥＲおよびずれ方向情報が求められてい
るとする。ここでは、ＥＲ＝６ｎｓ，ずれ方向情報＝
「−補正」であり、すなわち、画像が伸びていたために
縮ませるように補正することを示していたと仮定する。

【０１１７】まず、同期クロック検出部４２０がインデ
ックスセンサ（図示せず）からのインデックス信号の立
ち上がりを参照して、第１同期ポイント情報ＳＰ１及び
第２同期ポイント情報ＳＰ２を求める。

【０１１８】前記第１同期ポイント情報ＳＰ１はインデ
ックス信号の立ち上がりに同期した第１ディレイチェー
ン部４１０のディレイ素子の段番号を示しており、前記
第２同期ポイント情報ＳＰ２は前記第１同期ポイント情
報ＳＰ１から基準クロック１周期分遅れた第１ディレイ
チェーン部４１０のディレイ素子の段番号を示してい
る。

【０１１９】ここでは、ＳＰ１＝２０，ＳＰ２＝５０で
あったとする。なお、この様子を図７に示す。ここで
は、２０段目のＤＬ２０（図７（ｃ））と、このＤＬ２
０からクロック１周期分遅れた５０段目のＤＬ５０（図
７（ｍ））とが、インデックス信号の立ち上がり（図７
（ａ））に同期している状態を示している。

【０１２０】つぎに、前記第１同期ポイント情報ＳＰ１
と第２同期ポイント情報ＳＰ２から、周期段数ＮＳを求
める。ここで、前記周期段数ＮＳは、基準クロック１周
期分の時間が何段のディレイ素子の遅延時間に相当する
かを示している。本実施の形態例では、周期段数ＮＳ＝
ＳＰ２−ＳＰ１より、ＮＳ＝３０となる。

【０１２１】また、１段あたりのディレイ素子の遅延時
間ＤＴを、前記ＮＳ及び基準クロックの周期から求め
る。たとえば、基準クロック周期ＴＣが３０ｎｓであっ
た場合はＮＳ＝３０であるので、ＤＴ＝ＴＣ／ＮＳより
ＤＴ＝１ｎｓとなる。

【０１２２】そして、適正な画像信号を得るためには最
終的に第１ディレイチェーン部４１０のディレイ素子何
段分ずらすかを示す切替段数ＮＣを、ずれ情報ＥＲ，ず
れ方向情報及び遅延時間ＤＴから求める。ここでは、Ｅ
Ｒ＝６ｎｓ，ずれ方向情報＝「−補正」，ＤＴ＝１ｎｓ
より、切替段数ＮＣ＝−６となる。

【０１２３】以上の切替段数ＮＣより、適正な画像信号
を得るためには最終的にディレイ素子の段数を６段分進
めればよい。すなわち、インデックス信号の立ち上がり
に同期して最初は５０段目のディレイ素子からのクロッ
クを採用し、その後上位セレクト信号に同期して１走査
ライン中において、４９段目，４８段目，４７段目，４
６段目，４５段目の信号に順次置き換えて採用してい
き、最終的には４４段目からのクロックを採用するよう
にすればよい。

【０１２４】なお、切替段数ＮＣが周期段数ＮＳより大
きい場合には、上位セレクト信号を循環させるようにす
ればよい。上述した例で、ＳＰ１＝２０，ＳＰ２＝５
０，周期段数３０の場合の「−補正」では、上位セレク
ト信号が５０，４９，…，２１，２０，となった時点
で、上位セレクト信号の２０と上位セレクト信号の５０
とは等しい位相であるので、次は４９，４８，…とすれ
ばよい。すなわち、５０，４９，…，２１，２０（＝５
０），４９，４８…，となる。また、「＋補正」におい
ても同様に上位セレクト信号を循環させるようにすれば
よい。

【０１２５】また、５０，４７，４３，…，２２，１９
と３段ずつ「−補正」する場合には、ＳＰ１＝２０を超
えることになるが、１９の次には、５０−（２０−１
９）−３＝４６とする。すなわち、同期ポイントを超え
た分と１つの補正量とを加えた状態にして循環させるこ
とで、問題なく循環させることができる。

【０１２６】このような上位セレクト信号を受けた遅延
クロックセレクト部４５０では、第１ディレイチェーン
部４１０からの第１遅延クロック群（図１）の中か
ら、５０段目，４９段目，４８段目，４７段目，…のよ
うに選択を行って、第１ドットクロックとして第２ディ
レイチェーン部４１２に供給する（図６（ｇ））。

【０１２７】ところで、１ライン画素数が６０００ドッ
ト，第１遅延クロック群の１段の遅延時間が１ｎｓでず
れ量ＥＲ＝−１５０ｎｓの場合には、以上の第１ドット
クロックの切り替えは４０ドット毎に実行される。この
様子を図８（ａ）に示す。この状態では、最終的には正
確な補正がなされるが、途中において段階的な切り替え
がなされている。そこで、第２ディレイチェーン部４１
２は前記第１ドットクロックを受けて、第１ディレイチ
ェーン部４１０で生成される位相のずれ分を更に細分し
て位相が少しずつ異なる第２遅延クロック群（図１）
を生成しておき、第２セレクト部４５２において１ドッ
ト毎に異なる位相の遅延クロックを選択する。

【０１２８】この場合、１ドット毎に１／４０＝０．０
２５ｎｓの「−補正」を行うように、遅延クロック切り
替え制御部４４０からの下位セレクト信号（図１）に
基づいた選択を第２セレクト部４５２において行う。こ
の様子を図８（ｂ）に示す。なお、この第２ディレイチ
ェーン部４１２での遅延時間は正確に制御されたもので
なくとも、前述した第１ディレイチェーン部４１０が正
確に制御されていることで、最終的に正確な補正がなさ
れることになる。

【０１２９】したがって、細かな位相の切り替えを行う
ための第２ディレイチェーン部４１２の精度はあまり要
求されないため、廉価な回路を用いることが可能になる
ものの、最終的には第１ディレイチェーン部４１０によ
って正確な補正がなされることになる。

【０１３０】そして、このように第２セレクト部４５２
において１ドット毎に細かく位相を切り替えた最終的な
ドットクロックをＰＷＭ部４６０に供給して、画像信号
に応じたレーザビームをＬＤ４７０から照射する。

【０１３１】なお、以上の第２ディレイチェーン部４１
２の遅延時間はそれほど正確に制御されたものではない
ため、図８（ｂ）の位置が連続した状態になるとは限
らない。そこで以上の動作を行う際に、Ｖ＿ＶＡＬＩＤ
がアクティブである期間中は、Ｈ＿ＶＡＬＩＤにかかわ
らず、遅延クロック切り替え制御部４４０内の切替カウ
ント手段を動作させつづけるようにする。このようにす
ることで、各水平ラインでランダムな位置で上述した第
１遅延クロック群の切替えが行われるようになり、画像
において第１ドットクロックの切替え位置（図８（ｂ）
）の存在が目立たなくなる。

【０１３２】＜動作例＞つぎに、図９のタイムチャー
トを参照し、Ｙ，Ｍ，Ｃ，Ｋの４色についての書き込み
ユニット１〜４のずれ情報を参照して、１パルス毎に位
相の異なる遅延クロックを順次シフトさせ、パルス数が
所定数になるようにすると共に、この所定数のパルスを
発生させる時間が所定時間になるように調整する動作に
ついて説明する。

【０１３３】また、この動作例では、具体的数値を用い
て説明を行う。なお、ここでは、Ｙの画像を基準にし
て、Ｙに対するＭＣＫの相対的なずれ（ＥＲym_data，
ＥＲyc_data，ＥＲyk_data）を検出し、Ｍ（書き込みユ
ニット２），Ｃ（書き込みユニット３），Ｋ（書き込み
ユニット４）をＹ（書き込みユニット１）に合わせるよ
うな補正を行う場合を例にして説明する。

【０１３４】ここで、主走査方向の１ライン画素数ＰＨ
＝４７２０，第１ディレイチェーン部４１０の遅延段数
＝２５６，クロック周波数＝３３ＭＨｚ，クロック周期
ＴＣ＝３０ｎｓ，１段の遅延時間ＤＴ＝１ｎｓ（０．５
ｎｓ〜２．０ｎｓ），周期段数ＮＳ＝３０，なお、１画
素あたりのずれ量（エラー量）をＥＲＲＯＲ_data，１
ラインあたりのずれ量ＥＲ_data（ただし、以下の式で
は、周波数ずれ情報をＦＲＥＱ_data），周期段数ＮＳ
に対応する修正量をＲＥＶＩＳＥ_dataとした場合、 ＥＲＲＯＲ_data＝ＦＲＥＱ_data÷ＰＨ ＲＥＶＩＳＥ_data＝ＥＲＲＯＲ_data×ＮＳ となる。また、ＹでのＳＰ１y＝１０，ＳＰ２y＝４０，
ＮＳ＝３０，であるとする。

【０１３５】まず、Ｍ（書き込みユニット２）では、
ＳＰ１m＝２０，ＳＰ２m＝５０，ＮＳ＝３０，ＥＲym_d
ata＝＋３クロックと＋４／３２クロック，であるとす
る。この場合の補正量ＲＥＶＩＳＥ_dataは、 ｛（３＋（４／３２））÷４７２０｝×３０ ＝｛（１００／３２）÷４７２０｝×３０ ＝０．０１９８６２２８８１３５５９ ≒０．０１９９（ｎｓ） のように近似する。そして、以上の補正量を第２ディレ
イチェーン部４１２の遅延量により、１ドット毎に補正
してゆく。

【０１３６】すなわち、各ドット毎に、以下の計算を順
次実行し、遅延クロック１段分の遅延時間ＤＴ（ここで
は１ｎｓ）を超える毎に（ここでは、２０，…，…，２
１，…）、１段分ずらした遅延クロックを選択する。 ２０．００００＋０．０１９９＝２０．０１９９ ２０．０１９９＋０．０１９９＝２０．０３９８ ２０．０３９８＋０．０１９９＝２０．０５９７ ２０．０５９７＋０．０１９９＝２０．０７９６ すなわち、上記の累積された値の整数部分を参照して選
択すればよい。

【０１３７】なお、小数点の切り捨てた部分に関して
は、要求される精度の範囲で、第１ディレイチェーン部
４１０の１段の補正（１段が１ｎｓの場合には整数部分
の補正）がなされる毎に吸収されることになる。

【０１３８】つぎに、Ｍ（書き込みユニット３）で
は、ＳＰ１m＝１７，ＳＰ２m＝４７，ＮＳ＝３０，ＥＲ
ym_data＝−６クロックと−１７／３２クロック，であ
るものとする。

【０１３９】この場合の補正量ＲＥＶＩＳＥ_dataは、 ｛（−６−（１７／３２））÷４７２０｝×３０ ＝｛（−２０９／３２）÷４７２０｝×３０ ＝−０．０４１５１２１８２２０３３９ ≒−０．０４１５（ｎｓ） のように近似する。そして、以上の補正量を第２ディレ
イチェーン部４１２の遅延量により、１ドット毎に補正
してゆく。

【０１４０】すなわち、各ドット毎に、以下の計算を順
次実行し、遅延クロック１段分の遅延時間ＤＴ（ここで
は１ｎｓ）の変化を超える毎に（ここでは、４６，…，
…，４５，…）、１段分ずらした遅延クロックを選択す
る。 ４７．００００−０．０４１５＝４６．９５８５ ４６．９５８５−０．０４１５＝４６．９１７０ ４６．９１７０−０．０４１５＝４６．８７５５ ４６．８７５５−０．０４１５＝４６．８３４０ すなわち、上記の累積された値の整数部分を参照して選
択すればよい。

【０１４１】なお、小数点の切り捨てた部分に関して
は、要求される精度の範囲で、第１ディレイチェーン部
４１０の１段の補正（１段が１ｎｓの場合には整数部分
の補正）がなされる毎に吸収されることになる。

【０１４２】つぎに、Ｋ（書き込みユニット４）で
は、ＳＰ１m＝２６，ＳＰ２m＝５６，ＮＳ＝３０，ＥＲ
ym_data＝＋３４クロックと＋３／３２クロック，であ
るとする。

【０１４３】この場合の補正量ＲＥＶＩＳＥ_dataは、 ｛（３４＋（３／３２）÷４７２０｝×３０ ＝｛（１０９１／３２）÷４７２０｝×３０ ＝−０．２１６６９７５６３５５９３ ≒−０．２１６７（ｎｓ） のように近似する。そして、以上の補正量を第２ディレ
イチェーン部４１２の遅延量により、１ドット毎に補正
してゆく。

【０１４４】すなわち、各ドット毎に、以下の計算を順
次実行し、遅延クロック１段分の遅延時間ＤＴ（ここで
は１ｎｓ）を超える毎に（ここでは、２６，…，…，２
７，…）、１段分ずらした遅延クロックを選択する。 ２６．００００＋０．２１６７＝２６．２１６７ ２６．２１６７＋０．２１６７＝２６．４３３４ ２６．４３３４＋０．２１６７＝２６．６５０１ ２６．６５０１＋０．２１６７＝２６．８６６８ すなわち、上記の累積された値の整数部分を参照して選
択すればよい。

【０１４５】以上の計算における切り捨てについては、
要求精度との関係で決定する。例えば、１ラインでのト
ータルの要求精度が±０．５ｎｓであるとする。このよ
うな場合には、１画素あたりの許容誤差は、０．５／４
７２０＝０．０００１０５９となる。すなわち、この１
画素の許容誤差に満たない値は切り捨てたとしても、１
ラインのトータルの要求精度を満たせることになる。し
たがって、この例では、小数点以下の５桁目を切り捨て
たとしても、０．０００１０５９の許容誤差の範囲内で
あり、４７２０画素の１ラインでも±０．５ｎｓを満足
できることになる。ここでは、十進数の計算の例を示し
たが、ディジタルデータの計算の場合には、許容誤差に
対応するビット以下の計算を省略することにより対処で
きる。これにより、計算時のビット数を削減できるよう
になる。なお、計算能力に余裕があれば、切り捨てを行
わなくてもよい。

【０１４６】また、ここでは書き込みユニットを４個備
えた４色の画像形成装置について説明を行ったが、最低
２色の場合に同様な処理を行って色ずれを解消すること
ができる。また、さらに多くの書き込みユニットを備え
た画像形成装置に用いることも可能である。

【０１４７】なお、以上の基準クロック発生部、ディレ
イチェーン部、各制御部、セレクト部、あるいはＣＰＵ
は、それぞれ独立して配置してもよいが、１チップとし
て配置することができるし、さらに、一部を兼用したデ
バイスにより配置することも可能である。

【０１４８】

【発明の効果】この結果、本発明によれば、徐々に位相
を制御することにより、所定時間内に基準クロックのパ
ルス数を所定数にするようにドットクロックを制御し生
成できる。

【図面の簡単な説明】

【図１】本発明の一実施の形態例のクロック発生回路の
主要部の電気的構成を示す構成図である。

【図２】本発明の一実施の形態例のクロック発生回路の
電気的構成を示す構成図である。

【図３】本発明の一実施の形態例のクロック発生回路を
適用する画像形成装置の機械的構成を示す構成図であ
る。

【図４】本発明の一実施の形態例のクロック発生回路の
主要部の機械構成を示す斜視図である。

【図５】ずれ検出の様子を示す説明図である。

【図６】本発明の一実施の形態例のクロック発生回路の
動作状態を説明するタイムチャートである。

【図７】本発明の一実施の形態例のクロック発生回路の
動作状態を説明するタイムチャートである。

【図８】本発明の一実施の形態例のクロック発生回路の
動作状態を説明するタイムチャートである。

【図９】本発明の一実施の形態例のクロック発生回路の
動作状態を説明するタイムチャートである。

【符号の説明】

２００ ＣＰＵ ２１０ 反射型センサ ２５０，２７０，２９０，３１０ 露光ユニット ４００ 露光ユニットの電気的構成 ４０１ 基準クロック発生部 ４０２ インデックスセンサ ４１０ 第１ディレイチェーン部 ４１２ 第２ディレイチェーン部 ４２０ 同期クロック検出部 ４３０ 画像先端制御部 ４４０ 遅延クロック切り替え制御部 ４５０ 遅延クロックセレクト部 ４５２ 第２セレクト部 ４６０ ＰＷＭ部 ４７０ レーザダイオード

Claims (27)

【特許請求の範囲】
1. 【請求項１】 所定間隔でパルスを発生させる基準クロ
   ック生成部と、 前記基準クロック生成部によって生成された基準クロッ
   クを遅延させて、位相の異なる複数の遅延クロックから
   なる遅延クロック群を生成する遅延クロック生成部とを
   有し、 前記遅延クロック群の中から１パルス毎に位相の異なる
   遅延クロックを順次選択し、この選択された信号を合成
   することによって、所定時間内に発生するパルス数を所
   定数にしたクロックを生成する、ことを特徴とするクロ
   ック発生回路。
2. 【請求項２】 所定間隔でパルスを発生させる基準クロ
   ック生成部と、 前記基準クロック生成部によって生成された基準クロッ
   クを遅延させて、位相の異なる複数の第１遅延クロック
   群を生成する第１遅延クロック生成部とを有し、 前記複数の第１遅延クロック群の中から位相の異なる遅
   延クロックを順次選択し、この選択された信号を合成す
   ることによって、所定時間内に発生するパルス数を所定
   数にしたクロックを生成するための第１選択手段と、 前記第１選択手段によって選択された遅延クロックを遅
   延させて、位相の異なる複数の第２遅延クロック群を生
   成する第２遅延クロック生成部とを有し、 前記複数の第２遅延クロック群の中から１パルス毎に位
   相の異なる遅延クロックを順次選択し、この選択された
   信号を合成することによって、所定時間内に発生するパ
   ルス数を所定数にしたクロックを生成する第２選択手段
   と、を備えたことを特徴とするクロック発生回路。
3. 【請求項３】 所定間隔でパルスを発生させる基準クロ
   ック生成部と、 前記基準クロック生成部によって生成された基準クロッ
   クを遅延させて、位相の異なる複数の第１遅延クロック
   群を生成する第１遅延クロック生成部と、 前記第１遅延クロック生成部によって生成された第１遅
   延クロック群から所望の入力信号の先端位置に同期した
   クロックを検出する同期検出部と、 前記同期検出部において検出されたクロックを参照して
   位相補正量を求め、この位相補正量に基づいて前記第１
   遅延クロック群の中から、位相の異なる遅延クロックを
   順次選択することによって所定時間内に発生するパルス
   数を所定数にしたクロックを生成する第１切替制御部
   と、 前記第１切替制御部によって選択された遅延クロックに
   ついて、前記第１遅延クロック群より細かい間隔で遅延
   させて、位相の異なる複数の第２遅延クロック群を生成
   する第２遅延クロック生成部と、 前記複数の第２遅延クロック群の中から１パルス毎に位
   相の異なる遅延クロックを順次選択して出力する第２切
   替制御部と、を有することを特徴とするクロック発生回
   路。
4. 【請求項４】 所定間隔でパルスを発生させる基準クロ
   ック生成部と、 前記基準クロック生成部によって生成された基準クロッ
   クを遅延させて、位相の異なる複数の第１遅延クロック
   群を生成する第１遅延クロック生成部と、 前記第１遅延クロック生成部によって生成された複数の
   遅延クロック群から、所望の入力信号の先端位置に同期
   した第１同期ポイント情報及び第２同期ポイント情報を
   検出する同期検出部と、 前記同期検出部において検出された第１同期ポイント情
   報と第２同期ポイント情報とから遅延クロック群の周期
   段数を求め、この周期段数に基づいて前記第１遅延クロ
   ック群の中から、位相の異なる遅延クロックを順次選択
   することによって所定時間内に発生するパルス数を所定
   数にしたクロックを生成する第１切替制御部と、 前記第１切替制御部によって選択された遅延クロックに
   ついて、前記第１遅延クロック群より細かい間隔で遅延
   させて、位相の異なる複数の第２遅延クロック群を生成
   する第２遅延クロック生成部と、 前記複数の第２遅延クロック群の中から１パルス毎に位
   相の異なる遅延クロックを順次選択して出力する第２切
   替制御部と、を有することを特徴とするクロック発生回
   路。
5. 【請求項５】 所定間隔でパルスを発生させる基準クロ
   ック生成部と、 前記基準クロック生成部によって生成された基準クロッ
   クを遅延させて、位相の異なる複数の第１遅延クロック
   群を生成する第１遅延クロック生成部と、 前記第１遅延クロック群から、第１の入力信号及び第２
   の入力信号のそれぞれの先端位置に同期した第１同期ク
   ロック及び第２同期クロックを検出する同期検出部と、 前記同期検出部において検出された第１同期クロックと
   第２同期クロックを参照し、前記第１同期クロックと前
   記第２同期クロックとの先端位置のずれ量を求め、該ず
   れ量に基づいて前記第１遅延クロック群の中から、位相
   の異なる遅延クロックを順次選択する第１切替制御部
   と、 前記第１切替制御部によって選択された遅延クロックに
   ついて、前記第１遅延クロック群より細かい間隔で遅延
   させて、位相の異なる複数の第２遅延クロック群を生成
   する第２遅延クロック生成部と、 前記複数の第２遅延クロック群の中から１パルス毎に位
   相の異なる遅延クロックを順次選択して出力する第２切
   替制御部と、を備え、 前記切替制御部により選択された位相の異なる遅延クロ
   ックを合成することによって、前記第１入力信号と前記
   第２入力信号とに基づいて出力される信号の先端位置を
   同期させ、かつ、所定時間内に前記第１入力信号と前記
   第２入力信号とに基づいて出力される信号のパルス数を
   所定数にする、ことを特徴とするクロック発生回路。
6. 【請求項６】 主走査方向にライン単位でスキャニング
   することにより、ドットクロックに基づいて画像を形成
   する画像形成部と、 所定間隔でパルスを発生させる基準クロック生成部と、 前記基準クロック生成部によって生成された基準クロッ
   クを遅延させて、位相の異なる複数の遅延クロックから
   なる遅延クロック群を生成する遅延クロック生成部と、 前記遅延クロック生成部によって生成された遅延クロッ
   ク群から所定のインデックス信号に同期した少なくとも
   ２つのクロックを検出する同期検出部と、 前記同期検出部において検出されたクロックをもとに、
   所定時間における複数の遅延クロックの周期段数を算出
   する演算部と、 上記算出された周期段数をもとに、所定時間中で周期段
   数から順次ずらした遅延クロックを前記遅延クロック群
   から選択することにより、所定時間内に出力されるクロ
   ックのパルス数を制御し、前記ドットクロックを形成す
   る信号制御部と、を備えたことを特徴とする画像形成装
   置。
7. 【請求項７】 各走査ラインにおける走査長のずれ量を
   検出するずれ検出部と、 前記ずれ検出部で検出されたずれ量をもとに、所定時間
   中で周期段数からずらす段数を判断する判断部を有し、 前記信号制御部は前記判断部の判断した段数をもとに所
   定時間中で周期段数から順次ずらした遅延クロックを前
   記遅延クロック群から選択する、ことを特徴とする請求
   項６記載の画像形成装置。
8. 【請求項８】 前記ずれ検出部は、特定の画像パターン
   を形成する手段と、前記画像パターンを読み取り、各走
   査ラインにおける走査長を検出するセンサと、を備え、 前記センサに検出された走査長の比較により、前記ずれ
   が検出される、ことを特徴とする請求項７記載の画像形
   成装置。
9. 【請求項９】 前記画像形成部は複数の走査露光手段を
   備えており、 さらに、 走査ラインにおける各走査露光手段の走査長のずれ量を
   検出するずれ検出部と、 前記ずれ検出部で検出されたずれ量をもとに、所定時間
   中で周期段数からずらす段数を判断する判断部を有し、 前記信号制御部は前記判断部の判断した段数をもとに所
   定時間中で周期段数から順次ずらした遅延クロックを前
   記遅延クロック群から選択する、ことを特徴とする請求
   項６記載の画像形成装置。
10. 【請求項１０】 複数の色に対応する複数の現像手段を
    有し、 前記複数の走査露光手段は前記複数の各現像手段の色に
    対応する、ことを特徴とする請求項９記載の画像形成装
    置。
11. 【請求項１１】 所定の時間を計測するための切り替え
    カウンタを有し、 前記信号制御部は、前記切り替えカウンタによって所定
    の時間が計測されるたびに周期段数からずらした遅延ク
    ロックを前記遅延クロック群から選択する、ことを特徴
    とする請求項６記載の画像形成装置。
12. 【請求項１２】 入力された情報をもとに所定時間中で
    周期段数からずらす段数を判断する判断部を有し、 前記切り替えカウンタは前記判断部の判断した段数をも
    とに計測すべきカウント時間を決定し、 前記信号制御部は、決定されたカウント時間毎に周期段
    数からずらした遅延クロックを前記遅延クロック群から
    選択する、ことを特徴とする請求項１１記載の画像形成
    装置。
13. 【請求項１３】 入力された情報をもとに各クロックの
    パルス毎の周期段数から平均のずれ量を演算する演算部
    を有し、 前記信号制御部は、前記演算部の演算した前記各パルス
    毎のずれ量をもとにして、周期段数から順次ずらした遅
    延クロックを前記遅延クロック群から選択する、ことを
    特徴とする請求項６記載の画像形成装置。
14. 【請求項１４】 前記信号制御部は、前記演算部の演算
    した前記各パルス毎のずれ量をもとにして、各パルス毎
    に周期段数から順次ずらした遅延クロックを前記遅延ク
    ロック群から選択するか否か決定する、ことを特徴とす
    る請求項１３記載の画像形成装置。
15. 【請求項１５】 前記信号制御部は、前記演算部の演算
    した前記各パルス毎のずれ量を各パルス毎に累積し、累
    積された値によって、周期段数から順次ずらした遅延ク
    ロックを前記遅延クロック群から選択するか否か決定す
    る、ことを特徴とする請求項１３記載の画像形成装置。
16. 【請求項１６】 前記信号制御部は、前記演算部の演算
    した前記各パルス毎のずれ量を遅延段数を基準として算
    出し、各パルス毎に算出された値を前記周期段数に累積
    し、累積された値の整数値を新たな段数として選択す
    る、ことを特徴とする請求項１３記載の画像形成装置。
17. 【請求項１７】 所定間隔でパルスを発生させる基準ク
    ロック生成部と、前記基準クロック生成部によって生成
    された基準クロックを遅延させて、位相の異なる複数の
    遅延クロックからなる遅延クロック群を生成する遅延ク
    ロック生成部と、 前記遅延クロック生成部によって生成された遅延クロッ
    ク群から所定のインデックス信号に同期した少なくとも
    ２つのクロックを検出する同期検出部と、 前記同期検出部において検出されたクロックをもとに、
    所定時間における複数の遅延クロックの周期段数を算出
    する演算部と、 上記算出された周期段数をもとに、所定時間中で周期段
    数から順次ずらした遅延クロックを前記遅延クロック群
    から選択することにより、所定時間内に出力されるクロ
    ックのパルス数を制御し、前記ドットクロックを形成す
    る信号制御部と、を備えたことを特徴とするクロック発
    生回路。
18. 【請求項１８】 前記同期検出部において検出される少
    なくとも２つのクロックは、前記インデックス信号の先
    端位置に同期したものである、ことを特徴とする請求項
    １７記載のクロック発生回路。
19. 【請求項１９】 入力された情報をもとに、所定時間中
    で周期段数からずらす段数を判断する判断部を有し、 前記信号制御部は前記判断部の判断した段数をもとに所
    定時間中で周期段数から順次ずらした遅延クロックを前
    記遅延クロック群から選択する、ことを特徴とする請求
    項１７記載のクロック発生回路。
20. 【請求項２０】 所定の時間を計測するための切り替え
    カウンタを有し、 前記信号制御部は、前記切り替えカウンタによって所定
    の時間が計測されるたびに周期段数からずらした遅延ク
    ロックを前記遅延クロック群から選択する、ことを特徴
    とする請求項１７記載のクロック発生回路。
21. 【請求項２１】 入力された情報をもとに所定時間中で
    周期段数からずらす段数を判断する判断部を有し、 前記切り替えカウンタは前記判断部の判断した段数をも
    とに計測すべきカウント時間を決定し、 前記信号制御部は、決定されたカウント時間毎に周期段
    数からずらした遅延クロックを前記遅延クロック群から
    選択する、ことを特徴とする請求項２０記載のクロック
    発生回路。
22. 【請求項２２】 前記所定時間中でカウントが繰り返さ
    れる数は、前記所定時間中で周期段数からずらす段数と
    同じ数である、ことを特徴とする請求項２１記載のクロ
    ック発生回路。
23. 【請求項２３】 ずれの方向するずれ方向検出手段を備
    え、 前記信号制御部は、前記検出された方向によって、遅延
    クロックが選択される段数の増減を制御する、ことを特
    徴とする請求項１７記載のクロック発生回路。
24. 【請求項２４】 入力された情報をもとに各クロックの
    パルス毎の周期段数から平均のずれ量を演算する演算部
    を有し、 前記信号制御部は、前記演算部の演算した前記各パルス
    毎のずれ量をもとにして、周期段数から順次ずらした遅
    延クロックを前記遅延クロック群から選択する、ことを
    特徴とする請求項１７記載のクロック発生回路。
25. 【請求項２５】 前記信号制御部は、前記演算部の演算
    した前記各パルス毎のずれ量をもとにして、各パルス毎
    に周期段数から順次ずらした遅延クロックを前記遅延ク
    ロック群から選択するか否か決定する、ことを特徴とす
    る請求項１７記載のクロック発生回路。
26. 【請求項２６】 前記信号制御部は、前記演算部の演算
    した前記各パルス毎のずれ量を各パルス毎に累積し、累
    積された値によって、周期段数から順次ずらした遅延ク
    ロックを前記遅延クロック群から選択するか否か決定す
    る、ことを特徴とする請求項１７記載のクロック発生回
    路。
27. 【請求項２７】 前記信号制御部は、前記演算部の演算
    した前記各パルス毎のずれ量を遅延段数を基準として算
    出し、各パルス毎に算出された値を前記周期段数に累積
    し、累積された値の整数値を新たな段数として選択す
    る、ことを特徴とする請求項１７記載のクロック発生回
    路。