JP5951958B2

JP5951958B2 - 電子部品

Info

Publication number: JP5951958B2
Application number: JP2011236108A
Authority: JP
Inventors: 勇介東; 伸悟稲山
Original assignee: Kyocera Corp
Current assignee: Kyocera Corp
Priority date: 2011-10-27
Filing date: 2011-10-27
Publication date: 2016-07-13
Anticipated expiration: 2031-10-27
Also published as: JP2013093522A

Description

本発明は、積層セラミックコンデンサ、積層バリスタ、積層圧電素子、積層チップインダクタ等に代表される積層型の電子部品に関する。

積層セラミックコンデンサや積層圧電素子等の電子部品は、内部電極層の面積比率によって特性が大きく変化することが知られており、近年、積層セラミックコンデンサや積層圧電素子は内部電極層の被覆率（内部電極層の形成領域に占める金属膜の面積割合のこと）をより大きくすることによって高容量化や変位量の向上が図られている（例えば、特許文献１、２を参照）。

特開２００２−１９８２５５号公報特開２００４−２９６５８５号公報

ところが、上記のような電子部品において、内部電極層の被覆率を高くすると、内部電極層を挟んでいるセラミック層同士の接着面積が小さくなり、これによりセラミック層と内部電極層との界面の接着強度が低下することから、例えば、焼成後や耐熱衝撃試験後などに内部電極層とセラミック層との界面に剥離が発生したり、あるいは電子部品に電圧を印加したときに、電歪効果により積層されたセラミック層が厚み方向に膨張することに起因して電子部品にクラックが発生するという問題があった。

本発明は上記課題に鑑みてなされたものであり、内部電極層とセラミック層との間での剥離やクラックを抑制できる電子部品を提供することを目的とする。

本発明の電子部品は、セラミック層と、金属とセラミック粒子とを含む内部電極層とが交互に複数積層されてなる電子部品本体を具備する電子部品であって、前記内部電極層を平面視したときに、前記内部電極層の中央領域内および周辺領域内に前記セラミック粒子が存在し、前記内部電極層の中央領域内に存在するセラミック粒子の割合から前記内部電極層の周辺領域内に存在するセラミック粒子の割合を引いた差が３６．１〜６４．９％であるものである。

本発明によれば、内部電極層とセラミック層との間での剥離やクラックを抑制できる。

本発明の電子部品の一実施形態であるコンデンサを模式的に示す斜視図である。（ａ）は、図１のＡ−Ａ断面図であり、（ｂ）は、Ｂ−Ｂ断面図である。図２（ａ）のコンデンサを構成する内部電極層の一部を模式的に示す拡大断面図である。本発明の他の電子部品の一実施形態を示すものであり、電子部品本体の積層方向の中段の上側および下側に位置する内部電極層が周辺領域の端部付近で折れ曲がり、電子部品本体の積層方向の中段側に向いている態様を示すものである。本発明の他の電子部品の一実施形態を示すものであり、セラミック粒子が周辺領域よりも中央領域に多く存在する内部電極層が、電子部品本体の積層方向の中段のみに設けられている態様を示す概略断面図である。（ａ）は、内部電極パターンの中央領域のパターンを形成するための第１のスクリーンの平面模式図であり、（ｂ）は内部電極パターンの周辺領域のパターンを形成するための第２のパターンの平面模式図である。

図１は、本発明の電子部品の一実施形態であるコンデンサを模式的に示す斜視図である。図２（ａ）は、図１のＡ−Ａ断面図であり、（ｂ）は、Ｂ−Ｂ断面図である。なお、図２（ｂ）においては外部電極３を除いた状態を示している。

本実施形態の電子部品は、電子部品本体１の両端面に外部電極３が設けられた構成となっており、その電子部品本体１はセラミック層５と内部電極層７とが交互に複数積層された構造を有している。図１ではセラミック層５と内部電極層７との積層状態を単純化して示しているが、セラミック層５と内部電極層７とは数百層にも及ぶ積層体となっている。なお、積層数は電子部品の特性を高められるという点で、１００層以上、特に、２００層以上であることが好ましい。

本実施形態の電子部品における電子部品本体１を構成する内部電極層７は、金属７ａとセラミック粒子７ｂとが複合された膜であり、この内部電極層７を平面視したとき、セラミック粒子７ｂが内部電極層７の周辺領域７Ｂよりも中央領域７Ａに多く存在している。

これにより電子部品を製造する際の脱脂工程や焼成工程を経た後、あるいは耐熱衝撃試験においてデラミネーションの発生率を低減することができる。また、外部電極３を通じて高い電圧が印加され、セラミック層５が厚み方向に膨張する電歪効果による変形に起因する電子部品（電子部品本体１）のクラックの発生も抑えることができる。

ここで、セラミック粒子７ｂが内部電極層７の周辺領域７Ｂよりも中央領域７Ａに多く存在しているとは、内部電極層７の中央領域７Ａにおけるセラミック粒子７ｂの占める割合が中央領域７Ａの周囲に位置する周辺領域７Ｂよりも高いことを意味し、後述する測定において求められるように、セラミック粒子の割合が１０％以上多いことが好ましい。

セラミック層５は、所望とする特性に応じて、種々のセラミック材料が適用される。例えば、積層セラミックコンデンサの場合にはチタン酸バリウムを主成分とする誘電体材料が好適であり、また、積層圧電素子の場合にはチタンジルコン酸鉛またはニオブ酸ナトリウムを主成分とする圧電材料が適しており、その他、積層バリスタおよび積層チップインダクタ等にもそれぞれ絶縁材料や磁性材料およびこれらの複合材料が好適なものとして選ばれる。

内部電極層７は、金属７ａとセラミック粒子７ｂとが複合した膜により形成されたものである。金属７ａとしては、セラミック層５との同時焼成を可能とし、焼成時の酸素濃度を考慮して選択され、Ａｇ、Ｐｄ、Ｐｔ、Ｃｕ、Ｎｉ、Ａｌ、ＳｎおよびＰｂから選ばれる少なくとも１種の金属またはこれらの合金が好適なものとして選択される。

内部電極層７は、その平均厚みが厚くなると内部電極層７の途切れを低減できるために静電容量の発現に寄与できる有効な面積を確保できるが、内部電極層７の平均厚みが厚い場合には耐熱衝撃試験等においてセラミック層５との間で剥離が発生しやすい。そこで、内部電極層７の有効面積を確保でき、デラミネーションを抑制できるという理由から内部電極層７の平均厚みは０．５〜１．５μｍであることが望ましい。

内部電極層７を構成するセラミック粒子７ｂとしては、種々のセラミック材料を適用することが可能であるが、セラミック層５の特性の低下が小さいという理由から、主成分がセラミック層５と同じものを用いるのがよい。

内部電極層７における中央領域７Ａとは、図２（ｂ）に示すように、内部電極層７の長辺Ｌおよび短辺Ｓをそれぞれ２等分した中間線が交差する点を中心とし、長辺Ｌおよび短辺Ｓをそれぞれ１／３ずつ区切ったときの中央に位置する領域（図２（ｂ）の破線の領域）のことである。

内部電極層７の中で中央領域７Ａに、その周囲に位置する周辺領域７Ｂよりもセラミック粒子７ｂの存在する割合を多くすると、内部電極層７の中央領域７Ａは、内部電極層７を厚み方向に貫通して内部電極層７を挟んだセラミック層５を繋ぐセラミック粒子７ｂが多くなることから、内部電極層７を挟んでいるセラミック層７同士の接着面積が増え、これにより２つのセラミック層５に挟まれた内部電極層７とセラミック層５との間の接着強度を高めることが可能となり、セラミック層５と内部電極層７との層間におけるデラミネーションや電子部品本体１のクラックを抑制することができる。

そして、上記のような内部電極層７を電子部品本体１の全層に形成した場合には、例えば、長辺Ｌおよび短辺Ｓが１ｍｍ以上、特に、長辺Ｌおよび短辺Ｓが２ｍｍ以上の面積を有する内部電極層７により構成される大型の電子部品においてもデラミネーションやクラックなどの欠陥の発生を抑制できる。

この場合、内部電極層７の中央領域７Ａ内に存在するセラミック粒子７ｂの割合は４０〜１００％、特に、４０〜７０％であることが望ましい。また、内部電極層７の周辺領域７Ｂ内に存在するセラミック粒子７ｂの割合は５〜３０％、特に、１０〜２５％であることが望ましい。

内部電極層７の中央領域７Ａおよび周辺領域７Ｂにおけるセラミック粒子７ｂの割合は、以下の方法によって求める。

まず、電子部品を外部電極３の形成された端面側から図２（ｂ）に示す線Ｓ０の断面付近まで研磨し、断面に内部電極層７を露出させる。次に、内部電極層７の長さを測定するとともに、その長さを３等分したときの中央部分を中央領域７Ａとし、この中央領域７Ａの両サイドの領域を周辺領域７Ｂとする。

図３は、図２（ａ）のコンデンサを構成する内部電極層の一部を模式的に示す拡大断面図である。ここで、図３は内部電極層７の断面の中央領域７Ａを拡大して示したものである。

図３に示すように、中央領域７Ａについて、セラミック粒子７ｂを含む全長Ｌ１を測定する。また、個々のセラミック粒子７ｂの粒径に相当する長さＬｃ１を測定する。次いで、個々のセラミック粒子７ｂの粒径の長さＬｃ１の総和Ｌｃｔを求める。

次に、セラミック粒子７ｂを含む内部電極層７の全長Ｌ１に対するセラミック粒子７ｂの粒径の総和Ｌｃｔとの比を求めることによって、内部電極層７の中央領域７Ａにおけるセラミック粒子７ｂの割合を求める。このような測定は、露出させた内部電極層７のうち電子部品本体１から任意に２〜５層選択し、それぞれ測定したものから平均値を求める。なお、周辺領域７Ｂについても中央領域７Ａと同様に評価する。

セラミック粒子７ｂの割合を全層域にわたる評価を行うときには、測定する内部電極層
７として、電子部品本体１を積層方向に３等分したときの上側Ｕｐ、中段Ｍおよび下側Ｕｎからそれぞれ任意に２〜５層選択する。

内部電極層７の中央領域７Ａ内に存在するセラミック粒子７ｂの平均粒径（断面視したときの幅の平均値に相当）は、周辺領域７Ｂに存在するセラミック粒子７ｂの平均粒径よりも大きいことが望ましい。内部電極層７の中央領域７Ａ内に存在するセラミック粒子７ｂの平均粒径が周辺領域７Ｂに存在するセラミック粒子７ｂの平均粒径よりも大きいと、内部電極層７とセラミック層５との間の接着強度をさらに高めることができ、これによりデラミネーションやクラックの発生率を低減することができる。

この場合、内部電極層７の中央領域７Ａ内に存在するセラミック粒子７ｂの平均粒径は０．０７μｍ以上であり、周辺領域７Ｂに存在するセラミック粒子７ｂの平均粒径よりも０．０３μｍ以上大きいことが望ましい。

図４は、本発明の他の電子部品の一実施形態を示すものであり、電子部品本体の積層方向の中段の上側および下側に位置する内部電極層が周辺領域の端部付近で折れ曲がり、電子部品本体の積層方向の中段側に向いている態様を示すものである。

本実施形態の電子部品では、電子部品本体１の積層方向の上側Ｕｐおよび下側Ｕｎに位置する内部電極層７は、周辺領域７Ｂの端部付近７Ｃで折れ曲がり、周辺領域７Ｂの端部が電子部品本体１の積層方向の中段Ｍ側に向いていることが望ましい。

電子部品本体１を構成する内部電極層７が周辺領域７Ｂの端部付近７Ｃで折れ曲がり、周辺領域７Ｂの端部が電子部品本体１の積層方向の中段Ｍ側に向いている構成であると、電子部品に電圧が印加されて電子部品本体１が積層方向に膨張して変形した場合にも、内部電極層７の端部が元々積層方向の中段Ｍの方向に向けて湾曲しているために、内部電極層７に加わる応力が分散されやすくなる。このため電子部品はより高い電圧の印加に対してもクラックの発生を抑制することが可能となる。

周辺領域７Ｂの端部付近７Ｃで折れ曲がっている内部電極層７は、電子部品本体１のカバー層８に接した層のみであってもよいが、電子部品本体１の全体にわたる応力を低減できるという点で、積層方向の上側Ｕｐおよび下側Ｕｎに２層以上形成されている方が好ましい。

図５は、本発明の他の電子部品の一実施形態を示すものであり、セラミック粒子が周辺領域よりも中央領域に多く存在する前記内部電極層が、電子部品本体の積層方向の中段のみに設けられている態様を示す概略断面図である。

本実施形態の電子部品では、セラミック粒子７ｂが周辺領域７Ｂよりも中央領域７Ａに多く存在する内部電極層７が、電子部品本体１の積層方向の中段Ｍのみに設けられていることが望ましい。電子部品を構成する内部電極層７をこのような構成にすると、電子部品本体１の上側Ｕｐおよび下側Ｕｎに形成された内部電極層７は中央領域７Ａに含まれるセラミック粒子７ｂが少なくなる分だけ内部電極層７の被覆率を高くでき、これにより電子部品の電気特性を高めることができる。例えば、積層セラミックコンデンサの場合には静電容量を高めることができ、積層圧電素子の場合には変位量を大きくすることができる。

積層型の電子部品の場合、電子部品本体１を構成する最上層および最下層の内部電極層７の上側および下側にそれぞれ設けられているカバー層８は印加された電圧の影響を受けにくいことから、カバー層８が内部のセラミック層５および内部電極層７の変形を拘束するようにはたらいている。このためカバー層８の厚みが厚くなるほど、電子部品に電圧が
印加された際の電歪効果によるセラミック層５の変形が小さくなる。このような電子部品においては、セラミック粒子７ｂが内部電極層７の周辺領域７Ｂよりも中央領域７Ａに多く存在している内部電極層７を電子部品本体１内に部分的に形成しても良く、特に、電歪効果による歪みが最も大きくなる積層方向の中段Ｍの部分に設けるのが好ましい。電子部品本体１における積層方向の中段Ｍの部分としては、電子部品本体１を、例えば積層方向に３等分したときの中段Ｍの部分に配置することが望ましい。この場合、電子部品本体１を構成するカバー層８の厚みは、電子部品本体１の厚みの０．２％以上、特に、０．３％以上であることが好ましい。なお、このような電子部品においては、電子部品本体１の中段Ｍの上側Ｕｐおよび下側Ｕｎに形成する内部電極層７は、中央領域７Ａにおけるセラミック粒子７ｂの占める割合が周辺領域７Ｂと同等であることが好ましい。

次に、本実施形態の電子部品を製造する方法について説明する。

まず、セラミック層５となるグリーンシートを作製する。原料粉末としては、積層セラミックコンデンサ、積層圧電素子、積層バリスタおよび積層チップインダクタ等用途に応じて、チタン酸バリウム、チタンジルコン酸鉛、ニオブ酸ナトリウム、フェライト、アルミナおよびジルコニアなどを準備し、これに電気特性や焼結性を向上させるための添加剤を加えて調製したものを用いる。

次に、原料粉末に専用の有機ビヒクルを加えてセラミックスラリを調製し、次いで、ドクターブレード法やダイコータ法などのシート成形法を用いてグリーンシートを形成する。

次に、得られたグリーンシートの主面上に内部電極パターンを形成する。内部電極パターンとなる導体ペーストとしては、金属粉末に所定の割合でセラミック粉末を加えたものを用いる。

金属粉末としては、Ａｇ、Ｐｄ、Ｐｔ、Ｃｕ、Ｎｉ、Ａｌ、ＳｎおよびＰｂから選ばれる少なくとも１種を用いる。セラミック粉末としては、グリーンシートを形成するための原料粉末を用いるのがよい。

本実施形態の電子部品を構成する内部電極層７を形成する場合には、これらの金属粉末およびセラミック粉末から混合割合の異なる２種以上の導体ペーストを調製する。

図６（ａ）は、内部電極パターンの中央領域のパターンを形成するための第１のスクリーンの平面模式図であり、（ｂ）は内部電極パターンの周辺領域のパターンを形成するための第２のパターンの平面模式図である。

印刷用のスクリーンとして、内部電極層７の中央領域７Ａに相当する領域が開口された第１のスクリーン、および内部電極層７の中央領域７Ａに相当する領域のみにレジストが形成されて、内部電極層７の周辺領域７Ｂに相当する領域のみが開口された第２のスクリーンをそれぞれ用意する。

内部電極層７の中央領域７Ａに相当する領域の内部電極パターンを形成する第１のスクリーンを用いる印刷にはセラミック粉末の割合の多い導体ペーストを用いる。

一方、内部電極層７の周辺領域７Ｂに相当する領域の内部電極パターンを形成する第２のスクリーンを用いる印刷には内部電極層７の中央領域７Ａに適用した導体ペーストよりもセラミック粉末の少ないものを用いる。

具体的には、まず、グリーンシートの表面に、第１のスクリーンを用いて内部電極層７の中央領域７Ａに対応する領域に部分的なパターンを形成し、次に、第２のスクリーンを用いて、中央領域７Ａの周囲である周辺領域７Ｂに残りのパターンを形成する。これにより電子部品を平面視したときに、その内部電極層７中のセラミック粒子７ｂが、周辺領域７Ｂよりも中央領域７Ａに多く存在している内部電極層７を有する電子部品を得ることができる。

次に、内部電極パターンが形成されたグリーンシートを所望枚数重ねて、その上下に電極パターンを形成していないグリーンシートを複数枚、上層および下層が同じ枚数になるように重ねてシート積層体を形成する。この場合、シート積層体中における内部電極パターンは、積層方向に交互に対向する外部電極３に接触しないように所定の間隔を有するように形成されたものとなっている。

次に、シート積層体を格子状に切断して、内部電極パターンの端部が積層方向に交互に露出するように電子部品本体成形体を形成する。

次に、電子部品本体成形体を脱脂した後焼成する。焼成温度および雰囲気は用いた原料粉末および金属粉末の種類によって設定する。

次に、この電子部品本体１の内部電極層７が露出した端面に外部電極ペーストを塗布して焼付けを行い外部電極３を形成する。この場合、外部電極３の表面に実装性を高めるためにメッキ膜を形成しても構わない。

このようにして得られる本実施形態の電子部品は、平面視したときに、内部電極層７中のセラミック粒子７ｂが、周辺領域７Ｂよりも中央領域７Ａに多く存在したものとなっており、これにより内部電極層７とセラミック層５との間での剥離を抑制できる電子部品を得ることができる。

本発明の電子部品の構成を積層セラミックコンデンサに適用した例について説明する。なお、本発明の電子部品は、積層セラミックコンデンサに限らず、セラミック層と内部電極層とが積層された、積層圧電素子、積層バリスタおよび積層チップインダクタなどの積層型の電子部品に適用できることは言うまでもない。

まず、原料粉末として、チタン酸バリウム粉末、ＭｇＯ粉末、Ｙ_２Ｏ_３粉末、ＭｎＣＯ_３粉末およびガラス粉末を準備し、これにポリビニルブチラールを含む有機ビヒクルを加えてセラミックスラリを調製し、次いで、ダイコータ法を用いて平均厚みが６μｍのグリーンシートを作成した。

次に、得られたグリーンシートの主面上に内部電極パターンを形成した。内部電極パターンを形成するための第１のスクリーンおよび第２のスクリーンとして、これらを用いて形成される１個の内部電極パターンのサイズは、長辺Ｌの長さが３．１ｍｍ、短辺Ｓの長さが２．４ｍｍとなるものを用いた。内部電極層の中央領域に相当する部分は、長辺方向および短辺方向のそれぞれの長さが長辺Ｌの１／３および短辺Ｓの１／３の長さを有する長方形状となるようにした。

内部電極パターンとなる導体ペーストとしては、ニッケル粉末に対し、表１に示す割合でチタン酸バリウム粉末を加えたものを用いた。ニッケル粉末としては平均粒径が０．３μｍのものを用いた。また、チタン酸バリウム粉末としては、平均粒径が０．０５μｍのものと、平均粒径が０．１０μｍのものを用いた。内部電極パターンのうち中央領域のパ
ターンを形成するための導体ペーストには平均粒径が０．０５μｍと０．１０μｍのチタン酸バリウム粉末を用い、周辺領域用の導体ペーストには平均粒径が０．０５μｍのチタン酸バリウム粉末を用いた。

次に、グリーンシートの表面に第１のスクリーンを用いて内部電極層７の中央領域に対応する領域に部分的な長方形状の内部電極パターンを形成し、次に、第２のスクリーンを用いて、長方形状の内部電極パターンの周囲に周辺領域のパターンを形成して、長方形状の内部電極パターンの周囲に周辺領域のパターンを有する内部電極パターンを形成した。

次に、内部電極パターンが形成されたグリーンシートを４００層重ねて、その上下に電極パターンを形成していないグリーンシートをそれぞれ２０枚重ね、プレス機を用いて温度６０℃、圧力１０^７Ｐａ、時間１０分の条件で密着させてシート積層体とを作製した。プレス機としては、一軸加圧方式およびラバープレス方式を用いた。また、この後、シート積層体を、所定の寸法に切断してコンデンサ本体成形体を形成した。

次に、コンデンサ本体成形体を大気中で脱バインダ処理した後、水素−窒素中、１１５０℃で２時間焼成してコンデンサ本体を作製した。また、試料は、続いて、窒素雰囲気中１０００℃で４時間再酸化処理をした。このコンデンサ本体の大きさは３．１５×２．４５×２．４５ｍｍ^３、誘電体層の平均厚みは４．５μｍ、内部電極層の１層の有効面積は５．８ｍｍ^２であった。なお、有効面積とは、コンデンサ本体の異なる端面にそれぞれ露出するように積層方向に交互に形成された内部電極層同士の重なる部分の面積のことである。このときの静電容量の設計値は１．４μＦとした。

次に、焼成したコンデンサ本体をバレル研磨した後、コンデンサ本体の両端部にＣｕ粉末とガラスを含んだ外部電極ペーストを塗布し、８５０℃で焼き付けを行い外部電極を形成した。その後、電解バレル機を用いて、この外部電極の表面に、順にＮｉメッキ及びＳｎメッキを行い、積層セラミックコンデンサを作製した。

次に、作製した積層セラミックコンデンサについて、焼成後、電圧印加後（３００Ｖの直流電圧を０．１秒印加）および耐熱衝撃試験後（室温からの温度差が３４０℃）におけるデラミネーションまたはクラックの発生率を評価した。なお、デラミネーション、クラックの観察は試験後の試料を実体顕微鏡を用いて観察して、その有無を評価した。静電容量は、静電容量は温度２５℃、周波数１．０ｋＨｚ、測定電圧１Ｖｒｍｓで測定し、設計値からの割合を求めた。

内部電極層の中央領域および周辺領域におけるセラミック粒子の割合は、以下の方法によって求めた。まず、電子部品を図２（ｂ）に示すように、外部電極の形成された端面側から線Ｓ０付近の断面まで研磨し、断面に内部電極層を露出させた。次に、電子部品本体の積層方向の中段に形成されている内部電極層を３層選び、線Ｓ０の長さを測定して線分の長さから３層の内部電極層について中央領域および周辺領域を求めた。このとき中心線Ｓ０を３等分したときの中央部分を中央領域とし、この中央領域の両サイドの領域を周辺領域とした。

次に、１層の内部電極層における中央領域および周辺領域のそれぞれについて、セラミック粒子を含む全長Ｌ１を測定した。また、中央領域および周辺領域のそれぞれについて、個々のセラミック粒子の粒径に相当する長さＬｃ１を測定し、個々のセラミック粒子７ｂの径の長さＬｃ１の総和Ｌｃｔを求めた。次に、セラミック粒子７ｂを含む内部電極層７の全長Ｌ１に対するセラミック粒子の粒径の総和Ｌｃｔとの比を求めることによって、内部電極層の中央領域および周辺領域のそれぞれにおけるセラミック粒子の存在割合を求めた。

このような測定を、露出させた内部電極層のうち電子部品本体の積層方向の中段Ｍの部分から任意に選択した３層について行い、それぞれ測定した値の平均値を求め、この平均値を内部電極層の中央領域および周辺領域のそれぞれにおけるセラミック粒子の存在割合とした。なお、表１の試料Ｎｏ．１、２、７、１０および１３は参考試料である。

表１の結果から明らかなように、試料Ｎｏ．２〜１６は、平面視したとき、内部電極層中のセラミック粒子が周辺領域よりも中央領域に２０％以上多く存在するものであったが、これらの試料では、焼成後、電圧印加後および耐熱衝撃試験後におけるデラミネーショ
ンまたはクラックの発生率が１００個中それぞれ２個以下、４個以下および８個以下であった。

中央領域に存在するセラミック粒子の平均粒径を周辺領域に存在するセラミック粒子の平均粒径よりも大きくした試料Ｎｏ．７〜９では、焼成後、電圧印加後および耐熱衝撃試験後におけるデラミネーションまたはクラックの発生率がそれぞれ１００個中、１個以下、２個以下および３個以下であった。

電子部品本体の積層方向の上側および下側に位置する内部電極層が、中央領域と周辺領域との境界付近で折れ曲がり、周辺領域が、電子部品本体の積層方向の中段側に向いている構成を有する試料Ｎｏ．１０〜１２では、焼成後、電圧印加後および耐熱衝撃試験後におけるデラミネーションまたはクラックの発生率がそれぞれ１００個中、１個以下、１個以下および６個以下であった。この場合、特に、電圧印加後のクラックの発生率が低減された。

内部電極層の中央領域におけるセラミック粒子の占める割合が周辺領域よりも高い内部電極層を電子部品本体の積層方向の中段のみに設けた試料Ｎｏ．１３〜１６では、焼成後、電圧印加後および耐熱衝撃試験後におけるデラミネーションまたはクラックの発生率がそれぞれ１００個中、２個以下、４個以下および８個以下であり、静電容量が設計値の９０％以上であった。

これに対し、平面視したとき、内部電極層の中央領域におけるセラミック粒子の占める割合を周辺領域と同程度とした試料Ｎｏ．１は、焼成後、電圧印加後および耐熱衝撃試験後におけるデラミネーションまたはクラックの発生率がそれぞれ１００個中、１１個、１７個、および２８個であった。

１電子部品本体
３外部電極
５セラミック層
７内部電極層
７Ａ中央領域
７Ｂ周辺領域
７ａ金属
７ｂセラミック粒子
８カバー層

Claims

セラミック層と、金属とセラミック粒子とを含む内部電極層とが交互に複数積層されてなる電子部品本体を具備する電子部品であって、前記内部電極層を平面視したときに、前記内部電極層の中央領域内および周辺領域内に前記セラミック粒子が存在し、前記内部電極層の中央領域内に存在するセラミック粒子の割合から前記内部電極層の周辺領域内に存在するセラミック粒子の割合を引いた差が３６．１〜６４．９％であることを特徴とする電子部品。
前記内部電極層の前記中央領域に存在するセラミック粒子の平均粒径が前記内部電極層の前記周辺領域に存在するセラミック粒子の平均粒径よりも大きいことを特徴とする請求項１に記載の電子部品。
前記電子部品本体の積層方向の上側および下側に位置する前記内部電極層は、前記周辺領域の端部付近で折れ曲がり、前記周辺領域の端部が、前記電子部品本体の積層方向の中段側に向いていることを特徴とする請求項１または２に記載の電子部品。
前記セラミック粒子が周辺領域よりも中央領域に多く存在する前記内部電極層が、前記電子部品本体の積層方向の中段のみに設けられていることを特徴とする請求項１乃至３のうちいずれかに記載の電子部品。