JP5931039B2 - 基板に形成された熱処理構造用の方法および装置 - Google Patents

基板に形成された熱処理構造用の方法および装置 Download PDF

Info

Publication number
JP5931039B2
JP5931039B2 JP2013231220A JP2013231220A JP5931039B2 JP 5931039 B2 JP5931039 B2 JP 5931039B2 JP 2013231220 A JP2013231220 A JP 2013231220A JP 2013231220 A JP2013231220 A JP 2013231220A JP 5931039 B2 JP5931039 B2 JP 5931039B2
Authority
JP
Japan
Prior art keywords
substrate
region
regions
energy
coating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2013231220A
Other languages
English (en)
Other versions
JP2014060423A (ja
Inventor
アブヒラッシュ マユール，
アブヒラッシュ マユール，
マーク ヤム，
マーク ヤム，
アジット バラックリシュナ，
アジット バラックリシュナ，
ポール キャリー，
ポール キャリー，
ディーン ジェニングス，
ディーン ジェニングス，
スティーブン モファット，
スティーブン モファット，
ウィリアム シャファー，
ウィリアム シャファー，
アレキサンダー， エヌ． ラーナー，
アレキサンダー， エヌ． ラーナー，
ティモシー， エヌ． トーマス，
ティモシー， エヌ． トーマス，
アーロン， ミュアー ハンター，
アーロン， ミュアー ハンター，
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Applied Materials Inc
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Publication of JP2014060423A publication Critical patent/JP2014060423A/ja
Application granted granted Critical
Publication of JP5931039B2 publication Critical patent/JP5931039B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H01L29/0653—Dielectric regions, e.g. SiO2 regions, air gaps adjoining the input or output region of a field-effect device, e.g. the source or drain region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66659—Lateral single gate silicon transistors with asymmetry in the channel direction, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67115—Apparatus for thermal treatment mainly by radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823418—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Manufacturing & Machinery (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Optics & Photonics (AREA)
  • Electromagnetism (AREA)
  • Recrystallisation Techniques (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Description

[0001]本発明の実施形態は概して半導体デバイスの製造方法に関する。より具体的には、本発明は基板の熱処理方法を目的としている。
[0002]集積回路（ＩＣ）市場は、メモリ容量の増加、スイッチング速度の高速化および特徴部サイズの小型化を絶えず要求している。これらの要求に対処するために産業界がとった主要ステップの１つは、大型炉でのシリコンウェーハのバッチ処理から小型チャンバでの単一ウェーハの処理に変更したことである。
[0003]このような単一ウェーハ処理中に、ウェーハは通常高温に加熱されるため、種々の化学的および物理的反応がウェーハに画成されている複数のＩＣデバイスで生じることがある。興味深いのは、ＩＣデバイスの好ましい電気性能は注入領域のアニーリングを必要としている点である。アニーリングは、既にアモルファスになっているウェーハの領域からより結晶性の構造を再作成し、また基板つまりウェーハの結晶格子に原子を組み込むことによってドーパントを活性化させる。アニーリングなどの熱プロセスは、比較的多量の熱エネルギーを短期間にウェーハに提供し、その後このウェーハを急速に冷却して熱プロセスを終了させることを必要としている。現在使用されている熱プロセスの例は、急速加熱処理（ＲＴＰ）およびインパルス（スパイク）アニーリングを含んでいる。このようなプロセスは広く使用されているが、現在の技術は理想的ではない。ウェーハの温度をかなりゆっくりと傾斜させて、ウェーハをかなり長い間高温に曝す傾向がある。これらの問題は、ウェーハサイズの増加、スイッチング速度の高速化および／または特徴部サイズの縮小に関してより厳しいものとなる。
[0004]一般的に、これらの熱プロセスは所定の熱レシピに従ってコントロールされた条件で基板を加熱する。これらの熱レシピは基本的に、半導体基板が温度変化レート、つまり温度の上昇および低下レートで加熱されるべき温度と、熱処理システムが具体的な温度にとどまる時間とからなる。例えば、熱レシピは、最大６０秒以上に及ぶ各特定の温度で複数回処理するために、基板を室温から１２００℃以上の特定の温度に加熱する必要がある場合もある。
[0005]さらに、半導体基板の異なる領域間の材料の最小内部拡散などの一定の目的を満たすためには、各半導体基板が高温にさらされる時間は制限されなければならない。これを達成するためには、上昇および低下両方の温度傾斜レートは好ましくは高い。言い換えると、可能な限り短期間で基板の温度を低温から高温へ、またはこの逆に調整できることが望ましい。
[0006]高い温度傾斜レートの要件は急速加熱処理（ＲＴＰ）の開発につながり、この場合通常の温度上昇レートは、従来の炉の５〜１５℃／分と比較して２００〜４００℃／秒に及ぶ。通常の低下レートは８０〜１５０℃／秒の範囲である。ＲＴＰの欠点は、ＩＣデバイスがシリコンウェーハの上部数ミクロンにのみ常駐していてもウェーハ全体を加熱してしまうことである。これは、ウェーハを加熱および冷却できる速度を制限することになる。さらに、ウェーハ全体が高温になると、熱は周囲の空間や構造に消散する恐れがある。結果として、今日の最新ＲＴＰシステムは、４００℃／秒の上昇レートおよび１５０℃／秒低下レートを達成するのに難航している。
[0007]従来のＲＴＰタイププロセスで生じた問題の一部を解決するために、種々の走査レーザーアニーリング技術が、基板の表面をアニーリングするために使用されてきた。一般的に、これらの技術は一定のエネルギーフラックスを基板の表面上の小領域に送出するのに対して、基板は、小領域に送出されたエネルギーに対して変換つまり走査される。厳格な均一性要件と、基板表面全体の走査領域の重複を最小化することの複雑さゆえに、これらのタイプのプロセスは基板の表面に形成された熱処理接触レベルデバイスに効果的ではない。
[0008]上記に鑑みて、高い上昇および低下レートで半導体基板をアニーリングする方法が必要である。これは、性能上昇につながるより小型のデバイスの製作に対してより大きなコントロールを提供する。
[0009]本発明は概して、１つ以上の領域内に第２の材料を配置することによって第１の材料から形成された基板の該１つ以上の領域を修正するステップであって、該第２の材料で基板の１つ以上の領域を修正するステップが該１つ以上の領域に含有されている該第１の材料の融点を低下させるように適合されているステップと、該基板の該１つ以上の領域内に第３の材料を配置するステップと、該１つ以上の領域と熱連通している基板の表面に多量の電磁エネルギーを送出するステップであって、該多量の電磁エネルギーが該１つ以上の領域内の該第１の材料を溶解させるように適合されているステップと、を備える基板を熱処理する方法を提供する。
[0010]本発明の実施形態はさらに、修正されている１つ以上の第１の領域を有する基板を提供することによって、該第１の領域の各々に含有されている該材料の該融点が該基板の第２の領域に含有されている該材料より低い温度で溶解するステップであって、該第２の領域および該第１の領域の各々が概して該基板の表面に隣接しているステップと、該基板の該表面にコーティングを堆積するステップであって、該コーティングが該基板の該表面とは異なる吸収および反射係数を有するステップと、該第１の領域の各々または該第２の領域に概して隣接している該基板の該表面から該コーティングの一部を除去するステップと、該１つ以上の第１の領域および該第２の領域を含有する該基板の該表面上のエリアに多量の電磁エネルギーを送出するステップであって、該多量の電磁エネルギーが該１つ以上の第１の領域内の該材料を優先的に溶解するステップと、を備える基板を熱処理する方法を提供する。
[0011]本発明の実施形態はさらに、基板材料から形成された基板を提供するステップと、該基板の表面に第１の材料から形成される埋め込み領域を形成するステップであって、該第１の材料が第１の熱伝導率を有するステップと、該埋め込み領域に第２の材料から形成される第２の層を堆積するステップであって、該第２の材料が第２の熱伝導率を有するステップと、該基板の該表面に半導体デバイスを形成するステップであって、該形成された半導体デバイスの一部が該第２の層の一部を含有するステップと、該第２の層と熱連通している基板の表面に多量の電磁エネルギーを送出するステップであって、該多量の電磁エネルギーが、該埋め込み領域と熱連通している該第２の材料の一部を融点に届かせるように適合されているステップと、を備える半導体基板を熱処理する方法を提供する。
[0012]本発明の実施形態はさらに、基板サポート上に基板を位置決めするステップであって、該基板が、第１の領域および第２の領域を含有する該基板の表面に形成された複数の特徴部を有するステップと、該第１および第２の領域にコーティングを堆積するステップであって、該コーティングが形成される該材料が所望の熱容量を有するステップと、該第１の領域上の該コーティングの厚さが所望の厚さを有するように該コーティングの一部を除去するステップであって、該コーティングの一部を除去した後の該基板表面全体の平均熱容量は概して均一であるステップと、該第１の領域および該第２の領域を含有するエリアに多量の電磁エネルギーを送出するステップであって、該多量の電磁エネルギーは該第１の領域内の該材料を溶解させるステップと、を備える基板を熱処理する方法を提供する。
[0013]本発明の実施形態はさらに、第１の特徴部および第２の特徴部を該基板の表面に形成している基板を位置決めするステップであって、該第２の特徴部が第１の領域および第２の領域を含有するステップと、該基板を基板サポートに位置決めするステップと、該第１および第２の特徴部にコーティングを堆積するステップと、該コーティングが該第２の領域に配置され、かつ該第１の特徴部の表面が曝されるように該コーティングの一部を除去するステップと、該第１の特徴部および該第２の特徴部を含有するエリアに多量の電磁エネルギーを送出するステップであって、該多量の電磁エネルギーが該第２の特徴部の該第１の領域内の該材料を溶解させるステップと、を備える基板を熱処理する方法を提供する。
[0014]本発明の実施形態はさらに、第１の量の電磁エネルギーを１つ以上の所望の波長で該基板の後部表面に送出して、該基板の前部表面に概して隣接している１つ以上の領域の材料を溶解させるステップであって、該後部表面および該前部表面は該基板の両側にあり、かつ該基板の該前部表面はこの上に形成されている１つ以上の半導体デバイスを含有するステップを備える基板を熱処理する方法を提供する。
[0015]本発明の実施形態はさらに、第１の量の電磁エネルギーを基板の表面上の第１の領域に送出するステップであって、該第１の量の電磁エネルギーが該第１の領域内の該基板材料を溶解させ、かつ該結晶基板材料をアモルファスにするステップと、該アモルファスの第１の領域内に第２の材料を注入するステップと、第２の量の電磁エネルギーを該第１の領域に送出するステップであって、該第２の量の電磁エネルギーが該第１の領域内の該材料を溶解させるステップと、を備える基板を熱処理する方法を提供する。
[0016]本発明の実施形態はさらに、半導体基板を熱処理する装置であって、基板サポート表面を有する基板サポートと、該基板サポートに配置されている基板を加熱するように適合されている加熱要素と、該基板サポート表面に配置されている該基板の表面上の領域に多量の放射を送出するように適合されている強力光源と、を備える装置を提供する。
[0017]本発明の実施形態はさらに、半導体基板を熱処理する装置であって、基板サポート表面に配置されている該基板の表面上の領域に第１の量のエネルギーを送出するように適合されている第１の強力光源と、該基板サポート表面に配置されている該基板の該表面上の該領域に第２の量の電磁エネルギーを送出するように適合されている第２の強力光源と、該基板の該表面上の該領域に送出された該第１の量のエネルギーを監視し、かつ該第１の量および第２の量のエネルギー送出間の時間と、該第２の量のエネルギーの大きさとをコントロールして該領域の所望の温度を達成するように適合されているコントローラーと、を備える装置を提供する。
[0018]本発明の実施形態はさらに、半導体基板を熱処理する装置であって、基板サポート表面および該基板サポートに形成されたアパーチャーを有する基板サポートと、該基板サポートに形成されている該アパーチャー、および該基板の前部表面に対向する該基板の後部表面を介して該基板の第１のエリアに多量の放射を送出すように適合されている第１の光源とを備えており、該基板の該前部表面がこの上に形成されている１つ以上の半導体デバイスを含有しており、また該多量の放射が該第１のエリアに含有されている領域を溶解するように適合されている装置を提供する。
[0019]本発明の実施形態はさらに、基板を熱処理する方法であって、基板を基板サポートに位置決めするステップと、基板の第１の領域と熱連通している該基板の表面上の第１のエリアに複数の電磁エネルギーパルスを送出するステップとを備えており、複数の電磁エネルギーパルスを送出するステップが、該基板の該表面に第１のパルスの電磁エネルギーを送出する工程と、該基板の該表面に第２のパルスの電磁エネルギーを送出する工程と、該第１の領域に含有されている材料が溶解するように該第１のパルスの開始と該第２のパルスの開始の間の時間を調整する工程と、を備える方法を提供する。
[0020]本発明の実施形態はさらに、基板を熱処理する方法であって、基板サポート上に基板を位置決めするステップと、基板の第１の領域および第２の領域と熱連通している該基板の表面に電磁エネルギーを送出するステップとを備えており、電磁エネルギーを送出するステップが、第１の量の電磁エネルギーを第１の波長で送出して、該第２の領域ではなく該第１の領域に含有されている材料を優先的に溶解する工程と、第２の量の電磁エネルギーを第２の波長で送出して、該第２の領域ではなく該第１の領域に含有されている該材料を優先的に溶解する工程と、を備えており、第２の量の電磁エネルギーを送出する該工程と、第１の量の電磁エネルギーを送出する該工程が時間的に重複する方法を提供する。
[0021]本発明の実施形態はさらに、基板サポートに基板を位置決めするステップと、基板の第１の領域および第２の領域と熱連通している該基板の表面に電磁エネルギーを送出するステップを備えており、電磁エネルギーを送出するステップが、該第１の領域に含有されている該材料を優先的に溶解するために時間の関数として１パルスの電磁エネルギーの形状を調整する工程を備える方法を提供する。
[0022]本発明の上記引用された特徴が詳細に理解されるように、上記簡潔に要約されている本発明に関するより具体的な説明は実施形態を参照してなされてもよく、これらの一部は添付の図面に図示されている。しかしながら、添付の図面は本発明の通常の実施形態のみを図示しており、また、本発明は他の等しく効果的な実施形態を許容可能であるため、この範囲を制限するものとみなされるべきではない点に注目する。
本明細書の実施形態に説明されている基板の画成領域に多量のエネルギーを投与するように適合されているエネルギー源の等尺図を図示している。 本明細書の実施形態に説明されている基板の表面上の領域の概略側面図を図示している。 本明細書の実施形態に説明されている基板の表面上の領域の概略側面図を図示している。 本明細書の実施形態に説明されている基板の表面上の領域の概略側面図を図示している。 本明細書の実施形態に説明されている基板の表面上の領域の概略側面図を図示している。 本明細書の実施形態に説明されている基板の表面上の領域の概略側面図を図示している。 本明細書の実施形態に説明されている基板の表面上の領域の概略側面図を図示している。 本明細書の実施形態内の、図２Ａに図示されている基板の領域への濃度対深度のグラフを図示している。 本明細書の実施形態内の、図２Ｂに図示されている基板の領域への濃度対深度のグラフを図示している。 本明細書の実施形態内の、図２Ｃに図示されている基板の領域への濃度対深度のグラフを図示している。 本明細書の実施形態に説明されている電磁エネルギーパルスの概略図である。 本明細書の実施形態に説明されている電磁エネルギーパルスの概略図である。 本明細書の実施形態に説明されている電磁エネルギーパルスの概略図である。 本明細書の実施形態に説明されている電磁エネルギーパルスの概略図である。 本明細書の実施形態に説明されている電磁エネルギーパルスの概略図である。 本明細書の実施形態に説明されている電磁エネルギーパルスの概略図である。 本明細書の実施形態に説明されている電磁エネルギーパルスの概略図である。 本明細書の実施形態に説明されている基板の表面上の領域の概略側面図を図示している。 本明細書の実施形態に説明されている基板の表面上の領域の概略側面図を図示している。 本明細書の実施形態に説明されている基板の表面上の領域の概略側面図を図示している。 本明細書に含有されている実施形態に説明されている基板の表面上に１つ以上の所望の層を形成する方法を図示している。 本明細書に説明されている実施形態内の、図６Ａに図示されている方法（ステップ１９０）と関連して説明されている基板の領域の概略側面図を図示している。 本明細書に説明されている実施形態内の、図６Ａに図示されている方法（ステップ１９２）と関連して説明されている基板の領域の概略側面図を図示している。 本明細書に説明されている実施形態内の、図６Ａに図示されている方法（ステップ１９４）と関連して説明されている基板の領域の概略側面図を図示している。 本明細書に含有されている実施形態に説明されている基板の表面上に１つ以上の所望の層を形成する方法を図示している。 本明細書に説明されている実施形態内の、図６Ｅに図示されている方法（ステップ１９６）と関連して説明されている基板の領域の概略側面図を図示している。 本明細書に説明されている実施形態内の、図６Ｅに図示されている方法（ステップ１９８）と関連して説明されている基板の領域の概略側面図を図示している。 本明細書の実施形態に説明されている基板の表面上の領域の概略側面図を図示している。 本明細書の実施形態に説明されている基板の表面上の領域の概略側面図を図示している。 本明細書の実施形態に説明されている基板の画成領域に多量のエネルギーを投与するように適合されているエネルギー源を有するシステムの概略側面図を図示している。
１０…基板、１２…アニーリング領域、１３…ダイ、１５…熱交換デバイス、１５Ａ…抵抗加熱要素、１５Ｂ…流体チャネル、１５Ｃ…温度コントローラー、１５Ｄ…低温冷却器、１７…電気アクチュエーター、２０…エネルギー源、２１…コントローラー、１００…基板、１０２…表面、１１２…シリコン領域、１１３…溶解領域、１２０…均質層、１２５…層、１４０…アモルファス領域、１５０…電磁エネルギー、２００…電子デバイス、２０１…ドープ領域、２０２…領域、２０３…経路、２０５…表面、２１０…修正エリア、２１１…未修正エリア、２１５…ゲート、２１６…ゲート酸化膜層、２２１…基板バルク材料、２２４…埋め込み領域、２２５、２２６…コーティング、４０１…パルス、７２０…表面、７２６…層、９１０…基板サポート、９１１…基板サポート領域、９１２…開口
[0037]本発明は概して、基板上に半導体デバイスを製造するプロセスで使用されている注入アニーリングステップの性能を改良する。概して、本発明のこの方法は、十分なエネルギーを選択領域に送出してこれらを再溶解および固化させることによって基板の選択領域を優先的にアニーリングするために使用されてもよい。
[0038]一般的に、本明細書で使用されている用語「基板」は、固有の導電能力を有する任意の材料、または導電能力を提供するように修正可能な材料から形成可能である。通常の基板材料は、シリコン（Ｓｉ）およびゲルマニウム（Ｇｅ）などの半導体、ならびに半導体特性を呈示する他の化合物を含むが、これらに制限されない。このような半導体化合物は概して、III−VおよびII−VI群化合物を含んでいる。代表的なIII−V群半導体化合物は、ガリウムヒ素（ＧａＡｓ）、ガリウムリン（ＧａＰ）および窒化ガリウム（ＧａＮ）を含んでいるが、これらに制限されない。概して、用語半導体基板は、バルク半導体基板、ならびにこの上に堆積層を配置している基板を含んでいる。このために、本発明の方法によって処理された一部の半導体基板の堆積層は、ホモエピタキシャル（例えば、シリコンオンシリコン）またはヘテロエピタキシャル（例えば、ＧａＡｓオンシリコン）成長のいずれかで形成される。例えば、本発明の方法は、ヘテロエピタキシャル方法で形成されたガリウムヒ素基板および窒化ガリウム基板と併用されてもよい。同様に、本発明の方法はまた、絶縁基板（例えば、シリコンオンインシュレーター［ＳＯＩ］基板）上に形成されている比較的薄い結晶シリコン層上に、薄膜トランジスタ（ＴＦＴ）などの集積デバイスを形成するために適用可能である。
[0039]本発明の一実施形態では、多量のエネルギーが基板の表面に送出されて、基板のある所望の領域を優先的に溶解して、事前の処理ステップから作成された不要なダメージ（例えば、注入プロセスによる結晶ダメージ）を除去して、基板の種々の領域にドーパントをより均等に分布させて、および／または基板の種々の領域を活性化させる。優先的な溶解プロセスは、基板の溶解領域のドーパント原子の拡散レートおよび溶解度の増加によって、溶解領域におけるドーパントのより均一な分布を可能にする。従って溶解領域の作成は、１）ドーパント原子をより均一に再分布させること、２）事前処理ステップで作成された欠陥が除去されること、および３）極めて急激なドーパント濃度を有する領域が形成されることを可能にする。極めて急激なドーパント濃度を有する領域のドーパント濃度の勾配は、濃度がデバイスの領域間で急速に変化すると、極めて大きい（例えば、＜２ｎｍ／ｄｅｃａｄｅの濃度）。
[0040]本明細書に説明されている技術の使用によって、従来のデバイスより高いドーパント濃度を含有する接合が形成可能になるが、これは、ドーピングレベルの増加による基板材料の欠陥濃度の増加などの、形成された接合の一般的な負の属性が、本明細書に説明されている処理技術の使用によって許容レベルにまで容易に低下可能であるからである。より高いドーパントレベルおよびドーパント濃度の急激な変化は従って、基板の種々の領域の伝導率を増加させることができるため、基板の種々の領域へのドーパントの拡散を最小化しつつ、デバイス歩留まりに悪影響を与えることなくデバイス速度を改良することができる。得られたより高いドーパント濃度は形成されたデバイスの伝導率を増加させ、またこの性能を改良する。通常、ＲＴＰプロセスを使用して形成されたデバイスは約１×１０１５原子／ｃｍ２より大きなドーパント濃度を使用しないが、これは、より高いドーパント濃度は、通常のＲＴＰプロセス時に基板のバルク材料に簡単に拡散することができず、またドーパント原子のクラスターおよび他のタイプの欠陥をもたらすことになるからである。本明細書に説明されているアニーリングプロセスの実施形態のうちの１つ以上を使用して、より多くのドーパント（最大５〜１０倍のドーパント、つまり１×１０１６原子／ｃｍ２）は所望の基板表面にうまく組み込まれることが可能であり、これは、基板の領域が優先的に溶解されるために、液化領域が固化する前にドーパントが液体全体にわたってより均等に分布されることになるからである。
[0041]図１は、本発明の一実施形態の等尺図を図示しており、ここでエネルギー源２０は、多量のエネルギーを基板１０の画成領域つまりアニーリング領域１２に投与して、アニーリング領域１２内のある所望の領域を優先的に溶解するように適合されている。一例では、図１に示されているように、アニーリング領域１２などの、基板の１つ以上の画成領域のみが、所与の時間にエネルギー源２０からの放射に曝される。本発明の一態様では、基板１０の複数のエリアがエネルギー源２０から送出された所望量のエネルギーに順次曝されて、基板の所望の領域の優先的溶解をもたらす。一般的に、基板の表面上のエリアは、電磁放射源（例えば、従来のＸ／Ｙステージ、精密ステージ）の出力に対して基板を変換し、および／または基板に対する放射源の出力を変換することによって順次曝されてもよい。通常、１つ以上の従来の電気アクチュエーター１７（例えば、線形モーター、リードスクリューおよびサーボモーター）は、個別精密ステージ（図示せず）の一部であってもよく、基板１０の移動および位置をコントロールするために使用される。基板１０をサポートし、かつ位置決めするために使用可能な従来の精密ステージおよび熱交換デバイス１５は、Ｐａｒｋｅｒ Ｈａｎｎｉｆｉｎ Ｃｏｒｐｏｒａｔｉｏｎ ｏｆ Ｒｏｈｎｅｒｔ Ｐａｒｋ，Ｃａｌｉｆｏｒｎｉａから購入可能である。
[0042]一態様では、アニーリング領域１２は、ダイ１３（例えば、４０個の「ダイ」が図１に示されている）や、基板の表面に形成されている半導体デバイス（例えば、メモリチップ）のサイズに一致するようにサイズ設定される。一態様では、アニーリング領域１２の境界は、各ダイ１３の境界を画成する「カーフ（ｋｕｒｆ）」や「スクライブ」ライン１０Ａ内に適合するように整列およびサイズ設定される。一実施形態では、アニーリングプロセスを実行する前に、基板は、通常は基板の表面に見られる整列マークおよび他の従来技術を使用してエネルギー源２０の出力に整列されるため、アニーリング領域１２はダイ１３に適切に整列可能である。スクライブまたはカーフラインなどの、ダイ１３間に自然に生じた未使用空間／境界でのみ重複するようにアニーリング領域１２を順次配置することは、デバイスが基板上に形成されているエリアでエネルギーを重複させる必要を削減することによって、重複するアニーリング領域間のプロセス結果の変動を削減する。この技術は、基板の表面全体にレーザーエネルギーを通過させる（ｓｗｅｅｐ）従来のプロセスに対して利点があるが、これは、隣接して走査された領域間の重複を厳密にコントロールして基板の所望の領域全体の均一なアニーリングを保証する必要性は、ダイ１３間の未使用空間に重複を閉じ込めることによる問題ではないからである。ダイ１３間の未使用空間／境界に重複を閉じ込めることはまた、プロセス均一性結果と、基板の全エリアを横切る隣接する重複領域を利用する従来の走査アニーリングタイプ方法とを改良する。従って、基板の臨界領域を処理するためにエネルギー源２０から送出されたエネルギーへの様々な量の暴露によるプロセス変動量が最小化されるが、これは順次配置されたアニーリング領域１２間の送出エネルギーの重複が最小化可能であるからである。一実施例では、順次配置されたアニーリング領域１２の各々は、サイズ約２２ｍｍ×約３３ｍｍの矩形領域である（例えば、７２６平方ミリメートル（ｍｍ２）の面積）。一態様では、基板の表面に形成されている、順次配置されたアニーリング領域１２の各々の面積は約４ｍｍ２（例えば、２ｍｍ×２ｍｍ）〜約１０００ｍｍ２（例えば、２５ｍｍ×４０ｍｍ）である。
[0043]エネルギー源２０は概して、電磁エネルギーを送出して、基板表面のある所望の領域を優先的に溶解するように適合されている。通常の電磁エネルギー源は、光学放射源（例えば、レーザー）、電子ビーム源、イオンビーム源および／またはマイクロ波エネルギー源を含むが、これらに制限されない。一態様では、基板１０は、所望の期間に１つ以上の適切な波長で放射するレーザーからの１パルスのエネルギーに曝される。一態様では、エネルギー源２０からのエネルギーパルスは、アニーリング領域１２全体に送出されたエネルギー量および／またはパルス期間に送出されたエネルギー量が、ある所望のエリアの優先的溶解を高めるために最適化されるように調整される。一態様では、レーザーの波長は、放射の相当部分が基板１０に配置されているシリコン層に吸収されるように調節される。シリコン含有基板で実行されるレーザーアニーリングプロセスについて、放射の波長は通常約８００ｎｍ未満であり、また遠紫外線（ＵＶ）、赤外線（ＩＲ）または他の所望の波長で送出可能である。一実施形態では、エネルギー源２０は、約５００ｎｍ〜約１１マイクロメーターの波長で放射を送出するように適合されている、レーザーなどの強力光源である。いずれの場合も、アニーリングプロセスは概して、例えば約１秒未満程度の比較的短期間に基板の所与の領域に生じる。
[0044]一態様では、基板の表面に送出されるエネルギー量は、溶解深度が、非晶質化注入ステップによって画成されるアモルファス深度を超えて延びないように構成される。より深い溶解深度によって、ドープアモルファス層から無ドープ溶解層へのドーパントの拡散が容易になる。このような望ましくない拡散は、半導体基板上の回路の電気特徴を大幅かつ有害的に変えることがある。一部のアニーリングプロセスでは、エネルギーは、明確に画成された深度、例えば０．５マイクロメーター未満に基板の表面を溶解するために、極めて短い期間に基板の表面に送出される。正確な深度は、製造中の電子デバイスのサイズによって判断される。
アニーリングプロセス中の基板の温度コントロール
[0045]一実施形態では、図１に図示されている基板１０の表面を熱交換デバイス１５の基板サポート表面１６と熱接触して配置することによって熱処理中の基板の温度をコントロールすることが望ましい。熱交換デバイス１５は概してアニーリングプロセスの前またはこの最中に基板を加熱および／または冷却するように適合されている。この構成では、Ａｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ Ｉｎｃ．，Ｓａｎｔａ Ｃｌａｒａ，Ｃａｌｉｆｏｒｎｉａから入手可能な従来の基板ヒーターなどの熱交換デバイス１５は、基板のアニーリング済み領域の処理後特性を改良するために使用されてもよい。一般的に、基板１０は、熱交換デバイス１５を含有する処理チャンバ（図示せず）の包囲処理環境（図示せず）内に配置される。処理中に基板が常駐する処理環境は空にされてもよく、あるいは、酸素などの、処理中の望ましくないガスの低い分圧の不活性ガスを含有してもよい。
[0046]一実施形態では、基板はアニーリングプロセスを実行する前に事前加熱されてもよいため、溶解温度に達するのに必要なエネルギーは最小化され、これは基板の急速な加熱および冷却によって引き起こされる応力を削減することができ、また場合によっては、基板の再固化エリアにおける欠陥密度を削減することができる。一態様では、熱交換デバイス１５は、基板サポート表面１６に配置されている基板を加熱するように適合されている抵抗加熱要素１５Ａおよび温度コントローラー１５Ｃを含有している。温度コントローラー１５Ｃは（後述の）コントローラー２１と連通している。一態様では、約２０℃〜約７５０℃の温度に基板を事前加熱することが望ましいことがある。基板がシリコン含有材料から形成される一態様では、約２０℃〜約５００℃の温度に基板を事前加熱することが望ましいことがある。
[0047]別の実施形態では、アニーリングプロセス中に基板に付加されたエネルギーによる内部拡散を削減し、および／または図８と関連して説明されているように、溶解後の再成長速度を増大させて処理中の種々の領域の非晶質化を増大させるために、処理中に基板を冷却することが望ましいことがある。一構成では、熱交換デバイス１５は、基板サポート表面１６に配置されている基板を冷却するように適合されている１つ以上の流体チャネル１５Ｂおよび低温冷却器１５Ｄを含有している。一態様では、コントローラー２１と連通している従来の低温冷却器１５Ｄは、１つ以上の流体チャネル１５Ｂを介して冷却流体を送出するように適合されている。一態様では、約−２４０℃〜約２０℃の温度に基板を冷却することが望ましいことがある。
[0048]コントローラー２１（図１）は概して、本明細書に説明されている熱処理技術のコントロールおよび自動化を容易にするように設計されており、また通常は、中央演算処理装置（ＣＰＵ）（図示せず）、メモリ（図示せず）およびサポート回路（つまりＩ／Ｏ）（図示せず）を含むこともある。ＣＰＵは、種々のプロセスおよびハードウェア（例えば、従来の電磁放射検出器、モーター、レーザーハードウェア）をコントロールし、かつこれらのプロセス（例えば、基板温度、基板サポート温度、パルスレーザーからのエネルギー量、検出器信号）を監視するための工業用設定で使用される任意の形態のコンピュータプロセッサのうちの１つであってもよい。メモリ（図示せず）はＣＰＵに接続されており、また、ランダムアクセスメモリ（ＲＡＭ）、リードオンリーメモリ（ＲＯＭ）、フロッピーディスク、ハードディスク、あるいは、ローカルまたはリモートの他の形態のディジタル記憶装置などの容易に使用可能なメモリのうちの１つ以上であってもよい。ソフトウェア命令およびデータはコード化されて、ＣＰＵに命令するメモリに記憶可能である。サポート回路（図示せず）はまた、従来のようにプロセッサをサポートするためにＣＰＵに接続されている。サポート回路は従来のキャッシュ、電源、クロック回路、入力／出力回路、サブシステムなどを含んでもよい。コントローラーによって読み取り可能なプログラム（またはコンピュータ命令）は、いずれのタスクが基板上で実行可能であるかを判断する。好ましくは、このプログラムはコントローラーで読み取り可能なソフトウェアであり、また、基板位置、各電磁パルスで送出されたエネルギー量、１つ以上の電磁パルスのタイミング、各パルスの時間関数としての強度および波長、基板の種々の領域の温度、およびこれらの任意の組み合わせを監視およびコントロールするためのコードを含んでいる。
選択溶解
[0049]形成されたデバイスの種々の領域間の内部拡散を最小化し、基板材料の欠陥を除去し、また基板の種々の領域においてドーパントをより均等に分布させるという試みにおいて、１つ以上の処理ステップが基板の種々の領域で実行されて、アニーリングプロセス時にエネルギー源から送出されたエネルギーに曝されるとこれらの領域を優先的に再溶解させる。アニーリングプロセス中にほぼ同一量のエネルギーに曝される場合に基板の第２の領域よりも優先的に溶解するように基板の第１の領域の特性を修正するプロセスは、これら２つの領域間の融点コントラストを作成するものとして後述される。一般的に、基板の所望の領域の優先的溶解を可能にするように修正可能な基板特性は、基板の所望の領域内の１つ以上の要素を注入、ドライブインおよび／または同時堆積するステップと、基板の所望の領域に物理的ダメージを作成するステップと、基板の所望の領域の融点コントラストを作成するために、形成されたデバイス構造を最適化するステップとを含む。これらの修正プロセスの各々は順に再検討される。
[0050]図２Ａ〜図２Ｃは、本発明の一実施形態を組み込むデバイス製作シーケンスの異なるステージでの電子デバイス２００の断面図を図示している。図２Ａは、ＭＯＳデバイスのソース／ドレイン領域、ゲート２１５およびゲート酸化膜層２１６などの、２つのドープ領域２０１（例えば、ドープ領域２０１Ａ〜２０１Ｂ）を有する基板１０の表面２０５に形成された通常の電子デバイス２００の側面図を図示している。ドープ領域２０１Ａ〜２０１Ｂは概して、基板１０の表面２０５に所望のドーパント材料を注入することによって形成される。一般的に、通常のｎタイプドーパント（ドナータイプ種）はヒ素（Ａｓ）、リン（Ｐ）およびアンチモン（Ｓｂ）を含むことがあり、また通常のｐタイプドーパント（受容体タイプ種）は、ドープ領域２０１Ａ〜２０１Ｂを形成するために半導体基板１０に導入されるホウ素（Ｂ）、アルミニウム（Ａｌ）およびインジウム（Ｉｎ）を含むことがある。図３Ａは、ドープ領域２０１Ａを介して延びている経路２０３に沿って表面２０５から基板１０への深度の関数として（例えば、曲線Ｃ１）ドーパント材料の濃度の例を図示している。ドープ領域２０１Ａは注入プロセス後に接合深度Ｄ１を有しており、これは、ドーパント濃度がごく微量に低下する点として画成されてもよい。図２Ａ〜２Ｆは本発明の種々の態様の一部を図示することを意図しているにすぎず、また、本明細書に説明されている本発明の種々の実施形態を使用して形成可能なデバイスのタイプ、構造のタイプまたはデバイスの領域に関して制限的ではない点に注目すべきである。一例では、ドープ領域２０１（例えば、ＭＯＳデバイスにおけるソースまたはドレイン領域）は、本明細書に説明されている本発明の範囲から逸脱することなく、ゲート２１５（例えば、ＭＯＳデバイスのゲート）の位置に対して昇降可能である。半導体デバイスのサイズが縮小すると、基板１０の表面２０５に形成されている電子デバイス２００の構造要素の位置および形状はデバイス製造性やデバイス性能を改良するように変化することもある。図２Ａ〜図２Ｅに示されているように、単一のドープ領域２０１Ａのみの修正は本明細書に説明されている本発明の範囲を制限するものではなく、また、本発明の実施形態が半導体デバイスの製造に使用可能な様子を図示することのみを意図している点に注目すべきである。
[0051]図２Ｂは、この場合は単一のドープ領域２０１Ａを含有する領域である基板１０の個別領域（例えば、修正エリア２１０）の特性を選択的に修正して融点コントラストを作成するように適合されているプロセスステップ時の、図２Ａに示されている電子デバイス２００の側面図である。修正プロセスを実行した後、融点コントラストは修正エリア２１０と未修正エリア２１１間に作成されることになる。一実施形態では、修正プロセスは、基板の表面に堆積されている間に材料を層に追加するステップであって、組み込まれている材料が、基板材料によって合金を形成して、修正エリア２１０内の領域２０２の融点を低下させるように適合されているステップを含んでいる。一態様では、組み込まれている材料は、エピタキシャル層堆積プロセス中に堆積層に付加される。
[0052]別の実施形態では、修正プロセスは、基板材料で合金を形成して、修正エリア２１０内の領域２０２の融点を低下させるように適合されている材料を注入するステップ（図２Ｂの「Ａ」参照）を含んでいる。一態様では、修正プロセスは、図２Ｂに示されているように、合金材料を深度Ｄ２に注入するように適合されている。図３Ｂは、経路２０３に沿って表面２０５から基板１０を通る深度の関数としてドーパント材料（例えば、曲線Ｃ１）および注入合金材料（例えば、曲線Ｃ２）の濃度の例を図示している。一態様では、基板１０はシリコン含有材料から形成され、使用可能な注入合金材料は、例えばゲルマニウム（Ｇｅ）、ヒ素（Ａｓ）、ガリウム（Ｇａ）、炭素（Ｃ）、錫（Ｓｎ）およびアンチモン（Ｓｂ）を含んでいる。一般的に、合金材料は、基板ベース材料がある時に加熱されると、修正エリア２１０における領域２０２の融点を未修正エリア２１１に対して低下させる任意の材料であってもよい。一態様では、シリコン基板の領域は、修正および未修正エリア間の融点を低下させるために、約１％〜約２０％のゲルマニウムの付加によって修正される。これらの濃度のゲルマニウムの付加は修正エリアおよび未修正エリアの融点を約３００℃低下させると思われる。一態様では、シリコン基板に形成された領域２０２はゲルマニウム（Ｇｅ）および炭素（Ｃ）を含有しているため、ＳｉｘＧｅｙＣｚ合金は、未修正エリア２１１に対して領域２０２の融点を低下させるように形成する。別の態様では、シリコン基板の領域は約１％未満のヒ素の付加によって修正されて、修正エリアと未修正エリア間の融点を低下させる。
[0053]別の実施形態では、修正プロセスは、種々の修正エリア（例えば、修正エリア２１０）における基板１０の材料に対する一部のダメージを引き起こして、基板の結晶構造にダメージを与えることによってこれらの領域をより非晶質なものにするステップを含んでいる。単結晶シリコン基板へのダメージなどの、基板の結晶構造へのダメージを引き起こすことは、基板の原子の結合構造の変化によるダメージのない領域に対してこの領域の融点を低下させることによって、２つの領域間の熱力学特性差を引き起こす。一態様では、図２Ｂにおける修正エリア２１０へのダメージは、基板の表面へのダメージを作成する恐れのある発射体を基板１０（図２Ｂの「Ａ」参照）の表面２０５に衝突させることによって実行される。一態様では、発射体は、修正エリア２１０内の領域２０２へのダメージを引き起こすようにシリコン含有基板に注入されるシリコン（Ｓｉ）原子である。別の態様では、基板材料へのダメージは、注入プロセス、イオンビームまたはバイアスプラズマを使用してアルゴン（Ａｒ）、クリプトン（Ｋｒ）、キセノン（Ｘｅ）または窒素（Ｎ２）などの気体原子を表面に衝突させて修正エリア２１０の領域２０２へのダメージを引き起こすことによって作成される。一態様では、修正プロセスは、図２Ｂに示されているように、ダメージを引き起こした領域２０２を深度Ｄ２に作成するように適合されている。約５×１０１４〜約１×１０１６／ｃｍ２の転移または空きの密度は修正エリア２１０と未修正エリア２１１間の融点コントラストを作成するのに有用であり得ると思われる。一態様では、図３Ｂは、経路２０３に沿った表面２０５から基板１０を介する深度の関数としてドーパント材料（例えば、曲線Ｃ１）と欠陥密度（例えば、曲線Ｃ２）の濃度の例を図示している。
[0054]図２Ａ〜図２Ｂは、修正プロセスがドーピングプロセス後に実行されるプロセスシーケンスを図示しているが、このプロセスシーケンスは本明細書に説明されている本発明の範囲を制限するものではない点に注目すべきである。例えば、一実施形態では、図２Ａに説明されているドーピングプロセスを実行する前に図２Ｂに説明されている修正プロセスを実行することが望ましい。
[0055]図２Ｃは、レーザーからの光学放射などの、エネルギー源から放出された放射「Ｂ」に曝された、図２Ｂに示されている電子デバイス２０の側面図を図示している。このステップ中に、基板１０に配置されている修正エリア（例えば、修正エリア２１０）および未修正エリア（例えば２１１）は、未修正エリア２１１が固化状態のままである間、放射「Ｂ」のパルスが適用された後に修正エリア２１０における領域２０２を選択的に溶解および再固化させる多量のエネルギーに曝される。エネルギー量、エネルギー密度、および放射「Ｂ」が印加される期間は、領域２０２の所望の深度、領域２０２の作成に使用される材料、電子デバイス２００の形成に使用される他の材料、および形成された電子デバイス２００内のコンポーネントの熱伝達特徴を知ることによって領域２０２を優先的に溶解するように設定可能である。図２Ｃおよび３Ｃに示されているように、放射「Ｂ」への暴露時に、領域２０２の再溶解および再固化はドーパント原子（例えば、曲線Ｃ１）および合金（例えば、曲線Ｃ２）の濃度を領域２０２においてより均等に再分布させる。また、領域２０２と基板バルク材料２２１間のドーパント濃度は明確に画成された境界（つまり、「極めて急激な」接合）を有するため、基板バルク材料２２１への不要な拡散を最小化する。ダメージが基板１０に引き起こされて融点コントラストを改良する上記のこの実施形態では、再固化後の欠陥の濃度（例えば、曲線Ｃ２）が好ましくは極めて低いレベルに低下する。
熱分離技術
[0056]別の実施形態では、形成されたデバイスの異なる領域の種々の熱特性は、領域間の溶解を優先的にもたらすように調整される。一態様では、融点コントラストは、異なる熱伝導率（ｋ）を有する材料によってデバイスの異なる領域を形成することによって作成される。伝導によって伝達された熱は以下の式によって決められる点に注目すべきである：
Ｑ＝ｋＡΔＴ／Δｘ
ここで、Ｑは本体を介する熱流の時間レートであり、ｋは材料の性質および材料温度に左右される伝導率定数であり、Ａは熱が流れる面積であり、Δｘは、熱が通過する当該本体の厚さであり、ΔＴは熱が伝達中の温度差である。従って、ｋは材料の特性であるため、基板の種々の領域における材料の選択や修正によって、基板の異なる領域に対する熱流をコントロールして、この種々の領域の融点コントラストを増大させることができる。言い換えると、基板のある領域の材料が他の領域の材料より高い熱伝導率を有する場合、レーザーアニーリングプロセス中に伝導損失によってより多くの熱エネルギーを失うことになり、ゆえに、より低い熱伝導率を有する別の領域が達するのと同じ温度に達することはない。より高い熱伝導領域と緊密に接触している領域は溶解を防止されることが可能であるのに対して、より低い熱伝導領域と緊密に接触している他の領域は、レーザーアニーリングプロセス中に融点に達することになる。電子デバイス２００の種々の領域の熱伝導率をコントロールすることによって、融点コントラストは増大可能である。様々な熱伝導率を有する領域の作成は、電子デバイス２００の種々の下地層に従来の堆積、パターニングおよびエッチング技術を実行して、異なる熱伝導率を有するこれらの領域を作成することによって実行されてもよい。異なる熱伝導率を有する下地層は、従来の化学気相堆積（ＣＶＤ）プロセス、原子層堆積（ＡＬＤ）プロセス、注入プロセスおよびエピタキシャル堆積技術を使用して形成されてもよい。
[0057]図２Ｄは、基板バルク材料２２１より低い熱伝導率を有する埋め込み領域２２４を有する電子デバイス２００の側面図を図示している。この場合、エネルギー源から放出された放射「Ｂ」は基板の表面２０５に吸収されて、基板１０を介して伝導されるため、埋め込み領域２２４上の領域（例えば、ドープ領域２０１Ａ）における熱流（Ｑ１）は、伝導率の低い埋め込み層を有していないエリアからの熱量（Ｑ２）未満である。従って、埋め込み領域２２４上の領域から失われた熱は基板の他の領域より少ないため、このエリアはデバイスの他の領域より高い温度になる。エネルギー源２０によって送出されたエネルギー量をコントロールすることによって、埋め込み層上の領域の温度は、他の領域間で優先的に溶解するレベルに上昇されることが可能である。一態様では、埋め込み領域２２４は、二酸化シリコン（ＳｉＯ２）、窒化シリコン（ＳｉＮ）、ゲルマニウム（Ｇｅ）、ガリウムヒ素（ＧａＡｓ）、これらの組み合わせまたはこれらの誘導体などの絶縁性材料から形成される。溶解される領域における基板材料の実際の融点は変えられないが、選択的に溶解されるようにする基板表面の他の領域からの熱挙動において定量化可能かつ反復可能なコントラストが依然として存在する。別の実施形態では、埋め込み領域２２４は基板バルク材料２２１より高い伝導率を有することがあり、これはそして、埋め込み層を有していないエリアが埋め込み層上の領域間で優先的に溶解するようにする。
表面特性の修正
[0058]一実施形態では、基板１０の種々の領域２０２の表面の特性は、１つ以上の所望の領域間の融点コントラストを変更するように変えられる。一態様では、所望の領域における基板の表面の放射率は、処理中に基板表面から伝達されたエネルギー量を変更するように変えられる。この場合、他の領域より放射率が低い領域は、エネルギー源２０から受け取られた吸収エネルギーを再放射することができないために、より高い処理温度を達成することになる。基板の表面の溶解を伴うアニーリングプロセスを実行する場合、基板の表面で達成された処理温度はかなり高い（例えば、シリコンでは最大１４１４℃）こともあり、従って放射率を変更することの効果は、融点コントラストに対して劇的な効果を有することもあり、これは、放射熱伝達は主要な熱損失機構であるからである。従って、基板表面の異なる領域の放射率の変動は基板の種々の領域が達する最高温度に対してかなりの影響を有することがある。放射率の低い領域は、アニーリングプロセス中に融点より高くなることがあるが、同量のエネルギーを吸収している放射率の高い領域は、実質的に融点未満のままであることもある。種々の表面の放射率を変更すること、つまり放射率コントラストは、基板表面への低または高放射率コーティングの選択的堆積、および／または基板表面の修正（例えば、表面酸化、表面粗化）によって達成されてもよい。
[0059]一実施形態では、１つ以上の領域における基板の表面の反射率は、基板１０がエネルギー源からのエネルギーに曝される場合に吸収されるエネルギー量を変化させるように変えられる。基板の表面の反射率を変更することによって、吸収されるエネルギー量、ひいては基板表面において、およびこの下の領域において基板によって達成される最大温度は反射率に基づいて変化することになる。この場合、反射率の低い表面は、反射率の高い別の領域よりも溶解しやすい。基板の表面の反射率の変更は、基板表面への低または高反射性コーティングの選択的堆積、および／または基板表面の修正（例えば、表面酸化、表面粗化）によって達成可能である。高吸収性（非反射性）コーティングは、アニーリングプロセス中に溶解される領域に選択的に適用されてもよい。
[0060]図２Ｅは、コーティング２２５が選択的に堆積されるか、あるいは均一に堆積されてから選択的に除去されて、基板１０の表面２０５の他の領域とは異なる放射率および／または反射率を有する層を残す一実施形態を図示している。この場合、コーティング２２５の下のドープ領域２０１Ａの熱流（Ｑ１）は、コーティングの特性、および基板の他の領域で吸収されたエネルギー（Ｑ２）に基づいて調整可能である。このように、コーティング２２５から失われたり（Ｑ３）反射されたりする熱は他の領域から失われた熱（Ｑ４）に対して変更可能である。一態様では、炭素含有コーティングが、ＣＶＤ堆積プロセスを使用して基板表面に堆積される。
[0061]図２Ｆは、基板の表面の光学特性（例えば、放射率、反射率）を変えるコーティング２２６が基板の表面、例えば図２Ａに示されているデバイスに堆積され、かつ多量の材料が、異なる光学特性を有する領域を作成するために除去される一実施形態を図示している。例えば、図２Ｆに示されているように、コーティング２２６はゲート２１５の表面から除去されているため、コーティング２２６の表面およびゲートの表面２０５は入射放射「Ｂ」に曝されたままである。この場合、コーティング２２６およびゲートの表面２０５は、異なる放射率および／または異なる反射率などの異なる光学特性を有する。異なる光学特性を有する領域を暴露または作成するために使用される除去プロセスは、ウェットエッチングや化学的機械的研磨（ＣＭＰ）プロセスなどの従来の材料除去プロセスを使用して実行されてもよい。この場合、コーティング２２６の下のドープ領域２０１Ａ〜２０１Ｂの吸収および熱流（Ｑ１）は、コーティングの特性と、基板のゲート２１５領域の吸収および熱流（Ｑ２）に基づいて調整可能である。このように、コーティング２２６から失われたり（Ｑ３）反射された熱は、ゲート２１５領域から失われたり（Ｑ４）反射された熱に対して変更可能である。
[0062]一実施形態では、コーティング２２６は、１つ以上の波長の入射放射に曝される基板の種々の領域の光学特性（例えば、放射率、吸収率、反射率）を単独または組み合わせて修正する所望の厚さの１つ以上の堆積層を含有する。一態様では、コーティング２２６は、１つ以上の波長の入射放射「Ｂ」を単独または組み合わせて優先的に吸収または反射する層を含有する。一実施形態では、コーティング２２６は、ケイフッ化ガラス（ＦＳＧ）、アモルファス炭素、二酸化シリコン、シリコンカーバイド、シリコン炭素ゲルマニウム合金（ＳｉＣＧｅ）、窒素含有シリコンカーバイド（ＳｉＣＮ）、Ａｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃ．，ｏｆ Ｓａｎｔａ Ｃｌａｒａから市販されているプロセスで作られたＢＬＯＫ（商標）誘電材料、あるいは化学気相堆積（ＣＶＤ）プロセスまたは原子層堆積プロセス（ＡＬＤ）プロセスを使用して基板表面に堆積された炭素含有コーティングなどの誘電材料を含有している。一態様では、コーティング２２６は、チタン（Ｔｉ）、窒化チタン（ＴｉＮ）、タンタル（Ｔａ）、コバルト（Ｃｏ）またはルテニウム（Ｒｕ）などの金属を含有するがこれらに制限されない。
[0063]本明細書に論じられている種々の実施形態のうちの１つ以上は、プロセスウィンドウをさらに大きくするために相互に関連して使用可能である点に注目すべきである。例えば、選択的に堆積された光吸収コーティングは、アニーリングプロセスのプロセスウィンドウを広げるためにある画成領域のドーピングと関連して使用されてもよい。
優先的溶解を達成するためのエネルギー源出力の調節
[0064]上記のように、エネルギー源２０は概して、電磁エネルギーを送出して基板１０のある所望の領域を優先的に溶解するように適合されている。通常の電磁エネルギー源は、光学放射源（例えば、レーザー（ＵＶ、ＩＲなどの波長））、電子ビーム源、イオンビーム源および／またはマイクロ波エネルギー源を含むが、これらに制限されない。本発明の一実施形態では、エネルギー源２０は、レーザーなどの光学放射を送出して基板の所望の領域を融点へと選択的に加熱するように適合されている。
[0065]一態様では、基板１０は１つ以上の適切な波長で放射するレーザーからの１パルスのエネルギーに曝され、また放射された放射線は、ある所望の領域の優先的溶解を高めるために所望のエネルギー密度（Ｗ／ｃｍ２）および／またはパルス期間を有している。シリコン含有基板で実行されたレーザーアニーリングプロセスについて、放射の波長は通常約８００ｎｍ未満である。いずれの場合も、アニーリングプロセスは概して、例えば約１秒未満程度の比較的短い期間に基板の所与の領域で生じる。アニーリングプロセスで使用される所望の波長およびパルスプロファイルは、基板の材料特性に照らしてレーザーアニーリングプロセスの光学的かつ熱的モデリングに基づいて判断可能である。
[0066]図４Ａ〜図４Ｄは、エネルギー源２０からアニーリング１２（図１）に送出された１パルスのエネルギーの種々の属性が融点コントラストの改良を達成するための時間関数として調整され、アニーリングプロセス結果を改良する種々の実施形態を図示している。一実施形態では、溶解される基板の領域への熱入力を高め、かつ他の領域への熱入力を最小化するために、時間関数としてのレーザーパルスの形状を変更し、および／または送出エネルギーの波長を変更することが望ましい。一態様では、基板に送出されたエネルギーを変更することも望ましい場合がある。
[0067]図４Ａは、エネルギー源２０から基板１０（図１参照）に送出可能な単一パルスの電磁放射（例えば、パルス４０１）の送出エネルギー対時間のプロットをグラフで図示している。図４Ａに図示されているパルスは概して、全パルス期間（ｔ１）に一定量のエネルギー（Ｅ１）を送出する矩形パルスである。
[0068]一態様では、パルス４０１の形状は、基板１０に送出されると、時間関数として変化可能である。図４Ｂは、異なる形状を有する、エネルギー源２０から基板１０に送出可能な電磁放射の２つのパルス４０１Ａ、４０１Ｂのプロットをグラフで図示している。本例では、各パルスは、各曲線の下のエリアに表されているように、同一の総エネルギー出力を含有する場合もあるが、パルス間で基板１０の領域を曝すことの効果は、アニーリングプロセス中に経験された融点コントラストを改良することもある。従って、各パルスで送出されたエネルギーの形状、ピーク電力レベルおよび／または量を調整することによって、アニーリングプロセスは改良可能である。一態様では、パルスはガウス形状である。
[0069]図４Ｃは、形状が台形の１パルスの電磁放射（例えば、パルス４０１）をグラフで図示している。この場合、パルス４０１の２つの異なるセグメント（例えば、４０２および４０４）において、送出されたエネルギーは時間の関数として変化する。図４Ｃは、エネルギー対時間が線形に変化するパルス４０１のプロファイル、つまり形状を図示しているが、本発明の範囲を制限する意図はなく、これは、パルスで送出されたエネルギーの時間変動は、例えば２度、３度または４度の成形曲線を有することがあるからである。別の態様では、時間の関数としてパルスで送出されたエネルギーのプロファイルつまり形状は２次、３次または指数形状曲線であってもよい。別の実施形態では、所望のアニーリング結果を達成する処理中に異なる形状のパルス（例えば、矩形および三角形の変調パルス、正弦波および矩形の変調パルス、矩形、三角形および正弦波の変調パルスなど）を使用することは好都合であろう。
[0070]デバイスの種々の領域の特性に応じて、送出された１パルスの電磁放射の形状は、アニーリングプロセス結果を改良するように調整可能である。図４Ｂを参照すると、例えば、アニーリングプロセス中に溶解される基板の種々の領域が、熱伝導率が低いエリアによってデバイスの他の領域から熱的に分離される状況では、形状がパルス４０１Ｂに類似しているパルスの使用は好都合である。期間の長いパルスは好都合であるが、これは、基板のより熱的に導電性の材料領域が、伝導による熱の消散により多くの時間がかかるのに対して、溶解される領域がより熱的に分離されて、溶解される領域の温度が融点温度になるのを許容できるからである。この場合、パルスの期間、ピーク電力レベルおよびパルスの総エネルギー出力は適切に選択可能であるため、溶解されないエリアは融点に達することはない。パルスの形状を調整するプロセスはまた、様々な放射率の表面が融点コントラストを作成するのに使用される場合に好都合であろう。
[0071]図４Ｃを参照すると、一実施形態では、セグメント４０１の傾斜、セグメント４０１の形状、セグメント４０３の形状、電力レベルでの時間（例えば、エネルギーレベルＥ１でのセグメント４０３）、セグメント４０４の傾斜および／またはセグメント４０４の形状はアニーリングプロセスをコントロールするために調整される。粒子およびプロセス結果変動性事項ゆえに、アニーリング領域内の材料を処理中に蒸発させるのは概して望ましくない点に注目すべきである。従って、領域を過熱して材料の蒸発をもたらすことなく、エネルギーパルスの形状を調整して、アニーリング領域の温度を急速に融点にすることが望ましい。一実施形態では、図４Ｇに示されているように、複数のセグメント（つまり、セグメント４０２、４０３Ａ、４０３Ｂ、４０３Ｃおよび４０４）が、アニーリング領域内の材料の蒸発を防止する一方で、アニーリング領域を急速に融点にしてから材料を所望の期間（例えばｔ１）溶解状態に保持するために使用されるようにパルス４０１の形状は調整可能である。時間長、セグメントの形状、およびパルスセグメントの各々の期間は、アニーリング領域内のサイズ、溶解深度および材料の変化に伴って変化し得る。
[0072]別の態様では、複数の波長の放射エネルギーは、基板の所望の領域へのエネルギー伝達を改良して、融点コントラストの改良を達成し、および／またはアニーリングプロセス結果を改良するように結合されてもよい。一態様では、結合波長の各々によって送出されたエネルギー量は、融点コントラストを改良し、かつアニーリングプロセス結果を改良するように変更される。図４Ｄは、融点コントラストを改良し、および／またはアニーリングプロセス結果を改良するために、パルス４０１が、単位時間当たり異なる量のエネルギーを基板１０に送出可能な２つの波長を含有する一例を図示している。本例では、周波数Ｆ１はパルス期間に一定レベルで基板に印加され、もう１つの周波数Ｆ２が、パルス期間中に一定期間ピークになる部分を除いて周期の大部分で一定レベルで基板１０に印加される。
[0073]図４Ｅは、２つの異なる周波数Ｆ３およびＦ４でエネルギーを送出する２つの順次セグメントを有するパルス４０１のプロットをグラフで図示している。従って、基板の種々の領域は異なるレートかつ異なる波長でエネルギーを吸収可能であるため、図４Ｄおよび４Ｅに示されているような、様々な量のエネルギーを送出可能な複数の波長を含有するパルスの使用は、望ましいニーリングプロセス結果を達成するために好都合である。
[0074]一実施形態では、２つ以上のパルスの電磁放射は異なる時間に基板の領域に送出されるため、基板表面の領域の温度は容易にコントロール可能である。図４Ｆは、基板の表面上のある領域を選択的に溶解するために、時間間隔をあけて、つまり周期（ｔ）で様々な距離で送出される２つのパルス４０１Ａおよび４０１Ｂのプロットをグラフで図示している。この構成では、後続パルス間の周期（ｔ）を調整することによって、基板表面上の領域が達するピーク温度は容易にコントロール可能である。例えば、パルス間の周期（ｔ）、つまり周波数を短縮することによって、第１のパルス４０１Ａで送出される熱は、第２のパルス４０１Ｂが送出される前の熱を消散させるのにより短時間ですみ、これは、パルス間の周期が大きくされる場合よりも、基板で達成されるピーク温度を高いものにする。このように、周期を調整することによって、エネルギーおよび溶解温度は容易にコントロール可能である。一態様では、各パルスは単独では基板を溶解温度にするのに十分なエネルギーを含有していないが、パルスの結合によって領域２０２は溶解温度に達することができることを保証するのが望ましい。例えば２つ以上のパルスなどの複数のパルスを送出する当該プロセスは、基板材料および単一パルスエネルギーの送出が経験する熱ショックを削減する傾向がある。熱ショックは基板のダメージにつながり、また基板で実行される後続の処理ステップで欠陥を作成する粒子を生成する恐れがある。
[0075]図４Ｆを参照すると、一実施形態では、レーザーなどの２つ以上のエネルギー源は、時間の関数として基板の表面の熱プロファイルを成形するために順次操作される。例えば、レーザーや１アレイのレーザーは、時間ｔ１で基板の表面を温度Ｔ０に高めるパルス４０１Ａを送出可能である。ｔ１前またはこの終了時に、第２のパルス４０２Ｂは、時間ｔ２で基板温度を温度Ｔ１にする第２のレーザーから、あるいは相前後して動作する複数のレーザーから送出される。熱プロファイルは従って、複数のレーザーから送出された順次パルスのエネルギーをコントロールすることによって成形可能である。このプロセスは、ドーパント拡散およびドーパント拡散の方向をコントロールする用途などの熱処理利点を有するが、これらに制限されない。
電磁放射パルス
[0076]シリコン含有基板、または熱処理を必要とする別の材料から構成される基板の表面に十分な電磁放射（光）を送出するために、以下のプロセスコントロールが使用可能である。
[0077]一実施形態では、レーザーなどの２つ以上の電磁エネルギー源は、熱処理される表面の熱プロファイルを成形するために順次操作され、この場合レーザーはパルス間エネルギー変動を補正するように操作される。一態様では、図１および９に概略的に図示されている源２０は、光学放射源（例えば、レーザー）、電子ビーム源、イオンビーム源および／またはマイクロ波エネルギー源などの２つ以上の電磁エネルギー源を含有するが、これらに制限されない。パルスレーザーなどのデバイスからのパルス間エネルギーは各パルスの百分率変化を有することもある。パルスエネルギーの変動は基板の熱プロセスには受容されないことがある。このパルス変動を補正するために、１つ以上のレーザーが、基板温度を高めるパルスを送出する。そして送出されたパルスと、送出中のパルスのエネルギーや立ち上がり時間を監視するように適合されている電子コントローラー（例えば、図１のコントローラー２１）は、熱プロファイル（例えば、時間の関数としての基板の領域の温度）をプロセス目標内にあるように「トリミング」つまり調整するのに必要なエネルギー量を算出し、また第２の小型レーザーまたは小型レーザーシリーズに最終エネルギーを送出して熱処理を完了させることを命令するために使用される。電子コントローラーは概して、基板に送出されるエネルギーおよび／またはパルス波長を監視するために１つ以上の従来の放射検出器を使用する。小型レーザーはまたパルス出力エネルギーのピーク間変動を有することもあるが、これらは表面処置の開始時には初期パルス（または複数のパルス）よりも実質的に少ないエネルギーをパルスごとに送出するため、このエラーは概してプロセス限度内である。電子コントローラーは従って、パルスによって送出されたエネルギーの変動を補償することによって、所望のエネルギーレベルが熱プロセス中に送出されることを保証するように適合されている。
[0078]一態様では、上記の２つ以上のエネルギー源はまた、カラー周波数の帯域幅、複数の波長、単一または複数の時間空間レーザーモードおよび偏向状態の単色（波長）のレーザー光を使用して実現されてもよい。
[0079]１つまたは複数のレーザーの出力は、基板表面への送出の正確な空間時間エネルギープロファイルを有することはない。従って、マイクロレンズを使用してレーザーの出力を成形するシステムが、基板表面で均一な空間エネルギー分布を作成するために使用される。マイクロレンズのガラスタイプおよび形状の選択は、パルスレーザーエネルギーを基板表面に送出するのに必要な光列における熱レンズ効果を補償する。
[0080]スペックルとして知られている基板表面におけるパルスエネルギーの高周波数変動は、入射エネルギーの構成的および破壊的な位相干渉の隣接領域によって作成される。スペックル補償は以下のものを含むことがある：急速な変動が１つまたは複数のレーザーパルスの熱処理時間よりも実質的に早くなるように基板における位相を急速に変更する表面音波デバイスと、レーザーパルスのパルス付加と、レーザーパルスの交互偏向、例えば、線形偏向されるが非平行条件で偏向状態（ｅベクトル）を有する複数の同時または遅延パルスの送出。
パターン化基板に形成された熱安定化構造
[0081]一実施形態では、図５Ａ〜図５Ｃに示されているように、均質層（図５Ｂの項目１１０）は基板の表面に堆積されて、基板の表面が電磁放射源（図示せず）から送出された電磁エネルギー１５０に曝される場合に溶解されるシリコン領域１１２の深度や容積の変動を縮小する。溶解された領域の深度や容積の変動は、パターン化基板の種々の領域の質量密度、放射エネルギーが作用する材料の吸収係数、および材料の種々の物理的および熱的特性（例えば、熱伝導率、熱容量、材料厚）の変動によって影響される。一般的に、電磁放射源は、電磁エネルギーを基板の表面に送出して、基板表面の部分を熱処理またはアニーリングするように設計されている。通常の電磁放射源は、光学放射源（例えば、レーザー）、電子ビーム、イオンビームまたはマイクロ波源を含むことがあるが、これらに制限されない。
[0082]図５Ａ〜図５Ｃおよび図６Ａ〜図６Ｃに図示されている基板１００の表面１０２に形成されたデバイス構造は本明細書に説明されている本発明の範囲を制限するものではないが、これは、例えばシリコン領域１１２（例えば、ＭＯＳデバイスにおけるソースまたはドレイン領域）が、本明細書に説明されている本発明の範囲から逸脱することなく特徴部１０１（例えば、ＭＯＳデバイスのゲート）の位置に対して昇降可能であるためである。半導体デバイスサイズが縮小すると、基板の表面に形成されているデバイスの構成要素の位置および形状は、デバイス製造性およびデバイス性能を改良するように変化する。
[0083]図５Ａは、基板１００の表面１０２に形成されている複数の特徴部１０１およびシリコン領域１１２を有する基板１００の断面図を図示している。図５Ａに示されているように、表面１０２は、様々な距離で横方向に間隔を空けられている複数の特徴部１０１を有している。一態様では、特徴部１０１は「ゲート」であり、シリコン領域１１２は、基板表面に金属酸化膜半導体（ＭＯＳ）デバイスを形成するために使用される「ソース／ドレイン領域」である。図５Ａに示されている構成では、入射電磁エネルギー１５０は表面１０２に作用して、基板の表面１０２の一部の領域に入射エネルギーを吸収させ、場合によっては溶解領域１１３を形成させる。入射電磁エネルギー１５０に曝された種々の材料の物理的、熱的および光学特性は、送出エネルギーへの暴露時に表面１０２の種々のエリアが溶解するか否かを判断する。特徴部１０１がポリシリコンゲートの場合、波長＜８００ｎｍでのレーザーからの吸収エネルギーは、例えばＭＯＳデバイスのソースまたはドレイン領域に見られるようなＮタイプまたはＰタイプドープシリコンを含有するシリコン領域１１２によって吸収されるエネルギーよりかなり少ないと思われる。従って、特徴部１０１の熱容量および熱質量、およびシリコン領域１１２に対するこれらの相対的位置ゆえに、特徴部１０１に隣接するエリアの送出電磁エネルギー１５０は、溶解領域１１３からの熱の拡散ゆえにより冷たいままであると思われる。特徴部１０１への熱の損失は溶解領域１１３を形成するのに使用可能なエネルギーを削減するため、溶解領域１１３の深度および／または容積に影響を与える。従って、基板の表面のパターン密度の変動を削減する方法が必要である。
[0084]図５Ｂは、基板１００の表面１０２に形成されている複数の特徴部１０１と、シリコン領域１１２と均質層１２０とを有する基板１０の断面図を図示している。図５Ｂは、均質層１２０の付加を除いて図５Ａに類似している。一般的に、均質層１２０は基板１００の表面１０２の熱容量をより均一にするために使用される。一実施形態では、均質層１２０が形成される材料と厚さは、基板の表面の熱容量のバランスをとり、基板表面全体の様々な質量密度の効果を削減することによって溶解領域１１３の深度および／または容積の変動を削減するように選択される。一般的に、均質層１２０の材料は、後続のアニーリングプロセス中に溶解せず、かつ、アニーリングプロセスが実行された後に基板の表面から選択的に除去可能になるように選択される。一態様では、均質層１２０は、例えばポリシリコン含有材料などの、特徴部１０１が形成される材料の組成と類似している材料である。別の態様では、均質層１２０はシリコンカーバイド含有材料や金属（例えば、チタン、窒化チタン、タンタル、タングステン）である。
[0085]好ましくは、均質層１２０の厚さ（例えば、ｄ１）は、デバイス構造の熱容量が均一であるように選択される。一態様では、均質層１２０の厚さｄ１は以下の式によって規定される：
ｄ１＝（α１）０．５×［ｄ２／（（α２）０．５）］
ここで、
ｄ２＝特徴部１０１の厚さ（図５Ｂ参照）
α１＝ｋ１／（ｐ１Ｃｐ１）および
α２＝ｋ２／（ｐ２Ｃｐ２）
ここでｋ１は均質層を形成するために使用される材料の熱伝導率に等しく、ｐ１は均質層１２０を形成するために使用される材料の質量密度に等しく、Ｃｐ１は均質層１２０を形成するために使用される材料の熱容量に等しく、ｋ２は特徴部１０１を形成するために使用される材料の熱伝導率に等しく、ｐ２は特徴部１０１を形成するために使用される材料の質量密度に等しく、Ｃｐ２は特徴部１０１を形成するために使用される材料の熱容量に等しい。
[0086]図６Ａは、基板１００の表面１０２に均質層１２０を形成するために使用可能な一連の方法ステップを図示している。図６Ａおよび６Ｂに示されているステップ１９０において、均質層１２０は、化学気相堆積法（ＣＶＤ）、プラズマＣＶＤ、原子層堆積法（ＡＬＤ）、プラズマＡＬＤまたはスピンコーティングタイプ堆積プロセスなどの従来の堆積プロセスを使用して基板１００の表面１０２（例えば、特徴部１０１）に堆積される。図６Ａおよび６Ｃに示されているステップ１９２において、均質層１２０を含有する基板１００の表面１０２は化学的機械的研磨（ＣＭＰ）プロセスを使用して平坦化される。図６Ａおよび６Ｄに示されているステップ１９４において、均質層は次いで、所望の厚さｄ１が達成されるまで、ウェットエッチングまたはドライエッチングタイププロセスなどの選択的材料除去プロセスを使用して選択的にエッチングされる。次に、多量の入射電磁エネルギーが、溶解領域１１３に含有されている材料の均一なアニーリング／溶解をもたらすように基板表面に送出可能である。
均質層上の吸収層
[0087]図５Ｃは、基板の表面上の種々の領域の光学特性を調整するために、追加層１２５をこの上に堆積している図５Ｂに図示されているデバイスを含有する基板１００の断面図である。一態様では、層１２５は、基板１００の種々の領域に送出された電磁エネルギー１５０の吸収を改良するために付加される。一実施形態では、層１２５は上記のコーティング２２５または層２２６と同じである。図５Ｃに示されているように、層１２５は、シリコン領域１１２に送出されたエネルギーの選択率を改良するために均質層１２０上に優先的に形成される。層１２５の所望の厚さは、送出された電磁エネルギー１５０の波長が変化するのに伴って変化することがある。
[0088]図６Ａ〜図６Ｇを参照すると、一実施形態では、ステップ１９０〜１９４を実行した後、ステップ１９６および１９８は、選択的に堆積された吸収層１２５を形成するために使用可能である。図６Ｅおよび６Ｆに示されているステップ１９６において、層１２５は、上記のステップ１９０〜１９４で形成された特徴部１０１および均質層１２０上に堆積される。図６Ｅおよび６Ｇに示されているステップ１９８において、層１２５は、化学的機械的研磨（ＣＭＰ）プロセスを使用して通常は完了される平坦化プロセスなどの材料除去ステップを実行して特徴部１０１の上部表面から除去される。一態様では、堆積層１２５は、溶解領域１０３と溶解領域間の領域に異なる量の熱を吸収および透過させることによって基板表面上の所望の１つ以上の領域間の融点コントラストを変えるために使用され、これらの領域は層１２５および均質層１２０と直接接触していない。
回折格子
[0089]異なるサイズ、形状および間隔の特徴部が電磁放射に曝される場合に生じる問題は、電磁放射の波長に応じて特徴部に印加されるエネルギー量が、所望の領域に送出されるエネルギー量やエネルギー密度（例えば、Ｗａｔｔｓ／ｍ２）を望ましくなく変化させる回折効果ゆえに構成的または破壊的干渉を経験し得るということである。図７を参照すると、特徴部１０１の間隔は、入射放射の波長が表面全体で変化して、基板１００の表面１０２全体に送出されるエネルギー密度の変動をもたらすように異なる場合がある。
[0090]一実施形態では、図７に示されているように、層７２６が、特徴部１０１のすべての高さを超える厚さに成長されて、基板の表面に形成されたデバイス（例えば、特徴部１０１）間の不規則な間隔で作成される回折効果を削減する。一態様では、図示されていないが、層７２６の表面７２０はさらに平坦化されて（例えば、ＣＭＰプロセス）、基板１０の表面７２０の内在的形状変動を削減する。一般的に、基板の表面の形状変動を削減して、アニーリングプロセス中に送出されたエネルギーの波長の約４分の１未満（＜１／４λ）の基板の表面全体のピーク／バリー変動（図７の「ＰＶ」参照）を有することが望ましい。アニーリングプロセス中に送出されたエネルギーの波長の約５倍より大きな（例えば、＞５λ）基板の表面全体のピーク間の平均周期（図７の「ＰＰ」を参照）を有することも望ましい。一例では、８００ｎｍ波長のレーザー源を使用する場合、表面７２０の内在的形状変動を、約２００ｎｍ未満のピーク／バリー変動および約４０００ｎｍより大きなピーク変動間の周期に削減することが望ましい。一態様では、層７２６は、ＣＶＤ堆積プロセスによって堆積された炭素層や、上記の層１２５、コーティング２２５および層２２６と関連して論じられている材料である。
[0091]一実施形態では、入射電磁放射に曝された基板の表面に形成されたデバイスの設計は、所望の回折パターンが異なるゾーン間の融点コントラストを改良するために作成されるように、具体的に設計および配列される。種々の特徴部の物理的配列は従って、基板の表面をアニーリングするために使用される入射放射「Ｂ」（図７）の１つまたは複数の所望の波長に対して調整される。
基板へのアモルファス領域の形成
[0092]一実施形態では、１つ以上の処理ステップが実行されて、オリジナルの単結晶または多結晶材料でアモルファス領域１４０を選択的に形成して、後続の注入処理ステップ中に作成されるダメージ量を削減し、かつ基板の他のエリアに対するアモルファス領域１４０の融点コントラストを増大させる。アモルファスシリコン層などのアモルファス領域へのドーパント注入は、結晶格子構造（例えば、単結晶シリコン）に見られる種々の平面全体の密度変動の欠如ゆえに、固定イオンエネルギーで所望のドーパントの注入深度を均質化する傾向がある。アモルファス層の注入は、結晶構造における従来の注入プロセスに普通は見られる結晶ダメージを削減する傾向がある。従って、アモルファス領域１４０が上記のようにアニーリングタイププロセスを使用して引き続き再溶解される場合、形成された領域は、より均質なドーピングプロファイルおよび少数の欠陥となるように再結晶化可能である。再溶解プロセスはまた、注入プロセスから作成されたダメージを除去する。アモルファス領域１４０の形成はまた影響を受けた領域の融点を低下させ、これは従って、アモルファス領域１４０と隣接単結晶領域１４１間の融点コントラストを改良することができる。
[0093]一実施形態では、少用量のエネルギー（図８の項目「Ｂ」）が基板１０に送出されて、所望の領域（例えば、アモルファス領域１４０）のアモルファスシリコン層を選択的に修正および形成する。一態様では、１パルスつまり１用量の電磁エネルギーがかなり短い周期で所望の領域に送出されて、影響を受けたアモルファス領域１４０の急速溶解および冷却をもたらし、基板にアモルファス領域を生成する。この場合、１パルスのエネルギーは、加熱領域の高い再成長速度を生成してアモルファス領域を生成できる程度の短い期間である。一態様では、加熱領域の再成長速度は約１２ｍ／秒より速い。
[0094]一態様では、１パルスのエネルギーが、約１０−８秒未満の周期でシリコン基板の所望の領域に送出される。本態様では、１パルスのエネルギーは、１０９Ｗ／ｃｍ２より大きく、かつ好ましくは約１０−８秒未満の周期で約１０９〜約１０１０Ｗ／ｃｍ２の範囲のピーク電力を送出するレーザーから送出されてもよい。一態様では、アモルファスシリコン層を作成するための送出用量の電力、パルス期間および形状は、所望のサイズ、形状および深度のアモルファス領域１４０を達成するために変更されてもよい。一態様では、送出されたエネルギー用量の波長は所望の溶解プロファイルを達成するように選択または変更される。一態様では、波長はＵＶまたはＩＲ波長であってもよい。一態様では、レーザーの波長は約８００ｎｍ未満であってもよい。別の態様では、波長は約５３２ｎｍまたは１９３ｎｍであってもよい。
[0095]一実施形態では、マスクが、基板表面の種々の領域にアモルファスエリアを優先的に形成するために使用される。
電磁放射送出
[0096]図９は、エネルギー源２０が裏側表面９０１から基板１０のアニーリング領域１２に多量のエネルギーを送出してアニーリング領域１２内のある所望の領域を優先的に溶解するように適合されている一実施形態を図示する処理チャンバの領域の断面図である。一態様では、アニーリング領域１２などの、基板の１つ以上の画成領域が、所与の時間にエネルギー源２０からの放射に曝される。一態様では、基板１０の複数のエリアが、エネルギー源２０から裏側表面９０１を介して送出された所望量のエネルギーに順次曝されて、基板の所望の領域の優先的溶解をもたらす。一態様では、アニーリング領域１２は、基板１０の上部表面９０２に形成されているダイ（例えば、図１の項目番号１３）や半導体デバイスのサイズに一致するようにサイズ設定されている。一態様では、アニーリング領域１２の境界は、各ダイの境界を画成する「カーフ」または「スクライブ」ライン内に適合するように整列およびサイズ設定されている。従って、エネルギー源２０からのエネルギーへの様々な量の暴露によるプロセス変動量は最小化されるが、これは、順次配置されるアニーリング領域１２間の重複が最小化可能であるためである。一例では、アニーリング領域１２は、約２２ｍｍ×約３３ｍｍのサイズの矩形領域である。
[0097]一実施形態では、基板１０は、基板１０の裏側表面９０１にエネルギー源２０から送出されたエネルギーを受け取らせる開口９１２を有する基板サポート９１０に形成されている基板サポート領域９１１に位置決めされている。この構成では、領域９０３を加熱するためにエネルギー源２０から放出された放射「Ｂ」は、放射エネルギーの一部を吸収するように適合されている。エネルギー源２０は概して、電磁エネルギーを送出して基板表面のある所望の領域を優先的に溶解するように適合されている。通常の電磁エネルギー源は、光学放射源（例えば、レーザー）、電子ビーム源、イオンビーム源および／またはマイクロ波エネルギー源を含むがこれらに制限されない。一態様では、基板１０は、所望の期間に１つ以上の適切な波長で放射するレーザーからのエネルギーパルスに曝される。一態様では、エネルギー源２０からのエネルギーパルスは、アニーリング領域１２全体に送出されたエネルギー量および／またはパルス周期にわたって送出されたエネルギー量が最適化されて、ある所望のエリアの優先的溶解を高めるように調整される。一態様では、レーザーの波長は、放射の相当部分が基板１０に配置されているシリコン層で吸収されるように調節される。シリコン含有基板で実行されたレーザーアニーリングプロセスについて、放射の波長は通常約８００ｎｍ未満であるが、遠紫外線（ＵＶ）、赤外線（ＩＲ）または他の望ましい波長で送出可能である。いずれの場合も、アニーリングプロセスは概して、例えば約１秒未満の程度の比較的短時間に基板の所与の領域で生じる。
[0098]一態様では、エネルギー源２０からの放射の波長は、基板が形成されるバルク材料が、入射放射の暴露によって優先的に溶解される上部表面９０２付近のエリアよりも入射放射に対してより透過的であるように選択される。一態様では、優先的に溶解される領域は、注入プロセス中に作成されるドーパント材料やイオン化結晶ダメージ（例えば、結晶欠陥、フレンケル欠陥、空乏）などの、基板の裏側を介して送出された多量のエネルギーを吸収する材料を含有する。一般的に、ドーパント材料はホウ素、リン、または半導体処理で使用された他の汎用ドーパント材料であってもよい。一実施形態では、基板が形成されるバルク材料はシリコン含有材料であり、放射される放射線の波長は約１マイクロメーターより大きい。別の態様では、エネルギー源２０は、およそ９．４〜１０．６マイクロメーターに集中する主要波長帯域幅を放射するように適合されているＣＯ２レーザーを含有する。さらに別の態様では、エネルギー源２０は赤外線領域に波長を送出するように適合されており、これは概して約７５０ｎｍ〜約１ｍｍである。
[0099]一実施形態では、吸収コーティング（図示せず）が基板１０のアニーリング領域に配置されているため、基板の裏側を介して送出される入射放射は、基板を通過する前に吸収されることが可能である。一態様では、吸収コーティングは、チタン、窒化チタン、タンタルまたは他の適切な金属材料などの金属である。別の態様では、吸収コーティングはシリコンカーバイド材料、アモルファス炭素材料、または半導体デバイス製造で普通使用される他の適切な材料である。
[0100]一実施形態では、光の２つの波長が基板の所望の領域に送出されるため、光の第１の波長は所望のアニーリング領域に見られるドーパントや他のイオン化結晶ダメージから基板の自由キャリア（例えば、電子や正孔）を生成するために使用され、この生成された自由キャリアは、第２の波長で基板の裏側を介して送出されたエネルギーを吸収する。一態様では、第１の波長は「緑色光」（例えば、約４９０ｎｍ〜約５７０ｎｍ）の波長および／またはより短い波長である。一実施形態では、第１の波長は所望の電力密度（Ｗ／ｃｍ２）で、図９に示されているエネルギー源２０から基板の反対側にある第２の源９２０から基板の所望の領域に送出される。別の実施形態では、２つの波長（例えば、第１および第２の波長）は基板の裏側を介して源２０から送出される。さらに別の実施形態では、所望の電力密度（Ｗ／ｃｍ２）の２つの波長（例えば、第１および第２の波長）は基板の裏側を介して２つの個別電磁放射源（図示せず）から送出される。
[0101]上記は本発明の実施形態を目的としているが、本発明の他のさらなる実施形態はこの基本的範囲から逸脱することなく考案可能であり、またこの範囲は以下の請求項で判断される。

Claims (6)

  1. 基板を熱処理する方法であって、
    修正されている１つ以上の第１の領域を有する基板を提供して、前記１つ以上の第１の領域の各々の内に含有されている第１の材料の融点が前記基板の第２の領域内に含有されている材料より低い温度で溶解するステップであって、前記第２の領域および前記１つ以上の第１の領域の各々は概して前記基板の表面に隣接しており、前記１つ以上の第１の領域は前記第１の材料から形成され、前記１つ以上の第１の領域の修正が合金を形成するために前記第１の材料を合金材料により合金にすることを含み、前記合金が前記１つ以上の第１の領域の融点を低くするために形成されるステップと、
    前記基板の前記表面にコーティングを堆積するステップであって、前記コーティングが前記基板の前記表面と異なる吸収および反射係数を有するステップと、
    概して前記第１の領域の各々または前記第２の領域に隣接している前記基板の前記表面から前記コーティングの一部を選択的に除去するステップと、
    前記１つ以上の第１の領域および前記第２の領域を含有する前記基板の前記表面上の１つ以上のアニーリング領域に多量の電磁エネルギーを送出するステップであって、前記多量の電磁エネルギーが前記１つ以上の第１の領域内の前記材料を優先的に溶解し、前記１つ以上のアニーリング領域が、前記１つ以上の第１の領域および前記第２の領域の各領域の境界内に適合するように整列およびサイズ設定されるステップと、を備える方法。
  2. 前記合金材料が、ゲルマニウム、ヒ素、ガリウム、炭素、錫およびアンチモンからなる群より選択される、請求項１に記載の方法。
  3. 基板を熱処理する方法であって、
    基板サポートに基板を位置決めするステップであって、前記基板が、第１の領域および第２の領域を含有する前記基板の表面に形成されている複数の特徴部を有し、前記第１の領域は第１の材料から形成され、前記第１の領域が合金を形成するために前記第１の材料を合金材料により合金にすることにより修正され、前記合金が前記第１の領域の融点を低くするために形成されるステップと、
    前記第１および第２の領域にコーティングを堆積するステップであって、前記コーティングの少なくとも一部が、ケイフッ化ガラス（ＦＳＧ）、アモルファス炭素、二酸化シリコン、シリコンカーバイド、シリコン炭素ゲルマニウム合金（ＳｉＣＧｅ）、チタン（Ｔｉ）、窒化チタン（ＴｉＮ）、タンタル（Ｔａ）、コバルト（Ｃｏ）、ルテニウム（Ｒｕ）または炭窒化シリコン（ＳｉＣＮ）を含有するステップと、
    前記第１の領域の前記コーティングの厚さが所望の厚さを有するように前記コーティングの一部を除去するステップであって、前記コーティングの一部を除去した後の前記基板表面全体の平均熱容量が概して均一であるステップと、
    前記第１の領域および前記第２の領域を含有する１つ以上のアニーリング領域に多量の電磁エネルギーを送出するステップであって、前記多量の電磁エネルギーが前記第１の領域内の前記材料を溶解させ、前記１つ以上のアニーリング領域が、前記１つ以上の第１の領域および前記第２の領域の各領域の境界内に適合するように整列およびサイズ設定されるステップと、を備える方法。
  4. 前記合金材料が、ゲルマニウム、ヒ素、ガリウム、炭素、錫およびアンチモンからなる群より選択される、請求項３に記載の方法。
  5. 基板を熱処理する方法であって、
    前記基板の表面に形成されている第１の特徴部および第２の特徴部を有する前記基板を提供するステップであって、前記第２の特徴部が第１の領域および第２の領域を含有し、前記第１の領域は第１の材料から形成され、前記第１の領域が合金を形成するために前記第１の材料を合金材料により合金にすることにより修正され、前記合金が前記第１の領域の融点を低くするために形成されるステップと、
    基板サポートに前記基板を位置決めするステップと、
    前記第１および第２の特徴部にコーティングを堆積するステップであって、前記コーティングの少なくとも一部が、ケイフッ化ガラス（ＦＳＧ）、アモルファス炭素、二酸化シリコン、シリコンカーバイド、シリコン炭素ゲルマニウム合金（ＳｉＣＧｅ）、チタン（Ｔｉ）、窒化チタン（ＴｉＮ）、タンタル（Ｔａ）、コバルト（Ｃｏ）、ルテニウム（Ｒｕ）または炭窒化シリコン（ＳｉＣＮ）を含有するステップと、
    前記コーティングが前記第２の領域に配置され、かつ前記第１の特徴部の表面が曝されるように前記コーティングの一部を除去するステップと、
    前記第１の特徴部および前記第２の特徴部を含有するエリアに多量の電磁エネルギーを送出するステップであって、前記多量の電磁エネルギーが前記第２の特徴部の前記第１の領域内の前記合金を溶解させ、前記エリアが、前記第１の領域および第２の領域の各領域の境界内に適合するように整列およびサイズ設定されるステップと、を備える方法。
  6. 前記合金材料が、ゲルマニウム、ヒ素、ガリウム、炭素、錫およびアンチモンからなる群より選択される、請求項５に記載の方法。
JP2013231220A 2006-03-08 2013-11-07 基板に形成された熱処理構造用の方法および装置 Expired - Fee Related JP5931039B2 (ja)

Applications Claiming Priority (8)

Application Number Priority Date Filing Date Title
US78074506P 2006-03-08 2006-03-08
US60/780,745 2006-03-08
US11/459,847 2006-07-25
US11/459,856 2006-07-25
US11/459,856 US20070212859A1 (en) 2006-03-08 2006-07-25 Method of thermal processing structures formed on a substrate
US11/459,852 US20070221640A1 (en) 2006-03-08 2006-07-25 Apparatus for thermal processing structures formed on a substrate
US11/459,852 2006-07-25
US11/459,847 US7569463B2 (en) 2006-03-08 2006-07-25 Method of thermal processing structures formed on a substrate

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2008558449A Division JP5558006B2 (ja) 2006-03-08 2007-02-23 基板に形成された熱処理構造用の方法および装置

Publications (2)

Publication Number Publication Date
JP2014060423A JP2014060423A (ja) 2014-04-03
JP5931039B2 true JP5931039B2 (ja) 2016-06-08

Family

ID=40494875

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013231220A Expired - Fee Related JP5931039B2 (ja) 2006-03-08 2013-11-07 基板に形成された熱処理構造用の方法および装置

Country Status (4)

Country Link
US (6) US20070221640A1 (ja)
JP (1) JP5931039B2 (ja)
CN (2) CN101395712B (ja)
TW (3) TWI521571B (ja)

Families Citing this family (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070221640A1 (en) 2006-03-08 2007-09-27 Dean Jennings Apparatus for thermal processing structures formed on a substrate
US7659187B2 (en) * 2006-11-03 2010-02-09 Applied Materials, Inc. Method of forming PN junctions including a post-ion implant dynamic surface anneal process with minimum interface trap density at the gate insulator-silicon interface
US8017182B2 (en) * 2007-06-21 2011-09-13 Asm International N.V. Method for depositing thin films by mixed pulsed CVD and ALD
US7825441B2 (en) * 2007-06-25 2010-11-02 International Business Machines Corporation Junction field effect transistor with a hyperabrupt junction
US9498845B2 (en) 2007-11-08 2016-11-22 Applied Materials, Inc. Pulse train annealing method and apparatus
US7800081B2 (en) * 2007-11-08 2010-09-21 Applied Materials, Inc. Pulse train annealing method and apparatus
US20090120924A1 (en) * 2007-11-08 2009-05-14 Stephen Moffatt Pulse train annealing method and apparatus
US7754518B2 (en) * 2008-02-15 2010-07-13 Applied Materials, Inc. Millisecond annealing (DSA) edge protection
US20100075499A1 (en) * 2008-09-19 2010-03-25 Olsen Christopher S Method and apparatus for metal silicide formation
US8372667B2 (en) * 2009-04-20 2013-02-12 Applied Materials, Inc. Fiber laser substrate processing
TWI459444B (zh) * 2009-11-30 2014-11-01 Applied Materials Inc 在半導體應用上的結晶處理
US20110177665A1 (en) * 2010-01-21 2011-07-21 Chan-Lon Yang Thermal process
CN102142365A (zh) * 2010-01-28 2011-08-03 联华电子股份有限公司 热处理制作工艺
KR102143469B1 (ko) * 2010-07-27 2020-08-11 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
US8569187B2 (en) 2011-06-24 2013-10-29 Applied Materials, Inc. Thermal processing apparatus
TW201310551A (zh) * 2011-07-29 2013-03-01 Applied Materials Inc 熱處理基材的方法
JP5820766B2 (ja) * 2012-05-16 2015-11-24 信越化学工業株式会社 フォトマスクブランクの製造方法、フォトマスクブランク、フォトマスク、および、パターン転写方法
TWI582837B (zh) * 2012-06-11 2017-05-11 應用材料股份有限公司 在脈衝式雷射退火中使用紅外線干涉技術之熔化深度測定
TWI614346B (zh) * 2012-11-28 2018-02-11 應用材料股份有限公司 熱處理方法及熱處理裝置
US8691598B1 (en) * 2012-12-06 2014-04-08 Ultratech, Inc. Dual-loop control for laser annealing of semiconductor wafers
US20140238958A1 (en) * 2013-02-28 2014-08-28 Ultratech, Inc. Systems and methods for material processing using light-emitting diodes
JP6008763B2 (ja) * 2013-03-13 2016-10-19 富士フイルム株式会社 有機半導体膜の形成方法
US9401274B2 (en) * 2013-08-09 2016-07-26 Taiwan Semiconductor Manufacturing Company Limited Methods and systems for dopant activation using microwave radiation
US9012315B2 (en) * 2013-08-09 2015-04-21 Taiwan Semiconductor Manufacturing Company Limited Methods and systems for dopant activation using microwave radiation
US9443728B2 (en) 2013-08-16 2016-09-13 Applied Materials, Inc. Accelerated relaxation of strain-relaxed epitaxial buffers by use of integrated or stand-alone thermal processing
US9178088B2 (en) * 2013-09-13 2015-11-03 Tsmc Solar Ltd. Apparatus and methods for fabricating solar cells
DE102013224693A1 (de) * 2013-12-02 2015-06-03 Eos Gmbh Electro Optical Systems Verfahren zur beschleunigten Herstellung von Objekten mittels generativer Fertigung
TW201528379A (zh) * 2013-12-20 2015-07-16 Applied Materials Inc 雙波長退火方法與設備
US9349609B2 (en) * 2014-03-31 2016-05-24 Globalfoundries Inc. Semiconductor process temperature optimization
US20150287824A1 (en) * 2014-04-03 2015-10-08 GlobalFoundries, Inc. Integrated circuits with stressed semiconductor substrates and processes for preparing integrated circuits including the stressed semiconductor substrates
US9518934B2 (en) * 2014-11-04 2016-12-13 Kla-Tencor Corp. Wafer defect discovery
TWI564099B (zh) 2014-12-24 2017-01-01 財團法人工業技術研究院 複合光束產生裝置及其用於粉體熔融或燒結的方法
CN106158668B (zh) * 2015-03-31 2019-08-13 旺宏电子股份有限公司 制造半导体装置的方法
JP2017055046A (ja) * 2015-09-11 2017-03-16 トヨタ自動車株式会社 半導体装置の製造方法
CN107644111B (zh) * 2016-07-22 2021-02-26 鸿之微科技（上海）有限公司 表面电子结构的计算方法及其系统
CN107470095B (zh) * 2017-09-05 2019-07-16 苏州威格尔纳米科技有限公司 一种防止衬底背面溶液扩散的平台
US11011394B2 (en) * 2017-11-21 2021-05-18 Taiwan Semiconductor Manufacturing Co., Ltd. System and method for annealing die and wafer
CN109378269B (zh) * 2018-10-08 2021-11-26 南开大学 一种对半导体表面过饱和掺杂且保持其晶格结构的制备方法
CN113169099A (zh) 2018-12-17 2021-07-23 应用材料公司 用于通过局部加热来控制蚀刻深度的方法
TW202236550A (zh) 2020-11-25 2022-09-16 美商應用材料股份有限公司 用於低溫處理的補充能量

Family Cites Families (128)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US588888A (en) * 1897-08-24 Storm dooe structure
US3633999A (en) * 1970-07-27 1972-01-11 Richard G Buckles Removing speckle patterns from objects illuminated with a laser
US4234356A (en) * 1979-06-01 1980-11-18 Bell Telephone Laboratories, Incorporated Dual wavelength optical annealing of materials
JPS5696835A (en) 1979-12-29 1981-08-05 Fujitsu Ltd Manufacture of semiconductor device
JPS5727035A (en) 1980-07-25 1982-02-13 Hitachi Ltd Manufacture of semiconductor device
US4390392A (en) * 1980-09-16 1983-06-28 Texas Instruments Incorporated Method for removal of minute physical damage to silicon wafers by employing laser annealing
US4475027A (en) * 1981-11-17 1984-10-02 Allied Corporation Optical beam homogenizer
US4439245A (en) * 1982-01-25 1984-03-27 Rca Corporation Electromagnetic radiation annealing of semiconductor material
US4511220A (en) * 1982-12-23 1985-04-16 The United States Of America As Represented By The Secretary Of The Air Force Laser target speckle eliminator
US4619508A (en) * 1984-04-28 1986-10-28 Nippon Kogaku K. K. Illumination optical arrangement
GB8515814D0 (en) 1985-06-21 1985-07-24 British Telecomm Fabrication of optical waveguides
US5753542A (en) * 1985-08-02 1998-05-19 Semiconductor Energy Laboratory Co., Ltd. Method for crystallizing semiconductor material without exposing it to air
US4744615A (en) 1986-01-29 1988-05-17 International Business Machines Corporation Laser beam homogenizer
US4849371A (en) * 1986-12-22 1989-07-18 Motorola Inc. Monocrystalline semiconductor buried layers for electrical contacts to semiconductor devices
JPH0786647B2 (ja) * 1986-12-24 1995-09-20 株式会社ニコン 照明装置
JPS6439723A (en) * 1987-08-06 1989-02-10 Seiko Epson Corp Selectively heating method for substrate
US5307207A (en) 1988-03-16 1994-04-26 Nikon Corporation Illuminating optical apparatus
US4953982A (en) * 1988-07-20 1990-09-04 Applied Materials, Inc. Method and apparatus for endpoint detection in a semiconductor wafer etching system
US5182170A (en) * 1989-09-05 1993-01-26 Board Of Regents, The University Of Texas System Method of producing parts by selective beam interaction of powder with gas phase reactant
US5109465A (en) * 1990-01-16 1992-04-28 Summit Technology, Inc. Beam homogenizer
US5061025A (en) * 1990-04-13 1991-10-29 Eastman Kodak Company Hologon scanner with beam shaping stationary diffraction grating
US5224200A (en) 1991-11-27 1993-06-29 The United States Of America As Represented By The Department Of Energy Coherence delay augmented laser beam homogenizer
US5233460A (en) 1992-01-31 1993-08-03 Regents Of The University Of California Method and means for reducing speckle in coherent laser pulses
US5328785A (en) * 1992-02-10 1994-07-12 Litel Instruments High power phase masks for imaging systems
JPH06140704A (ja) 1992-10-26 1994-05-20 Mitsubishi Electric Corp レーザ光照射装置
JP3431647B2 (ja) * 1992-10-30 2003-07-28 株式会社半導体エネルギー研究所 半導体装置とその作製方法およびメモリ装置の作製方法およびレーザードーピング処理方法
US5315427A (en) 1992-12-14 1994-05-24 Xerox Corporation Pair of binary diffraction optics for use in overfilled raster output scanning systems
US5316969A (en) * 1992-12-21 1994-05-31 Board Of Trustees Of The Leland Stanford Junior University Method of shallow junction formation in semiconductor devices using gas immersion laser doping
JPH06232069A (ja) * 1993-02-04 1994-08-19 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
KR100255689B1 (ko) * 1993-05-27 2000-05-01 윤종용 반도체 레이져 소자 및 그 제조방법
US5610733A (en) 1994-02-28 1997-03-11 Digital Optics Corporation Beam-homogenizer
JPH07249591A (ja) * 1994-03-14 1995-09-26 Matsushita Electric Ind Co Ltd 半導体薄膜のレーザーアニール方法及び薄膜半導体素子
US5453814A (en) * 1994-04-13 1995-09-26 Nikon Precision Inc. Illumination source and method for microlithography
JP3326654B2 (ja) 1994-05-02 2002-09-24 ソニー株式会社 表示用半導体チップの製造方法
US5866238A (en) * 1994-05-05 1999-02-02 Minolta Co., Ltd. Ferroelectric thin film device and its process
US5747245A (en) * 1994-06-14 1998-05-05 La Jolla Cancer Research Foundation Nucleic acids encoding Fas associated proteins and screening assays using same
JPH0837139A (ja) 1994-07-21 1996-02-06 Sony Corp 露光照明装置
FR2725766B1 (fr) * 1994-10-13 1997-01-10 Alliedsignal Europ Services Ensemble d'un element de friction, d'un ressort et d'un indicateur d'usure pour frein a disque de vehicule automobile
US5621529A (en) 1995-04-05 1997-04-15 Intelligent Automation Systems, Inc. Apparatus and method for projecting laser pattern with reduced speckle noise
US5654213A (en) * 1995-10-03 1997-08-05 Integrated Device Technology, Inc. Method for fabricating a CMOS device
US6051483A (en) * 1996-11-12 2000-04-18 International Business Machines Corporation Formation of ultra-shallow semiconductor junction using microwave annealing
US6555449B1 (en) * 1996-05-28 2003-04-29 Trustees Of Columbia University In The City Of New York Methods for producing uniform large-grained and grain boundary location manipulated polycrystalline thin film semiconductors using sequential lateral solidfication
US5699191A (en) * 1996-10-24 1997-12-16 Xerox Corporation Narrow-pitch beam homogenizer
US5852693A (en) 1996-11-26 1998-12-22 Ultratech Stepper, Inc. Low-loss light redirection apparatus
US5754278A (en) * 1996-11-27 1998-05-19 Eastman Kodak Company Image transfer illumination system and method
US6297135B1 (en) * 1997-01-29 2001-10-02 Ultratech Stepper, Inc. Method for forming silicide regions on an integrated device
US5888888A (en) 1997-01-29 1999-03-30 Ultratech Stepper, Inc. Method for forming a silicide region on a silicon body
US6387803B2 (en) 1997-01-29 2002-05-14 Ultratech Stepper, Inc. Method for forming a silicide region on a silicon body
JPH10253916A (ja) 1997-03-10 1998-09-25 Semiconductor Energy Lab Co Ltd レーザー光学装置
US6423585B1 (en) * 1997-03-11 2002-07-23 Semiconductor Energy Laboratory Co., Ltd. Heating treatment device, heating treatment method and fabrication method of semiconductor device
US5918140A (en) * 1997-06-16 1999-06-29 The Regents Of The University Of California Deposition of dopant impurities and pulsed energy drive-in
JPH11204788A (ja) * 1998-01-19 1999-07-30 Toshiba Corp 半導体装置およびその製造方法
US6246524B1 (en) * 1998-07-13 2001-06-12 Semiconductor Energy Laboratory Co., Ltd. Beam homogenizer, laser irradiation apparatus, laser irradiation method, and method of manufacturing semiconductor device
US5956603A (en) 1998-08-27 1999-09-21 Ultratech Stepper, Inc. Gas immersion laser annealing method suitable for use in the fabrication of reduced-dimension integrated circuits
KR20000048110A (ko) * 1998-12-15 2000-07-25 카네코 히사시 고체촬상장치 및 그 제조방법
US6265291B1 (en) * 1999-01-04 2001-07-24 Advanced Micro Devices, Inc. Circuit fabrication method which optimizes source/drain contact resistance
US6324195B1 (en) 1999-01-13 2001-11-27 Kaneka Corporation Laser processing of a thin film
US6191887B1 (en) 1999-01-20 2001-02-20 Tropel Corporation Laser illumination with speckle reduction
AU3193800A (en) * 1999-05-18 2000-12-05 Nikon Corporation Exposure method, illuminating device, and exposure system
US6348076B1 (en) * 1999-10-08 2002-02-19 International Business Machines Corporation Slurry for mechanical polishing (CMP) of metals and use thereof
KR100338768B1 (ko) * 1999-10-25 2002-05-30 윤종용 산화막 제거방법 및 산화막 제거를 위한 반도체 제조 장치
US6956878B1 (en) 2000-02-07 2005-10-18 Silicon Light Machines Corporation Method and apparatus for reducing laser speckle using polarization averaging
US6366308B1 (en) * 2000-02-16 2002-04-02 Ultratech Stepper, Inc. Laser thermal processing apparatus and method
US6300208B1 (en) 2000-02-16 2001-10-09 Ultratech Stepper, Inc. Methods for annealing an integrated device using a radiant energy absorber layer
US6825101B1 (en) 2000-03-27 2004-11-30 Ultratech, Inc. Methods for annealing a substrate and article produced by such methods
US6645838B1 (en) 2000-04-10 2003-11-11 Ultratech Stepper, Inc. Selective absorption process for forming an activated doped region in a semiconductor
US6570656B1 (en) * 2000-04-10 2003-05-27 Ultratech Stepper, Inc. Illumination fluence regulation system and method for use in thermal processing employed in the fabrication of reduced-dimension integrated circuits
US6274488B1 (en) * 2000-04-12 2001-08-14 Ultratech Stepper, Inc. Method of forming a silicide region in a Si substrate and a device having same
US6420264B1 (en) * 2000-04-12 2002-07-16 Ultratech Stepper, Inc. Method of forming a silicide region in a Si substrate and a device having same
US6388297B1 (en) * 2000-04-12 2002-05-14 Ultratech Stepper, Inc. Structure and method for an optical block in shallow trench isolation for improved laser anneal control
WO2001082346A1 (fr) * 2000-04-24 2001-11-01 Beijing Normal University Procede de fabrication d'un materiau en silicium sur isolant (soi)
US6376806B2 (en) * 2000-05-09 2002-04-23 Woo Sik Yoo Flash anneal
JP3578046B2 (ja) * 2000-05-16 2004-10-20 日産自動車株式会社 車速制御装置
US6635588B1 (en) 2000-06-12 2003-10-21 Ultratech Stepper, Inc. Method for laser thermal processing using thermally induced reflectivity switch
US6303476B1 (en) * 2000-06-12 2001-10-16 Ultratech Stepper, Inc. Thermally induced reflectivity switch for laser thermal processing
US6541353B1 (en) * 2000-08-31 2003-04-01 Micron Technology, Inc. Atomic layer doping apparatus and method
US6635541B1 (en) * 2000-09-11 2003-10-21 Ultratech Stepper, Inc. Method for annealing using partial absorber layer exposed to radiant energy and article made with partial absorber layer
US6479821B1 (en) 2000-09-11 2002-11-12 Ultratech Stepper, Inc. Thermally induced phase switch for laser thermal processing
US6365476B1 (en) * 2000-10-27 2002-04-02 Ultratech Stepper, Inc. Laser thermal process for fabricating field-effect transistors
JP2002141301A (ja) * 2000-11-02 2002-05-17 Mitsubishi Electric Corp レーザアニーリング用光学系とこれを用いたレーザアニーリング装置
US6576870B2 (en) * 2000-11-13 2003-06-10 Hannstar Display Corp. Apparatus with double laser beams for cutting two bonded glass substrates and method thereof
US6594446B2 (en) 2000-12-04 2003-07-15 Vortek Industries Ltd. Heat-treating methods and systems
US6486066B2 (en) * 2001-02-02 2002-11-26 Matrix Semiconductor, Inc. Method of generating integrated circuit feature layout for improved chemical mechanical polishing
EP1317766A1 (en) * 2001-02-12 2003-06-11 Hitachi Kokusai Electric Inc. Ultra fast rapid thermal processing chamber and method of use
US20020121094A1 (en) * 2001-03-02 2002-09-05 Vanhoudt Paulus Joseph Switch-mode bi-directional thermoelectric control of laser diode temperature
JP2002280323A (ja) 2001-03-16 2002-09-27 Semiconductor Energy Lab Co Ltd レーザ照射装置
US20020192914A1 (en) * 2001-06-15 2002-12-19 Kizilyalli Isik C. CMOS device fabrication utilizing selective laser anneal to form raised source/drain areas
JP2003059858A (ja) * 2001-08-09 2003-02-28 Sony Corp レーザアニール装置及び薄膜トランジスタの製造方法
US20030040130A1 (en) * 2001-08-09 2003-02-27 Mayur Abhilash J. Method for selection of parameters for implant anneal of patterned semiconductor substrates and specification of a laser system
US6594090B2 (en) * 2001-08-27 2003-07-15 Eastman Kodak Company Laser projection display system
US6777317B2 (en) 2001-08-29 2004-08-17 Ultratech Stepper, Inc. Method for semiconductor gate doping
US7063978B2 (en) * 2001-11-01 2006-06-20 3M Innovative Properties Company Coated film laminate having an electrically conductive surface
US7105048B2 (en) 2001-11-30 2006-09-12 Semiconductor Energy Laboratory Co., Ltd. Laser irradiation apparatus
US7026229B2 (en) * 2001-11-28 2006-04-11 Vartan Semiconductor Equipment Associates, Inc. Athermal annealing with rapid thermal annealing system and method
AU2002348835A1 (en) 2001-11-30 2003-06-10 Koninklijke Philips Electronics N.V. Method of manufacturing a semiconductor device
US6577429B1 (en) 2002-01-15 2003-06-10 Eastman Kodak Company Laser projection display system
JP2003229568A (ja) 2002-02-04 2003-08-15 Hitachi Ltd 半導体装置の製造方法および半導体装置
US6849831B2 (en) * 2002-03-29 2005-02-01 Mattson Technology, Inc. Pulsed processing semiconductor heating methods using combinations of heating sources
US6987240B2 (en) * 2002-04-18 2006-01-17 Applied Materials, Inc. Thermal flux processing by scanning
US7005601B2 (en) * 2002-04-18 2006-02-28 Applied Materials, Inc. Thermal flux processing by scanning
US20040108588A1 (en) * 2002-09-24 2004-06-10 Cookson Electronics, Inc. Package for microchips
US7154066B2 (en) * 2002-11-06 2006-12-26 Ultratech, Inc. Laser scanning apparatus and methods for thermal processing
US6747245B2 (en) 2002-11-06 2004-06-08 Ultratech Stepper, Inc. Laser scanning apparatus and methods for thermal processing
US7097709B2 (en) * 2002-11-27 2006-08-29 Mitsubishi Denki Kabushiki Kaisha Laser annealing apparatus
DE602004020538D1 (de) * 2003-02-28 2009-05-28 Semiconductor Energy Lab Verfahren und Vorrichtung zur Laserbestrahlung, sowie Verfahren zur Herstellung von Halbleiter.
US6844250B1 (en) 2003-03-13 2005-01-18 Ultratech, Inc. Method and system for laser thermal processing of semiconductor devices
US6936505B2 (en) * 2003-05-20 2005-08-30 Intel Corporation Method of forming a shallow junction
JP2004363355A (ja) * 2003-06-05 2004-12-24 Hitachi Ltd 半導体装置及びその製造方法
US7098155B2 (en) 2003-09-29 2006-08-29 Ultratech, Inc. Laser thermal annealing of lightly doped silicon substrates
US7148159B2 (en) * 2003-09-29 2006-12-12 Ultratech, Inc. Laser thermal annealing of lightly doped silicon substrates
US6911376B2 (en) * 2003-10-01 2005-06-28 Wafermasters Selective heating using flash anneal
ATE455366T1 (de) * 2003-10-17 2010-01-15 Imec Verfahren zur herstellung eines halbleitersubstrats mit einer schichtstruktur von aktivierten dotierungsstoffen
JP4700324B2 (ja) 2003-12-25 2011-06-15 シルトロニック・ジャパン株式会社 半導体基板の製造方法
US7145104B2 (en) * 2004-02-26 2006-12-05 Ultratech, Inc. Silicon layer for uniformizing temperature during photo-annealing
US7049544B2 (en) * 2004-03-26 2006-05-23 Ultratech, Inc. Beamsplitter for high-power radiation
ATE518258T1 (de) 2004-04-27 2011-08-15 Creator Technology Bv Verfahren zur bildung eines organischen halbleiterbauelements durch eine schmelztechnik
JP2006024735A (ja) * 2004-07-08 2006-01-26 Seiko Instruments Inc 半導体膜の結晶化方法、及び、表示装置の製造方法
TW200605229A (en) * 2004-07-28 2006-02-01 Adv Lcd Tech Dev Ct Co Ltd Method of manufacturing semiconductor device
JPWO2006013898A1 (ja) * 2004-08-04 2008-05-01 松下電器産業株式会社 半導体装置の製造方法
JP4763983B2 (ja) * 2004-08-09 2011-08-31 シャープ株式会社 光変調素子、結晶化装置、結晶化方法、薄膜半導体基板の製造装置、薄膜半導体基板の製造方法、薄膜半導体装置、薄膜半導体装置の製造方法、表示装置及び位相シフタ
US7438468B2 (en) * 2004-11-12 2008-10-21 Applied Materials, Inc. Multiple band pass filtering for pyrometry in laser based annealing systems
US20070196011A1 (en) * 2004-11-22 2007-08-23 Cox Damon K Integrated vacuum metrology for cluster tool
EP1708008B1 (en) * 2005-04-01 2011-08-17 Semiconductor Energy Laboratory Co., Ltd. Beam homogenizer and laser irradition apparatus
US7135392B1 (en) 2005-07-20 2006-11-14 Applied Materials, Inc. Thermal flux laser annealing for ion implantation of semiconductor P-N junctions
US7312148B2 (en) * 2005-08-08 2007-12-25 Applied Materials, Inc. Copper barrier reflow process employing high speed optical annealing
JP2007110064A (ja) 2005-09-14 2007-04-26 Ishikawajima Harima Heavy Ind Co Ltd レーザアニール方法及び装置
US20070080141A1 (en) * 2005-10-07 2007-04-12 Applied Materials, Inc. Low-voltage inductively coupled source for plasma processing
US20070221640A1 (en) 2006-03-08 2007-09-27 Dean Jennings Apparatus for thermal processing structures formed on a substrate

Also Published As

Publication number Publication date
US10840100B2 (en) 2020-11-17
TW201432797A (zh) 2014-08-16
US10141191B2 (en) 2018-11-27
TWI446452B (zh) 2014-07-21
US7569463B2 (en) 2009-08-04
US8518838B2 (en) 2013-08-27
TWI521571B (zh) 2016-02-11
US20070221640A1 (en) 2007-09-27
JP2014060423A (ja) 2014-04-03
CN101395712A (zh) 2009-03-25
US20190139773A1 (en) 2019-05-09
CN101395712B (zh) 2013-06-12
US20070212859A1 (en) 2007-09-13
TW201216369A (en) 2012-04-16
CN103295896A (zh) 2013-09-11
TW200741881A (en) 2007-11-01
CN103295896B (zh) 2016-01-20
US20100323532A1 (en) 2010-12-23
US20070218644A1 (en) 2007-09-20
TWI463568B (zh) 2014-12-01
US20120145684A1 (en) 2012-06-14

Similar Documents

Publication Publication Date Title
JP5931039B2 (ja) 基板に形成された熱処理構造用の方法および装置
KR100696921B1 (ko) 레이저 방사에 노출될 때 반도체 워크피스의 처리 영역으로 전달되는 열량을 제어하는 방법
JP5273894B2 (ja) レーザ熱加工用の熱誘導位相切替
US6383956B2 (en) Method of forming thermally induced reflectivity switch for laser thermal processing
CN107123597B (zh) 脉冲序列退火方法和设备
JP2017212450A (ja) パルス列アニーリング方法および装置
US8247317B2 (en) Methods of solid phase recrystallization of thin film using pulse train annealing method
JP5558006B2 (ja) 基板に形成された熱処理構造用の方法および装置
US11195732B2 (en) Low thermal budget annealing

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140106

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20141113

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150106

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20150406

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20150507

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150605

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160329

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160426

R150 Certificate of patent or registration of utility model

Ref document number: 5931039

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees