CN101395712A - 用于热处理衬底上形成的结构的方法和装置 - Google Patents

用于热处理衬底上形成的结构的方法和装置 Download PDF

Info

Publication number
CN101395712A
CN101395712A CNA2007800081420A CN200780008142A CN101395712A CN 101395712 A CN101395712 A CN 101395712A CN A2007800081420 A CNA2007800081420 A CN A2007800081420A CN 200780008142 A CN200780008142 A CN 200780008142A CN 101395712 A CN101395712 A CN 101395712A
Authority
CN
China
Prior art keywords
substrate
area
electromagnetic energy
described substrate
pulse
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2007800081420A
Other languages
English (en)
Other versions
CN101395712B (zh
Inventor
A·马耀
M·杨
A·巴拉克里希纳
P·凯里
D·詹宁斯
S·莫法特
W·谢弗
A·N·雷纳
T·N·托马斯
A·M·亨特
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Applied Materials Inc
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Priority to CN201310180448.1A priority Critical patent/CN103295896B/zh
Priority claimed from PCT/US2007/062672 external-priority patent/WO2007103643A2/en
Publication of CN101395712A publication Critical patent/CN101395712A/zh
Application granted granted Critical
Publication of CN101395712B publication Critical patent/CN101395712B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H01L29/0653—Dielectric regions, e.g. SiO2 regions, air gaps adjoining the input or output region of a field-effect device, e.g. the source or drain region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66659—Lateral single gate silicon transistors with asymmetry in the channel direction, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67115—Apparatus for thermal treatment mainly by radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823418—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Ceramic Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Recrystallisation Techniques (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

本发明一般描述用来在衬底的预期区域上执行退火处理的一种或多种设备及多种方法。在一实施例中，传送一定量的能量至衬底表面以优先熔化衬底的某些预期区域，以去除先前处理步骤造成的不需要的损害，而使掺杂剂更均匀地分布在衬底的各个区域内，和/或活化衬底的各个区域。因为掺杂剂原子在衬底的熔化区内的扩散速率以及溶解度增加，所以该优先熔化处理使这些掺杂剂可更均匀地分布在熔化区内。因而熔化区的创建容许：1)这些掺杂剂原子更均匀地重新分布，2)去除先前处理步骤中所造成的缺陷，以及3)形成具有超陡峭(hyper－abrupt)掺杂剂浓度的区域。

Description

用于热处理衬底上形成的结构的方法和装置
发明背景
技术领域
本发明的实施例一般涉及一种制造半导体器件的方法，尤其涉及一种热处理衬底的方法。
相关技术的描述
集成电路(IC)市场持续需求更大的存储器容量、更快速的开关速度、以及更小的特征尺寸。业界对于这些需求所采取的主要措施之一是从在大的熔炉内的批处理硅晶片改变为在小的处理室内的单一晶片处理。
在此种单一晶片处理期间，通常会将晶片加热至高温，从而可在该晶片内限定的多个IC器件中进行各种化学及物理反应。特别重要的是，IC器件的良好的电性能需要退火植入区。退火会从先前制作为非晶质的晶片区域重新产生更加结晶化的结构，并藉由将其原子并入该衬底或晶片的晶格内来活化掺杂剂。热处理，例如退火，需要在短时间内提供相对大量的热能给该晶片，并且之后快速冷却该晶片以终止热处理。目前使用的热处理的例子包含快速热处理(RTP)以及脉冲(尖峰)退火。虽然此类处理广为使用，但目前的技术并非是最理想的。其倾向使晶片温度攀升过于缓慢并且使晶片暴露在高温下过久。这些问题随着晶片大小增加、开关速度增加、及/或特征尺寸减小而变得更严重。
一般来说，这些热处理在根据预定热配方的控制条件下加热衬底。这些热配方基本上包括：该半导体衬底必须被加热至一温度；温度的改变速率，即温度上升和下降速率；以及该热处理系统维持在该特定温度下的时间。例如，热配方可能要求将该衬底从室温加热至1200℃或更高的多个不同温度，而其在各个不同温度下的处理时间高达60秒，或更多。
此外，为了满足某些目标，例如材料在不同半导体衬底区域之间的交互扩散最小，必须限制每一个半导体衬底承受高温的时间量。为了达到此目的，温度改变速率(包括温度上升及下降两者)较佳地都要高。换句话说，倾向于能够在尽可能短的时间内将该衬底的温度从低温修正至高温，反的亦然。
针对高温度改变速率的要求导致快速热处理(RTP)的发展，在此典型的升温速率范围在200至400℃/秒，与常规熔炉的5-15℃/分钟相比。典型的降温速率范围在80至150℃/秒。RTP的一个缺点在于其加热整个晶片，即使IC器件仅位于该硅晶片顶部数微米处。这限制了加热及冷却晶片的速度。此外，一旦整个晶片都处于高温，热就只能消散至周围空间或结构内。因此，现有技术中的RTP系统很难达到400℃/秒的升温速率以及150℃/秒的降温速率。
为了解决常规RTP型处理发生的某些问题，使用若干种扫描激光退火技术来使衬底表面退火。一般来说，这些技术传送固定的能量通量至衬底表面的一个小区域上，同时相对于传送至该小区域的能量移动、或扫描衬底。因为严格的均匀度要求以及最小化衬底表面上扫描区域的部分重迭的复杂度，此类处理在热处理形成于衬底表面上的接触级器件上是无效的。
鉴于以上所述，需要一种以高升温及降温速率退火半导体衬底的方法。这会提供较小器件制造上的较佳控制，进而导致效能的增进。
发明内容
本发明一般提供一种热处理衬底的方法，包括：通过在一个或多个区域内设置第二材料来修正由第一材料形成的衬底内的一个或多个区域，第二其中以第二材料修正衬底内的一个或多个区域适于降低一个或多个区域内所含的第一材料的熔点；在衬底内的一个或多个区域内设置第三材料；以及传送一定量的电磁能量至衬底表面，其与一个或多个区域热连通，其中该一定量的电磁能量适于使一个或多个区域内的第一材料熔化。
本发明的实施例还提供一种热处理衬底的方法，包括：提供具有一个或多个经修正的第一区域的衬底，从而每一个第一区域内所含材料的熔点较衬底的一第二区域内所含材料的熔点来得低，其中该第二区域及每一个第一区域通常毗邻衬底表面；在衬底表面上沉积一涂层，其中该涂层具有与衬底表面不同的吸收及反射系数；从衬底的通常毗邻每一个第一区域或第二区域的表面除去一部分的涂层第二；以及传送一定量的电磁能量至该衬底表面上含有一个或多个第一区域及第二区域的地区，其中该一定量的电磁能量优先熔化一个或多个第一区域内的材料。
本发明的实施例还提供一种热处理半导体衬底的方法，包括：提供由一衬底材料形成的衬底；在衬底表面上形成由第一材料组成的埋藏区，其中第一材料具有第一热传导系数；在埋藏区上沉积由第二材料组成的第二层，其中第二材料具有第二热传导系数；在衬底表面上形成一半导体器件，其中所形成的半导体器件的一部分含有第二层的一部分；以及传送一定量的电磁能量至衬底的与第二层热连通的表面第二，其中该电磁能量适于使第二材料的与埋藏区热连通的部分达到其熔点。
本发明的实施例还提供一种热处理衬底的方法，包括：将衬底置于衬底支撑件上，其中衬底具有在衬底表面上形成的多个特征结构，而衬底表面含有第一区域以及第二区域；在第一及第二区域上沉积一涂层，其中形成该涂层的材料具有预期热容；除去一部分的涂层，以使第一区域上的涂层具有预期厚度，其中在除去一部分的涂层之后该衬底表面上的均匀热容通常是均匀的；以及传送一定量的电磁能量至含有该第一区域及该第二区域的地区，其中该一定量的电磁能量使第一区域内的材料熔化。
本发明的实施例还提供一种热处理衬底的方法，包括：提供一衬底，其具有形成在衬底表面上的第一特征结构及第二特征结构，其中该第二特征结构含有第一区域及第二区域；将衬底置于衬底支撑件上；在第一及第二特征结构上沉积一涂层；除去一部分的涂层，以使该涂层设置在该第二区域上，并且暴露出该第一特征结构的表面；以及传送一定量的电磁能量至含有该第一特征结构及该第二特征结构的地区，其中该一定量的电磁能量使该第二特征结构的第一区域内的材料熔化。
本发明的实施例还提供一种热处理衬底的方法，包含：以一种或多种预期波长传送第一量的电磁能量至衬底后表面，以使通常毗邻该衬底前表面的一个或多个区域内的材料熔化，其中该后表面及该前表面位于该衬底的相反侧，并且该衬底之前表面包含形成在其上的一个或多个半导体器件。
本发明的实施例还提供一种热处理衬底的方法，包含：传送第一量的电磁能量至衬底表面上的第一区域，其中该第一量的电磁能量使第一区域内的衬底材料熔化，并且使该结晶衬底材料变为非晶质；在该非晶质的第一区域内植入第二材料；以及传送第二量的电磁能量至第一区域，其中第二量的电磁能量使第一区域内的材料熔化。
本发明的实施例还提供一种热处理半导体衬底的设备，包括：衬底支撑件，具有一衬底支撑表面；加热元件，其适于加热设置在该衬底支撑件上的衬底；以及强光源，其适于传送一定量的辐射至设置在衬底支撑表面上的衬底表面上的一区域。
本发明的实施例还提供一种热处理半导体衬底的设备，包括：第一强光源，其适于传送第一量的能量至设置在衬底支撑表面上的衬底表面上的一区域；第二强光源，其适于传送第二量的能量至设置在衬底支撑表面上的衬底表面上的该区域；以及控制器，其适于监控传送至该衬底表面上的该区域的第一量的能量，并且控制传送该第一量及第二量的能量之间的时间，以及该第二量的能量的强度，以在该区域内达到预期温度。
本发明的实施例还提供一种热处理半导体衬底的设备，包括：衬底支撑件，具有衬底支撑表面以及形成在衬底支撑件内的一开口；以及第一光源，其适于透过形成在该衬底支撑件内的开口传送一定量的辐射至该衬底的第一地区，以及与衬底前表面相对的衬底后表面，其中衬底之前表面含有一个或多个形成在其上的半导体器件，并且该光线的量适于熔化包含在该第一地区内的一区域。
本发明的实施例还提供一种热处理衬底的方法，包括：将衬底放置在衬底支撑件上；以及传送多个电磁能量脉冲至衬底表面上的第一地区，其与衬底的第一区域热连通。其中传送多个电磁能量脉冲包括：传送第一电磁能量脉冲至衬底表面；传送第二电磁能量脉冲至衬底表面；以及调节第一脉冲起始及第二脉冲起始之间的时间，以使包含在第一区域内的材料熔化。
本发明的实施例还提供一种热处理衬底的方法，包括：将衬底放置在衬底支撑件上；以及传送电磁能量至衬底表面上，其与衬底的第一区域及第二区域热连通。其中传送电磁能量包括：以第一波长传送第一量的电磁能量，以优先熔化包含在第一区域内而非第二区域内的材料；以及以第二波长传送第二量的电磁能量，以优先熔化包含在第一区域内而非第二区域内的材料，其中传送第二量的电磁能量以及传送第一量的电磁能量的时间重迭。
本发明的实施例还提供一种热处理衬底的方法，包括：将衬底放置在衬底支撑件上；以及传送电磁能量至衬底表面上，其与衬底的第一区域及第二区域热连通，其中传送电磁能量包括：因变于时间调节电磁能量脉冲的波形，以优先熔化第一区域内所含的材料。
附图说明
因此可以详细了解上述本发明的特征的方式，即对简短地在前面概述过的本发明更明确的描述可以藉由参考实施例来得到，其中某些实施例在附图中示出。但是需要注意的是，附图仅示出本发明的一般实施例，因此不应被视为对其范围的限制，因为本发明可允许其它等效实施例。
图1示出能量源的等角视图，其适于投射一定量的能量至本发明一实施例中所述的衬底的限定区域上；
图2A-2F示出本发明一实施例中所述的衬底表面上的一区域的示意性侧视图；
图3A示出浓度对于本发明一实施例中的图2A所示的衬底的一区域内的深度的曲线图；
图3B示出浓度对于本发明一实施例中的图2B所示的衬底的一区域内的深度的曲线图；
图3C示出浓度对于本发明一实施例中的图2C所示的衬底的一区域内的深度的曲线图；
图4A-4G是本发明一实施例中所述的电磁能量脉冲的示意性示图；
图5A-5C示出本发明一实施例中所述的衬底表面上的一区域的示意性侧视图；
图6A示出在本发明一实施例中所述的衬底表面上形成一个或多个预期层的方法；
图6B-6D示出结合在此所述的一实施例中的图6A示出方法所述的衬底的一区域的示意性侧视图；
图6E示出在本发明一实施例中所述的衬底表面上形成一个或多个预期层的方法；
图6F-6G示出结合在此所述的一实施例中的图6E示出方法所述的衬底的一区域的示意性侧视图；
图7示出本发明一实施例中所述的衬底表面上的一区域的示意性侧视图；
图8示出本发明一实施例中所述的衬底表面上的一区域的示意性侧视图；
图9示出具有适于投射一定量的能量至本发明一实施例中所述的衬底的一限定区域上的能量源的系统的示意性侧视图。
具体实施方式
本发明一般来说改善在衬底上制造半导体器件的过程内所使用的植入退火步骤的性能。通常，本发明的方法可用来通过传送足够的能量至所选区域以使其再熔化然后凝固来优先退火所选的衬底区域。
一般来说，在此所用的“衬底”一词可由拥有某自然导电能力的材料或是可经修正以提供导电能力的材料形成。典型的衬底材料包括，但不限于，诸如硅(Si)及锗(Ge)的半导体，以及展现半导体特性的其它化合物。此类半导体化合物通常包括III-V族和II-VI族的化合物。代表性的III-V族半导体化合物包括，但不限于，砷化镓(GaAs)、磷化镓(GaP)、以及氮化镓(GaN)。一般来说，半导体衬底一词包括块体(bulk)半导体衬底以及具有沉积层在其上的衬底。为此，通过本发明方法处理的某些半导体衬底内的沉积层利用均相外延(例如，在硅层上的硅)或异相外延(例如，在硅层上的砷化镓)成长来形成。例如，本发明方法可与利用异相外延方法形成的砷化镓及氮化镓衬底并用。同样地，也可应用本发明方法在形成在绝缘衬底(例如，绝缘层上覆硅(SOI)衬底)上的相对较薄的结晶硅层上形成集成器件，例如薄膜晶体管(TFT)。
在本发明一实施例中，传送一定量的能量至该衬底的表面，以优先熔化该衬底的某些预期区域，以除去先前处理步骤造成的不需要的损害(例如，来自植入处理的晶体损伤)，使掺杂剂更均匀地分布在该衬底的各个区域内，和/或活化该衬底的各个区域。由于掺杂剂原子在该衬底的熔化区内有增加的扩散速率以及溶解度，因此该优先熔化处理使这些掺杂剂可更均匀地分布在该熔化区内。熔化区的创建因而容许：1)这些掺杂剂原子更均匀地重新分布，2)除去先前处理步骤造成的缺陷，以及3)形成具有超陡峭(hyper-abrupt)掺杂剂浓度的区域。具有超陡峭掺杂剂浓度的区域内的掺杂剂浓度梯度是非常大的(例如，<2纳米/十的浓度)，因为浓度在该器件中的不同区域间快速改变。
使用在此所述的技术容许形成掺杂剂浓度比常规器件高的结，这是因为所形成结的共同的负面特性(例如因为掺杂水平的提高而在该衬底材料内造成缺陷浓度的增加)可利用在此所述的处理技术而轻易地降低至可接受水平。较高的掺杂剂水平以及掺杂剂浓度的急遽改变可因而增加衬底各个区域的导电性，进而改善器件速度，而不会对器件产量造成负面影响，同时使得掺杂剂扩散进入该衬底的各个区域的情形最小化。所产生的较高掺杂剂浓度增加所形成器件的导电性并改善其性能。通常，用RTP处理形成的器件不会使用大于约1×1015原子/平方厘米的掺杂剂浓度，因为较高掺杂剂浓度无法在典型的RTP处理期间轻易地扩散进入该衬底的块体材料内，并且反而会造成掺杂剂原子的群集以及其它类型的缺陷。使用在此所述的一个或多个退火处理的实施例，可成功整合多得多的掺杂剂(高达5-10倍多的掺杂剂，即1×1016原子/平方厘米)至预期的衬底表面上，因为这些衬底区域经优先熔化，故这些掺杂剂会在这些液化区域固化之前更均匀地分布在该液体中。
图1示出本发明一实施例的等角视图，其中能量源20适于投射一定量的能量至该衬底10的限定区域，或是退火区域12上，以优先熔化该退火区域12内的某些预期区域。在一示例中，如图1所示地，仅有该衬底10的一个或多个限定区域，例如退火区域12，在任何时间点都暴露在来自该能量源20的照射下。在本发明的一方面中，该衬底10的多个区域顺序暴露在来自该能量源20的预期量的能量下，以使该衬底10的预期区域优先熔化。一般来说，该衬底表面上的这些区域可藉由相对于该电磁辐射源的输出移动该衬底(例如，常规的X/Y平移台、精密平移台)，和/或相对于该衬底移动该辐射源的输出来顺序暴露的。通常，使用一个或多个常规电性致动器17(例如，线性马达、导螺杆及伺服马达)来控制衬底10的移动及定位，而该致动器17可以是分离的精密平移台(未示出)的一部分。可用来支撑及定位该衬底10以及热交换器件15的常规精密平移台可从美国加州Rohnert Park的Parker Hannifin公司购得。
在一方面中，该退火区域12经调节大小以匹配形成在该衬底表面上的管芯13(例如，图1示出40个管芯)，或半导体器件(例如，记忆芯片)的大小。在一方面中，该退火区域12的边界经对准并调节大小以配合界定每一个管芯13的边界的切割线或划线10A。在一实施例中，在执行该退火处理之前，使用通常可在该衬底表面上找到的对准标记和其它常规技术将该衬底对准该能量源20的输出，从而该退火区域12可适当地与该管芯13对准。顺序安置退火区域12以使其仅在管芯13之间自然产生的未使用空间/边界处重迭，例如这些切割线，藉以降低该能量在该衬底上这些器件形成的地区内重迭的需要，因此减少这些重迭退火区域之间的处理结果的变化。此技术优于在该衬底表面上扫略激光能量的常规处理，因为其将重迭限制在管芯13之间的未使用空间，故严格控制相邻扫描区域的重迭的需要以确保该衬底预期区域上的均匀退火并不是问题。相对于使用遍布该衬底的所有地区的相邻重迭区域的常规扫描退火式方法，本发明将重迭限制在管芯13之间的未使用空间/边界也改善处理均匀度结果。因此，从该能量源20所传输的处理该衬底的关键区域的能量暴露量的不同所造成的处理变化量被最小化，这是因为顺序安置的退火区域12之间的任何传输能量的重迭可以最小化。在一示例中，每一个顺序安置的退火区域12的尺寸约22毫米乘约33毫米的矩形区域(例如，面积约726平方毫米)。在一方面中，形成在该衬底表面上的每一个顺序安置的退火区域12的面积介于约4平方毫米(例如，2毫米×2毫米)及约1000平方毫米(例如，25毫米×40毫米)之间。
该能量源20通常适于传输电磁能量，以优先融化该衬底表面的某些预期区域。典型的电磁能量源包括，但不限于，光学辐射源(例如激光)、电子束源、离子束源、及/或微波能量源。在一方面中，该衬底10暴露在来自激光的能量脉冲下，其以一个或多个适当波长发射光线一段预期时间。在一方面中，调整来自该能量源20的能量脉冲，使得传输至该退火区域12上的能量及/或在脉冲期间传输的能量最佳化，以增强某些预期地区的优先熔化。在一方面中，调整该激光的波长以使绝大部分的激光被设置在该衬底10上的硅层吸收。就对含硅衬底执行的激光退火处理而言，该激光光波长通常小于约800纳米，并且可以深紫外光(UV)、红外线(IR)或其它预期波长传送。在一实施例中，该能量源20是一强光源，例如激光，其适于以约500纳米和约11微米之间的波长传送辐射。在两种情况中，该退火处理一般在该衬底的给定区域上进行一段相对较短的时间，例如约一秒或更短的数量级。
在一方面中，传送至该衬底表面上的能量的量被配置成使融化深度不会超过该非晶质化植入步骤界定的非晶深度。较深的熔化深度便于掺杂剂从该掺杂的非晶层扩散进入未掺杂的熔化层。此种不预期的扩散会剧烈且不利地改变该半导体衬底上的电路的电特性。在某些退火处理中，能量被传送至衬底表面一段非常短的时间，以熔化该衬底表面至一明确界定的深度，例如少于0.5微米。确切深度由所制造的电子器件的尺寸决定。
退火处理期间衬底的温度控制
在一实施例中，在热处理期间藉由将该衬底10的表面设置为与一热交换器件15的衬底支撑表面16热接触来控制衬底温度可能是合乎需要的，如图1所示。该热交换器件15通常适于在退火处理之前或期间加热及/或冷却该衬底。在此设置中，该热交换器件15，例如可由加州圣塔克拉拉的应用材料公司取得的常规衬底加热器，其可用来改善该衬底退火区域的处理后特性。通常，该衬底10置于含有该热交换器件15的处理室(未示出)的一封闭处理环境内(未示出)。处理期间该衬底停留在其内的处理环境可被抽成真空或包含有惰性气体，其在处理期间具有低分压的不合需要的气体，例如氧气。
在一实施例中，可在执行该退火处理之前先预热该衬底，因此使得达到该熔点所需的能量可最小化，其可减少因为快速加热及冷却该衬底所引起的任何应力，并且可能也减少该衬底再固化地区的缺陷密度。在一方面中，该热交换器件15含有电阻加热元件15A及温度控制器15C，其适于加热设置在衬底支撑表面16上的衬底。该温度控制器15C与该控制器21通信(在以下讨论)。在一方面中，可能倾向于将该衬底预热至介于约20℃和约750℃之间的温度。在一方面中，当该衬底是由含硅材料形成时，可能倾向于将该衬底预热至介于约20℃和约500℃之间的温度。
在另一实施例中，可能倾向于在处理期间冷却该衬底，以减少由于该退火处理期间加诸于衬底的能量所造成的任何交互扩散及/或增加熔化之后的再成长速度以增加处理期间各个区域的非晶质化，例如结合图8所述地。在一配置中，该热交换器件15含有一个或多个流体通道15B及低温冷却器15D，其适于冷却设置在衬底支撑表面16上的衬底。在一方面中，常规低温冷却器15D与该控制器21通信，适于通过该一个或多个流体通道15B输送冷却流体。在一方面中，可能倾向于将该衬底冷却至介于约-240℃和约20℃之间的温度。
该控制器21(第1图)一般设计成便于在此所述的热处理技术的控制及自动化，并且通常可包括中央处理单元(CPU)(未示出)、存储器(未示出)、以及支持电路(或输入/输出)(未示出)。该CPU可以是工业装置中用来控制各种进程和硬件(例如，常规电磁辐射检测器、马达、激光硬件)以及监控进程(例如，衬底温度、衬底支撑温度、来自该脉冲激光的能量的量、检测器信号)的计算机处理器的任何形式的一种。该存储器(未示出)与该CPU连接，并且可以是一个或多种可轻易取得的存储器，例如随机存取存储器(RAM)、只读存储器(ROM)、软盘、硬盘、或任何其它类型的数字存储，本地或远程的。软件指令及数据可以编码并储存在该存储器内以指示该CPU。这些支持电路(未示出)也与该CPU连接，以利用常规方法支持该处理器。这些支持电路可包括常规高速缓存、电源、时钟电路、输入/输出电路、子系统、以及诸如此类。可由该控制器读取的程序(或计算机指令)判定可在衬底上执行哪些任务。较佳地，该程序是可由该控制器读取的软件，并包括程序代码以监视及控制该衬底位置、每一个电磁脉冲所传输的能量的量、一个或多个电磁脉冲的定时、因变于时间的每一个脉冲的强度及波长、该衬底的各个区域的温度、及其任何组合。
选择性熔化
在最小化所形成器件的各个区域之间的交互扩散、除去衬底材料中的缺陷、以及使掺杂剂更均匀地分布在该衬底的各个区域内的努力中，在该衬底的各个区域上执行一个或多个处理步骤，以使该些区域在该退火处理期间暴露于来自一能量源的能量下时优先熔化。此后将修正该衬底的第一区域的特性，以使第一、二区域在该退火处理期间都暴露在大约相同的能量下时，第一区域比该衬底的第二区域优先熔化，而上述的修正处理于下文中被描述为在这两个区域之间造成熔点反差。一般来说，可被修正以使该衬底的预期区域能够优先熔化的衬底特性包括：植入、趋入及/或共沉积该衬底预期区域内的一个或多个器件、在该衬底的限定区域造成物理损害，以及使所形成的器件结构最佳化以在该衬底的预期区域内产生熔点反差。于下文中将轮流探讨每一种修正处理。
图2A-2C示出在含有本发明一实施例的器件制造序列的不同阶段下的电子器件200的横截面图。图2A示出形成在衬底10表面205上的典型电子器件200的侧视图，而其具有两个掺杂区域201(例如掺杂区域201A-201B)(例如MOS器件的源极和漏极区域)、栅极215，以及栅极氧化层216。这些掺杂区域201A-201B通常藉由植入预期掺杂剂材料至该衬底10表面205内形成。一般来说，典型的n型掺杂剂(施体型物种)可包括砷(As)、磷(P)、及锑(Sb)，而典型的p型掺杂剂(受体型物种)可包括硼(B)、铝(Al)、及铟(In)，其被导入该半导体衬底10内以形成这些掺杂区域201A-201B。图3A标出作为深度的函数的掺杂剂材料浓度的示例(例如曲线C1)，而该深度从表面205开始沿着延伸通过该掺杂区域201A的路径203而进入该衬底10。该掺杂区域201A在该植入处理之后具有结深度D1，其可被定义为掺杂剂浓度降至可忽略量的位置。应注意，图2A-2F仅欲示出本发明的一些方面，而非旨在限制可利用在此所述的本发明的各个实施例形成的器件类型、结构类型、或器件区域。在一示例中，这些掺杂区域201(例如，MOS器件的源极或漏极区域)可相对于该栅极215(例如，MOS器件的栅极)的位置升高或降低，而不会脱离在此所述的本发明的范围。随着半导体器件大小缩小，形成在衬底10表面205上的电子器件200的结构构件的位置及几何形状可改变，以改善器件可制造性或器件性能。也应注意，仅针对单个掺杂区域201A的修正，如图2A-2E图所示地，并非旨在限制在此所述的本发明的范围，而仅意欲示出可如何运用本发明实施例来制造半导体器件。
图2B图示出图2A所示的电子器件200在一处理步骤期间的侧视图，其适于选择性修正该衬底10的不连续区域(例如，修正区210)的特性，在此情况中是含有单个掺杂区域201A的区域，以产生熔点反差。在执行该修正处理后，该修正区210和未修正区211之间会产生熔点反差。在一实施例中，该修正处理包括在该衬底表面上沉积一层时添加材料给该层，其中所并入的材料适于与该衬底材料形成合金而降低该修正区210内的区域202的熔点。在一方面中，所并入的材料在一外延层沉积处理期间加入该沉积层。
在另一实施例中，该修正处理包括植入(见图2B的“A”)适于与该衬底材料形成合金的材料以降低该修正区210内的区域202的熔点的步骤。在一方面中，该修正处理适于植入该合金形成材料至深度D2，如图2B所示。图3B示出作为深度函数的掺杂剂材料浓度(例如曲线C1)以及植入的合金形成材料浓度(例如曲线C2)的示例，而该深度从表面205开始沿着路径203通过该衬底10。在一方面中，其中该衬底10由含硅材料形成，并且可使用的植入合金形成材料包括，例如，锗(Ge)、砷(As)、镓(Ga)、碳(C)、锡(Sn)、以及锑(Sb)。一般来说，该合金形成材料可以是在该衬底基底材料的存在下加热时，使该修正区210内的区域202的熔点相对于这些未修正区211降低的任何材料。在一方面中，硅衬底区藉由添加约1％至约20％之间的锗来修正，以降低该修正和未修正区之间的熔点。相信添加这些浓度的锗会降低该修正区相对于这些未修正区的熔点约300℃。在一方面中，形成在硅衬底内的区域202包括锗(Ge)和碳(C)，因此会形成SixGeyCz合金而降低该区域202相对于这些未修正区211的熔点。在另一方面中，藉由添加约1％或更少的砷来修正硅衬底的一区域，以降低该修正及未修正区之间的熔点。
在另一实施例中，该修正处理包括在不同修正区内(例如修正区210)引发某些衬底10材料损伤，以损坏该衬底的结晶结构，因而使这些区域更加非晶质。引发该衬底结晶结构的损伤(例如破坏单晶硅衬底)会降低此区域相对于未受损伤区域的熔点，这是因为该衬底内的原子的键合结构改变，因而导致该两个区域之间的热力学性质差异。在一方面中，对于图2B的修正区210的损伤藉由以可对该衬底表面造成伤害的抛射物(projectile)来轰击该衬底10的表面205(见图2B的“A”)来执行。在一方面中，该抛射物是植入含硅衬底内的硅(Si)原子，以在该修正区210内造成该区域202的损伤。在另一方面中，对于该衬底材料的损伤利用植入处理、离子束或偏压等离子体以气体原子轰击该表面来产生，该气体原子例如氩(Ar)、氪(Kr)、氙(Xe)或甚至是氮(N2)，以造成该修正区210的区域202的损伤。在一方面中，该修正处理适于造成具有引发的损伤至深度D2处的区域202，如图2B所示。相信约5×1014及约1×1016/平方厘米之间的错位(dislocation)或空缺密度对于产生修正区210相对于未修正区211之间的熔点反差可能是有用的。在一方面中，图3B示出作为深度函数的掺杂剂材料浓度(例如，曲线C1)以及缺陷密度(例如，曲线C2)的示例，而该深度从表面205开始沿着路径203通过该衬底10。
应注意，虽然图2A-2B示出该修正处理在该掺杂处理之后执行的处理顺序，此处理顺序并不意欲限制在此所述的本发明的范围。例如，在一实施例中，倾向于在执行图2A所述的掺杂处理之前先执行图2B所述的修正处理。
图2C示出图2B所示的电子器件200的侧视图，其暴露在自能量源发出的辐射“B”下，例如来自激光的光学辐射。在此步骤期间，横贯该衬底10设置的这些修正区(例如，修正区210)和未修正区(例如，211)暴露在一定量的能量下，其导致这些修正区210内的区域202在施加辐射“B”的脉冲后选择性熔化并再固化，而这些未修正区211则维持固态。施加该辐射“B”的能量总量、能量密度及持续时间可根据对该区域202的预期深度、用来形成该区域202的材料、用来形成该电子器件200的其它材料、以及所形成的电子器件200内的组件的热传输特性的了解而设定的，以优先熔化这些区域202。如图2C和3C所示，在暴露于辐射“B”下时，该区域202的再熔化及固化使这些掺杂剂原子的浓度(例如，曲线C1)及合金形成原子浓度(例如，曲线C2)更均匀地分布在该区域202内。此外，该区域202和该衬底块体材料221之间的掺杂剂浓度有明确界定的边界(即，超陡峭结)，因此使得进入该衬底块体材料221内的不需要扩散的现象最小化。在上面讨论其中在衬底10内引发损伤以改善熔点反差的实施例中，在再固化之后缺陷浓度(例如，曲线C2)会优先降至可忽略水平。
热隔离技术
在另一实施例中，调整所形成器件的不同区域的各种热性质以使一区域相对于另一个区域优先熔化。在一方面中，该熔点反差藉由以具有不同热传导系数(k)的材料形成该器件的不同区域来产生。应注意，通过传导传输的热量由方程式决定：
Q＝kAΔT/Δx
其中Q是热流经一主体的时间速率(time rate)，k是取决于该材料性质以及材料温度的热传导系数，A是热所流经的面积，Δx是热通过其间的物质的主体厚度，而ΔT是温度传输经过其间的温度差异。因此，因为k是该材料的特性，该衬底各个区域内的材料的选择或修正容许控制热流进及流出该衬底的不同区域，以增加各个区域的熔点反差。换句话说，当衬底的一区域的材料具有比其它区域内的材料高的热传导系数时，其会在激光退火处理期间经由传导流失而丧失较多的热能，因此，不会达到与热传导系数较低的另一个区域所达到的相同的温度。与热传导系数较高的区域紧密接触的区域可避免熔化，而与热传导系数较低的区域紧密接触的其它区域会在该激光退火处理期间达到其熔点。藉由控制该电子器件200各个区域的热传导系数，可增加熔点反差。可通过在该电子器件200的各个下层执行常规沉积、图案化及蚀刻技术来执行具有不同热传导系数的区域的建立，以产生具有不同热传导系数的这些区域。具有不同热传导系数的这些下方层可利用常规化学气相沉积(CVD)处理、原子层沉积(ALD)处理、植入处理、以及外延沉积技术形成。
图2D示出具有埋藏区224的电子器件200的侧视图，该埋藏区224具有比该衬底块体材料221低的热传导系数。在此例中，能量源发射出的辐射“B”被该衬底表面205吸收，并传导通过该衬底10，因此该埋藏区224之上的区域(例如，掺杂区201A)内的热流(Q1)低于来自不具有较低传导性埋藏层的区域的热流(Q2)。因此，由于该埋藏区224之上的区域的热流失低于该衬底的其它区域，此区域会比该器件的其它区域达到较高的温度。藉由控制该能量源20传送的能量，该埋藏层之上的区域内的温度可升高至会造成其相对于其它区域优先熔化的水平。在一方面中，该埋藏区224由绝缘材料制成，例如二氧化硅(SiO2)、氮化硅(SiN)、锗(Ge)、砷化镓(GaAs)、其组合物或其衍生物。因此虽然欲熔化的区域内的衬底材料的实际熔点并未改变，但与该衬底表面的其它区域相比仍然有可计量并且可重复的热性态反差，这使其可选择性地熔化。在另一实施例中，该埋藏区224可具有比该衬底块体材料221高的热传导系数，其于是使不具有该埋藏层的区域可相对于该埋藏层以上的区域优先熔化。
修正表面性质
在一实施例中，改变该衬底10的各个区域202上的表面的性质以改变一个或多个预期区域之间的熔点反差。在一方面中，改变该衬底表面的一预期区域的发射率(emissivity)以改变处理期间从该衬底表面传送出的能量。在此例中，发射率比其它区域低的区域会达到较高的处理温度，这是因为其无法将接收自能量源20的吸收能量再次辐射出。当执行涉及衬底表面的熔化的退火处理时，该衬底表面所达到的处理温度可以相当高(例如，硅可达到1414℃)，因此改变发射率的结果可对该熔点反差造成极大的影响，因为辐射热传输是主要的热流失机制。因此，衬底表面不同区域的发射率的变化可对该衬底各个区域最终达到的温度有显著影响。在该退火处理期间，发射率较低的区域可上升至高于熔点，而吸收相同能量的发射率较高的区域则实质上可维持低于熔点。改变各个表面的发射率，或发射率反差，可藉由将低或高发射率涂层选择性沉积至该衬底表面上，和/或修正该衬底表面(例如，表面氧化、表面粗糙化)来达成。
在一实施例中，改变该衬底表面的一个或多个区域的反射率以改变该衬底10暴露在来自该能量源的能量下时所吸收的能量。藉由改变该衬底表面的反射率，该衬底表面及下方的区域所吸收的能量以及从而该衬底可达到的最大温度会基于反射率而不同。在此例中，反射率较低的表面会比反射率较高的表面更容易熔化。改变衬底表面的反射率可藉由将低或高反射系数涂层选择性沉积至该衬底表面上，和/或修正该衬底表面(例如，表面氧化、表面粗糙化)来达成。可选择性地施加一高度吸收(非反射)涂层至意欲在该退火处理期间熔化的区域。
图2E示出一实施例，其中涂层225被选择性沉积，或均匀地沉积然后选择性移除，而在该衬底10的表面205上形成发射率和/或反射率与其它区域不同的层。在此例中，可基于该涂层性质而相对于该衬底其它区域内所吸收的能量(Q2)来修正位于该涂层225下方的该掺杂区域201A的热流(Q1)。以此方式，从该涂层225的热流失(Q3)或反射可相对于从其它区域的热流失(Q4)而改变。在一方面中，利用CVD沉积处理在该衬底表面上沉积含碳涂层。
图2F示出一实施例，其中在该衬底表面上，例如在图2A所示的器件上，沉积有改变该衬底表面的光学性质(例如，发射率、反射率)的涂层226，然后除去一部分的材料以产生具有不同光学性质的区域。例如，如图2F所示地，该涂层226已从该栅极215表面移除，因而使该涂层226表面和该栅极表面205暴露在该入射辐射“B”下。在此例中，该涂层226和该栅极表面205具有不同的光学性质，例如不同的发射率和/或不同的反射率。用来暴露或产生具有不同光学性质的区域的移除处理可利用常规材料移除处理来执行，例如湿蚀刻或化学机械研磨(CMP)处理。在此例中，可基于该涂层性质而相对于该衬底的栅极215区域内的吸收及热流(Q2)来修正位于该涂层226下方的这些掺杂区域201A-201B内的吸收及热流(Q1)。以此方式，从该涂层226的热流失(Q3)或反射可相对于从该栅极215区域的热流失(Q4)或反射而改变。
在一实施例中，该涂层226含有一个或多个具有预期厚度的沉积层，其单独或合并发生作用而修正暴露在一个或多个入射辐射波长下的衬底的各个区域的光学性质(例如，发射率、吸收度、反射率)。在一方面中，该涂层226含有单独或合并发生作用而优先吸收或反射一个或多个入射辐射“B”波长的沉积层。在一实施例中，该涂层226含有介电材料，例如氟硅玻璃(FSG)、非晶碳、二氧化硅、碳化硅、硅碳锗合金(SiCGe)、含氮碳化硅(SiCN)、利用可从加州圣塔克拉拉的应用材料公司购得的处理所制造的BLOkTM介电材料，或利用化学气相沉积(CVD)处理或原子层沉积(ALD)处理沉积在该衬底表面上的含碳涂层。在一方面中，涂层226含有金属，例如但不限于，钛(Ti)、氮化钛(TiN)、钽(Ta)、钴(Co)或钌(Ru)。
应注意，在此所述的一个或多个实施例可彼此合并使用，以进一步增大处理范围(process window)。例如，一选择性沉积的、高吸收涂层可与掺杂某些界定区域并用，以扩大该退火处理的处理范围。
调整能量源输出以达到优先熔化
如上所注明地，该能量源20一般适于输送电磁能量以优先熔化该衬底10的某些预期区域。典型的电磁能量源包括，但不限于，光学辐射源(例如，激光(UV、IR等波长))、电子束源、离子束源、及/或微波能量源。在本发明一实施例中，该能量源20适于传送光学辐射，例如激光，以选择性地加热衬底的预期区域至熔点。
在一方面中，该衬底10暴露在来自激光的能量脉冲下，其以一个或多个适当的波长发出辐射，并且所发射出的辐射具有预期能量密度(瓦特/平方厘米)和/或脉冲持续时间，以增强某些预期区域的优先熔化。就在含硅衬底上执行的激光退火处理而言，辐射的波长通常小于约800纳米。在任一种情况中，该退火处理通常在该衬底的特定区域进行一段相对较短的时间，例如约一秒或更短的数量级。用于退火处理的预期波长和脉冲波形可根据该衬底的材料性质而基于激光退火制成的光学及热模型来决定。
图4A-4D示出各个实施例，其中因变于时间调整从能量源20传送至退火区域12(图1)的脉冲能量的若干属性，藉以达到改善的熔点反差，并且改善退火处理结果。在一实施例中，倾向于因变于时间改变激光脉冲的波形，和/或改变所传送能量的波长，以增强热输入至意欲熔化的衬底区域内，并且使热输入至其它区域内的情形最小化。在一方面中，可能也倾向于改变传送至该衬底的能量。
图4A示出可从能量源20传送至衬底10(见图1)的电磁辐射的单个脉冲(例如，脉冲401)的传送能量相对于时间的曲线图。图4A所示的脉冲通常是一矩形脉冲，其在整个脉冲期间(t1)传送固定能量(E1)。
在一方面中，该脉冲410的波形可在其传送至该衬底10时因变于时间而改变。图4B示出可从能量源20传送至衬底10的电磁辐射的波形不同的两个脉冲401A、401B的曲线图。在此示例中，每一个脉冲可包括相同的总能量输出，如每一个曲线下方的面积所表示地，但是暴露该衬底10的区域在一种脉冲下的效果相对于另一种脉冲可改善退火期间所经历的熔点反差。因此，藉由改变每一个脉冲的波形、尖峰功率电平和/或所传送的能量，可改善该退火处理。在一方面中，该脉冲是一高斯波形。
图4C示出梯形的电磁辐射脉冲(例如，脉冲401)。在此例中，在该脉冲401的两个不同部分(例如，402和404)中，所传送的能量因变于时间而改变。虽然图4C示出一种脉冲401轮廓，或波形，其中能量以线性方式相对于时间改变，这并非意欲限制本发明的范围，因为脉冲所传送的能量的时间变化可例如具有二次、三次、或四次波形曲线。在另一方面中，一脉冲因变于时间所传送的能量轮廓或波形可以是二阶、三阶、或指数形曲线。在另一实施例中，在处理期间使用具有不同波形的脉冲可能是有利的(例如，矩形及三角形调制脉冲、正弦及矩形调制脉冲、矩形、三角形及正弦调制脉冲等)，以达到预期退火结果。
取决于该器件各个区域的性质，可调整所传送的电磁辐射脉冲波形以改善退火处理结果。参见图4B，例如，在欲于退火处理期间熔化的衬底的各个区域藉由热传导系数低的区域与该器件的其它区域热隔离的某些情况中，使用波形类似脉冲401B的脉冲可能是有利的。具有较长持续时间的脉冲可能是有利的，因为该衬底较为导热的材料区域会有更多时间藉由传导来散热，而欲熔化的区域是较为隔热的，因而欲熔化的区域的温度可以上升至熔点温度。在此例中，可适当选择该脉冲的持续时间、尖峰功率电平以及总能量输出，因而使不欲熔化的区域不会达到其熔点。调整该脉冲波形的处理在使用具有不同发射率的表面以产生熔点反差时也可以是有利的。
参见图4C，在一实施例中，调整部分402的斜率、部分402的波形、部分403的波形、一功率电平的时间(例如，能级E1处的部分403)、部分404的斜率、和/或部分404的波形以控制退火处理。应注意，由于微粒及处理结果变化性的因素，通常不倾向于在处理期间使该退火区域内的材料蒸发。因此倾向于调整能量脉冲的波形，以使该退火区域的温度快速达到其熔点，同时不会使该区域过热而造成该材料的蒸发。在一实施例中，如图4G所示，可调整脉冲401的波形，因此其具有多个部分(即，部分402、403A、403B、403C、及404)，用来使该退火区域快速达到其熔点，然后保持该材料在熔化状态下一段预期时间(例如，t1)，同时避免该退火区域内的材料蒸发。这些部分的时间长度、波形以及每一个脉冲部分的持续时间可随着大小、熔化深度、以及该退火区域内所含的材料的改变而改变。
在另一方面中，可组合辐射能量的多种波长以改善传送至该衬底预期区域的能量，以达到改善的熔点反差，和/或改善的退火处理结果。在一方面中，改变每一个组合波长所传送的能量以改善熔点反差，并且改善退火处理结果。图4D示出脉冲401含有两个波长的示例，其每单位时间可传送不同的能量至衬底10以改善熔点反差和/或改善退火处理结果。在此示例中，在该脉冲期间以一固定级施加频率F1至该衬底，并且在该脉冲期间的大部分时间内以固定级施加另一个频率F2至该衬底10，除了达到尖峰持续一段时间的部分之外。
图4E示出具有两个连续部分的脉冲401的曲线图，其以两种不同频率F3和F4传送能量。因此，因为该衬底的各个区域可以不同速率吸收不同波长的能量，使用含有能够传送可变能量的多种波长的脉冲，如图4D和4E所示，可能是有利的，以达到所要的退火处理结果。
在一实施例中，在不同时间传送两个或多个电磁辐射脉冲至该衬底的一区域，因此可轻易控制该衬底表面上的区域的温度。图4F示出两种脉冲401A和401B的曲线图，其在不同时间，或时段(t)，的不同时距处传送，以选择性地熔化衬底表面上的某些区域。在此配置中，藉由调整这些连续脉冲之间的时段(t)，可轻易控制该衬底表面上的区域所达到的尖峰温度。例如，藉由缩短脉冲之间的时段(t)，或频率，该第一脉冲401A所传送的热在传送该第二脉冲401B之前的散热时间较短，这会使该衬底内达到的尖峰温度比脉冲之间的时段增长时来得高。以此方式，藉由调整该时段，可轻易控制能量及熔化温度。在一方面中，可能倾向于确保每一个脉冲自身不含有足以使该衬底达到熔化温度的能量，但这些脉冲的组合使这些区域202达到熔化温度。传送多个脉冲(例如两个或多个脉冲)的处理相对于传送单一个能量脉冲的处理而易于降低该衬底材料所经历到的热冲击(thermal shock)。热冲击可造成该衬底的损伤，并产生微粒，其会在随后于该衬底上执行的处理步骤中造成缺陷。
参见图4F，在一实施例中，两个或多个诸如激光的能量源顺序运作，以便因变于时间塑造衬底表面的热分布。例如，一激光或一激光阵列可传送将该衬底表面升高至温度T0一段时间t1的脉冲401A。在t1结束之前或结束时，从第二激光，或是一前一后操作的多个激光传送第二脉冲401B，其使该衬底温度升高至温度T1一段时间t2。因此可藉由控制从该多个激光传送出的连续能量脉冲来塑造该热分布。此处理可具有热处理优势，例如但不限于，控制掺杂剂扩散以及掺杂剂扩散方向的应用。
电磁辐射脉冲
为了传送足够的电磁辐射(光)至含硅衬底的表面，或由需要热处理的另一种材料组成的衬底的表面，可使用如下处理控制。
在一实施例中，两个或多个诸如激光的能量源顺序运作，以便利用可校正脉冲和脉冲之间的能量变化的方式塑造受到热处理以及激光操作处的衬底表面的热分布。在一方面中，该源20(在图1及9中示出)含有两个或多个电磁能量源，例如但不限于，光学辐射源(例如激光)、电子束源、离子束源、和/或微波能量源。来自例如脉冲激光的器件的脉冲和脉冲之间的能量可能在每一个脉冲都存有百分比变化。脉冲能量的变化对于衬底热处理而言可能是无法接受的。为了校正此脉冲变化，一个或多个激光传送使该衬底温度升高的脉冲。然后利用一电子控制器(例如，图1的控制器21)，其适于监控所传送的脉冲及正在传送的脉冲的能量，或上升时间，来计算“整理”或调整热分布所需的能量(例如，因变于时间的衬底的一区域的温度)，以使其落在处理目标内，并命令第二较小激光或一系列的较小激光传送最终能量以完成该热处理。该电子控制器一般使用一个或多个常规辐射检测器来监控传送至该衬底的脉冲的能量及/或波长。这些较小激光也可能具有脉冲输出能量的尖峰对尖峰(peak-to-peak)变化，但是因为实质上其在每个脉冲传送比该表面处理开始时的起始脉冲(或多个脉冲)少的能量，因此这个误差一般落在处理限制内。该电子控制器因此适于补偿一脉冲所传送的能量的变化，因而确保该热处理期间传送预期的能级。
在一方面中，上面讨论的该两个或多个能量源也可利用具有彩色频率的带宽的单色(波长)激光、多个波长、单个或多个时间及空间激光模式、以及平坦化状态来植入。
该激光或这些激光的输出可能不具有正确的传送至该衬底表面的空间及时间能量分布。因此，使用微透镜来形成这些激光输出的系统被用来在该衬底表面产生均匀的空间能量分布。玻璃类型以及微透镜几何形状的选择可补偿用来传送该脉冲激光能量至该衬底表面必须的光学器件串(optical train)的热致透镜效应(thermal lensing effect)。
在衬底表面处的脉冲能量的高频率变化，称为光斑(speckle)，因为相邻的入射能量的建设性及破坏性相位干扰而产生。光斑补偿可包括如下：表面声波器件，用以快速改变该衬底处的相位，因而此快速变化实质上比该或这些激光脉冲的热处理时间快；激光脉冲的脉冲相加；改变激光脉冲的极化，例如，传送多个同步或延迟的脉冲，其是线性极化的但在不平行情况下具有其极化状态(e-向量)。
形成在图案化衬底上的热稳定结构
在一实施例中，如图5A-5C所示，在该衬底表面上沉积一均质层(图5B的项110)，以在该衬底表面暴露在从一电磁辐射源(未示出)传送的电磁能量150下时，减少熔化的硅区域112的深度、或体积的变化。熔化区域的深度、或体积的变化受到图案化衬底的各个区域的质量密度变化、该辐射能量辐射的材料的吸收系数、以及该材料的若干物理及热性质(例如，导热性、热容、材料厚度)影响。一般来说，该电磁辐射来源被设计成传送电磁能量至衬底表面，以热处理或退火该衬底表面的一部分。典型的电磁辐射源可包括，但不限于，光学辐射源(例如，激光)、电子束、离子束、或微波源。
形成在图5A-5C和图6A-6C所示的衬底100表面102上的器件结构并不意欲限制在此所述的本发明的范围，因此，例如，该硅区域112(例如，MOS器件的源极或漏极区域)可相对于该特征结构101(例如，MOS器件的栅极)的位置升高或降低，而不会背离在此所述的本发明的范围。随着半导体器件的大小减小，形成在衬底表面上的器件的结构构件的位置及几何形状也改变，以改善器件可制造性或器件性能。
图5A示出衬底100的剖面图，其具有多个特征结构101及硅区域112形成在该衬底100表面102上。如图5A所示，该表面102具有多个特征结构101，其横向相隔不同的距离。在一方面中，这些特征结构101的“栅极”，而这些硅区域112是“源极和漏极区域”，其用来在该衬底表面上形成金属氧化物半导体(MOS)器件。在图5A所示的配置中，该入射电磁能量150辐射该表面102，使该衬底表面102的某些区域吸收该入射能量，并且可能形成熔化区113。暴露在该入射电磁能量150下的各个材料的物理、热及光学性质决定该表面102上的各区是否会在暴露于所传送的能量下时熔化。相信当这些特征结构101是多晶硅栅极时，其在波长<800纳米所吸收的来自激光的能量会显著低于含有N型或P型掺杂的硅(例如在MOS器件的源极或漏极区域找到地)的硅区域112所吸收的能量。因此，相信因为这些特征结构101的热容及热质量(thermal mass)，以及其关于硅区域112的相对位置，在毗邻这些特征结构101的地区内所传输的电磁能量150会保持较冷，这是因为热扩散离开该熔化区113。热流失至这些特征结构101会降低可用来形成该熔化区113的能量，因此影响该熔化区113的深度和/或体积。因此，需要一种方式来减少该衬底表面上图案化密度的变化。
图5B示出衬底100的剖面图，其具有多个特征结构101、硅区域112及均质层120形成在该衬底100表面102上。图5B与图5A类似，除了其增设有均质层120。一般来说，该均质层120用来使该衬底100表面102的热容更均匀。在一实施例中，该均质层120的形成厚度及材料被选择成平衡该衬底表面的热容，以降低该衬底表面上改变的质量密度的影响，因而减少该熔化区113的深度和/或体积的变化。一般来说，该均质层120材料被选择成使其不会在随后的退火处理期间熔化，并且可在执行该退火处理后从该衬底表面选择性地除去。在一方面中，该均质层120是成分与形成这些特征结构101的材料相类似的材料，例如，含多晶硅材料。在另一方面中，该均质层120是含碳化硅的材料或金属(例如，钛、氮化钛、钽、钨)。
较佳地，该均质层120的厚度(例如d1)被选择成使得该器件结构的热容均匀。在一方面中，该均质层120的厚度由如以下控制：
d1＝(α1)0.5×[d2/((α2)0.5)]
其中
d2＝这些特征结构101的厚度(见图5B)
α1＝κ1/(ρ1Cp1)并且
α2＝κ2/(ρ2Cp2)
其中κ1等于用来形成该均质层120的材料的热传导系数，ρ1等于用来形成该均质层120的材料的质量密度，Cp1等于用来形成该均质层120的材料的热容，κ2等于用来形成这些特征结构101的材料的热传导系数，ρ2等于用来形成这些特征结构101的材料的质量密度，Cp2等于用来形成这些特征结构101的材料的热容。
图6A示出一系列的方法步骤，其可用来在该衬底100表面102上形成该均质层120。在步骤190，如在图6A和6B示出地，利用常规沉积处理在该衬底100表面102(例如，特征结构101)上沉积该均质层120，例如化学气相沉积(CVD)、等离子体辅助CVD、原子层沉积(ALD)、等离子体辅助ALD、或旋转涂布式沉积处理。在步骤192，如在图6A和6C示出地，利用化学机械研磨(CMP)处理平坦化含有该均质层120的该衬底100表面102。在步骤194，如在图6A和6D示出地，利用选择性材料移除处理而选择性蚀刻该均质层，例如湿蚀刻或干蚀刻式处理，直到达到预期厚度d1为止。接着，可传送一定量的入射电磁能量至该衬底表面，以使该熔化区113内含的材料均匀的退火/熔化。
均质层上的吸收层
图5C是衬底100的剖面图，其含有图5B所示的器件，连同沉积在其上的添加层125，以调整该衬底表面上的各个区域的光学性质。在一方面中，添加该层125以改善传送至该衬底100的各个区域的电磁能量150的吸收。在一实施例中，该层125与上述的涂层225或226相同。如图5C所示，该层125优先形成在该均质层120上，以改善传送至这些硅区域112的能量的选择性。该层125的预期厚度可随着所传送的电磁能量150的波长改变而改变。
参见图6A-6G，在一实施例中，在执行步骤190至194之后，可用步骤196及198来形成一选择性沉积的吸收层125。在步骤196，如图6E和6F所示，该层125沉积在这些特征结构101以及如上述般在步骤190-194形成的该均质层120之上。在步骤198，如图6E和6G所示，藉由执行材料移除步骤将该层125从这些特征结构101的上表面除去，例如通常利用化学机械研磨(CMP)处理完成的平坦化处理。在一方面中，利用所沉积的层125来改变该衬底表面上一个或多个预期区域之间的熔点反差，而其藉由容许不同量的热被吸收及传送至这些熔化区113以及这些熔化区113之间的区域(其并不与该层125及该均质层120直接接触)。
衍射光栅
不同大小、形状和间隔距离的特征结构暴露在电磁辐射下时产生的一个问题在于取决于该电磁辐射的波长，施加至这些特征结构的能量可能经历因衍射效应所引起的建设性或破坏性干涉，其不预期地改变传送至预期区域的能量，或能量密度(例如，瓦/平方米)。参见图7，这些特征结构101之间的间隔可能不同，以使该表面上的入射激光的波长改变，造成传送至该衬底100表面102上的能量密度的变化。
在一实施例中，如图7所示，一层726被成长至超过所有的特征结构101高度的厚度，以减少因为形成在该衬底表面上的器件(例如，特征结构101)之间的不规则间隔所造成的衍射效应。在一方面中，未示出，进一步平坦化该层726的表面720(例如，CMP处理)，以减少该衬底10表面720的任何固有的构形(topographical)变化。一般来说，倾向于减少该衬底表面的构形变化，以具有低于退火处理期间所传送能量的波长的约四分的一(<1/4λ)的衬底表面的波峰对波谷变化(peak-to-valley variation；见图7图的“PV”)。也倾向于具有大于退火处理期间所传送能量的波长的约五倍(例如，>5λ)的衬底表面波峰之间(见图7的“PP”)的平均周期。在一示例中，当使用波长800纳米的激光源时，预期降低表面720的固有构形变化至低于约200纳米的波峰对波谷变化，以及大于约4000纳米的波峰变化之间的周期。在一方面中，该层726利用CVD沉积处理沉积的碳层，或是上面关于层125、涂层225、及层226所讨论的材料。
在一实施例中，形成在暴露于入射电磁辐射下的衬底表面上的器件的设计被特别构思及设置而产生预期衍射图案，以改善不同区之间的熔点反差。因此为用来退火该衬底表面的入射辐射“B”(图7)的波长，或多个波长，调整这些特征结构的物理设置。
在衬底内形成非晶质区
在一实施例中，执行一个或多个处理步骤以在原来单晶或多晶的材料内选择性形成非晶质区140，以减少随后植入处理期间所产生的损伤量，并增加该非晶质区140相对于该衬底的其它区域的熔点反差。在一非晶质区(例如非晶硅层)内植入掺杂剂，易于均匀化在固定离子能量下预期掺杂剂的植入深度，这是因为缺乏在结晶质晶格结构(例如，单晶硅)内可发现的各平面上的密度变化。一非晶质层的植入倾向于减少通常在结晶结构的常规植入处理中发现的结晶损伤。因此，当随后利用退火型处理再熔化该非晶质区140时(如上所述)，所形成的区域可以更加均质的掺杂轮廓以及减少的缺陷数量而再结晶。该再熔化处理也除去该植入处理所造成的任何损伤。该非晶质区140的形成也降低所影响区域的熔点，因而可改善该非晶质区140和相邻的单晶区域141之间的熔点反差。
在一实施例中，传送一短剂量的能量(图7的物品“B”)至衬底10，以在一预期区域内(例如，非晶质区140)选择性修正及形成一非晶硅层。在一方面中，传送一电磁能量脉冲，或剂量，至该预期区域一段足够短的时间，以造成所影响的非晶质区140的快速熔化和冷却，以在该衬底内产生一非晶质区。在此例中，该能量脉冲的时间短到可使其在该加热区内造成高再成长速度以产生一非晶质区。在一方面中，该加热区内的再成长速度大于约12米/秒。
在一方面中，传送一能量脉冲至硅衬底的预期区域一段低于约10-8秒的时间。在此方面中，该能量脉冲可从一激光传送，其传送大于109瓦特/平方厘米的尖峰功率，并且较佳地在约109至约1010瓦特/平方厘米之间一段低于约10-8秒的时间。在一方面中，可改变用于产生该非晶硅层所传送的剂量的功率、脉冲时间、波形，以达到具有预期尺寸、形状及深度的非晶质区140。在一方面中，所传送剂量的能量的波长被选择或改变以达到预期熔化轮廓。在一方面中，该波长可以是UV或IR波长。在一方面中，该激光的波长可低于约800纳米。在另一方面中，该波长可以是约532纳米或约193纳米。
在一实施例中，使用一掩模来在该衬底表面的若干区域上优先形成该非晶质区。
电磁辐射传送
图9是处理室的一区域的剖面图，其示出能量源20适于从该背侧表面901传送能量至该衬底10的退火区域12以优先熔化该退火区域12内的某些预期区域的实施例。在一方面中，该衬底的一个或多个限定区域(例如退火区域12)在任何特定时间暴露在来自该能量源20的辐射下。在一方面中，该衬底10的多个区域顺序暴露在该能量源20通过该背侧表面901传送的预期能量下，以造成该衬底预期区域的优先熔化。在一方面中，该退火区域12被调节大小以符合该管芯大小(例如，图1的物品13)，或符合形成在该衬底10上表面902上的半导体器件的大小。在一方面中，该退火区域12的边界被对准并调节大小以匹配限定每一个管芯的边界的切割线10。因此，起因于来自该能量源20的能量暴露量的不同，以使得处理变化量被最小化，这是因为顺序安置的退火区域12之间的任何重迭可以最小化。在一示例中，该退火区域12的尺寸为约22毫米乘约33毫米的矩形区域。
在一实施例中，该衬底10设置在形成于一衬底支撑件910上的衬底支撑区911上，该衬底支撑件910具有容许该衬底10的背侧表面901接收从该能量源20传送来的能量的开口912。在此配置中，从该能量源20发射出的辐射“B”加热适于吸收一部分的放射能量的区域903。该能量源20通常适于传送电磁能量以优先熔化该衬底表面的某些预期区域。典型的电磁能量源包括，但不限于，光学辐射源(例如激光)、电子束源、离子束源、和/或微波能量源。在一方面中，该衬底10暴露在来自激光的能量脉冲下，其以一个或多个适当波长发射光线一段预期时间。在一方面中，修正来自该能量源20的能量脉冲，因此使得传输穿过该退火区域12上的能量及/或在脉冲期间传输的能量最佳化，以增强某些预期区域的优先熔化。在一方面中，调整该激光的波长以使绝大部分的激光被设置在该衬底10上的硅层吸收。就在含硅衬底上执行的激光退火处理而言，该光线波长通常小于约800纳米，并且可以在深紫外光(UV)、红外线(IR)或其它预期波长传送。在两种情况中，该退火处理一般在该衬底的特定区域上进行一段相对较短的时间，例如约一秒或更短的数量级。
在一方面中，该能量源20所发射出的辐射的波长被选择成使形成该衬底的块体材料对该入射光而言比欲藉由对该入射的发射光的暴露优先熔化的接近该上表面902的区域更为可穿透。在一方面中，欲优先熔化的区域含有吸收透过该衬底背侧传送的能量的材料，例如掺杂剂材料或植入处理期间造成的离子化结晶损伤(例如，结晶缺陷、Frenkel缺陷、空穴)。一般来说，该掺杂剂材料可以是硼、磷、或其它半导体处理常用的掺杂剂材料。在一实施例中，形成该衬底的块体材料是含硅材料，而所发射光的波长大于约1微米。在另一方面中，该能量源20含有二氧化碳激光，其适于发射集中在9.4和10.6微米左右的主要波长带。在再一实施例中，该能量源20是适于传送红外线区的波长，其通常是在约750纳米和约1微米之间。
在一实施例中，一吸收涂层(未示出)被设置在该衬底10的该退火区域12上，因此通过该衬底背侧传送的入射光可在其穿透过该衬底前被吸收。在一方面中，该吸收涂层是金属，例如钛、氮化钛、钽、或其它适合的金属材料。在另一方面中，该吸收涂层是碳化硅材料、非晶碳材料，或半导体器件制造中常用的其它适合材料。
在一实施例中，传送两种光波长至该衬底的预期区域，使得该第一光波长用来在该衬底中从掺杂剂或可在该预期退火区域中发现的其它离子化结晶损伤产生自由载流子(例如，电子或空穴)，因而所产生的自由载流子会吸收以第二波长通过该衬底背侧传送的能量。在一方面中，该一波长是“绿光”波长(例如，约490纳米至约570纳米)和/或较短的波长。在一实施例中，该一波长从与该能量源20位于该衬底的相反侧的第二源920以预期的功率密度(瓦特/平方厘米)传送至该衬底的预期区域，在图9中示出。在另一实施例中，该两波长(例如，一及第二波长)从该来源20通过该衬底背侧传送。在再一实施例中，在预期功率密度(瓦特/平方厘米)下的该两波长(例如第一及第二波长)从两个不同的电磁能量源(未示出)通过该衬底背侧传送。
虽然前述内容针对本发明的实施例，但本发明的其它及进一步实施例可在不背离其基本范围下设计出，并且其范围由如下申请专利范围决定。
权利要求书(按照条约第19条的修改)
1.一种热处理衬底的方法，包括：
通过在由第一材料形成的衬底中的一个或多个区域内设置第二材料修正所述一个或多个区域，其中以所述第二材料修正所述衬底内的所述一个或多个区域适于降低所述一个或多个区域内所含的所述第一材料的熔点；
在所述衬底内的所述一个或多个区域内设置第三材料；以及
传送一定量的电磁能量至所述衬底的表面，其与所述一个或多个区域热连通，其中所述量的电磁能量适于使所述一个或多个区域内的所述第一材料熔化。
2.如权利要求1所述的方法，其特征在于，所述第一材料选自由硅、锗、砷化镓、磷化镓、及氮化镓所组成的组。
3.如权利要求1所述的方法，其特征在于，所述第一材料是含硅材料，而所述第二材料选自由锗、砷、镓、碳、锡、及锑所组成的组。
4.如权利要求1所述的方法，其特征在于，所述第三材料选自由砷、磷、锑、硼、铝、及铟所组成的组。
5.如权利要求1所述的方法，其特征在于，所述第二材料选自由氩、氪、氙及氮所组成的组。
6.一种热处理衬底的方法，包括：
提供具有一个或多个经修正的第一区域的所述衬底，从而每个所述一个或多个第一区域内所含的材料的熔点较所述衬底的第二区域内所含的材料的熔点来得低，其中所述第二区域及每个所述一个或多个第一区域通常与所述衬底的一表面相邻；
在所述衬底的所述表面上沉积涂层，其中所述涂层具有与所述衬底的所述表面不同的吸收和反射系数；
从所述衬底的所述表面上除去部分的所述涂层，其通常与每个所述一个或多个第一区域或所述第二区域相邻；以及
传送一定量的电磁能量至所述衬底的所述表面上含有所述一个或多个第一区域及所述第二区域的地区，其中所述量的电磁能量优先熔化所述一个或多个第一区域内的材料。
7.如权利要求6所述的方法，其特征在于，修正所述第一区域的步骤包括在所述一个或多个第一区域的材料内设置合金形成材料，其中所述合金形成材料选自由锗、砷、镓、碳、锡、及锑所组成的组。
8.一种热处理衬底的方法，包括：
将所述衬底置于衬底支撑件上，其中所述衬底具有形成在所述衬底的表面上的多个特征结构，而所述表面含有第一区域以及第二区域；
在所述第一及第二区域上沉积涂层，其中形成所述涂层的材料具有预期热容；
除去一部分的所述涂层，而使所述第一区域上的所述涂层具有预期厚度，其中在除去部分的所述涂层之后，所述衬底的所述表面上的平均热容为大致均匀的；以及
传送一定量的电磁能量至含有所述第一区域及所述第二区域的地区，其中所述电磁能量使所述第一区域内的材料熔化。
9.如权利要求8所述的方法，其特征在于，修正所述第一区域包括在所述一个或多个第一区域的材料内设置合金形成材料，其中所述合金形成材料选自由锗、砷、镓、碳、锡、及锑所组成的组。
10.一种热处理衬底的方法，包括：
提供所述衬底，其具有形成在所述衬底的表面上的第一特征结构及第二特征结构，其中所述第二特征结构含有第一区域及第二区域；
将所述衬底置于衬底支撑件上；
在所述第一及第二特征结构上沉积涂层；
除去一部分的所述涂层，而使所述涂层设置在所述第二区域上，并且暴露出所述第一特征结构的表面；以及
传送一定量的电磁能量至含有所述第一特征结构及所述第二特征结构的地区，其中所述一定量的电磁能量使所述第二特征结构的所述第一区域内的材料熔化。
11.如权利要求10所述的方法，其特征在于，修正所述第一区域包括在所述一个或多个第一区域的材料内设置合金形成材料，其中所述合金形成材料选自由锗、砷、镓、碳、锡、及锑所组成的组。
12.如权利要求10所述的方法，其特征在于，所述涂层的至少一部分包括氟硅玻璃(FSG)、非晶碳、二氧化硅、碳化硅、硅碳锗合金(SiCGe)、钛(Ti)、氮化钛(TiN)、钽(Ta)、钴(Co)、钌(Ru)、或氮化硅碳(SiCN)。
13.一种热处理衬底的方法，包括：
传送第一量的电磁能量至衬底的一表面上的第一区域，其中所述第一量的电磁能量使所述第一区域内的衬底材料熔化，并且使结晶的所述衬底材料变为非晶质；
在所述非晶质的第一区域内植入第二材料；以及
传送第二量的电磁能量至所述第一区域，其中所述第二量的电磁能量使所述第一区域内的材料熔化。
14.如权利要求1、6、8、10和13的任一项所述的方法，还包括加热衬底支撑件，以使设置在所述衬底支撑件上的所述衬底在所述第二电磁能量传送至所述衬底的所述表面之前处于约20℃和约600℃之间的温度。
15.如权利要求13所述的方法，还包括冷却衬底支撑件，以使设置在所述衬底支撑件上的所述衬底在所述第二电磁能量传送至所述衬底的所述表面之前处于约-240℃和约20℃之间的温度。

Claims (64)

1.一种热处理衬底的方法，包括：
通过在由第一材料形成的衬底中的一个或多个区域内设置第二材料修正所述一个或多个区域，其中以所述第二材料修正所述衬底内的所述一个或多个区域适于降低所述一个或多个区域内所含的所述第一材料的熔点；
在所述衬底内的所述一个或多个区域内设置第三材料；以及
传送一定量的电磁能量至所述衬底的表面，其与所述一个或多个区域热连通，其中所述量的电磁能量适于使所述一个或多个区域内的所述第一材料熔化。
2.如权利要求1所述的方法，还包括设置所述衬底使其与热交换器件热连通，其中所述热交换器件适于加热所述衬底至约-240℃和约600℃之间的温度。
3.如权利要求1所述的方法，其特征在于，所述第一材料选自由硅、锗、砷化镓、磷化镓、及氮化镓所组成的组。
4.如权利要求1所述的方法，其特征在于，所述第一材料是含硅材料，而所述第二材料选自由锗、砷、镓、碳、锡、及锑所组成的组。
5.如权利要求1所述的方法，其特征在于，所述第三材料选自由砷、磷、锑、硼、铝、及铟所组成的组。
6.如权利要求1所述的方法，其特征在于，所述第二材料选自由氩、氪、氙及氮所组成的组。
7.一种热处理衬底的方法，包括：
提供具有一个或多个经修正的第一区域的所述衬底，从而每个所述一个或多个第一区域内所含的材料的熔点较所述衬底的第二区域内所含的材料的熔点来得低，其中所述第二区域及每个所述一个或多个第一区域通常与所述衬底的一表面相邻；
在所述衬底的所述表面上沉积涂层，其中所述涂层具有与所述衬底的所述表面不同的吸收和反射系数；
从所述衬底的所述表面上除去部分的所述涂层，其通常与每个所述一个或多个第一区域或所述第二区域相邻；以及
传送一定量的电磁能量至所述衬底的所述表面上含有所述一个或多个第一区域及所述第二区域的地区，其中所述量的电磁能量优先熔化所述一个或多个第一区域内的材料。
8.如权利要求7所述的方法，还包括控制衬底支撑件的温度，而使设置在所述衬底支撑件上的所述衬底在所述电磁能量传送至所述衬底的所述表面之前处于约20℃和约600℃之间的温度下。
9.如权利要求7所述的方法，其特征在于，修正所述第一区域的步骤包括在所述一个或多个第一区域的材料内设置合金形成材料，其中所述合金形成材料选自由锗、砷、镓、碳、锡、及锑所组成的组。
10.如权利要求7所述的方法，其特征在于，所述衬底的所述表面上的所述地区介于约4平方毫米(mm2)和约1000平方毫米之间。
11.一种热处理半导体衬底的方法，包括：
提供由衬底材料形成的衬底；
在所述衬底的一表面上形成由第一材料组成的埋藏区，其中所述第一材料具有第一热传导系数；
在所述埋藏区上沉积由第二材料组成的第二层，其中所述第二材料具有第二热传导系数；
在所述衬底的所述表面上形成半导体器件，其中所形成的所述半导体器件的一部分含有所述第二层的一部分；以及
传送一定量的电磁能量至所述衬底的所述表面，而所述表面与所述第二层热连通，其中所述一定量的电磁能量适于使所述第二材料与所述埋藏区热连通的一部分达到其熔点。
12.如权利要求11所述的方法，其特征在于，所述第一材料的热传导系数小于所述第二材料的热传导系数。
13.如权利要求11所述的方法，其特征在于，所述第二材料选自由硅、锗、砷化镓、磷化镓、及氮化镓所组成的组。
14.如权利要求11所述的方法，其特征在于，所述第一材料选自由二氧化硅、氮化硅、氮化硅碳、石墨、锗、砷化镓、磷化镓、及氮化镓所组成的组。
15.一种热处理衬底的方法，包括：
将所述衬底置于衬底支撑件上，其中所述衬底具有形成在所述衬底的表面上的多个特征结构，而所述表面含有第一区域以及第二区域；
在所述第一及第二区域上沉积涂层，其中形成所述涂层的材料具有预期热容；
除去一部分的所述涂层，而使所述第一区域上的所述涂层具有预期厚度，其中在除去部分的所述涂层之后，所述衬底的所述表面上的平均热容为大致均匀的；以及
传送一定量的电磁能量至含有所述第一区域及所述第二区域的地区，其中所述电磁能量使所述第一区域内的材料熔化。
16.如权利要求15所述的方法，还包括控制衬底支撑件的温度，而使设置在所述衬底支撑件上的所述衬底在所述电磁能量传送至所述衬底的所述表面之前处于约20℃和约600℃之间的温度下。
17.如权利要求15所述的方法，其特征在于，修正所述第一区域包括在所述一个或多个第一区域的材料内设置合金形成材料，其中所述合金形成材料选自由锗、砷、镓、碳、锡、及锑所组成的组。
18.一种热处理衬底的方法，包括：
提供所述衬底，其具有形成在所述衬底的表面上的第一特征结构及第二特征结构，其中所述第二特征结构含有第一区域及第二区域；
将所述衬底置于衬底支撑件上；
在所述第一及第二特征结构上沉积涂层；
除去一部分的所述涂层，而使所述涂层设置在所述第二区域上，并且暴露出所述第一特征结构的表面；以及
传送一定量的电磁能量至含有所述第一特征结构及所述第二特征结构的地区，其中所述一定量的电磁能量使所述第二特征结构的所述第一区域内的材料熔化。
19.如权利要求18所述的方法，还包括控制所述衬底支撑件的温度，以使设置在所述衬底支撑件上的所述衬底在所述电磁能量传送至所述衬底的所述表面之前处于约20℃和约600℃之间的温度下。
20.如权利要求18所述的方法，其特征在于，修正所述第一区域包括在所述一个或多个第一区域的材料内设置合金形成材料，其中所述合金形成材料选自由锗、砷、镓、碳、锡、及锑所组成的组。
21.如权利要求18所述的方法，其特征在于，所述涂层的至少一部分包括氟硅玻璃(FSG)、非晶碳、二氧化硅、碳化硅、硅碳锗合金(SiCGe)、钛(Ti)、氮化钛(TiN)、钽(Ta)、钴(Co)、钌(Ru)、或氮化硅碳(SiCN)。
22.一种热处理衬底的方法，包括：
以一个或多个预期波长传送第一量的电磁能量至所述衬底的后表面，以使通常毗邻所述衬底的前表面的一个或多个区域内的材料熔化，其中所述后表面及所述前表面位于所述衬底的相反侧，并且所述衬底的所述前表面包括形成在其上的一个或多个半导体器件。
23.如权利要求22所述的方法，其特征在于，所述一个或多个预期波长都大于约1微米。
24.如权利要求22所述的方法，其特征在于，所述衬底由一材料形成，所述材料选自由硅、锗、砷化镓、磷化镓、及氮化镓所组成的组。
25.如权利要求22所述的方法，其特征在于，所述一个或多个区域内的所述材料还包括一材料，所述材料选自由锗、砷、镓、碳、锡、和锑所组成的组。
26.如权利要求22所述的方法，还包括以低于约570纳米的波长传送第二量的电磁能量至所述衬底的表面。
27.一种热处理衬底的方法，包括：
传送第一量的电磁能量至衬底的一表面上的第一区域，其中所述第一量的电磁能量使所述第一区域内的衬底材料熔化，并且使结晶的所述衬底材料变为非晶质；
在所述非晶质的第一区域内植入第二材料；以及
传送第二量的电磁能量至所述第一区域，其中所述第二量的电磁能量使所述第一区域内的材料熔化。
28.如权利要求27所述的方法，还包括加热衬底支撑件，以使设置在所述衬底支撑件上的所述衬底在所述第二电磁能量传送至所述衬底的所述表面之前处于约20℃和约600℃之间的温度。
29.如权利要求27所述的方法，还包括冷却衬底支撑件，以使设置在所述衬底支撑件上的所述衬底在所述第二电磁能量传送至所述衬底的所述表面之前处于约-240℃和约20℃之间的温度。
30.一种热处理半导体衬底的设备，包括：
衬底支撑件，具有衬底支撑表面；
加热元件，其适于加热设置在所述衬底支撑件上的衬底；以及
强光源，其适于传送一定量的辐射至设置在所述衬底支撑表面上的所述衬底的一表面上的区域。
31.如权利要求30所述的设备，其特征在于，所述衬底的所述表面上的所述区域介于约4平方毫米和约1000平方毫米之间。
32.如权利要求30所述的设备，其特征在于，所述加热元件适于加热所述衬底支撑件至约20℃和约600℃之间的温度。
33.如权利要求30所述的设备，还包括形成在所述衬底支撑件内的一个或多个冷却通道，其适于接收将所述衬底支撑件冷却至介于约-240℃和约20℃之间的温度的热交换流体。
34.如权利要求30所述的设备，还包括附连至所述衬底支撑件的平台；其中所述平台适于将所述衬底设置在通常与所述衬底支撑表面平行的至少一个方向上。
35.如权利要求30所述的设备，其特征在于，所述强光源适于以介于约500纳米和约11微米之间的波长传送所述辐射。
36.一种热处理半导体衬底的设备，包括：
第一强光源，其适于传送第一量的能量至设置在衬底支撑表面上的所述衬底的一表面上的区域；
第二强光源，其适于传送第二量的能量至设置在所述衬底支撑表面上的所述衬底的所述表面上的所述区域；以及
控制器，其适于监控传送至所述衬底的所述表面上的所述区域的所述第一量的能量，并且控制传送所述第一量的能量及所述第二量的能量之间的时间，以及所述第二能量的强度，以在所述区域内达到预期温度。
37.如权利要求36所述的设备，还包括：
所述衬底支撑表面形成在衬底支撑件上；以及
加热元件，其与所述衬底支撑表面热连通，并适于加热设置在所述衬底支撑件上的所述衬底。
38.如权利要求36所述的设备，其特征在于，所述衬底的所述表面上的所述区域介于约4平方毫米和约1000平方毫米之间。
39.如权利要求37所述的设备，其特征在于，所述加热元件适于加热所述衬底支撑件至约20℃和约600℃之间的温度。
40.如权利要求37所述的设备，还包括一个或多个冷却通道形成在所述衬底支撑件内，其适于接收将所述衬底支撑件冷却至约-240℃和约20℃之间的温度的热交换流体。
41.一种热处理半导体衬底的设备，包括：
衬底支撑件，具有衬底支撑表面以及形成在所述衬底支撑件内的开口；以及
第一光源，其适于通过形成在所述衬底支撑件内的所述开口传送一定量的辐射至所述衬底的第一地区，以及与所述衬底的前表面相对的所述衬底的后表面，其中所述衬底的所述前表面含有一个或多个形成在其上的半导体器件，并且所述辐射的量适于熔化包含在所述第一地区内的区域。
42.如权利要求41所述的设备，其特征在于，所述第一光源适于以大于约1微米的波长传送所述光线。
43.如权利要求41所述的设备，其特征在于，所述第一光源适于以介于约500纳米和约11微米之间的波长传送所述光线。
44.如权利要求41所述的设备，其特征在于，所述第一地区介于约4平方毫米和约1000平方毫米之间。
45.如权利要求41所述的设备，还包括附连至所述衬底支撑件的平台；其中所述平台适于将所述衬底设置在通常与所述衬底支撑表面平行的至少一个方向上。
46.如权利要求41所述的设备，还包括第二光源，其适于以预期波长传送电磁辐射至所述衬底的所述第一地区。
47.如权利要求46所述的设备，其特征在于，所述第二光源适于以低于约590纳米的波长传送所述电磁辐射至所述第一地区。
48.如权利要求46所述的设备，其特征在于，所述第二光源毗邻所述衬底的所述前表面。
49.一种热处理衬底的方法，包括：
将衬底放置在衬底支撑件上；以及
传送多个电磁能量脉冲至衬底的表面上的第一地区，其与所述衬底的第一区域热连通，其中传送所述电磁能量脉冲的步骤包括：
传送第一电磁能量脉冲至所述衬底的所述表面；
传送第二电磁能量脉冲至所述衬底的所述表面；以及
调整所述第一电磁能量脉冲起始及所述第二电磁能量脉冲起始之
间的时间，以使包括在所述第一区域内的材料熔化。
50.如权利要求49所述的方法，其特征在于，所述第一脉冲的能量的量以及所述第二脉冲的能量的量本身不足以使所述第一区域内含的材料熔化。
51.如权利要求49所述的方法，还包括控制所述衬底支撑件的温度，以使设置在其上的所述衬底在所述电磁能量传送至所述衬底的所述表面之前处于约20℃和约600℃之间的温度下。
52.如权利要求49所述的方法，还包括修正所述衬底的所述表面上的所述第一区域，以使所述第一区域内所含的材料的熔点较所述衬底的所述表面上的第二区域内所含的材料的熔点来得低。
53.如权利要求52所述的方法，其特征在于，修正所述第一区域包括在所述第一区域内设置掺杂材料，其中所述掺杂材料选自由锗、砷、镓、碳、锡、及锑所组成的组。
54.如权利要求49所述的方法，其特征在于，所述第一脉冲所传送的电磁辐射波长与所述第二脉冲所传送的电磁辐射波长不同。
55.如权利要求49所述的方法，还包括：
传送多个电磁能量脉冲至所述衬底的所述表面上的第二地区，其与所述衬底的第二区域热连通，其中所述第二地区毗邻所述第一地区，并且传送所述电磁能量脉冲包括：
传送第三电磁能量脉冲至所述衬底的所述表面；
传送第四电磁能量脉冲至所述衬底的所述表面；以及
调整所述第三电磁能量脉冲起始及所述第四电磁能量脉冲起始之间的时间，以使包括在所述第二区域内的材料熔化。
56.如权利要求55所述的方法，其特征在于，所述第一地区及所述第二地区的边界与形成在所述衬底的所述表面上的一个或多条切割线对齐。
57.如权利要求55所述的方法，其特征在于，所述衬底的所述表面上的所述第一地区介于约4平方毫米和约1000平方毫米之间。
58.如权利要求55所述的方法，其特征在于，所述第一电磁能量脉冲及所述第三电磁能量脉冲以第一波长传送，而所述第二电磁能量脉冲及所述第四电磁能量脉冲以第二波长传送。
59.如权利要求55所述的方法，其特征在于，所述第一地区包括当暴露在所述第一或第二电磁能量脉冲下时一个或多个优先熔化的第一区域以及不熔化的第二区域，以及
所述第二地区包括当暴露在所述第三或第四电磁能量脉冲下时一个或多个优先熔化的第三区域以及不熔化的第四区域。
60.一种热处理衬底的方法，包括：
将衬底放置在衬底支撑件上；以及
传送电磁能量至衬底的表面上，其与所述衬底的第一区域及第二区域热连通，其中传送所述电磁能量的步骤包括：
以第一波长传送第一量的电磁能量，以优先熔化包括在所述第一区域内而非所述第二区域内的材料；以及
以第二波长传送第二量的电磁能量，以优先熔化包括在所述第一区域内而非所述第二区域内的材料，其中传送所述第二量的电磁能量以及传送所述第一量的电磁能量在时间上重迭。
61.如权利要求60所述的方法，还包括控制所述衬底支撑件的温度，以使设置在其上的所述衬底在所述电磁能量传送至所述衬底的所述表面之前处于约20℃和约600℃之间的温度下。
62.如权利要求60所述的方法，还包括修正所述衬底的所述表面上的所述第一区域，以使所述第一区域内所含的材料的熔点较所述衬底的所述表面上的所述第二区域内所含的材料的熔点来得低。
63.如权利要求62所述的方法，其特征在于，修正所述第一区域的步骤包括在所述第一区域内设置掺杂材料，其中所述掺杂材料选自由锗、砷、镓、碳、锡、及锑所组成的组。
64.一种热处理衬底的方法，包括：
将衬底放置在衬底支撑件上；以及
传送电磁能量至衬底的表面上，其与所述衬底的第一区域及第二区域热连通，其中传送电磁能量包括：
因变于时间调整电磁能量脉冲的波形，以优先熔化所述第一区域内所含的材料。
CN2007800081420A 2006-03-08 2007-02-23 用于热处理衬底上形成的结构的方法和装置 Expired - Fee Related CN101395712B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310180448.1A CN103295896B (zh) 2006-03-08 2007-02-23 用于热处理衬底上形成的结构的方法和装置

Applications Claiming Priority (9)

Application Number Priority Date Filing Date Title
US78074506P 2006-03-08 2006-03-08
US60/780,745 2006-03-08
US11/459,852 2006-07-25
US11/459,856 2006-07-25
US11/459,852 US20070221640A1 (en) 2006-03-08 2006-07-25 Apparatus for thermal processing structures formed on a substrate
US11/459,847 2006-07-25
US11/459,847 US7569463B2 (en) 2006-03-08 2006-07-25 Method of thermal processing structures formed on a substrate
US11/459,856 US20070212859A1 (en) 2006-03-08 2006-07-25 Method of thermal processing structures formed on a substrate
PCT/US2007/062672 WO2007103643A2 (en) 2006-03-08 2007-02-23 Method and apparatus for thermal processing structures formed on a substrate

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN201310180448.1A Division CN103295896B (zh) 2006-03-08 2007-02-23 用于热处理衬底上形成的结构的方法和装置

Publications (2)

Publication Number Publication Date
CN101395712A true CN101395712A (zh) 2009-03-25
CN101395712B CN101395712B (zh) 2013-06-12

Family

ID=40494875

Family Applications (2)

Application Number Title Priority Date Filing Date
CN2007800081420A Expired - Fee Related CN101395712B (zh) 2006-03-08 2007-02-23 用于热处理衬底上形成的结构的方法和装置
CN201310180448.1A Expired - Fee Related CN103295896B (zh) 2006-03-08 2007-02-23 用于热处理衬底上形成的结构的方法和装置

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN201310180448.1A Expired - Fee Related CN103295896B (zh) 2006-03-08 2007-02-23 用于热处理衬底上形成的结构的方法和装置

Country Status (4)

Country Link
US (6) US20070212859A1 (zh)
JP (1) JP5931039B2 (zh)
CN (2) CN101395712B (zh)
TW (3) TWI463568B (zh)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102142365A (zh) * 2010-01-28 2011-08-03 联华电子股份有限公司 热处理制作工艺
CN104347366A (zh) * 2013-08-09 2015-02-11 台湾积体电路制造股份有限公司 使用微波辐射活化掺杂剂的方法和系统
CN104465862A (zh) * 2013-09-13 2015-03-25 台积太阳能股份有限公司 制造太阳能电池的装置和方法
CN105206509A (zh) * 2009-11-30 2015-12-30 应用材料公司 在半导体应用上的结晶处理
CN105830202A (zh) * 2013-12-20 2016-08-03 应用材料公司 双波长退火方法及设备
US9627212B2 (en) 2013-08-09 2017-04-18 Taiwan Semiconductor Manufacturing Company Limited Methods and systems for dopant activation using microwave radiation
CN107470095A (zh) * 2017-09-05 2017-12-15 苏州威格尔纳米科技有限公司 一种防止衬底背面溶液扩散的平台
CN107644111A (zh) * 2016-07-22 2018-01-30 鸿之微科技（上海）有限公司 表面电子结构的计算方法及其系统

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070212859A1 (en) * 2006-03-08 2007-09-13 Paul Carey Method of thermal processing structures formed on a substrate
US7659187B2 (en) * 2006-11-03 2010-02-09 Applied Materials, Inc. Method of forming PN junctions including a post-ion implant dynamic surface anneal process with minimum interface trap density at the gate insulator-silicon interface
US8017182B2 (en) * 2007-06-21 2011-09-13 Asm International N.V. Method for depositing thin films by mixed pulsed CVD and ALD
US7825441B2 (en) * 2007-06-25 2010-11-02 International Business Machines Corporation Junction field effect transistor with a hyperabrupt junction
US20090120924A1 (en) * 2007-11-08 2009-05-14 Stephen Moffatt Pulse train annealing method and apparatus
US7800081B2 (en) * 2007-11-08 2010-09-21 Applied Materials, Inc. Pulse train annealing method and apparatus
US9498845B2 (en) 2007-11-08 2016-11-22 Applied Materials, Inc. Pulse train annealing method and apparatus
US7754518B2 (en) * 2008-02-15 2010-07-13 Applied Materials, Inc. Millisecond annealing (DSA) edge protection
US20100075499A1 (en) * 2008-09-19 2010-03-25 Olsen Christopher S Method and apparatus for metal silicide formation
US8372667B2 (en) * 2009-04-20 2013-02-12 Applied Materials, Inc. Fiber laser substrate processing
US20110177665A1 (en) * 2010-01-21 2011-07-21 Chan-Lon Yang Thermal process
JP5836680B2 (ja) * 2010-07-27 2015-12-24 株式会社半導体エネルギー研究所 半導体装置及びその作製方法
US20120325784A1 (en) 2011-06-24 2012-12-27 Applied Materials, Inc. Novel thermal processing apparatus
TW201310551A (zh) * 2011-07-29 2013-03-01 Applied Materials Inc 熱處理基材的方法
JP5820766B2 (ja) * 2012-05-16 2015-11-24 信越化学工業株式会社 フォトマスクブランクの製造方法、フォトマスクブランク、フォトマスク、および、パターン転写方法
TWI624862B (zh) * 2012-06-11 2018-05-21 應用材料股份有限公司 在脈衝式雷射退火中使用紅外線干涉技術之熔化深度測定
TWI614346B (zh) * 2012-11-28 2018-02-11 應用材料股份有限公司 熱處理方法及熱處理裝置
US8691598B1 (en) * 2012-12-06 2014-04-08 Ultratech, Inc. Dual-loop control for laser annealing of semiconductor wafers
US20140238958A1 (en) * 2013-02-28 2014-08-28 Ultratech, Inc. Systems and methods for material processing using light-emitting diodes
JP6008763B2 (ja) * 2013-03-13 2016-10-19 富士フイルム株式会社 有機半導体膜の形成方法
US9443728B2 (en) 2013-08-16 2016-09-13 Applied Materials, Inc. Accelerated relaxation of strain-relaxed epitaxial buffers by use of integrated or stand-alone thermal processing
DE102013224693A1 (de) * 2013-12-02 2015-06-03 Eos Gmbh Electro Optical Systems Verfahren zur beschleunigten Herstellung von Objekten mittels generativer Fertigung
US9349609B2 (en) * 2014-03-31 2016-05-24 Globalfoundries Inc. Semiconductor process temperature optimization
US20150287824A1 (en) * 2014-04-03 2015-10-08 GlobalFoundries, Inc. Integrated circuits with stressed semiconductor substrates and processes for preparing integrated circuits including the stressed semiconductor substrates
US9518934B2 (en) * 2014-11-04 2016-12-13 Kla-Tencor Corp. Wafer defect discovery
TWI564099B (zh) 2014-12-24 2017-01-01 財團法人工業技術研究院 複合光束產生裝置及其用於粉體熔融或燒結的方法
CN106158668B (zh) * 2015-03-31 2019-08-13 旺宏电子股份有限公司 制造半导体装置的方法
JP2017055046A (ja) * 2015-09-11 2017-03-16 トヨタ自動車株式会社 半導体装置の製造方法
US11011394B2 (en) * 2017-11-21 2021-05-18 Taiwan Semiconductor Manufacturing Co., Ltd. System and method for annealing die and wafer
CN109378269B (zh) * 2018-10-08 2021-11-26 南开大学 一种对半导体表面过饱和掺杂且保持其晶格结构的制备方法
JP2022514524A (ja) 2018-12-17 2022-02-14 アプライド マテリアルズ インコーポレイテッド 局所加熱によるエッチング深さの制御方法
TW202236550A (zh) * 2020-11-25 2022-09-16 美商應用材料股份有限公司 用於低溫處理的補充能量

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6265291B1 (en) * 1999-01-04 2001-07-24 Advanced Micro Devices, Inc. Circuit fabrication method which optimizes source/drain contact resistance
WO2005104265A1 (en) * 2004-04-27 2005-11-03 Koninklijke Philips Electronics, N.V. Method of forming an organic semiconducting device by a melt technique

Family Cites Families (126)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US588888A (en) * 1897-08-24 Storm dooe structure
US3633999A (en) * 1970-07-27 1972-01-11 Richard G Buckles Removing speckle patterns from objects illuminated with a laser
US4234356A (en) * 1979-06-01 1980-11-18 Bell Telephone Laboratories, Incorporated Dual wavelength optical annealing of materials
JPS5696835A (en) 1979-12-29 1981-08-05 Fujitsu Ltd Manufacture of semiconductor device
JPS5727035A (en) 1980-07-25 1982-02-13 Hitachi Ltd Manufacture of semiconductor device
US4390392A (en) * 1980-09-16 1983-06-28 Texas Instruments Incorporated Method for removal of minute physical damage to silicon wafers by employing laser annealing
US4475027A (en) * 1981-11-17 1984-10-02 Allied Corporation Optical beam homogenizer
US4439245A (en) * 1982-01-25 1984-03-27 Rca Corporation Electromagnetic radiation annealing of semiconductor material
US4511220A (en) * 1982-12-23 1985-04-16 The United States Of America As Represented By The Secretary Of The Air Force Laser target speckle eliminator
US4619508A (en) * 1984-04-28 1986-10-28 Nippon Kogaku K. K. Illumination optical arrangement
GB8515814D0 (en) 1985-06-21 1985-07-24 British Telecomm Fabrication of optical waveguides
US5753542A (en) * 1985-08-02 1998-05-19 Semiconductor Energy Laboratory Co., Ltd. Method for crystallizing semiconductor material without exposing it to air
US4744615A (en) * 1986-01-29 1988-05-17 International Business Machines Corporation Laser beam homogenizer
US4849371A (en) * 1986-12-22 1989-07-18 Motorola Inc. Monocrystalline semiconductor buried layers for electrical contacts to semiconductor devices
JPH0786647B2 (ja) * 1986-12-24 1995-09-20 株式会社ニコン 照明装置
JPS6439723A (en) * 1987-08-06 1989-02-10 Seiko Epson Corp Selectively heating method for substrate
US5307207A (en) * 1988-03-16 1994-04-26 Nikon Corporation Illuminating optical apparatus
US4953982A (en) * 1988-07-20 1990-09-04 Applied Materials, Inc. Method and apparatus for endpoint detection in a semiconductor wafer etching system
US5182170A (en) * 1989-09-05 1993-01-26 Board Of Regents, The University Of Texas System Method of producing parts by selective beam interaction of powder with gas phase reactant
US5109465A (en) * 1990-01-16 1992-04-28 Summit Technology, Inc. Beam homogenizer
US5061025A (en) * 1990-04-13 1991-10-29 Eastman Kodak Company Hologon scanner with beam shaping stationary diffraction grating
US5224200A (en) * 1991-11-27 1993-06-29 The United States Of America As Represented By The Department Of Energy Coherence delay augmented laser beam homogenizer
US5233460A (en) * 1992-01-31 1993-08-03 Regents Of The University Of California Method and means for reducing speckle in coherent laser pulses
US5328785A (en) * 1992-02-10 1994-07-12 Litel Instruments High power phase masks for imaging systems
JPH06140704A (ja) * 1992-10-26 1994-05-20 Mitsubishi Electric Corp レーザ光照射装置
JP3431647B2 (ja) * 1992-10-30 2003-07-28 株式会社半導体エネルギー研究所 半導体装置とその作製方法およびメモリ装置の作製方法およびレーザードーピング処理方法
US5315427A (en) * 1992-12-14 1994-05-24 Xerox Corporation Pair of binary diffraction optics for use in overfilled raster output scanning systems
US5316969A (en) * 1992-12-21 1994-05-31 Board Of Trustees Of The Leland Stanford Junior University Method of shallow junction formation in semiconductor devices using gas immersion laser doping
JPH06232069A (ja) * 1993-02-04 1994-08-19 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
KR100255689B1 (ko) * 1993-05-27 2000-05-01 윤종용 반도체 레이져 소자 및 그 제조방법
US5610733A (en) * 1994-02-28 1997-03-11 Digital Optics Corporation Beam-homogenizer
JPH07249591A (ja) * 1994-03-14 1995-09-26 Matsushita Electric Ind Co Ltd 半導体薄膜のレーザーアニール方法及び薄膜半導体素子
US5453814A (en) * 1994-04-13 1995-09-26 Nikon Precision Inc. Illumination source and method for microlithography
JP3326654B2 (ja) 1994-05-02 2002-09-24 ソニー株式会社 表示用半導体チップの製造方法
US5866238A (en) * 1994-05-05 1999-02-02 Minolta Co., Ltd. Ferroelectric thin film device and its process
US5747245A (en) * 1994-06-14 1998-05-05 La Jolla Cancer Research Foundation Nucleic acids encoding Fas associated proteins and screening assays using same
JPH0837139A (ja) * 1994-07-21 1996-02-06 Sony Corp 露光照明装置
FR2725766B1 (fr) * 1994-10-13 1997-01-10 Alliedsignal Europ Services Ensemble d'un element de friction, d'un ressort et d'un indicateur d'usure pour frein a disque de vehicule automobile
US5621529A (en) * 1995-04-05 1997-04-15 Intelligent Automation Systems, Inc. Apparatus and method for projecting laser pattern with reduced speckle noise
US5654213A (en) * 1995-10-03 1997-08-05 Integrated Device Technology, Inc. Method for fabricating a CMOS device
US6051483A (en) * 1996-11-12 2000-04-18 International Business Machines Corporation Formation of ultra-shallow semiconductor junction using microwave annealing
US6555449B1 (en) * 1996-05-28 2003-04-29 Trustees Of Columbia University In The City Of New York Methods for producing uniform large-grained and grain boundary location manipulated polycrystalline thin film semiconductors using sequential lateral solidfication
US5699191A (en) * 1996-10-24 1997-12-16 Xerox Corporation Narrow-pitch beam homogenizer
US5852693A (en) 1996-11-26 1998-12-22 Ultratech Stepper, Inc. Low-loss light redirection apparatus
US5754278A (en) * 1996-11-27 1998-05-19 Eastman Kodak Company Image transfer illumination system and method
US6387803B2 (en) * 1997-01-29 2002-05-14 Ultratech Stepper, Inc. Method for forming a silicide region on a silicon body
US6297135B1 (en) * 1997-01-29 2001-10-02 Ultratech Stepper, Inc. Method for forming silicide regions on an integrated device
US5888888A (en) * 1997-01-29 1999-03-30 Ultratech Stepper, Inc. Method for forming a silicide region on a silicon body
JPH10253916A (ja) * 1997-03-10 1998-09-25 Semiconductor Energy Lab Co Ltd レーザー光学装置
US6423585B1 (en) * 1997-03-11 2002-07-23 Semiconductor Energy Laboratory Co., Ltd. Heating treatment device, heating treatment method and fabrication method of semiconductor device
US5918140A (en) * 1997-06-16 1999-06-29 The Regents Of The University Of California Deposition of dopant impurities and pulsed energy drive-in
JPH11204788A (ja) * 1998-01-19 1999-07-30 Toshiba Corp 半導体装置およびその製造方法
US6246524B1 (en) * 1998-07-13 2001-06-12 Semiconductor Energy Laboratory Co., Ltd. Beam homogenizer, laser irradiation apparatus, laser irradiation method, and method of manufacturing semiconductor device
US5956603A (en) 1998-08-27 1999-09-21 Ultratech Stepper, Inc. Gas immersion laser annealing method suitable for use in the fabrication of reduced-dimension integrated circuits
KR20000048110A (ko) * 1998-12-15 2000-07-25 카네코 히사시 고체촬상장치 및 그 제조방법
US6324195B1 (en) * 1999-01-13 2001-11-27 Kaneka Corporation Laser processing of a thin film
US6191887B1 (en) * 1999-01-20 2001-02-20 Tropel Corporation Laser illumination with speckle reduction
AU3193800A (en) * 1999-05-18 2000-12-05 Nikon Corporation Exposure method, illuminating device, and exposure system
US6348076B1 (en) * 1999-10-08 2002-02-19 International Business Machines Corporation Slurry for mechanical polishing (CMP) of metals and use thereof
KR100338768B1 (ko) * 1999-10-25 2002-05-30 윤종용 산화막 제거방법 및 산화막 제거를 위한 반도체 제조 장치
US6956878B1 (en) * 2000-02-07 2005-10-18 Silicon Light Machines Corporation Method and apparatus for reducing laser speckle using polarization averaging
US6300208B1 (en) * 2000-02-16 2001-10-09 Ultratech Stepper, Inc. Methods for annealing an integrated device using a radiant energy absorber layer
US6366308B1 (en) * 2000-02-16 2002-04-02 Ultratech Stepper, Inc. Laser thermal processing apparatus and method
US6825101B1 (en) * 2000-03-27 2004-11-30 Ultratech, Inc. Methods for annealing a substrate and article produced by such methods
US6570656B1 (en) * 2000-04-10 2003-05-27 Ultratech Stepper, Inc. Illumination fluence regulation system and method for use in thermal processing employed in the fabrication of reduced-dimension integrated circuits
US6645838B1 (en) * 2000-04-10 2003-11-11 Ultratech Stepper, Inc. Selective absorption process for forming an activated doped region in a semiconductor
US6420264B1 (en) * 2000-04-12 2002-07-16 Ultratech Stepper, Inc. Method of forming a silicide region in a Si substrate and a device having same
US6388297B1 (en) * 2000-04-12 2002-05-14 Ultratech Stepper, Inc. Structure and method for an optical block in shallow trench isolation for improved laser anneal control
US6274488B1 (en) * 2000-04-12 2001-08-14 Ultratech Stepper, Inc. Method of forming a silicide region in a Si substrate and a device having same
CN1194380C (zh) * 2000-04-24 2005-03-23 北京师范大学 绝缘体上单晶硅(soi)材料的制造方法
US6376806B2 (en) * 2000-05-09 2002-04-23 Woo Sik Yoo Flash anneal
JP3578046B2 (ja) * 2000-05-16 2004-10-20 日産自動車株式会社 車速制御装置
US6635588B1 (en) * 2000-06-12 2003-10-21 Ultratech Stepper, Inc. Method for laser thermal processing using thermally induced reflectivity switch
US6303476B1 (en) * 2000-06-12 2001-10-16 Ultratech Stepper, Inc. Thermally induced reflectivity switch for laser thermal processing
US6541353B1 (en) * 2000-08-31 2003-04-01 Micron Technology, Inc. Atomic layer doping apparatus and method
US6479821B1 (en) * 2000-09-11 2002-11-12 Ultratech Stepper, Inc. Thermally induced phase switch for laser thermal processing
US6635541B1 (en) * 2000-09-11 2003-10-21 Ultratech Stepper, Inc. Method for annealing using partial absorber layer exposed to radiant energy and article made with partial absorber layer
US6365476B1 (en) * 2000-10-27 2002-04-02 Ultratech Stepper, Inc. Laser thermal process for fabricating field-effect transistors
JP2002141301A (ja) * 2000-11-02 2002-05-17 Mitsubishi Electric Corp レーザアニーリング用光学系とこれを用いたレーザアニーリング装置
US6576870B2 (en) * 2000-11-13 2003-06-10 Hannstar Display Corp. Apparatus with double laser beams for cutting two bonded glass substrates and method thereof
US6594446B2 (en) * 2000-12-04 2003-07-15 Vortek Industries Ltd. Heat-treating methods and systems
US6486066B2 (en) * 2001-02-02 2002-11-26 Matrix Semiconductor, Inc. Method of generating integrated circuit feature layout for improved chemical mechanical polishing
WO2002065514A1 (en) * 2001-02-12 2002-08-22 Micro C Technologies, Inc. Ultra fast rapid thermal processing chamber and method of use
US20020121094A1 (en) * 2001-03-02 2002-09-05 Vanhoudt Paulus Joseph Switch-mode bi-directional thermoelectric control of laser diode temperature
JP2002280323A (ja) * 2001-03-16 2002-09-27 Semiconductor Energy Lab Co Ltd レーザ照射装置
US20020192914A1 (en) * 2001-06-15 2002-12-19 Kizilyalli Isik C. CMOS device fabrication utilizing selective laser anneal to form raised source/drain areas
US20030040130A1 (en) * 2001-08-09 2003-02-27 Mayur Abhilash J. Method for selection of parameters for implant anneal of patterned semiconductor substrates and specification of a laser system
JP2003059858A (ja) * 2001-08-09 2003-02-28 Sony Corp レーザアニール装置及び薄膜トランジスタの製造方法
US6594090B2 (en) * 2001-08-27 2003-07-15 Eastman Kodak Company Laser projection display system
US6777317B2 (en) * 2001-08-29 2004-08-17 Ultratech Stepper, Inc. Method for semiconductor gate doping
US7063978B2 (en) * 2001-11-01 2006-06-20 3M Innovative Properties Company Coated film laminate having an electrically conductive surface
US7105048B2 (en) * 2001-11-30 2006-09-12 Semiconductor Energy Laboratory Co., Ltd. Laser irradiation apparatus
US7026229B2 (en) * 2001-11-28 2006-04-11 Vartan Semiconductor Equipment Associates, Inc. Athermal annealing with rapid thermal annealing system and method
AU2002348835A1 (en) 2001-11-30 2003-06-10 Koninklijke Philips Electronics N.V. Method of manufacturing a semiconductor device
US6577429B1 (en) * 2002-01-15 2003-06-10 Eastman Kodak Company Laser projection display system
JP2003229568A (ja) * 2002-02-04 2003-08-15 Hitachi Ltd 半導体装置の製造方法および半導体装置
US6849831B2 (en) * 2002-03-29 2005-02-01 Mattson Technology, Inc. Pulsed processing semiconductor heating methods using combinations of heating sources
US6987240B2 (en) * 2002-04-18 2006-01-17 Applied Materials, Inc. Thermal flux processing by scanning
US7005601B2 (en) * 2002-04-18 2006-02-28 Applied Materials, Inc. Thermal flux processing by scanning
US20040108588A1 (en) * 2002-09-24 2004-06-10 Cookson Electronics, Inc. Package for microchips
US7154066B2 (en) * 2002-11-06 2006-12-26 Ultratech, Inc. Laser scanning apparatus and methods for thermal processing
US6747245B2 (en) * 2002-11-06 2004-06-08 Ultratech Stepper, Inc. Laser scanning apparatus and methods for thermal processing
US7097709B2 (en) * 2002-11-27 2006-08-29 Mitsubishi Denki Kabushiki Kaisha Laser annealing apparatus
EP1468774B1 (en) * 2003-02-28 2009-04-15 Semiconductor Energy Laboratory Co., Ltd. Laser irradiation method, laser irradiation apparatus, and method for manufacturing semiconductor device
US6844250B1 (en) * 2003-03-13 2005-01-18 Ultratech, Inc. Method and system for laser thermal processing of semiconductor devices
US6936505B2 (en) * 2003-05-20 2005-08-30 Intel Corporation Method of forming a shallow junction
JP2004363355A (ja) 2003-06-05 2004-12-24 Hitachi Ltd 半導体装置及びその製造方法
US7098155B2 (en) * 2003-09-29 2006-08-29 Ultratech, Inc. Laser thermal annealing of lightly doped silicon substrates
US7148159B2 (en) * 2003-09-29 2006-12-12 Ultratech, Inc. Laser thermal annealing of lightly doped silicon substrates
US6911376B2 (en) * 2003-10-01 2005-06-28 Wafermasters Selective heating using flash anneal
EP1524684B1 (en) * 2003-10-17 2010-01-13 Imec Method for providing a semiconductor substrate with a layer structure of activated dopants
JP4700324B2 (ja) * 2003-12-25 2011-06-15 シルトロニック・ジャパン株式会社 半導体基板の製造方法
US7145104B2 (en) * 2004-02-26 2006-12-05 Ultratech, Inc. Silicon layer for uniformizing temperature during photo-annealing
US7049544B2 (en) * 2004-03-26 2006-05-23 Ultratech, Inc. Beamsplitter for high-power radiation
JP2006024735A (ja) * 2004-07-08 2006-01-26 Seiko Instruments Inc 半導体膜の結晶化方法、及び、表示装置の製造方法
TW200605229A (en) * 2004-07-28 2006-02-01 Adv Lcd Tech Dev Ct Co Ltd Method of manufacturing semiconductor device
JPWO2006013898A1 (ja) * 2004-08-04 2008-05-01 松下電器産業株式会社 半導体装置の製造方法
JP4763983B2 (ja) * 2004-08-09 2011-08-31 シャープ株式会社 光変調素子、結晶化装置、結晶化方法、薄膜半導体基板の製造装置、薄膜半導体基板の製造方法、薄膜半導体装置、薄膜半導体装置の製造方法、表示装置及び位相シフタ
US7438468B2 (en) * 2004-11-12 2008-10-21 Applied Materials, Inc. Multiple band pass filtering for pyrometry in laser based annealing systems
US20070196011A1 (en) * 2004-11-22 2007-08-23 Cox Damon K Integrated vacuum metrology for cluster tool
EP1708008B1 (en) * 2005-04-01 2011-08-17 Semiconductor Energy Laboratory Co., Ltd. Beam homogenizer and laser irradition apparatus
US7135392B1 (en) * 2005-07-20 2006-11-14 Applied Materials, Inc. Thermal flux laser annealing for ion implantation of semiconductor P-N junctions
US7312148B2 (en) * 2005-08-08 2007-12-25 Applied Materials, Inc. Copper barrier reflow process employing high speed optical annealing
JP2007110064A (ja) 2005-09-14 2007-04-26 Ishikawajima Harima Heavy Ind Co Ltd レーザアニール方法及び装置
US20070080141A1 (en) * 2005-10-07 2007-04-12 Applied Materials, Inc. Low-voltage inductively coupled source for plasma processing
US20070212859A1 (en) * 2006-03-08 2007-09-13 Paul Carey Method of thermal processing structures formed on a substrate

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6265291B1 (en) * 1999-01-04 2001-07-24 Advanced Micro Devices, Inc. Circuit fabrication method which optimizes source/drain contact resistance
WO2005104265A1 (en) * 2004-04-27 2005-11-03 Koninklijke Philips Electronics, N.V. Method of forming an organic semiconducting device by a melt technique

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105206509B (zh) * 2009-11-30 2018-05-18 应用材料公司 在半导体应用上的结晶处理
CN105206509A (zh) * 2009-11-30 2015-12-30 应用材料公司 在半导体应用上的结晶处理
CN102142365A (zh) * 2010-01-28 2011-08-03 联华电子股份有限公司 热处理制作工艺
US10522356B2 (en) 2013-08-09 2019-12-31 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and systems for dopant activation using microwave radiation
CN104347366A (zh) * 2013-08-09 2015-02-11 台湾积体电路制造股份有限公司 使用微波辐射活化掺杂剂的方法和系统
US9627212B2 (en) 2013-08-09 2017-04-18 Taiwan Semiconductor Manufacturing Company Limited Methods and systems for dopant activation using microwave radiation
CN104465862A (zh) * 2013-09-13 2015-03-25 台积太阳能股份有限公司 制造太阳能电池的装置和方法
CN104465862B (zh) * 2013-09-13 2017-01-04 台湾积体电路制造股份有限公司 制造太阳能电池的装置和方法
CN105830202A (zh) * 2013-12-20 2016-08-03 应用材料公司 双波长退火方法及设备
CN105830202B (zh) * 2013-12-20 2019-04-19 应用材料公司 双波长退火方法及设备
CN107644111A (zh) * 2016-07-22 2018-01-30 鸿之微科技（上海）有限公司 表面电子结构的计算方法及其系统
CN107644111B (zh) * 2016-07-22 2021-02-26 鸿之微科技（上海）有限公司 表面电子结构的计算方法及其系统
CN107470095B (zh) * 2017-09-05 2019-07-16 苏州威格尔纳米科技有限公司 一种防止衬底背面溶液扩散的平台
CN107470095A (zh) * 2017-09-05 2017-12-15 苏州威格尔纳米科技有限公司 一种防止衬底背面溶液扩散的平台

Also Published As

Publication number Publication date
TWI446452B (zh) 2014-07-21
US20070212859A1 (en) 2007-09-13
TWI521571B (zh) 2016-02-11
US10840100B2 (en) 2020-11-17
US7569463B2 (en) 2009-08-04
US8518838B2 (en) 2013-08-27
US10141191B2 (en) 2018-11-27
JP2014060423A (ja) 2014-04-03
TW201432797A (zh) 2014-08-16
CN103295896A (zh) 2013-09-11
CN103295896B (zh) 2016-01-20
TW200741881A (en) 2007-11-01
TW201216369A (en) 2012-04-16
TWI463568B (zh) 2014-12-01
JP5931039B2 (ja) 2016-06-08
US20120145684A1 (en) 2012-06-14
US20190139773A1 (en) 2019-05-09
US20070218644A1 (en) 2007-09-20
US20100323532A1 (en) 2010-12-23
US20070221640A1 (en) 2007-09-27
CN101395712B (zh) 2013-06-12

Similar Documents

Publication Publication Date Title
CN103295896B (zh) 用于热处理衬底上形成的结构的方法和装置
CN102498552B (zh) 使用脉冲序列退火方法将薄膜固相再结晶的方法
US6383956B2 (en) Method of forming thermally induced reflectivity switch for laser thermal processing
KR100696921B1 (ko) 레이저 방사에 노출될 때 반도체 워크피스의 처리 영역으로 전달되는 열량을 제어하는 방법
Mariucci et al. Lateral growth control in excimer laser crystallized polysilicon
AU2021236824B2 (en) All-semiconductor Josephson junction device for qubit applications
WO2000060655A1 (en) Methods for determining wavelength and pulse length of radiant energy used for annealing
JP5558006B2 (ja) 基板に形成された熱処理構造用の方法および装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C53 Correction of patent of invention or patent application
CB02 Change of applicant information

Address after: American California

Applicant after: Applied Materials Inc.

Address before: American California

Applicant before: Applied Materials Inc.

C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20130612

Termination date: 20190223