JP5825747B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP5825747B2
JP5825747B2 JP2014159358A JP2014159358A JP5825747B2 JP 5825747 B2 JP5825747 B2 JP 5825747B2 JP 2014159358 A JP2014159358 A JP 2014159358A JP 2014159358 A JP2014159358 A JP 2014159358A JP 5825747 B2 JP5825747 B2 JP 5825747B2
Authority
JP
Japan
Prior art keywords
current
current source
circuit
signal
source circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2014159358A
Other languages
English (en)
Other versions
JP2015007786A (ja
Inventor
木村　肇
肇 木村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2014159358A priority Critical patent/JP5825747B2/ja
Publication of JP2015007786A publication Critical patent/JP2015007786A/ja
Application granted granted Critical
Publication of JP5825747B2 publication Critical patent/JP5825747B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G09G3/3241—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element the current through the light-emitting element being set using a data current provided by the data driver, e.g. by using a two-transistor current mirror
    • G09G3/325—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element the current through the light-emitting element being set using a data current provided by the data driver, e.g. by using a two-transistor current mirror the data current flowing through the driving transistor during a setting phase, e.g. by using a switch for connecting the driving transistor to the data driver
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • G09G3/3283—Details of drivers for data electrodes in which the data driver supplies a variable data current for setting the current through, or the voltage across, the light-emitting elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0852—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor being a dynamic memory with more than one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0202—Addressing of scan or signal lines
    • G09G2310/0221—Addressing of scan or signal lines with use of split matrices
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/027—Details of drivers for data electrodes, the drivers handling digital grey scale data, e.g. use of D/A converters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2018—Display of intermediate tones by time modulation using two or more time intervals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2018—Display of intermediate tones by time modulation using two or more time intervals
    • G09G3/2022—Display of intermediate tones by time modulation using two or more time intervals using sub-frames

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)
  • Electroluminescent Light Sources (AREA)
  • Electronic Switches (AREA)

Description

本発明は信号線駆動回路の技術に関する。また前記信号線駆動回路を有する発光装置の
技術に関する。
近年、画像の表示を行う表示装置の開発が進められている。表示装置としては、液晶素
子を用いて画像の表示を行う液晶表示装置が、高画質、薄型、軽量などの利点を活かして
幅広く用いられている。
一方、自発光素子である発光素子を用いた発光装置の開発も近年進められている。発光
装置は、既存の液晶表示装置がもつ利点に加えて、動画表示に適した速い応答速度、低電
圧、低消費電力などの特徴を有し、次世代ディスプレイとして大きく注目されている。
発光装置に多階調の画像を表示する際の階調表現方法としては、アナログ階調方式とデ
ジタル階調方式が挙げられる。前者のアナログ階調方式は、発光素子に流れる電流の大き
さをアナログ的に制御して階調を得るという方式である。また後者のデジタル階調方式は
、発光素子がオン状態（輝度がほぼ１００％の状態）と、オフ状態（輝度がほぼ０％の状
態）の２つの状態のみによって駆動するという方式である。デジタル階調方式においては
、このままでは２階調しか表示できないため、別の方式と組み合わせて多階調の画像を表
示する方法が提案されている。
また画素の駆動方法としては、画素に入力する信号の種類で分類すると、電圧入力方式
と電流入力方式が挙げられる。前者の電圧入力方式は、画素に入力するビデオ信号（電圧
）を駆動用素子のゲート電極に入力して、該駆動用素子を用いて発光素子の輝度を制御す
る方式である。また後者の電流入力方式では、設定された信号電流を発光素子に流すこと
により、該発光素子の輝度を制御する方式である。
ここで、電圧入力方式を適用した発光装置における画素の回路の一例とその駆動方法に
ついて、図１６（Ａ）を用いて簡単に説明する。図１６（Ａ）に示した画素は、信号線５
０１、走査線５０２、スイッチング用ＴＦＴ５０３、駆動用ＴＦＴ５０４、容量素子５０
５、発光素子５０６、電源５０７、５０８を有する。
走査線５０２の電位が変化してスイッチング用ＴＦＴ５０３がオンすると、信号線５０
１に入力されているビデオ信号は、駆動用ＴＦＴ５０４のゲート電極へと入力される。入
力されたビデオ信号の電位に従って、駆動用ＴＦＴ５０４のゲート・ソース間電圧が決定
し、駆動用ＴＦＴ５０４のソース・ドレイン間を流れる電流が決定する。この電流は発光
素子５０６に供給され、該発光素子５０６は発光する。
発光素子を駆動する半導体素子としては、ポリシリコントランジスタが用いられる。し
かし、ポリシリコントランジスタは、結晶粒界における欠陥に起因して、しきい値やオン
電流等の電気的特性にバラツキが生じやすい。図１６（Ａ）に示した画素において、駆動
用ＴＦＴ５０４の特性が画素毎にばらつくと、同じビデオ信号を入力した場合にも、それ
に応じた駆動用ＴＦＴ５０４のドレイン電流の大きさが異なるため、発光素子５０６の輝
度はばらつく。
上記問題を解決するためには、発光素子を駆動するＴＦＴの特性に左右されず、所望の
電流を発光素子に供給すればよい。この観点から、ＴＦＴの特性に左右されずに発光素子
に供給する電流の大きさを制御できる電流入力方式が提案されている。
次いで、電流入力方式を適用した発光装置における画素の回路の一例とその駆動方法に
ついて、図１６（Ｂ）、１７を用いて簡単に説明する。図１６（Ｂ）に示した画素は、信
号線６０１、第１〜第３の走査線６０２〜６０４、電流線６０５、ＴＦＴ６０６〜６０９
、容量素子６１０、発光素子６１１を有する。電流源回路６１２は、各信号線（各列）に
配置される。
図１７を用いて、ビデオ信号の書き込みから発光までの動作について説明する。図１７
中、各部を示す図番は、図１６に準ずる。図１７（Ａ）〜（Ｃ）は、電流の経路を模式的
に示している。図１７（Ｄ）は、ビデオ信号の書き込み時における各経路を流れる電流の
関係を示し、図１７（Ｅ）は、同じくビデオ信号の書き込み時に容量素子６１０に蓄積さ
れる電圧、つまりＴＦＴ６０８のゲート・ソース間電圧を示す。
まず、第１及び第２の走査線６０２、６０３にパルスが入力され、ＴＦＴ６０６、６０
７がオンする。このとき、信号線６０１を流れる電流は信号電流をＩｄａｔａと表記する
。信号線６０１には、信号電流Ｉｄａｔａが流れているので、図１７（Ａ）に示すように
、画素内では、電流の経路はＩ１とＩ２とに分かれて流れる。これらの関係を図１７（Ｄ
）に示すが、Ｉｄａｔａ＝Ｉ１＋Ｉ２であることは言うまでもない。
ＴＦＴ６０６がオンした瞬間には、まだ容量素子６１０には電荷が保持されていないた
め、ＴＦＴ６０８はオフである。よって、Ｉ２＝０となり、Ｉｄａｔａ＝Ｉ１となる。こ
の間は、容量素子６１０の両電極間に電流が流れて、該容量素子６１０において電荷の蓄
積が行われている。
そして徐々に容量素子６１０に電荷が蓄積され、両電極間に電位差が生じ始める（図１
７（Ｅ））。両電極の電位差がＶｔｈとなると（図１７（Ｅ）、Ａ点）、ＴＦＴ６０８が
オンして、Ｉ２が生ずる。前述したように、Ｉｄａｔａ＝Ｉ１＋Ｉ２であるので、Ｉ１は
次第に減少するが、依然電流は流れており、容量素子６１０にはさらに電荷の蓄積が行わ
れる。
容量素子６１０では、その両電極の電位差、つまりＴＦＴ６０８のゲート・ソース間電
圧が所望の電圧になるまで電荷の蓄積が続く。つまりＴＦＴ６０８がＩｄａｔａの電流を
流すことが出来るだけの電圧になるまで電荷の蓄積が続く。やがて電荷の蓄積が終了する
（図１７（Ｅ）、Ｂ点）と、電流Ｉ１は流れなくなる。また、ＴＦＴ６０８は完全にオン
しているので、Ｉｄａｔａ＝Ｉ２となる（図１７（Ｂ））。以上の動作により、画素に対
する信号の書き込み動作が完了する。最後に第１及び第２の走査線６０２、６０３の選択
が終了し、ＴＦＴ６０６、６０７がオフする。
続いて、第３の走査線６０４にパルスが入力され、ＴＦＴ６０９がオンする。容量素子
６１０には、先ほど書き込んだＶＧＳが保持されているため、ＴＦＴ６０８はオンしてお
り、電流線６０５からＩｄａｔａに等しい電流が流れる。これにより発光素子６１１が発
光する。このとき、ＴＦＴ６０８が飽和領域において動作するようにしておけば、ＴＦＴ
６０８のソース・ドレイン間電圧が変化したとしても、発光素子６１１に流れる発光電流
ＩＥＬは変わりなく流れる。
このように電流入力方式とは、ＴＦＴ６０９のドレイン電流が電流源回路６１２で設定
された信号電流Ｉｄａｔａと同じ電流値になるように設定し、このドレイン電流に応じた
輝度で発光素子６１１が発光を行う方式をいう。上記構成の画素を用いることで、画素を
構成するＴＦＴの特性バラツキの影響を抑制して、所望の電流を発光素子に供給すること
が出来る。
但し、電流入力方式を適用した発光装置では、ビデオ信号に応じた信号電流を正確に画
素に入力する必要がある。しかし、信号電流を画素に入力する役目を担う信号線駆動回路
（図１６では電流源回路６１２に相当）をポリシリコントランジスタで形成すると、その
特性にバラツキが生じるため、該信号電流にもバラツキが生じてしまう。
つまり電流入力方式を適用した発光装置では、画素及び信号線駆動回路を構成するＴＦ
Ｔの特性バラツキの影響を抑制する必要がある。しかし図１６（Ｂ）に示す構成の画素を
用いることによって、画素を構成するＴＦＴの特性バラツキの影響を抑制することは出来
るが、信号線駆動回路を構成するＴＦＴの特性バラツキの影響を抑制することは困難とな
る。
そこで、電流入力方式の画素を駆動する信号線駆動回路に配置される電流源回路の構成
とその動作について図１８を用いて簡単に説明する。
図１８（Ａ）（Ｂ）における電流源回路６１２は、図１６（Ｂ）で示した電流源回路６
１２に相当する。電流源回路６１２は、定電流源５５５〜５５８を有する。定電流源５５
５〜５５８は、端子５５１〜５５４を介して入力される信号により制御される。定電流源
５５５〜５５８から供給される電流の大きさは各々異なっており、その比は１：２：４：
８となるように設定されている。
図１８（Ｂ）は電流源回路６１２の回路構成を示した図であり、図中の定電流源５５５
〜５５８はトランジスタに相当する。トランジスタ５５５〜５５８のオン電流は、Ｌ（ゲ
ート長）／Ｗ（ゲート幅）値の比（１：２：４：８）に起因して１：２：４：８となる。
そうすると電流源回路６１２は、２４＝１６段階で電流の大きさを制御することが出来る
。つまり４ビットのデジタルビデオ信号に対して、１６階調のアナログ値を持つ電流を出
力することが出来る。なお、この電流源回路６１２は、ポリシリコントランジスタで形成
され、画素部と同一基板上に一体形成される。
このように、従来において、電流源回路を内蔵した信号線駆動回路は提案されている。
（例えば、非特許文献１、２参照）
デジタル階調方式においては、多階調の画像を表現するためにデジタル階調方式と面積
階調方式とを組み合わせた方式（以下面積階調方式と表記）やデジタル階調方式と時間階
調方式とを組み合わせた方式（以下時間階調方式と表記）がある。面積階調方式とは、一
画素を複数の副画素に分割し、それぞれの副画素で発光、又は非発光を選択することで、
一画素において発光している面積と、それ以外の面積との差をもって階調を表現する方式
である。また時間階調方式とは、発光素子が発光している時間を制御することにより、階
調表現を行う方式である。具体的には、１フレーム期間を長さの異なる複数のサブフレー
ム期間に分割し、各期間での発光素子の発光、又は非発光を選択することで、１フレーム
期間内で発光した時間の長さの差をもって階調を表現する。デジタル階調方式においては
、多階調の画像を表現するためにデジタル階調方式と時間階調方式とを組み合わせた方式
（以下時間階調方式と表記）が提案されている。（例えば、特許文献１参照）
特開２００１−５４２６号公報
服部励治、他３名、「信学技報」、ＥＤ２００１−８、電流指定型ポリシリコンＴＦＴアクティブマトリクス駆動有機ＬＥＤディスプレイの回路シミュレーション、ｐ．７−１４ Ｒｅｉｊｉ Ｈ ｅｔ ａｌ．、「ＡＭ−ＬＣＤ'０１」、ＯＬＥＤ−４，ｐ．２２３−２２６
上述した電流源回路６１２は、Ｌ／Ｗ値を設計することによって、トランジスタのオン
電流を１：２：４：８になるように設定している。しかしトランジスタ５５５〜トランジ
スタ５５８は、作製工程や使用する基板の相違によって生じるゲート長、ゲート幅及びゲ
ート絶縁膜の膜厚のバラツキの要因が重なって、しきい値や移動度にバラツキが生じてし
まう。そのため、トランジスタ５５５〜トランジスタ５５８のオン電流を設計通りに正確
に１：２：４：８にすることは困難である。つまり列によって、画素に供給する電流値に
バラツキが生じてしまう。
トランジスタ５５５〜５５８のオン電流を設計通りに正確に１：２：４：８にするため
には、全ての列にある電流源回路の特性を、全て同一にする必要がある。つまり、信号線
駆動回路の有する電流源回路のトランジスタの特性を、全て同一にする必要があるが、そ
の実現は非常に困難である。
本発明は上記の問題点を鑑みてなされたものであり、ＴＦＴの特性バラツキの影響を抑
制して、所望の信号電流を画素に供給することができる信号線駆動回路を提供する。さら
に本発明は、ＴＦＴの特性バラツキの影響を抑制した回路構成の画素を用いることにより
、画素及び駆動回路の両方を構成するＴＦＴの特性バラツキの影響を抑制して、所望の信
号電流を発光素子に供給することができる発光装置を提供する。
本発明は、ＴＦＴの特性バラツキの影響を抑制した所望の一定電流を流す電気回路（本
明細書では電流源回路とよぶ）を設けた新しい構成の信号線駆動回路を提供する。さらに
本発明は、前記信号線駆動回路を具備した発光装置を提供する。
本発明は各列（各信号線など）に電流源回路が配置された信号線駆動回路を提供する。
そして本発明の信号線駆動回路では、ビデオ信号用定電流源を用いて、各信号線に配置さ
れた電流源回路に信号電流を設定する。信号電流が設定された電流源回路では、ビデオ信
号用定電流源に比例した電流を流す能力を有する。そのため、前記電流源回路を用いるこ
とにより、信号線駆動回路を構成するＴＦＴの特性バラツキの影響を抑制することが出来
る。
なお、ビデオ信号用定電流源は、基板上に信号線駆動回路と一体形成してもよい。また
はビデオ信号用電流として、基板の外部からＩＣ等を用いて電流を入力してもよい。この
場合には、ビデオ信号用電流として、基板の外部から信号線駆動回路に一定の電流、もし
くは、ビデオ信号に応じた電流が供給される。
本発明の信号線駆動回路の概略について図１、２を用いて説明する。図１、２には、ｉ
列目から（ｉ＋２）列目の３本の信号線にかかる周辺の信号線駆動回路が示されている。
図１において、信号線駆動回路４０３には、各信号線（各列）に電流源回路４２０が配
置されている。電流源回路４２０は、端子ａ、端子ｂ及び端子ｃを有する。端子ａからは
、設定信号が入力される。端子ｂへは、電流線に接続されたビデオ信号用定電流源１０９
から電流（信号電流）が供給される。また端子ｃからは、電流源回路４２０に保持された
信号をスイッチ１０１を介して出力する。つまり電流源回路４２０は、端子ａから入力さ
れる設定信号により制御され、端子ｂからは供給される信号電流が入力され、該信号電流
に比例した電流を端子ｃより出力する。なおスイッチ１０１は、電流源回路４２０と信号
線に接続された画素との間に設けられ、前記スイッチ１０１のオン又はオフは、ラッチパ
ルスにより制御される。
次いで図１とは異なる構成の本発明の信号線駆動回路について図２を用いて説明する。
図２において、信号線駆動回路４０３には、信号線ごと（各列）に２つ以上の電流源回路
４２０が設けられている。そして電流源回路４２０は複数の電流源回路を有する。そして
ここでは仮に２つの電流源回路を有するとして、電流源回路４２０は、第１電流源回路４
２１及び第２電流源回路４２２を有するとする。第１電流源回路４２１及び第２電流源回
路４２２は、端子ａ、端子ｂ、端子ｃ及び端子ｄを有する。端子ａからは、設定信号が入
力される。端子ｂからは、電流線に接続されたビデオ信号用定電流源１０９から電流（信
号電流）が供給される。また端子ｃからは、第１電流源回路４２１及び第２電流源回路４
２２に保持された信号を出力する。つまり電流源回路４２０は、端子ａから入力される設
定信号及び端子ｄから入力される制御信号により制御され、端子ｂからは供給される信号
電流が入力され、該信号電流に比例した電流（信号電流）を端子ｃより出力する。なおス
イッチ１０１は、電流源回路４２０と信号線に接続された画素の間に設けられ、前記スイ
ッチ１０１のオン又はオフは、ラッチパルスにより制御される。また端子ｄからは、制御
信号が入力される。
なお本明細書では、電流源回路４２０に対して信号電流Ｉｄａｔａの書き込みを終了さ
せる（信号電流を設定する、信号電流によって信号電流に比例した電流を出力できるよう
に設定する、電流源回路４２０が信号電流を出力できるように定める）動作を設定動作と
呼び、信号電流Ｉｄａｔａを画素に入力する動作を入力動作（電流源回路４２０が信号電
流を出力する動作）と呼ぶことにする。図２において、第１電流源回路４２１及び第２電
流源回路４２２に入力される制御信号は互いに異なっているため、第１電流源回路４２１
及び第２電流源回路４２２は、一方は設定動作を行い、他方は入力動作を行う。これによ
り同時に２つの動作を行うことが出来る。
本発明において、発光装置とは発光素子を有する画素部及び信号線駆動回路が基板とカ
バー材との間に封入されたパネル、前記パネルにＩＣ等を実装したモジュール、ディスプ
レイなどを範疇に含む。つまり発光装置とは、パネル、モジュール及びディスプレイなど
の総称に相当する。
本発明の信号線駆動回路では、各々が電流源回路を具備したラッチが配置される。また
本発明の信号線駆動回路は、アナログ階調方式及びデジタル階調方式の両者に適用するこ
とが可能である。
本発明では、ＴＦＴは、通常の単結晶を用いたトランジスタや、ＳＯＩを用いたトラン
ジスタ、有機トランジスタなどに置き換えて適用することができる。
本発明は、複数の信号線の各々に対応した第１及び第２電流源回路、並びにシフトレジ
スタ及びｎ個のビデオ信号用定電流源を有する信号線駆動回路であって（ｎは１以上の自
然数）、前記第１及び前記第２電流源回路の各々は、容量手段と供給手段を有し、前記シ
フトレジスタから供給されるサンプリングパルスと外部から供給されるラッチパルスに従
って、前記第１及び前記第２電流源回路の一方が有する容量手段は、前記ｎ個のビデオ信
号用定電流源の各々から供給される電流を加算した電流を電圧に変換し、他方が有する供
給手段は前記変換された電圧に応じた電流を供給し、前記ｎ個のビデオ信号用定電流源か
ら供給される電流値は、２０：２１：・・・：２ｎに設定されることを特徴とする。
本発明は、複数の信号線の各々に対応した（２×ｎ）個の電流源回路、並びにシフトレ
ジスタ及びｎ個のビデオ信号用定電流源を有する信号線駆動回路であって（ｎは１以上の
自然数）、前記（２×ｎ）個の電流源回路は、前記シフトレジスタから供給されるサンプ
リングパルスと外部から供給されるラッチパルスに従って、前記ｎ個のビデオ信号用定電
流源のいずれか１つから供給された電流を電圧に変換する容量手段と、前記変換された電
圧に応じた電流を供給する供給手段を有し、前記複数の信号線の各々には、前記（２×ｎ
）個の電流源回路から選択されたｎ個から電流が供給され、前記ｎ個のビデオ信号用定電
流源から供給される電流値は、２０：２１：・・・：２ｎに設定されることを特徴とする
。
上記構成を有する本発明の信号線駆動回路は、シフトレジスタと、２個以上の電流源回
路が配置されたラッチを有する。供給手段及び容量手段を有する電流源回路は、構成する
トランジスタの特性バラツキの影響を受けることなく、所定の値の電流を供給することが
できる。また、前記信号線駆動回路には、論理演算子が配置され、前記論理演算子の２つ
の入力端子には、シフトレジスタから供給されるサンプリングパルスと、外部から供給さ
れるラッチパルスが入力される。そして、本発明では、前記論理演算子の出力端子から出
力される信号を用いて、ラッチに配置された２つの以上の電流源回路を制御する。この場
合、前記電流源回路では、供給された電流を電圧に変換する動作に時間をかけて正確に行
うことが出来る。
本発明は上記のような電流源回路を有する信号線駆動回路を提供する。さらに本発明は
、ＴＦＴの特性バラツキの影響を抑制した回路構成の画素を用いることにより、画素及び
駆動回路の両方を構成するＴＦＴの特性バラツキの影響を抑制し、また所望の信号電流Ｉ
ｄａｔａを発光素子に供給することができる発光装置を提供する。
信号線駆動回路の図。 信号線駆動回路の図。 信号線駆動回路の図（１ビット、２ビット）。 信号線駆動回路の図（１ビット）。 信号線駆動回路の図（２ビット）。 電流源回路の回路図。 電流源回路の回路図。 電流源回路の回路図。 ビデオ信号用定電流源の回路図。 ビデオ信号用定電流源の回路図。 ビデオ信号用定電流源の回路図。 本発明の発光装置の外観を示す図。 発光装置の画素の回路図。 本発明の発光装置の駆動方法を説明する図。 本発明の発光装置を示す図。 発光装置の画素の回路図。 発光装置の画素の動作を説明する図。 電流源回路の図。 電流源回路の動作を説明する図。 電流源回路の動作を説明する図。 電流源回路の動作を説明する図。 本発明の発光装置が適用される電子機器を示す図。 ビデオ信号用定電流源の回路図。 ビデオ信号用定電流源の回路図。 ビデオ信号用定電流源の回路図。 信号線駆動回路の図（２ビット）。 電流源回路の回路図。 電流源回路の回路図。 電流源回路の回路図。 電流源回路の回路図。 電流源回路の回路図。 電流源回路の回路図。 信号線駆動回路の図。 信号線駆動回路の図。 信号線駆動回路の図。 信号線駆動回路の図。 信号線駆動回路の図。 信号線駆動回路の図。 信号線駆動回路の図。 信号線駆動回路の図。 信号線駆動回路の図。 信号線駆動回路の図。 信号線駆動回路の図。 ビデオ信号用定電流源の回路図。 ビデオ信号用定電流源の回路図。 ビデオ信号用定電流源の回路図。 ビデオ信号用定電流源の回路図。 信号線駆動回路の図。 電流源回路のレイアウト図。 電流源回路の回路図。
（実施の形態１）
本実施の形態では、本発明の信号線駆動回路に具備される電流源回路４２０の回路構成
とその動作の例について説明する。
本発明では端子ａから入力される設定信号とは論理演算子の出力端子から入力される信
号を示す。つまり図１における設定信号とは、論理演算子の出力端子から入力される信号
に相当する。そして本発明では、論理演算子の出力端子から入力される信号に合わせて、
電流源回路４２０の設定を行う。
前記論理演算子の２つの入力端子には、一方にはシフトレジスタからのサンプリングパ
ルスが入力され、他方にはラッチパルスが入力される。論理演算子では、入力された２つ
の信号の論理演算を行って、出力端子から信号を出力する。そして電流源回路では、前記
論理演算子の出力端子から入力される信号によって、設定動作又は入力動作を行う。
なおシフトレジスタとは、フリップフロップ回路（ＦＦ）等を複数列用いた構成を有す
るものである。そして前記シフトレジスタにクロック信号（Ｓ−ＣＬＫ）、スタートパル
ス（Ｓ−ＳＰ）及びクロック反転信号（Ｓ−ＣＬＫｂ）が入力されて、これらの信号のタ
イミングに従って、順次出力される信号をサンプリングパルスとよぶ。
図６（Ａ）において、スイッチ１０４、１０５ａ、１０６と、トランジスタ１０２（ｎ
チャネル型）と、該トランジスタ１０２のゲート・ソース間電圧ＶＧＳを保持する容量素
子１０３とを有する回路が電流源回路４２０に相当する。
電流源回路４２０では、端子ａを介して入力される信号によってスイッチ１０４、スイ
ッチ１０５ａがオンとなる。そうすると、電流線（ビデオ線）に接続されたビデオ信号用
定電流源１０９（以下定電流源１０９と表記）から、端子ｂを介して電流が供給され、容
量素子１０３に電荷が保持される。そして定電流源１０９から流される信号電流Ｉｄａｔ
ａがトランジスタ１０２のドレイン電流と等しくなるまで、容量素子１０３に電荷が保持
される。
次いで、端子ａを介して入力される信号により、スイッチ１０４、スイッチ１０５ａを
オフにする。そうすると、容量素子１０３に所定の電荷が保持されているため、トランジ
スタ１０２は、信号電流Ｉｄａｔａに応じた大きさの電流を流す能力をもつことになる。
そして仮にスイッチ１０１、スイッチ１０６が導通状態になると、端子ｃを介して信号線
に接続された画素に電流が流される。このとき、トランジスタ１０２のゲート電圧は、容
量素子１０３により所定のゲート電圧に維持されているため、トランジスタ１０２のドレ
イン領域には信号電流Ｉｄａｔａに応じたドレイン電流が流れる。そのため、信号線駆動
回路を構成するトランジスタの特性バラツキの影響を抑制して、画素に入力される電流の
大きさを制御できる。
なおスイッチ１０４及びスイッチ１０５ａの接続構成は図６（Ａ）に示す構成に限定さ
れない。例えば、スイッチ１０４の一方を端子ｂに接続し、他方をトランジスタ１０２の
ゲート電極の間に接続し、更にスイッチ１０５ａの一方をスイッチ１０４を介して端子ｂ
に接続して、他方をスイッチ１１６に接続する構成でもよい。そしてスイッチ１０４及び
スイッチ１０５ａは、端子ａから入力される信号により制御される。
或いは、スイッチ１０２は端子ｂとトランジスタ１０４のゲート電極の間に配置し、ス
イッチ１０５ａは端子ｂとスイッチ１１６の間に配置してもよい。つまり、図２７（Ａ）
を参照すると、設定動作時には図２７（Ａ１）のように接続され、入力動作時には図２７
（Ａ２）のように接続されるように、配線やスイッチを配置するとよい。配線の本数やス
イッチの個数は特に限定されない。
なお図６（Ａ）に示す電流源回路４２０では、信号を設定する動作（設定動作）と、信
号を画素に入力する動作（入力動作）、つまり、電流源回路から電流を出力する動作を同
時に行うことは出来ない。
図６（Ｂ）において、スイッチ１２４、スイッチ１２５と、トランジスタ１２２（ｎチ
ャネル型）と、該トランジスタ１２２のゲート・ソース間電圧ＶＧＳを保持する容量素子
１２３と、とトランジスタ１２６（ｎチャネル型）とを有する回路が電流源回路４２０に
相当する。トランジスタ１２６はスイッチ又は電流源用トランジスタの一部のどちらかと
して機能する。
図６（Ｂ）に示す電流源回路４２０では、端子ａを介して入力される信号によってスイ
ッチ１２４、スイッチ１２５がオンとなる。そうすると、電流線（ビデオ線）に接続され
た定電流源１０９から、端子ｂを介して電流が供給され、容量素子１２３に電荷が保持さ
れる。そして定電流源１０９から流される信号電流Ｉｄａｔａがトランジスタ１２２のド
レイン電流と等しくなるまで、容量素子１２３に所定の電荷が保持される。なおスイッチ
１２４がオンになると、トランジスタ１２６のゲート・ソース間電圧ＶＧＳが０Ｖとなる
ので、トランジスタ１２６はオフになる。
次いで、端子ａを介して入力される信号により、スイッチ１２４、スイッチ１２５をオ
フにする。そうすると、容量素子１２３に所定の電荷が保持されているため、トランジス
タ１２２は、信号電流Ｉｄａｔａの大きさの電流を流す能力をもつことになる。そして仮
にスイッチ１０１が導通状態になると、端子ｃを介して信号線に接続された画素に電流が
流される。このとき、トランジスタ１２２のゲート電圧は、容量素子１２３により所定の
ゲート電圧に維持されているため、トランジスタ１２２のドレイン領域には信号電流Ｉｄ
ａｔａに応じたドレイン電流が流れる。そのため、信号線駆動回路を構成するトランジス
タの特性バラツキの影響を抑制して、画素に入力される電流の大きさを制御できる。
なおスイッチ１２４、１２５がオフすると、トランジスタ１２６のゲートとソースは同
電位ではなくなる。その結果、容量素子１２３に保持された電荷がトランジスタ１２６の
方にも分配され、トランジスタ１２６が自動的にオンになる。ここで、トランジスタ１２
２、１２６は直列に接続され、且つ互いのゲートが接続されている。従って、トランジス
タ１２２、１２６はマルチゲートのトランジスタとして動作する。つまり、設定動作時と
入力動作時とでは、トランジスタのゲート長Ｌが異なることになる。従って、設定動作時
に端子ｂから供給される電流値は、入力動作時に端子ｃから供給される電流値よりも大き
くすることが出来る。そのため、端子ｂと定電流源１０９との間に配置された様々な負荷
（配線抵抗、交差容量など）を、より早く充電することができる。従って、設定動作を素
早く完了させることができる。
なおスイッチの個数、配線の本数及びその接続構成は特に限定されない。つまり、図２
７（Ｂ）を参照すると、設定動作時には図２７（Ｂ１）のように接続され、入力動作時に
は図２７（Ｂ２）のように接続されるように、配線やスイッチを配置するとよい。特に、
図２７（Ｂ２）においては、容量素子１２３に貯まった電荷が漏れないようになっていれ
ばよい。配線の本数やスイッチの個数は特に限定されない。
なお図６（Ｂ）に示す電流源回路４２０では、信号を設定する動作（設定動作）と、信
号を画素に入力する動作（入力動作）、つまり、電流源回路から電流を出力する動作を同
時に行うことは出来ない。
図６（Ｃ）において、スイッチ１０８、スイッチ１１０、トランジスタ１０５、１０６
（ｎチャネル型）、該トランジスタ１０５ｂ、１０６のゲート・ソース間電圧ＶＧＳを保
持する容量素子１０７とを有する回路が電流源回路４２０に相当する。
図６（Ｃ）に示す電流源回路４２０では、端子ａを介して入力される信号によってスイ
ッチ１０８、スイッチ１１０がオンとなる。そうすると電流線に接続された定電流源１０
９から、端子ｂを介して電流が供給され、容量素子１０７に電荷が保持される。そして定
電流源１０９から流される信号電流Ｉｄａｔａがトランジスタ１０５ｂのドレイン電流と
等しくなるまで、容量素子１０７に電荷が保持される。このとき、トランジスタ１０５ｂ
及びトランジスタ１０６のゲート電極は互いに接続されているので、トランジスタ１０５
ｂ及びトランジスタ１０６のゲート電圧が、容量素子１０７によって保持されている。
次いで、端子ａを介して入力される信号により、スイッチ１０８、スイッチ１１０をオ
フにする。そうすると、容量素子１０７に所定の電荷が保持されるため、トランジスタ１
０６は、信号電流Ｉｄａｔａに応じた大きさの電流を流す能力をもつことになる。そして
仮にスイッチ１０１が導通状態になると、端子ｃを介して信号線に接続された画素に電流
が流される。このとき、トランジスタ１０６のゲート電圧は、容量素子１０７により所定
のゲート電圧に維持されているため、トランジスタ１０６のドレイン領域には信号電流Ｉ
ｄａｔａに応じたドレイン電流が流れる。そのため、信号線駆動回路を構成するトランジ
スタの特性バラツキの影響を抑制して、画素に入力される電流の大きさを制御することが
出来る。
このとき、トランジスタ１０６のドレイン領域に、信号電流Ｉｄａｔａに応じたドレイ
ン電流を正確に流すためには、トランジスタ１０５ｂ及びトランジスタ１０６の特性が同
じであることが必要となる。より詳しくは、トランジスタ１０５ｂ及びトランジスタ１０
６の移動度、しきい値などの値が同じであることが必要となる。
また図６（Ｃ）では、トランジスタ１０５ｂ及びトランジスタ１０６のＷ（ゲート幅）
／Ｌ（ゲート長）の値を任意に設定して、定電流源１０９から供給される信号電流Ｉｄａ
ｔａに比例した電流を画素に供給するようにしてもよい。
またトランジスタ１０５ｂにおいて、定電流源１０９に接続されたトランジスタのＷ／
Ｌを大きく設定することで、該定電流源１０９から大電流を供給して、書き込み速度を早
くすることが出来る。
なお図６（Ｃ）に示す電流源回路４２０では、信号を設定する動作（設定動作）と、信
号を画素に入力する動作（入力動作）を同時に行うことが出来る。
そして図６（Ｄ）、（Ｅ）に示す電流源回路４２０は、図６（Ｃ）に示す電流源回路４
２０とスイッチ１１０の接続構成が異なっている点以外は、その他の回路素子の接続構成
は同じである。また図６（Ｄ）、（Ｅ）に示す電流源回路４２０の動作は、図６（Ｃ）に
示す電流源回路４２０の動作と同じであるので、本実施の形態では説明を省略する。
なおスイッチの個数、配線の本数及びその接続構成は特に限定されない。つまり、図２
７（Ｃ）を参照すると、設定動作時には図２７（Ｃ１）のように接続され、入力動作時に
は図２７（Ｃ２）のように接続されるように、配線やスイッチを配置するとよい。特に、
図２７（Ｃ２）においては、容量素子１０７に貯まった電荷が漏れないようになっていれ
ばよい。
図２８（Ａ）において、スイッチ１９５ｂ、１９５ｃ、１９５ｄ、１９５ｆ、トランジ
スタ１９５ａ、容量素子１９５ｅを有する回路が電流源回路に相当する。図２８（Ａ）に
示す電流源回路では、端子ａを介して入力される信号によりスイッチ１９５ｂ、１９５ｃ
、１９５ｄ、１９５ｆがオンになる。そうすると、端子ｂを介して、電流線に接続された
定電流源１０９から電流が供給され、定電流源１０９から供給される信号電流とトランジ
スタ１９５ａのドレイン電流が等しくなるまで、容量素子１９５ｅに所定の電荷が保持さ
れる。
次いで、端子ａを介して入力される信号により、スイッチ１９５ｂ、１９５ｃ、１９５
ｄ、１９５ｆがオフになる。このとき、容量素子１９５ｅには所定の電荷が保持されてい
るため、トランジスタ１９５ａは信号電流に応じた大きさの電流を流す能力を有する。こ
れは、トランジスタ１９５ａのゲート電圧は、容量素子１９５ｅにより所定のゲート電圧
に設定されており、該トランジスタ１９５ａのドレイン領域には電流（ビデオ信号用電流
）に応じたドレイン電流が流れるためである。この状態において、端子ｃを介して外部に
電流が供給される。なお図２８（Ａ）に示す電流源回路では、電流源回路が信号電流を流
す能力を有するように設定する設定動作と、該信号電流を画素に入力する入力動作を同時
に行うことは出来ない。なお端子ａを介して入力される信号により制御されるスイッチが
オンであり、且つ端子ｃから電流が流れないようになっているときは、端子ｃと他の電位
の配線とを接続する必要がある。そして、ここではその配線の電位を、Ｖａとする。Ｖａ
は、端子ｂから流れてくる電流をそのまま流せるような電位であればよく、一例としては
、電源電圧Ｖｄｄなどでよい。
なおスイッチの個数やその接続構成は特に限定されない。つまり、図２８（Ｂ）（Ｃ）
を参照すると、設定動作時には（Ｂ１）（Ｃ１）のように接続され、入力動作時には（Ｂ
２）（Ｃ２）のように接続されるように、配線やスイッチを配置するとよい。配線の本数
やスイッチの個数は特に限定されない。
また図６（Ａ）、図６（Ｃ）〜（Ｅ）において、電流の流れる方向（画素から信号線駆
動回路への方向）は同様であって、トランジスタ１０２、トランジスタ１０５ｂ、トラン
ジスタ１０６の極性（導電型）をｐチャネル型にすることも可能である。
そこで図７（Ａ）には、電流の流れる方向（画素から信号線駆動回路への方向）は同様
であって、図６（Ａ）に示すトランジスタ１０２をｐチャネル型にしたときの回路構成を
示す。図７（Ａ）では、容量素子をゲート・ソース間に配置することにより、ソースの電
位は変化しても、ゲート・ソース間電圧は保持することが出来る。また図７（Ｂ）〜（Ｄ
）には、電流の流れる方向（画素から信号線駆動回路への方向）は同様であって、図６（
Ｃ）〜（Ｅ）に示すトランジスタ１０５ｂ、トランジスタ１０６をｐチャネル型にした回
路図を示す。
図２９（Ａ）には、図２８に示した構成において、トランジスタ１９５ａをｐチャネル
型にした場合を示す。図２９（Ｂ）には、図６（Ｂ）に示した構成において、トランジス
タ１２２、１２６をｐチャネル型にした場合を示す。
図３１において、スイッチ１０４、１１６、トランジスタ１０２、容量素子１０３など
を有する回路が電流源回路に相当する。
図３１（Ａ）は、図６（Ａ）の一部を変更した回路に相当する。図３１（Ａ）に示す電
流源回路では、電流源の設定動作時と、入力動作時とで、トランジスタのゲート幅Ｗが異
なる。つまり、設定動作時には、図３１（Ｂ）のように接続され、ゲート幅Ｗが大きい。
入力動作時には、図３１（Ｃ）のように接続され、ゲート幅Ｗが小さい。従って、設定動
作時に端子ｂから供給される電流値は、入力動作時に端子ｃから供給される電流値よりも
大きくすることが出来る。そのため、端子ｂとビデオ信号用定電流源との間に配置された
様々な負荷（配線抵抗、交差容量など）を、より早く充電することができる。従って、設
定動作を素早く完了させることができる。
なお、図３１では、図６（Ａ）の一部を変更した回路について示した。しかし、図６の
ほかの回路や図７、図２８、図３０、図２９などの回路にも、容易に適用できる。
なお上記の電流源回路では、電流は画素から信号線駆動回路の方向へ流れる。しかし電
流は、画素から信号線駆動回路の方向へ流れるだけでなく、信号線駆動回路から画素の方
向へ流れる場合もある。なお、電流が画素から信号線駆動回路の方向へ流れるか、又は電
流が信号線駆動回路から画素の方向へ流れるかは、画素の構成に依存する。そして電流が
信号線駆動回路から画素の方向へ流れる場合には、図６に示す回路図において、Ｖｓｓ（
低電位電源）をＶｄｄ（高電位電源）とし、更にトランジスタ１０２、トランジスタ１０
５ｂ、トランジスタ１０６、トランジスタ１２２及びトランジスタ１２６をｐチャネル型
とすればよい。また図７に示す回路図において、ＶｓｓをＶｄｄとし、更にトランジスタ
１０２、トランジスタ１０５ｂ及びトランジスタ１０６をｎチャネル型とすればよい。
但し、設定動作時には図３０（Ａ１）〜（Ｄ１）のように接続され、入力動作時には図
３０（Ａ２）〜（Ｄ２）のように接続されるように、配線やスイッチを配置するとよい。
配線の本数、スイッチの個数及びその接続は特に限定されない。
なお、上記の全ての電流源回路において、配置されている容量素子は、トランジスタの
ゲート容量などを代用することで、配置しなくてもよい。
以下には、図６、７を用いて説明した電流源回路のうち、図６（Ａ）及び図７（Ａ）、
図６（Ｃ）〜（Ｅ）及び図７（Ｂ）〜（Ｄ）の電流源回路の動作について詳しく説明する
。まず、図６（Ａ）及び図７（Ａ）の電流源回路の動作について図１９を用いて説明する
。
図１９（Ａ）〜図１９（Ｃ）は、電流が回路素子間を流れていく経路を模式的に示して
いる。図１９（Ｄ）は、信号電流Ｉｄａｔａを電流源回路に書き込むときの各経路を流れ
る電流と時間の関係を示しており、図１９（Ｅ）は、信号電流Ｉｄａｔａを電流源回路に
書き込むときに容量素子１６に蓄積される電圧、つまりトランジスタ１５のゲート・ソー
ス間電圧と時間の関係を示している。また図１９（Ａ）〜図１９（Ｃ）に示す回路図にお
いて、１１はビデオ信号用定電流源、スイッチ１２〜スイッチ１４はスイッチング機能を
有する半導体素子、１５はトランジスタ（ｎチャネル型）、１６は容量素子、１７は画素
である。本実施の形態では、スイッチ１４と、トランジスタ１５と、容量素子１６とが電
流源回路２０に相当する電気回路とする。なお図１９（Ａ）には引き出し線と符号が付い
ており、図１９（Ｂ）、（Ｃ）において引き出し線と符号は図１９（Ａ）に準ずるので図
示は省略する。
ｎチャネル型のトランジスタ１５のソース領域はＶｓｓに接続され、ドレイン領域はビ
デオ信号用定電流源１１に接続されている。そして容量素子１６の一方の電極はＶｓｓ（
トランジスタ１５のソース）に接続され、他方の電極はスイッチ１４（トランジスタ１５
のゲート）に接続されている。容量素子１６は、トランジスタ１５のゲート・ソース間電
圧を保持する役目を担う。
なお実際には、電流源回路２０は信号線駆動回路に設けられている。そして信号線駆動
回路に設けられた電流源回路２０から、信号線や画素が有する回路素子等を介して発光素
子に信号電流Ｉｄａｔａに応じた電流が流れる。しかし図１９は、ビデオ信号用定電流源
１１、電流源回路２０及び画素１７との関係の概略を簡単に説明するための図であるので
、詳しい構成の図示は省略する。
まず電流源回路２０が信号電流Ｉｄａｔａを保持する動作（設定動作）を図１９（Ａ）
、（Ｂ）を用いて説明する。図１９（Ａ）において、スイッチ１２、スイッチ１４がオン
となり、スイッチ１３はオフとなる。この状態において、ビデオ信号用定電流源１１から
信号電流Ｉｄａｔａが出力され、ビデオ信号用定電流源１１から電流源回路２０の方向に
電流が流れていく。このとき、ビデオ信号用定電流源１１からは信号電流Ｉｄａｔａが流
れているので、図１９（Ａ）に示すように電流源回路２０内では、電流の経路はＩ１とＩ
２に分かれて流れる。このときの関係を図１９（Ｄ）に示しているが、信号電流Ｉｄａｔ
ａ＝Ｉ１＋Ｉ２の関係であることは言うまでもない。
ビデオ信号用定電流源１１から電流が流れ始めた瞬間には、容量素子１６に電荷は保持
されていないため、トランジスタ１５はオフしている。よって、Ｉ２＝０となり、Ｉｄａ
ｔａ＝Ｉ１となる。
そして、徐々に容量素子１６に電荷が蓄積されて、容量素子１６の両電極間に電位差が
生じはじめる（図１９（Ｅ））。両電極間の電位差がＶｔｈになると（図１９（Ｅ） Ａ
点）、トランジスタ１５がオンして、Ｉ２＞０となる。上述したようにＩｄａｔａ＝Ｉ１
＋Ｉ２であるので、Ｉ１は次第に減少するが、依然電流は流れている。容量素子１６には
、さらに電荷の蓄積が行われる。
容量素子１６の両電極間の電位差は、トランジスタ１５のゲート・ソース間電圧となる
。そのため、トランジスタ１５のゲート・ソース間電圧が所望の電圧、つまりトランジス
タ１５がＩｄａｔａの電流を流すことが出来るだけの電圧（ＶＧＳ）になるまで、容量素
子１６における電荷の蓄積は続けられる。そして電荷の蓄積が終了すると（図１９（Ｅ）
Ｂ点）、電流Ｉ２は流れなくなり、さらにトランジスタ１５は完全にオンしているので
、Ｉｄａｔａ＝Ｉ２となる（図１９（Ｂ））。
次いで、画素に信号電流Ｉｄａｔａを入力する動作（入力動作）を図１９（Ｃ）を用い
て説明する。画素に信号電流Ｉｄａｔａを入力するときには、スイッチ１３をオンにして
スイッチ１２及びスイッチ１４をオフにする。容量素子１６には前述した動作において書
き込まれたＶＧＳが保持されているため、トランジスタ１５はオンしており、信号電流Ｉ
ｄａｔａに等しい電流が、スイッチ１３及びトランジスタ１５を介してＶｓｓの方向に流
れて、画素への信号電流Ｉｄａｔａの入力が完了する。このとき、トランジスタ１５を飽
和領域において動作するようにしておけば、トランジスタ１５のソース・ドレイン間電圧
が変化したとしても、画素において流れる電流は変わりなく流れることができる。
図１９に示す電流源回路２０では、図１９（Ａ）〜図１９（Ｃ）に示すように、まず電
流源回路２０に対して信号電流Ｉｄａｔａの書き込みを終了させる動作（設定動作、図１
９（Ａ）、（Ｂ）に相当）と、画素に信号電流Ｉｄａｔａを入力する動作（入力動作、図
１９（Ｃ）に相当）に分けられる。そして画素では入力された信号電流Ｉｄａｔａに基づ
き、発光素子への電流の供給が行われる。
図１９に示す電流源回路２０では、設定動作と入力動作を同時に行うことは出来ない。
よって、設定動作と入力動作を同時に行う必要がある場合には、画素が複数個接続されて
いる信号線であって、更に画素部に複数本配置されている信号線のそれぞれに、少なくと
も２つの電流源回路を設けることが好ましい。但し、信号電流Ｉｄａｔａを画素に入力し
ていない期間内に、設定動作を行うことが可能であるならば、信号線ごとに（各列に）１
つの電流源回路を設けるだけでもよい。
また図１９（Ａ）〜図１９（Ｃ）に示した電流源回路２０のトランジスタ１５はｎチャ
ネル型であったが、勿論電流源回路２０のトランジスタ１５をｐチャネル型としてもよい
。ここで、トランジスタ１５がｐチャネル型の場合の回路図を図１９（Ｆ）に示す。図１
９（Ｆ）において、３１はビデオ信号用定電流源、スイッチ３２〜スイッチ３４はスイッ
チング機能を有する半導体素子（トランジスタ）、３５はトランジスタ（ｐチャネル型）
、３６は容量素子、３７は画素である。本実施の形態では、スイッチ３４と、トランジス
タ３５と、容量素子３６とが電流源回路２４に相当する電気回路とする。
トランジスタ３５はｐチャネル型であり、トランジスタ３５のソース領域及びドレイン
領域は、一方はＶｄｄに接続され、他方は定電流源３１に接続されている。そして容量素
子３６の一方の電極はＶｄｄに接続され、他方の電極はスイッチ３６に接続されている。
容量素子３６は、トランジスタ３５のゲート・ソース間電圧を保持する役目を担う。
図１９（Ｆ）に示す電流源回路２４の動作は、電流の流れる方向が異なる以外は、上記
の電流源回路２０と同じ動作を行うのでここでは説明を省略する。なお電流の流れる方向
を変更せずに、トランジスタ１５の極性を変更した電流源回路を設計する場合には、図７
（Ａ）に示す回路図を参考にすればよい。
なお図３２において、電流の流れる方向は図１９（Ｆ）と同じで、トランジスタ３５を
ｎチャネル型にしている。容量素子３６は、トランジスタ３５のゲート・ソース間に接続
する。ソースの電位は設定動作時と、入力動作時とで異なる。しかし、ソースの電位が変
化しても、ゲート・ソース間電圧は保持されているため、正常に動作する。
続いて図６（Ｃ）〜（Ｅ）及び図７（Ｂ）〜（Ｄ）の電流源回路の動作について図２０
、２１を用いて説明する。図２０（Ａ）〜図２０（Ｃ）は、電流が回路素子間を流れてい
く経路を模式的に示している。図２０（Ｄ）は、信号電流Ｉｄａｔａを電流源回路に書き
込むときの各経路を流れる電流と時間の関係を示しており、図２０（Ｅ）は、信号電流Ｉ
ｄａｔａを電流源回路に書き込むときに容量素子４６に蓄積される電圧、つまりトランジ
スタ４３、４４のゲート・ソース間電圧と時間の関係を示している。また図２０（Ａ）〜
図２０（Ｃ）に示す回路図において、４１はビデオ信号用定電流源、スイッチ４２はスイ
ッチング機能を有する半導体素子、４３、４４はトランジスタ（ｎチャネル型）、４６は
容量素子、４７は画素である。本実施の形態では、スイッチ４２と、トランジスタ４３、
４４と、容量素子４６とが電流源回路２５に相当する電気回路とする。なお図２０（Ａ）
には引き出し線と符号が付いており、図２０（Ｂ）、（Ｃ）において引き出し線と符号は
図２０（Ａ）に準ずるので図示は省略する。
ｎチャネル型のトランジスタ４３のソース領域はＶｓｓに接続され、ドレイン領域は定
電流源４１に接続されている。ｎチャネル型のトランジスタ４４のソース領域はＶｓｓに
接続され、ドレイン領域は画素４７の端子４８に接続されている。そして容量素子４６の
一方の電極はＶｓｓ（トランジスタ４３及び４４のソース）に接続され、他方の電極はト
ランジスタ４３及びトランジスタ４４のゲート電極に接続されている。容量素子４６は、
トランジスタ４３及びトランジスタ４４のゲート・ソース間電圧を保持する役目を担う。
なお実際には、電流源回路２５は信号線駆動回路に設けられている。そして信号線駆動
回路に設けられた電流源回路２５から、信号線や画素が有する回路素子等を介して発光素
子に信号電流Ｉｄａｔａに応じた電流が流れる。しかし図２０は、ビデオ信号用定電流源
４１、電流源回路２５及び画素４７との関係の概略を説明するための図であるので、詳し
い構成の図示は省略する。
図２０の電流源回路２５では、トランジスタ４３及びトランジスタ４４のサイズが重要
となる。そこでトランジスタ４３及びトランジスタ４４のサイズが、同じ場合と異なる場
合について、符号を分けて説明する。図２０（Ａ）〜図２０（Ｃ）において、トランジス
タ４３及びトランジスタ４４のサイズが同じ場合には、信号電流Ｉｄａｔａを用いて説明
する。そしてトランジスタ４３及びトランジスタ４４のサイズが異なる場合には、信号電
流Ｉｄａｔａ１と信号電流Ｉｄａｔａ２を用いて説明する。なおトランジスタ４３及びト
ランジスタ４４のサイズは、それぞれのトランジスタのＷ（ゲート幅）／Ｌ（ゲート長）
の値を用いて判断される。
最初に、トランジスタ４３及びトランジスタ４４のサイズが同じ場合について説明する
。そしてまず信号電流Ｉｄａｔａを電流源回路２０に保持する動作を図２０（Ａ）、（Ｂ
）を用いて説明する。図２０（Ａ）において、スイッチ４２がオンになると、ビデオ信号
用定電流源４１で信号電流Ｉｄａｔａが設定され、定電流源４１から電流源回路２５の方
向に電流が流れていく。このとき、ビデオ信号用定電流源４１からは信号電流Ｉｄａｔａ
が流れているので、図２０（Ａ）に示すように電流源回路２５内では、電流の経路はＩ１
とＩ２に分かれて流れる。このときの関係を図２０（Ｄ）に示しているが、信号電流Ｉｄ
ａｔａ＝Ｉ１＋Ｉ２の関係であることは言うまでもない。
定電流源４１から電流が流れ始めた瞬間には、容量素子４６に電荷は保持されていない
ため、トランジスタ４３及びトランジスタ４４はオフしている。よって、Ｉ２＝０となり
、Ｉｄａｔａ＝Ｉ１となる。
そして、徐々に容量素子４６に電荷が蓄積されて、容量素子４６の両電極間に電位差が
生じはじめる（図２０（Ｅ））。両電極間の電位差がＶｔｈになると（図２０（Ｅ） Ａ
点）、トランジスタ４３及びトランジスタ４４がオンして、Ｉ２＞０となる。上述したよ
うにＩｄａｔａ＝Ｉ１＋Ｉ２であるので、Ｉ１は次第に減少するが、依然電流は流れてい
る。容量素子４６には、さらに電荷の蓄積が行われる。
容量素子４６の両電極間の電位差は、トランジスタ４３及びトランジスタ４４のゲート
・ソース間電圧となる。そのため、トランジスタ４３及びトランジスタ４４のゲート・ソ
ース間電圧が所望の電圧、つまりトランジスタ４４がＩｄａｔａの電流を流すことが出来
るだけの電圧（ＶＧＳ）になるまで、容量素子４６における電荷の蓄積は続けられる。そ
して電荷の蓄積が終了すると（図２０（Ｅ） Ｂ点）、電流Ｉ２は流れなくなり、さらに
トランジスタ４３及びトランジスタ４４は完全にオンしているので、Ｉｄａｔａ＝Ｉ２と
なる（図２０（Ｂ））。
次いで、画素に信号電流Ｉｄａｔａを入力する動作を図２０（Ｃ）を用いて説明する。
まずスイッチ４２をオフにする。容量素子４６には前述した動作において書き込まれたＶ
ＧＳが保持されているため、トランジスタ４３及びトランジスタ４４はオンしており、画
素４７から信号電流Ｉｄａｔａに等しい電流が流れる。これにより、画素に信号電流Ｉｄ
ａｔａが入力される。このとき、トランジスタ４４を飽和領域において動作するようにし
ておけば、トランジスタ４４のソース・ドレイン間電圧が変化したとしても、画素におい
て流れる電流は変わりなく流れることができる。
なお図２０（Ｃ）のようなカレントミラー回路の場合には、スイッチ４２をオフにしな
くても、定電流源４１から供給される電流を用いて画素４７に電流を流すことも出来る。
つまり電流源回路２０に対して信号を設定する動作（設定動作）、信号を画素に入力する
動作（入力動作）を同時に行うことが出来る。
次いで、トランジスタ４３及びトランジスタ４４のサイズが異なる場合について説明す
る。電流源回路２５における動作は、上述した動作と同じであるのでここでは説明を省略
する。トランジスタ４３及びトランジスタ４４のサイズが異なると、必然的にビデオ信号
用定電流源４１において設定される信号電流Ｉｄａｔａ１と画素４７に流れる信号電流Ｉ
ｄａｔａ２とは異なる。両者の相違点は、トランジスタ４３及びトランジスタ４４のＷ（
ゲート幅）／Ｌ（ゲート長）の値の相違点に依存する。
通常はトランジスタ４３のＷ／Ｌ値を、トランジスタ４４のＷ／Ｌ値よりも大きくする
ことが望ましい。これは、トランジスタ４３のＷ／Ｌ値を大きくすれば、信号電流Ｉｄａ
ｔａ１を大きくできるからである。この場合、信号電流Ｉｄａｔａ１で電流源回路を設定
するとき、負荷（交差容量、配線抵抗）を充電できるため、素早く設定動作を行うことが
可能となる。
図２０（Ａ）〜図２０（Ｃ）に示した電流源回路２５のトランジスタ４３及びトランジ
スタ４４はｎチャネル型であったが、勿論電流源回路２５のトランジスタ４３及びトラン
ジスタ４４をｐチャネル型としてもよい。ここで、トランジスタ４３及びトランジスタ４
４がｐチャネル型の場合の回路図を図２１に示す。
図２１において、４１は定電流源、スイッチ４２はスイッチング機能を有する半導体素
子、４３、４４はトランジスタ（ｐチャネル型）、４６は容量素子、４７は画素である。
本実施の形態では、スイッチ４２と、トランジスタ４３、４４と、容量素子４６とが電流
源回路２６に相当する電気回路とする。
ｐチャネル型のトランジスタ４３のソース領域はＶｄｄに接続され、ドレイン領域は定
電流源４１に接続されている。ｐチャネル型のトランジスタ４４のソース領域はＶｄｄに
接続され、ドレイン領域は画素４７の端子４８に接続されている。そして容量素子４６の
一方の電極はＶｄｄ（ソース）に接続され、他方の電極はトランジスタ４３及びトランジ
スタ４４のゲート電極に接続されている。容量素子４６は、トランジスタ４３及びトラン
ジスタ４４のゲート・ソース間電圧を保持する役目を担う。
図２１に示す電流源回路２６の動作は、電流の流れる方向が異なる以外は、図２０（Ａ
）〜図２０（Ｃ）と同じ動作を行うのでここでは説明を省略する。なお電流の流れる方向
を変更せずに、トランジスタ４３、トランジスタ４４の極性を変えた電流源回路を設計す
る場合には、図７（Ｂ）図３２に示す回路図を参考にすればよい。
以上をまとめると、図１９の電流源回路では、定電流源で設定される信号電流Ｉｄａｔ
ａと同じ大きさの電流が画素に流れる。言い換えると、定電流源において設定された信号
電流Ｉｄａｔａと、画素に流れる電流は値が同じであり、電流源回路に設けられたトラン
ジスタの特性バラツキの影響は受けない。
また図１９の電流源回路及び図６（Ｂ）などでは、設定動作を行う期間においては、電
流源回路から画素に信号電流Ｉｄａｔａを出力することは出来ない。そのため、１本の信
号線ごとに２つの電流源回路を設けて、一方の電流源回路に信号を設定する動作（設定動
作）を行い、他方の電流源回路を用いて画素にＩｄａｔａを入力する動作（入力動作）を
行うことが好ましい。
ただし、設定動作と入力動作を同時に行わない場合は、各列に１つの電流源回路を設け
るだけでもよい。なお、図２８（Ａ）、図２９（Ａ）の電流源回路は、図１９の電流源回
路と、接続や電流が流れる経路が異なる以外は、同様である。図３１（Ａ）の電流源回路
は、定電流源から供給される電流と、電流源回路から流れる電流の大きさが異なること以
外は、同様である。また、図６（Ｂ）、図２９（Ｂ）の電流源回路は、定電流源から供給
される電流と、電流源回路から流れる電流の大きさが異なること以外は、同様である。つ
まり、図３１（Ａ）では、トランジスタのゲート幅Ｗが設定動作時と入力動作時で異なり
、図６（Ｂ）、図２９（Ｂ）では、トランジスタのゲート長Ｌが設定動作時と入力動作時
とで異なるだけで、それ以外は図１９の電流源回路と同様の構成である。
一方図２０、２１の電流源回路では、定電流源において設定された信号電流Ｉｄａｔａ
と、画素に流れる電流の値は、電流源回路に設けられた２つのトランジスタのサイズに依
存する。つまり電流源回路に設けられた２つのトランジスタのサイズ（Ｗ（ゲート幅）／
Ｌ（ゲート長））を任意に設計して、定電流源において設定された信号電流Ｉｄａｔａと
、画素に流れる電流を任意に変えることが出来る。但し、２つのトランジスタのしきい値
や移動度などの特性にバラツキが生じている場合には、正確な信号電流Ｉｄａｔａを画素
に出力することが難しい。
また図２０、２１の電流源回路では、設定動作を行う期間に画素に信号を入力すること
は可能である。つまり、信号を設定する動作（設定動作）、信号を画素に入力する動作（
入力動作）を同時に行うことが出来る。そのため図１９の電流源回路のように、１本の信
号線に２つの電流源回路を設ける必要はない。
上記構成を有する本発明は、ＴＦＴの特性バラツキの影響を抑制し、所望の電流を外部
に供給することができる。
（実施の形態２）
図６（Ａ）のような回路（および図１９、図３１（Ａ）、図６（Ｂ）、図２９（Ｂ）な
ど）では、１本の信号線ごと（各列）に２つの電流源回路を設けて、一方の電流源回路に
信号を設定する動作（設定動作）を行い、他方の電流源回路を用いて画素にＩｄａｔａを
入力する動作（入力動作）を行うことが好ましいことは上述した。これは、設定動作と入
力動作とを同時に行うことが出来るためである。そこで本実施の形態では、本発明の信号
線駆動回路に具備される図２に示した電流源回路４２０の回路構成の例について図８を用
いて説明する。
本発明では端子ａから入力される設定信号とは論理演算子の出力端子から入力される信
号を示す。つまり図１における設定信号とは、論理演算子の出力端子から入力される信号
に相当する。そして本発明では、論理演算子の出力端子から入力される信号に合わせて、
電流源回路４２０の設定を行う。
前記論理演算子の２つの入力端子には、一方にはシフトレジスタからのサンプリングパ
ルスが入力され、他方にはラッチパルスが入力される。論理演算子では、入力された２つ
の信号の論理演算を行って、出力端子から信号を出力する。そして電流源回路では、前記
論理演算子の出力端子から入力される信号によって、設定動作又は入力動作を行う。
電流源回路４２０は、端子ａから入力される設定信号により制御され、端子ｂからは供
給される信号電流が入力され、該信号電流（ビデオ信号用電流）に比例した電流を端子ｃ
より出力する。
図８（Ａ）において、スイッチ１３４〜スイッチ１３９と、トランジスタ１３２（ｎチ
ャネル型）と、該トランジスタ１３２のゲート・ソース間電圧ＶＧＳを保持する容量素子
１３３とを有する回路が第１電流源回路４２１又は第２電流源回路４２２に相当する。
第１電流源回路４２１又は第２電流源回路４２２では、端子ａを介して入力される信号
によってスイッチ１３４、スイッチ１３６がオンとなる。また端子ｄを介して制御線から
入力される信号によってスイッチ１３５、スイッチ１３７がオンとなる。そうすると、電
流線に接続されたビデオ信号用定電流源１０９から端子ｂを介して電流（ビデオ信号用電
流）が供給され、容量素子１３３に電荷が保持される。そして定電流源１０９から流され
る信号電流Ｉｄａｔａがトランジスタ１３２のドレイン電流と等しくなるまで、容量素子
１３３に電荷が保持される。
次いで、端子ａ、ｄを介して入力される信号により、スイッチ１３４〜スイッチ１３７
をオフにする。そうすると、容量素子１３３に所定の電荷が保持されているため、トラン
ジスタ１３２は、信号電流Ｉｄａｔａの大きさの電流を流す能力をもつことになる。そし
て仮にスイッチ１０１、スイッチ１３８、スイッチ１３９が導通状態になると、端子ｃを
介して信号線に接続された画素に電流が流される。このとき、トランジスタ１３２のゲー
ト電圧は、容量素子１３３により所定のゲート電圧に維持されているため、トランジスタ
１３２のドレイン領域には信号電流Ｉｄａｔａに応じたドレイン電流が流れる。そのため
、信号線駆動回路を構成するトランジスタの特性バラツキの影響を抑制して、画素におい
て流れる電流の大きさを制御できる。
図８（Ｂ）において、スイッチ１４４〜スイッチ１４７と、トランジスタ１４２（ｎチ
ャネル型）と、該トランジスタ１４２のゲート・ソース間電圧ＶＧＳを保持する容量素子
１４３と、トランジスタ１４８（ｎチャネル型）とを有する回路が第１電流源回路４２１
又は第２電流源回路４２２に相当する。
第１電流源回路４２１又は第２電流源回路４２２では、端子ａを介して入力される信号
によってスイッチ１４４、スイッチ１４６がオンとなる。また端子ｄを介して制御線から
入力される信号によってスイッチ１４５、スイッチ１４７がオンとなる。そうすると、電
流線に接続された定電流源１０９から、端子ｂを介して電流が供給され、容量素子１４３
に電荷が保持される。そして定電流源１０９から流される信号電流Ｉｄａｔａがトランジ
スタ１４２のドレイン電流と等しくなるまで、容量素子１４３に電荷が保持される。なお
スイッチ１４４、スイッチ１４５がオンとなると、トランジスタ１４８のゲート・ソース
間電圧ＶＧＳが０Ｖとなるので、自動的にトランジスタ１４８はオフになる。
次いで、端子ａ、ｄを介して入力される信号により、スイッチ１４４〜スイッチ１４７
をオフにする。そうすると、容量素子１４３に信号電流Ｉｄａｔａが保持されているため
、トランジスタ１４２は、信号電流Ｉｄａｔａに応じた大きさの電流を流す能力をもつこ
とになる。そして仮にスイッチ１０１が導通状態になると、端子ｃを介して信号線に接続
された画素に電流が流される。このとき、トランジスタ１４２のゲート電圧は、容量素子
１４３により所定のゲート電圧に維持されているため、トランジスタ１４２のドレイン領
域には信号電流Ｉｄａｔａに応じたドレイン電流が流れる。そのため、信号線駆動回路を
構成するトランジスタの特性バラツキの影響を抑制して、画素において流れる電流の大き
さを制御できる。
なおスイッチ１４４、１４５がオフすると、トランジスタ１２６のゲートとソースは同
電位ではなくなる。その結果、容量素子１４３に保持された電荷がトランジスタ１４８の
方にも分配され、トランジスタ１４８が自動的にオンになる。ここで、トランジスタ１４
２、１４８は直列に接続され、且つ互いのゲートが接続されている。従って、トランジス
タ１４２、１４８はマルチゲートのトランジスタとして動作する。つまり、設定動作時と
入力動作時とでは、トランジスタのゲート長Ｌが異なることになる。従って、設定動作時
に端子ｂから供給される電流値は、入力動作時に端子ｃから供給される電流値よりも大き
くすることが出来る。そのため、端子ｂとビデオ用定電流源との間に配置された様々な負
荷（配線抵抗、交差容量など）を、より早く充電することができる。従って、設定動作を
素早く完了させることができる。
ここで、図８（Ａ）は、図６（Ａ）に対して、端子ｄを追加した構成に相当する。図８
（Ｂ）は、図６（Ｂ）に対して、端子ｄを追加した構成に相当する。このように、スイッ
チを直列に追加して修正することにより、端子ｄを追加した構成に変形している。なお、
図２の第１電流源回路４２１又は第２電流源回路４２２には、２つのスイッチを直列に配
置することで、図６、７、図２８、図２９、図３１などに示した電流源回路の構成を任意
に用いることができる。
なお図２では、１本の信号線ごとに第１電流源回路４２１又は第２電流源回路４２２の
２つの電流源回路を有する電流源回路４２０を設けた構成を示したが、本発明はこれに限
定されない。例えば、１本の信号線ごとに３つの電流源回路４２０を設けてもよい。そし
て各電流源回路４２０には異なる定電流源１０９から信号電流を設定するようにしてもよ
い。例えば、１つの電流源回路４２０には、１ビット用のビデオ信号用定電流源を用いて
信号電流を設定し、１つの電流源回路４２０には、２ビット用のビデオ信号用定電流源を
用いて信号電流を設定し、１つの電流源回路４２０には、３ビット用のビデオ信号用定電
流源を用いて信号電流を設定するようにしてもよい。
本実施の形態は、実施の形態１と自由に組み合わせることが可能である。つまり、図４
、図５、図２６、図２７に示すように、各列に１つの電流源回路が配置されていたところ
を、図２に示すように図６（Ａ）の電流源回路を各列に２つ配置してもよい。そうすると
、例えば図２において電流源回路４２１から供給される電流が４．９Ａとして、電流源回
路４２２から供給される電流を５．１Ａとすると、フレーム毎に電流源回路４２１及び電
流源回路４２２のどちらか一方から電流が供給されるようにすることによって、電流源回
路のバラツキを平均化することが出来る。
本実施の形態は、実施の形態１と自由に組み合わせることが可能である。
（実施の形態３）
本実施の形態では、本発明の信号線駆動回路が具備される発光装置の構成について図１
５を用いて説明する。
本発明の発光装置は、基板４０１上に、複数の画素がマトリクス状に配置された画素部
４０２を有し、画素部４０２の周辺には、信号線駆動回路４０３、第１の走査線駆動回路
４０４及び第２の走査線駆動回路４０５を有する。図１５（Ａ）においては、信号線駆動
回路４０３と、２組の走査線駆動回路４０４、４０５を有しているが、本発明はこれに限
定されない。駆動回路の個数は、画素の構成に応じて任意に設計することができる。また
信号線駆動回路４０３と、第１の走査線駆動回路４０４及び第２の走査線駆動回路４０５
には、ＦＰＣ４０６を介して外部より信号が供給される。
第１の走査線駆動回路４０４及び第２の走査線駆動回路４０５の構成について図１５（
Ｂ）を用いて説明する。第１の走査線駆動回路４０４及び第２の走査線駆動回路４０５は
、シフトレジスタ４０７、バッファ４０８を有する。動作を簡単に説明すると、シフトレ
ジスタ４０７は、クロック信号（Ｇ−ＣＬＫ）、スタートパルス（Ｓ−ＳＰ）及びクロッ
ク反転信号（Ｇ−ＣＬＫｂ）に従って、順次サンプリングパルスを出力する。その後バッ
ファ４０８で増幅されたサンプリングパルスは、走査線に入力されて１行ずつ選択状態に
していく。そして選択された走査線によって、制御される画素には、順に信号線から信号
電流Ｉｄａｔａが書き込まれる。
なおシフトレジスタ４０７と、バッファ４０８の間にはレベルシフタ回路を配置した構
成にしてもよい。レベルシフタ回路を配置することによって、電圧振幅を大きくすること
が出来る。
信号線駆動回路４０３の構成については以下に後述する。また本実施の形態は、実施の
形態１、２と自由に組み合わせることが可能である。
（実施の形態４）
本実施の形態では、図１５（Ａ）に示した信号線駆動回路４０３の構成とその動作につ
いて説明する。本実施の形態では、アナログ階調表示又は１ビットのデジタル階調表示を
行う場合に用いる信号線駆動回路４０３について図３（Ａ）、図４を用いて説明する。
図３（Ａ）には、アナログ階調表示又は１ビットのデジタル階調表示を行う場合におけ
る信号線駆動回路４０３の概略図を示す。信号線駆動回路４０３は、シフトレジスタ４１
８、ラッチ回路４１９を有する。
動作を簡単に説明するとシフトレジスタ４１８は、フリップフロップ回路（ＦＦ）等を
複数列用いて構成され、クロック信号（Ｓ−ＣＬＫ）、スタートパルス（Ｓ−ＳＰ）、ク
ロック反転信号（Ｓ−ＣＬＫｂ）が入力される。これらの信号のタイミングに従って、順
次サンプリングパルスが出力される。
シフトレジスタ４１８より出力されたサンプリングパルスは、ラッチ回路４１９に入力
される。ラッチ回路４１９には、ビデオ信号（アナログビデオ信号又はデジタルビデオ信
号）が入力されて、サンプリングパルスが入力されるタイミングに従って、各列でビデオ
信号を保持していく。
なおビデオ線には、ビデオ信号用定電流源１０９が接続されている。そして前記ビデオ
信号用定電流源１０９で設定された信号電流（ビデオ信号に相当）をラッチ回路４１９に
おいて保持する。
またラッチ回路４１９にはラッチパルスが入力されラッチ回路４１９に保持されていた
ビデオ信号は、信号線に接続された画素に入力される。ラッチ回路４１９は、デジタル信
号をアナログ信号に変換する役割を持つ場合もある。
次いでラッチ回路４１９の構成を図４を用いて説明する。図４には、ｉ列目から（ｉ＋
２）列目の３本の信号線の周辺の信号線駆動回路４０３の概略を示す。
ラッチ回路４１９は、列ごとにスイッチ４３５、スイッチ４３６、電流源回路４３７、
電流源回路４３８及びスイッチ４３９を有する。スイッチ４３５はシフトレジスタ４１８
から入力されるサンプリングパルスによって制御される。またスイッチ４３６、スイッチ
４３９はラッチパルスにより制御される。
なおスイッチ４３６とスイッチ４３９には互いに反転した信号が入力される。その結果
、電流源回路４３７及び電流源回路４３８は、一方では設定動作を行い、他方では入力動
作を行う。
つまり、電流源回路４３７が設定動作をしているときに、同時に、電流源回路４３８は
、画素へ信号電流を出力し、入力動作を行っている。このように、電流源回路の設定動作
と入力動作とを同時にできるため、設定動作に時間をかけて、正確に行うことができる。
従って、線順次駆動を行うことが可能となる。
なお、ビデオ線（ｖｉｄｅｏ ｄａｔａ線）から供給される信号電流は、ビデオ信号に
依存した大きさを持っている。したがって、画素へ供給される電流は、信号電流に比例し
た大きさであるため、画像（階調）を表現することが可能となる。
電流源回路４３７及び電流源回路４３８は、端子ａを介して入力される信号により制御
される。また電流源回路４３７及び電流源回路４３８には、端子ｂを介してビデオ線（電
流線）に接続されたビデオ信号用定電流源１０９を用いて設定された電流（信号電流Ｉｄ
ａｔａ）が保持される。そして電流源回路４３７及び電流源回路４３８と信号線に接続さ
れた画素との間にはスイッチ４３９が設けられており、前記スイッチ４３９のオン又はオ
フは、ラッチパルスにより制御される。
そして、１ビットのデジタル階調表示を行う場合、ビデオ信号が明信号のときには、電
流源回路４３７又は電流源回路４３８から画素に信号電流Ｉｄａｔａが出力される。反対
にビデオ信号が暗信号のときには、電流源回路４３７又は電流源回路４３８は、電流を流
す能力を有していないので、画素へ電流は流れない。また、アナログ階調表示を行う場合
、ビデオ信号に応じて、電流源回路４３３から画素に信号電流Ｉｄａｔａが出力される。
つまり電流源回路４３７及び電流源回路４３８は、一定電流を流す能力（ＶＧＳ）をビデ
オ信号により制御されており、画素へ出力する電流の大きさにより明るさが制御される。
本発明では端子ａから入力される設定信号とは論理演算子の出力端子から入力される信
号を示す。つまり図１における設定信号とは、論理演算子の出力端子から入力される信号
に相当する。そして本発明では、論理演算子の出力端子から入力される信号に合わせて、
電流源回路４２０の設定を行う。
前記論理演算子の２つの入力端子には、一方にはシフトレジスタからのサンプリングパ
ルスが入力され、他方にはラッチパルスが入力される。論理演算子では、入力された２つ
の信号の論理演算を行って、出力端子から信号を出力する。そして電流源回路では、前記
論理演算子の出力端子から入力される信号によって、設定動作又は入力動作を行う。
電流源回路４３７及び電流源回路４３８には、図６、７、図２９、図２８、図３１など
に示した電流源回路の回路構成を自由に用いることが出来る。各電流源回路は、全て一つ
の方式のみを用いるだけでなく、複数を採用してもよい。
また図４では、ビデオ信号用定電流源１０９から、ラッチ回路に対して１列ずつ設定動
作を行っているが、これに限定されない。図３３に示すように、同時に複数列で設定動作
を行うこと、つまり、多相化させてもよい。図３３には、ビデオ信号用定電流源１０９が
２個配置されているが、この２個のビデオ信号用定電流源に対しても別に配置したビデオ
信号用定電流源から設定動作を行ってもよい。
以下には、図４において、電流源回路４３７及び電流源回路４３８に用いる方式の組合
せの例と、その利点について述べる。
まず、電流源回路４３７及び電流源回路４３８に図６（Ａ）のような回路を採用した場
合について説明する。図６（Ａ）のような回路の電流源回路を用いると、配置するトラン
ジスタの個数を少なく出来るのでトランジスタの特性バラツキの影響をさらに抑制するこ
とが出来る。つまり、設定動作を行うトランジスタと入力動作を行うトランジスタとが、
同一のトランジスタであるため、トランジスタ間のばらつきの影響を全く受けない。しか
しながら、設定動作を行う時の電流を大きくできないため、設定動作をより早く行うこと
ができない。なお、設定動作の時の電流とは、ビデオ信号用定電流源１０９からラッチ回
路に供給される電流に相当する。
この場合の回路図を、図３４に示す。
なお、図３４では、画素から信号線を通って、電流源回路の方に向かって、電流が流れ
ていた。しかし、この電流の向きは、画素の構成によって、変わる。そこで、図３５には
、電流源回路から画素の方へ電流が流れる場合の回路図を示す。
このように、トランジスタの極性を変えることにより、電流の向きが異なる場合の回路
を構成することができる。もしくは、図６（Ａ）の代わりに、図７（Ａ）の回路を用いる
ことにより、トランジスタの極性を変えずに、電流の向きが異なる場合の回路を構成する
こともできる。
次いで、電流源回路４３７及び電流源回路４３８に図６（Ｃ）のようなカレントミラー
回路を採用した場合について図３６を用いて説明する。
図６（Ｃ）のようなカレントミラー回路の２つのトランジスタにおいて、ビデオ信号用
定電流源１０９に接続されている方のトランジスタに比べて、画素に接続されている方の
トランジスタのＷ（ゲート幅）／Ｌ（ゲート長）値を小さくすると、ビデオ信号用定電流
源１０９から供給される電流値を大きくすることが出来る。
つまり、設定動作を行う方のトランジスタのＷ／Ｌを、入力動作を行う方のトランジス
タのＷ／Ｌよりも大きくする。すると、設定動作を行うための電流、すなわち、ビデオ信
号用定電流源１０９からラッチ回路に流れる電流を、大きくすることができる。電流が大
きいと、配線などに付随する配線交差容量などに電荷を素早く充電できるため、素早く、
定常状態にすることができる。よって、設定動作をより早く行うことができる。
なお、図６（Ｃ）のようなカレントミラー回路においては、ゲート電極が共通あるいは
電気的に接続されているトランジスタを少なくとも２つ有しており、前記２つのトランジ
スタの特性がばらつくと、前記トランジスタのソース端子やドレイン端子から出力される
電流もばらついてしまう。しかし、前記２つのトランジスタの特性がそろっていれば、そ
こから出力される電流はばらつかない。逆に言うと、出力される電流がばらつかないよう
にするには、前記２つのトランジスタの特性がそろっていればよい。つまり、図６（Ｃ）
のようなカレントミラー回路において、ゲート電極が共通である２つのトランジスタ間で
、特性がそろっていればよい。ゲート電極が共通ではないトランジスタ間では、特性がそ
ろっている必要はない。なぜなら、各々の電流源回路に対して、設定動作が行われるから
である。つまり、設定動作の対象となったトランジスタと、入力動作の時に使用されるト
ランジスタとが、同じ特性になっていればよい。ゲート電極が共通ではないトランジスタ
間で、特性がそろっていなくても、設定動作によって、各々の電流源回路に対して設定が
行われるので、特性ばらつきは補正される。
通常、図６（Ｃ）のようなカレントミラー回路において、ゲート電極が共通である２つ
のトランジスタは、２つのトランジスタの特性のばらつきを押さえるため、近接して配置
される。
図３６において、例えば画素に与える電流の大きさをＰとする。そして仮に、電流源回
路（電流源回路４３７、４３８）における図６（Ｃ）のようなカレントミラー回路の２つ
のトランジスタにおいて、画素に接続された方のトランジスタのＷ／Ｌ値をＷａとすると
、ビデオ信号線に接続された方のトランジスタのＷ／Ｌ値を（２×Ｗａ）にする。そうす
ると電流源回路（電流源回路４３７、４３８）において電流値が２倍になる。そうすると
、ビデオ信号用定電流源１０９からは、（２×Ｐ）の電流が供給されることになる。そう
すると、ビデオ信号用定電流源１０９から供給される電流を大きくできるため、電流源回
路（電流源回路４３７、４３８）の設定動作を素早く正確に行うことが出来る。
以上をまとめると、電流源回路に図６（Ｃ）のようなカレントミラー回路を採用し、さ
らにＷ／Ｌ値を適当な値に設定することにより、ビデオ信号用定電流源１０９から供給す
る電流を大きくすることが出来る。そしてその結果、電流源回路の設定動作を正確に行う
ことが出来る。
つまり、電流が大きいと、配線に寄生する交差容量などに、電荷を素早く充電できるた
め、素早く、定常状態にすることができる。定常状態になれば、設定動作を十分に行うこ
とができていることになる。ある期間内に設定動作をおこなう場合、電流が大きいと、素
早く定常状態にすることができるため、設定動作を十分におこなうことができる。電流が
小さいと、定常状態になる前に、設定動作を行う期間が終了してしまう。その場合は、十
分な時間がなかったため、正確に設定動作を行えていないことになる。よって、電流が大
きいと、電流源回路の設定動作を素早く、正確に行うことができる。
ただし、図６（Ｃ）のようなカレントミラー回路においては、ゲート電極が共通である
トランジスタを少なくとも２つ有しており、前記２つのトランジスタの特性がばらつくと
、そこから出力される電流もばらついてしまう。
しかし、トランジスタのチャネル幅Ｗとチャネル長Ｌの比率Ｗ／Ｌを、前記２つのトラ
ンジスタ間で異なる値に設定することにより、電流の大きさを変えることができる。通常
は、設定動作の時の電流を大きくする。その結果、素早く設定動作をすることができる。
なお、設定動作の時の電流とは、ビデオ信号用定電流源１０９から供給される電流に相
当する。
一方、図６（Ａ）のような回路を用いる場合は、設定動作の時に流れる電流と、入力動
作の時に流れる電流とは、ほぼ等しい。そのため、設定動作を行うための電流を大きくす
ることはできない。しかし、設定動作を行う時に電流を供給するトランジスタと、入力動
作を行う時に電流を供給するトランジスタとは、同一のトランジスタである。よって、ト
ランジスタ間のばらつきの影響は、全く受けない。したがって、ラッチ回路において、設
定動作を行う時の電流を大きくしたい部分には図６（Ｃ）のようなカレントミラー回路を
用いて、より正確な電流を出力したい部分では図６（Ａ）のような回路を用いるというよ
うに、適宜組み合わせて用いるのが望ましい。
このように、下位ビット（１ビット目）用の電流源回路において、図６（Ｃ）のような
カレントミラー回路を用い、上位ビット（２ビット目）用の電流源回路において、図６（
Ａ）のような回路を用いた場合の回路図を、図４８に示す。
なお、単なるスイッチとして動作させるトランジスタは、極性はどちらでもよい。
図４では、図３（Ａ）の回路において、図２の回路を適用した場合について述べた。続
いて、図３７には、図３（Ａ）の回路において、図１の回路を適用した場合について述べ
る。
図３７（Ａ）において、ビデオ線から供給されるビデオ信号（信号電流）は、電流源回
路に供給される。そして、電流源回路の設定動作は、シフトレジスタ４１８から供給され
るサンプリングパルスのタイミングに従って行われる。例えば図３７（Ａ）の構成を有す
る場合には、電流源回路の設定動作が終わった後、入力動作（画素への電流の出力）を開
始する。よって、１列づつ順に電流源回路の設定動作を行い、次いで入力動作を行うこと
により、点順次駆動を実現することができる。
図３７（Ａ）では、アナログ階調表示又は１ビットのデジタル階調の場合を示し、図３
８には、２ビットのデジタル階調の場合を示す。
また、図３９には、図３８の回路に、図６（Ａ）の回路を適用した場合の回路を示す。
図４０には、図３８の回路に、図６（Ｃ）の回路を適用した場合の回路を示す。さらに、
図４１には、１ビット用の電流源回路には図６（Ｃ）の回路を適用し、２ビット用の電流
源回路には図６（Ａ）の回路を適用した場合の回路を示す。図４１の回路の場合、１ビッ
ト用の電流源回路のＷ／Ｌを変えることにより、ビデオ信号用電流の大きさを大きくする
。その結果、２ビット用の電流源回路の場合と同程度の期間で、設定動作を行うことがで
きる。
しかしながら、１列目から最終列目まで順番に選択される場合、最初の方の列では、画
素に信号を入力する期間が長い。一方、最後の方の列では、ビデオ信号を入力しても、す
ぐに、次の行の画素が選択されてしまう。その結果、画素に信号を入力する期間が短くな
ってしまう。そのような場合、図３７（Ｂ）に示すように、画素部４０２に配置された走
査線を中央で分断することにより、画素に信号を入力する期間を長くすることができる。
その場合、画素部４０２の左側と右側に各１個の走査線駆動回路を配置し、該走査線駆動
回路を用いて画素を駆動する。このようにすると、同じ行に配置されている画素でも、右
側の画素と左側の画素とでは、信号を入力する期間をずらすことができる。図３７（Ｃ）
には、１、２行目の右側と左側に配置された走査線駆動回路の出力波形と、シフトレジス
タ４１１のスタートパルス（Ｓ−ＳＰ）を示す。図３７（Ｃ）に記載の波形のように動作
させることにより、左側の画素でも、画素に信号を入力する期間を長くすることができる
ため、点順次駆動を行いやすくなる。
また、本発明の信号線駆動回路において、ラッチに配置された電流源回路について、レ
イアウト図を図４９に、対応した回路図を図５０に示す。
なお本実施の形態は、実施の形態１〜３と自由に組み合わせることが可能である。
（実施の形態５）
本実施の形態では、図１５（Ａ）に示した信号線駆動回路４０３の詳細な構成とその動
作について説明するが、本実施の形態では、２ビットのデジタル階調表示を行う場合に用
いる信号線駆動回路４０３について図３（Ｂ）、図５、図２６を用いて説明する。
図３（Ｂ）には、２ビットのデジタル階調表示を行う場合における信号線駆動回路４０
３の概略図を示す。信号線駆動回路４０３は、シフトレジスタ４１８、ラッチ回路４１９
を有する。
動作を簡単に説明すると、シフトレジスタ４１８は、フリップフロップ回路（ＦＦ）等
を複数列用いて構成され、クロック信号（Ｓ−ＣＬＫ）、スタートパルス（Ｓ−ＳＰ）、
クロック反転信号（Ｓ−ＣＬＫｂ）が入力される。これらの信号のタイミングに従って、
順次サンプリングパルスが出力される。
シフトレジスタ４１８より出力されたサンプリングパルスは、ラッチ回路４１９に入力
される。ラッチ回路４１９には、２ビットのデジタルビデオ信号（Ｄｉｇｉｔａｌ Ｄａ
ｔａ１、Ｄｉｇｉｔａｌ Ｄａｔａ２）が入力されており、サンプリングパルスが入力さ
れるタイミングに従って、各列でビデオ信号を保持していく。
１ビットのデジタルビデオ信号は、１ビット用のビデオ信号用定電流源１０９に接続さ
れた電流源から入力される。また２ビットのデジタルビデオ信号は、２ビット用のビデオ
信号用定電流源１０９に接続された電流源から入力される。そして１ビット用、２ビット
用のビデオ信号用定電流源１０９で設定された信号電流（ビデオ信号に相当）をラッチ回
路４１９において保持する。
またラッチ回路４１９には、ラッチパルスが入力され、ラッチ回路４１９に保持されて
いた２ビットのデジタルビデオ信号（Ｄｉｇｉｔａｌ Ｄａｔａ１、Ｄｉｇｉｔａｌ Ｄａ
ｔａ２）は、信号線に接続された画素に入力される。なおラッチ回路４１９は、デジタル
信号をアナログ信号に変換する役割を持つ場合もある。
次いでラッチ回路４１９の構成を図５を用いて説明する。図５には、ｉ列目から（ｉ＋
１）列目の２本の信号線の周辺の２ビットのデジタル階調表示を行う信号線駆動回路４０
３の概略を示す。また同様に、図２６には、ｉ列目から（ｉ＋１）列目の２本の信号線の
周辺の２ビットのデジタル階調表示を行う信号線駆動回路の概略を示す。
なお図５では、各ビットに対応したビデオ信号用定電流源１０９が配置された場合につ
いて示す。
図５において、ラッチ回路４１９は、列ごとにスイッチ４３５ａ、スイッチ４３６ａ、
電流源回路４３７ａ、電流源回路４３８ａ及びスイッチ４３９ａを有する。また列ごとに
スイッチ４３５ｂ、スイッチ４３６ｂ、電流源回路４３７ｂ、電流源回路４３８ｂ及びス
イッチ４３９ｂを有する。
スイッチ４３５ａ、スイッチ４３５ｂはシフトレジスタ４１８から入力されるサンプリ
ングパルスによって制御される。またスイッチ４３６ａ、スイッチ４３９ａ、スイッチ４
３６ｂ及び４３９ｂはラッチパルスにより制御される。
なおスイッチ４３６ａとスイッチ４３９ａには互いに反転した信号が入力される。その
結果、電流源回路４３７ａ及び電流源回路４３８ａは、一方では設定動作を行い、他方で
は入力動作を行う。またスイッチ４３６ｂとスイッチ４３９ｂには互いに反転した信号が
入力される。その結果、電流源回路４３７ｂ及び電流源回路４３８ｂは、一方では設定動
作を行い、他方では入力動作を行う。
つまり、電流源回路４３７が設定動作をしているときに、同時に、電流源回路４３８は
、画素へ信号電流を出力し、入力動作を行っている。このように、電流源回路の設定動作
と入力動作とを同時にできるため、設定動作に時間をかけて、正確に行うことができる。
なお、ビデオ線（ｖｉｄｅｏ ｄａｔａ線）から供給される信号電流は、ビデオ信号に
依存した大きさを持っている。したがって、画素へ供給される電流は、信号電流に比例し
た大きさであるため、画像を表現することが可能となる。
従って、線順次駆動を行うことが可能となる。
なお図５において、電流線とビデオ信号用定電流源は、各ビットに対応して配置されて
いる。各ビットの電流源から供給される電流値の合計が、信号線に供給される。つまり、
定電流源回路は、デジタル−アナログ変換の機能も有する。
各電流源回路（電流源回路４３７ａ、４３８ａ、４３７ｂ、４３８ｂ）は、端子ａ、端
子ｂ及び端子ｃを有する。各電流源回路（電流源回路４３７ａ、４３８ａ、４３７ｂ、４
３８ｂ）は、端子ａを介して入力される信号により制御される。また、端子ｂを介してビ
デオ線に接続されたビデオ信号用定電流源１０９を用いて設定された電流（信号電流Ｉｄ
ａｔａ）が保持される。また１ビット用の定電流源１０９において設定された電流は、電
流源回路４３７ａ及び電流源回路４３８ａにより保持される。また２ビット用の定電流源
１０９において設定された電流は、電流源回路４３７ｂ及び電流源回路４３８ｂにより保
持される。そして各電流源回路（電流源回路４３７ａ、４３８ａ、４３７ｂ、４３８ｂ）
と信号線に接続された画素との間にはスイッチ４３９ａ及びスイッチ４３９ｂが設けられ
ており、前記スイッチ４３９ａ及びスイッチ４３９ｂのオン又はオフはラッチパルスによ
り制御される。
そして、デジタルビデオ信号が明信号のときには、各電流源回路（電流源回路４３７ａ
、４３８ａ、４３７ｂ、４３８ｂ）から画素へ信号電流が出力される。反対にビデオ信号
が暗信号のときには、各電流源回路（電流源回路４３７ａ、４３８ａ、４３７ｂ、４３８
ｂ）は、電流を流す能力を有していないので画素への電流は流れない。つまり各電流源回
路（電流源回路４３７ａ、４３８ａ、４３７ｂ、４３８ｂ）は、一定電流を流す能力（Ｖ
ＧＳ）をビデオ信号により制御され、画素へ出力する電流の大きさを用いて明るさが制御
される。
なお、１ビット用の電流源回路４３７ａ及び電流源回路４３８ａのいずれかと、２ビッ
ト用の電流源回路４３７ｂ及び電流源回路４３８ｂのいずれかとの合計の電流が、画素お
よび、画素に接続された信号線に流れることになる。
１ビット用の電流源回路４３７ａ及び電流源回路４３８ａのどちらが設定動作を行い、
どちらが入力動作（画素への電流の出力）を行うかは、ラッチパルスにより制御される。
２ビット用の電流源回路４３７ｂ及び電流源回路４３８ｂに関しても、同様である。
つまり、各ビットのビデオ信号の電流が足しあわされ、ＤＡ変換の動作が行われるのは
、電流源回路４３７ａや電流源回路４３７ｂから画素の方へ流れる部分においてである。
したがって、そのときに、電流の大きさが、各ビットに対応した電流値になっていればよ
い。
次いで、図２６に示す信号線駆動回路の概略について説明する。図２６において、ラッ
チ回路は、列ごとにスイッチ４３５ｃ、スイッチ４３５ｄ、スイッチ４３６ｃ、電流源回
路４３７ｃ、電流源回路４３８ｃ及びスイッチ４３９ｃとを有する。スイッチ４３５ｃ、
スイッチ４３５ｄはシフトレジスタ４１８から入力されるサンプリングパルスによって制
御される。またスイッチ４３６ｃ、４３９ｃはラッチパルスにより制御される。
なおスイッチ４３６ｃとスイッチ４３９ｃには互いに反転した信号が入力される。その
結果、電流源回路４３７ｃ及び電流源回路４３８ｃは、一方では設定動作を行い、他方で
は入力動作を行う。また電流源回路４３７ｃ及び電流源回路４３８ｃは、一方では設定動
作を行い、他方では入力動作を行う。
つまり、電流源回路４３７ａが設定動作をしているときに、同時に、電流源回路４３８
ａは、画素へ信号電流を出力し、入力動作を行っている。このように、電流源回路の設定
動作と入力動作とを同時にできるため、設定動作に時間をかけて、正確に行うことができ
る。
つまり、設定動作を正しく行うためには、定常状態になるまで、設定動作を続けて行う
必要がある。定常状態になると、電流源回路の中のトランジスタ（一定電流を供給するト
ランジスタ。図６（Ａ）では、トランジスタ１０２に相当）のゲート電極には電流が流れ
ず、トランジスタのゲート・ソース間電圧を保持している容量（図６（Ａ）では、容量素
子１０３に相当）の電位は、変化しなくなる。このような状態になると、設定動作を十分
に行えたことになる。つまり、入力動作時に、正しい大きさの電流を流すことができる。
しかし、設定動作を行う時間が短いと、定常状態になる前に、設定動作が終わってしまう
可能性がある。その場合は、トランジスタのゲート・ソース間電圧を保持している容量は
、正確な電位になっていないことになる。そのため、入力動作時に、正しい大きさの電流
を流すことができず、トランジスタの特性のばらつきの影響を受けてしまうことになる。
以上のことから、時間をかけて設定動作を行うと、設定動作を正確に行うことができる。
各電流源回路４３７ｃ、４３８ｃは、端子ａ、端子ｂ及び端子ｃを有する。各電流源回
路４３７ｃ、４３８ｃは、端子ａを介して入力される信号により制御される。また、端子
ｂを介してビデオ線に接続されたビデオ信号用定電流源１０９を用いて設定された電流（
信号電流Ｉｄａｔａ）が保持される。なお１ビット用及び２ビット用の定電流源１０９に
おいて設定された電流は、電流源回路４３７ａ又は電流源回路４３８ａにより保持される
。そして各電流源回路４３７ａ、４３８ａと信号線に接続された画素との間にはスイッチ
４３９ｃが設けられており、前記スイッチ４３９ｃのオン又はオフはラッチパルスにより
制御される。
そして、デジタルビデオ信号が明信号のときには、各電流源回路４３７ｃ、４３８ｃか
ら画素へ信号電流が出力される。反対にビデオ信号が暗信号のときには、各電流源回路４
３７ｃ、４３８ｃは、電流を流す能力を有していないので画素への電流は流れない。つま
り各電流源回路４３７ｃ、４３８ｃは、一定電流を流す能力（ＶＧＳ）をビデオ信号によ
り制御され、画素へ出力する電流の大きさを用いて明るさが制御される。
そして本発明では端子ａから入力される設定信号とは論理演算子の出力端子から入力さ
れる信号を示す。つまり図１における設定信号とは、論理演算子の出力端子から入力され
る信号に相当する。そして本発明では、論理演算子の出力端子から入力される信号に合わ
せて、電流源回路４２０の設定を行う。
前記論理演算子の２つの入力端子は、一方にはシフトレジスタからのサンプリングパル
スが入力され、他方にはラッチパルスが入力される。論理演算子では、入力された２つの
信号の論理演算を行って、出力端子から信号を出力する。そして電流源回路では、前記論
理演算子の出力端子から入力される信号によって、設定動作又は入力動作を行う。
ここで図５に示す各電流源回路、図２６に示す各電流源回路に、図６（Ａ）のような回
路を採用した場合について説明する。図６（Ａ）のような回路の電流源回路を用いると、
配置するトランジスタの個数を少なく出来るのでトランジスタの特性バラツキの影響をさ
らに抑制することが出来る。つまり、設定動作を行うトランジスタと入力動作を行うトラ
ンジスタとが、同一のトランジスタであるため、トランジスタ間のばらつきの影響を全く
受けない。しかしながら、設定動作を行う時の電流を大きくできないため、設定動作をよ
り早く行うことができない。なお、設定動作の時の電流とは、ビデオ信号用定電流源１０
９からラッチ回路に供給される電流に相当する。
この場合の回路図を、図４２に示す。
次に、図５に示す各電流源回路、図２６に示す各電流源回路に図６（Ｃ）のようなカレ
ントミラー回路を採用した場合について、図４３を用いて説明する。
図６（Ｃ）のようなカレントミラー回路の２つのトランジスタにおいて、ビデオ信号用
定電流源１０９に接続されている方のトランジスタに比べて、画素に接続されている方の
トランジスタのＷ（ゲート幅）／Ｌ（ゲート長）値を小さくすると、ビデオ信号用定電流
源１０９から供給される電流値を大きくすることが出来る。
つまり、設定動作を行う方のトランジスタのＷ／Ｌを、入力動作を行う方のトランジス
タのＷ／Ｌよりも大きくする。すると、設定動作を行うための電流、すなわち、ビデオ信
号用定電流源１０９からラッチ回路に流れる電流を、大きくすることができる。電流が大
きいと、配線などに付随する配線交差容量などに電荷を素早く充電できるため、素早く、
定常状態にすることができる。よって、設定動作をより早く行うことができる。
なお、図６（Ｃ）のようなカレントミラー回路においては、ゲート電極が共通あるいは
電気的に接続されているトランジスタを少なくとも２つ有しており、前記２つのトランジ
スタの特性がそろっていれば、前記トランジスタのソース端子やドレイン端子から出力さ
れる電流はばらつかない。つまり、出力される電流がばらつかないようにするには、前記
２つのトランジスタの特性がそろっていればよい。つまり、図６（Ｃ）のようなカレント
ミラー回路において、ゲート電極が共通あるいは電気的に接続されている２つのトランジ
スタ間で、特性がそろっていればよい。ゲート電極が共通あるいは電気的に接続されてい
ないトランジスタ間では、特性がそろっている必要はない。なぜなら、各々の電流源回路
に対して、設定動作が行われるからである。つまり、設定動作の対象となったトランジス
タと、入力動作の時に使用されるトランジスタとが、同じ特性になっていればよい。ゲー
ト電極が共通あるいは電気的に接続されていないトランジスタ間で、特性がそろっていな
くても、設定動作によって、各々の電流源回路に対して設定動作が行われるので、特性ば
らつきは補正される。
通常、図６（Ｃ）のようなカレントミラー回路において、ゲート電極が共通あるいは電
気的に接続されている２つのトランジスタは、その特性のばらつきを押さえるため、近接
して配置される。
例えば画素に与える電流の大きさをＰとする。そして仮に、電流源回路におけるカレン
トミラー回路の２つのトランジスタにおいて、画素に接続された方のトランジスタのＷ／
Ｌ値をＷａとすると、ビデオ信号線に接続された方のトランジスタのＷ／Ｌ値を（２×Ｗ
ａ）にする。そうすると各電流源回路において電流値が２倍になる。そうすると、ビデオ
信号用定電流源１０９（１ビット用、２ビット用）からは、（２×Ｐ）又は（４×Ｐ）の
電流が供給されることになる。そうすると、ビデオ信号用定電流源１０９から供給される
電流を大きくできるため、各電流源回路の設定動作を素早く正確に行うことが出来る。
また本実施の形態では、２ビットのデジタル階調表示を行うので、図５においては、１
本の信号線ごとに４つの電流源回路（４３７ａ、４３８ａ、４３７ｂ、４３８ｂ）図２６
においては１本の信号線ごとに２つの電流源回路４３７ｃ、４３８ｃが設けられている。
そして図５において各電流源回路（電流源回路４３７ａ、４３８ａ、４３７ｂ、４３８
ｂ）の回路構成と、図２６に示す各電流源回路（電流源回路４３７ｃ、４３８ｃ）は、図
６、７、図２９、図２８、図３１などに示す電流源回路の回路構成を自由に用いることが
出来る。各電流源回路４２０は、全て一つの方式のみを用いるだけでなく、複数を採用し
てもよい。
また、ラッチ回路が有する電流源回路が図６（Ｃ）のようなカレントミラー回路である
場合、トランジスタのＷ（ゲート幅）／Ｌ（ゲート長）値を、各ビットによって、変えて
もよい。そうすると、下位ビットの電流源回路の設定動作の時の電流、つまり、下位ビッ
トのビデオ信号用定電流源１０９から流れる電流を、より大きくすることができる。その
結果、設定動作を早くすることができる。
つまり、ビデオ信号用定電流源１０９に接続されている方のトランジスタのＷ／Ｌを、
画素や信号線に接続されている方のトランジスタのＷ／Ｌよりも大きくする。要するに、
設定動作を行う方のトランジスタのＷ／Ｌを、入力動作を行う方のトランジスタのＷ／Ｌ
よりも大きくする。すると、設定動作を行うための電流、すなわち、ビデオ信号用定電流
源１０９から流れる電流を、より大きくすることができる。
ただし、図６（Ｃ）のようなカレントミラー回路においては、ゲート電極が共通あるい
は電気的に接続されているトランジスタを少なくとも２つ有しており、前記２つのトラン
ジスタの特性がばらつくと、そこから出力される電流もばらついてしまう。しかし、トラ
ンジスタのチャネル幅Ｗとチャネル長Ｌの比率Ｗ／Ｌを、前記２つのトランジスタで異な
る値に設定することにより、電流の大きさを変えることができる。通常は、設定動作の時
の電流を大きくする。その結果、素早く設定動作をすることができる。
なお、設定動作の時の電流とは、ビデオ信号用定電流源１０９から供給される電流に相
当する。
一方、図６（Ａ）のような回路を用いる場合は、設定動作の時に流れる電流と、入力動
作の時に流れる電流とは、ほぼ等しい。そのため、設定動作を行うための電流を大きくす
ることはできない。しかし、設定動作を行うときに電流を供給するトランジスタと、入力
動作を行うときに電流を供給するトランジスタとは、同一のトランジスタである。よって
、トランジスタ間のばらつきの影響は、全く受けない。したがって、各ラッチ回路におい
て、設定動作を行う時の電流を大きくしたい部分には図６（Ｃ）のようなカレントミラー
回路を用いて、より正確な電流を出力したい部分では図６（Ａ）のような回路を用いると
いうように、適宜組み合わせて用いるのが望ましい。
なお、図６（Ｃ）のようなカレントミラー回路においては、ゲート電極が共通あるいは
電気的に接続されているトランジスタを少なくとも２つ有しており、前記２つのトランジ
スタの特性がばらつくと、そこから出力される電流もばらついてしまう。しかし、前記２
つのトランジスタの特性がそろっていれば、前記トランジスタのソース端子やドレイン端
子から出力される電流はばらつかない。逆に言うと、出力される電流がばらつかないよう
にするためには、前記２つのトランジスタの特性がそろっていればよい。つまり、図６（
Ｃ）のようなカレントミラー回路において、ゲート電極が共通あるいは電気的に接続され
ている２つのトランジスタ間で、特性がそろっていればよい。ゲート電極が共通あるいは
電気的に接続されていないトランジスタ間では、特性がそろっている必要はない。なぜな
ら、各々の電流源回路に対して、設定動作が行われるからである。つまり、設定動作の対
象となったトランジスタと、入力動作の時に使用されるトランジスタとが、同じ特性にな
っていればよい。ゲート電極が共通あるいは電気的に接続されていないトランジスタ間で
、特性がそろっていなくても、設定動作によって、各々の電流源回路に対して設定が行わ
れるので、特性ばらつきは補正される。
通常、図６（Ｃ）のようなカレントミラー回路において、ゲート電極が共通あるいは電
気的に接続されている２つのトランジスタは、２つのトランジスタの特性のばらつきを押
さえるため、近接して配置される。
なお、ラッチ回路が有する電流源回路において、図６（Ａ）のような回路を用いたり、
図６（Ｃ）のようなカレントミラー回路を用いたりして、混合させて用いてもよい。
なお、図６（Ｃ）のようなカレントミラー回路を採用するのは、全てのビット用の電流
源回路でもよいし、一部のビット用の電流源回路だけでもよい。より効果的なのは、下位
ビット用の電流源回路に対して、図６（Ｃ）のようなカレントミラー回路を用い、上位ビ
ット用の電流源回路に対しては、図６（Ａ）のような回路を用いるのが望ましい。
なぜなら、上位ビットの電流源回路は、電流源回路のトランジスタの特性がわずかにば
らついても、電流値に与える影響が大きい。同程度にトランジスタの特性がばらついても
、上位ビットの電流源回路から供給される電流は、電流値自体が大きいため、ばらつきに
よる電流の差の絶対値も大きいからである。たとえば、トランジスタの特性が１０％ばら
ついたとする。１ビット目の電流の大きさをＩとすると、そのばらつき量は、０．１Ｉで
ある。一方、３ビット目の電流の大きさは、８Ｉになるので、そのばらつき量は、０．８
Ｉとなる。このように、上位ビットの電流源回路は、トランジスタの特性がわずかにばら
ついても、その影響が大きく出てしまう。
そのため、できるだけばらつきの影響が出ない方式が望ましい。また、上位ビットの電
流は、電流値が大きいので、設定動作を行うのも、容易である。一方、下位ビットの電流
は、多少ばらついても、電流値自体が小さいため、影響が少ない。また、下位ビットの電
流は、電流値が小さいので、設定動作を行うのが、容易ではない。
この状況を解決するためには、下位ビット用の電流源回路に対して、図６（Ｃ）のよう
なカレントミラー回路を用い、上位ビット用の電流源回路に対しては、図６（Ａ）のよう
な回路を用いることが望ましい。
特に、ビデオ信号用定電流源１０９から流れる電流が小さくなってしまうような下位ビ
ット用の電流源回路においては、図６（Ｃ）のようなカレントミラー回路を用いて、電流
値を大きくすることは、有効である。
つまり、下位ビット用の電流源回路は、その電流源回路から流れる電流値が小さいので
、設定動作に時間がかかってしまう。そこで、図６（Ｃ）のようなカレントミラー回路を
用いて、電流値を大きくすれば、設定動作にかかる時間を短くすることができるようにな
る。
また、図６（Ｃ）のようなカレントミラー回路においては、ゲート電極が共通あるいは
電気的に接続されているトランジスタを少なくとも２つ有しており、前記２つのトランジ
スタの特性がばらつくと、そこから出力される電流もばらついてしまう。しかし、下位ビ
ット用の電流源回路の場合、画素や信号線に出力する電流値が小さい。そのため、前記２
つのトランジスタの特性がばらついても、その影響は小さい。以上のことから、下位ビッ
ト用の電流源回路においては、図６（Ｃ）のようなカレントミラー回路を用いることは、
効果的である。
以上をまとめると、電流源回路に図６（Ｃ）のようなカレントミラー回路を採用し、さ
らにＷ／Ｌ値を適当な値に設定することにより、ビデオ信号用定電流源１０９から供給す
る電流を大きくすることが出来る。そしてその結果、電流源回路の設定動作を正確に行う
ことが出来る。
ただし、図６（Ｃ）のようなカレントミラー回路においては、ゲート電極が共通あるい
は電気的に接続されているトランジスタを少なくとも２つ有しており、前記２つのトラン
ジスタの特性がばらつくと、そこから出力される電流もばらついてしまう。
一方、図６（Ａ）のような回路を用いる場合は、設定動作の時に流れる電流を大きくす
ることはできない。しかし、トランジスタ間のばらつきの影響は、全く受けない。
したがって、各回路において、電流を大きくしたい部分では、図６（Ｃ）のようなカレ
ントミラー回路を用い、より正確な電流を出力したい部分では、図６（Ａ）のような回路
を用いる、というように、適宜組み合わせて用いるのが望ましい。
なお、単なるスイッチとして動作させるトランジスタは、極性はどちらでもよい。
なお図５において、１ビット用のビデオ信号用定電流源１０９は、１ビット用のビデオ
線（Ｖｉｄｅｏ ｄａｔａ線）に接続され、２ビット用のビデオ信号用定電流源１０９は
、２ビット用のビデオ線（Ｖｉｄｅｏ ｄａｔａ線）に接続されている。そして、仮に１
ビット用のビデオ信号用定電流源１０９から供給される電流をＩとすると、２ビット用の
ビデオ信号用定電流源１０９から供給される電流を２Ｉとする。しかし、本発明はこれに
限定されず、１ビット用のビデオ信号用定電流源１０９及び２ビット用のビデオ信号用定
電流源１０９から供給される電流の大きさを同じにすることも出来る。１ビット用のビデ
オ信号用定電流源１０９及び２ビット用のビデオ信号用定電流源１０９から供給される電
流の大きさを同じにすると、動作条件や負荷を同じにすることが可能であり、さらに電流
源回路に信号を書き込む時間を同じにすることが出来る。
但しそのときには、図５、図２６に示す各電流源回路に図６（Ｃ）のようなカレントミ
ラー回路を採用する必要がある。そして図５に示す各電流源回路では、電流源回路４３７
ａ及び電流源回路４３８ａが有するトランジスタと、電流源回路４３７ｂ及び電流源回路
４３８ｂが有するトランジスタのＷ／Ｌ値を２：１とする必要がある。そうすると、電流
源回路４３７ａ及び電流源回路４３８ａから出力される電流の大きさと、電流源回路４３
７ｂ及び電流源回路４３８ｂから出力される電流の大きさを２：１とすることが出来る。
また図２６に示す各電流源回路では、ビデオ信号線に接続されている方のトランジスタと
、画素に接続されている方のトランジスタのＷ／Ｌ値を２：１とする必要がある。
なお本実施の形態では、２ビットのデジタル階調表示を行う場合における信号線駆動回
路の構成とその動作について説明した。しかし本発明は２ビットに限らず、本実施の形態
を参考にして任意のビット数に対応した信号線駆動回路を設計し、任意のビット数の表示
を行うことが出来る。また本実施の形態は、実施の形態１〜４と自由に組み合わせること
が可能である。
（実施の形態６）
図２〜図５において示したビデオ信号用定電流源１０９は、基板上に信号線駆動回路と
一体形成してもよいし、ビデオ信号用電流１０９として、基板の外部からＩＣ等を用いて
一定の電流を入力してもよい。そして基板上に一体形成する場合には、図６〜８、図２９
、図２８、図３１などに示した電流源回路のいずれを用いて形成してもよい。或いは、単
に１個のトランジスタを配置して、ゲートに加える電圧に応じて、電流値を制御するよう
にしてもよい。本実施の形態では、３ビット用のビデオ信号用電流源１０９を図６（Ｃ）
のようなカレントミラー回路の電流源回路で構成する場合について図２３〜図２５を用い
て説明する。
なお、電流が流れる向きは、画素の構成などにより、変わる。電流の流れる方向を変え
る場合には、トランジスタの極性を変更することなどにより、容易に対応できる。
図２３において、ビデオ信号用定電流源１０９は、ビデオ線（Ｖｉｄｅｏ ｄａｔａ線
、電流線）へ所定の信号電流Ｉｄａｔａを出力するか否かを３ビットのデジタルビデオ信
号（Ｄｉｇｉｔａｌ Ｄａｔａ１〜Ｄｉｇｉｔａｌ Ｄａｔａ３）が有するＨｉｇｈ又はＬ
ｏｗの情報によって制御される。
ビデオ信号用定電流源１０９は、スイッチ１８０〜スイッチ１８２、トランジスタ１８
３〜トランジスタ１８８及び容量素子１８９を有する。本実施の形態では、トランジスタ
１８０〜トランジスタ１８８は全てｎチャネル型とする。
スイッチ１８０は１ビットのデジタルビデオ信号により制御される。スイッチ１８１は
２ビットのデジタルビデオ信号により制御される。スイッチ１８３は３ビットのデジタル
ビデオ信号により制御される。
トランジスタ１８３〜トランジスタ１８５のソース領域とドレイン領域は、一方はＶｓ
ｓに接続され、他方はスイッチ１８０〜スイッチ１８２の一方の端子に接続されている。
トランジスタ１８６のソース領域とドレイン領域は、一方はＶｓｓに接続され、他方はト
ランジスタ１８８のソース領域とドレイン領域の一方に接続されている。
トランジスタ１８７とトランジスタ１８８のゲート電極には、端子ｅを介して外部から
信号が入力される。また電流線１９０には端子ｆを介して外部から電流が供給される。
トランジスタ１８７のソース領域とドレイン領域は、一方はトランジスタ１８６のソー
ス領域とドレイン領域の一方に接続され、他方は容量素子１８９の一方の電極に接続され
ている。トランジスタ１８８のソース領域とドレイン領域は、一方は電流線１９０に接続
され、他方はトランジスタ１８６のソース領域とドレイン領域の一方に接続されている。
容量素子１８９の一方の電極は、トランジスタ１８３〜トランジスタ１８６のゲート電
極に接続され、他方の電極はＶｓｓに接続されている。容量素子１８９は、トランジスタ
１８３〜トランジスタ１８６のゲート・ソース間電圧を保持する役目を担う。
そしてビデオ信号用定電流源１０９では、端子ｅから入力される信号によりトランジス
タ１８７及びトランジスタ１８８がオンになると、端子ｆから供給される電流が電流線１
９０を介して容量素子１８９に流れていく。
そして徐々に容量素子１８９に電荷が蓄積され、両電極間に電位差が生じ始める。そし
て両電極間の電位差がＶｔｈになると、トランジスタ１８３〜トランジスタ１８６はオン
になる。
容量素子１８９において、その両電極の電位差、つまりトランジスタ１８３〜トランジ
スタ１８６のゲート・ソース間電圧が所望の電圧になるまで電荷の蓄積が続けられる。言
い換えると、トランジスタ１８３〜トランジスタ１８６が信号電流を流すことが出来るだ
けの電圧になるまで、電荷の蓄積が続けられる。
そして電荷の蓄積が終了すると、トランジスタ１８３〜トランジスタ１８６は完全にオ
ンになる。
そしてビデオ信号用定電流源１０９において、３ビットのデジタルビデオ信号により、
スイッチ１８０〜スイッチ１８２の導通又は非導通が選択される。例えば、スイッチ１８
０〜スイッチ１８２が全て導通状態になったときは、電流線に供給される電流は、トラン
ジスタ１８３のドレイン電流と、トランジスタ１８４のドレイン電流と、トランジスタ１
８５のドレイン電流の総和となる。また、スイッチ１８０のみが導通状態になったときは
、トランジスタ１８３のドレイン電流のみが電流線に供給される。
このときトランジスタ１８３のドレイン電流と、トランジスタ１８４のドレイン電流と
、トランジスタ１８５のドレイン電流を１：２：４として設定すると、２３＝８段階で電
流の大きさを制御出来る。そのため、トランジスタ１８３〜１８５のＷ（チャネル幅）／
Ｌ（チャネル長）値を、１：２：４として設計すると、それぞれのオン電流が１：２：４
となる。
なお、図２３の構成では、電流線（ビデオ線）が１本の場合について示した。しかし、
図４のような回路か、図２６のような回路かによって、配置される電流線（ビデオ線）の
本数は異なる。そこで、図２３の回路において、電流線（ビデオ線）が複数になった場合
の図を図４４に示す。
次いで図２３とは異なる構成のビデオ信号用電流源１０９を図２４に示す。図２４にお
いては、図２３に示すビデオ信号用電流源１０９と比べて、トランジスタ１８７、１８８
を除いて、容量素子１８９の一方の端子を電流線１９０に接続した構成になっている点以
外は、図２３に示すビデオ信号用電流源１０９の動作と同じあるので、本実施の形態では
説明は省略する。
図２４の構成では、ビデオ線（電流線）に電流を供給し続けている間は、端子ｆより信
号（電流）を入力しつづけなければならない。もし、端子ｆより流れる電流の入力を止め
ると、容量素子１８９にある電荷が、トランジスタ１８６を通って放電されてしまう。そ
の結果、トランジスタ１８６のゲート電極の電位が小さくなり、トランジスタ１８３〜１
８５から、正常な電流が出力できなくなってしまう。一方、図２３の構成の場合には、容
量素子１８９に所定の電荷が保持されているため、ビデオ線（電流線）に電流を供給して
いる間においても、端子ｆより信号（電流）を入力し続ける必要はない。よって、図２４
の構成では、容量素子１８９は、省略してもよい。
なお、図２４の構成では、電流線（ビデオ線）が１本の場合について示した。しかし、
図４のような回路か、図２６のような回路かによって、電流線（ビデオ線）の数は異なる
。そこで、図２４の回路において、電流線（ビデオ線）が複数になった場合の図を、図４
５に示す。
続いて図２３、２４とは異なる構成のビデオ信号用電流源１０９を図２５に示す。図２
５においては、図２３に示すビデオ信号用電流源１０９と比べて、トランジスタ１８６、
１８７、１８８及び容量素子１８９を除いて、トランジスタ１８３〜トランジスタ１８５
のゲート電極には端子ｆを介して外部から一定の電圧が印加される構成になっている点以
外は、図２３に示すビデオ信号用電流源１０９の動作と同じあるので、本実施の形態では
説明は省略する。
図２５の場合は、端子ｆから、トランジスタ１８３〜１８５のゲート電極に電圧（ゲー
ト電圧）を加える。しかし、トランジスタ１８３〜１８５は、同じゲート電圧が印加され
ても、該トランジスタ１８３〜１８５の特性がばらつけば、該トランジスタ１８３〜１８
５のソース・ドレイン間に流れる電流値もばらつく。したがって、ビデオ線（電流線）に
流れる電流もばらつく。また、温度によっても、特性が変化するため、トランジスタ１８
３〜１８５から供給される電流値も変化してしまう。
一方、図２３、図２４の場合は、端子ｆより、電圧を加えることもできるが、電流を加
えることもできる。電流で加えた場合、トランジスタ１８３〜１８６までの特性がそろっ
ていれば、電流値はばらつかなくなる。また、温度によってその特性が変化しても、トラ
ンジスタ１８３〜１８６までの特性が、同程度に変化するため、電流値が変化しなくなる
。
なお、図２５では、端子ｆから、トランジスタ１８３〜１８５に電圧（ゲート電圧）を
加え、その電圧は、ビデオ信号によって変化しない。図２５においては、ビデオ信号は、
スイッチ１８０〜１８２を制御することで、電流が電流線に流れるかどうかを制御する。
そこで、図４６のように、トランジスタ１８３〜１８５のゲート電極に電圧（ゲート電圧
）を加え、その電圧は、ビデオ信号によって変化するようにしてもよい。これにより、ビ
デオ信号用電流の大きさを変えることができる。また、図４７のように、トランジスタ１
８３のゲート電極に加える電圧（ゲート電圧）をアナログ電圧にして、階調にしたがって
、電圧を変化させ、電流を変えるようにしてもよい。
続いて図２３、２４、２５とは異なる構成のビデオ信号用電流源１０９を図９に示す。
図２３では、図６（Ｃ）の電流源回路を適用していた。図９では、図６（Ａ）の電流源回
路を適用している。
図２３の場合、トランジスタ１８３〜１８６の特性がばらつくと、電流値もばらついて
しまう。一方、図９では、各電流源に対して設定動作を行っている。よって、トランジス
タのばらつきの影響を小さくすることができる。ただし、図９の場合、設定動作を行って
いるときには、入力動作（電流線へ電流を供給する動作）を同時に行うことができない。
よって、設定動作は、入力動作を行っていない期間に行う必要がある。入力動作を行って
いる期間にも設定動作ができるようにするためには、図１０のように、複数の電流源回路
を配置し、一方の電流源回路が設定動作を行っている時には、もう一方の電流源回路で入
力動作を行うようにしてもよい。
なお本実施の形態は、実施の形態１〜５と自由に組み合わせることが可能である。
（実施の形態７）
本発明の実施の形態について、図１１を用いて説明する。図１１（Ａ）において、画素
部の上方に信号線駆動回路、下方に定電流回路を配置し、前記信号線駆動回路に電流源Ａ
、定電流回路に電流源Ｂを配置する。電流源Ａ、Ｂから供給される電流をＩＡ、ＩＢとし
、画素に供給される信号電流をＩｄａｔａとすると、ＩＡ＝ＩＢ＋Ｉｄａｔａが成立する
。そして、画素に信号電流を書き込む際には、電流源Ａ、Ｂの両者から電流を供給するよ
うに設定する。このとき、ＩＡ、ＩＢを大きくすると、画素に対する信号電流の書き込み
速度を早くすることができる。
このとき、電流源Ａを用いて、電流源Ｂの設定動作を行う。画素には、電流源Ａからの
電流から電流源Ｂの電流を差し引いた電流が流れる。したがって、電流源Ａを用いて、電
流源Ｂの設定動作を行うことにより、さまざまなノイズなどの影響をより小さくできる。
図１１（Ｂ）において、ビデオ信号用定電流源（以下定電流源と表記）Ｃ、Ｅは、画素
部の上方と下方に配置される。そして、電流源Ｃ、Ｅを用いて、信号線駆動回路、定電流
回路に配置された電流源回路の設定動作を行う。電流源Ｄは、電流源Ｃ、Ｅを設定する電
流源に相当し、外部からビデオ信号用電流が供給される。
なお、図１１（Ｂ）において、下方に配置してある定電流回路を信号線駆動回路として
もよい。それにより、上方と下方の両方に信号線駆動回路が配置できる。そして、各々、
画面（画素部全体）の上下半分ずつの制御を担当する。このようにすることで、同時に２
行分の画素を制御できる。そのため、信号線駆動回路の電流源、画素、画素の電流源など
への設定動作（信号入力動作）のための時間を長くとることが可能となる。そのため、よ
り正確に設定できるようになる。
本実施の形態は、実施の形態１〜６と任意に組み合わせることが可能である。
本実施例では、時間階調方式について図１４を用いて詳しく説明する。通常、液晶表示
装置や発光装置等の表示装置においては、フレーム周波数は６０Ｈｚ程度である。つまり
図１４（Ａ）に示すように、１秒間に６０回程度の画面の描画が行われる。これにより、
人間の眼にフリッカ（画面のちらつき）を感じさせないようにすることが出来る。このと
き、画面の描画を１回行う期間を１フレーム期間と呼ぶ。
本実施例では一例として、特許文献１の公報にて公開されている時間階調方式を説明す
る。時間階調方式では、１フレーム期間を複数のサブフレーム期間に分割する。このとき
の分割数は、階調ビット数に等しい場合が多い。そしてここでは簡単のため、分割数が階
調ビット数に等しい場合を示す。つまり本実施例では３ビット階調であるので、３つのサ
ブフレーム期間ＳＦ１〜ＳＦ３に分割している例を示す（図１４（Ｂ））。
各サブフレーム期間は、アドレス（書き込み）期間Ｔａと、サステイン（発光）期間Ｔ
ｓとを有する。アドレス期間とは、画素にビデオ信号を書き込む期間であり、各サブフレ
ーム期間での長さは等しい。サステイン期間とは、アドレス期間において画素に書き込ま
れたビデオ信号に基づいて発光素子が発光する期間である。このとき、サステイン（発光
）期間ＳＦ１〜ＳＦ３は、その長さの比をＴｓ１：Ｔｓ２：Ｔｓ３＝４：２：１としてい
る。つまり、ｎビット階調を表現する際は、ｎ個のサステイン期間の長さの比は、２（ｎ
−１）：２（ｎ−２）：・・・：２１：２０としている。そして、どのサステイン期間で
発光素子が発光するかによって、１フレーム期間あたりに、各画素が発光する期間の長さ
が決定し、これによって階調表現を行う。
次いで、時間階調方式を適用した画素における具体的な動作について説明するが、本実
施例では図１６（Ｂ）に示す画素を参照して説明する。図１６（Ｂ）に示す画素は、電流
入力方式が適用される。
まずアドレス期間Ｔａにおいては、以下の動作を行う。第１の走査線６０２および第２
の走査線６０３が選択されて、ＴＦＴ６０６、６０７がオンする。このとき、信号線６０
１を流れる電流を信号電流Ｉｄａｔａとする。そして容量素子６１０には所定の電荷が蓄
積されると、第１の走査線６０２および第２の走査線６０３の選択が終了して、ＴＦＴ６
０６、６０７がオフする。
次いでサステイン期間Ｔｓにおいては、以下の動作を行う。第３の走査線６０４が選択
されて、ＴＦＴ６０９がオンする。容量素子６１０には先ほど書き込んだ所定の電荷が保
持されているため、ＴＦＴ６０８はオンしており、電流線６０５から信号電流Ｉｄａｔａ
に等しい電流が流れる。これにより発光素子６１１が発光する。
以上の動作を各サブフレーム期間で行うことにより、１フレーム期間を構成する。この
方法によると、表示階調数を増やしたい場合は、サブフレーム期間の分割数を増やせば良
い。また、サブフレーム期間の順序は、図１４（Ｂ）（Ｃ）に示すように、必ずしも上位
ビットから下位ビットといった順序である必要はなく、１フレーム期間中、ランダムに並
んでいても良い。さらに各フレーム期間内で、その順序が変化しても良い。
また、ｍ行目の走査線のサブフレーム期間ＳＦ２を図１４（Ｄ）に図示する。図１４（
Ｄ）に図示するように、画素ではアドレス期間Ｔａ２が終了したら、直ちにサステイン期
間Ｔｓ２が開始されている。
本実施例は、実施の形態１〜７と任意に組み合わせることが可能である。
本実施例では、画素部に設けられる画素の回路の構成例について図１３を用いて説明す
る。なお電流を入力する部分を含むような構成を有する画素であれば、どのような構成の
画素にも適用できる。
図１３（Ａ）の画素は、信号線１１０１、第１および第２の走査線１１０２、１１０３
、電流線（電源線）１１０４、スイッチング用ＴＦＴ１１０５、保持用ＴＦＴ１１０６、
駆動用ＴＦＴ１１０７、変換駆動用ＴＦＴ１１０８、容量素子１１０９、発光素子１１１
０とを有する。各信号線は、電流源回路１１１１に接続されている。なお、電流源回路１
１１１が、信号線駆動回路４０３に配置されている電流源回路４２０に相当する。
スイッチング用ＴＦＴ１１０５のゲート電極は、第１の走査線１１０２に接続され、第
１の電極は信号線１１０１に接続され、第２の電極は駆動用ＴＦＴ１１０７の第１の電極
と、変換駆動用ＴＦＴ１１０８の第１の電極とに接続されている。保持用ＴＦＴ１１０６
のゲート電極は、第２の走査線１１０３に接続され、第１の電極は変換駆動用ＴＦＴ１１
０６の第１の電極に接続され、第２の電極は駆動用ＴＦＴ１１０７のゲート電極と、変換
駆動用ＴＦＴ１１０８のゲート電極とに接続されている。駆動用ＴＦＴ１１０７の第２の
電極は、電流線（電源線）１１０４に接続され、変換駆動用ＴＦＴ１１０８の第２の電極
は、発光素子１１１０の一方の電極に接続されている。容量素子１１０９は、変換駆動用
ＴＦＴ１１０８のゲート電極と第２の電極との間に接続され、変換駆動用ＴＦＴ１１０８
のゲート・ソース間電圧を保持する。電流線（電源線）１１０４および発光素子１１１０
の他方の電極には、それぞれ所定の電位が入力され、互いに電位差を有する。
なお、図１３（Ａ）の画素は、図２９（Ｂ）の回路を画素に適用した場合に相当する。
ただし、電流の流れる向きが異なるため、トランジスタの極性は、反対になっている。図
１３（Ａ）の駆動用ＴＦＴ１１０７が図２９（Ｂ）のＴＦＴ１２６に相当し、図１３（Ａ
）の変換駆動用ＴＦＴ１１０８が図２９（Ｂ）のＴＦＴ１２２に相当し、図１３（Ａ）の
保持用ＴＦＴ１１０６が図２９（Ｂ）のＴＦＴ１２４に相当する。
図１３（Ｂ）の画素は、信号線１１５１、第１及び第２の走査線１１４２、１１４３、
電流線（電源線）１１４４、スイッチング用ＴＦＴ１１４５、保持用ＴＦＴ１１４６、変
換駆動用ＴＦＴ１１４７、駆動用ＴＦＴ１１４８、容量素子１１４９、発光素子１１４０
とを有する。信号線１１５１は電流源回路１１４１に接続されている。
なお、電流源回路１１４１が、信号線駆動回路４０３に配置されている電流源回路４２
０に相当する。
スイッチング用ＴＦＴ１１４５のゲート電極は、第１の走査線１１４２に接続され、第
１の電極は信号線１１５１に接続され、第２の電極は駆動用ＴＦＴ１１４８の第１の電極
と、変換駆動用ＴＦＴ１１４７の第１の電極とに接続されている。保持用ＴＦＴ１１４６
のゲート電極は、第２の走査線１１４３に接続され、第１の電極は駆動用ＴＦＴ１１４８
の第１の電極に接続され、第２の電極は駆動用ＴＦＴ１１４８のゲート電極と、変換駆動
用ＴＦＴ１１４７のゲート電極とに接続されている。変換駆動用ＴＦＴ１１４７の第２の
電極は、電流線（電源線）１１４４に接続され、駆動用ＴＦＴ１１４８の第２の電極は、
発光素子１１４０の一方の電極に接続されている。容量素子１１４９は、変換駆動用ＴＦ
Ｔ１１４７のゲート電極と第２の電極との間に接続され、変換駆動用ＴＦＴ１１４７のゲ
ート・ソース間電圧を保持する。電流線（電源線）１１４４および発光素子１１４０の他
方の電極には、それぞれ所定の電位が入力され、互いに電位差を有する。
なお、図１３（Ｂ）の画素は、図６（Ｂ）の回路を画素に適用した場合に相当する。た
だし、電流の流れる向きが異なるため、トランジスタの極性は、反対になっている。図１
３（Ｂ）の変換駆動用ＴＦＴ１１４７が図６（Ｂ）のＴＦＴ１２２に相当し、図１３（Ｂ
）の駆動用ＴＦＴ１１４８が図６（Ｂ）のＴＦＴ１２６に相当し、図１３（Ｂ）の保持用
ＴＦＴ１１４６が図６（Ｂ）のＴＦＴ１２４に相当する。
図１３（Ｃ）の画素は、信号線１１２１、第１の走査線１１２２、第２の走査線１１２
３、第３の走査線１１３５、電流線１１２４、電流線１１３８、スイッチング用ＴＦＴ１
１２５、消去用ＴＦＴ１１２６、駆動用ＴＦＴ１１２７、容量素子１１２８、電流源ＴＦ
Ｔ１１２９、ミラーＴＦＴ１１３０、容量素子１１３１、電流入力ＴＦＴ１１３２、保持
ＴＦＴ１１３３、発光素子１１３６とを有する。各信号線は、電流源回路１１３７に接続
されている。
スイッチング用ＴＦＴ１１２５のゲート電極は、第１の走査線１１２２に接続され、ス
イッチング用ＴＦＴ１１２５の第１の電極は信号線１１２１に接続され、スイッチング用
ＴＦＴ１１２５の第２の電極は駆動用ＴＦＴ１１２７のゲート電極と、消去用ＴＦＴ１１
２６の第１の電極とに接続されている。消去用ＴＦＴ１１２６のゲート電極は、第２の走
査線１１２３に接続され、消去用ＴＦＴ１１２６の第２の電極は電流線１１２４に接続さ
れている。駆動用ＴＦＴ１２７の第１の電極は発光素子１１３６の一方の電極に接続され
、駆動用ＴＦＴ１１２７の第２の電極は電流源ＴＦＴ１１２９の第１の電極に接続されて
いる。電流源ＴＦＴ１１２９の第２の電極は電流線１１２４に接続されている。容量素子
１１３１の一方の電極は、電流源ＴＦＴ１１２９のゲート電極及びミラーＴＦＴ１１３０
のゲート電極に接続され、他方の電極は電流線１１２４に接続されている。ミラーＴＦＴ
１１３０の第１の電極は電流線１１２４に接続され、ミラーＴＦＴ１１３０の第２の電極
は、電流入力ＴＦＴ１１３２の第１の電極に接続されている。電流入力ＴＦＴ１１３２の
第２の電極は電流線１１３８に接続され、電流入力ＴＦＴ１１３２のゲート電極は第３の
走査線１１３５に接続されている。電流保持ＴＦＴ１１３３のゲート電極は第３の走査線
１１３５に接続され、電流保持ＴＦＴ１１３３の第１の電極は電源線１１３８に接続され
、電流保持ＴＦＴ１１３３の第２の電極は電流源ＴＦＴ１１２９のゲート電極及びミラー
ＴＦＴ１１３０のゲート電極に接続されている。電流線１１２４および発光素子１１３６
の他方の電極には、それぞれ所定の電位が入力され、互いに電位差を有する。
本実施例は、実施の形態１〜７、実施例１と任意に組み合わせることが可能である。
本実施例では、カラー表示を行う場合の工夫について述べる。
発光素子が有機ＥＬ素子である場合、発光素子に同じ大きさの電流を流しても、色によ
って、その輝度が異なる場合がある。また、発光素子が経時的な要因などにより劣化した
場合、その劣化の度合いは、色によって異なる。そのため、発光素子を用いた発光装置に
おいて、カラー表示を行う際には、そのホワイトバランスを調節するためにさまざまな工
夫が必要である。
最も単純な手法は、画素に入力する電流の大きさを色によって変えることである。その
ためには、ビデオ信号用定電流源の電流の大きさを色によって変えればよい。その他の手
法としては、画素、信号線駆動回路、ビデオ信号用定電流源などにおいて、図６（Ｃ）〜
図６（Ｅ）のような回路を用いることである。そして、図６（Ｃ）〜図６（Ｅ）のような
回路において、カレントミラー回路を構成する２つのトランジスタのＷ／Ｌの比率を色に
よって変える。これにより、画素に入力する電流の大きさが色によって変えることができ
る。
さらに他の手法としては、点灯期間の長さを色によって変えることである。これは、時
間階調方式を用いている場合、また用いていない場合のどちらの場合にも適用できる。本
手法により、各画素の輝度を調節することができる。以上のような手法を用いることによ
り、あるいは、組み合わせて用いることにより、ホワイトバランスを容易に調節すること
ができる。
本実施例は、実施の形態１〜７、実施例１、２と任意に組み合わせることが可能である
。
本実施例では、本発明の発光装置（半導体装置）の外観について、図１２を用いて説明
する。図１２は、トランジスタが形成された素子基板をシーリング材によって封止するこ
とによって形成された発光装置の上面図であり、図１２（Ｂ）は、図１２（Ａ）のＡ−Ａ
'における断面図、図１２（Ｃ）は図１２（Ａ）のＢ−Ｂ'における断面図である。
基板４００１上に設けられた画素部４００２と、ソース信号線駆動回路４００３と、ゲ
ート信号線駆動回路４００４ａ、ｂとを囲むようにして、シール材４００９が設けられて
いる。また画素部４００２と、ソース信号線駆動回路４００３と、ゲート信号線駆動回路
４００４ａ、ｂとの上にシーリング材４００８が設けられている。よって画素部４００２
と、ソース信号線駆動回路４００３と、ゲート信号線駆動回路４００４ａ、ｂとは、基板
４００１とシール材４００９とシーリング材４００８とによって、充填材４２１０で密封
されている。
また基板４００１上に設けられた画素部４００２と、ソース信号線駆動回路４００３と
、ゲート信号線駆動回路４００４ａ、ｂとは、複数のＴＦＴを有している。図１２（Ｂ）
では代表的に、下地膜４０１０上に形成された、ソース信号線駆動回路４００３に含まれ
る駆動ＴＦＴ（但し、ここではｎチャネル型ＴＦＴとｐチャネル型ＴＦＴを図示）４２０
１及び画素部４００２に含まれる消去用ＴＦＴ４２０２を図示した。
本実施例では、駆動ＴＦＴ４２０１には公知の方法で作製されたｐチャネル型ＴＦＴま
たはｎチャネル型ＴＦＴが用いられ、消去用ＴＦＴ４２０２には公知の方法で作製された
ｎチャネル型ＴＦＴが用いられる。
駆動ＴＦＴ４２０１及び消去用ＴＦＴ４２０２上には層間絶縁膜（平坦化膜）４３０１
が形成され、その上に消去用ＴＦＴ４２０２のドレインと電気的に接続する画素電極（陽
極）４２０３が形成される。画素電極４２０３としては仕事関数の大きい透明導電膜が用
いられる。透明導電膜としては、酸化インジウムと酸化スズとの化合物、酸化インジウム
と酸化亜鉛との化合物、酸化亜鉛、酸化スズまたは酸化インジウムを用いることができる
。また、前記透明導電膜にガリウムを添加したものを用いても良い。
そして、画素電極４２０３の上には絶縁膜４３０２が形成され、絶縁膜４３０２は画素
電極４２０３の上に開口部が形成されている。この開口部において、画素電極４２０３の
上には発光層４２０４が形成される。発光層４２０４は公知の発光材料または無機発光材
料を用いることができる。また、発光材料には低分子系（モノマー系）材料と高分子系（
ポリマー系）材料があるがどちらを用いても良い。
発光層４２０４の形成方法は公知の蒸着技術もしくは塗布法技術を用いれば良い。また
、発光層４２０４の構造は正孔注入層、正孔輸送層、発光層、電子輸送層または電子注入
層を任意に組み合わせて積層構造または単層構造とすれば良い。
発光層４２０４の上には遮光性を有する導電膜（代表的にはアルミニウム、銅もしくは
銀を主成分とする導電膜またはそれらと他の導電膜との積層膜）からなる陰極４２０５が
形成される。また、陰極４２０５と発光層４２０４の界面に存在する水分や酸素は極力排
除しておくことが望ましい。従って、発光層４２０４を窒素または希ガス雰囲気で形成し
、酸素や水分に触れさせないまま陰極４２０５を形成するといった工夫が必要である。本
実施例ではマルチチャンバー方式（クラスターツール方式）の成膜装置を用いることで上
述のような成膜を可能とする。そして陰極４２０５は所定の電圧が与えられている。
以上のようにして、画素電極（陽極）４２０３、発光層４２０４及び陰極４２０５から
なる発光素子４３０３が形成される。そして発光素子４３０３を覆うように、絶縁膜上に
保護膜が形成されている。保護膜は、発光素子４３０３に酸素や水分等が入り込むのを防
ぐのに効果的である。
４００５ａは電源線に接続された引き回し配線であり、消去用ＴＦＴ４２０２のソース
領域に電気的に接続されている。引き回し配線４００５ａはシール材４００９と基板４０
０１との間を通り、異方導電性フィルム４３００を介してＦＰＣ４００６が有するＦＰＣ
用配線４３０１に電気的に接続される。
シーリング材４００８としては、ガラス材、金属材（代表的にはステンレス材）、セラ
ミックス材、プラスチック材（プラスチックフィルムも含む）を用いることができる。プ
ラスチック材としては、ＦＲＰ（Ｆｉｂｅｒｇｌａｓｓ−Ｒｅｉｎｆｏｒｃｅｄ Ｐｌａ
ｓｔｉｃｓ）板、ＰＶＦ（ポリビニルフルオライド）フィルム、マイラーフィルム、ポリ
エステルフィルムまたはアクリル樹脂フィルムを用いることができる。また、アルミニウ
ムホイルをＰＶＦフィルムやマイラーフィルムで挟んだ構造のシートを用いることもでき
る。
但し、発光層からの光の放射方向がカバー材側に向かう場合にはカバー材は透明でなけ
ればならない。その場合には、ガラス板、プラスチック板、ポリエステルフィルムまたは
アクリルフィルムのような透明物質を用いる。
また、充填材４２１０としては窒素やアルゴンなどの不活性な気体の他に、紫外線硬化
樹脂または熱硬化樹脂を用いることができ、ＰＶＣ（ポリビニルクロライド）、アクリル
、ポリイミド、エポキシ樹脂、シリコン樹脂、ＰＶＢ（ポリビニルブチラル）またはＥＶ
Ａ（エチレンビニルアセテート）を用いることができる。本実施例では充填材として窒素
を用いた。
また充填材４２１０を吸湿性物質（好ましくは酸化バリウム）もしくは酸素を吸着しう
る物質にさらしておくために、シーリング材４００８の基板４００１側の面に凹部４００
７を設けて吸湿性物質または酸素を吸着しうる物質４２０７を配置する。そして、吸湿性
物質または酸素を吸着しうる物質４２０７が飛び散らないように、凹部カバー材４２０８
によって吸湿性物質または酸素を吸着しうる物質４２０７は凹部４００７に保持されてい
る。なお凹部カバー材４２０８は目の細かいメッシュ状になっており、空気や水分は通し
、吸湿性物質または酸素を吸着しうる物質４２０７は通さない構成になっている。吸湿性
物質または酸素を吸着しうる物質４２０７を設けることで、発光素子４３０３の劣化を抑
制できる。
図１２（Ｃ）に示すように、画素電極４２０３が形成されると同時に、引き回し配線４
００５ａ上に接するように導電性膜４２０３ａが形成される。
また、異方導電性フィルム４３００は導電性フィラー４３００ａを有している。基板４
００１とＦＰＣ４００６とを熱圧着することで、基板４００１上の導電性膜４２０３ａと
ＦＰＣ４００６上のＦＰＣ用配線４３０１とが、導電性フィラー４３００ａによって電気
的に接続される。
本実施例は、実施の形態１〜７、実施例１〜３と任意に組み合わせることが可能である
。
発光素子を用いた発光装置は自発光型であるため、液晶ディスプレイに比べ、明るい場
所での視認性に優れ、視野角が広い。従って、様々な電子機器の表示部に用いることがで
きる。
本発明の発光装置を用いた電子機器として、ビデオカメラ、デジタルカメラ、ゴーグル
型ディスプレイ（ヘッドマウントディスプレイ）、ナビゲーションシステム、音響再生装
置（カーオーディオ、オーディオコンポ等）、ノート型パーソナルコンピュータ、ゲーム
機器、携帯情報端末（モバイルコンピュータ、携帯電話、携帯型ゲーム機または電子書籍
等）、記録媒体を備えた画像再生装置（具体的にはＤｉｇｉｔａｌ Ｖｅｒｓａｔｉｌｅ
Ｄｉｓｃ（ＤＶＤ）等の記録媒体を再生し、その画像を表示しうるディスプレイを備えた
装置）などが挙げられる。特に、斜め方向から画面を見る機会が多い携帯情報端末は、視
野角の広さが重要視されるため、発光装置を用いることが望ましい。それら電子機器の具
体例を図２２に示す。
図２２（Ａ）は発光装置であり、筐体２００１、支持台２００２、表示部２００３、ス
ピーカー部２００４、ビデオ入力端子２００５等を含む。本発明の発光装置は表示部２０
０３に用いることができる。また本発明により、図２２（Ａ）に示す発光装置が完成され
る。発光装置は自発光型であるためバックライトが必要なく、液晶ディスプレイよりも薄
い表示部とすることができる。なお、発光装置は、パソコン用、ＴＶ放送受信用、広告表
示用などの全ての情報表示用表示装置が含まれる。
図２２（Ｂ）はデジタルスチルカメラであり、本体２１０１、表示部２１０２、受像部
２１０３、操作キー２１０４、外部接続ポート２１０５、シャッター２１０６等を含む。
本発明の発光装置は表示部２１０２に用いることができる。また本発明により、図２２（
Ｂ）に示すデジタルスチルカメラが完成される。
図２２（Ｃ）はノート型パーソナルコンピュータであり、本体２２０１、筐体２２０２
、表示部２２０３、キーボード２２０４、外部接続ポート２２０５、ポインティングマウ
ス２２０６等を含む。本発明の発光装置は表示部２２０３に用いることができる。また本
発明により、図２２（Ｃ）に示す発光装置が完成される。
図２２（Ｄ）はモバイルコンピュータであり、本体２３０１、表示部２３０２、スイッ
チ２３０３、操作キー２３０４、赤外線ポート２３０５等を含む。本発明の発光装置は表
示部２３０２に用いることができる。また本発明により、図２２（Ｄ）に示すモバイルコ
ンピュータが完成される。
図２２（Ｅ）は記録媒体を備えた携帯型の画像再生装置（具体的にはＤＶＤ再生装置）
であり、本体２４０１、筐体２４０２、表示部Ａ２４０３、表示部Ｂ２４０４、記録媒体
（ＤＶＤ等）読み込み部２４０５、操作キー２４０６、スピーカー部２４０７等を含む。
表示部Ａ２４０３は主として画像情報を表示し、表示部Ｂ２４０４は主として文字情報を
表示するが、本発明の発光装置はこれら表示部Ａ、Ｂ２４０３、２４０４に用いることが
できる。なお、記録媒体を備えた画像再生装置には家庭用ゲーム機器なども含まれる。ま
た本発明により、図２２（Ｅ）に示すＤＶＤ再生装置が完成される。
図２２（Ｆ）はゴーグル型ディスプレイ（ヘッドマウントディスプレイ）であり、本体
２５０１、表示部２５０２、アーム部２５０３を含む。本発明の発光装置は表示部２５０
２に用いることができる。また本発明により、図２２（Ｆ）に示すゴーグル型ディスプレ
イが完成される。
図２２（Ｇ）はビデオカメラであり、本体２６０１、表示部２６０２、筐体２６０３、
外部接続ポート２６０４、リモコン受信部２６０５、受像部２６０６、バッテリー２６０
７、音声入力部２６０８、操作キー２６０９、接眼部２６１０等を含む。本発明の発光装
置は表示部２６０２に用いることができる。また本発明により、図２２（Ｇ）に示すビデ
オカメラが完成される。
ここで図２２（Ｈ）は携帯電話であり、本体２７０１、筐体２７０２、表示部２７０３
、音声入力部２７０４、音声出力部２７０５、操作キー２７０６、外部接続ポート２７０
７、アンテナ２７０８等を含む。本発明の発光装置は表示部２７０３に用いることができ
る。なお、表示部２７０３は黒色の背景に白色の文字を表示することで携帯電話の消費電
流を抑えることができる。また本発明により、図２２（Ｈ）に示す携帯電話が完成される
。
なお、将来的に発光材料の発光輝度が高くなれば、出力した画像情報を含む光をレンズ
等で拡大投影してフロント型若しくはリア型のプロジェクターに用いることも可能となる
。
また、上記電子機器はインターネットやＣＡＴＶ（ケーブルテレビ）などの電子通信回
線を通じて配信された情報を表示することが多くなり、特に動画情報を表示する機会が増
してきている。発光材料の応答速度は非常に高いため、発光装置は動画表示に好ましい。
また、発光装置は発光している部分が電力を消費するため、発光部分が極力少なくなる
ように情報を表示することが望ましい。従って、携帯情報端末、特に携帯電話や音響再生
装置のような文字情報を主とする表示部に発光装置を用いる場合には、非発光部分を背景
として文字情報を発光部分で形成するように駆動することが望ましい。
以上の様に、本発明の適用範囲は極めて広く、あらゆる分野の電子機器に用いることが
可能である。また本実施例の電子機器は、実施の形態１〜７、実施例１〜５に示したいず
れの構成の発光装置を用いても良い。
本発明は、ＴＦＴの特性バラツキの影響を抑制して、所望の信号電流を外部に供給する
ことができる信号線駆動回路を提供することができる。
本発明は上記のような電流源回路を有する信号線駆動回路が設けられた発光装置を提供
し、さらにＴＦＴの特性バラツキの影響を抑制した回路構成の画素を用いることにより、
画素及び駆動回路の両方を構成するＴＦＴの特性バラツキの影響を抑制して、所望の信号
電流Ｉｄａｔａを発光素子に供給することができる発光装置を提供する。

Claims (2)

  1. １つの画素に電気的に接続する信号線に接続され、第１の端子、第２の端子、第３の端子及び第４の端子を含む第１の電流源回路と、
    前記信号線に接続され、第１の端子、第２の端子、第３の端子及び第４の端子を含む第２の電流源回路と、を有し、
    前記第１の電流源回路と前記第２の電流源回路はそれぞれ、前記第１の端子に供給されるパルスに応じて、前記第２の端子に供給される第１の電流を第１の電圧に変換する第１の動作を行う機能と、前記第１の電圧を第２の電流に変換し、前記第３の端子を介して、前記第２の電流を前記信号線に供給する第２の動作を行う機能とを有する電流駆動方式で前記画素を駆動し、
    前記第１の電流源回路と前記第２の電流源回路の一方の前記第１の動作は、前記第１の電流源回路と前記第２の電流源回路の他方が前記第２の動作を行っている間に行われ、
    前記第１の電流源回路と前記第２の電流源回路はそれぞれ、前記第４の端子から供給される信号により、前記第１の動作と前記第２の動作とを切り替えることを特徴とする半導体装置。
  2. １つの画素に電気的に接続する信号線に接続され、第１の端子、第２の端子、第３の端子及び第４の端子を含む第１の電流源回路と、
    前記信号線に接続され、第１の端子、第２の端子、第３の端子及び第４の端子を含む第２の電流源回路と、
    定電流源と、を有し、
    前記第１の電流源回路と前記第２の電流源回路はそれぞれ、前記第１の端子に供給されるパルスに応じて、前記第２の端子に供給される第１の電流を第１の電圧に変換する第１の動作を行う機能と、前記第１の電圧を第２の電流に変換し、前記第３の端子を介して、前記第２の電流を前記信号線に供給する第２の動作を行う機能とを有する電流駆動方式で前記画素を駆動し、
    前記第１の電流源回路と前記第２の電流源回路の一方の前記第１の動作は、前記第１の電流源回路と前記第２の電流源回路の他方が前記第２の動作を行っている間に行われ、
    前記定電流源は、前記第１の電流を前記第１の電流源回路の前記第２の端子及び前記第２の電流源回路の前記第２の端子に供給する機能を有し、
    前記第１の電流源回路と前記第２の電流源回路はそれぞれ、前記第４の端子から供給される信号により、前記第１の動作と前記第２の動作とを切り替えることを特徴とする半導体装置。
JP2014159358A 2001-10-31 2014-08-05 半導体装置 Expired - Fee Related JP5825747B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014159358A JP5825747B2 (ja) 2001-10-31 2014-08-05 半導体装置

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2001335918 2001-10-31
JP2001335918 2001-10-31
JP2002287948 2002-09-30
JP2002287948 2002-09-30
JP2014159358A JP5825747B2 (ja) 2001-10-31 2014-08-05 半導体装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2012085177A Division JP2012177924A (ja) 2001-10-31 2012-04-04 半導体装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2015160293A Division JP6077070B2 (ja) 2001-10-31 2015-08-17 半導体装置

Publications (2)

Publication Number Publication Date
JP2015007786A JP2015007786A (ja) 2015-01-15
JP5825747B2 true JP5825747B2 (ja) 2015-12-02

Family

ID=26624274

Family Applications (5)

Application Number Title Priority Date Filing Date
JP2003540970A Expired - Fee Related JP4811845B2 (ja) 2001-10-31 2002-10-31 半導体装置
JP2009130043A Withdrawn JP2009244885A (ja) 2001-10-31 2009-05-29 半導体装置
JP2012085177A Withdrawn JP2012177924A (ja) 2001-10-31 2012-04-04 半導体装置
JP2014159358A Expired - Fee Related JP5825747B2 (ja) 2001-10-31 2014-08-05 半導体装置
JP2015160293A Expired - Fee Related JP6077070B2 (ja) 2001-10-31 2015-08-17 半導体装置

Family Applications Before (3)

Application Number Title Priority Date Filing Date
JP2003540970A Expired - Fee Related JP4811845B2 (ja) 2001-10-31 2002-10-31 半導体装置
JP2009130043A Withdrawn JP2009244885A (ja) 2001-10-31 2009-05-29 半導体装置
JP2012085177A Withdrawn JP2012177924A (ja) 2001-10-31 2012-04-04 半導体装置

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2015160293A Expired - Fee Related JP6077070B2 (ja) 2001-10-31 2015-08-17 半導体装置

Country Status (7)

Country Link
US (4) US6963336B2 (ja)
EP (1) EP1486942B1 (ja)
JP (5) JP4811845B2 (ja)
KR (1) KR100924740B1 (ja)
CN (3) CN102063860B (ja)
TW (1) TWI261217B (ja)
WO (1) WO2003038797A1 (ja)

Families Citing this family (69)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FI110946B (fi) * 2000-05-25 2003-04-30 Raisio Chem Oy Uudentyyppinen kationinen tärkkelystuote, tuotteen valmistaminen ja käyttö
KR100724745B1 (ko) * 2000-09-30 2007-06-04 엘지.필립스 엘시디 주식회사 액정표시소자 및 그 검사방법
US7742064B2 (en) 2001-10-30 2010-06-22 Semiconductor Energy Laboratory Co., Ltd Signal line driver circuit, light emitting device and driving method thereof
US7180479B2 (en) 2001-10-30 2007-02-20 Semiconductor Energy Laboratory Co., Ltd. Signal line drive circuit and light emitting device and driving method therefor
US7576734B2 (en) * 2001-10-30 2009-08-18 Semiconductor Energy Laboratory Co., Ltd. Signal line driving circuit, light emitting device, and method for driving the same
TWI256607B (en) * 2001-10-31 2006-06-11 Semiconductor Energy Lab Signal line drive circuit and light emitting device
TWI261217B (en) * 2001-10-31 2006-09-01 Semiconductor Energy Lab Driving circuit of signal line and light emitting apparatus
US7474285B2 (en) * 2002-05-17 2009-01-06 Semiconductor Energy Laboratory Co., Ltd. Display apparatus and driving method thereof
TWI345211B (en) * 2002-05-17 2011-07-11 Semiconductor Energy Lab Display apparatus and driving method thereof
US7184034B2 (en) * 2002-05-17 2007-02-27 Semiconductor Energy Laboratory Co., Ltd. Display device
TWI360098B (en) 2002-05-17 2012-03-11 Semiconductor Energy Lab Display apparatus and driving method thereof
JP4046015B2 (ja) 2002-06-07 2008-02-13 セイコーエプソン株式会社 電子回路、電子装置、電気光学装置及び電子機器
JP3970110B2 (ja) * 2002-06-27 2007-09-05 カシオ計算機株式会社 電流駆動装置及びその駆動方法並びに電流駆動装置を用いた表示装置
CN1711479B (zh) 2002-11-06 2010-05-26 统宝光电股份有限公司 Led矩阵显示器的检查方法和设备
US8035626B2 (en) * 2002-11-29 2011-10-11 Semiconductor Energy Laboratory Co., Ltd. Current driving circuit and display device using the current driving circuit
AU2003284527A1 (en) 2002-12-10 2004-06-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, digital-analog conversion circuit, and display device using them
US7271784B2 (en) * 2002-12-18 2007-09-18 Semiconductor Energy Laboratory Co., Ltd. Display device and driving method thereof
CN100437701C (zh) * 2003-01-17 2008-11-26 株式会社半导体能源研究所 电流源电路、信号线驱动电路及其驱动方法以及发光装置
JP2004254190A (ja) * 2003-02-21 2004-09-09 Seiko Epson Corp 電子回路、電子装置、電気光学装置及び電子機器
CN102360538B (zh) 2003-02-28 2015-09-02 株式会社半导体能源研究所 半导体装置及其驱动方法
TW591586B (en) * 2003-04-10 2004-06-11 Toppoly Optoelectronics Corp Data-line driver circuits for current-programmed electro-luminescence display device
JP4558509B2 (ja) * 2003-04-25 2010-10-06 株式会社半導体エネルギー研究所 半導体装置、表示装置、及び電子機器
US7453427B2 (en) 2003-05-09 2008-11-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and driving method thereof
JP4884671B2 (ja) 2003-05-14 2012-02-29 株式会社半導体エネルギー研究所 半導体装置
TWI253616B (en) * 2003-05-16 2006-04-21 Toshiba Matsushita Display Tec Active matrix type display apparatus
US7566902B2 (en) 2003-05-16 2009-07-28 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device and electronic device
CN102201196B (zh) * 2003-06-06 2014-03-26 株式会社半导体能源研究所 半导体装置
GB0315929D0 (en) * 2003-07-08 2003-08-13 Koninkl Philips Electronics Nv Display device
US8378939B2 (en) 2003-07-11 2013-02-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP5116206B2 (ja) * 2003-07-11 2013-01-09 株式会社半導体エネルギー研究所 半導体装置
US7961160B2 (en) * 2003-07-31 2011-06-14 Semiconductor Energy Laboratory Co., Ltd. Display device, a driving method of a display device, and a semiconductor integrated circuit incorporated in a display device
US8085226B2 (en) 2003-08-15 2011-12-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8040059B2 (en) 2003-08-29 2011-10-18 Semiconductor Energy Laboratory Co., Ltd. Display device comprising a conductive barrier body in direct contact with a sealing material
WO2005027085A1 (en) 2003-09-12 2005-03-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and driving method of the same
KR100578911B1 (ko) 2003-11-26 2006-05-11 삼성에스디아이 주식회사 전류 역다중화 장치 및 이를 이용한 전류 기입형 표시 장치
KR100578914B1 (ko) 2003-11-27 2006-05-11 삼성에스디아이 주식회사 역다중화기를 이용한 표시 장치
KR100649244B1 (ko) * 2003-11-27 2006-11-24 삼성에스디아이 주식회사 역다중화 장치 및 이를 이용한 디스플레이 장치
KR100589381B1 (ko) 2003-11-27 2006-06-14 삼성에스디아이 주식회사 역다중화기를 이용한 표시 장치 및 그 구동 방법
KR100578913B1 (ko) 2003-11-27 2006-05-11 삼성에스디아이 주식회사 역다중화기를 이용한 표시 장치 및 그 구동 방법
KR100649245B1 (ko) * 2003-11-29 2006-11-24 삼성에스디아이 주식회사 역다중화 장치 및 이를 이용한 디스플레이 장치
JP2005311591A (ja) * 2004-04-20 2005-11-04 Matsushita Electric Ind Co Ltd 電流駆動装置
KR100600350B1 (ko) 2004-05-15 2006-07-14 삼성에스디아이 주식회사 역다중화 및 이를 구비한 유기 전계발광 표시 장치
KR100622217B1 (ko) 2004-05-25 2006-09-08 삼성에스디아이 주식회사 유기 전계발광 표시장치 및 역다중화부
KR100581799B1 (ko) 2004-06-02 2006-05-23 삼성에스디아이 주식회사 유기 전계발광 표시소자 및 역다중화부
EP1610292B1 (en) * 2004-06-25 2016-06-15 Semiconductor Energy Laboratory Co., Ltd. Display device, driving method thereof and electronic device
JP4889205B2 (ja) * 2004-06-30 2012-03-07 グローバル・オーエルイーディー・テクノロジー・リミテッド・ライアビリティ・カンパニー アクティブマトリクス型表示装置
US7105855B2 (en) * 2004-09-20 2006-09-12 Eastman Kodak Company Providing driving current arrangement for OLED device
US20060066555A1 (en) * 2004-09-27 2006-03-30 Semiconductor Energy Laboratory Co., Ltd. Active display device and driving method thereof
GB0421710D0 (en) * 2004-09-30 2004-11-03 Cambridge Display Tech Ltd Multi-line addressing methods and apparatus
GB0421711D0 (en) * 2004-09-30 2004-11-03 Cambridge Display Tech Ltd Multi-line addressing methods and apparatus
KR100658620B1 (ko) * 2004-10-08 2006-12-15 삼성에스디아이 주식회사 전류 샘플/홀드 회로, 및 이를 이용한 표시 장치 및 그표시 패널과 구동 방법
KR100648802B1 (ko) * 2004-10-30 2006-11-23 매그나칩 반도체 유한회사 가로줄 노이즈 개선을 위한 이미지 센서
CN1822385B (zh) 2005-01-31 2013-02-06 株式会社半导体能源研究所 显示装置及含有其的电子设备
JP2006251049A (ja) * 2005-03-08 2006-09-21 Toshiba Matsushita Display Technology Co Ltd 表示装置及びアレイ基板
JP2007004035A (ja) * 2005-06-27 2007-01-11 Toshiba Matsushita Display Technology Co Ltd アクティブマトリクス型表示装置およびアクティブマトリクス型表示装置の駆動方法
KR101177114B1 (ko) * 2005-06-27 2012-08-24 엘지디스플레이 주식회사 전류샘플홀드회로 및 이를 포함하는 표시장치
EP1793367A3 (en) * 2005-12-02 2009-08-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP3848358B1 (ja) * 2006-02-15 2006-11-22 株式会社日出ハイテック マルチチャネル駆動回路
KR101186871B1 (ko) 2006-06-30 2012-10-02 엘지디스플레이 주식회사 쉬프트 레지스터
EP1895545B1 (en) 2006-08-31 2014-04-23 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
TWI442368B (zh) * 2006-10-26 2014-06-21 Semiconductor Energy Lab 電子裝置，顯示裝置，和半導體裝置，以及其驅動方法
US20080252622A1 (en) * 2007-04-16 2008-10-16 Tpo Displays Corp. Systems for displaying images and driving method thereof
JP4329868B2 (ja) * 2008-04-14 2009-09-09 カシオ計算機株式会社 表示装置
US9984617B2 (en) * 2010-01-20 2018-05-29 Semiconductor Energy Laboratory Co., Ltd. Display device including light emitting element
CN102237049B (zh) * 2010-04-22 2013-03-20 北京京东方光电科技有限公司 玻璃基芯片型液晶显示器
JP6050054B2 (ja) 2011-09-09 2016-12-21 株式会社半導体エネルギー研究所 半導体装置
US10043794B2 (en) 2012-03-22 2018-08-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device
TWI691947B (zh) * 2019-03-28 2020-04-21 大陸商北京集創北方科技股份有限公司 Led顯示器驅動電路及led顯示器
CN111354300A (zh) * 2019-08-14 2020-06-30 Tcl科技集团股份有限公司 一种驱动电路、驱动方法及显示装置

Family Cites Families (56)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62122488A (ja) 1985-11-22 1987-06-03 Toshiba Corp Ｘ線撮影装置
JPH0542488Y2 (ja) * 1986-01-28 1993-10-26
US4967140A (en) 1988-09-12 1990-10-30 U.S. Philips Corporation Current-source arrangement
US4957140A (en) * 1989-04-21 1990-09-18 Nippon Air Brake Co., Ltd. Hydraulic pressure control valve for use with brake master cylinder
JPH0542488A (ja) 1990-09-04 1993-02-23 Masahisa Miura ロータリーホチキス
JPH06118913A (ja) 1992-08-10 1994-04-28 Casio Comput Co Ltd 液晶表示装置
JP3275991B2 (ja) * 1994-07-27 2002-04-22 シャープ株式会社 アクティブマトリクス型表示装置及びその駆動方法
JP3156522B2 (ja) 1994-09-22 2001-04-16 凸版印刷株式会社 液晶表示装置用駆動回路
JPH08101669A (ja) * 1994-09-30 1996-04-16 Semiconductor Energy Lab Co Ltd 表示装置駆動回路
JPH08106075A (ja) 1994-10-06 1996-04-23 Sharp Corp 表示駆動回路
JP3311246B2 (ja) * 1995-08-23 2002-08-05 キヤノン株式会社 電子発生装置、画像表示装置およびそれらの駆動回路、駆動方法
JP3352876B2 (ja) 1996-03-11 2002-12-03 株式会社東芝 出力回路及びこれを含む液晶表示器の駆動回路
US5783952A (en) * 1996-09-16 1998-07-21 Atmel Corporation Clock feedthrough reduction system for switched current memory cells
KR20050084509A (ko) 1997-04-23 2005-08-26 사르노프 코포레이션 능동 매트릭스 발광 다이오드 화소 구조물 및 이를동작시키는 방법
US6229506B1 (en) * 1997-04-23 2001-05-08 Sarnoff Corporation Active matrix light emitting diode pixel structure and concomitant method
JPH10312173A (ja) 1997-05-09 1998-11-24 Pioneer Electron Corp 画像表示装置
JP3102411B2 (ja) 1997-05-29 2000-10-23 日本電気株式会社 有機薄膜ｅｌ素子の駆動回路
TW381249B (en) * 1997-05-29 2000-02-01 Nippon Electric Co Driving circuits of organic thin film electric laser components
JPH11231834A (ja) * 1998-02-13 1999-08-27 Pioneer Electron Corp 発光ディスプレイ装置及びその駆動方法
US6504520B1 (en) * 1998-03-19 2003-01-07 Denso Corporation Electroluminescent display device having equalized luminance
JP3252897B2 (ja) 1998-03-31 2002-02-04 日本電気株式会社 素子駆動装置および方法、画像表示装置
GB9812742D0 (en) 1998-06-12 1998-08-12 Philips Electronics Nv Active matrix electroluminescent display devices
JP2000039926A (ja) * 1998-07-24 2000-02-08 Canon Inc 電流出力回路
JP3315652B2 (ja) 1998-09-07 2002-08-19 キヤノン株式会社 電流出力回路
JP2000105574A (ja) * 1998-09-29 2000-04-11 Matsushita Electric Ind Co Ltd 電流制御型発光装置
JP3800831B2 (ja) 1998-10-13 2006-07-26 セイコーエプソン株式会社 表示装置及び電子機器
JP4138102B2 (ja) 1998-10-13 2008-08-20 セイコーエプソン株式会社 表示装置及び電子機器
JP2000259124A (ja) * 1999-03-05 2000-09-22 Sanyo Electric Co Ltd エレクトロルミネッセンス表示装置
JP4627822B2 (ja) 1999-06-23 2011-02-09 株式会社半導体エネルギー研究所 表示装置
KR100888004B1 (ko) 1999-07-14 2009-03-09 소니 가부시끼 가이샤 전류 구동 회로 및 그것을 사용한 표시 장치, 화소 회로,및 구동 방법
US7379039B2 (en) * 1999-07-14 2008-05-27 Sony Corporation Current drive circuit and display device using same pixel circuit, and drive method
JP2001034221A (ja) 1999-07-23 2001-02-09 Nippon Seiki Co Ltd 有機エレクトロルミネセンス素子の駆動回路
JP2001042822A (ja) 1999-08-03 2001-02-16 Pioneer Electronic Corp アクティブマトリクス型表示装置
JP2001056667A (ja) 1999-08-18 2001-02-27 Tdk Corp 画像表示装置
GB9923591D0 (en) * 1999-10-07 1999-12-08 Koninkl Philips Electronics Nv Current source and display device using the same
JP2001222256A (ja) * 1999-11-08 2001-08-17 Semiconductor Energy Lab Co Ltd 発光装置
TW484117B (en) 1999-11-08 2002-04-21 Semiconductor Energy Lab Electronic device
JP2001147659A (ja) 1999-11-18 2001-05-29 Sony Corp 表示装置
JP3789066B2 (ja) * 1999-12-08 2006-06-21 三菱電機株式会社 液晶表示装置
US7301520B2 (en) * 2000-02-22 2007-11-27 Semiconductor Energy Laboratory Co., Ltd. Image display device and driver circuit therefor
KR100327374B1 (ko) * 2000-03-06 2002-03-06 구자홍 액티브 구동 회로
JP2001290469A (ja) 2000-04-06 2001-10-19 Nec Corp 液晶表示装置
TW493153B (en) * 2000-05-22 2002-07-01 Koninkl Philips Electronics Nv Display device
JP2003195815A (ja) 2000-11-07 2003-07-09 Sony Corp アクティブマトリクス型表示装置およびアクティブマトリクス型有機エレクトロルミネッセンス表示装置
US7015882B2 (en) * 2000-11-07 2006-03-21 Sony Corporation Active matrix display and active matrix organic electroluminescence display
JP2002215095A (ja) 2001-01-22 2002-07-31 Pioneer Electronic Corp 発光ディスプレイの画素駆動回路
JP2002278497A (ja) 2001-03-22 2002-09-27 Canon Inc 表示パネル及びその駆動方法
JP3610923B2 (ja) * 2001-05-30 2005-01-19 ソニー株式会社 アクティブマトリクス型表示装置およびアクティブマトリクス型有機エレクトロルミネッセンス表示装置、並びにそれらの駆動方法
JP4193452B2 (ja) 2001-08-29 2008-12-10 日本電気株式会社 電流負荷デバイス駆動用半導体装置及びそれを備えた電流負荷デバイス
CN101165759B (zh) * 2001-08-29 2012-07-04 日本电气株式会社 用于驱动电流负载器件的半导体器件及提供的电流负载器件
US7742064B2 (en) * 2001-10-30 2010-06-22 Semiconductor Energy Laboratory Co., Ltd Signal line driver circuit, light emitting device and driving method thereof
US7180479B2 (en) * 2001-10-30 2007-02-20 Semiconductor Energy Laboratory Co., Ltd. Signal line drive circuit and light emitting device and driving method therefor
US7576734B2 (en) * 2001-10-30 2009-08-18 Semiconductor Energy Laboratory Co., Ltd. Signal line driving circuit, light emitting device, and method for driving the same
TWI261217B (en) * 2001-10-31 2006-09-01 Semiconductor Energy Lab Driving circuit of signal line and light emitting apparatus
TWI256607B (en) 2001-10-31 2006-06-11 Semiconductor Energy Lab Signal line drive circuit and light emitting device
JP2003150112A (ja) 2001-11-14 2003-05-23 Matsushita Electric Ind Co Ltd Ｏｌｅｄ表示装置およびその駆動方法

Also Published As

Publication number Publication date
JP2012177924A (ja) 2012-09-13
US20090303213A1 (en) 2009-12-10
JP2009244885A (ja) 2009-10-22
TW200300543A (en) 2003-06-01
WO2003038797A1 (fr) 2003-05-08
KR20050042003A (ko) 2005-05-04
JPWO2003038797A1 (ja) 2005-02-24
JP2015007786A (ja) 2015-01-15
US6963336B2 (en) 2005-11-08
EP1486942B1 (en) 2014-03-12
TWI261217B (en) 2006-09-01
CN1809858A (zh) 2006-07-26
CN1809858B (zh) 2010-09-29
CN102063860A (zh) 2011-05-18
WO2003038797B1 (fr) 2003-09-25
CN102005179A (zh) 2011-04-06
US7948453B2 (en) 2011-05-24
EP1486942A4 (en) 2009-03-11
US9076385B2 (en) 2015-07-07
US20060028413A1 (en) 2006-02-09
US7583257B2 (en) 2009-09-01
JP2016021069A (ja) 2016-02-04
EP1486942A1 (en) 2004-12-15
CN102005179B (zh) 2013-08-21
JP4811845B2 (ja) 2011-11-09
KR100924740B1 (ko) 2009-11-05
JP6077070B2 (ja) 2017-02-08
US20040085270A1 (en) 2004-05-06
US20110234573A1 (en) 2011-09-29
CN102063860B (zh) 2013-01-02

Similar Documents

Publication Publication Date Title
JP6077070B2 (ja) 半導体装置
JP5977384B2 (ja) 半導体装置
US8624802B2 (en) Signal line driver circuit and light emitting device and driving method therefor
JP4610632B2 (ja) 発光装置及び電子機器
US8325165B2 (en) Signal line driving circuit, light emitting device, and method for driving the same

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150630

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150817

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20151006

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20151012

R150 Certificate of patent or registration of utility model

Ref document number: 5825747

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees