JP5812200B2 - 半導体装置の検査装置、検査システム、検査方法、及び、検査済半導体装置の生産方法 - Google Patents

Description

本明細書に開示の技術は、半導体装置に関する。

日本国特許公開公報２００４−２５７９２１号（以下、特許文献１という）には、半導体装置のバーンイン検査方法が開示されている。この検査方法で用いられる検査装置では、共通の電流計に複数の半導体装置が接続される。この検査方法では、各半導体装置に入力される信号を制御することによって、選択された１つの半導体装置だけをオンさせ、他の半導体装置をオンさせない。これによって、選択された半導体装置の通電電流が電流計で検出され、選択された半導体装置が適切に動作するか否かが試験される。１つの半導体装置に対する検査が終了したら、別の半導体装置が選択され、その半導体装置が検査される。このようにして、全ての半導体装置に対する検査が行われる。

特許文献１の検査方法では、検査対象の複数の半導体装置の中に導通不良の半導体装置が含まれている場合に、適切な検査を行うことができない。なお、導通不良の半導体装置とは、オンさせない信号を入力しているにも係わらずオン（すなわち、導通）してしまう半導体装置である。すなわち、導通不良の半導体装置が含まれている場合には、選択された半導体装置の検査中に、選択されていない導通不良の半導体装置までもがオンしてしまう。すると、電流計に、選択された半導体装置の通電電流に加えて、導通不良の半導体装置の通電電流が流れる。このため、選択された半導体装置の通電電流を検出することができず、正確な検査を行うことができない。

本明細書が開示する検査装置は、半導体装置の出力信号を検査する。この検査装置は、モニタラインと、モニタライン上の信号を検出するモニタ装置と、モニタラインに接続されている複数の検査回路を有している。各検査回路は、半導体装置を設置可能であり、設置された半導体装置から信号が入力される信号端子を有する半導体装置支持具と、信号端子とモニタラインの間に接続されている第１抵抗器と、セレクタ端子と、信号端子とセレクタ端子の間にセレクタ端子側がカソードとなるように接続されている第１ダイオードを有している。

図１は、例として、上記の検査装置の一実施形態を示している。図１中において、参照番号１００はモニタ装置であり、参照番号１０２はモニタラインであり、参照番号１０４は検査回路である。なお、図１では２つの検査回路１０４ａ、１０４ｂが示されているが、２つ以上の検査回路がモニタラインに接続されていてもよい。また、参照番号１１０は半導体装置支持具であり、参照番号１１２は半導体装置であり、参照番号１１４は第１抵抗器であり、参照番号１１６は第１ダイオードであり、参照番号１１８はセレクタ端子であり、参照番号１２０は信号端子である。

この検査装置を用いて検査を行う場合には、検査装置に設置された半導体装置の中から１の半導体装置を選択し、選択された半導体装置を有する検査回路のセレクタ端子に第１電位を印加する。その他の検査回路のセレクタ端子には、第１電位よりも低い第２電位を印加する。例えば、図１において半導体装置１１２ａが選択されている場合には、セレクタ端子１１８ａに第１電位Ｖ１を印加し、セレクタ端子１１８ｂに第２電位Ｖ２を印加する。セレクタ端子１１８ａに第１電位Ｖ１を印加すると、第１ダイオード１１６ａがオンしない。このため、半導体装置１１２ａから信号端子１２０ａに出力される信号は、モニタライン１０２上に出力される。他方、セレクタ端子１１８ｂに第２電位Ｖ２が印加されている状態においては、信号端子１２０ｂの電位が上昇すると、第１ダイオード１１６ｂがオンする。これによって、信号端子１２０ｂの電位の上昇が防止される。このため、選択されていない半導体装置１１２ｂからの信号がモニタライン１０２上に出力されることが防止される。したがって、モニタ装置１００で、選択された半導体装置１１２ａの出力信号を正確に検出することができる。このように、この検査装置によれば、各半導体装置を正確に検査することができる。

また、本明細書は、検査装置を用いて半導体装置の出力信号を検査する検査方法を提供する。検査装置は、モニタラインと、モニタラインに接続されている複数の検査回路を有している。各検査回路が、半導体装置を設置可能であり、設置された半導体装置から信号が入力される信号端子を有する半導体装置支持具と、信号端子とモニタラインの間に接続されている第１抵抗器と、セレクタ端子と、信号端子とセレクタ端子の間にセレクタ端子側がカソードとなるように接続されている第１ダイオードを有している。検査方法は、各半導体装置支持具に半導体装置を設置するステップと、複数のセレクタ端子のうちの第１のセレクタ端子に第１電位を印加し、他のセレクタ端子に第１電位よりも低い第２電位を印加した状態で、モニタライン上の信号を検出するステップと、複数のセレクタ端子のうちの第２のセレクタ端子に第１電位を印加し、他のセレクタ端子に第２電位を印加した状態で、モニタライン上の信号を検出するステップを有している。

また、本明細書は、検査済半導体装置を生産する方法を提供する。この生産方法は、半導体装置の構造を形成する工程と、形成された半導体装置を検査する工程を有している。前記検査する工程で用いる検査装置は、モニタラインと、モニタラインに接続されている複数の検査回路を有している。各検査回路が、半導体装置を設置可能であり、設置された半導体装置から信号が入力される信号端子を有する半導体装置支持具と、信号端子とモニタラインの間に接続されている第１抵抗器と、セレクタ端子と、信号端子とセレクタ端子の間にセレクタ端子側がカソードとなるように接続されている第１ダイオードを有している。前記検査する工程が、各半導体装置支持具に半導体装置を設置するステップと、複数のセレクタ端子のうちの第１のセレクタ端子に第１電位を印加し、他のセレクタ端子に第１電位よりも低い第２電位を印加した状態で、モニタライン上の信号を検出するステップと、複数のセレクタ端子のうちの第２のセレクタ端子に第１電位を印加し、他のセレクタ端子に第２電位を印加した状態で、モニタライン上の信号を検出するステップを有している。

実施形態の検査システムの回路図の一例。 他の実施形態の検査システムの回路図の一例。 実施例の検査システム１０の回路図。 実施例の検査システム１０が実行する処理を示すフローチャート。 実施例の検査システム１０の第１行の部分の等価回路図。 他の実施例の検査システムの回路図。 他の実施例の検査システムの回路図。 他の実施例の検査システムの回路図。 他の実施例の検査システムの回路図。 図９の実施例の検査システムの第１行の部分の等価回路図。 他の実施例の検査システムの回路図。 他の実施例の検査システムの回路図。 他の実施例の検査システムの回路図。

最初に、以下に説明する実施例の特徴を列記する。なお、ここに列記する特徴は、何れも独立して有効なものである。

（特徴１） 複数のセレクタ端子のうちの第１のセレクタ端子に第１電位を印加し、他のセレクタ端子に第１電位よりも低い第２電位を印加する動作と、複数のセレクタ端子のうちの第２のセレクタ端子に第１電位を印加し、他のセレクタ端子に第２電位を印加する動作とを実行可能なセレクタ装置をさらに備える。

（特徴２） 第１電位Ｖ１と、第１電位の印加対象のセレクタ端子に対応する信号端子に入力される信号の上位電位ＶＨ１と、第１電位の印加対象のセレクタ端子に対応する第１ダイオードの順電圧ＶＦ１１が、Ｖ１＞ＶＨ１−ＶＦ１１の関係を満たす。第２電位Ｖ２と、第２電位の印加対象のセレクタ端子に対応する信号端子に入力され得る信号の上位電位ＶＨ２と、第２電位の印加対象のセレクタ端子に対応する第２ダイオードの順電圧ＶＦ１２が、Ｖ２＜ＶＨ２−ＶＦ１２の関係を満たす。

なお、ダイオードの順電圧は、定格電流を流したときにダイオードのアノード−カソード間に生じる電圧を意味する。また、信号の上位電位とは、信号が取り得る複数の電位状態のうちの最も高い電位状態の電位を意味する。また、以下において、信号の下位電位とは、信号が取り得る複数の電位状態のうちの最も低い電位状態の電位を意味する。したがって、例えば、高電位と低電位の間で遷移する信号においては、高電位が上位電位であり、低電位が下位電位である。また、高電位と、低電位と、オープン電位（半導体装置内では他の端子から切り離されている状態の電位）の間で遷移する信号を出力する半導体装置も存在する。オープン電位の電極はフローティング状態にあるため、周囲の環境によって電位が定まる。一般に、オープン電位は、高電位より低く、低電位よりも高い。この場合も、高電位が上位電位であり、低電位が下位電位である。また、高電位とオープン電位の間で遷移する信号では、高電位が上位電位であり、オープン電位が下位電位である。また、オープン電位と低電位の間で遷移する信号では、オープン電位が上位電位であり、低電位が下位電位である。

図１の場合（半導体装置１１２ａが選択されている場合）において、第１ダイオード１１６ａをオンさせないための条件は、Ｖ１＞Ｖｏｕｔ１−ＶＦ１１である（Ｖｏｕｔ１は、信号端子１２０ａの電位）。電位Ｖｏｕｔ１は、原則的に、上位電位ＶＨ１よりも高くならない。したがって、Ｖ１＞ＶＨ１−ＶＦ１１が満たされていれば、選択された半導体装置１１２ａの検査中に、第１ダイオード１１６ａを常時オフさせておくことができる。他方、図１の場合において、第２ダイオード１１６ｂをオンさせるための条件は、Ｖ２＜Ｖｏｕｔ２−ＶＦ１２である（Ｖｏｕｔ２は、信号端子１２０ｂの電位）。したがって、Ｖ２＜ＶＨ２−ＶＦ１２が満たされていれば、選択されていない半導体装置１１２ｂが上位電位ＶＨ２を出力したとしても、その出力時にダイオード１１６ｂがオンする。このため、上位電位ＶＨ２がモニタライン上に出力されることが防止される。

（特徴３） 各検査回路が、第１抵抗器に対して並列に、モニタライン側がカソードとなるように接続されている第２ダイオードを有している。

図２は、特徴３の構成の一実施形態を示している。なお、図２は、図１に第２ダイオード１２２を付加したものである。このような構成によれば、選択された半導体装置１１２ａからの出力信号が上位電位であるときには、ダイオード１２２ａがオンする。これにより、半導体装置１１２ａからモニタラインに信号が伝わる。このような構成によれば、信号が第１抵抗１１４ａのみを介してモニタライン１０２に伝わる場合に比べて、信号が第１抵抗１１４ａ及びダイオード１２２ａを介してモニタライン１０２に伝わるため、半導体装置１１２ａからの出力信号が上位電位であるときのモニタライン１０２の電位を高めることができる。したがって、モニタライン１０２上の信号のＳＮ比を高めることができる。

（特徴４） 第１電位の印加対象のセレクタ端子に対応する信号端子に入力される信号の下位電位ＶＬ１と、第２電位Ｖ２と、第２電位の印加対象のセレクタ端子に対応する第１ダイオードの順電圧ＶＦ１２と、第２電位の印加対象のセレクタ端子に対応する第２ダイオードの順電圧ＶＦ２２が、Ｖ２＋ＶＦ１２＜ＶＬ１＋ＶＦ２２の関係を満たす。

図２に示すように、選択された半導体装置１１２ａが下位電位ＶＬ１を出力すると、モニタライン１０２の電位は下位電位ＶＬ１と略等しくなる。上記の関係が満たされていると、選択されていない半導体装置１１２ｂが信号端子１２０ｂに電位ＶＬ２を出力したとしても、第１ダイオード１１６ｂが第２ダイオード１２２ｂよりも先にオンする。このため、この特徴によれば、半導体装置１１２ｂが高い電位を出力したとしても、その電位が第２ダイオード１２２ｂを介してモニタライン１０２に出力されることを防止することができる。

（特徴５）各検査回路が、第１ダイオードのアノードと第１抵抗器とを接続している接続部と信号端子との間に接続されている第２抵抗器を有している。

このような構成によれば、選択されていない半導体装置及び第１ダイオードに過電流が流れることを抑制することができる。

（特徴６）各半導体装置支持具が、設置された半導体装置に高電位を供給する高電位端子と、設置された半導体装置に低電位を供給する低電位端子を有している。複数の検査回路の各々が、高電位端子と信号端子の間に接続されている第３抵抗器を有している。

このような構成によれば、オープン電位と低電位を出力する半導体装置をより正確に検査することができる。

（特徴７）各半導体装置支持具が、設置された半導体装置に高電位を供給する高電位端子と、設置された半導体装置に低電位を供給する低電位端子を有している。各検査回路が、低電位端子と信号端子の間に接続されている第４抵抗器を有している。

このような構成によれば、オープン電位と高電位を出力する半導体装置をより正確に検査することができる。

（特徴８）上述したいずれかの検査装置を複数個有している検査システムであり、各検査装置のモニタライン及びモニタ装置が独立しており、各検査装置が有するセレクタ端子が、他の検査装置のセレクタ端子と共通化されている。

この検査システムによれば、多数の半導体装置を短時間で検査することができる。

図３に示すバーンイン検査システム１０は、ＩＣを高温環境下で動作させて、ＩＣの出力信号を検査する。バーンイン検査システム１０は、制御ユニット２０と、バーンインボード３０を有している。

バーンインボード３０の基板上には、図３の横方向に伸びるモニタライン４２が形成されている。モニタライン４２は、図３の縦方向にｎ個配列されている。以下では、ｊ行に存在するモニタライン４２をモニタライン４２−ｊと表す（ｊは任意の整数。１≦ｊ≦ｎ）。

バーンインボード３０の基板上には、図３の縦方向に伸びるセレクタライン４４が形成されている。セレクタライン４４は、図３の横方向にｍ個配列されている。以下では、ｋ列に存在するセレクタライン４４を、セレクタライン４４−ｋと表す（ｋは任意の整数。１≦ｋ≦ｍ）。セレクタライン４４の端部には、セレクタ端子４６が形成されている。すなわち、セレクタ端子４６は、ｍ個存在する。以下では、セレクタライン４４−ｋと接続されているセレクタ端子４６を、セレクタ端子４６−ｋと表す。

バーンインボード３０の基板上には、検査回路４０が多数形成されている。検査回路４０は、図３の横方向にｍ個配列されており、図３の縦方向にｎ個配列されている。すなわち、バーンインボード３０の基板上には、ｍ×ｎ個の検査回路４０が形成されている。以下では、ｊ行ｋ列に存在する検査回路４０を、検査回路４０−ｊｋと表す場合がある。また、検査回路４０内の各構成要素についても、同様の標記によって表す場合がある。検査回路４０−ｊｋは、モニタライン４２−ｊ及びセレクタライン４４−ｋに接続されている。

各検査回路４０は、ＩＣソケット３２、抵抗器３４、ダイオード３６を有する。なお、実施例を説明する各図においては、図の見易さを考慮して、ＩＣソケット、抵抗器、ダイオード等の参照番号は、検査回路４０−１１と検査回路４０−１２のみに付されている。各検査回路４０の構成は等しいので、以下では１つの検査回路４０の構成について説明する。検査回路４０のＩＣソケット３２には、ＩＣが取り付けられる。ＩＣソケット３２は、多数の端子を備えている。例えば、ＩＣソケット３２は、電源配線５０に接続されている端子３２ａ、及び、グランド配線５２に接続されている端子３２ｂを有している。これらの端子によって、ＩＣソケット３２に設置されたＩＣには、電源電位Ｖｃｃとグランド電位Ｖ０が供給される。また、ＩＣソケット３２は、出力配線５４に接続されている信号端子３２ｃを有している。信号端子３２ｃには、ＩＣソケット３２に設置されたＩＣから信号が入力される。当該信号は、電源電位Ｖｃｃとグランド電位Ｖ０の間で遷移する。また、ＩＣソケット３２に設置されたＩＣは、図示しない端子から入力される制御信号によって制御される。出力配線５４とモニタライン４２の間には、抵抗器３４が接続されている。出力配線５４とセレクタライン４４の間には、ダイオード３６が接続されている。ダイオード３６は、セレクタライン４４側がカソードとなるように接続されている。

制御ユニット２０は、ｎ個のモニタ装置２２を有している。各モニタ装置２２は、対応するモニタライン４２に接続されている。以下では、モニタライン４２−ｊに接続されているモニタ装置２２を、モニタ装置２２−ｊと表す。モニタ装置２２−ｊは、モニタライン４２−ｊ上の信号（電位）を検出する。

制御ユニット２０は、セレクタ装置２４を有している。セレクタ装置２４は、ｍ個のセレクタ端子４６−１〜４６−ｍの電位を制御する。

バーンイン検査システム１０は、ＩＣの生産ラインにおいて使用される。以下に、ＩＣの生産方法について説明する。ＩＣの生産方法は、ＩＣの構造を形成する工程と、ＩＣを検査する工程を有する。ＩＣの構造を形成する工程では、まず、半導体ウエハ内にイオン注入等によって半導体回路を形成する。次に、ダイシングによって半導体ウエハを半導体チップに分割する。次に、半導体チップをリードフレームに固定し、半導体チップとリードフレームをワイヤーボンディング等で接続する。その後、半導体チップをリードフレームと共に樹脂成形する。これによって、検査前のＩＣが完成する。

次に、ＩＣの検査工程について説明する。ＩＣの検査工程では、上記の検査システム１０を用いてＩＣを検査する。最初に、検査システム１０の各ＩＣソケット３２に、ＩＣを設置する。ここでは、ｍ×ｎ個のＩＣが検査システム１０に設置される。以下では、ソケット３２−ｊｋに設置されたＩＣを、ＩＣ−ｊｋという。次に、バーンインボード３０を所定温度まで加熱する。各ＩＣの検査は、バーンインボード３０を加熱した状態で行われる。

次に、制御ユニット２０によって、図４の処理が実行される。ステップＳ２では、全てのＩＣが動作させられる。これによって、各ＩＣソケット３２の信号端子３２ｃに信号が出力される。以降の各ステップは、各ＩＣが動作している状態で行われる。

ステップＳ４では、セレクタ装置２４が、検査を行う列を選択する。最初のステップＳ２では、第１列（すなわち、ＩＣ−１１〜ＩＣ−ｎ１）が選択される。

ステップＳ６では、セレクタ装置２４が、まず、選択されていない列に対応するセレクタ端子４６に低電位Ｖｌｏを印加する。また、セレクタ装置２４は、選択された列に対応するセレクタ端子４６に高電位Ｖｈｉを印加する。そして、各モニタ装置２２が、対応するモニタライン４２の信号を検出する。最初のステップＳ４で第１列が選択されているので、最初のステップＳ６では、セレクタ端子４６−１に高電位Ｖｈｉが印加され、セレクタ端子４６−２〜４６−ｍに低電位Ｖｌｏが印加される。この場合におけるモニタライン４２−１に接続されている各検査回路４０−１１〜４０−１ｍの動作について説明する。

検査回路４０−１２では、セレクタライン４４−２に低電位Ｖｌｏが印加されている。本実施例では、低電位Ｖｌｏは、グランド電位Ｖ０と略等しい。このため、低電位Ｖｌｏと、ＩＣ−１２が出力する信号の上位電位Ｖｃｃ（すなわち、電源電位Ｖｃｃ）と、ダイオード３６−１２の順電圧ＶＦ３６は、Ｖｌｏ＜Ｖｃｃ−ＶＦ３６の関係を満たす。このため、ＩＣ−１２の出力電位（すなわち、信号端子３２ｃの電位）が上昇しようとすると、ダイオード３６−１２がオンする。このため、検査回路４０−１２では、信号端子３２ｃの電位が電位Ｖ０にほぼ固定される。このため、ＩＣ−１２からモニタライン４２−１上には、信号が伝わらない。また、検査回路４０−１３〜４０−１ｍも、検査回路４０−１２と同様に動作する（なお、本実施例では、全てのＩＣの出力信号の上位電位Ｖｃｃは互いに略等しく、全てのダイオード３６の順電圧ＶＦ３６は互いに略等しい。）。したがって、検査回路４０−１３〜４０−１ｍからも、モニタライン４２−１上に信号が伝わらない。

他方、検査回路４０−１１では、セレクタライン４４−１に高電位Ｖｈｉが印加されている。本実施例では、高電位Ｖｈｉは、電源電位Ｖｃｃと略等しい。このため、高電位Ｖｈｉと、ＩＣ−１１が出力する信号の上位電位Ｖｃｃと、ダイオード３６−１１の順電圧ＶＦ３６は、Ｖｈｉ＞Ｖｃｃ−ＶＦ３６の関係を満たす。したがって、ダイオード３６−１１はオンにならず、ＩＣ−１１が出力する信号は、抵抗器３４−１１を介してモニタライン４２−１上に出力される。したがって、モニタ装置２２−１では、ＩＣ−１１の信号が検出される。

なお、図５は、モニタライン４２−１に接続されている各検査回路４０−１１〜４０−１ｍの等価回路を示している。ダイオード３６−１２〜３６−１ｍはオンしているので、ＩＣ−１１が信号端子３２ｃに電位Ｖｃｃを出力しているときには、ＩＣ−１１の信号端子３２ｃと他のＩＣ−１２〜ＩＣ−１ｍの信号端子３２ｃの間の電位差ΔＶ（図５参照）は、Ｖｃｃ−（ＶＦ３６＋Ｖｌｏ）となる。このため、各抵抗器３４−１２〜３４−１ｍに印加される電圧は、抵抗器３４−１２〜３４−１ｍの合成抵抗値ＲＮと、抵抗器３４−１１の抵抗値Ｒ１１によって電位差ΔＶを分圧した値、すなわち、ΔＶ・ＲＮ／（ＲＮ＋Ｒ１１）となる。したがって、ＩＣ−１１が信号端子３２ｃに電位Ｖｃｃを出力しているときのモニタライン４２−１の電位ＶＭ１は、
（数１）

となる。但し、

である。なお、上記の通り、電位Ｖｌｏはグランド電位Ｖ０（すなわち、０Ｖ）と略等しいので、上記数１は、以下のように表すこともできる。
（数２）

他方、ＩＣ−１１が信号端子３２ｃに電位Ｖ０を出力しているときのモニタライン４２−１の電位ＶＭ２は電位Ｖ０と略等しくなる。

したがって、モニタ装置２２−１では、上記のＶＭ１とＶＭ２の間で遷移する信号が検出される。モニタ装置２２−１では、検出される信号を期待値と比較することで、ＩＣ−１１が正常か否かを判定する。

また、他のモニタライン４２−２〜４２−ｎに接続されている各検査回路４０も、モニタライン４２−１に接続されている各検査回路４０と同様に動作する。したがって、各モニタ装置２２−２〜２２−ｎで、ＩＣ−２１〜ＩＣ−ｎ１の信号が検出され、これらの良否の判定が行われる。

ステップＳ６が終了すると、全てのＩＣに対して検査が終了したか否かが判定される（ステップＳ８）。終了していない場合には、再度、ステップＳ４からの処理が繰り返される。次のステップＳ４では、前回に選択した列の次の列が選択される。したがって、ステップＳ４〜Ｓ８が繰り返されることで、最後の列ｍのＩＣまで検査が行われる。全てのＩＣに対する検査が終了すると、検査システム１０は処理を終了する。

以上に説明した検査工程が終了することで、各ＩＣの生産が完了し、出荷可能となる。

以上に説明したように、この検査システム１０では、選択されていない列のＩＣからモニタライン４２に信号が出力されることが防止される。したがって、選択されたＩＣを正確に検査することができる。また、選択されていない列のＩＣからモニタライン４２に信号が出力されないので、選択されていない列のＩＣの動作を継続しながら、選択された列のＩＣの検査を行うことができる。また、選択されていない列のＩＣに故障等があったとしても、選択された列のＩＣの検査結果に影響しない。例えば、選択されていないＩＣが故障等によって信号端子３２ｃに異常な電位を出力しようとしても、信号端子３２ｃの電位が上昇しない。したがって、選択されたＩＣの正確な検査が可能である。

また、上記の検査システム１０では、選択された列に属する各検査回路４０が、異なるモニタライン４２に接続されている。したがって、一度に複数のＩＣを検査することが可能である。

次に、他の実施例の検査システムについて説明する。ＩＣには、オープン電位を出力するものが存在する。上述した実施例でも、オープン電位を出力するＩＣの検査は可能である。しかしながら、オープン電位は、周囲の環境によって変化する不安定な電位であるため、検査精度が低下する。したがって、以下に、オープン電位を出力するＩＣを好適に検査可能な他の実施例について説明する。

図６は、オープン電位と電源電位Ｖｃｃを出力するＩＣに適した実施例である。図６の実施例では、図３と比べて、各検査回路４０に、信号端子３２ｃとグランド配線５２を接続する抵抗器３８が追加されている。この実施例では、選択されたＩＣが信号端子３２ｃに電源電位Ｖｃｃを入力すると、上述した実施例と同様にモニタライン４２に電位が出力される。選択されたＩＣが信号端子３２ｃにオープン電位を出力すると、抵抗器３８によって信号端子３２ｃがグランド配線５２に接続されているので、信号端子３２ｃがグランド電位Ｖ０となる。したがって、この場合も、上述した実施例と同様にして、モニタライン４２の電位がグランド電位Ｖ０となる。このように、ＩＣがオープン電位を出力した場合でも信号端子３２ｃの電位がグランド電位Ｖ０に固定されるので、モニタ装置２２でより明確な信号を検出することができる。したがって、より正確に検査を行うことができる。

図７は、オープン電位とグランド電位Ｖ０を出力するＩＣに適した実施例である。図７の実施例では、図３と比べて、各検査回路４０に、信号端子３２ｃと電源配線５０を接続する抵抗器３９が追加されている。この実施例では、選択されたＩＣが信号端子３２ｃにオープン電位を入力すると、抵抗器３９によって信号端子３２ｃが電源配線５０に接続されているので、信号端子３２ｃが電源電位Ｖｃｃとなる。したがって、上述した実施例と同様にモニタライン４２に電位が出力される。また、選択されたＩＣが信号端子３２ｃにグランド電位Ｖ０を出力すると、上述した実施例と同様にモニタライン４２の電位がグランド電位Ｖ０となる。このように、この構成によれば、オープン電位とグランド電位Ｖ０を出力するＩＣを適切に検査することができる。

また、図８は、選択されていないＩＣとダイオード３６を過電流から保護することが可能な実施例である。図３の実施例では、ＩＣの故障により電源側の端子３２ａと信号端子３２ｃとが短絡すると、電流が、電源配線５０から、ＩＣとダイオード３６を介してセレクタライン４４に流れる。この経路に負荷が存在しないことから、過電流が流れ、ＩＣまたはダイオード３６が破損するおそれがある。これに対し、図８の構成では、信号端子３２ｃとダイオード３６の間に抵抗器３７が追加されている。このため、ＩＣの短絡が生じたとしても、極端に大きい電流が流れることが防止される。なお、ＩＣの内部に過電流保護回路等が形成されていれば、図８で示される抵抗器３７は必ずしも必要ではない。

また、図９は、各検査回路４０の抵抗器３４に対して並列に接続されたダイオード３５を追加した実施例である。ダイオード３５は、モニタライン４２側がカソードとなるように接続されている。この実施例では、選択されていない検査回路４０において、ダイオード３５のカソード（すなわち、モニタライン４２）の電位が低くなると、ダイオード３５がオンするおそれがある。選択されていない検査回路４０においてダイオード３５がオンすると、選択されていない検査回路４０からモニタライン４２に信号が伝わるため問題となる。この問題を解決するために、選択されていない検査回路４０において、ダイオード３５よりも先にダイオード３６がオンするように設定されている必要がある。上記の通り、モニタライン４２の電位は、低い時にはグランド電位Ｖ０となる。したがって、選択されていない検査回路４０のダイオード３５は、信号端子３２ｃの電位がＶ０＋ＶＦ３５を超えたときにオンする（なお、電圧ＶＦ３５は、ダイオード３５の順電圧である）。他方、ダイオード３６は、信号端子３２ｃの電位がＶｌｏ＋ＶＦ３６を超えたときにオンする。したがって、Ｖ０＋ＶＦ３５＞Ｖｌｏ＋ＶＦ３６が満たされていれば、選択されていない検査回路４０の信号端子３２ｃの電位が上昇したときに、ダイオード３６がダイオード３５より先にオンする。本実施例では、低電位Ｖｌｏはグランド電位Ｖ０よりも低い。また、本実施例では、ダイオード３５の順電圧ＶＦ３５は、ダイオード３６の順電圧ＶＦ３６と略等しい。したがって、上記の関係が満たされており、選択されていない検査回路４０からモニタライン４２に信号が伝わることが防止される。

また、図１０は、図９のモニタライン４２−１に接続されている各検査回路４０の等価回路を示している。選択された検査回路４０の信号端子３２ｃに電源電位Ｖｃｃが印加された場合には、その信号端子３２ｃからダイオード３５−１１を通ってモニタライン４２−１に電流が流れる。このため、モニタライン４２−１の電位ＶＭ１は、
（数３）ＶＭ１＝Ｖｃｃ−ＶＦ３５
となる。

他方、選択された検査回路４０の信号端子３２ｃにグランド電位Ｖ０が印加された場合には、上記の他の実施例と同様に、モニタライン４２−１の電位ＶＭ２は電位Ｖ０と略等しくなる。

上述した数１（または、数２）と、数３を比較する。上述した数１（すなわち、図３の実施例）では、モニタライン４２−１に接続される検査回路４０の数が多くなると、合成抵抗ＲＮが小さくなる。その結果、選択されたＩＣが電源電位Ｖｃｃを出力しているときに、モニタライン４２−１上で得られる電位が低くなる。このため、モニタライン４２−１上に現れる信号のＳＮ比が低くなり、検査の精度が低くなる。他方、上記数３に示すように、図９、１０の実施例では、電圧ＶＭ１が合成抵抗ＲＮの影響を受けない。このため、モニタライン４２−１に接続される検査回路４０の数が多くなっても、選択されたＩＣが電源電位Ｖｃｃを出力しているときにモニタライン４２−１で比較的高い電位が得られる。このため、この実施例は、検査の精度が高い。また、図９、１０の実施例は、より大規模な検査システムに特に適している。

また、図１１は、図８の実施例と図９の実施例を組み合わせた実施例である。このような組み合わせによれば、図８と図９の両方の技術的効果が得られる。また、図１２は、図６の実施例と、図８の実施例と、図９の実施例を組み合わせた実施例である。この組合せでも、図６、８、９の各効果を得ることができる。また、その他の態様で各実施例を組み合わせることもできる。

また、図１３は、セレクタライン４４が横方向に伸びており、モニタライン４２が縦方向に伸びている構成を示している。このように、各構成要素の物理的な配置が変更されてもよい。

以上、実施形態について詳細に説明したが、これらは例示にすぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例をさまざまに変形、変更したものが含まれる。
本明細書または図面に説明した技術要素は、単独であるいは各種の組み合わせによって技術的有用性を発揮するものであり、出願時請求項記載の組み合わせに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成するものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。

Claims (10)

1. 半導体装置の出力信号を検査する検査装置であって、
   モニタラインと、
   モニタライン上の信号を検出するモニタ装置と、
   モニタラインに接続されている複数の検査回路と、
   セレクタ装置、
   を有しており、
   各検査回路が、
   半導体装置を設置可能であり、設置された半導体装置から信号が入力される信号端子を有する半導体装置支持具と、
   信号端子とモニタラインの間に接続されている第１抵抗器と、
   セレクタ端子と、
   信号端子とセレクタ端子の間にセレクタ端子側がカソードとなるように接続されている第１ダイオード、
   を有しており、
   セレクタ装置が、複数のセレクタ端子のうちの第１のセレクタ端子に第１電位を印加し、他のセレクタ端子に第１電位よりも低い第２電位を印加する動作と、複数のセレクタ端子のうちの第２のセレクタ端子に第１電位を印加し、他のセレクタ端子に第２電位を印加する動作とを実行可能である検査装置。
2. 第１電位Ｖ１と、
   第１電位の印加対象のセレクタ端子に対応する信号端子に入力される信号の上位電位ＶＨ１と、
   第１電位の印加対象のセレクタ端子に対応する第１ダイオードの順電圧ＶＦ１１が、
   Ｖ１＞ＶＨ１−ＶＦ１１
   の関係を満たし、
   第２電位Ｖ２と、
   第２電位の印加対象のセレクタ端子に対応する信号端子に入力され得る信号の上位電位ＶＨ２と、
   第２電位の印加対象のセレクタ端子に対応する第２ダイオードの順電圧ＶＦ１２が、
   Ｖ２＜ＶＨ２−ＶＦ１２
   の関係を満たす、
   請求項１の検査装置。
3. 各検査回路が、第１抵抗器に対して並列に、モニタライン側がカソードとなるように接続されている第２ダイオードを有している請求項１または２の検査装置。
4. 第１電位の印加対象のセレクタ端子に対応する信号端子に入力される信号の下位電位ＶＬ１と、
   第２電位Ｖ２と、
   第２電位の印加対象のセレクタ端子に対応する第１ダイオードの順電圧ＶＦ１２と、
   第２電位の印加対象のセレクタ端子に対応する第２ダイオードの順電圧ＶＦ２２が、
   Ｖ２＋ＶＦ１２＜ＶＬ１＋ＶＦ２２
   の関係を満たす請求項３の検査装置。
5. 各検査回路が、第１ダイオードのアノードと第１抵抗器とを接続している接続部と信号端子との間に接続されている第２抵抗器を有している請求項１〜４のいずれか一項の検査装置。
6. 各半導体装置支持具が、設置された半導体装置に高電位を供給する高電位端子と、設置された半導体装置に低電位を供給する低電位端子を有しており、
   複数の検査回路の各々が、高電位端子と信号端子の間に接続されている第３抵抗器を有している請求項１〜５のいずれか一項の検査装置。
7. 各半導体装置支持具が、設置された半導体装置に高電位を供給する高電位端子と、設置された半導体装置に低電位を供給する低電位端子を有しており、
   複数の検査回路の各々が、低電位端子と信号端子の間に接続されている第４抵抗器を有している請求項１〜５のいずれか一項の検査装置。
8. 請求項１の検査装置を複数個有しており、
   各検査装置のモニタライン及びモニタ装置が独立しており、
   各検査装置が有するセレクタ端子が、他の検査装置のセレクタ端子と共通化されている、
   検査システム。
9. 検査装置を用いて半導体装置の出力信号を検査する検査方法であって、
   検査装置は、
   モニタラインと、
   モニタラインに接続されている複数の検査回路、
   を有しており、
   各検査回路が、
   半導体装置を設置可能であり、設置された半導体装置から信号が入力される信号端子を有する半導体装置支持具と、
   信号端子とモニタラインの間に接続されている第１抵抗器と、
   セレクタ端子と、
   信号端子とセレクタ端子の間にセレクタ端子側がカソードとなるように接続されている第１ダイオード、
   を有しており、
   各半導体装置支持具に半導体装置を設置するステップと、
   複数のセレクタ端子のうちの第１のセレクタ端子に第１電位を印加し、他のセレクタ端子に第１電位よりも低い第２電位を印加した状態で、モニタライン上の信号を検出するステップと、
   複数のセレクタ端子のうちの第２のセレクタ端子に第１電位を印加し、他のセレクタ端子に第２電位を印加した状態で、モニタライン上の信号を検出するステップ、
   を有する検査方法。
10. 検査済半導体装置を生産する方法であって、
    半導体装置の構造を形成する工程と、
    形成された半導体装置を検査する工程、
    を有しており、
    前記検査する工程で用いる検査装置は、
    モニタラインと、
    モニタラインに接続されている複数の検査回路、
    を有しており、
    各検査回路が、
    半導体装置を設置可能であり、設置された半導体装置から信号が入力される信号端子を有する半導体装置支持具と、
    信号端子とモニタラインの間に接続されている第１抵抗器と、
    セレクタ端子と、
    信号端子とセレクタ端子の間にセレクタ端子側がカソードとなるように接続されている第１ダイオード、
    を有しており、
    前記検査する工程が、
    各半導体装置支持具に半導体装置を設置するステップと、
    複数のセレクタ端子のうちの第１のセレクタ端子に第１電位を印加し、他のセレクタ端子に第１電位よりも低い第２電位を印加した状態で、モニタライン上の信号を検出するステップと、
    複数のセレクタ端子のうちの第２のセレクタ端子に第１電位を印加し、他のセレクタ端子に第２電位を印加した状態で、モニタライン上の信号を検出するステップ、
    を有する製造方法。

Images