JP2018036052A - 検査装置および検査方法 - Google Patents

検査装置および検査方法 Download PDF

Info

Publication number
JP2018036052A
JP2018036052A JP2016166417A JP2016166417A JP2018036052A JP 2018036052 A JP2018036052 A JP 2018036052A JP 2016166417 A JP2016166417 A JP 2016166417A JP 2016166417 A JP2016166417 A JP 2016166417A JP 2018036052 A JP2018036052 A JP 2018036052A
Authority
JP
Japan
Prior art keywords
conductor pattern
terminal
signal terminal
integrated circuit
inspection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2016166417A
Other languages
English (en)
Inventor
和浩 伴
Kazuhiro Ban
和浩 伴
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hioki EE Corp
Original Assignee
Hioki EE Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hioki EE Corp filed Critical Hioki EE Corp
Priority to JP2016166417A priority Critical patent/JP2018036052A/ja
Publication of JP2018036052A publication Critical patent/JP2018036052A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

【課題】集積回路の各信号用端子と導体パターンとの間の接続状態の検査に要する時間を短縮する。【解決手段】集積回路22の電源端子25およびグランド端子24を短絡させる短絡用回路部4と、集積回路22の一の信号用端子23aが接続されるべき一の導体パターン31aと集積回路22の他の信号用端子23fが接続されるべき他の導体パターン31gとの間に直流定電流Iを供給する電流供給部2と、各導体パターン31a,31g間の電位差V1を測定する電圧測定部3と、処理部とを備え、処理部は、短絡用回路部4によって各端子24,25が短絡され、かつ各導体パターン31a,31g間に直流定電流Iが供給されている状態において電圧測定部3で測定される電位差V1と基準電圧値とを比較して、信号用端子23aと導体パターン31aとの間の接続状態、および信号用端子23fと導体パターン31gとの間の接続状態を同時に検査する。【選択図】図3

Description

本発明は、回路基板に実装された集積回路の信号用端子の導体パターンに対する接続状態を検査する検査装置および検査方法に関するものである。
この種の検査装置および検査方法の一例として、下記の特許文献1において本願出願人が開示した検査装置および検査方法が既に知られている。この検査装置および検査方法は、集積回路(IC)の1つの端子(信号入出力用端子)の端子浮き(信号入出力用端子が、半田付けによって接続されるべき配線パターンに正常に接続されているか浮いているか)を検査する際に、この端子に接続されている集積回路(IC)内の寄生ダイオードを導通状態にし、その導通状態を示す電気的パラメータに基づいて端子浮きを検査することを基本的な検査原理とするものである。
特開平11−44726号公報(第6頁、第5図)
ところが、上記の検査装置および検査方法には、以下のような改善すべき課題が存在している。すなわち、この検査装置およびこの検査方法では、端子浮きの検査を集積回路(IC)の1つの端子毎に実施する構成を採用しているため、すべての信号入出力用端子(信号用端子ともいう)の端子浮き、つまり信号用端子とこの信号用端子が接続されるべき導体パターンとの間の接続状態を検査するのに要する時間が長くなるという改善すべき課題が存在している。
本発明は、かかる課題を改善するためになされたものであり、集積回路の各信号用端子とこの信号用端子が接続されるべき導体パターンとの間の接続状態の検査に要する時間を短縮し得る検査装置および検査方法を提供することを主目的とする。
上記目的を達成すべく請求項1記載の検査装置は、検査対象の集積回路における信号用端子と、当該信号用端子が接続されるべき導体パターンとの間の接続状態を検査する検査装置であって、前記集積回路の電源端子およびグランド端子を短絡させる短絡用回路部と、前記集積回路における一の前記信号用端子が接続されるべき一の前記導体パターンと当該集積回路における他の前記信号用端子が接続されるべき他の前記導体パターンとの間に検査用電流を供給可能な電流供給部と、前記一の導体パターンと前記他の導体パターンとの間の電位差を測定可能な電圧測定部と、処理部とを備え、前記処理部は、前記短絡用回路部によって前記電源端子および前記グランド端子が短絡され、かつ前記一の導体パターンと前記他の導体パターンとの間に前記電流供給部から前記検査用電流が供給されている状態において前記電圧測定部で測定される前記電位差と予め規定された基準電圧値とを比較することにより、前記一の信号用端子と当該一の導体パターンとの間の接続状態、および前記他の信号用端子と当該他の導体パターンとの間の接続状態を同時に検査する検査処理を実行する。
請求項2記載の検査方法は、検査対象の集積回路における信号用端子と、当該信号用端子が接続されるべき導体パターンとの間の接続状態を検査する検査方法であって、前記集積回路の電源端子およびグランド端子を短絡させ、前記集積回路における一の前記信号用端子が接続されるべき一の前記導体パターンと当該集積回路における他の前記信号用端子が接続されるべき他の前記導体パターンとの間に検査用電流を供給すると共に、前記一の導体パターンと前記他の導体パターンとの間の電位差を測定し、前記測定した電位差と予め規定された基準電圧値とを比較することにより、前記一の信号用端子と前記一の導体パターンとの間の接続状態、および前記他の信号用端子と前記他の導体パターンとの間の接続状態を同時に検査する
請求項1記載の検査装置および請求項2記載の検査方法によれば、一の信号用端子と一の導体パターンとの間の接続状態、および他の信号用端子と他の導体パターンとの間の接続状態を同時に(つまり、1回の検査用電流の供給で2組の信号用端子および導体パターン間の接続状態を一括して)検査することができるため、信号用端子を1つずつ検査する従来の検査装置や検査方法と比較して、1つの集積回路における複数の信号用端子に対する検査時間、ひいては複数の集積回路が実装された回路基板に対する検査時間を半分に短縮することができる。
検査装置1および回路基板21に実装された集積回路22の各構成図である。 検査装置1の動作および検査方法を説明するためのフローチャートである。 検査装置1の動作および検査方法を説明するための説明図である。
以下、検査装置および検査方法の実施の形態について、添付図面を参照して説明する。
最初に、検査装置の一例である図1に示す検査装置1の構成について説明する。
検査装置1は、電流供給部2、電圧測定部3、短絡用回路部4、スキャナ部5、記憶部6、処理部7および出力部8を備え、回路基板21に実装されている複数の電子部品のうちの半導体集積回路(以下、単に集積回路ともいう)22を検査対象として、その後述する信号用端子23についての端子浮きの有無を検査する。なお、本例では、信号用端子23とは、集積回路22における後述するグランド(GND)端子24および電源(Vcc)端子25を除くすべての端子(信号入力端子、信号出力端子、信号入出力端子)をいうものとする。なお、信号用端子23は、回路基板21のグランドや電源に導体パターンを介して直接接続されていないものとする。
また、端子浮きとは、信号用端子23が、半田付けによって接続されるべき後述の導体パターン31と正常に接続されていない状態(導体パターン31から浮いている状態(未接続の状態)や、接触抵抗の大きな状態で導体パターン31に接続されている状態)を意味するものとする。また、検査装置1は、例えば、図1に示すように、集積回路22の各端子(複数の信号用端子23、グランド端子24および電源端子25)に接続される各導体パターン31a〜31h(以下、特に区別しないときには「導体パターン31」ともいう)上に規定されたプロービング点PP(斜線を付した領域)に一対一で対応して配設されて、各プロービング点PPに同時に接触する複数の接触プローブ(コンタクトプローブ)CPa〜CPh(以下、特に区別しないときには「接触プローブCP」ともいう)を備えたジグ型の検査装置であるものとする。
電流供給部2は、処理部7の制御下で、検査用電流としての直流定電流I(電流値I1)を生成すると共に一対の出力端子2a,2b間に接続された負荷に供給(出力)する。また、電流供給部2は、各出力端子2a,2b間に接続された負荷の抵抗値に応じて各出力端子2a,2b間に出力する出力電圧の電圧値(出力端子2bの電位を基準として出力端子2aが高電位となる正の電圧値)を変更することで、この負荷に供給する直流定電流Iの電流値を上記の電流値I1に制御するが、この出力電圧の電圧値は上限値が予め規定されている。このため、直流定電流Iが流れることによって負荷の両端間に発生する電圧、つまり出力電圧が、この上限値に達したときには、電流供給部2は、出力電圧の電圧値をこの上限値で一定に維持する。また、電流供給部2は、各出力端子2a,2bがスキャナ部5に接続されている。
電圧測定部3は、一対の入力端子3a,3bのうちの一方の入力端子3aが電流供給部2の出力端子2aに接続され、他方の入力端子3bが電流供給部2の出力端子2bに接続されている。また、電圧測定部3は、一対の入力端子3a,3b間の電位差(つまり、この接続状態では電流供給部2の一対の出力端子2a,2b間の電位差(電圧値V1))を測定すると共に、測定した電圧値V1を処理部7に出力する。
短絡用回路部4は、一対の端子4a,4b間に接続された不図示の短絡用部材で構成されている。この短絡用部材は、例えば、処理部7の制御下でオン状態およびオフ状態のうちの任意の状態に移行し得るスイッチ(リレーや半導体スイッチ素子など)や、短絡用配線などの部材であって、その両端間の抵抗値(端子4a,4b間の抵抗値)をほぼゼロΩにし得る部材で構成することができ、本例では一例として短絡用配線で構成されている。また、短絡用回路部4は、各端子4a,4bがスキャナ部5に接続されている。
スキャナ部5には、すべての接触プローブCPと、電流供給部2の一対の出力端子2a,2bと、短絡用回路部4の一対の端子4a,4bとが接続されている。また、スキャナ部5は、例えばリレー切替回路で構成されて、処理部7の制御下で、各出力端子2a,2bおよび各端子4a,4bを各接触プローブCPに対して任意の接続状態で接続可能となっている。
記憶部6は例えばROMおよびRAM等の半導体メモリで構成されて、記憶部6には、処理部7の動作を規定するプログラム、回路基板21に実装されている各集積回路22の各端子(各信号用端子、グランド端子および電源端子の端子配置)に対応する接触プローブCPの識別情報(各端子が接続されるべき導体パターン31に規定されたプロービング点PPに対応する接触プローブCPの識別情報)、および基準電圧値Vrefなどが予め記憶されている。
処理部7は、コンピュータを備えて構成されて、記憶部6に記憶されているプログラムに従い、図2に示す検査処理100を実行する。また、処理部7は、電流供給部2およびスキャナ部5に対する制御を実行する。
出力部8は、例えばLCD(液晶ディスプレイ)などの表示装置で構成されて、処理部7によって実行された検査処理の結果(検査結果)を画面に表示させる。なお、出力部8は、表示装置に代えて、種々のインターフェース回路で構成してもよく、例えば、メディアインターフェース回路としてリムーバブルメディアに測定結果を記憶させたり、ネットワークインターフェース回路としてネットワーク経由で外部装置に測定結果を伝送させたりする構成を採用することもできる。
次に、検査対象とする集積回路22の構成について図1,3を参照して説明する。
集積回路22は、同図に示すように、上記した各端子(複数の信号用端子23、グランド端子24および電源端子25)と、内部主要回路26と、グランド端子24に接続されている内部グランド部位GPと各信号用端子23a,23b,23c,23d,23e,23fとの間にそれぞれ形成された寄生ダイオード(グランド側寄生ダイオード)27a,27b,27c,27d,27e,27f(以下、特に区別しないときには「寄生ダイオード27」ともいう)と、電源端子25に接続されている内部電源部位VPと各信号用端子23a,23b,23c,23d,23e,23fとの間にそれぞれ形成された寄生ダイオード(電源側寄生ダイオード)28a,28b,28c,28d,28e,28f(以下、特に区別しないときには「寄生ダイオード28」ともいう)とを備えている。
続いて、検査装置1の動作について、検査方法と併せて説明する。
検査装置1では、処理部7は、検査対象とする集積回路22のうちの未だ検査対象としていない集積回路22を1つずつ選択しつつ、選択した集積回路22に対する検査処理100を実行する。この検査処理100では、処理部7は、選択した1つの集積回路22に対して、まず、短絡処理を実行する(ステップ101)。この短絡処理では、処理部7は、スキャナ部5に対する制御を実行することにより、図3に示すように、集積回路22のグランド端子24に接続されている導体パターン31dと接触する接触プローブCPdを短絡用回路部4の端子4aに接続し、集積回路22の電源端子25に接続されている導体パターン31hと接触する接触プローブCPhを短絡用回路部4の端子4bに接続する。これにより、集積回路22のグランド端子24および電源端子25は、短絡用回路部4を介して接続される(短絡される)。なお、図3では、発明の理解を容易にするため、スキャナ部5(スキャナ部5を構成するリレー)の図示は省略するものとする。
次に、処理部7は、信号用端子接続処理を実行する(ステップ102)。この信号用端子接続処理では、処理部7は、集積回路22の複数の信号用端子23のうちから予め規定された順番で、未検査の2つの信号用端子23を選択すると共に、スキャナ部5に対する制御を実行することにより、この選択した2つの信号用端子23のうちの一方の信号用端子23が接続される導体パターン31に接触している接触プローブCPを電流供給部2の出力端子2aに接続し、かつこの選択した2つの信号用端子23のうちの他方の信号用端子23が接続される導体パターン31に接触している接触プローブCPを電流供給部2の出力端子2bに接続する。本例では、処理部7は、6つの信号用端子23a〜23fについて、信号用端子23a,23fの2つ、信号用端子23b,23eの2つ、信号用端子23c,23dの2つという順番で選択するものとする。
これにより、最初は、図3に示すように、信号用端子23a,23fのうちの一方の信号用端子23aが接続される導体パターン31aに接触している接触プローブCPaが電流供給部2の出力端子2a(および電圧測定部3の入力端子3a)に接続され、かつ信号用端子23a,23fのうちの他方の信号用端子23fが接続される導体パターン31gに接触している接触プローブCPgが電流供給部2の出力端子2b(および電圧測定部3の入力端子3b)に接続される。
続いて、処理部7は、電流供給処理を実行する(ステップ103)。この電流供給処理では、処理部7は、電流供給部2に対する制御を実行して、直流定電流Iの供給を開始させる。図3に示す接続状態では、上記したように、短絡用回路部4の端子4a,4bに接触プローブCPd,CPhが接続され、また電流供給部2の出力端子2a,2bに接触プローブCPa,CPgが接続されている。このため、検査装置1と回路基板21の集積回路22との間には、図3において破線で示すように、電流供給部2の出力端子2a(出力端子2bを基準として正電圧となる端子)から、接触プローブCPa、導体パターン31a、信号用端子23a、寄生ダイオード28a、内部電源部位VP、電源端子25、導体パターン31h、接触プローブCPh、短絡用回路部4の端子4b、短絡用回路部4、短絡用回路部4の端子4a、接触プローブCPd、導体パターン31d、グランド端子24、内部グランド部位GP、寄生ダイオード27f、信号用端子23f、導体パターン31g、および接触プローブCPgを経由して電流供給部2の出力端子2bに至る電流経路が形成される。
これにより、導体パターン31aと信号用端子23aとの間、および導体パターン31gと信号用端子23fとの間の双方に端子浮きが発生していない正常な接続状態のときには、この電流経路に直流定電流Iが流れる。一方、導体パターン31aと信号用端子23aとの間、および導体パターン31gと信号用端子23fとの間の少なくとも一方が正常でない接続状態(端子浮きが発生している接続状態や、後述するような接続抵抗値Rcが大きい接続状態)のときには、電流供給部2に対する負荷の抵抗値が大きくなることから、電流供給部2は直流定電流I(電流値I1)を供給できずに、その出力電圧は上限値に達した状態となる。
次いで、処理部7は、直流定電流Iの供給状態において、電圧測定処理を実行する(ステップ104)。この電圧測定処理では、処理部7は、電圧測定部3から電圧値V1を取得することで、電流供給部2の各出力端子2a,2b間の電位差(電圧値V1)を測定する。通常は、電圧測定部3は、測定した電圧値V1を示す電圧データDvを生成して処理部7に出力する構成のため、処理部7は、この電圧測定処理において、電圧測定部3から取得した電圧データDvに基づき、電流供給部2の各出力端子2a,2b間の電位差(電圧値V1)を算出(測定)する。また、処理部7は、この電圧値V1の測定完了後に、電流供給部2に対する制御を実行して、直流定電流Iの供給を停止させる。
続いて、処理部7は、接続状態判別処理を実行する(ステップ105)。この接続状態判別処理では、処理部7は、電圧測定処理で測定した電圧値V1と記憶部6から読み出した基準電圧値Vrefとを比較することにより、この電流経路の一部を構成する導体パターン31aと信号用端子23aとの間の接続状態、および導体パターン31gと信号用端子23fとの間の接続状態を判別(検査)する。
この基準電圧値Vrefは、導体パターン31aと信号用端子23aとの間の接続状態、および導体パターン31gと信号用端子23fとの間の接続状態が共に正常なとき(双方に端子浮きが発生しておらず、導体パターン31aと信号用端子23aとの間の接続抵抗値Rcおよび導体パターン31gと信号用端子23fとの間の接続抵抗値Rcが共にほぼゼロΩのとき)のこの電流経路に直流定電流Iが流れることによってこの電流経路に発生する電圧値を基に設定された電圧値である。
例えば、発明の理解を容易にするため、接続状態を判定する対象である一の信号用端子23とこの一の信号用端子23が接続されるべき一の導体パターン31との間、および接続状態を判定する対象である他の信号用端子23とこの他の信号用端子23が接続されるべき他の導体パターン31との間(この例では、信号用端子23aと導体パターン31aとの間、および信号用端子23fと導体パターン31gとの間)を除く上記の電流経路における導体同士間(接触プローブCPと導体パターン31との間)の接触抵抗は無視でき、この電流経路における導体部位(各接触プローブCPと出力端子2a,2bとの間の配線、各接触プローブCPと端子4a,4bとの間の配線、内部グランド部位GPおよび内部電源部位VPなど)の配線抵抗は無視でき、かつグランド端子24および電源端子25と対応する各導体パターン31d,31h間の接続状態が正常である(接続抵抗が無視できる)とすると、直流定電流Iが流れることによってこの電流経路に発生する電圧値(電圧値V1)は、2×Vf+(2×Rc)×I1で表される。なお、Vfは、各寄生ダイオード28の順方向電圧値とする。
このため、上記の一の信号用端子23と一の導体パターン31との間の接続状態、および上記の他の信号用端子23と他の導体パターン31との間の接続状態が共に正常なとき(この例では、信号用端子23aと導体パターン31aとの間の接続状態、および信号用端子23fと導体パターン31gとの間の接続状態が共に正常なとき)、つまり、上記の各接続抵抗値RcがほぼゼロΩのときには、直流定電流Iが流れることによってこの電流経路に発生する電圧値は、(2×Vf)となることから、算出される電圧値(2×Vf)よりも若干高い電圧値であって、電流供給部2の出力電圧の上限値未満の電圧値を基準電圧値Vrefとして設定する。なお、複数の良品の回路基板21に対する測定を実施して得られる電圧値V1についての実測値に基づいて、この基準電圧値Vrefを設定してもよい。
これにより、接続状態を判定する対象である導体パターン31aと信号用端子23aとの間、および導体パターン31gと信号用端子23fとの間の各接続状態が正常なときには、処理部7によって測定される電圧値V1は基準電圧値Vref以下となる。一方、導体パターン31aと信号用端子23aとの間、および導体パターン31gと信号用端子23fとの間の各接続状態のうちの少なくとも一方が正常ではないとき(端子浮きが発生していたり、互いに電気的に接続されてはいるものの接続抵抗値Rcが大きいとき)には、処理部7によって測定される電圧値V1は基準電圧値Vrefを上回る。したがって、処理部7は、測定した電圧値V1と基準電圧値Vrefとを比較して、この電圧値V1が基準電圧値Vref以下のときには、導体パターン31aと信号用端子23aとの間、および導体パターン31gと信号用端子23fとの間の各接続状態が正常であると判別し、一方、この電圧値V1が基準電圧値Vrefを上回るときには、導体パターン31aと信号用端子23aとの間、および導体パターン31gと信号用端子23fとの間のうちの少なくとも一方の接続状態が正常ではない(接続不良が発生している)と判別する。また、処理部7は、この接続状態判別処理での判別結果を、例えば、現在の検査対象である集積回路22の識別情報、および接続状態を判定する対象としているこの集積回路22における信号用端子23の識別情報に関連付けて記憶部6に記憶させる。
次いで、処理部7は、現在の検査対象である集積回路22のすべての信号用端子23を検査したか否かを判別し(ステップ106)、すべての信号用端子23に対する検査が完了していない(未検査の信号用端子23が残っている)と判別したときには、上記のステップ102に移行して、ステップ102〜ステップ105を再度実行する。このようにして、処理部7は、ステップ106において現在の検査対象である集積回路22のすべての信号用端子23を検査したと判別するまで、ステップ102〜ステップ105を繰り返し実行して(2つの信号用端子23についての導体パターン31との接続状態を同時に判別(検査)する処理を繰り返し実行して)、すべての信号用端子23を検査したと判別したときに、現在の検査対象である集積回路22に対する検査処理100を完了させる。
これにより、記憶部6には、検査対象として選択した1つの集積回路22についての検査結果、つまり、その信号用端子23a,23fの2つを接続状態を判定する対象としたときの導体パターン31aと信号用端子23aとの間および導体パターン31gと信号用端子23fとの間の接続状態についての判別結果、その信号用端子23b,23eの2つを接続状態を判定する対象としたときの導体パターン31bと信号用端子23bとの間および導体パターン31fと信号用端子23eとの間の接続状態についての判別結果、並びにその信号用端子23c,23dの2つを接続状態を判定する対象としたときの導体パターン31cと信号用端子23cとの間および導体パターン31eと信号用端子23dとの間の接続状態についての判別結果(検査結果)が記憶される。
この後、処理部7は、検査対象としていない集積回路22がなくなるまで、検査対象としていない集積回路22の中から検査対象とする集積回路22を新たに1つ選択しつつ、この選択した1つの集積回路22に対する検査処理100を実行する。これにより、記憶部6には、回路基板21における検査対象とすべきすべての集積回路22についての検査結果が記憶される。最後に、処理部7は、回路基板21における検査対象とすべきすべての集積回路22についての検査結果を記憶部6から読み出して、出力部8に表示させる。これにより、この回路基板21の各集積回路22に対する検査処理が完了する。
このように、この検査装置1およびこの検査方法では、集積回路22における複数の信号用端子23と、各信号用端子23が接続されるべき導体パターン31との間の接続状態を検査する際に、集積回路22における電源端子25とグランド端子24とを短絡させ(上記の例では短絡用回路部4を介して短絡させ)、複数の信号用端子23のうちから選択した2つの信号用端子23(例えば、一の信号用端子23aと他の信号用端子23f)がそれぞれ接続されるべき2つの導体パターン31(例えば、一の信号用端子23aが接続されるべき一の導体パターン31aと他の信号用端子23fが接続されるべき他の導体パターン31g)との間に直流定電流I(検査用電流)を供給すると共に、一の導体パターン31aと他の導体パターン31gとの間の電位差(電圧値V1)を測定し、測定した電位差(電圧値V1)と基準電圧値Vrefとを比較することにより、一の信号用端子23と一の導体パターン31との間の接続状態、および他の信号用端子23と他の導体パターン31との間の接続状態(例えば、一の信号用端子23aと一の導体パターン31aとの間の接続状態、および他の信号用端子23fと他の導体パターン31gとの間の接続状態)を同時に検査する。
したがって、この検査装置1およびこの検査方法によれば、信号用端子23の導体パターン31との間の接続状態を2つの信号用端子23についてまとめて同時に(つまり、1回の直流定電流Iの供給で2組の信号用端子23および導体パターン31間の接続状態を一括して)検査することができるため、信号用端子23を1つずつ検査する従来の検査装置や検査方法と比較して、1つの集積回路22における複数の信号用端子23に対する検査時間、ひいては複数の集積回路22が実装された回路基板21に対する検査時間を半分に短縮することができる。
なお、上記した検査装置1では、検査対象とする集積回路22毎に、ステップ101の短絡処理を実行して、そのグランド端子24と電源端子25とを短絡用回路部4を介して短絡させる構成を採用しているが、回路基板21では、一般的に、共通のグランド層を介して複数の集積回路22のグランド端子24が互いに接続され、また共通の電源層を介して複数の集積回路22の電源端子25が互いに接続されている。したがって、この回路基板21の特徴を利用して、1つの回路基板21についての検査に際して、最初に検査対象とする集積回路22のグランド端子24と電源端子25とを短絡用回路部4を介して短絡させた後は、このグランド端子24と電源端子25との短絡を、その後の新たな集積回路22の検査において流用する構成(つまり、検査中においては、1つの集積回路22のグランド端子24と電源端子25との短絡を維持した状態とする構成)を採用することもできる。
また、検査対象とする集積回路として、寄生ダイオード(グランド側寄生ダイオード)27および寄生ダイオード(電源側寄生ダイオード)28がすべての信号用端子23に形成された集積回路22を例に挙げて説明したが、図示はしないが、寄生ダイオード27のみが形成された信号用端子と、寄生ダイオード28のみが形成された信号用端子とが混在する集積回路についても、例えば、寄生ダイオード27のみが形成された信号用端子を一の信号用端子とし、かつ寄生ダイオード28のみが形成された信号用端子を他の信号用端子として組み合わせることにより、この検査装置1を用いて、一の信号用端子とこの一の信号用端子が接続されるべき一の導体パターンとの間の接続状態、および他の信号用端子とこの他の信号用端子が接続されるべき他の導体パターンとの間の接続状態を同時に検査することができる。
1 検査装置
2 電流供給部
3 電圧測定部
4 短絡用回路部
7 処理部
22 集積回路
23a〜23f 信号用端子
24 グランド端子
25 電源端子
31a〜31h 導体パターン
V1 電位差
Vref 基準電圧値

Claims (2)

  1. 検査対象の集積回路における信号用端子と、当該信号用端子が接続されるべき導体パターンとの間の接続状態を検査する検査装置であって、
    前記集積回路の電源端子およびグランド端子を短絡させる短絡用回路部と、
    前記集積回路における一の前記信号用端子が接続されるべき一の前記導体パターンと当該集積回路における他の前記信号用端子が接続されるべき他の前記導体パターンとの間に検査用電流を供給可能な電流供給部と、
    前記一の導体パターンと前記他の導体パターンとの間の電位差を測定可能な電圧測定部と、
    処理部とを備え、
    前記処理部は、前記短絡用回路部によって前記電源端子および前記グランド端子が短絡され、かつ前記一の導体パターンと前記他の導体パターンとの間に前記電流供給部から前記検査用電流が供給されている状態において前記電圧測定部で測定される前記電位差と予め規定された基準電圧値とを比較することにより、前記一の信号用端子と当該一の導体パターンとの間の接続状態、および前記他の信号用端子と当該他の導体パターンとの間の接続状態を同時に検査する検査処理を実行する検査装置。
  2. 検査対象の集積回路における信号用端子と、当該信号用端子が接続されるべき導体パターンとの間の接続状態を検査する検査方法であって、
    前記集積回路の電源端子およびグランド端子を短絡させ、
    前記集積回路における一の前記信号用端子が接続されるべき一の前記導体パターンと当該集積回路における他の前記信号用端子が接続されるべき他の前記導体パターンとの間に検査用電流を供給すると共に、前記一の導体パターンと前記他の導体パターンとの間の電位差を測定し、
    前記測定した電位差と予め規定された基準電圧値とを比較することにより、前記一の信号用端子と前記一の導体パターンとの間の接続状態、および前記他の信号用端子と前記他の導体パターンとの間の接続状態を同時に検査する検査方法。
JP2016166417A 2016-08-29 2016-08-29 検査装置および検査方法 Pending JP2018036052A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2016166417A JP2018036052A (ja) 2016-08-29 2016-08-29 検査装置および検査方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016166417A JP2018036052A (ja) 2016-08-29 2016-08-29 検査装置および検査方法

Publications (1)

Publication Number Publication Date
JP2018036052A true JP2018036052A (ja) 2018-03-08

Family

ID=61566435

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016166417A Pending JP2018036052A (ja) 2016-08-29 2016-08-29 検査装置および検査方法

Country Status (1)

Country Link
JP (1) JP2018036052A (ja)

Similar Documents

Publication Publication Date Title
JP2009204329A (ja) 回路ボード検査システム及び検査方法
JP6314392B2 (ja) 測定装置および測定方法
JP2016035957A (ja) デバイスの検査方法、プローブカード、インターポーザ及び検査装置
JP2008203077A (ja) 回路検査装置及び回路検査方法
US20200174073A1 (en) Device inspection method
JP6104578B2 (ja) 検査装置および検査方法
KR20140146535A (ko) 기판검사장치
KR100988610B1 (ko) 반도체 칩 테스트 장치 및 방법
JP2018036052A (ja) 検査装置および検査方法
JP2007155640A (ja) 集積回路の検査方法と検査装置
JP6143617B2 (ja) 回路基板検査装置
KR20120028850A (ko) 반도체 장치, 반도체 테스터 및 반도체 테스트 시스템
JP2014020815A (ja) 基板検査装置および基板検査方法
TWI471576B (zh) The inspection apparatus, the inspection system, the inspection method, and the inspection method of the semiconductor device of the semiconductor device
KR20150131007A (ko) 절연 검사 방법 및 절연 검사 장치
TWI437243B (zh) 電性連接缺陷模擬測試方法及其系統
JP6798834B2 (ja) 検査装置、検査システム、検査方法、及び検査プログラム
JP2011237349A (ja) 試験装置
TW201616147A (zh) 半導體電路測試裝置偵測熱切換之方法
JP6472616B2 (ja) データ生成装置およびデータ生成方法
JP6400329B2 (ja) 表示制御装置、基板検査装置および表示方法
JP6138640B2 (ja) 回路基板検査装置
KR20060005820A (ko) 반도체 소자의 병렬 테스트용 장치 및 병렬 테스트 방법
JP5389541B2 (ja) 基板検査装置
JP2006058104A (ja) 半導体装置の検査装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190624

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200422

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200623

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20201215