JP2009098034A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2009098034A JP2009098034A JP2007270645A JP2007270645A JP2009098034A JP 2009098034 A JP2009098034 A JP 2009098034A JP 2007270645 A JP2007270645 A JP 2007270645A JP 2007270645 A JP2007270645 A JP 2007270645A JP 2009098034 A JP2009098034 A JP 2009098034A
- Authority
- JP
- Japan
- Prior art keywords
- gnd
- tester
- semiconductor device
- potential
- sense line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Tests Of Electronic Circuits (AREA)
Abstract
【課題】被測定デバイス内部の各回路ブロックのGNDと基準GNDの電位差による測定誤差を緩和し、より高精度な測定ができる検査工程を含む半導体装置の製造方法を提供する。
【解決手段】被測定デバイス12が備える回路ブロック15a、15b、15cそれぞれに設けられたGND端子14a、14b、14cの1つに、半導体テスタ10からのGNDフォースライン5とGNDセンスライン6とを接続する。GNDセンスライン6の接続は、接続状態と非接続状態とを切り替えるスイッチ9a、9b、9cを介して行われる。被測定デバイス12の検査中にGNDセンスライン6で検知した1つのGND端子における電位に基づいて、電位補正回路8が検査のために半導体テスタ10から被測定デバイス12に入力されるテスト信号の電位レベルを補正する。半導体テスタ10は、補正されたテスト信号を上記1つの接地端子を有する回路ブロックに入力する。
【選択図】図1
【解決手段】被測定デバイス12が備える回路ブロック15a、15b、15cそれぞれに設けられたGND端子14a、14b、14cの1つに、半導体テスタ10からのGNDフォースライン5とGNDセンスライン6とを接続する。GNDセンスライン6の接続は、接続状態と非接続状態とを切り替えるスイッチ9a、9b、9cを介して行われる。被測定デバイス12の検査中にGNDセンスライン6で検知した1つのGND端子における電位に基づいて、電位補正回路8が検査のために半導体テスタ10から被測定デバイス12に入力されるテスト信号の電位レベルを補正する。半導体テスタ10は、補正されたテスト信号を上記1つの接地端子を有する回路ブロックに入力する。
【選択図】図1
Description
本発明は、半導体装置の製造方法に関し、特に、接地端子を有する半導体装置を、テスタおよび当該テスタに電気的に接続されるテスタ治具を用いて検査する検査工程を含む半導体装置の製造方法に関する。
半導体集積回路装置(以下、半導体装置という。)の製造工程には、拡散工程によりウエハ上に形成された複数の半導体チップを、拡散工程の終了後に、ウエハ状態や分割した半導体チップをパッケージに封止した状態で機能特性を検査し、各半導体チップの良・不良を判定する検査工程が組み込まれている。この検査工程に用いられる測定装置として、例えば、特許文献1に記載された測定装置がある。この従来の測定装置はロジックLSI等の機能試験装置として適用され、特にCMOS、BICMOSで構成されたロジックLSIの論理検証試験のために構築されている。
図4は、上記従来の測定装置により半導体装置を検査する場合の結線状態を示す図である。図4に示すように、従来の測定装置は、半導体テスタ10と、被測定デバイス12の機能試験および特性試験のために構成されたテスタ治具11とにより構成されている。半導体テスタ10は、電源ユニット3と、被測定デバイス12に対し電気信号を入出力するための複数のピンカード1とにより構成される。
テスタ治具11にマウントされた被測定デバイス12の接地端子14(GND端子14)には、半導体テスタ10の電源ユニット3のGNDフォースライン5とGNDセンスライン6が接続される。電源ユニット3は、GNDフォースライン5とGNDセンスライン6との接続点を0VとするGND基準点を与える。ピンカード1は、被測定デバイス12の電源端子やコントロール端子に電圧や電流を供給するドライバ2aと、被測定デバイス12が出力する信号を測定するコンパレータ2bを有する。ドライバ2aとコンパレータ2bは信号線4により、テスタ治具11にマウントされた被測定デバイス12の端子16に接続される。被測定デバイス12の端子16は、電源端子やコントロール端子等、任意の機能を有する端子である。
GND基準点は、第2GNDセンスライン7を通してピンカード1が備える電位補正回路8へ接続されている。電位補正回路8は、第2GNDセンスライン7により検出されるGND基準点の電位に応じてピンカード1が被測定デバイス12へ出力する信号を調整する。本構成によれば、補正された信号に応じて被測定デバイス12から入力される信号を測定することによって、被測定デバイス12の機能試験と特性試験を高精度に行うことができる。なお、被測定デバイス12のテスタ治具11へのマウントは、図4には模式的に示すソケット17を介して行われる。また、図4中のS−GNDは電源ユニット3やピンカード1等の半導体テスタ10内部のシステムGNDである。
特開2000−241509号公報
しかしながら、近年の半導体装置の高性能化により、GND端子14の接触抵抗が測定精度に無視できない影響を与えるようになってきている。例えば、GND端子の接触抵抗や電源端子の接触抵抗が増加すると、当該接触抵抗に応じた電圧降下が発生し、被測定デバイス12に、正規の電位よりも電圧降下分だけ低い電源電位やコントロール信号の電位が与えられることになる。また、例えば、モータドライブIC(Integrated Circuit)では、出力トランジスタが大電流を駆動でき、かつオン抵抗が低いことが求められている。このようなモータドライブICでは、1A出力時の飽和出力電圧Vsatが0.5V以下という性能が要求されるデバイスも珍しくない。このようなデバイスでは、GND端子に、例えば0.2Ωの接触抵抗が発生した場合、接触抵抗により0.2Vの電圧降下が発生する。この場合、デバイスの飽和出力電圧Vsatに対する割合が40%にもなり、GND端子の接触抵抗が測定結果に大きな影響(測定誤差)を与えることになる。
また、半導体装置のGNDラインは配線抵抗が比較的大きいため、GNDラインを共通化すると共通インピーダンスによる内部回路同士の信号の干渉が発生する。このような信号の干渉を防止するため、半導体装置では、信号処理ブロックと出力回路ブロック等、回路ブロック単位でGNDラインを分離し、各回路ブロックに独立してGND端子が設けられる場合が多い。複数のGND端子を有する半導体装置を測定する場合、ソケット17と被測定デバイス12の各GND端子に発生する接触抵抗と、各GND端子に流れる被測定デバイス12の動作電流により発生する電圧降下により、被測定デバイス12の各回路ブロックのGNDに電位差が生じる。
図5は、上述の従来の測定技術を、複数のGND端子を有する被測定デバイス12に適用した場合のテスタ治具11と被測定デバイス12とを模式的に示す回路図である。図5の回路図では、各GND端子14(14a、14b、14c)とソケット17との接触抵抗13(13a、13b、13c)を表示している。
図5に示すように、半導体テスタ10の電源ユニット3のGNDフォースライン5とGNDセンスライン6はテスタ治具11上で接続され、当該接続点がGND基準点となる。ピンカード1を補正するための第2GNDセンスライン7はセンスライン6に接続され、GND基準点の電位を基準として電位補正回路8がピンカード1を制御する。被測定デバイス12の複数の回路ブロック15a、15b、15cが備えるGND端子14a、14b、14cは、それぞれ接触抵抗13a、13b、13cを介してGND基準点と接続される。また、被測定デバイス12の複数の回路ブロック15a、15b、15cの端子16a、16b、16cには、それぞれ信号線4a、4b、4cが接続されている。
ここで、1例として被測定デバイス12を構成している回路ブロック15bの測定について説明する。被測定デバイス12の回路ブロック15bのGND電位(図5のA点)は、回路ブロック15bに流れる回路電流と接触抵抗13bとにより発生する電圧降下のために、GND基準点より上昇した電位になる。本構成では、被測定デバイス12に与える信号、あるいは被測定デバイス12から出力される信号はGND基準点を元に電位補正回路8により補正されるため、GND基準点とA点の電位差がそのまま誤差となり、被測定デバイス12の測定精度に影響を与える。この測定誤差は、今後にわたって開発されるよりパターン寸法の小さい微細化素子を搭載し、ますます駆動電源電圧が低くなるとともに動作電流が増加する被測定デバイス12の検査工程において顕著に表れる。また、BGA(Ball Grid Array)やLGA(Land Grid Array)といった狭ピッチでソケット17との電気的接触面積が小さい半導体パッケージでは、GND端子の接触抵抗を小さく保つことは難しく測定誤差の影響を受けやすい傾向にある。
本発明は、上記従来の事情を鑑みて提案されたものであって、被測定デバイス内部の各回路ブロックのGNDと基準GNDとの電位差による測定誤差を緩和し、より高精度な測定ができる検査工程を含む半導体装置の製造方法を提供することを目的とする。
上述の課題を解決するため、本発明は、以下の技術的手段を採用している。まず、本発明は、接地端子を有する半導体装置を、テスタおよび当該テスタに電気的に接続されるテスタ治具を用いて検査する検査工程を含む半導体装置の製造方法を前提としている。そして、本発明に係る半導体装置の製造方法では、検査工程において、まず、半導体装置の接地端子に、接地電位を与えるための上記テスタからのフォースラインと、電位を検知するための上記テスタからのセンスラインとを接続する。次いで、半導体装置の検査中にセンスラインで検知した接地端子における電位に基づいて、検査のためにテスタから半導体装置に入力されるテスト信号の電位レベルを補正する。そして、補正されたテスト信号を半導体装置に入力する。
この半導体装置の製造方法によれば、センスラインによる電位検出点と測定対象の半導体装置の接地端子との間に発生する接触抵抗に起因する測定誤差を緩和することができる。
また、本発明は、複数の回路ブロックと前記回路ブロックそれぞれに独立して設けられた接地端子を有する半導体装置を、テスタおよび当該テスタに電気的に接続されるテスタ治具を用いて検査する検査工程を含む半導体装置の製造方法を提供することができる。この半導体装置の製造方法では、検査工程において、半導体装置が備える複数の接地端子の1つに、接地電位を与えるための上記テスタからのフォースラインと、電位を検知するための上記テスタからのセンスラインとを接続する。次いで、半導体装置の検査中にセンスラインで検知した上記1つの接地端子における電位に基づいて、検査のためにテスタから半導体装置に入力されるテスト信号の電位レベルを補正する。そして、補正されたテスト信号を上記1つの接地端子を有する回路ブロックに入力する。
この半導体装置の製造方法によれば、各回路ブロックが備える接地端子間の電位差に起因する測定誤差を緩和することができる。この半導体装置の製造方法において、接地端子へのセンスラインの接続は、接続状態と非接続状態とを切り替えるスイッチを介して行うことができる。
また、以上の各半導体装置の製造方法において、接地端子への、フォースラインおよびセンスラインの接続は、例えば、半導体装置を装着するケルビンソケットを介して行うことができる。
本発明によれば、センスラインによる電位検出点と測定対象の半導体装置の接地端子との間に発生する接触抵抗に起因する測定誤差を緩和することができる。特に、各回路ブロックにそれぞれ接地端子が設けられた、複数の接地端子を有する半導体装置では、各回路ブロックが備える接地端子間の電位差に起因する測定誤差を緩和することができる。この結果、高精度な測定を実現することができる。
以下、本発明に係る半導体装置の製造方法が有する検査工程の一実施形態について、図1、図2および図3を参照しながら説明する。
図1は本実施形態において使用する半導体集積回路装置の測定装置の構成を概念的に示す図である。図1に示すように、本実施形態の検査工程で使用する測定装置は、半導体テスタ10とテスタ治具11とにより構成されている。半導体テスタ10は、上述した、ピンカード1、テスタドライバ2a、テスタコンパレータ2b、電源ユニット3、電位補正回路8を備える。
テスタ治具11は半導体テスタ10と被測定デバイス12(半導体装置)を接続する装置であり、被測定デバイス12を測定するための周辺回路が実装されている。なお、被測定デバイス12とテスタ治具11は、テスタ治具11に実装されているケルビンソケット18を介して接続される。ケルビンソケット18は、4端子法を用いて低抵抗を測定することができる端子コンタクト形態(ケルビンコンタクト)を有するソケットであり、ソケットメーカによって各種パッケージタイプに合わせ販売されている。
被測定デバイス12は複数のGND端子14a、14b、14c(接地端子)を備えている。各GND端子14a、14b、14cは、半導体テスタ10の電源ユニット3のGNDフォースライン5およびGNDセンスライン6と、テスタ治具11上で接続されている。電源ユニット3は、GNDセンスライン6が検出した電位に基づいて、GNDフォースライン5に印加する電位を変動させ、GNDフォースライン5とGNDセンスライン6との接続点を0Vにする。本実施形態では、テスタ治具11上で、GND端子14aがセンスライン切替スイッチ9aを介してGNDセンスライン6と接続されている。また、GND端子14bはセンスライン切替スイッチ9bを介してGNDセンスライン6と接続されている。さらに、GND端子14cはセンスライン切替スイッチ9cを介してGNDセンスライン6と接続される。また、電位補正回路8は第2GNDセンスライン7を介してGNDセンスライン6と接続されている。さらに、ピンカード1のテスタドライバ2aと被測定デバイス12の端子16は信号線4によって接続されている。被測定デバイス12の端子16は、電源端子やコントロール端子等、任意の機能を有する端子である。
図2は、図1と同一の半導体テスタ10、テスタ治具11の回路構成に、被測定デバイス12とケルビンソケット18の端子コンタクトとの間で発生する接触抵抗13a、13b、13c、13d、13e、13fを等価回路的に付加した回路図である。
図2に示すように、テスタ治具11上では、被測定デバイス12のGND端子14aとGNDフォースライン5とが接触抵抗13aを介して接続される。また、被測定デバイス12のGND端子14bとGNDフォースライン5とが接触抵抗13bを介して接続される。さらに、被測定デバイス12のGND端子14cとGNDフォースライン5とが接触抵抗13cを介して接続される。ここで、各接触抵抗13a、13b、13cは、各GND端子14a、14b、14cに対応するケルビンソケット18のケルビンコンタクトのフォース側端子と各GND端子14a、14b、14cとの接触抵抗である。
また、GNDセンスライン6は、テスタ治具11上でセンスライン切替スイッチ9a、9b、9cの一方の端子とそれぞれ接続されている。センスライン切替スイッチ9aの他方の端子は接触抵抗13dを介して被測定デバイス12のGND端子14aと接続される。また、センスライン切替スイッチ9bの他方の端子は接触抵抗13eを介して被測定デバイス12のGND端子14bと接続される。さらに、センスライン切替スイッチ9cの他方の端子は接触抵抗13fを介して被測定デバイス12のGND端子14cと接続される。ここで、各接触抵抗13d、13e、13fは、各GND端子14a、14b、14cに対応するケルビンソケット18のケルビンコンタクトのセンス側端子と各GND端子14a、14b、14cとの接触抵抗である。
センスライン切替スイッチ9a、9b、9cは、いずれか1つが接続状態(以下、オン状態という。)である場合、他が非接続状態(以下、オフ状態という。)になる。また、オン状態にするセンスライン切替スイッチ9a、9b、9cは、測定内容に応じて半導体テスタ10により選択される。なお、図2ではセンスライン切替スイッチ9a、9b、9cを被測定デバイス12のテスタ治具11上に構成された周辺回路の一部として記載しているが、各センスライン切替スイッチ9a、9b、9cは、半導体テスタ10内に配置されていてもよい。
上述したように、電源ユニット3の第2GNDセンスライン7はピンカード1の電位補正回路8に接続されている。また、ピンカード1のテスタドライバ2aは電位補正回路8によって補正された信号を、信号線4を経由して被測定デバイス12の端子16に入力する。また、被測定デバイス12の端子16から出力される信号は、信号線4を経由してピンカード1のテスタコンパレータ2bに送られ、電位補正回路8によって信号電位が補正される。
次に、本実施形態の検査工程における測定動作、特に、センスライン切替スイッチ9a、9b、9cをオン状態とオフ状態とに切り替えることにより得られる効果について説明する。図3は、図2の被測定デバイス12の内部構成をさらに詳細に示す図である。図3では、図1および図2に示した端子16を各回路ブロック15a、15b、15cのそれぞれに接続する端子16a、16b、16cとして示している。また、当該記載に合わせて、ピンカード1からの信号線4も、被測定デバイス12の各回路ブロック15a、15b、15cの端子16a、16b、16cに接続された信号線4a、4b、4cとして示している。
図3に示すように、GND端子14aは被測定デバイス12の内部回路である回路ブロック15aのGND端子である。また、GND端子14bは被測定デバイス12の回路ブロック15bのGND端子である。さらに、GND端子14cは被測定デバイス12の回路ブロック15cのGND端子である。さらに、被測定デバイス12の回路ブロック15aは端子16aを通して信号線4aと接続されている。被測定デバイス12の回路ブロック15bは端子16bを通して信号線4bと接続されている。同様に、被測定デバイス12の回路ブロック15cは端子16cを通して信号線4cと接続されている。
以上の構成において、被測定デバイス12を構成している回路ブロック15b測定する場合、半導体テスタ10は、センスライン切替スイッチ9bをオン状態とし、被測定デバイス12のGND端子14bにGNDセンスライン6を接続する。このとき、センスライン切替スイッチ9a、9cはオフ状態になっている。これによりGNDセンスライン6は、接触抵抗13eを介してGND端子14bに接続され、GNDフォースライン5は、接触抵抗13bを介して被測定デバイス12のGND端子14bに接続される。電源ユニット3のGNDセンスライン6には電流が流れないため、接触抵抗13eにおいて電圧降下は発生しない。このため、被測定デバイス12のGND端子14b(A点)の電位が直接第2GNDセンスライン7を介してピンカード1の電位補正回路8に入力される。したがって、被測定デバイス12のA点を基準電位としてピンカード1が補正され、信号線4bを経由して半導体テスタ10から電位レベルが補正された本来の検査設計どおりのテスト信号が回路ブロック15bに入力される。これにより、回路ブロック15bの機能などが測定される。この結果、回路ブロック15bに対してGND端子の接触抵抗13bを含まない、高精度な検査が実現できる。
また、回路ブロック15aを測定する場合、半導体テスタ10は、センスライン切替スイッチ9aをオン状態とする。このとき、センスライン切替スイッチ9b、9cはオフ状態になっている。さらに、回路ブロック15cを測定する場合、半導体テスタ10は、センスライン切替スイッチ9cをオン状態にするとともに、センスライン切替スイッチ9a、9bをオフ状態にする。これにより、回路ブロック15a、15b、15cのGND端子に電位差のない状態で、各回路ブロック15a、15b、15cの測定を実施することができ、高精度な測定を実現することができる。
なお、本実施形態による半導体装置の検査工程は、当該半導体装置の回路パターンを形成する拡散工程、その後の検査工程、実装工程などを含む一連の製造工程中に含まれて実施される。
以上説明したように、本発明によれば、センスラインによる電位検出点と測定対象の半導体装置の接地端子との間に発生する接触抵抗に起因する測定誤差を緩和することができる。特に、各回路ブロックにそれぞれ接地端子が設けられた、複数の接地端子を有する半導体装置では、各回路ブロックが備える接地端子間の電位差に起因する測定誤差を緩和することができる。この結果、高精度な測定を実現することができる。
なお、以上で説明した実施形態は本発明の技術的範囲を制限するものではなく、既に記載したもの以外でも、本発明の範囲内で種々の変形や応用が可能である。例えば、半導体テスタが複数の電源ユニットを備える場合であっても、電源ユニットごとに本発明を適用することができる。
本発明は半導体集積回路の検査においてGND端子の接触抵抗の影響を緩和でき、高精度な検査が行えるため、半導体集積回路の検査工程に有用である。
1 ピンカード
2a ドライバ
2b コンパレータ
3 電源ユニット
4 信号線
5 GNDフォースライン
6 GNDセンスライン
7 第2GNDセンスライン
8 電位補正回路
9a、9b、9c センスライン切替スイッチ
10 半導体テスタ
11 テスタ治具
12 被測定デバイス
13a、13c、13e フォース側接触抵抗
13b、13d、13f センス側接触抵抗
14、14a、14b、14c GND端子
15a、15b、15c 回路ブロック
16、16a、16b、16c 端子
17 ソケット
18 ケルビンソケット
2a ドライバ
2b コンパレータ
3 電源ユニット
4 信号線
5 GNDフォースライン
6 GNDセンスライン
7 第2GNDセンスライン
8 電位補正回路
9a、9b、9c センスライン切替スイッチ
10 半導体テスタ
11 テスタ治具
12 被測定デバイス
13a、13c、13e フォース側接触抵抗
13b、13d、13f センス側接触抵抗
14、14a、14b、14c GND端子
15a、15b、15c 回路ブロック
16、16a、16b、16c 端子
17 ソケット
18 ケルビンソケット
Claims (4)
- 接地端子を有する半導体装置を、テスタおよび当該テスタに電気的に接続されるテスタ治具を用いて検査する検査工程を含む半導体装置の製造方法であって、
前記検査工程は、
前記接地端子に、接地電位を与えるための前記テスタからのフォースラインと、電位を検知するための前記テスタからのセンスラインとを接続する工程と、
前記半導体装置の検査中に前記センスラインで検知した前記接地端子における電位に基づいて、検査のために前記テスタから前記半導体装置に入力されるテスト信号の電位レベルを補正する工程と、
前記補正されたテスト信号を前記半導体装置に入力する工程と、
を含むことを特徴とする半導体装置の製造方法。 - 複数の回路ブロックと前記回路ブロックそれぞれに独立して設けられた接地端子を有する半導体装置を、テスタおよび当該テスタに電気的に接続されるテスタ治具を用いて検査する検査工程を含む半導体装置の製造方法であって、
前記検査工程は、
前記複数の接地端子の1つに、接地電位を与えるための前記テスタからのフォースラインと、電位を検知するための前記テスタからのセンスラインとを接続する工程と、
前記半導体装置の検査中に前記センスラインで検知した前記1つの接地端子における電位に基づいて、検査のために前記テスタから前記半導体装置に入力されるテスト信号の電位レベルを補正する工程と、
前記補正されたテスト信号を前記1つの接地端子を有する回路ブロックに入力する工程と、
を含むことを特徴とする半導体装置の製造方法。 - 前記接地端子への前記センスラインの接続が、接続状態と非接続状態とを切り替えるスイッチを介して行われる請求項2記載の半導体装置の製造方法。
- 前記接地端子への、前記フォースラインおよび前記センスラインの接続が、前記半導体装置を装着するケルビンソケットを介して行われる請求項1から3のいずれか1項に記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007270645A JP2009098034A (ja) | 2007-10-17 | 2007-10-17 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007270645A JP2009098034A (ja) | 2007-10-17 | 2007-10-17 | 半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009098034A true JP2009098034A (ja) | 2009-05-07 |
Family
ID=40701176
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007270645A Pending JP2009098034A (ja) | 2007-10-17 | 2007-10-17 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2009098034A (ja) |
-
2007
- 2007-10-17 JP JP2007270645A patent/JP2009098034A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR20060108519A (ko) | 반도체 집적 회로 및 반도체 집적 회로 사이의 접속 상태의검사 방법 | |
CN109557376B (zh) | 电阻测定装置、基板检查装置以及电阻测定方法 | |
JP2010139442A (ja) | 試験装置および診断方法 | |
JP2010210238A (ja) | プローブカード、それを備えた半導体検査装置及びプローブカードのヒューズチェック方法 | |
JP2007315789A (ja) | 半導体集積回路およびその実装検査方法 | |
US8810252B2 (en) | Solder joint inspection | |
JP2009098034A (ja) | 半導体装置の製造方法 | |
JP2009288064A (ja) | 半導体試験装置及び方法 | |
JP2002168914A (ja) | 安定化電源装置 | |
TWI471576B (zh) | The inspection apparatus, the inspection system, the inspection method, and the inspection method of the semiconductor device of the semiconductor device | |
KR102680359B1 (ko) | 저항 측정 장치, 기판 검사 장치, 및 저항 측정 방법 | |
JP7392533B2 (ja) | 検査システム | |
JP2012083262A (ja) | 試験装置および試験方法 | |
JP5135611B2 (ja) | テスト装置 | |
JP2009065037A (ja) | 半導体集積回路とその検査装置 | |
JP2007234816A (ja) | 半導体装置 | |
WO2015059867A1 (ja) | スイッチング素子検査方法及び電子回路ユニット | |
JP2010223791A (ja) | 半導体装置及びその検査方法 | |
JP2006261391A (ja) | 半導体装置およびその検査方法 | |
JP2004095802A (ja) | 半導体試験装置 | |
JP4408726B2 (ja) | 半導体装置および半導体装置検査方法 | |
JP2007085735A (ja) | 半導体装置の検査方法 | |
US7940059B2 (en) | Method for testing H-bridge | |
JP2007064645A (ja) | 半導体検査方法 | |
JP2007278767A (ja) | Ic実装済み電子部品実装基板及びそのリーク電流試験方法 |