JP5701214B2 - 強化された銅のイオン化を伴うｐｖｄ銅シードオーバーハング再スパッタ - Google Patents

強化された銅のイオン化を伴うｐｖｄ銅シードオーバーハング再スパッタ Download PDF

Info

Publication number
JP5701214B2
JP5701214B2 JP2011533256A JP2011533256A JP5701214B2 JP 5701214 B2 JP5701214 B2 JP 5701214B2 JP 2011533256 A JP2011533256 A JP 2011533256A JP 2011533256 A JP2011533256 A JP 2011533256A JP 5701214 B2 JP5701214 B2 JP 5701214B2
Authority
JP
Japan
Prior art keywords
metal layer
substrate
region
metal
opening
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2011533256A
Other languages
English (en)
Other versions
JP2012506638A (ja
Inventor
ヨン カオ，
ヨン カオ，
シャンミン タン，
シャンミン タン，
ツァ−ジン グン，
ツァ−ジン グン，
プラバラム ゴパルラジャ，
プラバラム ゴパルラジャ，
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Applied Materials Inc
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Publication of JP2012506638A publication Critical patent/JP2012506638A/ja
Application granted granted Critical
Publication of JP5701214B2 publication Critical patent/JP5701214B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/14—Metallic material, boron or silicon
    • C23C14/18—Metallic material, boron or silicon on other inorganic substrates
    • C23C14/185—Metallic material, boron or silicon on other inorganic substrates by cathodic sputtering
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/04—Coating on selected surface areas, e.g. using masks
    • C23C14/046—Coating cavities or hollow spaces, e.g. interior of tubes; Infiltration of porous substrates
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/58—After-treatment
    • C23C14/5826—Treatment with charged particles
    • C23C14/5833—Ion beam bombardment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02266—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by physical ablation of a target, e.g. sputtering, reactive sputtering, physical vapour deposition or pulsed laser deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/2855—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by physical means, e.g. sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76865—Selective removal of parts of the layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76883—Post-treatment or after-treatment of the conductive material

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Mechanical Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Physical Vapour Deposition (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

本発明の実施形態は基板を処理するための方法および装置に関する。特に、本発明の実施形態は、パターンが形成された基板上に金属層を堆積させる方法と装置に関する。
物理蒸着法（ＰＶＤ）としても知られるスパッタリングは、集積回路の金属構成部を形成する重要な方法である。スパッタリングは、基板上に材料を層状に堆積させる。「ターゲット」が電界によって強力に加速されたイオンに照射される。この照射がターゲットから材料を放出させ材料は基板上に堆積する。
スパッタリングは、従来平面基板上への材料の堆積に用いられていたが、最近では、基板上に形成されたトレンチや細い溝内に材料を堆積させることに適用されるようになった。誘電体層が,一般的に、導電体層や導電機構上に形成され、誘電体層はパターニングされて細い溝やトレンチの底面部の導電性機構が露呈する。層間の相互拡散を阻止するために、バリア層が一般に堆積されてから、金属がトレンチ内にスパッタリングされる。
スパッタリングは、本来、基本的に弾道解析の対象である。高速運動するイオンがターゲットに突進し、ターゲット表面から粒子を放出する。粒子は、電荷転送機構を通じて入射イオンとの相互作用によって荷電される。あるいは、粒子は、空間に存在する電場との相互作用で荷電されるか、または、荷電されないままとなる。先行技術の図１に示すとおり、堆積は、一般に上表面領域上およびトレンチの側壁の頂部近くでより早く起こる。パターンが形成された誘電体１２の基板１０はスパッタされ、層１４が堆積する。側壁１６の頂点近くおよび上表面領域１８でより早く堆積が起こる。このことは、放出された粒子が、基板表面に一般的に直角方向に移動するのではなく、全方向に移動することに原因し、そして、粒子はレンチ内に深く入る前に基板表面に接触する。
粒子が基板表面に接触する前にトレンチ内に入るようにするために、粒子は、基板に適用された電気バイアスの元でイオン化し、加速される。加速されたイオンは、基板表面に直角な方向により均一に移動する。この粒子が基板の表面に接近すると、粒子の推進力が粒子をトレンチ内に運び、そこで、電気バイアスの影響で粒子はトレンチの側面に向かって屈折する。それにもかかわらず、トレンチ内により深く入り込むことによって、完全には除去できないが、側壁の頂点近くの「オーバーハング」の効果は減少できる。
オーバーハングは、穴や空隙を持つ金属プラグを作る結果となる。もし、堆積工程があまりに長く行われると、２つのオーバーハング部がトレンチ上に成長し、それ以上の堆積によってトレンチを閉じ、そして穴を作る。そのような穴は導電性ではなく、形成された構造の電気伝導を著しく減殺する。半導体基板上に形成された装置はますます小形化が進み、基板上に形成されたトレンチや細い溝のアスペクト比や幅に対する高さの割合は、ますます大きくなっている。高いアスペクト比の配列は、空隙がないと埋められない。スパッタリング工程については、次第に増加する厄介なオーバーハングの問題を克服するために、持続的に挑戦が続けられている。
本発明の実施形態は、基板の上表面領域に形成された開口部を有する基板を処理する方法を提供する。この方法は、基板上に第１の金属層を堆積し、基板上に第２の金属層を堆積しつつ、第１の金属層を脆性表面修正処理と可塑性表面処理によって修正する。
その他の実施形態は、基板の上表面領域に形成された開口部内に同形の金属層を堆積させる方法を提供する。その方法は、プロセスチャンバ内の基板支持部上に基板を配置し、物理蒸着工程によって基板上に肉厚領域と肉薄領域を有する第１金属層を堆積させ、物理蒸着工程によって第１金属層上に第２金属層を堆積させ、第２金属層堆積中に第１金属層から材料を同時に放出させ、放出された材料を第２金属層に再堆積させ、第１金属層の肉厚領域から第１金属層の肉薄領域へ金属を押す。
その他の実施形態では、基板は、第１金属層の堆積期間に第１のエネルギーレベルの電気バイアスを受け、第２金属層の堆積期間に第２のエネルギーレベルの電気バイアスを受け、そして、第２のエネルギーレベルは第１のエネルギーレベルよりも少なくとも３倍高い。
その他の実施形態では、第１金属層の肉厚領域から肉薄領域に金属を押すステップが、第１金属層の表面エネルギーを少なくとも約５０％減少させ、第１金属層にせん断力を適用するステップを含む。
その他の実施形態は、上表面領域と、上表面領域内に側壁と底面部をもつ開口部を有する基板上に同形の金属層を堆積させる方法である。この方法は、処理チャンバ内の基板支持部上に基板を配置し、基板を第１の物理蒸着工程に暴露する。この工程は、１００Ｖ未満の第１の電気バイアスを用いて金属イオンを基板表面に向かわせ、基板上に第１の金属層を堆積させる。ここで、第１の金属層は、側壁の頂上部と開口部の底面部に肉厚領域を持ち、開口部の側壁部に肉薄領域を持つ。次いで、第２の物理蒸着工程として、少なくとも２５０Ｖの第２の電気的バイアスを用いて、金属イオンを基板表面に向かわせ、基板上に第２の金属層を堆積させる。このとき、第１金属層を金属イオンで打撃して第１金属層から開口部の底面の材料を除去し、除去された材料を再配置して、側壁の頂上の肉厚領域から側壁の肉薄領域へ移動させる。
その他の実施形態では、第２金属層を基板上に堆積させるステップが、第１金属層の表面エネルギーを少なくとも約５０％低下させることを含む。
簡略に上記に要約した本発明の特徴が詳細に理解されるように、本発明は、実施形態を参照して以下に記載され、ある特徴は添付した図面に記載された。しかしながら、添付した図面は本発明の典型的な実施形態を表すのみであり、本発明の範囲を限定するものではなく、本発明は、その他の有効な実施形態をも容認する。
図１は先行技術の基板の概略の断面図である。 図２Ａは本発明の一実施形態による方法をまとめたフローチャートである。 図２Ｂは、図２Ａに示す方法の種々の段階における基板の概略の断面図である。 図２Ｃは、図２Ａに示す方法の種々の段階における基板の概略の断面図である。 図２Ｄは、図２Ａに示す方法の種々の段階における基板の概略の断面図である。 図２Ｅは、図２Ａに示す方法の種々の段階における基板の概略の断面図である。 図３Ａは、本発明の他の実施形態の方法をまとめたフローチャートである。 図３Ｂは、図３Ａの方法の種々の段階における基板の概略断面図である。 図３Ｃは、図３Ａの方法の種々の段階における基板の概略断面図である。 図３Ｄは、図３Ａの方法の種々の段階における基板の概略断面図である。 図３Ｅは、図３Ａの方法の種々の段階における基板の概略断面図である。 図３Ｆは、図３Ａの方法の種々の段階における基板の概略断面図である。 図３Ｇは、図３Ａの方法の種々の段階における基板の概略断面図である。 図４は、本発明の他の実施形態による装置の断面図である。 図５は図４の装置の一部の詳細図である。 図６は、リングコリメータの一実施形態の平面図である。 図７は、ハニカムコリメータの一実施形態の部分平面図である。 図８Ａは、基板支持部の一実施形態の断面図である。 図８Ｂは、基板支持部のその他の実施形態の断面図である。
理解を容易にするため、図面において共通の同一要素を表すために、可能な限り、同一の参照番号を用いた。ある実施形態に開示された構成要素は、特別の記載なしに他の実施形態にも有利に利用される。
本発明の実施形態は、一般的に、半導体基板を処理する方法および装置を提供する。ここに記載の方法および装置は、基板上への金属堆積工程あるいは物理蒸着工程といった堆積工程の実行に適用される。一般的に、ここで用いられる「基板」という語句は、本来電気伝導能力を持つ材料、あるいは電気を伝導可能に修正できるすべての材料から形成される。典型的な基板材料は、以下に限定されないが、シリコン（Ｓi）およびゲルマニウム（Ｇｅ）といった半導体、および半導体特性を示すその他の化合物を含む。そうした半導体化合物は一般に、III-V族、およびII-VI族化合物を含む。代表的なIII-V族化合物半導体は、以下に限定されないが、ガリウム砒素（GaAs）、ガリウム燐（GaP）および窒化ガリウム（GaN）を含む。「半導体基板」という語句は、一般的に、バルクの半導体基板およびその上に堆積層を有する基板も含む。その目的達成のために、本発明の方法によって処理された半導体基板の堆積層は、ホモエピタキシアル（例えば、シリコン・オン・シリコン）成長またはヘテロエピタキシアル（例えば、ＧａＡｓ・オン・シリコン）成長のどちらかによって形成される。例えば、本発明の方法は、ヘテロエピタキシアル法によって形成されたガリウム砒素および窒化ガリウム基板を用いる。同様に、本発明の方法は、絶縁性基板（例えば、シリコン・オン・インシュレータ（SOI）基板）上に形成された比較的薄い結晶性シリコン層上に形成された、例えば、薄膜トランジスタ（TFT）といった集積装置を形成にも応用できる。
本発明に記載の方法および装置を用いて、多くの種類の金属を基板上に堆積できる。特に、本明細書に記載された方法は、銅の堆積に有用であるが、アルミニウム、コバルト、チタン、タンタル、タングステン、モリブデン、白金、ニッケル、鉄、ニオブ、パラジウム、およびそれらの組み合わせあるいは合金等の他の金属も、上述の方法を用いて、堆積させることができる。
図２Ａは、本発明の一実施形態による方法２００をまとめたフローチャートである。基板はステップ２１０において処理チャンバ内に配置される。図２Ｂは、本発明の方法によって処理される基板の模式断面図である。図２Ｂの基板は、下部層２５０と、その上のパターン層２７０を有する。下部層２５０は、導電性または半導性であり、パターン層２７０は、一般に誘電物質である。パターン層２７０は、一般に、上表面領域２５２と側壁２５４と底面部２５６をなすトレンチまたは溝を有する。パターン層の開口部は、約４：１より大きく、例えば、約１０:１より大きい一般に１:１より大きいアスペクト比を示す。
一般に、方法２００に用いられる処理チャンバは、基板にイオンを照射することによって、基板上に材料を堆積させるように構成されている。こうしたイオン堆積型チャンバは、ある実施形態においては、物理蒸着（ＰＶＤ）チャンバである。この種のチャンバの例を図４に関連して以下に示す。
２２０において、第１の金属層が、第１のＰＶＤ工程を用いて、基板上に堆積される。第１のＰＶＤ工程は、堆積される材料のターゲットを準備し、ターゲットに隣接してプラズマを発生させて行われる。イオンはターゲットの近くに設けられた電磁界によってターゲットに向かって推進され、イオンの照射によってターゲットから材料を放出させる。放出された材料種は、電気的に中性かあるいは帯電され、その後、プラズマ中の他の粒子との相互作用でその状態を変化させる。ターゲットは基板上に堆積させたい材料を含む。ある実施形態では、ターゲットは銅である。その他の実施形態では、ターゲットは、例えば、アルミニウム、コバルト、チタン、タンタル、タングステン、モリブデン、白金、ニッケル、鉄、ニオブ、パラジウム、およびそれらの組み合わせといった銅以外の金属である。
ターゲットと基板の間のガスをイオン化し、イオンをターゲットに推進させるために、ターゲットまたは基板に対して電気的バイアスがかけられる。バイアスは、ＤＣかまたはＲＦ電源を持ち、バイアス電圧は約１０Ｖと約２４００Ｖの間であり、約５０ワットと約１０００ワットの間の電力レベルが印加される。ある実施形態では、バイアス電圧は約２０Ｖと約１００Ｖの間、例えば約３０Ｖと約７０Ｖの間にあり、例えば、約５０Ｖである。バイアス電力は、約１００ワットと約２００ワットの間の、例えば、１２０ワットである。ある実施形態において、バイアスは、低周波通過フィルタまたは高周波通過フィルタによって修正されているＲＦ電源によって印加される。バイアスは正か負のバイアスであり、ターゲットまたは基板に印加される。
基板は、一般に、基板にスパッタされる材料の蓄積を促進するように選択された温度に保持される。ある実施形態において、基板温度は、約０℃から約６００℃の間、例えば、７５℃に制御される。その他の実施形態において、基板温度は５℃より高く、約５℃と約６００℃の間、あるいは、約２０℃と約３００℃の間、例えば、約５０℃とされる。チャンバは通常真空に維持される。チャンバ圧力は約１０Ｔｏｒｒ未満で、例えば、約１Ｔｏｒｒ未満、あるいは、約１００ｍＴｏｒｒ未満、例えば約１ｍＴｏｒｒ未満とされる。
ある実施形態において、基板に堆積する粒子の配列を増加させることは有効である。このことは、それを通過して粒子が基板に到達する物理的な配列装置、例えば、コリメータを介入させることによって達成される。強く傾斜した軌跡を持つ粒子は、基板ではなく、コリメータを直撃し堆積する。配列装置を用いることにより、粒子は、基板への入射角度が制御される。例えば、基板表面によって定義される面への入射角度が約６０°未満の粒子が無いように、粒子の軌跡が制御される。ある実施形態では、例えば、約７０°あるいは約８０°というように、制御角度がより高くされる。しかし、制御角度が高くなるほど、より多くの粒子が配列装置によって除外されるので、粒子フラックスおよび堆積速度は遅くなる。入射角度を、例えば、約６０°以上に制御する物理的配列装置を用いることによって、質量フラックスの純減は、約１０％から約５０％の間、例えば、約３０％の結果となる。そのような装置を用いることによって、典型的な実施形態において、スパッタのエネルギーにも依存するが、約５μｇ/ｃｍ２・ｓｅｃと約１００μｇ/ｃｍ２・ｓｅｃの間、あるいは、約１０μｇ/ｃｍ２・ｓｅｃと約５０μｇ/ｃｍ２・ｓｅｃの間、例えば、約３０μｇ/ｃｍ２・ｓｅｃの質量フラックスが得られる。それに変わる実施形態では、ＰＶＤによって堆積されるイオンの軌跡を整えるために静電的手段を用いることが有利な場合がある。これで質量フラックスと堆積速度の減少を回避できる。
図２Ｃに図示するように、第１金属層が基板上に堆積される。第１金属層２５８は、下地層２５０とパターン層２７０上に、上表面領域２５２、側壁２５４、および底面部２５６を覆うように堆積される。上述のように、第１金属層は、オーバーハング部２６０を有する。その部分では、第１金属層は側壁領域２６４より厚い。粒子が拡大するオーバーハング領域の拡大によって形成された制限された開口部に入ることは次第に困難となり、上表面領域２５２により多く堆積する。その結果、トレンチの底面部２５６を覆う第１金属層２５８の底面部２６２の形成速度が低下する。
多くの実施形態において、第１金属層は、一般に、下地をなす基板の形状に倣った形状の曲面を有する。最小の曲率半径に対比して、オーバーハング領域と底面部は普通最大の曲率を持つ。ある実施形態において、第１金属層は下地をなす基板に形成された開口部の幅より小さい曲率半径を持つ。ある実施形態において、曲率半径は、開口部の幅の約半分より小さい。別の実施形態において、表面の曲線は開口部の頂上付近で急峻であり、下地の基板の開口部の頂上付近で一以上の基本的に角型構造部を形成する。そのような実施形態において、上表面領域をカバーする第１金属層の一部はキャッピング部を有する。一以上の基本的に角形構造部は、側壁が上表面領域と出会う開口部の頂上角の直上でもっとも薄い。
２３０に記載のように、第２金属層が基板上に堆積される。第２金属層は,第１金属層と組成が等しくても、異なってもよい。ある実施形態では、第１金属層２５８の表面を修正することも含む堆積工程を支援するために、バイアスエネルギーが増加される。バイアスエネルギーは約５００〜約５０００ワット、例えば約８００〜約３０００ワット、例えば約１０００ワットに増加される。バイアス電圧もまた、約１００Ｖから約２５００Ｖの間、例えば約２００Ｖから約１０００Ｖの間、例えば、約３５０Ｖに増加される。ある実施形態では、第２の堆積工程は、ＲＦバイアスあるいはＤＣバイアスをターゲット又は基板に印加する方法とする。ＲＦ及びＤＣバイアスは、第２堆積工程において上述の出力レベルを適用することができる。
第２堆積工程のより高いバイアスエネルギーは、基板とその上の堆積金属層により大きなエネルギーを付与する。このエネルギーは、脆性および塑性表面修正のプロセスを通じて、堆積された金属層の表面を修正する結果を与える。第１金属層に堆積された金属は、第２金属層が成長するまで表面修正処理がなされ、成長した時点で第２金属層が表面修正処理を受ける。脆性表面修正処理において、増加したバイアスによって加速されたイオンは堆積する金属の表面と衝突し、そこから材料を放出する。放出された材料は堆積された金属層表面の別の場所に再堆積される。可塑表面修正処理において、堆積された金属層からの原子は、ある場所から別の場所へ堆積された金属層の表面を、表面から離れずに押される。
図２Ｄは、上述の第２堆積工程が行われている基板を模式的に図示している。イオン２６６が堆積金属層２５８の表面を叩く。イオン２６６は、コリメータや静電的配列装置といった物理的配列装置を用いることによって基板表面の方向の指向性軌跡を持つので、従って、パターン層２７０に形成された開口部に入射する。イオンのあるものは、堆積金属層の底面部２６２に衝突し、あるものは側壁部２６４に衝突、またあるものはオーバーハング部２６０に衝突する。衝突のエネルギーによって、堆積された金属層２５８、例えば、堆積金属層の底面部２６２からある材料が放出され、堆積された金属層上の、例えば、側壁部２６４に再堆積する。ある衝突は堆積金属層の表面に沿って、例えば、オーバーハング部２６０から側壁部２６４に材料を押す。
これらの表面修正処理は２４０において、表面の金属層の厚さを均一化するために適用される。ある実施形態では、基本的に角形構造部や上述の外形のため、第２堆積工程での金属イオンの堆積は、開口部の頂上部付近の堆積金属層の厚さを増加させる。表面修正処理が、堆積した金属層を厚い部分から薄い部分に動かす。図２Ｅは、表面修正処理２４０を受けた基板を図示している。堆積された金属層２５８は、相互作用堆積２３０と表面修正処理２４０の結果として、基本的にパターン形状と同形の輪郭を持つ。
図３Ａは、本発明の他の実施形態による方法３００をまとめたフローチャートである。３０２において、処理されるべき基板は処理チャンバ内の基板支持体上に配置される。典型的な基板を図３Ｂに図示する。基板は,下部層３５０とパターン層３８０を持つ。パターン層は、側壁３５４と底面部３５６を有する開口部と上表面領域３５２を持つ。ある実施形態において、底面部３５６は下部層３５０の露出部である。多くの実施形態において、下部層３５０は導電性または半導体であるが、パターン層３８０は絶縁体または誘電体である。従って、開口部は下部層３５０の導電性または半導性の材料が露出している。
３０４において、基板は、第１のＰＶＤ工程における第１のエネルギーを持つ金属イオンに照射される。図３Ｃは、３０４の処理を受けている図３Ｂの基板を図示している。金属イオン３５８は、上述の物理的または静電的な配列手段を用いて基板方向に向けられ、基板表面に衝突する。金属イオン軌道の方向性が高いため、イオンの多くは上表面領域３５２、側壁３５４の上部、および開口部の底面部３５６と衝突する。３０６において、第１金属層が基板上に堆積される。図３Ｄは、上表面領域３５２、および開口部の側壁３５４および底面部３５６を覆う、基板上に堆積された第１金属層３６０を図示する。上表面領域３５２と側壁３５４上部への優先的堆積によって、第１金属層３６０のオーバーハング部３６２が形成される。オーバーハング部３６２が開口部を狭め、開口部内に入るイオンフラックスを減少させる。イオンの方向性のためにイオンフラックスが減少し、開口部の底面部３５６の堆積より側壁３５４への堆積が減少し、堆積した金属層に肉厚領域と肉薄領域が生ずる。
図２Ａから図２Ｅに関連して記載した実施形態と同様に、第1金属層３６０は，一般に、下地の基板の形状に沿った曲面あるいは輪郭を持つ。表面の曲線は、開口部の頂上付近で、基本的に角形構成を含む実施形態を含め、図２Ａ〜２Ｅの実施形態と同様な特徴を持つ。
３０８において、第１金属層は，第２ＰＶＤ工程における第２エネルギーを持つ金属イオンに照射される。第２エネルギーは、金属層の表面の金属原子の塑性流動を支援するため第１金属層の表面エネルギーを低下させるように優先的に選択される。ある実施形態においては、第２エネルギーは、金属層の表面にある原子の結合エネルギーを減少させる。その他の実施形態では、第２エネルギーは表面の格子エネルギーを減少させる。大部分の実施形態において、第２エネルギーは、金属層の表面の金属原子の塑性流動を支援するため、第１金属層と第２堆積工程中に堆積される層の温度に適合させる。ある実施形態において、第２堆積工程中の金属層の温度は約５０℃以上、約５０℃と約２００℃の間、または約８０℃と約１８０℃の間であり、例えば、約１５０℃である。基板が金属の凝集開始温度に達することを防止するために温度管理が採用される。例えば、基板に熱的フラックスを授与するために、熱的に制御された基板支持体が用いられる。図３Ｅは、３０８の第２堆積工程を行っている基板を図示している。イオン３６８を基板に堆積された金属層３６０に照射し、イオンを表面上に堆積させて所望の温度に達するようにエネルギーを付与する。
３１０において、イオンが堆積した金属層に衝突し、脆性表面修正工程によって堆積した金属層から材料を除去しまた移動させる。脆性表面修正工程は、衝突によって表面から粒子を物理的に分離することに特徴がある。図３Ｆは，３１０の工程が進行している基板の一部の詳細図である。典型例で述べれば、イオン３６８が堆積された金属層３６０のオーバーハング部３６２の間の狭くなった開口幅を通して進入し、堆積された金属層３６０の底面部３６６に衝突する。衝突のエネルギーは、材料３７０の粒子が表面から放出されるほどである。放出された粒子３７０は，堆積された金属層３６０の底面部３６６から離れて、軌道３７２に乗って移動し、堆積された金属層３６０の側壁部３６４上に再度堆積する。一般に１００eＶより大きいエネルギーを持つ粒子が金属層３６０から放出される。ある実施形態では、入射粒子は、約１００eＶから約１０００eＶの間、すなわち、約３００eＶから約７００eＶの間、例えば、約５００eＶのエネルギーを持つ。放出粒子の軌道は，放出粒子の統計的な出射角、開口部でのガス密度の上昇、放出粒子が帯電した場合の静電的効果によって、一般に金属層３６０の側壁部３６４に向かう傾向がある。
３１２において、イオンは堆積した金属層に衝突し、塑性表面修正工程によって、表面に沿って材料を肉厚領域から肉薄領域に押し出す。塑性表面修正工程は、粒子が物理的に表面から離れることなしに、粒子が表面のある位置から別の表面位置に移されることに特徴がある。粒子を保持する表面での結合が伸張され、その幾つかは切断されるが、粒子が表面から完全に非結合となることはない。図３Ｇは、３１２の工程が進行中の基板の一部の詳細図である。典型例で述べれば、イオン３６８が、金属層３６０の肉厚領域に衝突し、かつ，多分オーバーハング部３６２に衝突する。入射角が高く低エネルギーであれば、イオン３６８は金属層３６０の表面上に単に堆積する。然し、入射角が低く、エネルギーが十分高ければ、イオン３６８の運動量が表面の粒子３７４等の一以上の粒子に移転され、それら粒子を元の位置から移動させる。塑性表面修正工程において、粒子３７４は金属層３６０の表面から放出されないが、軌跡３７６に示すように、表面との接続は保持しつつ表面に沿って移動する。そのような多くの粒子は，金属層３６０の側壁部３６４近傍の肉厚領域から肉薄領域へ押し出される。粒子のあるものは表面に平行な運動のみを受けて原子を表面で押し出し、一方別の粒子は表面に垂直な運動をも受ける。垂直方向の運動力を受けた粒子は金属マトリックス中の位置を離れ、表面原子のトップ位置に移動し、新たな表面層又は核生成部位を形成し、別の位置で表面層に戻る可能性がある。その他の粒子は表面の下方にまで移動し、表面近くの層を隆起させる。３０８に於ける堆積の相互作用、３１０に於ける脆性表面修正、および３１２に於ける塑性表面修正は、金属層３６０の肉厚の均一化をもたらし、基板の上にほぼ同形の金属層が得られる。側壁部が上表面領域部に近づく開口部の上部近傍の一以上の基本的角型部がある実施形態においては、第２堆積工程の間、金属イオンが堆積につれて、堆積される金属層の肉厚が開口部の最上部の角部で成長する。
ここで注意すべきは、図２Ａおよび図３Ａの方法２００および３００においては、基板表面に衝突するイオンという文脈で記載されているが、中性粒子の使用も有利に働く。また、注意すべきは、堆積工程、脆性表面修正時の粒子放出、塑性表面修正時の粒子移動は、同時に、一斉に、そして、独立に進行することである。ある実施形態において、第２堆積工程は、脆性表面修正処理あるいは塑性表面修正処理のいずれかの開始前に始まり、そして、脆性表面修正処理が塑性表面修正処理の始まる前に始まる。その他の実施形態において、２つの表面修正処理がほぼ同時に始まることができる。ある実施形態では、３つの処理工程は、同時に、しかも一斉に進行してもよく、あるいは異なった時間に始まってもよい。脆性表面修正処理は第２堆積工程の終わる前に始まり、そして、塑性表面修正処理は脆性表面修正処理の終了前に始まる。
図４は、ＰＶＤチャンバ４３６の一実施形態を図示している。適切なＰＶＤチャンバの例は、ALPS（登録商標）plusおよびSIP ENCORE（登録商標）PVDプロセスチャンバであり、両者は共に、カリフォルニア州サンタクララのアプライドマテリアルズ社から入手可能である。
一般に、ＰＶＤチャンバ４３６は、ターゲット４４２およびその上に半導体基板を支持し、図示したチャンバ壁かあるいは接地されたシールドである接地した筐体壁４５０内に配置された半導体基板４５４を支持するための基板支持部４５２といったスパッタ源をもつ。基板支持体４５２は図４の実施形態に台座として示されているが、しかし、その他の実施形態では、その他のタイプの基板支持体、例えば、エッジリング、あるいはピンなどが用いられる。
チャンバ４３６は、誘電体アイソレータ４４６を介して接地された導電性アルミニウムアダプタ４４４に、Ｏ−リング（図示しない）によって支持され、シールされたターゲット４４２を含む。ターゲット４４２は、スパッタリング中に基板４５４表面に堆積されるべき材料からなり、それは、例えば、銅、アルミニウム、コバルト、チタン、タンタル、タングステン、モリブデン、白金、ニッケル、鉄、ニオブ、パラジウム、およびそれらの組み合わせを含み、これらは金属シリサイド層あるいは導電体を形成するために用いられる。ターゲット４４２は、また、金属表面層の結合された複合体やより有効な金属の下地層を含む。
基板支持体４５２は、ターゲット４４２の主表面に対峙した平面にスパッタ膜を作成するための基板４５４を支持する。基板支持体４５２といった基板支持体は、ターゲット４４２のスパッタ面と一般に平行に配置された平面的な基板受け面を有する。基板支持体４５２はチャンバ底面壁４６０に結合されたベロー４５８によって垂直方向に移動可能とされている。この機構によって、積載用ロック弁（図示していない）によって基板４５４をチャンバ４３６の底面部にある基板支持体４５２上に移動させ、その後、基板４５４を堆積位置まで上昇させることが可能になる。堆積処理時のガスは、質量流量調整器４６４を通して、ガス源からチャンバ４３６の底面部に供給される。ガスは、バルブ４６６を持つパイプ４６８を通して、チャンバから排気される。
チャンバ４３６に連結された制御可能な直流電源４７８を使用して、ターゲット４４２に負の電圧またはバイアスを印加することができる。ＲＦ電源４５６が、基板４５４上に負の直流自己バイアスを誘導するために、基板支持体４５２に連結されている。しかし、その他の応用例では、基板支持体４５２は接地されるか、あるいは電気的に浮上されている。
回転可能なマグネトロン４７０がターゲット４４２の裏側に配置され、マグネトロンはチャンバ４３６と基板４５４の中心軸と一致する回転シャフト４７６に連結されたベース板４７４に支持された多数の馬蹄形磁石４７２を含む。馬蹄形磁石４７２は、典型的にキッドニ形状を持つ閉鎖パターンに配置されている。磁石４７２はチャンバ４３６内に、一般にターゲット４４２の前面に平行で、近接している磁界を作る。その磁場は、電子を補足し、そうして局部的なプラズマ密度を上昇させ、それに伴ってスパッタ速度を増加させる。磁石４７２はチャンバ４３６の最上部周辺に電磁場を形成する。そして、電磁場を回転させるために磁石４７２が回転され、この結果、ターゲット４４２のスパッタリングがより均一に行われるようにこの工程のプラズマ密度に影響を与える。
本発明のチャンバ４３６は、図５の分解断面図により明瞭に示されるように、接地された底部シールド４８０を含む。ここで、シールド４８０は、アダプタ４４４の棚４８４上に支持され、かつ接続されている上部フランジ４８２を有する。ダークスペースシールド４８６は底部シールド４８０のフランジ４８２に支持され、スペースシールド４８６の上面に埋め込まれたネジ等の固定具により、スペースシールド４８６とネジ穴が設けられたフランジ４８４がアダプタの棚４８４に固定される。この金属によるネジ締結によって、２つのシールド４８０および４８６をアダプタ４４４に接地させる。一方、アダプタ４４４は、アルミニウム製チャンバの側壁４５０に密閉され接地される。両シールド４８０および４８６は通常、硬質の非磁性ステンレス鋼から形成されている。
ダークスペースシールド４８６は、このスペースシールド４８６とターゲット４４２の間のターゲット４４２の円環状の側面凹部とわずかな隙間４８８で勘合している上部を持つ。その隙間は、プラズマが侵入できないように十分狭いので、誘電体アイソレータ４４６がターゲット４４２と電気的に短絡しないように、アイソレータが金属層にスパッタ被覆されることを防止する。ダークスペースシールド４８６は、底面シールド４８０とダークスペースシールド４８６の境界面がスパッタ堆積した金属によって結合されないように、下方に延びるチップ４９０も有する。
図４の全体図に戻る。底面シールド４８０は、アダプタ４４４の壁とチャンバの壁４５０におおむね沿って基板支持部４５２の上面の下側に達するまで、上部の第１直径の概略管状部４９４およびより狭い第２直径の下部の概略管状部４９６の下方に延びている。底面シールド４８０はまた、半径方向に延びる底面部４９８を含むボウル形の底面部と基板支持体４５２のすぐ外側の上方に延びる内側部４００も有する。カバーリング４０２は、基板支持体４５２が下部の基板搭載位置にある時、底面シールド４８０の上方に延びる内側部４００の上方に載置されている。一方、基板支持体４５２が上部の堆積位置にあるときは、基板支持体４５２をスパッタによる堆積から守るために、カバーリング４０２が基板支持体４５２の外側周縁部に載置されている。付加的な堆積リング（図示していない）基板４５４の周辺部を堆積から遮蔽するために用いられる。
チャンバ４３６は、基板に材料の方向性スパッタリングを行うための装置を備えるように構成することができる。一態様では、方向性スパッタリングは、基板４５４上へ堆積材料をより均一かつ対称的なフラックスに投入するために、ターゲット４４２と基板支持体４５２との間に、コリメータ４１０を配置することによって達成される。
接地されたリングコリメータなどの金属リングコリメータ４１０が図４の実施形態に図示されている。リングコリメータ４１０は、底面シールド４８０の棚部４０６上に載置されているため、コリメータ４１０が接地されている。リングコリメータ４１０は、外側管状部と、少なくとも１個の内側の同心円状の管状部、例えば図６に示す十字支柱４１８、４２０によって連結された３個の同心円状管状部４１２、４１４、４１６を含む。外側の管状部４１６は、底面シールド４８０の棚部４０６に載置されている。コリメータ４１０を支持するために底面シールド４８０を用いることは、チャンバ４３６のデザインとメンテナンスを簡素化する。少なくとも２個の内側管状部４１２、４１４は、スパッタされた粒子を部分的にコリメートするため、高いアスペクト比の開口を画成するに十分な高さを持つ。さらに、コリメータ４１０の上面は、特にプラズマ電子を基板４５４に近づけないため、バイアスされたターゲット４４２の反対の接地面として作用する。
本発明に使用可能な他の種類のコリメータは、図７の平面図に部分的に図示したように、６角形の開口７２８を密充填に配列した６角形の壁７２６を持つメッシュ構造のハニカムコリメータ７２４である。ハニカムコリメータ７２４の利点は、必要であれば、通常は凸形状であるコリメータ７２４の中心からコリメータ７２４の周辺までの厚さを変えることができ、このため、開口７２８のアスペクト比がコリメータ７２４を横切って変更できることである。このコリメータは１個またはそれ以上の凸状の側面を持つことが可能である。このことは、基板全体のスパッタのフラックス密度を自由に制御可能とし、堆積の均一性を高めることができる。このコリメータの平均のスパッタフラックス密度は平均アスペクト比に影響される。多くの実施形態では、コリメータ７２４のようなハニカムコリメータのアスペクト比は２：１から５：１の間、例えば３：１である。
基板支持体４５２の一実施形態を図８Ａに示す。この基板支持体４５２はＰＶＤ工程での使用に適している。一般に、基板支持体４５２は、シャフト８４５と連結されたベース８４０上に配置された熱制御部８１０を含む。
熱制御部８１０は通常、熱伝導材料８２０と基板載置面８７５の中に配置された一又は複数の発熱体８５０を含む。熱伝導材料８２０は、発熱体８５０と基板支持面８７５との間での効率的な熱伝達のため、作業温度において、十分な熱伝導を有する材料であればよい。熱伝導材料の例はスチールである。基板支持表面８７５は誘電体材料を含むことができ、通常その上に配置される基板４５４の基本的に平面の受容面を含むことができる。
発熱体８５０は、導電性材料８２０に埋め込まれたリード線を有する導電線といった抵抗加熱素子であって、この加熱素子は、導電性材料８２０を通して通電できる電気回路を構成している。加熱素子８５０の例は、熱伝導材料中８２０に配置された個別加熱コイルを含む。例えば、電圧源である電源８９６と電気的な抵抗加熱コイルの端部とを電線で接続し、コイルを十分に加熱するエネルギーを与える。コイルは基板支持体４５２の面をカバーするどのような形状でもよい。必要に応じて、付加的な加熱能力を与えるために、コイルの数は１個以上でもよい。
熱制御部８１０の表面８２６に流体チャンネル８９０が連結され、基板支持体４５２の加熱、冷却に用いられる。流体チャンネル８９０は、遠隔地にある流体源８９４からの液体を循環させるための入口と出口をもつ同心円状のリング、一連のリング（図示されていない）、あるいはその他の必要な形状を有する。流体チャンネル８９０は、基板支持体４５２のシャフト８４５中に形成された流体通路８９２によって、流体源８９４と結合されている。電源８９６に接続された加熱素子８５０と、流体源８９４と接続された流体通路８９２を通した熱媒体によって冷却された流体チャンネル８９０、即ち、流体熱交換器との両方を含む基板支持体４５２の実施形態は、基板支持体４５２の表面８７５の熱的制御を可能とする。
熱電対などの温度センサ８６０は、基板支持体４５２の熱制御部８１０の近傍に取り付けられるか埋め込まれ、通常の様式で温度を監視する。例えば、測定された温度は、基板温度が維持されるか、あるいは必要な温度範囲に制御されるように、電源８９６から加熱素子８５０に印加される電流を制御するためのフィードバックループに用いられる。制御ユニット（図示していない）が、温度センサ８６０からの信号を受信し、熱電源８９６や流体源８９４の応答信号の制御のために用いられる。
加熱および冷却要素の電源８９６および流体源８９４は、通常チャンバ４３６の外側に配置される。流体通路８９２を含むユティリティ通路は、基板支持体４５２のベース８４０とシャフト８４５に沿って軸方向に配置される。保護用の柔軟なシース８９５はシャフト８４５周囲に配置され、基板支持体４５２とチャンバ４３６の内部の間の汚染防止のために、基板支持体４５２からチャンバの壁部（図示していない）まで設置されている。
基板支持部４５２はさらに、熱制御部８１０の基板支持表面８７５と裏面ガス源（図示していない）とを流体結合しているガスチャンネル（図示していない）を含む。このガスチャンネルは、熱伝達ガスまたは熱制御部８１０と基板４５４の間のマスクガスの裏面ガス管を定義している。
図８Ｂは、基板支持部４５２の温度制御部８１０に設置されるか、または温度制御部８１０を形成する静電チャックを持つ基板支持部４５２の他の実施形態を示している。温度制御部８１０は、電極８３０と誘電材料８３５が塗布された基板受容部８７５を含む。導電性ワイヤ（図示していない）が電極８３０を電源（図示していない）と連結している。基板４５４は、誘電材料８３５と接して載置され、直流電圧が電極８３０に印加され発生する静電吸引力に基板がとらえられる。
通常、電極８３０は熱伝導材料８２０内に、その中に配置された加熱素子８５０と一定の間隔をあけて配置される。加熱素子８５０は、熱伝導材料８２０中の電極８３０から垂直方向に距離を空け、横方向に平行に配置される。典型的には、電極８３０は、加熱素子８５０と基板受容面８７５の間に配置されるが、その他の構成も用いられる。
種々のガスが、ガス源８７２から基板支持体４５２の基板受容面８７５に供給される。そうしたガスが基板の裏面に接触することによって基板の温度制御の役割をなす。ガスはシャフト８７５の中心管路を移動し、基板受容面８７５、もしあれば、誘電体塗装面８３５内の開口部から排出される。
上述の基板支持体４５２の実施形態は、基板を高真空除冷チャンバ内に支持するためにも使用できる。高真空除冷チャンバは、本明細書に記載されたチャンバ４３６等のＰＶＤチャンバ内に配置される基板支持台４５２を含むことができる。この基板支持台４５２は、ブランクターゲットが配置されている、又はターゲットがなく、ターゲットあるいは基板支持台に連結されたバイアスもないものである。
基板支持台４５２の実施形態は上述したが、この例は図示が目的であり、発明の範囲を限定すると解釈または理解すべきではない。例えば、支持台を支持するために用いるに適切な静電チャックは、カリフォルニア州サンタクララのアプライドマテリアルズ社製のＭＣＡ（登録商標）Ｅｌｅｃｔｒｏｓｔａｔｉｃ Ｅ−ＣｈｕｃｋあるいはＰｙｒｏｌｙｔｉｃ Ｂｏｒｏｎ Ｎｉｔｒｉｄｅ Ｅｌｅｃｔｒｏｓｔａｔｉｃ Ｅ−Ｃｈｕｃｋがある。
上述は本発明の実施形態として記載されたが、本発明の範囲を離れることなく、本発明のその他のあるいはさらなる実施形態が考案できる。

Claims (15)

  1. 上表面領域に開口部を有する基板の処理方法であって、
    前記開口部の底面部および側壁部を覆う金属層を前記基板上に堆積すること、
    前記金属層に脆性表面修正処理を施すこと、
    金属層に塑性表面修正処理を施すこと、
    を含み、
    前記脆性表面修正処理が、
    前記金属層に金属イオンを照射して、前記金属層の粒子を前記開口部の底面部から放出すること、
    放出された前記粒子を前記側壁部上に再堆積させることを含み、
    前記塑性表面修正処理が、
    前記金属層にイオンを衝突させて、前記金属層の一部を前記側壁部に沿って押し出すことを含む、方法。
  2. 前記金属層が前記開口部の幅の半分より小さい曲率半径の曲面を有し、前記金属層が前記開口部の上部に、かつ前記開口部の側壁部に隣接するようにオーバーハング部を形成する、請求項１に記載の方法。
  3. 前記金属層が前記基板の前記上表面領域を覆う前記金属層のキャッピング部の下部に１つ以上の角型部を有する、請求項１に記載の方法。
  4. 基板の上表面領域に形成された開口部内にコンフォーマル金属層を堆積させる方法であって、
    前記基板を処理チャンバ内の基板支持体上に配置すること、
    物理蒸着工程によって基板上に第１領域、前記第１領域より薄い第２領域および下部を有する第１金属層を堆積させること、
    物理蒸着工程によって前記第１金属層上に第２金属層を堆積させること、前記第１金属層に金属イオンを照射して前記第１金属層の下部から材料を放出させ、前記放出された材料を第２金属層上に再堆積すること、および、前記第１金属層にイオンを衝突させて、前記第１金属層の第１領域から前記第１金属層の第２領域に金属を押し出すことを同時に行うことを含む、方法。
  5. 前記基板は、前記第１金属層の堆積期間に第１のエネルギーレベルの電気バイアスを受け、前記第２金属層の堆積期間に第２のエネルギーレベルの電気バイアスを受け、そして、第２のエネルギーレベルは第１のエネルギーレベルよりも少なくとも３倍高い、請求項４に記載の方法。
  6. 前記基板は、前記第１金属層の堆積期間に５０ワットから１５０ワットの間の第１のエネルギーレベルの電気バイアスを受け、前記第２金属層の堆積期間に８００ワットから１２００ワットの間の第２のエネルギーレベルの電気バイアスを受ける、請求項４に記載の方法。
  7. 前記第１金属層を堆積すること、および前記第２金属層を堆積することの各々において、前記基板の上表面領域に対して少なくとも６０°の入射角で基板に向かって荷電粒子を誘導するコリメータを使用することを含む、請求項４に記載の方法。
  8. 前記第１金属層にイオンを衝突させて前記第１金属層の第１領域から第２領域に金属を押し出すことが、前記第１金属層の表面エネルギーを少なくとも５０％減少させ、前記第１金属層にせん断力を適用することを含む、請求項７に記載の方法。
  9. 前記基板は、前記第１金属層の堆積期間に第１のエネルギーレベルの電気バイアスを受け、前記第２金属層の堆積期間に第２のエネルギーレベルの電気バイアスを受け、第２のエネルギーレベルは第１のエネルギーレベルよりも少なくとも３倍高い、請求項８に記載の方法。
  10. 前記第１金属層を堆積すること、および前記第２金属層を堆積することの各々において、前記基板の上表面領域に対して少なくとも６０°の入射角で荷電粒子を基板に誘導することを含む、請求項９に記載の方法。
  11. 上表面領域と、前記上表面領域に側壁部と底面部を有する開口部を有する基板上にコンフォーマル金属層を堆積させる方法であって、
    前記基板を処理チャンバ内の基板支持体上に配置すること、
    １００Ｖ未満の第１の電気バイアスを用いて、前記基板の表面に対して金属イオンを誘導することを含む第１の物理蒸着工程を前記基板に施すことによって、前記基板上に、前記開口部の側壁部の上部にある第１領域と前記開口部の側壁部上および底面部上にあり前記第１領域より薄い第２領域を有する第１金属層を堆積すること、
    少なくとも２５０Ｖの第２の電気バイアスを用いて、前記基板の表面に向けて金属イオンを誘導することを含む第２の物理蒸着工程を前記基板に施すことを含み、
    前記第２の物理蒸着工程が、
    前記基板上に第２金属層を堆積させること、
    前記第１金属層に金属イオンで照射して、前記開口部の底面部の第１金属層から材料を放出させ、前記放出された材料を前記側壁部に再配置すること、
    前記第１金属層にイオンを衝突させて、前記側壁部の上部の第１領域から前記側壁部の第２領域へ前記材料を押し出すこと、を含む方法。
  12. 前記第２金属層を前記基板上に堆積させることが、前記第１金属層の表面エネルギーを少なくとも５０％低下させることを含む、請求項４または１１に記載の方法。
  13. 前記第１金属層の表面エネルギーを少なくとも５０％低下させることをさらに含み、前記第１の電気バイアスは１５０ワット以下の電力を印加し、前記第２の電気バイアスは６００ワット以上の電力を印加する、請求項１１に記載の方法。
  14. 前記第２物理蒸着工程の間、基板温度が２００℃未満に制御される、請求項１３に記載の方法。
  15. 前記第２金属層の堆積終了前に前記材料の放出が始まり、前記材料の放出が終わる前に前記第１金属層の衝突が始まる、請求項１１に記載の方法。
JP2011533256A 2008-10-22 2009-10-19 強化された銅のイオン化を伴うｐｖｄ銅シードオーバーハング再スパッタ Expired - Fee Related JP5701214B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/256,428 US20100096253A1 (en) 2008-10-22 2008-10-22 Pvd cu seed overhang re-sputtering with enhanced cu ionization
US12/256,428 2008-10-22
PCT/US2009/061184 WO2010048094A2 (en) 2008-10-22 2009-10-19 Pvd cu seed overhang re-sputtering with enhanced cu ionization

Publications (2)

Publication Number Publication Date
JP2012506638A JP2012506638A (ja) 2012-03-15
JP5701214B2 true JP5701214B2 (ja) 2015-04-15

Family

ID=42107773

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011533256A Expired - Fee Related JP5701214B2 (ja) 2008-10-22 2009-10-19 強化された銅のイオン化を伴うｐｖｄ銅シードオーバーハング再スパッタ

Country Status (5)

Country Link
US (1) US20100096253A1 (ja)
JP (1) JP5701214B2 (ja)
KR (2) KR101867531B1 (ja)
CN (1) CN102197457B (ja)
WO (1) WO2010048094A2 (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5612830B2 (ja) * 2009-05-18 2014-10-22 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US20110101534A1 (en) * 2009-11-04 2011-05-05 International Business Machines Corporation Automated short length wire shape strapping and methods of fabricting the same
CN102290370A (zh) * 2010-06-21 2011-12-21 无锡华润上华半导体有限公司 导电插塞的制作方法
US9330939B2 (en) * 2012-03-28 2016-05-03 Applied Materials, Inc. Method of enabling seamless cobalt gap-fill
US9076823B2 (en) 2013-09-11 2015-07-07 Taiwan Semiconductor Manufacturing Company, Ltd. Bi-layer metal deposition in silicide formation
US9831074B2 (en) 2013-10-24 2017-11-28 Applied Materials, Inc. Bipolar collimator utilized in a physical vapor deposition chamber
US9528185B2 (en) 2014-08-22 2016-12-27 Applied Materials, Inc. Plasma uniformity control by arrays of unit cell plasmas
CN110073463B (zh) * 2016-11-18 2022-05-24 应用材料公司 用于在物理气相沉积腔室中的准直器
CN107978558A (zh) * 2017-11-23 2018-05-01 长江存储科技有限责任公司 导通孔的铜填充工艺
TWI835950B (zh) * 2018-12-17 2024-03-21 美商應用材料股份有限公司 用於封裝的pvd定向沉積
US20210020484A1 (en) * 2019-07-15 2021-01-21 Applied Materials, Inc. Aperture design for uniformity control in selective physical vapor deposition

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4756810A (en) * 1986-12-04 1988-07-12 Machine Technology, Inc. Deposition and planarizing methods and apparatus
EP0440377B1 (en) * 1990-01-29 1998-03-18 Varian Associates, Inc. Collimated deposition apparatus and method
US5478455A (en) * 1993-09-17 1995-12-26 Varian Associates, Inc. Method for controlling a collimated sputtering source
US5639357A (en) * 1994-05-12 1997-06-17 Applied Materials Synchronous modulation bias sputter method and apparatus for complete planarization of metal films
JPH11509049A (ja) * 1996-04-26 1999-08-03 ソニー株式会社 高アスペクト比を有するコンタクトホールに平坦な配線膜及びプラグを形成する改善された成膜装置及び成膜方法
KR20010032498A (ko) * 1997-11-26 2001-04-25 조셉 제이. 스위니 손상없는 스컵쳐 코팅 증착
US6077779A (en) * 1998-05-22 2000-06-20 Taiwan Semiconductor Manufacturing Company Multi-step deposition to improve the conformality of ionized PVD films
US6100200A (en) * 1998-12-21 2000-08-08 Advanced Technology Materials, Inc. Sputtering process for the conformal deposition of a metallization or insulating layer
JP4021601B2 (ja) * 1999-10-29 2007-12-12 株式会社東芝 スパッタ装置および成膜方法
US6969448B1 (en) * 1999-12-30 2005-11-29 Cypress Semiconductor Corp. Method for forming a metallization structure in an integrated circuit
WO2002069016A2 (en) * 2001-02-28 2002-09-06 Lightwave Microsystems Corporation Microfluid control for waveguide optical switches, variable attenuators, and other optical devices
US6730605B2 (en) * 2001-04-12 2004-05-04 Tokyo Electron Limited Redistribution of copper deposited films
KR100878103B1 (ko) * 2001-05-04 2009-01-14 도쿄엘렉트론가부시키가이샤 순차적 증착 및 에칭에 의한 이온화된 ｐｖｄ
JP2005504885A (ja) * 2001-07-25 2005-02-17 アプライド　マテリアルズ　インコーポレイテッド 新規なスパッタ堆積方法を使用したバリア形成
US7901545B2 (en) * 2004-03-26 2011-03-08 Tokyo Electron Limited Ionized physical vapor deposition (iPVD) process
US20040127014A1 (en) * 2002-12-30 2004-07-01 Cheng-Lin Huang Method of improving a barrier layer in a via or contact opening
US7294574B2 (en) * 2004-08-09 2007-11-13 Applied Materials, Inc. Sputter deposition and etching of metallization seed layer for overhang and sidewall improvement
US20080190760A1 (en) * 2007-02-08 2008-08-14 Applied Materials, Inc. Resputtered copper seed layer
JP2007197840A (ja) * 2007-04-06 2007-08-09 Canon Anelva Corp イオン化スパッタ装置

Also Published As

Publication number Publication date
CN102197457A (zh) 2011-09-21
US20100096253A1 (en) 2010-04-22
WO2010048094A2 (en) 2010-04-29
WO2010048094A3 (en) 2010-07-22
KR20170076817A (ko) 2017-07-04
CN102197457B (zh) 2016-05-18
KR20110089149A (ko) 2011-08-04
KR101867531B1 (ko) 2018-06-15
JP2012506638A (ja) 2012-03-15

Similar Documents

Publication Publication Date Title
JP5701214B2 (ja) 強化された銅のイオン化を伴うｐｖｄ銅シードオーバーハング再スパッタ
TWI761889B (zh) 用於pvd濺射腔室的可偏壓通量優化器/準直器
JP6896754B2 (ja) 物理的気相堆積プロセスにおけるイオン分画を制御するための方法および装置
JP6959863B2 (ja) 基板処理チャンバで使用するためのコリメータ
TWI663276B (zh) 形成含碳層的方法
TWI650437B (zh) 用於物理氣相沉積腔室之雙極準直器
JP5305571B2 (ja) プラズマ処理方法および装置におけるセグメント化されてバイアスされる周縁電極
Rossnagel Sputter deposition for semiconductor manufacturing
JP4429605B2 (ja) シーケンシャルな堆積及びエッチングを備えたイオン化ｐｖｄ方法及び装置
JP2020507675A (ja) 堆積、注入、及び処理のための、複数の反応ガス、高バイアス電力、並びに高電力インパルス源によるｐｖｄチャンバの拡張
JP2004526868A5 (ja)
JP2011524471A (ja) 均一蒸着のための装置及び方法
US20030015421A1 (en) Collimated sputtering of cobalt
JPH1174225A (ja) 高密度プラズマを有する持続セルフスパッタリングリアクタ
JPH07335552A (ja) 処理装置
JP2017525856A (ja) 改善された金属イオン濾過方法および装置
TWI573883B (zh) 物理氣相沉積系統與應用其之物理氣相沉積方法
KR20140001203A (ko) 고 종횡비 피쳐들 내에 금속을 증착하기 위한 방법들
US8016985B2 (en) Magnetron sputtering apparatus and method for manufacturing semiconductor device
TW202316543A (zh) 物理氣相沉積系統
TW201016875A (en) Confining magnets in sputtering chamber
JPH10298750A (ja) スパッタリング装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120928

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140129

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140212

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20140508

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20140515

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140718

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150120

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150217

R150 Certificate of patent or registration of utility model

Ref document number: 5701214

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees