KR101867531B1 - 강화된 구리 이온화를 이용한 ｐｖｄ 구리 시드 오버행 재-스퍼터링 - Google Patents

강화된 구리 이온화를 이용한 ｐｖｄ 구리 시드 오버행 재-스퍼터링 Download PDF

Info

Publication number
KR101867531B1
KR101867531B1 KR1020177017595A KR20177017595A KR101867531B1 KR 101867531 B1 KR101867531 B1 KR 101867531B1 KR 1020177017595 A KR1020177017595 A KR 1020177017595A KR 20177017595 A KR20177017595 A KR 20177017595A KR 101867531 B1 KR101867531 B1 KR 101867531B1
Authority
KR
South Korea
Prior art keywords
metal layer
substrate
depositing
region
field region
Prior art date
Application number
KR1020177017595A
Other languages
English (en)
Other versions
KR20170076817A (ko
Inventor
용 카오
시안민 탕
티자-징 궁
프라브람 고팔라자
Original Assignee
어플라이드 머티어리얼스, 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 어플라이드 머티어리얼스, 인코포레이티드 filed Critical 어플라이드 머티어리얼스, 인코포레이티드
Publication of KR20170076817A publication Critical patent/KR20170076817A/ko
Application granted granted Critical
Publication of KR101867531B1 publication Critical patent/KR101867531B1/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/14—Metallic material, boron or silicon
    • C23C14/18—Metallic material, boron or silicon on other inorganic substrates
    • C23C14/185—Metallic material, boron or silicon on other inorganic substrates by cathodic sputtering
    • H01L21/203—
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/04—Coating on selected surface areas, e.g. using masks
    • C23C14/046—Coating cavities or hollow spaces, e.g. interior of tubes; Infiltration of porous substrates
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/58—After-treatment
    • C23C14/5826—Treatment with charged particles
    • C23C14/5833—Ion beam bombardment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02266—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by physical ablation of a target, e.g. sputtering, reactive sputtering, physical vapour deposition or pulsed laser deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/2855—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by physical means, e.g. sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76865—Selective removal of parts of the layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76883—Post-treatment or after-treatment of the conductive material

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Physical Vapour Deposition (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

패터닝된 기판 상에 금속을 증착하는 방법 및 장치가 제공된다. 금속층은 제1 에너지를 가지는 물리 기상 증착 프로세스로 형성된다. 제2 물리 기상 증착 프로세스는 제2 에너지를 이용하여 금속층 상에 수행되며, 상기 증착은 실질적으로 등각인 금속층을 기판 상에 형성하기 위해 취성 및 가소성 표면 변형 프로세스를 이용하여 상호작용한다.

Description

강화된 구리 이온화를 이용한 ＰＶＤ 구리 시드 오버행 재-스퍼터링{ＰＶＤ CU SEED OVERHANG RE-SPUTTERING WITH ENHANCED CU IONIZATION}
본 발명의 실시예들은 기판을 프로세싱하기 위한 방법 및 장치에 관한 것이다. 보다 상세하게는, 본 발명의 실시예들은 패터닝된 기판 상에 금속층을 증착하기 위한 방법 및 장치에 관한 것이다.
물리 기상 증착법(PVD)으로서 또한 알려져 있는 스퍼터링은, 집적 회로에서 금속성 피쳐를 형성하는 중요한 방법이다. 스퍼터링은 기판 상의 층에 물질을 증착한다. "타겟"은 전기장에 의해 강하게 가속된 이온들에 의해 충격을 받는다. 이러한 충격은 타겟으로부터 물질을 방출시키며, 상기 물질은 이후에 기판 상에 증착된다.
스퍼터링은 원래 평면 상에 물질을 증착하는데 이용되었으나, 보다 최근에는 기판 상에 형성된 트렌치 또는 비아에 물질을 증착시키도록 구성되어 왔다. 유전층은 대체로 전도성층 또는 피쳐 위에 형성되며 비아 또는 트렌치의 바닥에 전도성 피쳐를 노출하도록 패터닝된다. 배리어층은 대체로 층 사이의 내부 확산을 방지하기 위하여 증착되고, 이후에 금속이 트렌치 내로 스퍼터링된다.
스퍼터링은 필수적으로 자연 방탄성(ballistic)이다. 빠르게-움직이는 이온은 타겟으로 급속히 움직이면서 타겟 표면으로부터 입자를 스프레이 시킨다. 입자는 전하 이동 메커니즘을 통해 입사 이온과 상호 작용에 의해 하전될 수 있거나(charged), 공간 내에 존재하는 임의의 전기장과의 상호 작용을 통하여 하전될 수 있거나, 또는 하전되지 않은 채로 남을 수 있다. 종래 기술인 도 1에서 개략적으로 도시되는 바와 같이, 증착은 대체로 필드 영역(field region) 상에서 그리고 트렌치 측벽의 상부 근처에서 더 빠르게 일어난다. 패터닝된 유전체(12)를 구비한 기판(10)은 층(14)을 증착시키기 위해 스퍼터링되었다. 증착은 측벽(16)의 상부 근처 및 필드 영역(18) 상에서 더 빠르게 일어났다. 이는 방출된 입자가, 기판 표면과 대체로 직교하는 방향으로 이동하기보다 모든 방향으로 이동하고, 대체로 트렌치 내로 깊게 관통하기 이전에 기판 표면을 접촉하기 때문에 발생한다.
기판 표면을 접촉하기 이전에 트렌치 내로 이동하도록 입자를 고취시키기(encourage) 위해, 입자는 기판에 인가되는 전기 바이어스 하에서 이온화되고 가속될 수 있다. 가속된 이온은 기판의 표면과 직교하는 방향으로 더 균일하게 이동한다. 이온들이 기판의 표면으로 접근할 때에, 이온들의 운동량은 이온들을 트렌치 내로 운반시키며, 그 결과 전기 바이어스의 영향 하에 이온들은 트렌치 측벽을 향해 편향된다. 그럼에도, 트렌치 내로의 보다 깊은 침투는 측벽 상부 근처의 "오버행(overhang)"의 효과를 감소시키나, 완전히 제거하지는 못한다.
오버행은 그 내에 홀 또는 보이드(void)를 구비한 금속 플러그를 야기할 수 있다. 증착 프로세스가 너무 오래 수행된다면, 두 개의 오버행 부분은 트렌치 위로 함께 성장하여 임의의 추가적인 증착에 대해 트렌치를 차단하고 홀을 형성시킨다. 이러한 홀은 전도성이 아니며, 형성된 피쳐의 전기 전도성을 심각하게 감소시킨다. 반도체 기판 상에 형성된 디바이스가 더 작아질수록, 기판 층에 형성되는 트렌치 및 비아의 높이 대 폭의 비율, 즉 종횡비는 더 커진다. 더 높은 종횡비 구조는 보이드 없이 채우기 더 어렵다. 따라서, 스퍼터링 프로세스에서 점점 복잡해지고 있는 오버행 관리 문제를 해결하려는 시도가 계속되고 있다.
본 발명의 실시예들은 필드 영역 내에 형성된 개구부를 구비하는 기판을 처리하는 방법을 제공하며, 상기 방법은 기판 상에 제1 금속층을 증착하는 단계, 기판 상에 제2 금속층을 증착하는 단계, 상기 제1 금속층으로 하여금 취성 표면 변형 프로세스를 받게 하는 단계, 및 상기 제1 금속층으로 하여금 가소성 표면 변형 프로세스를 받게하는 단계를 포함한다.
다른 실시예들은 기판의 필드 영역 내에 형성된 개구부 내에 등각 금속층을 증착하는 방법을 제공하며, 상기 방법은 처리 챔버 내의 기판 지지부 상에 기판을 배치하는 단계, 물리 기상 증착 프로세스로 상기 기판 상에 두꺼운 영역 및 얇은 영역을 구비하는 제1 금속층을 증착하는 단계, 물리 기상 증착 프로세스로 상기 제1 금속층 위에 제2 금속층을 증착하는 단계, 및 제2 금속층을 증착하는 동안 동시에 상기 제1 금속층으로부터 물질을 방출하고, 상기 방출된 물질을 상기 제2 금속층에 재증착하며, 상기 제1 금속층의 두꺼운 영역으로부터 상기 제1 금속층의 얇은 영역으로 금속을 푸싱하는 단계를 포함한다.
다른 실시예들은 필드 영역 및 상기 필드 영역 내의 바닥 부분과 측벽을 갖는 개구부를 구비하는 기판 상에 등각 금속층을 증착하는 방법을 제공하며, 상기 방법은 프로세스 챔버 내의 기판 지지부 상에 상기 기판을 배치하는 단계; 약 100 V보다 작은 제1 전기 바이어스를 이용하여 금속 이온을 기판의 표면으로 지향시키는 단계 및 상기 기판 상에 제1 금속층을 증착하는 단계 ― 상기 제1 금속층은 상기 개구부의 바닥 부분 및 측벽의 상부에 두꺼운 영역을 구비하고 상기 개구부의 측벽에 얇은 영역을 구비함 ― 를 포함하는 제1 물리 기상 증착 프로세스에 상기 기판을 노출시키는 단계; 및 적어도 250 V의 제2 전기 바이어스를 이용하여 금속 이온을 상기 기판의 표면으로 지향시키는 단계, 상기 기판 상에 제2 금속층을 증착하는 단계, 상기 제1 금속층에 금속 이온으로 충격을 가함으로써 상기 개구부의 바닥 부분에서 제1 금속층으로부터 물질을 몰아내고, 상기 몰아낸 물질을 재배치하는 단계, 및 상기 측벽 상부의 두꺼운 영역으로부터 상기 측벽 상의 얇은 영역으로 물질을 이동시키는 단계를 포함하는 제2 물리 기상 증착 프로세스에 상기 기판을 노출시키는 단계를 포함한다. 상기 실시예들은 상기 제1 금속층의 표면 에너지를 적어도 50%만큼 감소시키는 단계를 더 포함한다. 상기 실시예들은 상기 제1 금속층의 표면 에너지를 적어도 50%만큼 감소시키는 단계를 더 포함하며, 상기 제1 전기 바이어스가 150 와트 이하의 전력 레벨로 인가되고, 상기 제2 전기 바이어스가 600 와트 이상의 전력 레벨로 인가된다. 상기 실시예들에 있어서 상기 제2 물리 기상 증착 프로세스 동안 기판 온도는 200℃ 미만에서 제어된다.
위에서-언급된 본 발명의 특징이 상세히 이해될 수 있도록 하기 위하여, 위에서 간략히 요약된 본 발명의 더욱 구체적인 설명이 실시예를 참조하여 이루어질 수 있으며, 이들 실시예 중 일부는 첨부된 도면에 도시되어 있다. 그러나, 첨부된 도면은 단지 본 발명의 전형적인 실시예를 도시할 뿐이며, 따라서 본 발명은 균등한 다른 효과적인 실시예에 대해서도 허용하고 있으므로 본 발명의 범위를 제한하는 것으로 간주하여서는 아니 됨이 주지되어야한다.
도 1은 종래 기술 기판의 개략적인 단면도이다.
도 2a는 본 발명의 일 실시예에 따른 방법을 요약한 흐름도이다.
도 2b 내지 2e는 도 2a의 방법의 다양한 단계에서의 기판의 개략적인 단면도이다.
도 3a는 본 발명의 다른 실시예에 따른 방법을 요약한 흐름도이다.
도 3b 내지 3g는 도 3a의 방법의 다양한 단계에서의 기판의 개략적인 단면도이다.
도 4는 본 발명의 또 다른 실시예에 따른 장치의 단면도이다.
도 5는 도 4의 장치의 일부분의 상세도이다.
도 6은 링 콜리메이터의 일 실시예의 평면도이다.
도 7은 벌집 콜리메이터의 일 실시예의 부분 평면도이다.
도 8a는 기판 지지부의 일 실시예의 단면도이다.
도 8b는 기판 지지부의 다른 실시예의 단면도이다.
이해를 용이하게 하기 위하여, 도면에서 공통적인 동일한 엘리먼트를 가리키기 위하여 가능한 동일한 참조 번호가 사용되었다. 일 실시예에서 개시된 엘리먼트는 특별한 언급 없이 다른 실시예 상에서 유용하게 사용될 수 있음이 고려된다.
본 발명의 실시예들은 대체로 반도체 기판을 프로세싱하기 위한 방법 및 장치를 제공한다. 본 명세서에 개시된 방법 및 장치는 금속 증착 프로세스 또는 물리 기상 증착 프로세스 같은 증착 프로세스를 기판상에 수행하도록 구성될 수 있다. 대체로, 본 명세서에서 이용될 때 용어 "기판"은, 전기를 전도할 능력을 제공하도록 변형될 수 있는, 본래 약간의 전기 전도하는 능력 또는 물질을 가지는 임의의 물질로부터 형성될 수 있다. 전형적인 기판 물질은 실리콘(Si) 및 게르마늄(Ge) 같은 반도체뿐만 아니라 반도체 성질을 보이는 다른 화합물을 포함하나, 이에 제한되지는 아니한다. 이러한 반도체 화합물은 대체로 Ⅲ-Ⅴ족 및 Ⅱ-Ⅵ족 화합물을 포함한다. 대표적인 Ⅲ-Ⅴ족 반도체 화합물은 갈륨 비소(GaAs), 인화 갈륨(GaP) 및 질화 갈륨(GaN)을 포함하나, 이에 제한되지는 아니한다. 용어 반도체 기판은 대체로 그 위에 배치되는 증착된 층을 가지는 기판뿐만 아니라 벌크의 반도체 기판을 포함한다. 이를 위하여, 본 발명의 방법에 의해 프로세싱되는 몇몇 반도체 기판에 증착된 층들은 호모에피택셜(homoepitaxial)(예컨대, 실리콘 상의 실리콘) 또는 헤테로에피택셜(heteroepitaxial)(예컨대, 실리콘 상의 GaAs) 성장 중 어느 하나에 의해 형성된다. 예를 들어, 본 발명의 방법은 헤테로에피택셜 방법에 의해 형성된 비소 갈륨 및 질화 갈륨 기판과 함께 이용될 수 있다. 유사하게, 발명된 방법은 박막 트랜지스터(TFTs) 같은 집적 소자를 절연 기판(예컨대, 실리콘-온-절연체[SOI] 기판) 상에 형성된 상대적으로 얇은 결정질의 실리콘층 상에 형성하도록 또한 적용될 수 있다.
다양한 금속이 본 명세서에 개시된 방법 및 장치를 이용하여 증착될 수 있다. 비록 본 명세서에 개시된 방법이 특히 구리를 증착하는데 유용하다 하더라도, 알루미늄, 코발트, 티타늄, 탄탈, 텅스텐, 몰리브덴, 백금, 니켈, 철, 니오브, 팔라듐 및 이들의 조합 또는 합금과 같은 다른 금속도 본 발명의 방법을 이용하여 또한 증착될 수 있다.
도 2a는 본 발명의 일 실시예에 따른 방법(200)을 요약한 흐름도이다. 단계 210에서 기판은 프로세스 챔버 내에 배치된다. 도 2b는 본 명세서에 개시된 방법에 따라 프로세싱될 수 있는 기판의 개략적인 단면 다이어그램이다. 도 2b의 기판은 하부층(250), 및 그 상부의 패터닝된 층(270)을 가진다. 하부층(250)은 전도성 또는 반도체성일 수 있으며, 패터닝된 층(270)은 대체로 유전성 물질일 것이다. 패터닝된 층(270)은 대체로 측벽(254) 및 바닥 부분(256)을 가지는 트렌치 또는 비아, 및 필드 영역(252)을 가진다. 패터닝된 층에서의 개구부는 대체로 약 4:1보다 더 큰 종횡비 같은, 약 1:1 보다 더 큰 종횡비, 예를 들어 약 10:1보다 더 큰 종횡비를 보일 것이다.
대체로, 본 발명의 방법(200)을 위해 이용될 프로세스 챔버는, 이온으로 기판에 충격을 가하는 것에 의해 기판 상에 물질을 증착하도록 구성될 것이다. 이러한 이온 증착 챔버는 몇몇 실시예에서 물리 기상 증착(PVD) 챔버일 수 있다. 예시적인 챔버가 도 4와 관련하여 아래에서 설명된다.
단계 220에서, 제1 금속층이 제1 PVD 프로세스를 이용하여 기판 위에 증착된다. 제1 PVD 프로세스는, 증착될 물질을 가지는 타겟을 제공하는 단계, 및 타겟 부근에 이온 플라즈마를 생성시키는 단계를 포함한다. 이온은 타겟 근처에 구축되는 전자기장에 의해 타겟을 향하여 추진되며, 충돌시 타겟으로부터 물질을 방출시킨다. 방출된 종은 중성 일수도 있으며, 또는 전기적 하전될 수도 있고, 이후에 플라즈마 내의 다른 입자와의 상호작용에 의해 상태가 변화할 수도 있다. 타겟은 기판 상에 증착되고자 하는 임의의 물질을 포함할 수 있다. 일 실시예에서, 타겟은 구리이다. 다른 실시예에서, 타겟은, 알루미늄, 코발트, 티타늄, 탄탈, 텅스텐, 몰리브덴, 백금, 니켈, 철, 니오브, 팔라듐 및 이들의 조합 같은 다른 금속일 수 있다.
기판과 타겟 사이에서 가스를 이온화시키도록, 그리고 타겟을 향하여 이온을 추진시키도록, 전기적 바이어스가 타겟 또는 기판에 인가된다. 바이어스는 DC 또는 RF 전력일 수 있으며, 대체로 약 50 와트 내지 약 1000 와트 사이의 전력 레벨로 인가되는, 약 10 V 내지 약 2400 V 사이일 수 있다. 몇몇 실시예에서, 바이어스 전압은 약 30 V 내지 약 70 V 같은, 약 20 V 내지 약 100 V, 예를 들어 약 50 V일 수 있으며, 바이어스 전력은 약 100 와트 내지 약 200 와트, 예를 들어 약 120 와트일 수 있다. 몇몇 실시예에서, 바이어스는 로우-패스 필터 또는 하이-패스 필터(pass filter)에 의해 변형될 수 있는, RF 전력에 의해 전력이 공급된다. 바이어스는 양 또는 음일 수 있으며, 기판 또는 타겟에 인가될 수 있다.
기판은 대체로 기판 상에 스퍼터링된 물질의 축척(accumulation)을 촉진하도록 선택되는 온도로 유지된다. 몇몇 실시예에서, 기판 온도는 약 0℃ 내지 약 600℃, 예를 들어 약 75℃로 제어된다. 다른 실시예에서, 기판 온도는 5℃보다 더 높을 수 있는데, 예를 들어 약 5℃ 내지 약 600℃, 또는 약 20℃ 내지 약 300℃(이를 테면 약 50℃)일 수 있다. 챔버는 대체로 진공으로 유지된다. 챔버 압력은 약 10 Torr 미만, 예를 들어 약 1 Torr 미만, 또는 약 100 mTorr 미만일 수 있으며, 이를 테면 약 1 mTorr일 수 있다.
몇몇 실시예에서, 기판 상에 증착하는 입자의 정렬(alignment)을 증가시키는 것이 유용할 수 있다. 이는 입자가 기판에 도달하기 위해 이동해야 할 콜리메이터 같은 물리적 정렬 디바이스를 개입시킴으로써 수행될 수 있다. 매우 비스듬한 궤적을 가지는 입자는 기판보다는 콜리메이터를 타격하고 콜리메이터 상에 증착한다. 정렬 디바이스에 의해, 입자는 기판으로의 입사 각도가 제어될 수 있다. 예를 들어, 입자 궤적은 입자가 기판 표면에 의해 정의되는 평면에 대해 약 60˚보다 작은 입사각을 가지지 아니하도록 제어될 수 있다. 몇몇 실시예에서, 제어 각은 약 70°또는 약 80˚같이 훨씬 더 높을 수도 있다. 그러나, 제어 각이 증가할수록, 더 많은 입자가 정렬 디바이스에 의해 필터링되기 때문에, 입자 유동(flux) 및 증착 속도가 감소한다. 예를 들어, 약 60˚ 위로 입사각을 제어하는 물리적 정렬 디바이스의 이용은, 약 10% 내지 약 50%의, 예를 들어 약 30%의 질량 유동(mass flux)의 순수 감소를 야기할 수 있다. 이러한 디바이스를 이용하여, 전형적인 실시예는, 또한 스퍼터링 에너지에 따라, 약 10 μg/cm2·sec 내지 50 μg/cm2·sec 같은, 약 5 μg/cm2·sec 내지 약 100 μg/cm2·sec의, 예를 들어 약 30 μg/cm2·sec의 질량 유동을 달성할 수 있다. 대안적인 실시예에서, PVD에 의해 증착되고 있는 이온의 궤적을 정렬시키기 위한 정전기 수단을 이용하는 것은 유익할 수 있다. 이는 질량 유동 및 증착 속도를 감소시키는 것을 피한다.
도 2c에 도시된 바와 같이, 제1 금속층이 기판 상에 증착된다. 제1 금속층(258)은, 필드 영역(252), 측벽(254), 및 바닥 부분(256)을 커버링하면서, 하부층(250) 및 패터닝된 층(270) 위에 증착된다. 위에서 설명된 바와 같이, 제1 금속층은 오버행 영역(260)을 가지는데, 여기서 제1 금속층은 측벽 영역(264)에서보다 더 두껍다. 입자는 잠식하는(encroaching) 오버행 영역에 의해 형성되는 제한적인 개구부를 관통하는 것이 점점 어려워지며, 증가적으로 필드 영역(252) 상에 증착된다. 결과적으로, 트렌치의 바닥 부분(256)을 커버링하는 제1 금속층(258)의 바닥 부분(262)의 형성은 느리다.
대부분의 실시예에서, 제1 금속층은 하부 기판의 윤곽을 따르는 대체로 굴곡진 표면을 가질 것이다. 오버행 영역 및 바닥 부분은 대개 가장 작은 곡률 반경에 대응한, 최대 굴곡을 가진다. 몇몇 실시예에서, 제1 금속층은 하부 기판에서 형성되는 개구부의 폭보다 더 작은 곡률 반경을 가진다. 몇몇 실시예에서, 곡률 반경은 개구부의 너비의 약 절반보다 더 작을 수 있다. 다른 실시예에서, 표면의 굴곡은, 하부 기판에서의 개구부의 상부 근처에서 하나 이상의 실질적으로 각진 피쳐를 형성하면서, 개구부의 상부 부근에서 급변할 수 있다. 이러한 실시예에서, 필드 영역을 커버링하는 제1 금속층의 일부분은 캡핑(capping) 부분을 포함한다. 하나 이상의 실질적으로 각진 피쳐는 측벽 영역이 필드 영역과 만나는 개구부의 상부 코너 바로 위에서 가장 얇을 것이다.
단계 230에서 제2 금속층이 기판 상에 증착된다. 제2 금속층은 제1 금속층과 동일하거나 상이한 조성을 가질 수 있다. 몇몇 실시예에서, 제1 금속층(258)의 표면의 변형을 포함하는 증착 프로세스를 지원하도록, 바이어스 에너지는 증가된다. 바이어스 에너지는 약 800 와트 내지 약 3000 와트 같은, 약 500 와트 내지 약 5000 와트로, 예를 들어 약 1000 와트로 증가될 수 있다. 바이어스 전압은 또한 약 200 V 내지 약 1000 V 같은, 약 100 V 내지 약 2500 V로, 예를 들어 약 350 V로 증가될 수 있다. 몇몇 실시예에서, 제2 증착 프로세스는 RF 바이어스 및 DC 바이어스를 타겟 또는 기판에 인가하는 단계를 포함한다. RF 및 DC 바이어스는 각각 제2 증착 프로세스를 위하여 위에서 개시된 임의의 전력 레벨로 인가될 수 있다.
제2 증착 프로세스의 더 높은 바이어스 에너지는 기판 및 그 위의 배치된 증착 금속층에 더 많은 에너지를 가한다. 이러한 에너지는 취성(brittle) 프로세스 및 가소성(plastic) 프로세스를 통하여 증착 금속층의 표면 변형을 야기한다. 제1 금속층에 증착된 금속에는, 제2 금속층에 표면 변형 프로세스가 가해질 수 있는 시점에, 즉 제2 금속층이 성장할 때까지(developed), 표면 변형 프로세스가 가해질 수 있다. 취성 표면 변형 프로세스에서, 증가된 바이어스에 의해 가속된 이온은 증착 금속층의 표면에 가해지며, 증착 금속층의 표면으로부터 물질을 방출시킨다. 방출된 물질은 증착 금속층의 표면 상의 임의의 장소에 재증착된다. 가소성 표면 변형 프로세스에서, 증착 금속층의 원자는 표면을 떠나는 일 없이 일 영역으로부터 다른 영역으로 증착 금속층의 표면을 따라 푸싱된다.
도 2d는 위에서 설명된 제2 증착 프로세스가 수행되고 있는 기판을 개략적으로 도시한다. 이온(266)은 증착 금속층(258)의 표면에 충격을 준다. 콜리메이터, 또는 정전기적 정렬 수단과 같은 물리적 정렬 디바이스의 이용으로 인해, 이온(266)은 기판 표면으로 향해 배향된 방향성 궤적을 가지며, 따라서 패터닝된 층(270) 내에 형성되는 개구부로 이동한다. 이온 중 일부는 증착 금속층의 바닥 부분(262)에 충돌하고, 일부는 측벽 부분(264)에 충돌하며, 일부는 오버행 부분(260)에 충돌한다. 충돌 에너지로 인해, 몇몇 물질은 증착 금속층(258)으로부터, 예를 들어 증착 금속층의 바닥 부분(262)으로부터 방출되며, 그리고 증착 금속층 상에, 예를 들어 측벽 부분(264) 상에 재-증착한다. 일부는 또한 증착 금속층의 표면을 따라, 예를 들어 오버행 부분(260)에서 측벽 부분(264)으로 물질을 푸싱한다.
이러한 표면 변형 프로세스가 표면 상의 금속층의 두께를 평준화하도록 단계 240에서 적용된다. 위에서 설명된 실질적으로 각진 피쳐 또는 프로파일을 특징으로 하는 실시예에서, 제2 증착 프로세스 동안에 금속 이온의 증착은 개구부의 상부 코너 근처에 증착 금속층의 두께를 증가시킨다. 표면 변형 프로세스는 층의 더 두꺼운 부분으로부터 더 얇은 부분으로 증착된 물질을 이동시킨다. 도 2e는 표면 변형 프로세스(240)가 수행된 기판을 도시하고 있다. 상호작용 증착 및 표면 변형 프로세스(230, 240)에 의해 증착 금속층(258)은 실질적으로 등각인 프로파일을 가진다.
도 3a는 본 발명의 다른 실시예의 따른 방법(300)을 요약한 흐름도이다. 단계 302에서, 프로세싱될 기판은 프로세스 챔버 내의 기판 지지부 상에 배치된다. 예시적인 기판이 도 3b에 도시된다. 기판은 하부층(350) 및 패터닝된 층(380)을 가진다. 패터닝된 층은 일반적으로 측벽(354) 및 바닥 부분(356)을 가진 개구부와 함께 필드 영역(352)을 구비한다. 몇몇 실시예에서, 바닥 부분(356)은 하부층(350)의 일부분을 노출할 수 있다. 많은 실시예에서, 하부층(350)은 전도성 또는 반전도성일 수 있고, 반면에 패터닝된 층(380)은 절연성 또는 유전성이다. 따라서, 개구부는 하부층(350)의 전도성 또는 반전도성 물질을 노출할 수 있다.
단계 304에서, 제1 PVD 프로세스에서 제1 에너지를 가지는 금속 이온으로 기판에 충격을 가한다. 도 3c는 단계 304의 프로세스가 수행된 도 3b의 기판을 도시한다. 위에서 설명된 바와 같이, 금속 이온(358)은 물리적 또는 정전기 정렬 수단을 이용하여 기판으로 지향되며, 기판 표면에 충돌한다. 금속 이온 궤적의 높은 방향성으로 인해, 대부분의 충돌은 필드 영역(352), 측벽(354)의 상부 부분, 및 개구부의 바닥 부분(356) 상에서 일어난다. 단계 306에서, 제1 금속층은 기판 상에 증착된다. 도 3d는 필드 영역(352), 측벽(354) 및 개구부의 바닥 부분(356)을 커버하는 기판 상에 증착되는 제1 금속층(360)을 도시한다. 필드 영역(352) 및 측벽(354)의 상부 부분 상에 우선적인 증착으로 인해, 제1 금속층(360)의 오버행 부분(362)이 형성된다. 오버행 부분(362)은 개구부로의 이온 유동을 감소시키면서, 개구부를 좁힌다. 이온의 방향성으로 인해, 이 같이 감소된 유동은 증착 금속층의 두꺼운 영역과 얇은 영역을 야기하면서, 개구부의 바닥 부분(356) 상에의 증착보다 측벽(354) 상에의 증착에 영향을 준다.
도 2a 내지 2e와 관련하여 위에서 설명된 실시예와 유사하게, 제1 금속층(360)은 하부 기판의 윤곽을 따르는 굴곡진 표면 또는 프로파일을 대체로 가질 것이다. 표면의 굴곡은, 개구부 상부 근처에서 실질적으로 각진 피쳐를 가지는 실시예를 포함하는 도 2a 내지 2e의 실시예의 그것과 유사한 특성을 가질 것이다.
단계 308에서, 제2 PVD 프로세스에서 제2 에너지를 가지는 금속 이온으로 제1 금속층에 충격을 가한다. 금속층의 표면상에서의 금속 원자의 가소성 유동을 지지하기 위해, 제2 에너지는 바람직하게는 제1 금속층의 표면 에너지를 감소시키도록 선택될 것이다. 몇몇 실시예에서, 제2 에너지는 금속층의 표면에서 원자의 결합 에너지를 감소시킬 것이다. 다른 실시예에서, 제2 에너지는 표면의 격자(lattice) 에너지를 감소시킬 것이다. 대부분의 실시예에서, 금속층의 표면상에서의 금속 원자의 가소성 유동을 지지하기 위해, 제2 에너지는, 제1 금속층 및 제2 증착 프로세스 동안 증착되는 층의 온도를 조정할 것이다. 몇몇 실시예에서, 제2 증착 프로세스 동안에 금속층의 온도는, 예컨대 약 50℃ 내지 약 200℃, 또는 약 80℃ 내지 약 180℃ 같은, 약 50℃ 위인, 예를 들어 약 150℃일 것이다. 금속이 응집하기 시작하는 온도에 기판이 도달하는 것을 방지하도록 열적 제어가 사용될 수 있다. 예를 들어, 열적으로 제어된 기판 지지부가 기판에 열적 유동을 가하는데 이용될 수 있다. 도 3e는 단계 308의 제2 증착 프로세스가 수행되는 기판을 도시하고 있다. 이온(368)은 기판 상에 증착되는 금속층(360)에 충격을 가하여, 표면상에 증착하고 원하는 온도를 달성하기 위하여 에너지를 가한다.
단계 310에서, 이온은, 증착 금속층에 충돌하여 취성 표면 변형 프로세스에서 증착 금속층으로부터 물질을 몰아내고(dislodge) 재 위치시킨다. 취성 표면 변형 프로세스는 충돌 시에 표면으로부터의 입자의 물리적 분리에 특징이 있다. 도 3f는 단계 310의 프로세스가 수행되는 기판의 일부분의 상세도이다. 일반적인 이온(368)은 증착 금속층(360)의 오버행 부분들(362) 사이의 좁은 개구부를 통해 침투했고, 증착 금속층(360)의 바닥 부분(366)에 충돌한다. 충돌 에너지는 물질(370)의 입자가 표면으로부터 방출되도록 한다. 방출된 입자(370)는 증착 금속층(360)의 바닥 부분(366)으로부터 떨어진 궤적(372)을 이동하며, 증착 금속층(360)의 측벽 부분(364)상에 재-증착한다. 대체로 약 100 eV보다 더 큰 에너지를 가지는 입자는 금속층(360)으로부터 입자를 몰아낼 수 있다. 몇몇 실시예에서, 입사한 입자는, 약 300 eV 내지 약 700 eV 같은, 약 100 eV 내지 약 1000 eV의, 예를 들어 약 500 eV의 에너지를 가진다. 내몰린 입자의 통계적인 출구각(exit angle)으로 인하여, 내몰린 입자의 궤적은 개구부 내의 가스 밀도를 더 높이 증가시키면서, 그리고 내몰린 입자가 전하를 획득한 경우에는 정전기 효과를 증가시키면서, 대체로 금속층(360)의 측벽 부분(364)을 향하는 경향이 있다.
단계 312에서, 가소성 표면 변형 프로세스에서 표면을 따라 두꺼운 영역에서 얇은 영역으로 물질을 푸싱하면서, 이온은 증착 금속층에 충돌한다. 가소성 표면 변형 프로세스는 입자가 표면으로부터 물리적으로 분리되는 일 없이 표면상의 입자들의 위치로부터 내몰려지고 표면상의 다른 위치로 이동되는 것을 특징으로 한다. 표면에 입자를 유지시키는 결합은 늘어지고(stretch), 일부는 깨어지나, 입자는 결코 완전하게 표면으로부터 결합 해제되지 아니한다. 도 3c는 단계 312의 프로세스를 경험한 기판의 일부분의 상세도이다. 일반적인 이온(368)은 아마도 오버행 부분(362)에 부딪히면서(impinge), 금속층(360)의 두꺼운 영역에 충돌한다. 높은 입사각과 낮은 에너지에서는 이온(368)이 금속층(360)의 표면에 단지 증착될 것이나, 입사각이 낮고 에너지가 충분히 높다면 이온(368)의 운동량은 표면에서의 입자(374)와 같은 하나 이상의 입자로 전이하고 입자들을 그들의 위치로부터 몰아낼 것이다. 가소성 표면 변형 프로세스에서, 입자(374)는 금속층(360)의 표면으로부터 방출되지 아니하나, 궤적(376)에 의해 도시된 바와 같이, 표면과 접촉을 유지하면서 표면을 따라 이동한다. 많은 이러한 입자가 금속층(360)의 측벽 부분(364) 부근에서 두꺼운 영역으로부터 얇은 영역으로 푸싱될 것이다. 몇몇 입자는 표면에서 원자를 통해 푸싱하면서 오직 표면과 평행한 움직임을 경험할 것이나, 반면에 몇몇 입자는 표면과 직각을 이루는 움직임을 또한 경험할 것이다. 직각 움직임을 경험하는 입자는 아마도 핵 위치 또는 새로운 표면층을 형성하면서, 그리고 아마도 다른 위치에 있는 표면층으로 다시 싱킹(sinking)하면서, 금속 매트릭스 내의 그들의 위치를 비울 수 있고 표면 원자의 상부의 위치로 이동할 수 있다. 다른 입자들은 표면과 더 가까운 층의 융기(uplift)를 야기하면서, 표면 아래로 이동할 수 있다. 단계 308의 증착의 상호 작용, 단계 310의 취성 표면 변형 및 단계 312의 가소성 표면 변형은 기판 위에 형성된 실질적으로 등각인 금속층을 야기하면서, 금속층(360)의 두께의 평준화를 생성한다. 측벽 영역과 필드 영역이 만나는 개구부 상부 부근의 하나 이상의 실질적으로 각진 피쳐를 특징으로 하는 실시예에서, 증착 금속층의 두께는, 제2 증착 프로세스 동안 금속 이온이 증착됨에 따라 개구부의 상부 코너 부근에서 성장할 것이다.
도 2a 및 도 3a의 방법(200, 300)은 기판 표면에 충격을 가하는 이온의 맥락에서 기술되었으나, 중성 입자 또한 유익하게 이용될 수 있음이 주지되어야 한다. 또한, 취성 표면 변형 프로세스에 의한 증착하고 몰아내고, 그리고 가소성 표면 변형 프로세스에 의한 이동시키는 프로세스는 공동으로, 동시에 또는 독립적으로 진행될 수 있음이 주지되어야 한다. 몇몇 실시예에서, 제2 증착 프로세스는 취성 또는 가소성 표면 변형 프로세스 중 어느 하나 이전에 시작하며, 취성 표면 변형 프로세스는 가소성 표면 변형 프로세스가 시작하기 이전에 시작한다. 다른 실시예에서, 두 개의 표면 변형 프로세스는 대략 같은 시기에 시작할 수 있다. 몇몇 실시예에서, 세 개의 프로세스는 공동으로 또는 동시에 진행될 수 있으나, 다른 시기에 시작할 수도 있다. 취성 표면 변형 프로세스는 제2 증착 프로세스가 종료하기 이전에 시작할 수 있고, 가소성 표면 변형 프로세스는 취성 표면 변형 프로세스가 종료하기 이전에 시작할 수 있다.
도 4는 PVD 챔버(436)의 일 실시예를 도시하고 있다. 적절한 PVD 챔버의 예는 ALPS® 플러스 및 SIP ENCORETM PVD 프로세스 챔버이며, 두 개 모두 California Santa Clara의 Applied Materials, Inc.로부터 상업적으로 이용 가능하다.
대체로, PVD 챔버(436)는, 타겟(442) 같은 스퍼터링 소스, 및 도시된 바와 같은 챔버 벽 또는 접지된 실드일 수 있는, 접지된 엔클로저(enclosure) 벽(450) 내에 위치되며, 그 위에 반도체 기판(454)을 수용하기 위한 기판 지지부(452)를 포함한다. 기판 지지부(452)는 도 4의 실시예에서 페데스탈로서 도시되고 있으나, 다른 실시예에서, 에지 링 또는 핀 같은 기판 지지부의 다른 형태가 이용될 수 있다.
챔버(436)는, 오링(O-ring)(도시되지 않음)에 의해, 유전성 절연체(446)를 통하여 접지된 전도성 알루미늄 어댑터(444)로 밀봉되고 지지되는 타겟(442)을 포함한다. 타겟(442)은 스퍼터링 동안 기판(454) 표면 상에 증착될 물질을 포함하며, 금속 실리사이드층 또는 전도성 피쳐를 형성할 때 이용되는 구리, 알루미늄, 코발트, 티타늄, 탄탈, 텅스텐, 몰리브덴, 백금, 니켈, 철, 니오브, 팔라듐 및 이들의 조합을 포함할 수 있다. 타겟(442)은 금속성 표면층과 보다 가동적인(workable) 금속으로 구성된 백킹 플레이트의 결합 합성물을 포함할 수도 있다.
기판 지지부(452)는 타겟(442)의 주요면에 대향하는 평면에서 스퍼터링 코팅될 기판(454)을 지지한다. 기판 지지부(452)와 같은 기판 지지부는, 타겟(442)의 스퍼터링 표면에 대체로 평행하게 배치되는 평면의 기판-수용 표면을 가진다. 기판(454)이 챔버(436)의 하부 부분에서 로드락 밸브(도시되지 않음)를 통해 기판 지지부(452) 상으로 이송될 수 있도록 그리고 그 이후에 증착 위치로 상승될 수 있도록, 기판 지지부(452)는 바닥 챔버벽(460)에 연결되는 벨로우즈(458)를 통해 수직으로 이동 가능하다. 프로세싱 가스는 가스 소스(462)로부터 질량 유동 제어부(464)를 통하여 챔버(436)의 하부 부분으로 공급된다. 가스는 밸브(466)를 구비한 도관(468)을 통해 챔버를 빠져나간다.
챔버(436)에 결합된 제어식 DC 전력 소스(478)는 음의 전압 또는 바이어스를 타겟(442)에 인가하는데 이용될 수 있다. 기판(454) 상에 음의 DC 셀프-바이어스를 유도하기 위하여 RF 전력 공급부(456)는 기판 지지부(452)에 연결될 수 있으나, 다른 적용에서는 기판 지지부(452)가 접지되거나 전기적으로 플로팅된 채로 남아있을 수도 있다.
회전식 마그네트론(470)은, 타겟(442)의 후면에 위치되며, 챔버(436) 및 기판(454)의 중심 축과 일치하는 회전 샤프트(476)에 연결되는 베이스 플레이트(474)에 의해 지지되는 다수의 편자 자석(472)을 포함한다. 편자 자석(472)은 대체로 신장(kidney) 형태를 가지는 밀폐 패턴 내에 배열된다. 자석(472)은, 전자를 트랩하기 위하여, 타겟(442)의 정면에 대체로 평행하게 그리고 가깝게 챔버(436) 내에 자기장을 생성하며, 이에 따라 국부적인 플라즈마 밀도를 증가시키는데, 이것은 결과적으로 스퍼터링 속도를 증가시킨다. 자석(472)은 챔버(436)의 상부 둘레에 전자기장을 생성하며, 더 균일하게 타겟(442)을 스퍼터링하기 위해, 프로세스의 플라즈마 밀도에 영향을 미치는 전자기장을 회전시키기 위해 자석(472)이 회전된다.
본 발명의 챔버(436)는, 도 5의 분해 단면도에서 더 상세하게 도시되는 바와 같이, 어댑터(444)의 레지(ledge; 484)에 전기적으로 연결되고 그리고 레지(484) 상에서 지지되는 상부 플랜지(482)를 구비하는 접지된 하부 실드(480)를 포함한다. 다크 스페이스 실드(486)는 하부 실드(480)의 플랜지(482) 상에서 지지되며, 다크 스페이스 실드(486)의 상부 표면 내에 리세스되는 스크류 같은 잠금 장치(도시되지 않음)는 스크류를 수용하는 나사 구멍을 구비하는 어댑터 레지(484)에 플랜지(482) 및 하부 실드(480)를 고정시킨다. 이러한 금속성 나사 연결은 두 개의 실드(480, 486)가 어댑터(444)에 접지되도록 한다. 어댑터(444)는 다시 알루미늄 챔버 측벽(450)으로 밀봉되고 측벽(450)에 접지된다. 두 개의 실드(480, 486) 모두는 대체로 견고한, 비-자성 스테인리스 스틸로 형성된다.
다크 스페이스 실드(486)는, 플라즈마가 침투하는 것을 방지하고, 따라서 타겟(442)을 전기적으로 쇼트(short)시킬 수 있는 유전성 절연체(446)가 금속층으로 스퍼터링 코팅되는 것을 방지할 만큼 충분히 좁은, 다크 스페이스 실드(486)와 타겟(442) 사이의 좁은 갭(488)으로 타겟(442)의 환형 면 리세스(aninular side recess)를 꽉 맞게 조립시키는 상부 부분을 구비한다. 다크 스페이스 실드(486)는 또한 아래 방향으로 돌출된 팁(490)을 포함하는데, 이는 바닥 실드(480) 및 다크 스페이스 실드(486) 사이의 계면이 스퍼터링 증착되는 금속에 의해 결합되는 것을 방지한다.
도 4의 전체도를 다시 참조하면, 바닥 실드(480)는, 어댑터(444)의 벽 및 챔버 벽(450)을 대체로 따라 기판 지지부(452)의 상부 표면 아래로 연장하기 위해, 아래 방향으로 제1 지름을 가지는 상부의 대체로 튜브형인 부분(494) 및 더 작은 제2 지름을 가지는 하부의 대체로 튜브형인 부분(496)에 연장한다. 또한, 그것은 기판 지지부(452)의 바로 바깥에서 방사상으로 연장하는 바닥 부분(498) 및 상부로 연장하는 내측 부분(400)을 포함하는 보울(bowl)-형태의 바닥을 구비한다. 커버 링(402)은, 기판 지지부(452)가 그것의 하부의 로딩 위치에 있을 때에는 바닥 실드(480)의 상부로 연장하는 내측 부분(400)의 상부에 놓이거나, 기판 지지부가 스퍼터링 증착으로부터 기판 지지부(452)를 보호하기 위하여 그것의 상부의 증착 위치에 있을 때에는 기판 지지부(452)의 외측 둘레에 놓인다. 추가적인 증착 링(도시되지 않음)이 증착으로부터 기판(454)의 둘레를 차폐하는데 이용될 수 있다.
챔버(436)는 또한 기판 상으로 물질의 더 방향성 있는 스퍼터링을 제공하도록 구성될 수 있다. 일 양상에서, 증착 물질의 더 균일하고 대칭적인 유동을 기판(454)상에 제공하도록, 타겟(442)과 기판 지지부(452) 사이에 콜리메이터(410)를 위치시킴으로써 방향성 있는 스퍼터링이 달성될 수 있다.
Grounded Ring 콜리메이터 같은, 금속성 링 콜리메이터(410)가 도 4의 실시예에 도시되고 있다. 링 콜리메이터(410)는 바닥 실드(480)의 레지 부분(406) 상에 놓이며, 이에 따라 콜리메이터(410)를 접지시킨다. 링 콜리메이터(410)는 외측 튜브형 섹션 및 하나 이상의 내측 동심의 튜브형 섹션, 예를 들어 도 6에 도시된 바와 같은 교차 지주(418, 420)에 의해 링크되는 세 개의 동심의 튜브형 섹션(412, 414, 416)을 포함한다. 외측 튜브형 섹션(416)은 바닥 실드(480)의 레지 부분(406) 상에 놓인다. 콜리메이터(410)를 지지하기 위한 바닥 실드(480)의 이용은 챔버(436)의 유지 및 설계를 단순화한다. 적어도 두 개의 내측 튜브형 섹션(412, 414)은, 스퍼터링되는 입자를 부분적으로 콜리메이팅(collimating) 하는 높은 종횡비의 개구를 정의하기에 충분한 높이이다. 게다가, 콜리메이터(410)의 상부 표면은, 특히 기판(454)으로부터 멀리 플라즈마 전자를 유지시키면서, 바이어스된 타겟(442)에 대향하여 지면으로서 동작한다.
본 발명과 함께 이용될 수 있는 다른 형태의 콜리메이터는, 도 7의 평면도에서 부분적으로 도시된 바와 같은, 밀집 배열로 육각형 개구부(728)를 분리시키는 육각형 벽(726)을 갖는 메쉬 구조를 구비하는, 벌집(honeycomb) 콜리메이터(724)이다. 벌집 콜리메이터(724)의 이점은, 필요하다면, 콜리메이터(724)의 두께가 콜리메이터(724)의 중심에서 둘레로, 대개 볼록한 형태로, 변화될 수 있다는 것인데, 이는 개구부(728)가 콜리메이터(724) 전역에서 비슷하게 변화된 종횡비를 가지도록 한다. 콜리메이터는 하나 이상의 볼록면을 가질 수 있다. 이는 증가된 증착의 균일성을 허용하면서, 기판 전역에서 스퍼터링 유동 밀도가 조절될 수 있도록 한다. 콜리메이터의 평균 스퍼터링 유동 밀도는 평균 종횡비에 의해 또한 영향을 받을 수도 있다. 대부분의 실시예에서, 콜리메이터(724) 같은 벌집 콜리메이터는 약 3:1 같은, 약 2:1 내지 약 5:1 사이의 종횡비를 가질 것이다.
기판 지지부(452)의 일 실시예가 도 8a에 도시된다. 기판 지지부(452)는 PVD 프로세스에서 이용되기에 적합하다. 대체로, 기판 지지부(452)는 샤프트(845)에 결합되는 베이스(840) 상에 배치되는 열 제어부(810)를 포함한다.
열 제어부(810)는 대체로 기판 수용 표면(875) 및 열 전도성 물질(820) 내에 배치되는 하나 이상의 가열 엘리먼트(850)를 포함한다. 가열 엘리먼트(850)와 기판 지지 표면(875) 사이의 효율적인 열 이동을 위해 열 전도성 물질(820)은 작동 온도에서 충분한 열 전도성을 갖는 임의의 물질일 수 있다. 전도성 물질의 예는 스틸이다. 기판 지지 표면(875)은 유전성 물질을 포함하며, 대체로 그 위에 배치되는 기판(454)을 위한 실질적으로 평면인 수용 표면을 포함한다.
가열 엘리먼트(850)는, 전도성 물질(820) 내에 삽입된 리드(leads)를 구비하는 전기 전도성 와이어 같은 저항성 가열 엘리먼트일 수 있으며, 전기 회로를 완성하도록 제공될 수 있는데, 상기 전기 회로에 의해 전기가 전도성 물질(820)을 통해 지나간다. 가열 엘리먼트(850)의 예는 열 전도성 물질(820) 내에 배치되는 이산형(discrete) 가열 코일을 포함한다. 코일을 가열하기에 충분한 에너지를 공급하기 위하여, 전기 와이어는 전압 소스 같은 전기 소스(896)를 전기 저항성 가열 코일의 단부에 연결시킨다. 코일은 기판 지지부(452)의 영역을 커버링하는 임의의 형태를 취할 수 있다. 필요하다면, 둘 이상의 코일이 추가적인 가열 능력을 제공하기 위하여 이용될 수 있다.
유체 채널(890)이, 열 제어부(810)의 표면(826)에 결합될 수 있으며, 기판 지지부(452)의 냉각 또는 가열 중 어느 하나를 제공할 수 있다. 유체 채널(890)은 동심 링 또는 일련의 링(도시되지 않음), 또는 원격으로 위치된 유체 소스(894)로부터 액체를 순환시키기 위한 유체 입구 및 출구를 구비하는 다른 원하는 구성을 포함할 수 있다. 유체 채널(890)은 기판 지지부(452)의 샤프트(845) 내에 형성되는 유체 통로(892)에 의해 유체 소스(894)에 연결된다. 전기 소스(896)에 결합되는 가열 엘리먼트(850), 및 유체 소스(894)에 연결되는 유체 통로(892)를 통하여 지나가는 열적 매체에 의해 냉각되는 유체 채널(890), 즉 액체 열 교환기를 모두 포함하는 기판 지지부(452)의 실시예들은 대체로 기판 지지부(452)의 표면(875)의 열적 제어를 달성한다.
종래의 방식으로 온도를 모니터링하기 위해, 열전쌍(thermocouple)과 같은 온도 센서(860)가, 예를 들면 열 제어부(810)에 인접하여, 기판 지지부(452) 내에 내장되거나 기판 지지부(452)에 부착될 수 있다. 예를 들어, 전기 소스(896)로부터 가열 엘리먼트(850)로 인가되는 전기 전류를 제어하기 위해, 측정된 온도가 피드백 루프 내에서 이용될 수 있는데, 이는 원하는 온도에서 또는 원하는 온도 범위 내에서 기판 온도가 제어되거나 유지될 수 있도록 한다. 제어 유닛(도시되지 않음)은 온도 센서(860)로부터의 신호를 수신하고 그리고 대응하여 가열 전기 소스(896) 또는 유체 소스(894)를 제어하는데 이용될 수 있다.
가열 및 냉각 컴포넌트의 전기 소스(896) 및 유체 소스(894)는 대체로 챔버(436)의 외부에 위치된다. 유체 통로(892)를 포함하는 다용도 통로는 기판 지지부(452)의 샤프트(845) 및 베이스(840)를 따라 축방향으로 배치된다. 챔버(436) 내부와 기판 지지부(452) 사이의 오염을 방지하기 위하여, 보호적인, 유연한 쉬스(895)가 샤프트(845) 주위에 배치되며 기판 지지부(452)로부터 챔버 벽(도시되지 않음)으로 연장한다.
기판 지지부(452)는 추가로 열 제어부(810)의 기판 수용 표면(875)을 배면(backside) 가스의 소스(도시되지 않음)로 유동적으로 연결시키는 가스 채널(도시되지 않음)을 포함할 수 있다. 가스 채널은 열 제어부(810)와 기판(454) 사이에 열 전달 가스 또는 차폐 가스의 배면 가스 통로를 정의한다.
도 8b는 기판 지지부(452)에 장착되거나 기판 지지부(452)의 열 제어부를 형성하는 정전 척을 구비하는 기판 지지부(452)의 다른 예를 도시하고 있다. 열 제어부(810)는 유전 물질(835)로 코팅된 기판 수용 표면(875) 및 전극(830)을 포함한다. 전기 전도성 와이어(도시되지 않음)는 전극(830)을 전압 소스(도시되지 않음)에 결합시킨다. 기판(454)은 유전 물질(835)과 접촉하도록 위치될 수 있으며, 기판을 파지하기(grip) 위한 정전기적 인력을 생성하도록 직류 전압이 전극(830) 상에 위치된다.
대체로, 전극(830)은 내부에 배치되는 가열 엘리먼트(850)와 이격된 관계로 열 전도성 물질(820) 내에 배치된다. 가열 엘리먼트(850)는 대체로 열 전도성 물질(820) 내에 전극(830)으로부터 수직으로 이격되어서 그리고 평행한 방식으로 배치된다. 대체로, 전극(830)은 비록 다른 구성이 이용될 수 있을지언정 가열 엘리먼트(850)와 기판 수용 표면(875) 사이에 배치된다.
가스는 가스 소스(872)로부터 기판 지지부의(452) 기판 수용 표면(875)에 제공될 수 있다. 이러한 가스는 기판의 배면에 접촉함으로써 기판의 열 제어에 도움을 줄 수 있다. 가스는 샤프트(875)의 중앙 도관을 통하여 이동하며, 존재한다면, 기판 수용 표면(875) 및 유전성 코팅(835) 내의 개구부를 통하여 빠져나간다.
위에서 설명된 기판 지지부(452)의 실시예들은 높은 진공 어닐링 챔버 내에서 기판을 지지하는데 이용될 수 있다. 높은 진공 어닐링 챔버는, 내부에 배치되는 블랭크 타겟과 함께, 또는 타겟 없이 그리고 타겟이나 기판 지지 페데스탈 어느 하나에 접속되는 바이어스 없이, 본 명세서에 설명되는 챔버(436) 같은 PVD 챔버 내에 배치되는 기판 지지 페데스탈(452)을 포함할 수 있다.
기판 지지부(452)의 실시예들이 위에서 셜명되고, 예시적 목적을 위해 제공되고, 그리고 본 발명의 범위를 제한하는 것으로 해석되거나 추론되어서는 안 된다. 예를 들어, 페데스탈의 지지를 위하여 이용될 수 있는 적절한 정전 척은 MCA™ Electrostatic E-chuck 또는 Pyrolytic Boron Nitride Electrostatic E-Chuck을 포함하며, 이들은 모두 California Santa Clara의 Applied Material로부터 이용 가능하다.
앞선 기재는 본 발명의 실시예들에 지향되지만, 본 발명의 다른 그리고 추가적인 실시예들이 본 발명의 기본 범위의 벗어남이 없이 고안될 수 있다.

Claims (10)

  1. 필드 영역 내에 형성된 개구부들을 구비하는 기판을 처리하는 방법으로서,
    상기 기판 상에 금속층을 증착하는 단계 ― 상기 금속층은 상기 개구부들의 바닥 및 측벽들을 커버(cover)함 ― ;
    상기 금속층으로 하여금 취성(brittle) 표면 변형 프로세스를 받게 하는 단계 ― 상기 취성 표면 변형 프로세스는:
    상기 개구부들의 바닥으로부터 상기 금속층의 입자들을 방출시키기 위해 금속 이온들로 상기 금속층에 충격을 가하는 단계; 및
    상기 측벽들 상에 상기 방출된 입자들을 재증착하는 단계를 포함함 ―; 및
    상기 금속층으로 하여금 가소성 표면 변형 프로세스를 받게 하는 단계 ― 상기 가소성 표면 변형 프로세스는:
    상기 기판 위에 등각(conformal) 금속층을 형성하도록 상기 측벽들을 따라 상기 금속층의 부분을 푸시(push)하기 위해 이온들을 상기 금속층에 충돌시키는 단계를 포함하고, 상기 부분은 상기 금속층의 표면을 따라 푸시되고 그리고 상기 부분은 상기 표면으로부터 완전히 떨어져 나가지 않음 ―
    를 포함하는,
    필드 영역 내에 형성된 개구부들을 구비하는 기판을 처리하는 방법.
  2. 제 1 항에 있어서,
    상기 금속층은 상기 개구부들의 폭의 절반 미만인 곡률 반경을 갖는 굴곡진 표면을 포함하고, 그리고 상기 금속층은 상기 개구부들의 상부에서 그리고 상기 개구부들의 측벽들에 인접하게 오버행 부분들을 형성하는,
    필드 영역 내에 형성된 개구부들을 구비하는 기판을 처리하는 방법.
  3. 제 1 항에 있어서,
    상기 금속층은 상기 금속층의 캡핑 부분의 바닥에서 하나 또는 그 초과의 각진 피쳐들을 갖고, 상기 캡핑 부분은 상기 기판의 상기 필드 영역을 커버하는,
    필드 영역 내에 형성된 개구부들을 구비하는 기판을 처리하는 방법.
  4. 기판의 필드 영역에 형성된 개구부들에 등각 금속층을 증착하는 방법으로서,
    프로세싱 챔버 내의 기판 지지부 상에 상기 기판을 배치하는 단계;
    물리 기상 증착 프로세스로 상기 기판상에 제1 영역, 제2 영역 및 바닥을 구비하는 제1 금속층을 증착하는 단계 ― 상기 제2 영역은 상기 제1 영역보다 얇음 ―; 및
    동시에, 물리 기상 증착 프로세스로 상기 제1 금속층 위에 제2 금속층을 증착하고, 상기 제1 금속층의 바닥으로부터 물질을 방출시키기 위해 금속 이온들로 상기 제1 금속층에 충격을 가하고, 상기 제2 금속층에 상기 방출된 물질을 재증착하고, 그리고 상기 기판 위에 등각 금속층을 형성하도록 상기 제1 금속층의 제1 영역으로부터 상기 제1 금속층의 부분을 상기 제1 금속층의 제2 영역으로 푸시하기 위해 이온들을 상기 제1 금속층에 충돌시키는 단계 ― 상기 제1 금속층의 부분은 상기 제1 금속층의 표면을 따라 푸시되고 그리고 상기 부분은 상기 표면으로부터 완전히 떨어져 나가지 않음 ―
    를 포함하는,
    기판의 필드 영역에 형성된 개구부들에 등각 금속층을 증착하는 방법.
  5. 제 4 항에 있어서,
    상기 제1 금속층의 증착 동안 제1 에너지 레벨로 그리고 상기 제2 금속층의 증착 동안 제2 에너지 레벨로 상기 기판이 전기 바이어스에 노출되며, 상기 제2 에너지 레벨은 상기 제1 에너지 레벨보다 적어도 세 배 높은,
    기판의 필드 영역에 형성된 개구부들에 등각 금속층을 증착하는 방법.
  6. 제 4 항에 있어서,
    상기 제1 금속층의 증착 동안 50 와트 내지 150 와트의 제1 에너지 레벨로 그리고 상기 제2 금속층의 증착 동안 800 와트 내지 1200 와트의 제2 에너지 레벨로 상기 기판이 전기 바이어스에 노출되는,
    기판의 필드 영역에 형성된 개구부들에 등각 금속층을 증착하는 방법.
  7. 제 4 항에 있어서,
    상기 제1 금속층을 증착하는 단계 및 상기 제2 금속층을 증착하는 단계 각각은, 상기 기판의 필드 영역에 대해 적어도 60°의 입사각에서 상기 기판을 향하여 하전된 입자를 지향시키도록 콜리메이터(collimator)를 이용하는 단계를 포함하는,
    기판의 필드 영역에 형성된 개구부들에 등각 금속층을 증착하는 방법.
  8. 제 7 항에 있어서,
    상기 제1 금속층의 제1 영역으로부터의 금속을 상기 제1 금속층의 제2 영역으로 푸시하기 위해 이온들을 상기 제1 금속층에 충돌시키는 단계는 상기 제1 금속층의 표면 에너지를 적어도 50%만큼 감소시키는 단계 및 상기 제1 금속층에 전단력(shear force)을 가하는 단계를 포함하는,
    기판의 필드 영역에 형성된 개구부들에 등각 금속층을 증착하는 방법.
  9. 제 8 항에 있어서,
    상기 제1 금속층의 증착 동안 제1 에너지 레벨로 그리고 상기 제2 금속층의 증착 동안 제2 에너지 레벨로 상기 기판이 전기 바이어스에 노출되며, 상기 제2 에너지 레벨은 상기 제1 에너지 레벨보다 적어도 세 배 높은,
    기판의 필드 영역에 형성된 개구부들에 등각 금속층을 증착하는 방법.
  10. 제 6 항에 있어서,
    상기 제1 금속층을 증착하는 단계 및 상기 제2 금속층을 증착하는 단계 각각은, 상기 기판의 필드 영역에 대해 적어도 60°의 입사각으로 상기 기판을 향하여 하전된 입자들을 지향시키는 단계를 포함하는,
    기판의 필드 영역에 형성된 개구부들에 등각 금속층을 증착하는 방법.
KR1020177017595A 2008-10-22 2009-10-19 강화된 구리 이온화를 이용한 ｐｖｄ 구리 시드 오버행 재-스퍼터링 KR101867531B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/256,428 US20100096253A1 (en) 2008-10-22 2008-10-22 Pvd cu seed overhang re-sputtering with enhanced cu ionization
US12/256,428 2008-10-22
PCT/US2009/061184 WO2010048094A2 (en) 2008-10-22 2009-10-19 Pvd cu seed overhang re-sputtering with enhanced cu ionization

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020117011732A Division KR20110089149A (ko) 2008-10-22 2009-10-19 개선된 구리 이온화를 이용한 ｐｖｄ 구리 시드 오버행 재-스퍼터링

Publications (2)

Publication Number Publication Date
KR20170076817A KR20170076817A (ko) 2017-07-04
KR101867531B1 true KR101867531B1 (ko) 2018-06-15

Family

ID=42107773

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020117011732A KR20110089149A (ko) 2008-10-22 2009-10-19 개선된 구리 이온화를 이용한 ｐｖｄ 구리 시드 오버행 재-스퍼터링
KR1020177017595A KR101867531B1 (ko) 2008-10-22 2009-10-19 강화된 구리 이온화를 이용한 ｐｖｄ 구리 시드 오버행 재-스퍼터링

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020117011732A KR20110089149A (ko) 2008-10-22 2009-10-19 개선된 구리 이온화를 이용한 ｐｖｄ 구리 시드 오버행 재-스퍼터링

Country Status (5)

Country Link
US (1) US20100096253A1 (ko)
JP (1) JP5701214B2 (ko)
KR (2) KR20110089149A (ko)
CN (1) CN102197457B (ko)
WO (1) WO2010048094A2 (ko)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5612830B2 (ja) * 2009-05-18 2014-10-22 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US20110101534A1 (en) * 2009-11-04 2011-05-05 International Business Machines Corporation Automated short length wire shape strapping and methods of fabricting the same
CN102290370A (zh) * 2010-06-21 2011-12-21 无锡华润上华半导体有限公司 导电插塞的制作方法
US9330939B2 (en) * 2012-03-28 2016-05-03 Applied Materials, Inc. Method of enabling seamless cobalt gap-fill
US9076823B2 (en) 2013-09-11 2015-07-07 Taiwan Semiconductor Manufacturing Company, Ltd. Bi-layer metal deposition in silicide formation
US9831074B2 (en) 2013-10-24 2017-11-28 Applied Materials, Inc. Bipolar collimator utilized in a physical vapor deposition chamber
US9528185B2 (en) 2014-08-22 2016-12-27 Applied Materials, Inc. Plasma uniformity control by arrays of unit cell plasmas
KR102534091B1 (ko) * 2016-11-18 2023-05-17 어플라이드 머티어리얼스, 인코포레이티드 물리 기상 증착 챔버에서 사용하기 위한 콜리메이터
CN107978558A (zh) * 2017-11-23 2018-05-01 长江存储科技有限责任公司 导通孔的铜填充工艺
CN113242990A (zh) * 2018-12-17 2021-08-10 应用材料公司 用于封装的pvd定向沉积
US20210020484A1 (en) * 2019-07-15 2021-01-21 Applied Materials, Inc. Aperture design for uniformity control in selective physical vapor deposition

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4756810A (en) * 1986-12-04 1988-07-12 Machine Technology, Inc. Deposition and planarizing methods and apparatus
EP0440377B1 (en) * 1990-01-29 1998-03-18 Varian Associates, Inc. Collimated deposition apparatus and method
US5478455A (en) * 1993-09-17 1995-12-26 Varian Associates, Inc. Method for controlling a collimated sputtering source
US5639357A (en) * 1994-05-12 1997-06-17 Applied Materials Synchronous modulation bias sputter method and apparatus for complete planarization of metal films
KR19990028451A (ko) * 1996-04-26 1999-04-15 바리 켄네쓰 티. 고종횡비의등각라이너박막및플러그들의개선된증착을위한장치및방법
EP1034566A1 (en) * 1997-11-26 2000-09-13 Applied Materials, Inc. Damage-free sculptured coating deposition
US6077779A (en) * 1998-05-22 2000-06-20 Taiwan Semiconductor Manufacturing Company Multi-step deposition to improve the conformality of ionized PVD films
US6100200A (en) * 1998-12-21 2000-08-08 Advanced Technology Materials, Inc. Sputtering process for the conformal deposition of a metallization or insulating layer
JP4021601B2 (ja) * 1999-10-29 2007-12-12 株式会社東芝 スパッタ装置および成膜方法
US6969448B1 (en) * 1999-12-30 2005-11-29 Cypress Semiconductor Corp. Method for forming a metallization structure in an integrated circuit
US6949176B2 (en) * 2001-02-28 2005-09-27 Lightwave Microsystems Corporation Microfluidic control using dielectric pumping
US6730605B2 (en) * 2001-04-12 2004-05-04 Tokyo Electron Limited Redistribution of copper deposited films
EP1384257A2 (en) * 2001-05-04 2004-01-28 Tokyo Electron Limited Ionized pvd with sequential deposition and etching
WO2003030224A2 (en) * 2001-07-25 2003-04-10 Applied Materials, Inc. Barrier formation using novel sputter-deposition method
US7901545B2 (en) * 2004-03-26 2011-03-08 Tokyo Electron Limited Ionized physical vapor deposition (iPVD) process
US20040127014A1 (en) * 2002-12-30 2004-07-01 Cheng-Lin Huang Method of improving a barrier layer in a via or contact opening
US7294574B2 (en) * 2004-08-09 2007-11-13 Applied Materials, Inc. Sputter deposition and etching of metallization seed layer for overhang and sidewall improvement
US20080190760A1 (en) * 2007-02-08 2008-08-14 Applied Materials, Inc. Resputtered copper seed layer
JP2007197840A (ja) * 2007-04-06 2007-08-09 Canon Anelva Corp イオン化スパッタ装置

Also Published As

Publication number Publication date
JP5701214B2 (ja) 2015-04-15
US20100096253A1 (en) 2010-04-22
WO2010048094A3 (en) 2010-07-22
KR20110089149A (ko) 2011-08-04
CN102197457A (zh) 2011-09-21
JP2012506638A (ja) 2012-03-15
KR20170076817A (ko) 2017-07-04
CN102197457B (zh) 2016-05-18
WO2010048094A2 (en) 2010-04-29

Similar Documents

Publication Publication Date Title
KR101867531B1 (ko) 강화된 구리 이온화를 이용한 ｐｖｄ 구리 시드 오버행 재-스퍼터링
US11309169B2 (en) Biasable flux optimizer / collimator for PVD sputter chamber
JP4021601B2 (ja) スパッタ装置および成膜方法
Rossnagel Sputter deposition for semiconductor manufacturing
Rossnagel Directional and ionized physical vapor deposition for microelectronics applications
JP6549112B2 (ja) 物理的気相堆積チャンバで利用される双極性コリメータ
KR101760846B1 (ko) 고 종횡비 피처들에서 금속을 증착하는 방법
US20040222082A1 (en) Oblique ion milling of via metallization
US20130087447A1 (en) Methods of preventing plasma induced damage during substrate processing
US9953813B2 (en) Methods and apparatus for improved metal ion filtering
JP2004526868A (ja) シーケンシャルな堆積及びエッチングを備えたイオン化ｐｖｄ
EP3140851A1 (en) Collimator for use in substrate processing chambers
US20030015421A1 (en) Collimated sputtering of cobalt
JP2004526868A5 (ko)
JPH1174225A (ja) 高密度プラズマを有する持続セルフスパッタリングリアクタ
WO2011002058A1 (ja) 薄膜の成膜方法
KR20140001203A (ko) 고 종횡비 피쳐들 내에 금속을 증착하기 위한 방법들
US8016985B2 (en) Magnetron sputtering apparatus and method for manufacturing semiconductor device
US20100078312A1 (en) Sputtering Chamber Having ICP Coil and Targets on Top Wall
WO2009117494A2 (en) Methods for forming a titanium nitride layer
US20100080928A1 (en) Confining Magnets In Sputtering Chamber
TWI839710B (zh) 用於pvd濺射腔室的可偏壓通量優化器/準直器

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right