JP2017525856A - 改善された金属イオン濾過方法および装置 - Google Patents

改善された金属イオン濾過方法および装置 Download PDF

Info

Publication number
JP2017525856A
JP2017525856A JP2017516637A JP2017516637A JP2017525856A JP 2017525856 A JP2017525856 A JP 2017525856A JP 2017516637 A JP2017516637 A JP 2017516637A JP 2017516637 A JP2017516637 A JP 2017516637A JP 2017525856 A JP2017525856 A JP 2017525856A
Authority
JP
Japan
Prior art keywords
collimator
chamber
substrate
magnets
processing chamber
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2017516637A
Other languages
English (en)
Other versions
JP6818678B2 (ja
JP2017525856A5 (ja
Inventor
シャンミン タン
シャンミン タン
ジョン ジュ イ
ジョン ジュ イ
グオジュン リウ
グオジュン リウ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Applied Materials Inc
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Publication of JP2017525856A publication Critical patent/JP2017525856A/ja
Publication of JP2017525856A5 publication Critical patent/JP2017525856A5/ja
Application granted granted Critical
Publication of JP6818678B2 publication Critical patent/JP6818678B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67011Apparatus for manufacture or treatment
    • H01L21/67155Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67207Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process
    • H01L21/67213Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process comprising at least one ion or electron beam chamber
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32Gas-filled discharge tubes
    • H01J37/34Gas-filled discharge tubes operating with cathodic sputtering
    • H01J37/3411Constructional aspects of the reactor
    • H01J37/3447Collimators, shutters, apertures
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34Sputtering
    • C23C14/35Sputtering by application of a magnetic field, e.g. magnetron sputtering
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32Gas-filled discharge tubes
    • H01J37/34Gas-filled discharge tubes operating with cathodic sputtering
    • H01J37/3402Gas-filled discharge tubes operating with cathodic sputtering using supplementary magnetic fields
    • H01J37/3405Magnetron sputtering
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32Gas-filled discharge tubes
    • H01J37/34Gas-filled discharge tubes operating with cathodic sputtering
    • H01J37/3411Constructional aspects of the reactor
    • H01J37/345Magnet arrangements in particular for cathodic sputtering apparatus
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32Gas-filled discharge tubes
    • H01J37/34Gas-filled discharge tubes operating with cathodic sputtering
    • H01J37/3411Constructional aspects of the reactor
    • H01J37/345Magnet arrangements in particular for cathodic sputtering apparatus
    • H01J37/3452Magnet distribution
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26Bombardment with radiation
    • H01L21/263Bombardment with radiation with high-energy radiation
    • H01L21/265Bombardment with radiation with high-energy radiation producing ion implantation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32Processing objects by plasma generation
    • H01J2237/33Processing objects by plasma generation characterised by the type of processing
    • H01J2237/332Coating
    • H01J2237/3322Problems associated with coating

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Analytical Chemistry (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Materials Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Physical Vapour Deposition (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

改善されたイオン濾過方法および装置の実施形態が、本明細書に提供される。いくつかの実施形態では、基板処理チャンバは、チャンバ本体およびチャンバ本体上に配置されたチャンバリッドであって、チャンバ本体内でリッドの下に処理領域を画定するチャンバ本体およびチャンバリッドと、処理領域内に配置されたコリメータと、コリメータに結合された電源と、チャンバ本体の周りでコリメータより上に配置された第1の組の磁石およびチャンバ本体の周りでコリメータより下に配置された第2の組の磁石であって、コリメータに実質上直交する案内磁場をともに生じさせる第1の組の磁石および第2の組の磁石とを含む。【選択図】図1

Description

本開示の実施形態は、概して、半導体製造システム内で使用される基板処理チャンバに関する。
サブミクロン以下の特徴を確実に作り出すことは、半導体装置の次世代の超大規模集積(VLSI)および極超大規模集積(ULSI)に対する主要な技術である。しかし、回路技術の小型化が推し進められるにつれて、VLSIおよびULSI技術における相互接続の寸法が縮小することで、処理能力に対する追加の要求が生じてきた。VLSIおよびULSI技術の中核をなすマルチレベル相互接続は、ビアおよび他の相互接続などの高いアスペクト比の特徴の精密な処理を必要とする。
次世代の装置に対して回路密度が増大するにつれて、ビア、トレンチ、コンタクト、ゲート構造、および他の特徴などの相互接続、ならびにそれらの間の誘電体材料の幅は、45nmおよび32nmまたはさらに小さい寸法まで減少する。しかし、誘電体層の厚さは実質上一定のままであり、その結果、これらの特徴の深さと幅のアスペクト比が増大する。
物理的気相堆積(PVD)としても知られるスパッタリングは、集積回路内に金属特徴を形成する方法である。スパッタリングは、基板上に材料層を堆積させる。電界によって強く加速されたイオンが、ターゲットなどのソース材料に衝撃を与え、ターゲットから材料が放出され、次いでこの材料は基板上に堆積する。
物理的気相堆積プロセスでは、高速で移動しているイオンがターゲットに当たり、ターゲット表面から粒子を取り除く。これらの粒子は、入射イオンとの相互作用によって電荷移動機構を通じて帯電することがある。別法として、これらの粒子は、空間内に存在する電界との相互作用を通じて帯電することがあり、またはこれらの粒子は、帯電しないままであることもある。堆積は、概して、電界領域上のトレンチ側壁の頂部付近でより速く生じる。堆積中、放出された粒子は、基板表面に略直交する方向に進むのではなく、あらゆる方向に進むことがあり、その結果、トレンチの隅部上に張り出し構造が形成される。トレンチまたは他の開口の両側に配置された張り出し構造は、ともに成長することがあり、その結果、早くに塞がり、したがってトレンチまたは開口の完全な充填を妨げ、孔またはボイドを形成する。導電性材料を堆積させて装置に対する導電経路を形成するとき、そのような孔またはボイドは、望ましくないことに、形成される特徴の導電率を大幅に低下させる。さらに、次世代の装置内でトレンチおよびビアのアスペクト比が高ければ高いほど、ボイドなく充填するのがさらに困難になる。
基板表面に到達するイオン分率またはイオン密度を特定の範囲に制御することで、金属層堆積プロセス中の底部および側壁の到達範囲を改善することができる。一例では、ターゲットから取り除かれた粒子は、基板に印加される電気バイアス下でイオン化し、加速させることができる。その結果、角度フラックス分布が狭くなることで、トレンチが早くに塞がれる前にトレンチ内へ進むように粒子を促す。基板表面付近のイオン分率/イオン密度を増大させることによって、基板により直交しているイオン軌道を促進することができると考えられる。加速されたイオンが基板表面に接近すると、加速されたイオンから伝えられる運動量が、トレンチ内へより深くまで到達することができる。その際、加速されたイオンは、電気バイアスの影響を受けてトレンチ側壁の方へ偏向する。それにもかかわらず、トレンチ内への浸入が深ければ深いほど、側壁の頂部付近の張り出しの影響が低減される。しかし、トレンチのアスペクト比が高くなり、基板サイズが大きくなればなるほど、トレンチ底部に到達することはより困難になり、基板表面に材料を均一に堆積させることもより困難になる。したがって、PVD処理では依然として、張り出し管理の問題を克服することが困難である。
したがって、本発明者らは、良好な底部および側壁管理を伴う金属含有層を形成する改善された方法および装置を提供する。
改善されたイオン濾過方法および装置の実施形態が、本明細書に提供される。いくつかの実施形態では、基板処理チャンバは、チャンバ本体およびチャンバ本体上に配置されたチャンバリッドであって、チャンバ本体内でリッドの下に処理領域を画定するチャンバ本体およびチャンバリッドと、処理領域内に配置されたコリメータと、コリメータに結合された電源と、チャンバ本体の周りでコリメータより上に配置された第1の組の磁石およびチャンバ本体の周りでコリメータより下に配置された第2の組の磁石であって、コリメータに実質上直交する案内磁場をともに生じさせる第1の組の磁石および第2の組の磁石とを含む。
いくつかの実施形態では、基板処理チャンバは、チャンバ本体およびチャンバ本体上に配置されたチャンバリッドであって、チャンバ本体内でリッドの下に処理領域を画定するチャンバ本体およびチャンバリッドと、チャンバリッドの下に配置されたターゲットと、処理領域内でリッドの下に配置されたコリメータと、コリメータに結合されたDC電源と、チャンバ本体の周りでコリメータより上に配置された第1の組の磁石およびチャンバ本体の周りでコリメータより下に配置された第2の組の磁石であって、コリメータに実質上直交する案内磁場をともに生じさせる第1の組の磁石および第2の組の磁石とを含む。
いくつかの実施形態では、基板上に金属層を堆積させる方法は、混合ガスを処理チャンバ内へ供給するステップと、RFまたはDCソース電力を印加して混合ガスからプラズマを形成し、処理チャンバ内に配置されたターゲットからソース材料をスパッタリングするステップと、処理チャンバ内に配置されたコリメータにDCバイアス電力を印加するステップと、コリメータに実質上直交する案内磁場を生成するステップと、ソース材料を基板上へ堆積させるステップとを含む。
本開示の他のさらなる実施形態は、以下に記載する。
上記で簡単に要約し、以下により詳細に論じる本開示の実施形態は、添付の図面に示す本開示の例示的な実施形態を参照することによって理解することができる。しかし、本開示は他の等しく有効な実施形態を許容することができるため、添付の図面は本開示の典型的な実施形態のみを示し、したがって範囲を限定すると見なされるべきでない。
本開示のいくつかの実施形態によるプロセスチャンバの概略横断面図である。 本開示のいくつかの実施形態によるコリメータの上面図である。 本開示のいくつかの実施形態による図2のコリメータに印加される電圧を時間の関数として示す図である。 本開示のいくつかの実施形態によるプロセスチャンバ内に生成される磁場を示す図である。 本開示のいくつかの実施形態によるプロセスチャンバ内に生成される磁場を示す図である。 本開示のいくつかの実施形態による金属層堆積プロセスの製造中の基板の横断面図である。 本開示のいくつかの実施形態による金属層堆積プロセスの製造中の基板の横断面図である。 本開示のいくつかの実施形態による基板上に金属層を堆積させる方法の流れ図である。
理解を容易にするために、可能な場合、同一の参照番号を使用して、図に共通の同一の要素を指す。これらの図は、原寸に比例して描かれたものではなく、見やすいように簡略化されていることがある。一実施形態の要素および特徴は、さらなる記載がなくても、他の実施形態に有益に組み込むことができる。
改善された金属イオン濾過方法および装置の実施形態が、本明細書に提供される。いくつかの実施形態では、本発明の装置は、有利には、物理的気相堆積プロセス中に、イオン/中性物質濾過作用を制御して、イオン軌道挙動を効率的に制御し、ボトムアップ充填能力を助けることができる。たとえば、本開示の実施形態は、イオン濾過により金属イオン化を増大させ、基板レベルに到達する前のイオンと中性物質の両方に対するフラックス角度分布の制御を改善することによって、基板上に形成された特徴内に良好な底部および側壁管理で材料を堆積することを容易にすることができる。以下でより詳細に説明するように、金属イオン濾過は、有利には、幾何学的視準と電気的視準の両方によって実現することができる。幾何学的視準が中性物質とイオンの両方に対して有効であるのに対して、電気的視準は金属イオンのみに作用する(DCバイアスおよび強磁場配置の助けを借りる)。金属イオン化がより大きく(コリメータ上の損失がより少ないことによる)、かつ/またはイオン角拡散が狭い結果、有利には、堆積到達範囲がより良好になる。いくつかの実施形態では、バイアスされたコリメータを使用して、プラズマ電位を制御することもできる。
図1は、本開示のいくつかの実施形態による材料のスパッタ堆積に適したバイポーラコリメータ(コリメータ118)を有する物理的気相堆積(PVD)チャンバ100(たとえば、スパッタプロセスチャンバ)を示す。本開示からの利益が得られるように適合することができるPVDチャンバの例には、どちらもカリフォルニア州サンタクララのApplied Materials,Inc.から市販のALPS(登録商標)PlusおよびSIP ENCORE(登録商標)PVD処理チャンバが含まれる。他の製造者から入手可能な処理チャンバもまた、本明細書に記載する実施形態を実行するように適合することができる。
PVDチャンバ100は、PVDチャンバ100の内部体積106を密閉する本体105を画定する上部側壁102、下部側壁103、およびリッド部分104を有する。上部側壁102と下部側壁103との間に、アダプタプレート107を配置することができる。基板支持体108などの基板支持体が、PVDチャンバ100の内部体積106内に配置される。内部体積106の内外へ基板を移送する基板移送ポート109が、下部側壁103内に形成される。
いくつかの実施形態では、PVDチャンバ100は、物理的気相堆積(PVD)チャンバとしても知られるスパッタリングチャンバを構成し、たとえばチタン、酸化アルミニウム、アルミニウム、酸窒化アルミニウム、銅、タンタル、窒化タンタル、酸窒化タンタル、酸窒化チタン、タングステン、または窒化タングステンを基板101などの基板上に堆積させることが可能である。
内部体積106内へプロセスガスを供給するために、ガス源110がPVDチャンバ100に結合される。いくつかの実施形態では、プロセスガスは、不活性ガス、非反応性ガス、および反応性ガス(所望される場合)を含むことができる。ガス源110によって提供することができるプロセスガスの例には、それだけに限定されるものではないが、とりわけアルゴンガス(Ar)、ヘリウム(He)、ネオンガス(Ne)、窒素ガス(N2)、酸素ガス(O2)、および水蒸気H2Oが含まれる。
内部体積106の圧力を制御するために、ポンピング装置112が、内部体積106と連通してPVDチャンバ100に結合される。いくつかの実施形態では、PVDチャンバ100の圧力レベルは、約1トル以下で維持することができる。別の実施形態では、PVDチャンバ100の圧力レベルは、約500ミリトル以下で維持することができる。さらに別の実施形態では、PVDチャンバ100の圧力レベルは、約1ミリトル〜約300ミリトルで維持することができる。
リッド部分104は、ターゲットなどのスパッタリング源114を支持することができる。いくつかの実施形態では、スパッタリング源114は、チタン(Ti)、タンタル(Ta)、タングステン(W)、コバルト(Co)、ニッケル(Ni)、銅(Cu)、アルミニウム(Al)、これらの合金、これらの組合せなどを含有する材料、またはいくつかの実施形態では本質的にこれらからなる材料から製造することができる。たとえば、いくつかの実施形態では、スパッタリング源114は、アルミニウム(Al)、コバルト(Co)、クロム(Cr)、ニッケル(Ni)、タンタル(Ta)、チタン(Ti)、タングステン(W)、これらの合金、これらの組合せなどからなる群から選択される1つまたは複数の材料から製造することができる。いくつかの実施形態では、スパッタリング源114は、チタン(Ti)、タンタル(Ta)、またはアルミニウム(Al)から製造することができる。
スパッタリング源114は、スパッタリング源114に対する電力供給117(たとえば、ソース電力)を備えるソースアセンブリ116に結合することができる。電力供給117は、RFソース電力またはDCソース電力を提供することができる。いくつかの実施形態では、RFソース電力とDCソース電力の両方が設けられる。処理中にスパッタリング源114からの材料の効率的なスパッタリングを強化する1組の磁石を含むマグネトロンアセンブリ119を、スパッタリング源114に隣接して結合することができる。マグネトロンアセンブリの例には、とりわけ、電磁線形マグネトロン、蛇行したマグネトロン、螺旋状のマグネトロン、2重指状のマグネトロン、方形化された螺旋状のマグネトロンが含まれる。
いくつかの実施形態では、第1の組の磁石194は、スパッタリング源114から取り除かれた金属イオンへの電界の生成を助けるように、チャンバ本体の周りでコリメータより上に、たとえばアダプタプレート107と上部側壁102との間に配置することができる。さらに、第2の組の磁石196は、スパッタリング源114から材料を取り除くための電界の生成を助けるように、チャンバ本体の周りでコリメータより下に、たとえばリッド部分104に隣接して配置することができる。PVDチャンバ100の周りに配置される磁石の数、サイズ、および強度は、プラズマ解離およびスパッタリング効率を改善するように選択することができる。たとえば、いくつかの実施形態では、第1の組の磁石194は、ターゲット表面で約500〜約3000ガウスの総強度を有することができる。いくつかの実施形態では、第2の組の磁石196は、ターゲット表面から約7インチ離れて(たとえば、下で)測定される約0〜約300ガウスの総強度を有することができる。いくつかの実施形態では、第1の組の磁石194および第2の組の磁石196によって生じる案内磁場は、ターゲット表面から約7インチ離れて(たとえば、下で)測定される約10〜約300ガウスの総強度を有することができる。第1の組の磁石194の個々の磁石は、永久磁石、電磁石(たとえば、電磁コイル)、またはこれらの組合せとすることができる。第2の組の磁石196の個々の磁石は、永久磁石、電磁石(たとえば、電磁コイル)、またはこれらの組合せとすることができる。案内磁場の全体的な磁場強度およびマグネトロンアセンブリの不均衡比(たとえば、外側の極の総表面積/内側の極の総表面積)は、所望のプラズマ密度を生成しかつプラズマ拡散を強化するように最適化することができる。たとえば、典型的には、不均衡比を増大させることで(たとえば、約2〜5またはそれ以上に)、プラズマ出力密度を増大させ、金属イオンフラックスの生成を増大させる。
いくつかの実施形態では、スパッタリング源114と基板支持体108との間にバイアス電力を提供するために、基板支持体108を通ってPVDチャンバ100に追加のRF電源180を結合することもできる。いくつかの実施形態では、RF電源180は、約13.56MHzなど、約400Hz〜約60MHzの周波数を有することができる。
内部体積106内でスパッタリング源114と基板支持体108との間に、コリメータ118を位置決めすることができる。コリメータ118は、コリメータ118を通過するイオンの方向を制御するように、バイポーラモードとすることができる。正または負の交流パルス電圧をコリメータ118に提供してコリメータ118をバイポーラモードで制御するために、制御可能な直流(DC)またはACコリメータ電源190をコリメータ118に結合することができる(たとえば、バイポーラ電力供給)。バイポーラコリメータ118に関する詳細は、図2〜3に関して以下でさらに論じる。いくつかの実施形態では、コリメータ電源190は、DC電源である。いくつかの実施形態では、コリメータ電源190は、バイポーラパルスDC電源である。
コリメータ118に近接してリッド部分104の内部に、遮蔽管120を設けることができる。コリメータ118は、内部体積106内でガスおよび/または材料フラックスを誘導するために、複数の開孔を含む。コリメータ118は、遮蔽管120に機械的および電気的に結合することができる。いくつかの実施形態では、コリメータ118は、溶接プロセスなどによって、遮蔽管120に機械的に結合され、コリメータ118は遮蔽管120に一体化される。別の実施形態では、コリメータ118は、PVDチャンバ100内で電気的に浮動することができる。別の実施形態では、コリメータ118は、電源に結合することができ、かつ/またはPVDチャンバ100の本体105のリッド部分104に電気的に結合することができる。
遮蔽管120は、管状体121を含むことができ、管状体121の上面内には凹部122が形成される。凹部122は、コリメータ118の下面との嵌合インターフェースを提供する。遮蔽管120の管状体121は、肩領域123を含むことができ、肩領域123の内径は、管状体121の残り部分の内径より小さい。いくつかの実施形態では、管状体121の内面は、テーパ状表面124に沿って肩領域123の内面へ半径方向内方に遷移する。PVDチャンバ100内で、遮蔽管120に隣接して遮蔽管120とアダプタプレート107との中間に、遮蔽リング126を配置することができる。遮蔽リング126は、遮蔽管120の肩領域123の反対側およびアダプタプレート107の内部側壁によって形成された凹部128内に、少なくとも部分的に配置することができる。
一態様では、遮蔽リング126は、軸方向に突出する環状側壁127を含み、環状側壁127の内径は、遮蔽管120の肩領域123の外径より大きい。半径方向フランジ130が、環状側壁127から延びる。半径方向フランジ130は、遮蔽リング126の環状側壁127の内径表面に対して約90度(90°)より大きい角度で形成することができる。半径方向フランジ130は、半径方向フランジ130の下面上に形成された突起132を含む。突起132は、遮蔽リング126の環状側壁127の内径表面に対して実質上平行の向きに半径方向フランジ130の表面から延びる円形の隆起とすることができる。突起132は、概して、基板支持体108上に配置されたエッジリング136内に形成された凹状フランジ134と嵌合するように適合される。凹状フランジ134は、エッジリング136内に形成された円形の溝とすることができる。突起132および凹状フランジ134の係合により、遮蔽リング126を基板支持体108の長手方向軸に対して中心合わせする。基板101(リフトピン140上に支持された状態で示す)は、基板支持体108とロボットブレード(図示せず)との間の座標位置決め較正によって、基板支持体108の長手方向軸に対して中心合わせされる。したがって処理中、基板101は、PVDチャンバ100内で中心合わせすることができ、遮蔽リング126は、基板101の周りで半径方向に中心合わせすることができる。
動作の際、基板101を運搬するロボットブレード(図示せず)が、基板移送ポート109を通って延ばされる。基板支持体108を下降させて、基板支持体108から延びるリフトピン140へ基板101を移送することを可能にすることができる。基板支持体108および/またはリフトピン140の上昇および下降は、基板支持体108に結合された駆動部142によって制御することができる。基板101は、基板支持体108の基板受取り表面144上へ下降させることができる。基板101が基板支持体108の基板受取り表面144上に位置決めされた状態で、スパッタ堆積を基板101上で実行することができる。エッジリング136は、処理中に基板101から電気的に絶縁することができる。したがって、基板受取り表面144は、エッジリング136のうち基板101に隣接する部分の高さより大きい高さを含むことができ、それにより基板101は、エッジリング136に接触することから防止される。スパッタ堆積中、基板101の温度は、ペデスタル208内に配置された熱制御チャネル146を利用することによって制御することができる。
スパッタ堆積後、基板101は、リフトピン140を利用して、基板支持体108から隔置された位置へ持ち上げることができる。持ち上げられる位置は、アダプタプレート107に隣接している遮蔽リング126およびリフレクタリング148の一方または両方の近傍とすることができる。アダプタプレート107は、リフレクタリング148の下面とアダプタプレート107の凹面152との中間の位置でアダプタプレート107に結合された1つまたは複数のランプ150を含む。ランプ150は、赤外(IR)および/または紫外(UV)スペクトルなど、可視または近可視波長内の光および/または放射エネルギーを提供する。ランプ150からのエネルギーは、基板101の裏側(すなわち、下面)の方へ半径方向内方に集束され、基板101および基板101上に堆積した材料を加熱する。基板101を取り囲むチャンバ部品上の反射面は、エネルギーが失われかつ/または利用されないはずである他のチャンバ部品から離れて、基板101の裏側の方へエネルギーを集束させる働きをする。アダプタプレート107は、加熱中にアダプタプレート207の温度を制御するように、冷却剤源154に結合することができる。
基板101を所定の温度に制御した後、基板101は、基板支持体108の基板受取り表面144上の位置へ下降させられる。基板101は、基板支持体108内の熱制御チャネル146を利用して、伝導を介して急速に冷却することができる。基板101の温度は、第1の温度から第2の温度へほんの数秒から約1分で減少させることができる。基板101は、基板移送ポート109を通ってPVDチャンバ100からさらなる処理のために取り出すことができる。基板101は、約摂氏250度未満などの所定の温度範囲で維持することができる。
コントローラ198が、PVDチャンバ100に結合される。コントローラ198は、中央処理装置(CPU)160、メモリ158、および支持回路162を含む。コントローラ198は、プロセスシーケンスを制御して、ガス源110からPVDチャンバ100に入るガス流を調節し、スパッタリング源114のイオン衝撃を制御するために利用される。CPU160は、工業的な環境で使用することができる任意の形式の汎用コンピュータプロセッサとすることができる。ソフトウェアルーチンは、ランダムアクセスメモリ、読取り専用メモリ、フロッピー、もしくはハードディスクドライブ、または他の形式のデジタルストレージなどのメモリ158内に記憶することができる。支持回路162は、従来の方法でCPU160に結合され、キャッシュ、クロック回路、入出力サブシステム、電力供給などを備えることができる。ソフトウェアルーチンは、CPU160によって実行されるとき、CPUを特別目的コンピュータ(コントローラ)198に変換する。コントローラ198は、本開示に従ってプロセスが実行されるようにPVDチャンバ100を制御する。ソフトウェアルーチンはまた、PVDチャンバ100から遠隔に位置する第2のコントローラ(図示せず)によって記憶および/または実行することもできる。
処理中、スパッタリング源114から材料がスパッタリングされ、基板101の表面上に堆積する。スパッタリング源114および基板支持体108は、ガス源110によって供給されるプロセスガスから形成されたプラズマを維持するように、電力供給117またはRF電源180によって互いに対してバイアスされる。コリメータ118に印加されるDCパルスバイアス電力もまた、コリメータ118を通過するイオンと中性物質の比を制御し、したがってトレンチ側壁および底部の充填能力を強化するのを助ける。プラズマからのイオンは、スパッタリング源114の方へ加速されてスパッタリング源114に当たり、ターゲット材料をスパッタリング源114から取り除く。取り除かれたターゲット材料およびプロセスガスは、所定の組成物を有する層を基板101上に形成する。
図2は、図1のPVDチャンバ100内に配置することができるコリメータ電源190に結合されたコリメータ118の上面図を示す。コリメータ118は、概して、最密配置で六角形の開孔244を分離する六角形の壁226を有するハニカム構造である。ハニカム構造をコリメータ118の略円筒形体206に接続するために、追加の壁242を設けることもできる。六角形の開孔244のアスペクト比は、開孔244の深さ(コリメータの長さに等しい)を開孔244の幅246で割った値として画定することができる。いくつかの実施形態では、壁226の厚さは、約0.06インチ〜約0.18インチである。いくつかの実施形態では、壁226の厚さは、約0.12インチ〜約0.15インチである。いくつかの実施形態では、コリメータ118は、アルミニウム、銅、およびステンレス鋼から選択された材料から構成される。
コリメータ118のハニカム構造は、コリメータ118を通過するイオンの流路、イオン分率、およびイオン軌道挙動を最適化するための一体型フラックスオプティマイザ210として働くことができる。いくつかの実施形態では、遮蔽部分892に隣接する六角形の壁226は、チャンファー250および半径を有する。コリメータ118の遮蔽部分892は、PVDチャンバ100内へコリメータ118を設置するのを助けることができる。
いくつかの実施形態では、コリメータ118は、一塊のアルミニウムから機械加工してもよい。コリメータ118は、被覆または陽極酸化することができる。別法として、コリメータ118は、処理環境に適合している他の材料から作ることができ、1つまたは複数の区分から構成することもできる。別法として、遮蔽部分892および一体型フラックスオプティマイザ210は、別個の部品として形成され、溶接などの適切な取付け手段を使用してともに結合される。
コリメータ118は、基板101に対して略直角の選択された角度を超過する角度でスパッタリング源114からの材料から放出されたイオンおよび中性物質を捕らえるためのフィルタとして機能する。コリメータ118は、コリメータ118の幅方向にアスペクト比の変化を有することができ、たとえばスパッタリング源114からの材料の中心または周辺領域から放出された異なる割合のイオンが、コリメータ118を通過することを可能にする。その結果、基板101の周辺領域および中心領域上へ堆積するイオンの数とイオンの到達角度の両方が調整および制御される。したがって、基板101の表面において材料をより均一にスパッタ堆積させることができる。加えて、高いアスペクト比の特徴、特に基板101の周辺部付近に位置する高いアスペクト比のビアおよびトレンチの底部および側壁上に、材料をより均一に堆積させることができる。
いくつかの実施形態では、コリメータ118に結合されたコリメータ電源190は、基板101上への局所的な堆積を助けるように、パルス状または交流の電圧電力をコリメータ118に供給することができる。コリメータ電源190は、負および/または正の電圧パルスをコリメータ118に提供して、コリメータ118をユニポーラまたはバイポーラモードで制御するように構成される。いくつかの実施形態では、バイポーラモードで制御されるコリメータ118は、コリメータ118を通過するイオンと中性物質の異なる比を生じさせるように、イオンを制御して捕らえることができる。理論に拘束されるものではないが、本発明者らは、強い案内磁場がない場合、コリメータ118に印加される正の電圧パルスは、プラズマ内の電子を基板表面の方へ引き寄せることができるのに対して、コリメータ118に印加される負の電圧パルスは、プラズマ内の電子をターゲットの方へはね返すことができると考える。したがって、正および負の交流電圧をコリメータ118へパルス出力することによって、コリメータ118を通過するイオンおよび中性物質の指向性をより効率的に制御することができる。
図3は、コリメータ118にDC電力を印加するときにコリメータ118から検出される電圧信号302を示す。図3に示すように、コリメータ電源190からコリメータ118へ供給される電圧は、交流する正の電圧310および負の電圧312をコリメータ118へパルス出力するように、パルスモードで制御することができる。正の電圧パルス310および負の電圧パルス312は、それぞれ所定のパルス幅304、308(たとえば、パルス時間)およびパルス振幅306、314(たとえば、パルス電圧値)を有することができる。パルス変調(たとえば、パルス幅およびパルス振幅)は、所定の堆積プロファイルを実現するように制御される。たとえば、ボトムアップ充填能力を強化するためにより指向性の強いイオンが基板表面の方へ加速される実施形態では、トレンチの底部上の堆積を助けるために、より長いパルス幅(たとえば、より長いパルス時間)を有する正の電圧を供給することができる。対照的に、指向性のないイオンがトレンチの側壁上に堆積され、またはトレンチの隅部の堆積物をスパッタエッチングするために使用される実施形態では、側壁堆積管理を強化するために、より長いパルス幅(たとえば、より長いパルス時間)を有する負の電圧を供給することができる。コリメータ118に供給される電圧はまた、連続モードとすることができる。
いくつかの実施形態では、コリメータ電源190からのDCバイアス電力パルスは、約400Hz〜約60MHzのバイアス周波数で、約5パーセント〜約50パーセント、約15パーセント〜45パーセントなど、約5パーセント(たとえば、5パーセントのオンおよび95パーセントのオフ)〜約70パーセント(たとえば、70パーセントのオンおよび30パーセントのオフ)のデューティサイクルを有することができる。別法として、コリメータ118にパルス出力されるDCバイアス電力のサイクルは、所定の数の実行期間によって制御することができる。たとえば、DCバイアス電力は、約1ミリ秒ごと〜約100ミリ秒ごとにパルス出力することができる。いくつかの実施形態では、DCバイアス電力は、約1kW〜約10kWで制御することができる。
図4は、その結果得られるコリメータ118を通過するイオンの進行方向を示す。図4に見られるように、イオンの進行方向は、基板101に完全に直交しているわけではない。進行方向をさらに補正し、それによってトレンチの底部上の堆積を改善するために、第2の組の磁石196が、コリメータ118に実質上直交する案内磁場を生成する。強い案内場により、電子が閉じ込められ、その結果、コリメータ118を通るイオンの進行方向は、図5に見られるように、基板101に対してより直交になり、有利には、コリメータ118の壁に対する金属イオン損失を低減させる。
いくつかの実施形態では、本明細書に示すPVDチャンバ100内で利用されるスパッタリング源114からの材料は、図6Aに示すように、基板101上に配置された絶縁材料604内に形成される開口602内へ金属層(銅層など)を堆積させるように構成された金属(銅合金など)である。堆積中、混合ガスがPVDチャンバ100へ供給され、基板101上に形成された開口602内への高いボトムアップ充填能力で、スパッタリングされた材料から金属層606(銅層など)を形成する。いくつかの実施形態では、混合ガスは、反応性ガス、非反応性ガス、不活性ガスなどを含むことができる。反応性および非反応性ガスの例には、それだけに限定されるものではないが、とりわけO2、N2、N2O、NO2、NH3、およびH2Oが含まれる。不活性ガスの例には、それだけに限定されるものではないが、とりわけアルゴン(Ar)、ネオン(Ne)、ヘリウム(He)、キセノン(Xe)、およびクリプトン(Kr)が含まれる。本明細書に示す1つの特定の実施形態では、プロセスチャンバに供給される混合ガスには、少なくとも1つの窒素含有ガスおよび/または不活性ガスが含まれる。銅含有合金から作られる金属合金ターゲットは、スパッタプロセスのためのスパッタリング源114に対するソース材料として利用することができる。本明細書に記載する銅(Cu)含有ターゲットは、例示的な提案のみを目的とするものであり、本開示の範囲を限定するものとして解釈されるべきでない。さらに、スパッタリング源114として利用することができる金属または金属合金ターゲットは、アルミニウム(Al)、コバルト(Co)、クロム(Cr)、ニッケル(Ni)、タンタル(Ta)、チタン(Ti)、タングステン(W)、これらの合金、これらの組合せなどからなる群からの材料によって作ることができる。
混合ガスがPVDチャンバ100内へ処理のために供給された後、スパッタリング源114、たとえばCuターゲットに、高い電圧電力が供給され、Cu2+などの銅イオンの形で金属Cuソース材料をスパッタリング源114からスパッタリングする。スパッタリング源114と基板支持体108との間に印加されるバイアス電力は、PVDチャンバ100内に混合ガスから形成されるプラズマを維持する。コリメータ118に供給されるDCバイアスパルス電力は、基板表面の方へ到達するイオン分率、比、およびイオン軌道経路を制御するのを助けることができる。主にプラズマ内の混合ガスからのイオンは、スパッタリング源114からの材料に衝撃を与えてスパッタリングする。混合ガスおよび/または他のプロセスパラメータは、スパッタリング堆積プロセス中に変動させることができ、それによって、堆積した金属層606内に勾配を生じさせ、異なる膜品質要件に対して膜特性が制御される。
いくつかの実施形態では、約400kHz〜約60MHzの周波数で、約500ワット〜約25kWのRFソース電力を供給することができる。13.56MHzまたは2MHzの周波数で、最高約3000ワットのRFバイアス電力を基板支持体に印加することができる。いくつかの実施形態では、混合ガスにおいて、約400kHz〜約60MHzの周波数で、約100ワット〜約3000ワットのRFソース電力を供給することができる。特定の場合、イオンエネルギーを変調するために、2重周波数または3重周波数を使用することもできる。約1kW〜約10kWのDCバイアス電力を、パルスモードでコリメータに印加することができる。別法として、DCバイアス電力は、連続モードでコリメータに印加することができる。
いくつかのプロセスパラメータはまた、堆積プロセスを実行するために混合ガスおよびパルスRFバイアス電力モードを供給しながら制御することができる。処理チャンバの圧力は、約1ミリトル〜約100ミリトル、たとえば約20ミリトルなど、約0.5ミリトル〜約500ミリトルで制御することができる。基板温度は、約摂氏−40度〜約摂氏450度で制御することができる。
堆積プロセス後、図6Bに示すように、良好な側壁および底部堆積管理で、銅層などの金属層606を、開口602内に共形に堆積させることができる。堆積プロセスは、想像線608によって示すように、絶縁材料層604内に画定された開口602が金属層606で完全に充填されるまで、実行することができる。
図7は、本開示のいくつかの実施形態による基板上に材料を堆積させる方法700の流れ図を示す。705で、混合ガスが処理チャンバに供給される。710で、RFソース電力が混合ガスに印加され、プラズマを形成し、処理チャンバ内に配置されたターゲットからソース材料をスパッタリングする。715で、ソースから放出される金属イオンの進行方向を制御するために、処理チャンバ内に配置されたコリメータにDCバイアス電力が印加される。720で、コリメータに実質上直交する案内磁場が生成され、金属イオンの進行方向をさらに制御する。725で、スパッタリングされたソース材料が基板上へ堆積する。
したがって、物理的気相堆積チャンバ内に配置されたバイポーラコリメータを有する装置およびこの装置を使用する方法が、本明細書に提供される。物理的気相堆積チャンバ内でバイポーラコリメータを利用して案内磁場を生成することによって、物理的気相堆積プロセス中にイオン軌道挙動を効率的に制御し、ボトムアップ充填能力を助けるために、イオン/中性物質濾過作用の効率的な制御を得ることができる。
上記は本開示の実施形態を対象とするが、本開示の基本的な範囲から逸脱することなく、本開示の他のさらなる実施形態も考案することができる。

Claims (15)

  1. チャンバ本体および前記チャンバ本体上に配置されたチャンバリッドであって、前記チャンバ本体内で前記リッドの下に処理領域を画定するチャンバ本体およびチャンバリッドと、
    前記処理領域内に配置されたコリメータと、
    前記コリメータに結合された電源と、
    前記チャンバ本体の周りで前記コリメータより上に配置された第1の組の磁石および前記チャンバ本体の周りで前記コリメータより下に配置された第2の組の磁石であって、前記コリメータに実質上直交する案内磁場をともに生じさせる第1の組の磁石および第2の組の磁石と
    を備える基板処理チャンバ。
  2. 前記電源が、DC電源またはRF電源の1つまたは複数である、請求項1に記載の基板処理チャンバ。
  3. 前記電源が、バイポーラ電力供給である、請求項1に記載の基板処理チャンバ。
  4. 前記電源が、バイポーラパルスDC電源である、請求項1に記載の基板処理チャンバ。
  5. 前記コリメータが、バイポーラモードで構成される、請求項1に記載の基板処理チャンバ。
  6. 前記チャンバリッドの下に配置されたターゲット
    をさらに備える、請求項1から5までのいずれか1項に記載の基板処理チャンバ。
  7. 前記ターゲットが、アルミニウム、チタン、タンタル、タングステン、クロム、ニッケル、銅、コバルト、これらの合金、またはこれらの組合せから製造される、請求項6に記載の基板処理チャンバ。
  8. 前記チャンバリッドより上に配置されたマグネトロンアセンブリ
    をさらに備える、請求項6に記載の基板処理チャンバ。
  9. 前記処理チャンバ内に配置された基板支持体に結合されたRFバイアス電力
    をさらに備える、請求項1から5までのいずれか1項に記載の基板処理チャンバ。
  10. 前記案内磁場が、前記基板支持体に実質上直交する、請求項9に記載の基板処理チャンバ。
  11. 前記第2の組の磁石が、複数の電磁コイルを構成する、請求項1から5までのいずれか1項に記載の基板処理チャンバ。
  12. 基板上に材料を堆積させる方法であって、
    混合ガスを処理チャンバ内へ供給するステップと、
    RFまたはDCソース電力を印加して前記混合ガスからプラズマを形成し、前記処理チャンバ内に配置されたターゲットからソース材料をスパッタリングするステップと、
    前記処理チャンバ内に配置されたコリメータにDCバイアス電力を印加するステップと、
    前記コリメータに実質上直交する案内磁場を生成するステップと、
    前記ソース材料を前記基板上へ堆積させるステップとを含む方法。
  13. 前記DCバイアス電力を前記コリメータに印加するステップが、
    正の電圧および負の電圧を前記コリメータに交互にパルス出力するステップをさらに含む、請求項12に記載の方法。
  14. 前記案内磁場を生成するステップが、
    前記処理チャンバの周りで前記コリメータより上に配置された第1の組の磁石および前記処理チャンバの周りで前記コリメータより下に配置された第2の組の磁石を設けるステップを含み、前記第1の組の磁石および前記第2の組の磁石が、前記案内磁場をともに生じさせる、請求項12または13に記載の方法。
  15. 前記第1の組の磁石または前記第2の組の磁石の少なくとも1つが、複数の電磁コイルを構成する、請求項14に記載の方法。
JP2017516637A 2014-06-06 2015-05-14 改善された金属イオン濾過方法および装置 Active JP6818678B2 (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201462009158P 2014-06-06 2014-06-06
US62/009,158 2014-06-06
US14/707,825 US9953813B2 (en) 2014-06-06 2015-05-08 Methods and apparatus for improved metal ion filtering
US14/707,825 2015-05-08
PCT/US2015/030738 WO2015187330A1 (en) 2014-06-06 2015-05-14 Methods and apparatus for improved metal ion filtering

Publications (3)

Publication Number Publication Date
JP2017525856A true JP2017525856A (ja) 2017-09-07
JP2017525856A5 JP2017525856A5 (ja) 2018-06-21
JP6818678B2 JP6818678B2 (ja) 2021-01-20

Family

ID=54767166

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017516637A Active JP6818678B2 (ja) 2014-06-06 2015-05-14 改善された金属イオン濾過方法および装置

Country Status (7)

Country Link
US (1) US9953813B2 (ja)
JP (1) JP6818678B2 (ja)
KR (1) KR102355961B1 (ja)
CN (2) CN106415785B (ja)
SG (1) SG11201609400XA (ja)
TW (1) TWI681069B (ja)
WO (1) WO2015187330A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019014924A (ja) * 2017-07-04 2019-01-31 株式会社アルバック スパッタリング装置及びスパッタリング方法
JP2019081948A (ja) * 2017-09-15 2019-05-30 アプライド マテリアルズ インコーポレイテッドApplied Materials,Incorporated 静的磁石アセンブリを有する物理的気相堆積チャンバ、及びスパッタリングする方法

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9412574B2 (en) * 2013-01-28 2016-08-09 Westfaelische Wilhelms-Universitaet Muenster Parallel elemental and molecular mass spectrometry analysis with laser ablation sampling
KR102383703B1 (ko) * 2016-03-05 2022-04-08 어플라이드 머티어리얼스, 인코포레이티드 물리 기상 증착 프로세스들에서 이온 프랙션을 제어하기 위한 방법들 및 장치
JP6088083B1 (ja) * 2016-03-14 2017-03-01 株式会社東芝 処理装置及びコリメータ
JP6122169B1 (ja) * 2016-03-15 2017-04-26 株式会社東芝 処理装置およびコリメータ
US20190353919A1 (en) * 2018-05-21 2019-11-21 Applied Materials, Inc. Multi-zone collimator for selective pvd
US11846013B2 (en) * 2020-07-31 2023-12-19 Applied Materials, Inc. Methods and apparatus for extended chamber for through silicon via deposition
CN113862622B (zh) * 2021-09-24 2023-10-13 北京北方华创微电子装备有限公司 一种金属化合物薄膜的制备方法
CN114078685B (zh) * 2021-11-17 2024-05-17 北京北方华创微电子装备有限公司 半导体工艺设备
CN114231872B (zh) * 2021-12-17 2022-10-14 哈尔滨工业大学 电磁驱渣装置
CN115233174B (zh) * 2022-08-04 2023-09-08 北京北方华创微电子装备有限公司 工艺腔室

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08213320A (ja) * 1994-09-26 1996-08-20 Applied Materials Inc スパッタリングターゲットとワークピースとの間の電極
JPH1174225A (ja) * 1997-05-08 1999-03-16 Applied Materials Inc 高密度プラズマを有する持続セルフスパッタリングリアクタ
JP2002069634A (ja) * 2000-08-29 2002-03-08 Canon Inc 薄膜作製方法および薄膜作製装置
WO2009157439A1 (ja) * 2008-06-26 2009-12-30 株式会社アルバック スパッタリング装置及びスパッタリング方法

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3827758B2 (ja) * 1995-09-22 2006-09-27 株式会社半導体エネルギー研究所 薄膜作製方法及び薄膜作製装置
US6827824B1 (en) 1996-04-12 2004-12-07 Micron Technology, Inc. Enhanced collimated deposition
JP3914287B2 (ja) 1996-09-12 2007-05-16 アプライド マテリアルズ インコーポレイテッド スパッタ装置及びコリメータ付着物の処理方法
US6080287A (en) * 1998-05-06 2000-06-27 Tokyo Electron Limited Method and apparatus for ionized physical vapor deposition
US6143140A (en) * 1999-08-16 2000-11-07 Applied Materials, Inc. Method and apparatus to improve the side wall and bottom coverage in IMP process by using magnetic field
US6251242B1 (en) 2000-01-21 2001-06-26 Applied Materials, Inc. Magnetron and target producing an extended plasma region in a sputter reactor
US6699375B1 (en) * 2000-06-29 2004-03-02 Applied Materials, Inc. Method of extending process kit consumable recycling life
US6743488B2 (en) * 2001-05-09 2004-06-01 Cpfilms Inc. Transparent conductive stratiform coating of indium tin oxide
US20030015421A1 (en) 2001-07-20 2003-01-23 Applied Materials, Inc. Collimated sputtering of cobalt
JP3713683B2 (ja) * 2002-03-05 2005-11-09 住友イートンノバ株式会社 イオンビームの質量分離フィルタとその質量分離方法及びこれを使用するイオン源
JP2004084007A (ja) * 2002-08-27 2004-03-18 Nec Kyushu Ltd スパッタ装置
US7892406B2 (en) * 2005-03-28 2011-02-22 Tokyo Electron Limited Ionized physical vapor deposition (iPVD) process
US20060102467A1 (en) * 2004-11-15 2006-05-18 Harald Herchen Current collimation for thin seed and direct plating
KR100906341B1 (ko) * 2007-11-22 2009-07-06 에이피시스템 주식회사 급속열처리용 기판회전요동장치
KR20120004502A (ko) * 2009-04-03 2012-01-12 어플라이드 머티어리얼스, 인코포레이티드 고압 rf-dc 스퍼터링과 이 프로세스의 단차 도포성 및 막 균일성을 개선하기 위한 방법
JP5373904B2 (ja) * 2009-07-17 2013-12-18 株式会社アルバック 成膜装置
US20120118732A1 (en) * 2009-07-17 2012-05-17 Ulvac, Inc. Film formation apparatus
JP2011023649A (ja) 2009-07-17 2011-02-03 Renesas Electronics Corp 半導体装置の製造方法及びスパッタリング装置
US8343318B2 (en) * 2010-03-25 2013-01-01 Novellus Systems Inc. Magnetic lensing to improve deposition uniformity in a physical vapor deposition (PVD) process
US8846451B2 (en) * 2010-07-30 2014-09-30 Applied Materials, Inc. Methods for depositing metal in high aspect ratio features
JP5903217B2 (ja) * 2011-03-24 2016-04-13 株式会社アルバック マグネトロンスパッタ電極及びスパッタリング装置
JP5713872B2 (ja) * 2011-10-28 2015-05-07 株式会社神戸製鋼所 成膜装置及び成膜方法
US9831074B2 (en) 2013-10-24 2017-11-28 Applied Materials, Inc. Bipolar collimator utilized in a physical vapor deposition chamber
US9887072B2 (en) * 2014-01-23 2018-02-06 Taiwan Semiconductor Manufacturing Company, Ltd. Systems and methods for integrated resputtering in a physical vapor deposition chamber

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08213320A (ja) * 1994-09-26 1996-08-20 Applied Materials Inc スパッタリングターゲットとワークピースとの間の電極
JPH1174225A (ja) * 1997-05-08 1999-03-16 Applied Materials Inc 高密度プラズマを有する持続セルフスパッタリングリアクタ
JP2002069634A (ja) * 2000-08-29 2002-03-08 Canon Inc 薄膜作製方法および薄膜作製装置
WO2009157439A1 (ja) * 2008-06-26 2009-12-30 株式会社アルバック スパッタリング装置及びスパッタリング方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019014924A (ja) * 2017-07-04 2019-01-31 株式会社アルバック スパッタリング装置及びスパッタリング方法
JP2019081948A (ja) * 2017-09-15 2019-05-30 アプライド マテリアルズ インコーポレイテッドApplied Materials,Incorporated 静的磁石アセンブリを有する物理的気相堆積チャンバ、及びスパッタリングする方法
JP7449040B2 (ja) 2017-09-15 2024-03-13 アプライド マテリアルズ インコーポレイテッド 静的磁石アセンブリを有する物理的気相堆積チャンバ、及びスパッタリングする方法

Also Published As

Publication number Publication date
TW201546309A (zh) 2015-12-16
US9953813B2 (en) 2018-04-24
KR102355961B1 (ko) 2022-01-25
WO2015187330A1 (en) 2015-12-10
JP6818678B2 (ja) 2021-01-20
KR20170013997A (ko) 2017-02-07
US20150357171A1 (en) 2015-12-10
CN106415785A (zh) 2017-02-15
CN106415785B (zh) 2020-06-23
TWI681069B (zh) 2020-01-01
SG11201609400XA (en) 2016-12-29
CN111755322A (zh) 2020-10-09

Similar Documents

Publication Publication Date Title
JP6549112B2 (ja) 物理的気相堆積チャンバで利用される双極性コリメータ
JP6818678B2 (ja) 改善された金属イオン濾過方法および装置
US12094699B2 (en) Methods and apparatus for controlling ion fraction in physical vapor deposition processes
US10157733B2 (en) Methods for igniting a plasma in a substrate processing chamber
JP2008240112A (ja) マグネトロンスパッタリング装置および半導体装置の製造方法
TW202338128A (zh) 電磁脈衝對 pvd 台階覆蓋的影響

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180514

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180514

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190221

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190404

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20190704

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190904

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200220

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20200518

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20200717

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200819

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20201126

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20201228

R150 Certificate of patent or registration of utility model

Ref document number: 6818678

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250