JP6818678B2 - 改善された金属イオン濾過方法および装置 - Google Patents

Description

本開示の実施形態は、概して、半導体製造システム内で使用される基板処理チャンバに関する。

サブミクロン以下の特徴を確実に作り出すことは、半導体装置の次世代の超大規模集積（ＶＬＳＩ）および極超大規模集積（ＵＬＳＩ）に対する主要な技術である。しかし、回路技術の小型化が推し進められるにつれて、ＶＬＳＩおよびＵＬＳＩ技術における相互接続の寸法が縮小することで、処理能力に対する追加の要求が生じてきた。ＶＬＳＩおよびＵＬＳＩ技術の中核をなすマルチレベル相互接続は、ビアおよび他の相互接続などの高いアスペクト比の特徴の精密な処理を必要とする。
次世代の装置に対して回路密度が増大するにつれて、ビア、トレンチ、コンタクト、ゲート構造、および他の特徴などの相互接続、ならびにそれらの間の誘電体材料の幅は、４５ｎｍおよび３２ｎｍまたはさらに小さい寸法まで減少する。しかし、誘電体層の厚さは実質上一定のままであり、その結果、これらの特徴の深さと幅のアスペクト比が増大する。
物理的気相堆積（ＰＶＤ）としても知られるスパッタリングは、集積回路内に金属特徴を形成する方法である。スパッタリングは、基板上に材料層を堆積させる。電界によって強く加速されたイオンが、ターゲットなどのソース材料に衝撃を与え、ターゲットから材料が放出され、次いでこの材料は基板上に堆積する。

物理的気相堆積プロセスでは、高速で移動しているイオンがターゲットに当たり、ターゲット表面から粒子を取り除く。これらの粒子は、入射イオンとの相互作用によって電荷移動機構を通じて帯電することがある。別法として、これらの粒子は、空間内に存在する電界との相互作用を通じて帯電することがあり、またはこれらの粒子は、帯電しないままであることもある。堆積は、概して、電界領域上のトレンチ側壁の頂部付近でより速く生じる。堆積中、放出された粒子は、基板表面に略直交する方向に進むのではなく、あらゆる方向に進むことがあり、その結果、トレンチの隅部上に張り出し構造が形成される。トレンチまたは他の開口の両側に配置された張り出し構造は、ともに成長することがあり、その結果、早くに塞がり、したがってトレンチまたは開口の完全な充填を妨げ、孔またはボイドを形成する。導電性材料を堆積させて装置に対する導電経路を形成するとき、そのような孔またはボイドは、望ましくないことに、形成される特徴の導電率を大幅に低下させる。さらに、次世代の装置内でトレンチおよびビアのアスペクト比が高ければ高いほど、ボイドなく充填するのがさらに困難になる。

基板表面に到達するイオン分率またはイオン密度を特定の範囲に制御することで、金属層堆積プロセス中の底部および側壁の到達範囲を改善することができる。一例では、ターゲットから取り除かれた粒子は、基板に印加される電気バイアス下でイオン化し、加速させることができる。その結果、角度フラックス分布が狭くなることで、トレンチが早くに塞がれる前にトレンチ内へ進むように粒子を促す。基板表面付近のイオン分率／イオン密度を増大させることによって、基板により直交しているイオン軌道を促進することができると考えられる。加速されたイオンが基板表面に接近すると、加速されたイオンから伝えられる運動量が、トレンチ内へより深くまで到達することができる。その際、加速されたイオンは、電気バイアスの影響を受けてトレンチ側壁の方へ偏向する。それにもかかわらず、トレンチ内への浸入が深ければ深いほど、側壁の頂部付近の張り出しの影響が低減される。しかし、トレンチのアスペクト比が高くなり、基板サイズが大きくなればなるほど、トレンチ底部に到達することはより困難になり、基板表面に材料を均一に堆積させることもより困難になる。したがって、ＰＶＤ処理では依然として、張り出し管理の問題を克服することが困難である。

したがって、本発明者らは、良好な底部および側壁管理を伴う金属含有層を形成する改善された方法および装置を提供する。

改善されたイオン濾過方法および装置の実施形態が、本明細書に提供される。いくつかの実施形態では、基板処理チャンバは、チャンバ本体およびチャンバ本体上に配置されたチャンバリッドであって、チャンバ本体内でリッドの下に処理領域を画定するチャンバ本体およびチャンバリッドと、処理領域内に配置されたコリメータと、コリメータに結合された電源と、チャンバ本体の周りでコリメータより上に配置された第１の組の磁石およびチャンバ本体の周りでコリメータより下に配置された第２の組の磁石であって、コリメータに実質上直交する案内磁場をともに生じさせる第１の組の磁石および第２の組の磁石とを含む。
いくつかの実施形態では、基板処理チャンバは、チャンバ本体およびチャンバ本体上に配置されたチャンバリッドであって、チャンバ本体内でリッドの下に処理領域を画定するチャンバ本体およびチャンバリッドと、チャンバリッドの下に配置されたターゲットと、処理領域内でリッドの下に配置されたコリメータと、コリメータに結合されたＤＣ電源と、チャンバ本体の周りでコリメータより上に配置された第１の組の磁石およびチャンバ本体の周りでコリメータより下に配置された第２の組の磁石であって、コリメータに実質上直交する案内磁場をともに生じさせる第１の組の磁石および第２の組の磁石とを含む。

いくつかの実施形態では、基板上に金属層を堆積させる方法は、混合ガスを処理チャンバ内へ供給するステップと、ＲＦまたはＤＣソース電力を印加して混合ガスからプラズマを形成し、処理チャンバ内に配置されたターゲットからソース材料をスパッタリングするステップと、処理チャンバ内に配置されたコリメータにＤＣバイアス電力を印加するステップと、コリメータに実質上直交する案内磁場を生成するステップと、ソース材料を基板上へ堆積させるステップとを含む。
本開示の他のさらなる実施形態は、以下に記載する。
上記で簡単に要約し、以下により詳細に論じる本開示の実施形態は、添付の図面に示す本開示の例示的な実施形態を参照することによって理解することができる。しかし、本開示は他の等しく有効な実施形態を許容することができるため、添付の図面は本開示の典型的な実施形態のみを示し、したがって範囲を限定すると見なされるべきでない。

本開示のいくつかの実施形態によるプロセスチャンバの概略横断面図である。 本開示のいくつかの実施形態によるコリメータの上面図である。 本開示のいくつかの実施形態による図２のコリメータに印加される電圧を時間の関数として示す図である。 本開示のいくつかの実施形態によるプロセスチャンバ内に生成される磁場を示す図である。 本開示のいくつかの実施形態によるプロセスチャンバ内に生成される磁場を示す図である。 本開示のいくつかの実施形態による金属層堆積プロセスの製造中の基板の横断面図である。 本開示のいくつかの実施形態による金属層堆積プロセスの製造中の基板の横断面図である。 本開示のいくつかの実施形態による基板上に金属層を堆積させる方法の流れ図である。

理解を容易にするために、可能な場合、同一の参照番号を使用して、図に共通の同一の要素を指す。これらの図は、原寸に比例して描かれたものではなく、見やすいように簡略化されていることがある。一実施形態の要素および特徴は、さらなる記載がなくても、他の実施形態に有益に組み込むことができる。
改善された金属イオン濾過方法および装置の実施形態が、本明細書に提供される。いくつかの実施形態では、本発明の装置は、有利には、物理的気相堆積プロセス中に、イオン／中性物質濾過作用を制御して、イオン軌道挙動を効率的に制御し、ボトムアップ充填能力を助けることができる。たとえば、本開示の実施形態は、イオン濾過により金属イオン化を増大させ、基板レベルに到達する前のイオンと中性物質の両方に対するフラックス角度分布の制御を改善することによって、基板上に形成された特徴内に良好な底部および側壁管理で材料を堆積することを容易にすることができる。以下でより詳細に説明するように、金属イオン濾過は、有利には、幾何学的視準と電気的視準の両方によって実現することができる。幾何学的視準が中性物質とイオンの両方に対して有効であるのに対して、電気的視準は金属イオンのみに作用する（ＤＣバイアスおよび強磁場配置の助けを借りる）。金属イオン化がより大きく（コリメータ上の損失がより少ないことによる）、かつ／またはイオン角拡散が狭い結果、有利には、堆積到達範囲がより良好になる。いくつかの実施形態では、バイアスされたコリメータを使用して、プラズマ電位を制御することもできる。

図１は、本開示のいくつかの実施形態による材料のスパッタ堆積に適したバイポーラコリメータ（コリメータ１１８）を有する物理的気相堆積（ＰＶＤ）チャンバ１００（たとえば、スパッタプロセスチャンバ）を示す。本開示からの利益が得られるように適合することができるＰＶＤチャンバの例には、どちらもカリフォルニア州サンタクララのＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃ．から市販のＡＬＰＳ（登録商標）ＰｌｕｓおよびＳＩＰ ＥＮＣＯＲＥ（登録商標）ＰＶＤ処理チャンバが含まれる。他の製造者から入手可能な処理チャンバもまた、本明細書に記載する実施形態を実行するように適合することができる。

ＰＶＤチャンバ１００は、ＰＶＤチャンバ１００の内部体積１０６を密閉する本体１０５を画定する上部側壁１０２、下部側壁１０３、およびリッド部分１０４を有する。上部側壁１０２と下部側壁１０３との間に、アダプタプレート１０７を配置することができる。基板支持体１０８などの基板支持体が、ＰＶＤチャンバ１００の内部体積１０６内に配置される。内部体積１０６の内外へ基板を移送する基板移送ポート１０９が、下部側壁１０３内に形成される。
いくつかの実施形態では、ＰＶＤチャンバ１００は、物理的気相堆積（ＰＶＤ）チャンバとしても知られるスパッタリングチャンバを構成し、たとえばチタン、酸化アルミニウム、アルミニウム、酸窒化アルミニウム、銅、タンタル、窒化タンタル、酸窒化タンタル、酸窒化チタン、タングステン、または窒化タングステンを基板１０１などの基板上に堆積させることが可能である。

内部体積１０６内へプロセスガスを供給するために、ガス源１１０がＰＶＤチャンバ１００に結合される。いくつかの実施形態では、プロセスガスは、不活性ガス、非反応性ガス、および反応性ガス（所望される場合）を含むことができる。ガス源１１０によって提供することができるプロセスガスの例には、それだけに限定されるものではないが、とりわけアルゴンガス（Ａｒ）、ヘリウム（Ｈｅ）、ネオンガス（Ｎｅ）、窒素ガス（Ｎ₂）、酸素ガス（Ｏ₂）、および水蒸気Ｈ₂Ｏが含まれる。
内部体積１０６の圧力を制御するために、ポンピング装置１１２が、内部体積１０６と連通してＰＶＤチャンバ１００に結合される。いくつかの実施形態では、ＰＶＤチャンバ１００の圧力レベルは、約１トル以下で維持することができる。別の実施形態では、ＰＶＤチャンバ１００の圧力レベルは、約５００ミリトル以下で維持することができる。さらに別の実施形態では、ＰＶＤチャンバ１００の圧力レベルは、約１ミリトル〜約３００ミリトルで維持することができる。

リッド部分１０４は、ターゲットなどのスパッタリング源１１４を支持することができる。いくつかの実施形態では、スパッタリング源１１４は、チタン（Ｔｉ）、タンタル（Ｔａ）、タングステン（Ｗ）、コバルト（Ｃｏ）、ニッケル（Ｎｉ）、銅（Ｃｕ）、アルミニウム（Ａｌ）、これらの合金、これらの組合せなどを含有する材料、またはいくつかの実施形態では本質的にこれらからなる材料から製造することができる。たとえば、いくつかの実施形態では、スパッタリング源１１４は、アルミニウム（Ａｌ）、コバルト（Ｃｏ）、クロム（Ｃｒ）、ニッケル（Ｎｉ）、タンタル（Ｔａ）、チタン（Ｔｉ）、タングステン（Ｗ）、これらの合金、これらの組合せなどからなる群から選択される１つまたは複数の材料から製造することができる。いくつかの実施形態では、スパッタリング源１１４は、チタン（Ｔｉ）、タンタル（Ｔａ）、またはアルミニウム（Ａｌ）から製造することができる。

スパッタリング源１１４は、スパッタリング源１１４に対する電力供給１１７（たとえば、ソース電力）を備えるソースアセンブリ１１６に結合することができる。電力供給１１７は、ＲＦソース電力またはＤＣソース電力を提供することができる。いくつかの実施形態では、ＲＦソース電力とＤＣソース電力の両方が設けられる。処理中にスパッタリング源１１４からの材料の効率的なスパッタリングを強化する１組の磁石を含むマグネトロンアセンブリ１１９を、スパッタリング源１１４に隣接して結合することができる。マグネトロンアセンブリの例には、とりわけ、電磁線形マグネトロン、蛇行したマグネトロン、螺旋状のマグネトロン、２重指状のマグネトロン、方形化された螺旋状のマグネトロンが含まれる。

いくつかの実施形態では、第１の組の磁石１９４は、スパッタリング源１１４から取り除かれた金属イオンへの電界の生成を助けるように、チャンバ本体の周りでコリメータより上に、たとえばアダプタプレート１０７と上部側壁１０２との間に配置することができる。さらに、第２の組の磁石１９６は、スパッタリング源１１４から材料を取り除くための電界の生成を助けるように、チャンバ本体の周りでコリメータより下に、たとえばリッド部分１０４に隣接して配置することができる。ＰＶＤチャンバ１００の周りに配置される磁石の数、サイズ、および強度は、プラズマ解離およびスパッタリング効率を改善するように選択することができる。たとえば、いくつかの実施形態では、第１の組の磁石１９４は、ターゲット表面で約５００〜約３０００ガウスの総強度を有することができる。いくつかの実施形態では、第２の組の磁石１９６は、ターゲット表面から約７インチ離れて（たとえば、下で）測定される約０〜約３００ガウスの総強度を有することができる。いくつかの実施形態では、第１の組の磁石１９４および第２の組の磁石１９６によって生じる案内磁場は、ターゲット表面から約７インチ離れて（たとえば、下で）測定される約１０〜約３００ガウスの総強度を有することができる。第１の組の磁石１９４の個々の磁石は、永久磁石、電磁石（たとえば、電磁コイル）、またはこれらの組合せとすることができる。第２の組の磁石１９６の個々の磁石は、永久磁石、電磁石（たとえば、電磁コイル）、またはこれらの組合せとすることができる。案内磁場の全体的な磁場強度およびマグネトロンアセンブリの不均衡比（たとえば、外側の極の総表面積／内側の極の総表面積）は、所望のプラズマ密度を生成しかつプラズマ拡散を強化するように最適化することができる。たとえば、典型的には、不均衡比を増大させることで（たとえば、約２〜５またはそれ以上に）、プラズマ出力密度を増大させ、金属イオンフラックスの生成を増大させる。

いくつかの実施形態では、スパッタリング源１１４と基板支持体１０８との間にバイアス電力を提供するために、基板支持体１０８を通ってＰＶＤチャンバ１００に追加のＲＦ電源１８０を結合することもできる。いくつかの実施形態では、ＲＦ電源１８０は、約１３．５６ＭＨｚなど、約４００Ｈｚ〜約６０ＭＨｚの周波数を有することができる。

内部体積１０６内でスパッタリング源１１４と基板支持体１０８との間に、コリメータ１１８を位置決めすることができる。コリメータ１１８は、コリメータ１１８を通過するイオンの方向を制御するように、バイポーラモードとすることができる。正または負の交流パルス電圧をコリメータ１１８に提供してコリメータ１１８をバイポーラモードで制御するために、制御可能な直流（ＤＣ）またはＡＣコリメータ電源１９０をコリメータ１１８に結合することができる（たとえば、バイポーラ電力供給）。バイポーラコリメータ１１８に関する詳細は、図２〜３に関して以下でさらに論じる。いくつかの実施形態では、コリメータ電源１９０は、ＤＣ電源である。いくつかの実施形態では、コリメータ電源１９０は、バイポーラパルスＤＣ電源である。

コリメータ１１８に近接してリッド部分１０４の内部に、遮蔽管１２０を設けることができる。コリメータ１１８は、内部体積１０６内でガスおよび／または材料フラックスを誘導するために、複数の開孔を含む。コリメータ１１８は、遮蔽管１２０に機械的および電気的に結合することができる。いくつかの実施形態では、コリメータ１１８は、溶接プロセスなどによって、遮蔽管１２０に機械的に結合され、コリメータ１１８は遮蔽管１２０に一体化される。別の実施形態では、コリメータ１１８は、ＰＶＤチャンバ１００内で電気的に浮動することができる。別の実施形態では、コリメータ１１８は、電源に結合することができ、かつ／またはＰＶＤチャンバ１００の本体１０５のリッド部分１０４に電気的に結合することができる。

遮蔽管１２０は、管状体１２１を含むことができ、管状体１２１の上面内には凹部１２２が形成される。凹部１２２は、コリメータ１１８の下面との嵌合インターフェースを提供する。遮蔽管１２０の管状体１２１は、肩領域１２３を含むことができ、肩領域１２３の内径は、管状体１２１の残り部分の内径より小さい。いくつかの実施形態では、管状体１２１の内面は、テーパ状表面１２４に沿って肩領域１２３の内面へ半径方向内方に遷移する。ＰＶＤチャンバ１００内で、遮蔽管１２０に隣接して遮蔽管１２０とアダプタプレート１０７との中間に、遮蔽リング１２６を配置することができる。遮蔽リング１２６は、遮蔽管１２０の肩領域１２３の反対側およびアダプタプレート１０７の内部側壁によって形成された凹部１２８内に、少なくとも部分的に配置することができる。

一態様では、遮蔽リング１２６は、軸方向に突出する環状側壁１２７を含み、環状側壁１２７の内径は、遮蔽管１２０の肩領域１２３の外径より大きい。半径方向フランジ１３０が、環状側壁１２７から延びる。半径方向フランジ１３０は、遮蔽リング１２６の環状側壁１２７の内径表面に対して約９０度（９０°）より大きい角度で形成することができる。半径方向フランジ１３０は、半径方向フランジ１３０の下面上に形成された突起１３２を含む。突起１３２は、遮蔽リング１２６の環状側壁１２７の内径表面に対して実質上平行の向きに半径方向フランジ１３０の表面から延びる円形の隆起とすることができる。突起１３２は、概して、基板支持体１０８上に配置されたエッジリング１３６内に形成された凹状フランジ１３４と嵌合するように適合される。凹状フランジ１３４は、エッジリング１３６内に形成された円形の溝とすることができる。突起１３２および凹状フランジ１３４の係合により、遮蔽リング１２６を基板支持体１０８の長手方向軸に対して中心合わせする。基板１０１（リフトピン１４０上に支持された状態で示す）は、基板支持体１０８とロボットブレード（図示せず）との間の座標位置決め較正によって、基板支持体１０８の長手方向軸に対して中心合わせされる。したがって処理中、基板１０１は、ＰＶＤチャンバ１００内で中心合わせすることができ、遮蔽リング１２６は、基板１０１の周りで半径方向に中心合わせすることができる。

動作の際、基板１０１を運搬するロボットブレード（図示せず）が、基板移送ポート１０９を通って延ばされる。基板支持体１０８を下降させて、基板支持体１０８から延びるリフトピン１４０へ基板１０１を移送することを可能にすることができる。基板支持体１０８および／またはリフトピン１４０の上昇および下降は、基板支持体１０８に結合された駆動部１４２によって制御することができる。基板１０１は、基板支持体１０８の基板受取り表面１４４上へ下降させることができる。基板１０１が基板支持体１０８の基板受取り表面１４４上に位置決めされた状態で、スパッタ堆積を基板１０１上で実行することができる。エッジリング１３６は、処理中に基板１０１から電気的に絶縁することができる。したがって、基板受取り表面１４４は、エッジリング１３６のうち基板１０１に隣接する部分の高さより大きい高さを含むことができ、それにより基板１０１は、エッジリング１３６に接触することから防止される。スパッタ堆積中、基板１０１の温度は、基板支持体１０８内に配置された熱制御チャネル１４６を利用することによって制御することができる。

スパッタ堆積後、基板１０１は、リフトピン１４０を利用して、基板支持体１０８から隔置された位置へ持ち上げることができる。持ち上げられる位置は、アダプタプレート１０７に隣接している遮蔽リング１２６およびリフレクタリング１４８の一方または両方の近傍とすることができる。アダプタプレート１０７は、リフレクタリング１４８の下面とアダプタプレート１０７の凹面１５２との中間の位置でアダプタプレート１０７に結合された１つまたは複数のランプ１５０を含む。ランプ１５０は、赤外（ＩＲ）および／または紫外（ＵＶ）スペクトルなど、可視または近可視波長内の光および／または放射エネルギーを提供する。ランプ１５０からのエネルギーは、基板１０１の裏側（すなわち、下面）の方へ半径方向内方に集束され、基板１０１および基板１０１上に堆積した材料を加熱する。基板１０１を取り囲むチャンバ部品上の反射面は、エネルギーが失われかつ／または利用されないはずである他のチャンバ部品から離れて、基板１０１の裏側の方へエネルギーを集束させる働きをする。アダプタプレート１０７は、加熱中にアダプタプレート１０７の温度を制御するように、冷却剤源１５４に結合することができる。

基板１０１を所定の温度に制御した後、基板１０１は、基板支持体１０８の基板受取り表面１４４上の位置へ下降させられる。基板１０１は、基板支持体１０８内の熱制御チャネル１４６を利用して、伝導を介して急速に冷却することができる。基板１０１の温度は、第１の温度から第２の温度へほんの数秒から約１分で減少させることができる。基板１０１は、基板移送ポート１０９を通ってＰＶＤチャンバ１００からさらなる処理のために取り出すことができる。基板１０１は、約摂氏２５０度未満などの所定の温度範囲で維持することができる。

コントローラ１９８が、ＰＶＤチャンバ１００に結合される。コントローラ１９８は、中央処理装置（ＣＰＵ）１６０、メモリ１５８、および支持回路１６２を含む。コントローラ１９８は、プロセスシーケンスを制御して、ガス源１１０からＰＶＤチャンバ１００に入るガス流を調節し、スパッタリング源１１４のイオン衝撃を制御するために利用される。ＣＰＵ１６０は、工業的な環境で使用することができる任意の形式の汎用コンピュータプロセッサとすることができる。ソフトウェアルーチンは、ランダムアクセスメモリ、読取り専用メモリ、フロッピー、もしくはハードディスクドライブ、または他の形式のデジタルストレージなどのメモリ１５８内に記憶することができる。支持回路１６２は、従来の方法でＣＰＵ１６０に結合され、キャッシュ、クロック回路、入出力サブシステム、電力供給などを備えることができる。ソフトウェアルーチンは、ＣＰＵ１６０によって実行されるとき、ＣＰＵを特別目的コンピュータ（コントローラ）１９８に変換する。コントローラ１９８は、本開示に従ってプロセスが実行されるようにＰＶＤチャンバ１００を制御する。ソフトウェアルーチンはまた、ＰＶＤチャンバ１００から遠隔に位置する第２のコントローラ（図示せず）によって記憶および／または実行することもできる。

処理中、スパッタリング源１１４から材料がスパッタリングされ、基板１０１の表面上に堆積する。スパッタリング源１１４および基板支持体１０８は、ガス源１１０によって供給されるプロセスガスから形成されたプラズマを維持するように、電力供給１１７またはＲＦ電源１８０によって互いに対してバイアスされる。コリメータ１１８に印加されるＤＣパルスバイアス電力もまた、コリメータ１１８を通過するイオンと中性物質の比を制御し、したがってトレンチ側壁および底部の充填能力を強化するのを助ける。プラズマからのイオンは、スパッタリング源１１４の方へ加速されてスパッタリング源１１４に当たり、ターゲット材料をスパッタリング源１１４から取り除く。取り除かれたターゲット材料およびプロセスガスは、所定の組成物を有する層を基板１０１上に形成する。

図２は、図１のＰＶＤチャンバ１００内に配置することができるコリメータ電源１９０に結合されたコリメータ１１８の上面図を示す。コリメータ１１８は、概して、最密配置で六角形の開孔２４４を分離する六角形の壁２２６を有するハニカム構造である。ハニカム構造をコリメータ１１８の略円筒形体２０６に接続するために、追加の壁２４２を設けることもできる。六角形の開孔２４４のアスペクト比は、開孔２４４の深さ（コリメータの長さに等しい）を開孔２４４の幅２４６で割った値として画定することができる。いくつかの実施形態では、壁２２６の厚さは、約０．０６インチ〜約０．１８インチである。いくつかの実施形態では、壁２２６の厚さは、約０．１２インチ〜約０．１５インチである。いくつかの実施形態では、コリメータ１１８は、アルミニウム、銅、およびステンレス鋼から選択された材料から構成される。

コリメータ１１８のハニカム構造は、コリメータ１１８を通過するイオンの流路、イオン分率、およびイオン軌道挙動を最適化するための一体型フラックスオプティマイザ２１０として働くことができる。いくつかの実施形態では、遮蔽部分８９２に隣接する六角形の壁２２６は、チャンファー２５０および半径を有する。コリメータ１１８の遮蔽部分８９２は、ＰＶＤチャンバ１００内へコリメータ１１８を設置するのを助けることができる。
いくつかの実施形態では、コリメータ１１８は、一塊のアルミニウムから機械加工してもよい。コリメータ１１８は、被覆または陽極酸化することができる。別法として、コリメータ１１８は、処理環境に適合している他の材料から作ることができ、１つまたは複数の区分から構成することもできる。別法として、遮蔽部分８９２および一体型フラックスオプティマイザ２１０は、別個の部品として形成され、溶接などの適切な取付け手段を使用してともに結合される。

コリメータ１１８は、基板１０１に対して略直角の選択された角度を超過する角度でスパッタリング源１１４からの材料から放出されたイオンおよび中性物質を捕らえるためのフィルタとして機能する。コリメータ１１８は、コリメータ１１８の幅方向にアスペクト比の変化を有することができ、たとえばスパッタリング源１１４からの材料の中心または周辺領域から放出された異なる割合のイオンが、コリメータ１１８を通過することを可能にする。その結果、基板１０１の周辺領域および中心領域上へ堆積するイオンの数とイオンの到達角度の両方が調整および制御される。したがって、基板１０１の表面において材料をより均一にスパッタ堆積させることができる。加えて、高いアスペクト比の特徴、特に基板１０１の周辺部付近に位置する高いアスペクト比のビアおよびトレンチの底部および側壁上に、材料をより均一に堆積させることができる。
いくつかの実施形態では、コリメータ１１８に結合されたコリメータ電源１９０は、基板１０１上への局所的な堆積を助けるように、パルス状または交流の電圧電力をコリメータ１１８に供給することができる。コリメータ電源１９０は、負および／または正の電圧パルスをコリメータ１１８に提供して、コリメータ１１８をユニポーラまたはバイポーラモードで制御するように構成される。いくつかの実施形態では、バイポーラモードで制御されるコリメータ１１８は、コリメータ１１８を通過するイオンと中性物質の異なる比を生じさせるように、イオンを制御して捕らえることができる。理論に拘束されるものではないが、本発明者らは、強い案内磁場がない場合、コリメータ１１８に印加される正の電圧パルスは、プラズマ内の電子を基板表面の方へ引き寄せることができるのに対して、コリメータ１１８に印加される負の電圧パルスは、プラズマ内の電子をターゲットの方へはね返すことができると考える。したがって、正および負の交流電圧をコリメータ１１８へパルス出力することによって、コリメータ１１８を通過するイオンおよび中性物質の指向性をより効率的に制御することができる。

図３は、コリメータ１１８にＤＣ電力を印加するときにコリメータ１１８から検出される電圧信号３０２を示す。図３に示すように、コリメータ電源１９０からコリメータ１１８へ供給される電圧は、交流する正の電圧３１０および負の電圧３１２をコリメータ１１８へパルス出力するように、パルスモードで制御することができる。正の電圧パルス３１０および負の電圧パルス３１２は、それぞれ所定のパルス幅３０４、３０８（たとえば、パルス時間）およびパルス振幅３０６、３１４（たとえば、パルス電圧値）を有することができる。パルス変調（たとえば、パルス幅およびパルス振幅）は、所定の堆積プロファイルを実現するように制御される。たとえば、ボトムアップ充填能力を強化するためにより指向性の強いイオンが基板表面の方へ加速される実施形態では、トレンチの底部上の堆積を助けるために、より長いパルス幅（たとえば、より長いパルス時間）を有する正の電圧を供給することができる。対照的に、指向性のないイオンがトレンチの側壁上に堆積され、またはトレンチの隅部の堆積物をスパッタエッチングするために使用される実施形態では、側壁堆積管理を強化するために、より長いパルス幅（たとえば、より長いパルス時間）を有する負の電圧を供給することができる。コリメータ１１８に供給される電圧はまた、連続モードとすることができる。

いくつかの実施形態では、コリメータ電源１９０からのＤＣバイアス電力パルスは、約４００Ｈｚ〜約６０ＭＨｚのバイアス周波数で、約５パーセント〜約５０パーセント、約１５パーセント〜４５パーセントなど、約５パーセント（たとえば、５パーセントのオンおよび９５パーセントのオフ）〜約７０パーセント（たとえば、７０パーセントのオンおよび３０パーセントのオフ）のデューティサイクルを有することができる。別法として、コリメータ１１８にパルス出力されるＤＣバイアス電力のサイクルは、所定の数の実行期間によって制御することができる。たとえば、ＤＣバイアス電力は、約１ミリ秒ごと〜約１００ミリ秒ごとにパルス出力することができる。いくつかの実施形態では、ＤＣバイアス電力は、約１ｋＷ〜約１０ｋＷで制御することができる。

図４は、その結果得られるコリメータ１１８を通過するイオンの進行方向を示す。図４に見られるように、イオンの進行方向は、基板１０１に完全に直交しているわけではない。進行方向をさらに補正し、それによってトレンチの底部上の堆積を改善するために、第２の組の磁石１９６が、コリメータ１１８に実質上直交する案内磁場を生成する。強い案内場により、電子が閉じ込められ、その結果、コリメータ１１８を通るイオンの進行方向は、図５に見られるように、基板１０１に対してより直交になり、有利には、コリメータ１１８の壁に対する金属イオン損失を低減させる。

いくつかの実施形態では、本明細書に示すＰＶＤチャンバ１００内で利用されるスパッタリング源１１４からの材料は、図６Ａに示すように、基板１０１上に配置された絶縁材料６０４内に形成される開口６０２内へ金属層（銅層など）を堆積させるように構成された金属（銅合金など）である。堆積中、混合ガスがＰＶＤチャンバ１００へ供給され、基板１０１上に形成された開口６０２内への高いボトムアップ充填能力で、スパッタリングされた材料から金属層６０６（銅層など）を形成する。いくつかの実施形態では、混合ガスは、反応性ガス、非反応性ガス、不活性ガスなどを含むことができる。反応性および非反応性ガスの例には、それだけに限定されるものではないが、とりわけＯ₂、Ｎ₂、Ｎ₂Ｏ、ＮＯ₂、ＮＨ₃、およびＨ₂Ｏが含まれる。不活性ガスの例には、それだけに限定されるものではないが、とりわけアルゴン（Ａｒ）、ネオン（Ｎｅ）、ヘリウム（Ｈｅ）、キセノン（Ｘｅ）、およびクリプトン（Ｋｒ）が含まれる。本明細書に示す１つの特定の実施形態では、プロセスチャンバに供給される混合ガスには、少なくとも１つの窒素含有ガスおよび／または不活性ガスが含まれる。銅含有合金から作られる金属合金ターゲットは、スパッタプロセスのためのスパッタリング源１１４に対するソース材料として利用することができる。本明細書に記載する銅（Ｃｕ）含有ターゲットは、例示的な提案のみを目的とするものであり、本開示の範囲を限定するものとして解釈されるべきでない。さらに、スパッタリング源１１４として利用することができる金属または金属合金ターゲットは、アルミニウム（Ａｌ）、コバルト（Ｃｏ）、クロム（Ｃｒ）、ニッケル（Ｎｉ）、タンタル（Ｔａ）、チタン（Ｔｉ）、タングステン（Ｗ）、これらの合金、これらの組合せなどからなる群からの材料によって作ることができる。

混合ガスがＰＶＤチャンバ１００内へ処理のために供給された後、スパッタリング源１１４、たとえばＣｕターゲットに、高い電圧電力が供給され、Ｃｕ²⁺などの銅イオンの形で金属Ｃｕソース材料をスパッタリング源１１４からスパッタリングする。スパッタリング源１１４と基板支持体１０８との間に印加されるバイアス電力は、ＰＶＤチャンバ１００内に混合ガスから形成されるプラズマを維持する。コリメータ１１８に供給されるＤＣバイアスパルス電力は、基板表面の方へ到達するイオン分率、比、およびイオン軌道経路を制御するのを助けることができる。主にプラズマ内の混合ガスからのイオンは、スパッタリング源１１４からの材料に衝撃を与えてスパッタリングする。混合ガスおよび／または他のプロセスパラメータは、スパッタリング堆積プロセス中に変動させることができ、それによって、堆積した金属層６０６内に勾配を生じさせ、異なる膜品質要件に対して膜特性が制御される。

いくつかの実施形態では、約４００ｋＨｚ〜約６０ＭＨｚの周波数で、約５００ワット〜約２５ｋＷのＲＦソース電力を供給することができる。１３．５６ＭＨｚまたは２ＭＨｚの周波数で、最高約３０００ワットのＲＦバイアス電力を基板支持体に印加することができる。いくつかの実施形態では、混合ガスにおいて、約４００ｋＨｚ〜約６０ＭＨｚの周波数で、約１００ワット〜約３０００ワットのＲＦソース電力を供給することができる。特定の場合、イオンエネルギーを変調するために、２重周波数または３重周波数を使用することもできる。約１ｋＷ〜約１０ｋＷのＤＣバイアス電力を、パルスモードでコリメータに印加することができる。別法として、ＤＣバイアス電力は、連続モードでコリメータに印加することができる。

いくつかのプロセスパラメータはまた、堆積プロセスを実行するために混合ガスおよびパルスＲＦバイアス電力モードを供給しながら制御することができる。処理チャンバの圧力は、約１ミリトル〜約１００ミリトル、たとえば約２０ミリトルなど、約０．５ミリトル〜約５００ミリトルで制御することができる。基板温度は、約摂氏−４０度〜約摂氏４５０度で制御することができる。
堆積プロセス後、図６Ｂに示すように、良好な側壁および底部堆積管理で、銅層などの金属層６０６を、開口６０２内に共形に堆積させることができる。堆積プロセスは、想像線６０８によって示すように、絶縁材料層６０４内に画定された開口６０２が金属層６０６で完全に充填されるまで、実行することができる。

図７は、本開示のいくつかの実施形態による基板上に材料を堆積させる方法７００の流れ図を示す。７０５で、混合ガスが処理チャンバに供給される。７１０で、ＲＦソース電力が混合ガスに印加され、プラズマを形成し、処理チャンバ内に配置されたターゲットからソース材料をスパッタリングする。７１５で、ソースから放出される金属イオンの進行方向を制御するために、処理チャンバ内に配置されたコリメータにＤＣバイアス電力が印加される。７２０で、コリメータに実質上直交する案内磁場が生成され、金属イオンの進行方向をさらに制御する。７２５で、スパッタリングされたソース材料が基板上へ堆積する。

したがって、物理的気相堆積チャンバ内に配置されたバイポーラコリメータを有する装置およびこの装置を使用する方法が、本明細書に提供される。物理的気相堆積チャンバ内でバイポーラコリメータを利用して案内磁場を生成することによって、物理的気相堆積プロセス中にイオン軌道挙動を効率的に制御し、ボトムアップ充填能力を助けるために、イオン／中性物質濾過作用の効率的な制御を得ることができる。

上記は本開示の実施形態を対象とするが、本開示の基本的な範囲から逸脱することなく、本開示の他のさらなる実施形態も考案することができる。

Claims (14)

1. チャンバ本体および前記チャンバ本体上に配置されたチャンバリッドであって、前記チャンバ本体内で前記チャンバリッドの下に処理領域を画定するチャンバ本体およびチャンバリッドと、
   前記チャンバリッドの下に配置されたターゲットと、
   前記処理領域内に配置されたコリメータと、
   前記コリメータに結合された電源と、
   前記チャンバ本体の周りで前記コリメータより上に配置され、前記ターゲットの表面で５００から３０００ガウスの総強度を有する第１の組の磁石および前記チャンバ本体の周りで前記コリメータより下に配置された第２の組の磁石であって、前記コリメータに実質上直交する案内磁場をともに生じさせる第１の組の磁石および第２の組の磁石と
   を備える基板処理チャンバ。
2. 前記電源が、ＤＣ電源またはＲＦ電源の１つまたは複数である、請求項１に記載の基板処理チャンバ。
3. 前記電源が、バイポーラ電力供給である、請求項１に記載の基板処理チャンバ。
4. 前記電源が、バイポーラパルスＤＣ電源である、請求項１に記載の基板処理チャンバ。
5. 前記コリメータが、バイポーラモードで構成される、請求項１に記載の基板処理チャンバ。
6. 前記ターゲットが、アルミニウム、チタン、タンタル、タングステン、クロム、ニッケル、銅、コバルト、これらの合金、またはこれらの組合せから製造される、請求項１に記載の基板処理チャンバ。
7. 前記チャンバリッドより上に配置されたマグネトロンアセンブリ
   をさらに備える、請求項１に記載の基板処理チャンバ。
8. 前記チャンバ本体内に配置された基板支持体に結合されたＲＦバイアス電力
   をさらに備える、請求項１から５までのいずれか１項に記載の基板処理チャンバ。
9. 前記案内磁場が、前記基板支持体に実質上直交する、請求項８に記載の基板処理チャンバ。
10. 前記第２の組の磁石が、複数の電磁コイルを構成する、請求項１から５までのいずれか１項に記載の基板処理チャンバ。
11. 基板上に材料を堆積させる方法であって、
    混合ガスを処理チャンバ内へ供給するステップと、
    ＲＦまたはＤＣソース電力を印加して前記混合ガスからプラズマを形成し、前記処理チャンバ内に配置されたターゲットからソース材料をスパッタリングするステップと、
    前記処理チャンバ内に配置されたコリメータにＤＣバイアス電力を印加するステップと、
    前記処理チャンバの周りで前記コリメータより上に配置される第１の組の磁石及び前記処理チャンバの周りで前記コリメータより下に配置された第２の組の磁石を用いて、前記コリメータに実質上直交し、前記ターゲットから７インチ離れて測定される１０から３００ガウスの総強度を有する案内磁場を生成するステップと、
    前記ソース材料を前記基板上へ堆積させるステップとを含む方法。
12. 前記ＤＣバイアス電力を前記コリメータに印加するステップが、
    正の電圧および負の電圧を前記コリメータに交互にパルス出力するステップをさらに含む、請求項１１に記載の方法。
13. 前記コリメータに前記ＤＣバイアス電力を印加するステップが、
    ４００Ｈｚ〜６０ＭＨｚのバイアス周波数で５パーセント〜７０パーセントの間のデューティサイクルで前記コリメータの電源から電力を加えることを含む、請求項１１または１２に記載の方法。
14. 前記第１の組の磁石または前記第２の組の磁石の少なくとも１つが、複数の電磁コイルを構成する、請求項１１に記載の方法。

Images