JP5638883B2 - 感光性レジストパターンの形成方法、及び半導体装置の製造方法 - Google Patents
感光性レジストパターンの形成方法、及び半導体装置の製造方法 Download PDFInfo
- Publication number
- JP5638883B2 JP5638883B2 JP2010201831A JP2010201831A JP5638883B2 JP 5638883 B2 JP5638883 B2 JP 5638883B2 JP 2010201831 A JP2010201831 A JP 2010201831A JP 2010201831 A JP2010201831 A JP 2010201831A JP 5638883 B2 JP5638883 B2 JP 5638883B2
- Authority
- JP
- Japan
- Prior art keywords
- resist pattern
- silicon substrate
- photosensitive resist
- forming
- surface treatment
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Photosensitive Polymer And Photoresist Processing (AREA)
- Materials For Photolithography (AREA)
- Drying Of Semiconductors (AREA)
Description
本発明の感光性レジストパターンの形成方法は、
ドライエッチングが施されたシリコン基板の表面に対して、酸素雰囲気でアッシング処理を施す工程と、
前記アッシング処理が施されたシリコン基板の表面に対して、酸溶液又はアルカリ溶液によりウエットエッチング処理を施す工程と、
前記ウエットエッチング処理が施された前記シリコン基板の表面に対して、水酸基で終端させる表面処理を施す工程と、
前記水酸基で終端させる表面処理が施された前記シリコン基板の表面に対して、前記水酸基の水素原子を有機珪素化合物基で置換させる表面処理を施す工程と、
前記水酸基の水素原子を有機珪素化合物基で置換させる表面処理が施された前記シリコン基板の表面に対して、感光性レジストパターンを形成する工程と、
を有する感光性レジストパターンの形成方法である。
上記本発明のレジストパターンの形成方法により、シリコン基板の表面に感光性レジストパターンを形成する工程を有する半導体装置の製造方法である。
図1は、本実施形態に係る感光性レジストパターンの形成方法を示すフロー図である。
ドライエッチングは、例えば、例えばRIE等が挙げられ、半導体素子の作製の際、例えば、シリコン基板表面の薄膜化等、所望の目的で施されたものである。
なお、以下、シリコン基板の表面とは、感光性レジストパターンを形成する感光性レジストパターンの形成対象領域の表面を意味する。
このアッシング処理により、ドライエッチングによりシリコン基板に付着した有機物を除去される。
このフッ硝酸によるエッチング処理により、シリコン基板の表面がその表面から数十nm程度の厚みで除去(ライトウエットエッチング)される。
但し、例えば、シリコン基板に保護目的のレジスト膜が形成されている場合、アルカリ溶液によるウエットエッチング処理を行うと、当該レジスト膜を溶かしてしまうことがあることから、酸溶液、特に、フッ硝酸によるウエットエッチング処理が好適である。
TMAHによる表面処理により、シリコン基板の表面が水酸基(−OH基)で終端される。
なお、通常、TMAHはポジレジストの現像液として使用されており、その処理シーケンスは現像処理と同方法でよい。
但し、シリコン基板のエッチング量を抑え、シリコン基板の表面への水酸基(−OH基)終端を効率良く行う観点からは、TMAHによる表面処理がよい。
HMDSによる表面処理により、シリコン基板の表面に終端させた水酸基(−OH基)の水素原子(H)が取れ、−Si(CH3)3に置換され、アンモニア(NH3)が生成する。その結果、シリコン基板の表面に−O−Si(CH3)3が終端される。
但し、表面処理剤の入手性等の観点からは、HMDSによる表面処理がよい。
ここで、用いる感光性レジストとしては、例えば、AZ社のAZ_P4620等が好適に挙げられる。
また、酸溶液又はアルカリ溶液によりウエットエッチング処理(本実施形態ではフッ硝酸によるウエットエッチング処理)を施す前に、ドライエッチングが施されたシリコン基板の表面に対して、酸素雰囲気でアッシング処理を施すことで、ドライエッチングによりシリコン基板に付着した有機物が除去されることから、より効果的に、感光性レジストパターンにおける露光時の剥れが抑制される。
以下の手順で、各処理を行い、感光性レジストパターンを形成した。
そして、感光性レジストパターンを形成する際に、レジスト剥れが生じない最低露光エネルギーについて調べた。具体的には、感光性レジスト膜の塗布形成後、露光する際、露光エネルギーを300mJ/cm2〜800mJ/cm2の範囲で順次上昇させ、感光性レジストの剥れが生じた露光エネルギーを剥れが生じない最低露光エネルギーとし、これを調べた。結果を表1に示す。
2)ドライエッチング(条件;Power:1800W.Bias:50W、Pressure:4Pa、SF6:500sccm、C4F8:200sccm、O2:100sccm、ただしガスはSF6(8sec)→C4F8(2sec)→O2(1sec)の順番で繰り返し、トータルで7min程度流す。)より、シリコンウエハ表面を厚み5μmでエッチング処理する。
3)シリコンウエハ表面に対して、酸素雰囲気下でアッシング処理(条件;Power:800W、O2:100sccm)する。
4)フッ硝酸(フッ酸:硝酸:酢酸=1:130:5(質量比))により、シリコンウエハ表面を厚み数十nmでライトウエットエッチング処理する。
5)シリコンウエハ表面に対して、液状のTMAHを液盛して、TMAHによる表面処理(条件:室温で(液盛後1min放置→スピン回転)を3回繰返す)を行う。
6)シリコンウエハ表面に対して、液状のHMDSを塗布して、HMDSによる表面処理(条件:室温で2秒程度塗布してスピン回転)を行う。
7)シリコンウエハ表面に対して、ポジ型の感光性レジスト(AZ_P4620、粘度:400cp)を塗布して、厚み10μmの感光性レジスト膜を形成する。
8)感光性レジスト膜に対して、露光する(300mJ/cm2〜800mJ/cm2)。
9)現像液(TMAH:2.38%)を用いて、露光後の感光性レジスト膜を現像し、感光性レジストパターンを形成する。
表1に従って、アッシング処理、フッ硝酸によるエッチング処理、TMAHによる表面処理について、未処理(表1中、有無で標記)とする以外は、試験例1と同様にして、感光性レジストパターンを形成し、レジスト剥れが生じない最低露光エネルギーについて調べた。表1に結果示す。
なお、アッシング処理を施さない以外は試験例1と同様にして感光性レジストパターンを形成したところ、比較例に比べ、レジスト剥れが生じない最低露光エネルギーが大きくなる結果が得られた。
感光性レジストパターンは、例えば、半導体装置の保護膜、エッチング処理の際のマスク等に利用されることから、本実施形態に係る半導体装置の製造方法において、感光性レジストパターンを形成する工程は、例えば、半導体装置の保護膜を形成する工程、エッチング処理の際のマスクを形成する工程等として有する。
Claims (5)
- ドライエッチングが施されたシリコン基板の表面に対して、酸素雰囲気でアッシング処理を施す工程と、
前記アッシング処理が施されたシリコン基板の表面に対して、酸溶液又はアルカリ溶液によりウエットエッチング処理を施す工程と、
前記ウエットエッチング処理が施された前記シリコン基板の表面に対して、水酸基で終端させる表面処理を施す工程と、
前記水酸基で終端させる表面処理が施された前記シリコン基板の表面に対して、前記水酸基の水素原子を有機珪素化合物基で置換させる表面処理を施す工程と、
前記水酸基の水素原子を有機珪素化合物基で置換させる表面処理が施された前記シリコン基板の表面に対して、感光性レジストパターンを形成する工程と、
を有する感光性レジストパターンの形成方法。 - 前記ウエットエッチング処理を施す工程が、フッ硝酸によりウエットエッチング処理を施す工程である請求項1に記載の感光性レジストパターンの形成方法。
- 前記水酸基で終端させる表面処理を施す工程が、水酸化テトラメチルアンモニウム(TMAH)により表面処理を施す工程である請求項1又は2に記載の感光性レジストパターンの形成方法。
- 前記水酸基の水素原子を有機珪素化合物基で置換させる表面処理を施す工程が、ヘキサメチルジシラザン(HMDS)により表面処理を施す工程である請求項1〜3のいずれか1項に記載の感光性レジストパターンの形成方法。
- 請求項1〜4のいずれか1項に記載のレジストパターンの形成方法により、シリコン基板の表面に感光性レジストパターンを形成する工程を有する半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010201831A JP5638883B2 (ja) | 2010-09-09 | 2010-09-09 | 感光性レジストパターンの形成方法、及び半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010201831A JP5638883B2 (ja) | 2010-09-09 | 2010-09-09 | 感光性レジストパターンの形成方法、及び半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012059924A JP2012059924A (ja) | 2012-03-22 |
JP5638883B2 true JP5638883B2 (ja) | 2014-12-10 |
Family
ID=46056662
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010201831A Active JP5638883B2 (ja) | 2010-09-09 | 2010-09-09 | 感光性レジストパターンの形成方法、及び半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5638883B2 (ja) |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60193338A (ja) * | 1984-03-15 | 1985-10-01 | Victor Co Of Japan Ltd | パタ−ン形成法 |
JPS62247523A (ja) * | 1986-04-18 | 1987-10-28 | Fujitsu Ltd | 半導体装置の製造方法 |
JP2886183B2 (ja) * | 1988-06-28 | 1999-04-26 | 三菱電機株式会社 | フィールド分離絶縁膜の製造方法 |
JP2549006B2 (ja) * | 1990-08-15 | 1996-10-30 | 大日本スクリーン製造株式会社 | 基板の表面処理方法 |
JPH0536598A (ja) * | 1991-07-31 | 1993-02-12 | Nec Corp | 半導体基板表面処理装置 |
JP3480979B2 (ja) * | 1993-07-30 | 2003-12-22 | シャープ株式会社 | レジストパターン形成方法 |
JP3098203B2 (ja) * | 1997-03-06 | 2000-10-16 | 株式会社日立製作所 | 試料処理方法及び装置 |
JP2001176844A (ja) * | 1999-12-21 | 2001-06-29 | Mitsubishi Materials Silicon Corp | 高平坦度半導体ウェーハの製造方法及び高平坦度半導体ウェーハ |
JP3525836B2 (ja) * | 1999-12-21 | 2004-05-10 | 三菱住友シリコン株式会社 | 高平坦度半導体ウェーハの製造方法及び高平坦度半導体ウェーハ |
JP2004022857A (ja) * | 2002-06-18 | 2004-01-22 | Fujitsu Ltd | 基板処理装置、基板処理方法及び半導体装置の製造方法 |
JP4099053B2 (ja) * | 2002-12-20 | 2008-06-11 | 京セラ株式会社 | 静電チャックの製造方法 |
JP2005064297A (ja) * | 2003-08-15 | 2005-03-10 | Dainippon Screen Mfg Co Ltd | 基板処理装置および基板処理方法 |
JP4505670B2 (ja) * | 2003-08-29 | 2010-07-21 | 株式会社ニコン | 透過型光学素子の製造方法 |
JP2006066749A (ja) * | 2004-08-30 | 2006-03-09 | Renesas Technology Corp | 半導体集積回路装置の製造方法 |
-
2010
- 2010-09-09 JP JP2010201831A patent/JP5638883B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2012059924A (ja) | 2012-03-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10964541B2 (en) | Method to improve adhesion of photoresist on silicon substrate for extreme ultraviolet and electron beam lithography | |
JP3879027B2 (ja) | イオン注入後にフォトレジストを除去するための処理方法 | |
KR100566771B1 (ko) | 스트리핑 없이 반도체로부터 폴리실란을 제거하는 방법 | |
JP6196165B2 (ja) | パターン形成方法 | |
TW554240B (en) | Photoresist stripper composition and method for stripping photoresist using the same | |
WO2011036816A1 (ja) | パターン形成方法 | |
KR20060048304A (ko) | 희생막 형성용 조성물, 패턴형성방법, 희생막 및 그의제거방법 | |
JP6470079B2 (ja) | パターン形成方法 | |
JP4786513B2 (ja) | リソグラフィ工程のハードマスク用組成物 | |
JP2009103831A (ja) | レジスト下層膜用組成物及びその製造方法 | |
JP5638883B2 (ja) | 感光性レジストパターンの形成方法、及び半導体装置の製造方法 | |
JP2019054085A (ja) | 半導体装置の製造方法 | |
JP2010135609A (ja) | 半導体装置の製造方法 | |
JP2003297740A (ja) | 微細パターン形成方法 | |
JPH0883786A (ja) | 半導体装置の製造方法 | |
JPH04176123A (ja) | 半導体装置の製造方法 | |
JP4836363B2 (ja) | レジストパターンの形成方法 | |
JPH0290172A (ja) | レジストパターンの剥離方法 | |
WO2020066669A1 (ja) | 半導体基板の処理方法 | |
JP2010118501A (ja) | 半導体装置の製造方法 | |
WO2018155377A1 (ja) | レジストプロセス用膜形成材料、パターン形成方法及びポリシロキサン | |
JP2004177669A (ja) | シリコン含有2層レジストの剥離除去方法及びこれに用いる洗浄液 | |
JP2723726B2 (ja) | レジストパターン形成方法 | |
US11803125B2 (en) | Method of forming a patterned structure and device thereof | |
JP2011029562A (ja) | 半導体ウェハ端面の処理方法および半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130830 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140219 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140408 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140528 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140930 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20141023 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5638883 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |