JP2001176844A - 高平坦度半導体ウェーハの製造方法及び高平坦度半導体ウェーハ - Google Patents

高平坦度半導体ウェーハの製造方法及び高平坦度半導体ウェーハ

Info

Publication number
JP2001176844A
JP2001176844A JP36343099A JP36343099A JP2001176844A JP 2001176844 A JP2001176844 A JP 2001176844A JP 36343099 A JP36343099 A JP 36343099A JP 36343099 A JP36343099 A JP 36343099A JP 2001176844 A JP2001176844 A JP 2001176844A
Authority
JP
Japan
Prior art keywords
semiconductor wafer
flatness
manufacturing
back surface
high flatness
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP36343099A
Other languages
English (en)
Inventor
Toru Taniguchi
徹 谷口
Etsuro Morita
悦郎 森田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Materials Silicon Corp
Original Assignee
Mitsubishi Materials Silicon Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Materials Silicon Corp filed Critical Mitsubishi Materials Silicon Corp
Priority to JP36343099A priority Critical patent/JP2001176844A/ja
Publication of JP2001176844A publication Critical patent/JP2001176844A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Drying Of Semiconductors (AREA)

Abstract

(57)【要約】 【課題】 高平坦度半導体ウェーハの製造方法及び高平
坦度半導体ウェーハにおいて、表面にプラズマエッチン
グによる走査加工痕を残さずに高い平坦度を得ること。 【解決手段】 半導体ウェーハをプラズマエッチングに
より加工する高平坦度半導体ウェーハの製造方法であっ
て、前記半導体ウェーハの厚さ分布を測定する平坦度測
定工程S5と、プラズマエッチングにより前記半導体ウ
ェーハの裏面を前記平坦度測定工程で測定された厚さ分
布に応じてエッチング量を変えながら局部的に加工し平
坦化する裏面プラズマ加工工程S7とを備えている。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、高集積度に対応可
能な超高平坦度を得ることができる高平坦度半導体ウェ
ーハの製造方法及び高平坦度半導体ウェーハに関する。
【0002】
【従来の技術】シリコンウェーハ等の半導体ウェーハを
平坦化する技術として、グライディング(研削)やポリ
ッシング等の機械的または機械的化学的に表面または裏
面の被加工面を研磨する方法が用いられている。しかし
ながら、LSI等の配線の高密度化や多層化に伴って更
なる配線幅の微細化が必須となっており、シリコンウェ
ーハのさらに高い平坦度(超高平坦度)が要求されてい
るが、上記の研磨方法による平坦化技術では、得られる
平坦度に限界があった。
【0003】そこで、近年、例えば、特開平11−31
677号公報や特開平11−67736号公報に記載さ
れている技術、すなわち被加工面に局部的なプラズマエ
ッチングを施して平坦化を図る技術が提案されている。
この種のプラズマエッチング技術では、予めシリコンウ
ェーハの平坦度(面内の厚さばらつき)を求めた後、そ
のデータに基づいて各部のエッチング量を算出し、厚さ
ばらつきに応じたエッチング量でプラズマエッチングを
行うことで高い平坦度を得ることが可能となる。
【0004】このプラズマエッチングによる平坦化の工
程では、図4に示すように、噴射ノズル1からシリコン
ウェーハWの表面Sに反応性ガスを噴射してエッチング
する。そして、噴射ノズル1とシリコンウェーハWとを
相対的に水平方向に移動させ、図5に示すように、噴射
ノズル1をシリコンウェーハWの全表面に走査(図5中
の矢印方向に走査)させることにより、平坦化を行って
いる。この走査方法としては、図5の(a)に示すよう
に、直線的に走査を行うX−Yスキャン方式や、図5の
(b)に示すように、螺旋状に走査を行うr−θ方式な
どの方法がある。
【0005】
【発明が解決しようとする課題】しかしながら、上記従
来の平坦化技術には、以下のような課題が残されてい
る。すなわち、プラズマエッチング方法では、非常に高
い平坦度を実現可能であるが、プラズマエッチングされ
たシリコンウェーハの表面を魔鏡等で観察すると、エッ
チング加工によって生じた微細な走査加工痕が残ってい
る場合があることがわかった。これは、図6に示すよう
に、エッチングプロファイルP0が先細の楔状になって
いるとともに、数十mm径のエッチング領域を重ね合わ
せるようにしてエッチングを行っているため、重ね合わ
せの部分で段差Dが残り、加工痕となるためである。こ
の段差は、”平坦度”に影響を与える様なレベルの高さ
は持たないが、”ナノトポロジー”として問題となるお
それがある。したがって、エッチングの走査ピッチを小
さく設定すれば、走査加工痕を小さくすることが可能で
あるが、その場合、スループットの低下を招いてしまう
という不都合があった。
【0006】本発明は、前述の課題に鑑みてなされたも
ので、表面にプラズマエッチングによる走査加工痕を残
さずに高い平坦度を得ることができる高平坦度半導体ウ
ェーハの製造方法及び高平坦度半導体ウェーハを提供す
ることを目的とする。
【0007】
【課題を解決するための手段】本発明は、前記課題を解
決するために以下の構成を採用した。すなわち、請求項
1記載の高平坦度半導体ウェーハの製造方法では、半導
体ウェーハをプラズマエッチングにより加工する高平坦
度半導体ウェーハの製造方法であって、前記半導体ウェ
ーハの厚さ分布を測定する平坦度測定工程と、プラズマ
エッチングにより前記半導体ウェーハの裏面を前記平坦
度測定工程で測定された厚さ分布に応じてエッチング量
を変えながら局部的に加工し平坦化する裏面プラズマ加
工工程とを備えている技術が採用される。
【0008】この高平坦度半導体ウェーハの製造方法で
は、裏面プラズマ加工工程において、プラズマエッチン
グにより半導体ウェーハの裏面を平坦度測定工程で測定
された厚さ分布に応じてエッチング量を変えながら局部
的に加工し平坦化するので、裏面にはプラズマエッチン
グによる走査加工痕が残る場合もあるが、デバイス製造
において重要な表面にはプラズマエッチングによる走査
加工痕が残ることがない。
【0009】請求項2記載の高平坦度半導体ウェーハの
製造方法では、請求項1記載の高平坦度半導体ウェーハ
の製造方法において、前記裏面プラズマ加工工程後に、
前記半導体ウェーハの表面を鏡面研磨する表面研磨工程
を備えている技術が採用される。
【0010】この高平坦度半導体ウェーハの製造方法で
は、裏面プラズマ加工工程後に、半導体ウェーハの表面
を鏡面研磨する表面研磨工程を備えているので、裏面プ
ラズマ加工工程で裏面をプラズマエッチングする際に、
半導体ウェーハを保持するために表面側をチャッキング
するような場合において、チャッキングにより表面側に
接触痕が生じても、表面が表面研磨工程で鏡面研磨され
て接触痕を削除することができる。
【0011】請求項3記載の高平坦度半導体ウェーハの
製造方法では、請求項1または2記載の高平坦度半導体
ウェーハの製造方法において、前記平坦度測定工程後
に、得られた前記厚さ分布から平坦度の良否を判別する
平坦度判定工程を備え、前記裏面プラズマ加工工程は、
前記平坦度判定工程で不良と判別された場合のみ行われ
る技術が採用される。
【0012】この高平坦度半導体ウェーハの製造方法で
は、裏面プラズマ加工工程が平坦度判定工程で不良と判
別された場合のみ行われるので、平坦度が十分に得られ
た良品については裏面プラズマ加工工程以降の加工工程
を削除することができ、加工コストを低減することがで
きる。
【0013】請求項4記載の高平坦度半導体ウェーハの
製造方法では、請求項1から3のいずれかに記載の高平
坦度半導体ウェーハの製造方法において、プラズマによ
り生成された反応性ラジカルをメインエッチャントとし
てプラズマエッチングを行う技術が採用される。
【0014】この高平坦度半導体ウェーハの製造方法で
は、裏面プラズマ加工工程において、プラズマにより生
成された反応性ラジカルをメインエッチャントとしてプ
ラズマエッチングを行うので、ラジカルによる化学的反
応のエッチングであり、イオンをメインエッチャントと
したプラズマエッチングのように物理的なダメージがな
く、ダメージレスな平坦化加工が可能になる。
【0015】請求項3記載の高平坦度半導体ウェーハの
製造方法では、請求項1から4のいずれかに記載の高平
坦度半導体ウェーハの製造方法によって加工が施されて
いる技術が採用される。
【0016】この高平坦度半導体ウェーハでは、上記高
平坦度半導体ウェーハの製造方法によって加工が施され
ているので、表面に走査加工痕が存在しないとともに、
高い平坦度を有しているので、高集積度対応鏡面ウェー
ハとして好適である。
【0017】
【発明の実施の形態】以下、本発明に係る高平坦度半導
体ウェーハの製造方法及び高平坦度半導体ウェーハの第
1実施形態を、図1および図2を参照しながら説明す
る。
【0018】本実施形態の高平坦度半導体ウェーハの製
造方法は、例えば、単結晶シリコンのインゴットからシ
リコンウェーハをスライスして、高平坦度ウェーハにま
で加工する方法である。まず、図1に示すように、最初
にスライス工程S1によってシリコンインゴットから複
数枚のシリコンウェーハを所定厚さにそれぞれスライス
する。
【0019】さらに、スライスされたシリコンウェーハ
Wの周縁に面取り加工を施して面取り面を形成する。次
に、ラッピング工程S2によってシリコンウェーハWを
ラップ加工し、スライシングにより生じた凹凸層が削除
される。このラッピング工程S2は、既知のラッピング
装置を用いて行われるもので、砥粒と加工液とを混ぜた
スラリーをラップ定盤とシリコンウェーハWとの間に入
れて両方に圧力を加えながら相対運動させて機械的な研
磨を行うものである。
【0020】次に、シリコンウェーハWのラッピングに
よる表面ダメージ層を化学エッチングで除去した後、粗
研磨工程S3によって、シリコンウェーハWの表面にポ
リッシングを行い鏡面化する。この粗研磨工程S3は、
既知の研磨装置を用いて行われる。該研磨装置は、シリ
コンウェーハWの表面に研磨布を当接させアルカリ性研
磨液を供給しながらメカノケミカル研磨を行うものであ
る。粗研磨工程S3後に洗浄工程S4によって洗浄し、
平坦度測定工程S5によって、洗浄されたシリコンウェ
ーハWの表面および裏面の凹凸形状を、平坦度測定器に
よって測定する。この平坦度測定器は、シリコンウェー
ハWの表面および裏面にそれぞれ対向状態に配されレー
ザ光を用いて凹凸を測定する非接触型の変位センサと、
これらの変位センサを表面に沿って移動させる制御を行
うと共に測定された凹凸データを記憶する制御部とを備
えている。
【0021】前記変位センサは、内蔵された半導体レー
ザから出射されたレーザ光を可動対物レンズを介してス
ポット状にして表面に照射し、さらにレーザ光が表面で
反射した反射光を内部のフォーカスディテクタによって
受光すると共にその受光状態に基づいて可動対物レンズ
を移動させ、その移動を作動トランスによって信号化
し、その信号の変化分をデジタル解析することにより表
面の凹凸を測定するようになっている。
【0022】この平坦度測定器では、シリコンウェーハ
Wの表面および裏面の凹凸を同時に測定するため、これ
ら凹凸データからシリコンウェーハW面内の厚さばらつ
き、すなわち平坦度を測定することができる。次に、平
坦度測定後に、必要に応じて希フッ酸洗浄工程S6によ
って表面の自然酸化膜を除去する。
【0023】さらに、裏面DCP工程(裏面プラズマ加
工工程)S7によって、平坦度測定工程S5によって得
られた面内の厚み分布のデータに応じて裏面にプラズマ
加工を施して平坦化を行う。すなわち、裏面DCP工程
S7前において、シリコンウェーハWが、図2の(a)
に示すような断面形状をしている場合、図2の(b)に
示すように、裏面Rを理想的にフラットにしたときの面
内厚さばらつきが、平坦度を表すいわゆるGBIR(Gro
bal Backside Ideal Reference)となる。
【0024】このGBIRは、図2の(c)に示すよう
に、裏面R側に平行に表面S側を加工しても、図2の
(d)に示すように、表面S側に平行に裏面R側を加工
しても、同じ値になることから、従来、表面S側をプラ
ズマ加工して高平坦度を得ていたのに対し、本実施形態
のように裏面R側をプラズマ加工しても、GBIRやS
BIRなどの裏面基準の平坦度については同様に高平坦
度を得ることができる。
【0025】各部のエッチング量は、制御部に記録され
た表面および裏面の凹凸データから求めた厚さばらつき
のデータに応じて予め設定されている。なお、裏面をプ
ラズマエッチングする際のシリコンウェーハWの保持手
段としては、表面側をチャッキングして保持する場合や
エッジ部において保持する場合等がある。
【0026】この裏面DCP工程S7のプラズマ加工
は、エッチングガスをマイクロ波によりプラズマ化し
て、イオン及び反応性ラジカルを生成し、これらのうち
ラジカルをメインエッチャント(すなわち、反応性ラジ
カルがイオンより多い状態のエッチャント)として局部
的なプラズマエッチングを行うDCP(Dry Chemical P
lanarization)方法であって、イオンをメインエッチャ
ントとしたエッチングを行う従来のプラズマ加工が物理
的なダメージを伴うのに対し、ラジカルによる化学的反
応でエッチングを行うため、ダメージレスな加工が可能
な方法である。
【0027】本実施形態では、シリコンウェーハWをプ
ラズマエッチングするために、例えばエッチングガスと
してSF6を用い、下記の反応式(1)に示すように、
このSF6をマイクロ波によって分解・活性化してイオ
ン(SFx)およびラジカル(中性ラジカルF*)と
し、これらのうち主にラジカルをシリコンウェーハWの
裏面の所定の部分に局部的に噴射させて、下記の反応式
(2)に示すように、化学的反応だけでエッチングを行
う。 SF6→F*+SFx+・・・ (1) F*+4Si→SiF4 (2)
【0028】なお、イオンSFxとラジカルF*とを分
離してラジカルを噴射ノズル1から噴射させるには、図
3に示すように、ラジカルF*に対してイオンSFxが
長い時間存在することができない特性を利用して、マイ
クロ波によるプラズマ発生領域Mを噴射ノズル1先端か
ら上流側に離間させることにより、主にラジカルF*
噴射させることができる。すなわち、上記DCP方法
は、シリコンウェーハとエッチングガスとの間に高周波
電力によって高周波プラズマを発生させる方法に対し、
シリコンウェーハWから離れた位置でマイクロ波により
エッチングガスをプラズマ化でき、ラジカルを選択的に
用いることができるという利点がある。
【0029】裏面DCP工程S7において、シリコンウ
ェーハWをその表面側でチャッキングして保持した場
合、裏面DCP工程S7後、仕上げ研磨工程S8によっ
て、裏面DCP工程S7のチャッキングにより生じた表
面側の接触痕を削除する。すなわち、裏面加工後のシリ
コンウェーハWの表面に予め決めた厚さだけ機械的化学
的研磨を施して表面のマイクロラフネスを除去する研磨
を行う。
【0030】この仕上げ研磨工程S8は、粗研磨工程S
3と同様のメカノケミカル研磨を行う既知の研磨装置を
用いて行われる。なお、裏面DCP工程S7において、
シリコンウェーハWをエッジ部において保持している場
合は、この工程は不要である。最後に、仕上げ研磨工程
S8後、洗浄工程S9によってシリコンウェーハWを洗
浄し、研磨液等を洗い流して加工を終了する。
【0031】このように本実施形態では、裏面DCP工
程S7において、プラズマエッチングによりシリコンウ
ェーハWの裏面を、平坦度測定工程S5で測定された厚
さ分布に応じてエッチング量を変えながら局部的に加工
し平坦化するので、裏面にはプラズマエッチングによる
走査加工痕が残る場合があるが、デバイス製造において
重要な表面にはプラズマエッチングによる走査加工痕が
残ることがない。
【0032】また、裏面をプラズマエッチングする際
に、表面側をチャッキングしてシリコンウェーハWを保
持した場合には、裏面DCP工程S7後に仕上げ研磨工
程S8を行うので、チャッキングによる表面の接触痕を
消して鏡面ウェーハを得ることができる。さらに、ラジ
カルによるプラズマエッチングを行うので、非常に高平
坦度なウェーハをダメージレスで加工・製造することが
できる。
【0033】次に、本発明に係る高平坦度半導体ウェー
ハの製造方法及び高平坦度半導体ウェーハの第2実施形
態を、図4を参照しながら説明する。
【0034】第2実施形態と第1実施形態との異なる点
は、第1実施形態では、裏面DCP工程S7の後に仕上
げ研磨工程S8を行っているのに対し、第2実施形態で
は、図4に示すように、裏面DCP工程S7より前に粗
研磨および仕上げ研磨を行う研磨工程S11を行って裏
面DCP工程S7の後にタッチポリッシュ工程(表面研
磨工程)S12を行う点である。すなわち、第2実施形
態では、ラッピング工程S3後の研磨工程S11におい
て、粗研磨(鏡面化するための研磨)および仕上げ研磨
(マイクロラフネスを取り除くための研磨)を表面に施
して鏡面化しておき、表面側でチャッキングをしてウェ
ーハWを保持していた場合には、裏面DCP工程S7後
に、仕上げ研磨より軽くメカノケミカル研磨を行うタッ
チポリッシュ工程S12で表面に残ったチャッキング痕
の削除を行う。
【0035】したがって、裏面DCP工程S7後に研磨
を行うと裏面DCP工程S7で高めた平坦度が若干低下
してしまうのに対し、本実施形態では、裏面DCP工程
S7の前に研磨を行うので、高平坦度を維持した高品質
のシリコンウェーハWを得ることができる。なお、第1
実施形態は、上述したように、第2実施形態による場合
よりも若干平坦度が低下するものの、第2実施形態に比
べて工程数が少なくて済むため、加工工程の低コスト化
を図ることができる。
【0036】次に、本発明に係る高平坦度半導体ウェー
ハの製造方法及び高平坦度半導体ウェーハの第3実施形
態を、図5を参照しながら説明する。
【0037】第3実施形態と第2実施形態との異なる点
は、第2実施形態では、投入される全てのシリコンウェ
ーハWに裏面DCP工程S7によるプラズマエッチング
を裏面側に施すのに対し、第3実施形態では、図5に示
すように、平坦度測定工程S5後に良品判定工程(平坦
度判定工程)S21において、測定された平坦度が製品
規格において規格内か規格外かの良品判定を行い、不良
と判定された場合のみDCPによる平坦化加工の工程
(希フッ酸洗浄工程S6以降の工程)を行う点である。
【0038】すなわち、第3実施形態では、仕上げ研磨
工程S11によって製品として十分な平坦度が得られて
いる場合はDCPによる平坦化加工を行う必要がないの
で、良品判定工程S21後の裏面DCP工程S7等を省
くことができ、もし規格外品が生じた場合でも、裏面D
CP工程S7でリカバリー可能であることから、全体と
しての加工コストを低減することができる。
【0039】なお、本発明は、次のような実施形態をも
含むものである。上記実施形態ではレーザ光測定方式の
平坦度測定器を用いたが、他の方式の平坦度測定器を採
用しても構わない。例えば、一対のプローブの先端を互
いに一定間隔で対向させるとともに、これらプローブ間
にシリコンウェーハを配し、プローブ間に生じる静電容
量を計測することによってシリコンウェーハの厚さ分布
を測定する静電容量センサを採用してもよい。
【0040】また、上記実施形態では、半導体ウェーハ
としてシリコンウェーハに適用したが、他の半導体ウェ
ーハ、例えば、化合物半導体のウェーハ(ガリウム・ヒ
素のウェーハ等)の製造方法に適用してもよい。
【0041】
【発明の効果】本発明の高平坦度半導体ウェーハの製造
方法および高平坦度半導体ウェーハによれば、プラズマ
エッチングにより半導体ウェーハの裏面を、測定された
厚さ分布に応じてエッチング量を変えながら局部的に加
工し平坦化するので、高平坦度を得ることができると共
に、表面にはプラズマエッチングによる走査加工痕が残
ることがなく、加工痕が表面のデバイス製造時に影響を
及ぼすことがなく、高品質で高集積度にも対応可能な超
高平坦度のウェーハが得られる。
【図面の簡単な説明】
【図1】 本発明に係る高平坦度半導体ウェーハの製造
方法及び高平坦度半導体ウェーハの第1実施形態におけ
る製造工程を示すフローチャートである。
【図2】 本発明に係る高平坦度半導体ウェーハの製造
方法及び高平坦度半導体ウェーハの第1実施形態と従来
例との平坦度加工の違いを示す説明図である。
【図3】 本発明に係る高平坦度半導体ウェーハの製造
方法及び高平坦度半導体ウェーハの第1実施形態におけ
る裏面DCP工程のプラズマ加工を示す説明図である。
【図4】 本発明に係る高平坦度半導体ウェーハの製造
方法及び高平坦度半導体ウェーハの第2実施形態におけ
る製造工程を示すフローチャートである。
【図5】 本発明に係る高平坦度半導体ウェーハの製造
方法及び高平坦度半導体ウェーハの第3実施形態におけ
る製造工程を示すフローチャートである。
【図6】 本発明に係る高平坦度半導体ウェーハの製造
方法及び高平坦度半導体ウェーハの従来例におけるプラ
ズマ加工による走査加工痕を示す概略断面図である。
【図7】 本発明に係る高平坦度半導体ウェーハの製造
方法及び高平坦度半導体ウェーハの従来例および一実施
形態におけるプラズマ加工の走査パターン(X−Yスキ
ャン方式およびr−θ方式)を示す平面図である。
【符号の説明】
S3 粗研磨工程 S5 平坦度測定工程 S7 裏面DCP工程(裏面プラズマ加工工程) S8 仕上げ研磨工程(表面研磨工程) S11 研磨工程 S12 タッチポリッシュ工程(表面研磨工程) S21 良品判定工程(平坦度判定工程) S シリコンウェーハの表面 R シリコンウェーハの裏面 W シリコンウェーハ(半導体ウェーハ)

Claims (5)

    【特許請求の範囲】
  1. 【請求項1】 半導体ウェーハをプラズマエッチングに
    より加工する高平坦度半導体ウェーハの製造方法であっ
    て、 前記半導体ウェーハの厚さ分布を測定する平坦度測定工
    程と、 プラズマエッチングにより前記半導体ウェーハの裏面を
    前記平坦度測定工程で測定された厚さ分布に応じてエッ
    チング量を変えながら局部的に加工し平坦化する裏面プ
    ラズマ加工工程とを備えていることを特徴とする高平坦
    度半導体ウェーハの製造方法。
  2. 【請求項2】 請求項1記載の高平坦度半導体ウェーハ
    の製造方法において、 前記裏面プラズマ加工工程後に、前記半導体ウェーハの
    表面を鏡面研磨する表面研磨工程を備えていることを特
    徴とする高平坦度半導体ウェーハの製造方法。
  3. 【請求項3】 請求項1または2記載の高平坦度半導体
    ウェーハの製造方法において、 前記平坦度測定工程後に、得られた前記厚さ分布から平
    坦度の良否を判別する平坦度判定工程を備え、 前記裏面プラズマ加工工程は、前記平坦度判定工程で不
    良と判別された場合のみ行われることを特徴とする高平
    坦度半導体ウェーハの製造方法。
  4. 【請求項4】 請求項1から3のいずれかに記載の高平
    坦度半導体ウェーハの製造方法において、 前記裏面プラズマ加工工程は、プラズマにより生成され
    た反応性ラジカルをメインエッチャントとして前記プラ
    ズマエッチングを行うことを特徴とする高平坦度半導体
    ウェーハの製造方法。
  5. 【請求項5】 請求項1から4のいずれかに記載の高平
    坦度半導体ウェーハの製造方法によって加工が施されて
    いることを特徴とする高平坦度半導体ウェーハ。
JP36343099A 1999-12-21 1999-12-21 高平坦度半導体ウェーハの製造方法及び高平坦度半導体ウェーハ Pending JP2001176844A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP36343099A JP2001176844A (ja) 1999-12-21 1999-12-21 高平坦度半導体ウェーハの製造方法及び高平坦度半導体ウェーハ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP36343099A JP2001176844A (ja) 1999-12-21 1999-12-21 高平坦度半導体ウェーハの製造方法及び高平坦度半導体ウェーハ

Publications (1)

Publication Number Publication Date
JP2001176844A true JP2001176844A (ja) 2001-06-29

Family

ID=18479292

Family Applications (1)

Application Number Title Priority Date Filing Date
JP36343099A Pending JP2001176844A (ja) 1999-12-21 1999-12-21 高平坦度半導体ウェーハの製造方法及び高平坦度半導体ウェーハ

Country Status (1)

Country Link
JP (1) JP2001176844A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012059924A (ja) * 2010-09-09 2012-03-22 Lapis Semiconductor Co Ltd 感光性レジストパターンの形成方法、及び半導体装置の製造方法
JP2020170756A (ja) * 2019-04-01 2020-10-15 株式会社Sumco シリコンウェーハの平坦化加工方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012059924A (ja) * 2010-09-09 2012-03-22 Lapis Semiconductor Co Ltd 感光性レジストパターンの形成方法、及び半導体装置の製造方法
JP2020170756A (ja) * 2019-04-01 2020-10-15 株式会社Sumco シリコンウェーハの平坦化加工方法
JP7078005B2 (ja) 2019-04-01 2022-05-31 株式会社Sumco シリコンウェーハの平坦化加工方法

Similar Documents

Publication Publication Date Title
US6200908B1 (en) Process for reducing waviness in semiconductor wafers
US6852012B2 (en) Cluster tool systems and methods for in fab wafer processing
KR100511381B1 (ko) 국부평탄도를 향상시킨 반도체 웨이퍼 및 그 제조방법
KR100701342B1 (ko) 접합 웨이퍼의 제조방법 및 접합 웨이퍼
US8551346B2 (en) Photomask-forming glass substrate and making method
US5953578A (en) Global planarization method using plasma etching
JPWO2009031270A1 (ja) ウエハ再生方法およびウエハ再生装置
KR20190057394A (ko) 실리콘 웨이퍼의 연마 방법 및 실리콘 웨이퍼의 제조 방법
US6479386B1 (en) Process for reducing surface variations for polished wafer
JP3982336B2 (ja) 半導体ウエーハの加工方法及びプラズマエッチング装置
JP3491589B2 (ja) 高平坦度半導体ウェーハの製造方法及び高平坦度半導体ウェーハ
JP2004063883A (ja) 半導体ウェーハの製造方法
JP2001176844A (ja) 高平坦度半導体ウェーハの製造方法及び高平坦度半導体ウェーハ
JP2002329690A (ja) 半導体ウェーハの製造方法
JP2001085648A (ja) 貼り合わせウエーハの製造方法および貼り合わせウエーハ
JP3610860B2 (ja) 半導体ウェーハの製造方法及び半導体ウェーハ
JP3525836B2 (ja) 高平坦度半導体ウェーハの製造方法及び高平坦度半導体ウェーハ
JP3596363B2 (ja) 半導体ウェーハの製造方法
JP4615182B2 (ja) 半導体ウェーハの製造方法
JP2002176013A (ja) 半導体基板の平坦化方法
JP2002016049A (ja) 半導体ウエーハの加工方法及びプラズマエッチング装置
JP2004235478A (ja) 貼り合わせsoi基板およびその製造方法
CN110416126A (zh) 晶圆减薄机台及晶圆减薄方法
WO2001071730A1 (en) Systems and methods to reduce grinding marks and metallic contamination
JP3371392B2 (ja) 貼り合わせsoi基板の製造方法

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20031007