JP5599431B2 - チャージポンプ回路およびその動作方法 - Google Patents

Description

本発明は、チャージポンプ回路、より詳細には、デュアルレール出力を提供するチャージポンプ回路に関する。

チャージポンプ回路は、当業界において公知である。このような回路は、エネルギ蓄積装置としてキャパシタを使用し、入力源よりも昇圧または降圧された電力源を供給可能なＤＣ−ＤＣコンバータの一種である。チャージポンプ回路は、高効率（時に９０〜９５％もの高効率）が可能である。

チャージポンプは、キャパシタと電圧源およびキャパシタ間の接続を制御する何らかの形の切替装置を使用して、通常、入力電圧値とは異なる電圧を得ている。チャージポンプは、「リザーバキャパシタ」と以降呼ぶ１つ以上の出力キャパシタに電荷を転送するための、「フライングキャパシタ」として一般に知られているキャパシタを備える。このようなチャージポンプは、シングルレールの入力電圧ＶＤＤから２極性の供給電圧を生成するために使用されうる。公知のデュアルレールチャージポンプの欠点として、例えば、チャージポンプが、入力電圧（ＶＤＤ）の２倍の値の出力電圧、すなわち、共通端子に対して一方のレールが電圧ＶＤＤを、もう一方のレールが−ＶＤＤを生成しうるという点が挙げられる。このようなチャージポンプが、例えば、増幅器回路の電力供給±ＶＤＤよりも最大振幅の極めて小さい信号を増幅するパワー回路に使用される場合に、この点が極めて非効率となりうる。このような場合、出力電力（このため入力電力）の大部分は、信号の駆動ではなく熱の発生に浪費される。しかし、当然、必要な場合にこのフル出力レンジも選択できることが時には有利となる。

本発明の目的は、上述の欠点に対処することにある。

本発明の第１の態様においては、入力端子および共通端子の両端に入力される１つの入力供給から分割レール電圧供給を生成する方法であって、前記分割レール供給は、個々の第１負荷および第２負荷と、個々の第１リザーバキャパシタおよび第２リザーバキャパシタとを介して前記共通端子に接続された第１出力端子および第２出力端子に出力され、前記方法は、
状態シーケンスにおいて前記異なる端子間にフライングキャパシタを接続し、前記入力供給から前記リザーバキャパシタに、直接または前記フライングキャパシタを介して電荷のパケットを繰り返し転送し、これにより、選択された動作モードに応じて、合計して前記入力電圧にほぼ等しい電圧になり、かつ前記共通端子の前記電圧を中心とする正負の出力電圧か、それぞれが実質的に前記入力供給に達する正負の出力電圧を有する前記分割レール供給を生成するステップを有する方法が提供される。

また、入力端子および共通端子の両端に入力される１つの入力供給から分割レール電圧供給を生成する方法であって、前記分割レール供給は、個々の第１負荷および第２負荷と、個々の第１リザーバキャパシタおよび第２リザーバキャパシタとを介して前記共通端子に接続された第１出力端子および第２出力端子に出力され、前記方法は、
１つのフライングキャパシタを使用して、選択された動作モードに応じて、合計して前記入力電圧にほぼ等しい電圧になり、かつ前記共通端子の前記電圧を中心とする正負の出力電圧か、それぞれが実質的に前記入力供給に達する正負の出力電圧を有する前記分割レール供給を生成する方法も開示される。

前記方法は、第１モードでの動作時に、少なくとも第１状態と第２状態を交互に反復するステップを有し、前記第１状態は、前記入力電圧を前記フライングキャパシタと第１リザーバキャパシタ間で直列に分割するのに有効であり、前記第２状態は、前記フライングキャパシタの分割された前記電圧の一部を前記第２リザーバキャパシタに印加するのに有効であってもよい。前記第１状態は、前記入力端子と前記第１出力端子との間に前記フライングキャパシタを接続することによって得られ、前記第２状態は、前記共通端子と前記第２出力端子との間に前記フライングキャパシタを接続することによって得られてもよい。前記第１モードにおける前記シーケンスは、第３状態の反復を含み、前記第３状態は、前記フライングキャパシタの分割された前記電圧の一部を前記第１リザーバキャパシタに印加するのに有効であってもよい。前記第３状態は、前記第１出力端子と前記共通端子との間に前記フライングキャパシタを接続することによって得られてもよい。

前記方法は、第１モードでの動作時に、第４状態と第５状態を交互に反復するステップを有し、前記第４状態は、前記フライングキャパシタを前記入力電圧まで充電するのに有効であり、前記第５状態は、前記フライングキャパシタ上の電圧を前記第１リザーバキャパシタと第２リザーバキャパシタ間で直列に分割するのに有効であってもよい。前記第４状態は、前記入力端子と前記共通端子との間に前記フライングキャパシタを接続することによって得られ、前記第５状態は、前記第１出力端子と前記第２出力端子との間に前記フライングキャパシタを接続することによって得られてもよい。

前記方法は、第２モードでの動作時に、少なくとも第２状態と第６状態を交互に反復するステップを有し、前記第６状態は、前記フライングキャパシタおよび前記第１リザーバキャパシタを実質的に前記入力電圧まで充電するのに有効であり、前記第２状態は、前記フライングキャパシタから前記第２リザーバキャパシタに前記電圧を転送するのに有効であってもよい。前記第２状態は、前記共通端子と前記第２出力端子との間に前記フライングキャパシタを接続することによって得られ、前記第６状態は、前記入力端子を前記第１出力端子に接続し、このノードと前記共通端子との間に前記フライングキャパシタを接続することによって得られてもよい。前記第２モードにおける前記シーケンスは、第７状態の反復を含み、前記第７状態は、いずれのリザーバキャパシタとも独立して、前記フライングキャパシタを充電するのに有効であってもよい。前記第７状態は、前記入力端子と前記共通端子との間に前記フライングキャパシタを接続し、前記入力端子を前記第１出力端子から分離することによって得られてもよい。

第２モードの特定の実装における動作時に、前記フライングキャパシタから独立して、前記入力端子と前記第１出力端子間に接続が維持され、これにより、この特定の実装での動作時に、前記第１リザーバキャパシタが前記入力端子と前記共通端子間に常に接続されることが保証されてもよい。

ここに開示した変形例のいずれかにおいて、第２動作モードを実装するために選択信号が使用されてもよい。

前記状態に応じて、前記フライングキャパシタの一方が、前記入力端子、前記第１出力端子または前記共通端子の１つに独立して接続されてもよい。

もう一方のフライングキャパシタ端子が、前記第１出力端子、前記共通端子または前記第２出力端子の１つに独立して接続されてもよい。

任意の状態シーケンスが負荷条件に応じて変更されてもよい。前記状態シーケンスの前記変形例は、前記負荷は非対称的の場合に、前記第２状態を含む前記周波数を低下させるステップを有してもよい。

前記第１リザーバキャパシタは、前記第１出力端子における電圧が第１のしきい値より低下したときにのみ充電され、前記第２リザーバキャパシタは、前記第２出力端子における電圧が第２のしきい値より低下したときにのみ充電されてもよい。

前記方法は、前記動作モードを選択する初期のステップを更に有してもよい。

負荷への接続のための信号出力を有する増幅器回路に給電するために生成された前記分割レール電圧供給を使用するステップを更に有し、出力レベル要求信号に応えて、前記信号出力で生成される信号のレンジが、動作の前記第１モードまたは前記第２モードのいずれかで動作することによって変更されてもよい。

前記増幅器回路がヘッドフォンを駆動する場合に前記第１モードが使用され、前記増幅器回路がライン入力を駆動する場合に前記第２モードが使用されてもよい。前記方法は、前記第２モードでの動作時に、前記信号出力において電流を制限するステップを更に有してもよい。前記出力レベル要求信号は、前記増幅器の音量設定入力を参照することで求められ、前記音量が最大のときに前記第１モードが選択されてもよい。

本発明の更に別の態様では、複数の出力電圧を提供するためのチャージポンプ回路であって
−入力電圧への接続のための入力端子および共通端子と、
−前記複数の出力電圧を出力するための第１出力端子および第２出力端子と、前記第１出力端子および第２出力端子は、使用時に、個々の第１負荷および第２負荷と、個々の第１リザーバキャパシタおよび第２リザーバキャパシタとを介して前記共通端子に接続され、
−１つのフライングキャパシタへの接続のための第１フライングキャパシタ端子および第２フライングキャパシタ端子と、
−前記端子間を相互接続するために、複数の異なる状態で動作可能なスイッチ網と、
−前記スイッチ網を前記異なる状態のシーケンスで作動させるためのコントローラと、を有し、
前記コントローラは、第１モードと第２モードで動作可能であり、前記モードの前記第１モードでは、前記状態に応じて、前記入力供給から前記リザーバキャパシタに、前記フライングキャパシタを介して電荷のパケットを繰り返し転送し、これにより、合計して前記入力電圧にほぼ等しい電圧になり、かつ前記共通端子の前記電圧を中心とする正負の出力電圧が生成されるように適合されている回路が提供される。

「合計して前記入力電圧にほぼ等しい電圧になり、かつ前記共通端子の前記電圧を中心とする」との文言は、例えば、前記回路に小さな負荷がかかっている状態も含むように解釈すべきであり、前記出力電圧レベルは、実際には、±（前記入力電圧の１／２からＩｌｏａｄ×Ｒｌｏａｄを減じた値）（Ｉｌｏａｄは前記負荷電流、Ｒｌｏａｄは前記負荷抵抗）である。

本発明の更に別の態様では、複数の出力電圧を提供するためのチャージポンプ回路であって
−入力電圧への接続のための入力端子および共通端子と、
−前記複数の出力電圧を出力するための第１出力端子および第２出力端子と、前記第１出力端子および第２出力端子は、使用時に、個々の第１負荷および第２負荷と、個々の第１リザーバキャパシタおよび第２リザーバキャパシタとを介して前記共通端子に接続され、
−複数のフライングキャパシタへの接続のための複数の第１フライングキャパシタ端子および第２フライングキャパシタ端子と、
−前記端子間を相互接続するために、複数の異なる状態で動作可能なスイッチ網と、
−前記スイッチ網を前記異なる状態のシーケンスで作動させるためのコントローラと、を有し、
前記コントローラは、第１モードおよび第２モードにおいて動作可能であり、前記モードの前記第１モードでは、前記シーケンスは、前記状態に応じて、前記入力供給から前記リザーバキャパシタに、前記フライングキャパシタを介して電荷のパケットを繰り返し転送し、これにより、実質的に前記入力電圧の分数の値の正負の出力電圧が生成されるように適合されており、前記入力電圧の前記分数が実質的に１／（ｎ＋１）である（ｎは、フライングキャパシタの個数を表す整数）回路が提供される。

この態様では、前記回路は、前記入力電圧の異なる分数の値の出力電圧を生成することが可能であり、この分数には、２と（ｎ＋１）の間の各整数の一部もしくは全ての逆数が含まれうる。

本明細書に記載されているか、または特許請求されている任意のオーディオ装置は、ポータブルの形態であっても、通信装置、車載オーディオ装置あるいは（おそらくステレオ）ヘッドフォン装置の一部を有してもよい。

本発明の別の態様では、入力電圧から複数の供給電圧を提供するためのチャージポンプ回路であって、前記チャージポンプ回路は、第１リザーバキャパシタおよび第２リザーバキャパシタへの接続のための第１出力端子および第２出力端子および共通端子と、フライングキャパシタへの接続のためのフライングキャパシタ端子の対と、を有し、前記回路は２つのモードで動作可能であり、前記第１モードにおいて、前記回路は、前記フライングキャパシタを使用して、合計して前記入力電圧にほぼ等しい電圧になり、かつ前記共通端子の前記電圧を中心とする正負の出力電圧を生成するように動作可能である回路が提供される。

前記第２モードにおいて、前記回路は、それぞれが実質的に前記入力供給に達する正負の出力電圧を生成するように構成されてもよい。

また、チャージポンプ回路を有するオーディオ装置であって、前記チャージポンプは、前記第１フライングキャパシタ端子および第２フライングキャパシタ端子に接続されたフライングキャパシタと、前記第１出力端子と前記共通端子の間、前記第２出力端子と前記共通端子の間にそれぞれ接続された第１リザーバキャパシタおよび第２リザーバキャパシタとを有し、前記オーディオ装置は、前記コンバータの前記第１出力電圧および前記第２出力電圧によって給電されるように接続された音声出力回路を更に有するオーディオ装置も開示される。前記オーディオ装置はポータブルであってもよい。前記オーディオ装置は、通信装置に含まれてもよい。前記オーディオ装置は車載オーディオ装置でもよい。前記オーディオ装置は、ヘッドフォン装置またはステレオヘッドフォン装置に含まれてもよい。前記オーディオ装置は、前記音声出力回路の出力端子に接続された負荷として接続された音声出力トランスデューサを更に有してもよい。

本発明の更に別の任意選択の特徴は、添付の請求の範囲に開示されている。

先行技術の反転チャージポンプ回路を示す。 図１と同じ回路を、図示したスイッチアレイの詳細と共に示す。 動作時に使用される２つの状態での図２ａの回路の等価回路を示す。 動作時に使用される２つの状態での図２ａの回路の等価回路を示す。 閉ループ構成で動作する図１の回路の変形例を示す。 本発明の一実施形態に係るデュアルモードチャージポンプ回路を示す。 図４ａと同じ回路を、チャージポンプスイッチアレイおよび制御モジュールの内部の詳細と共に示す。 スイッチアレイが第１状態をとっている回路を示す。 第１状態における等価回路を示す。 スイッチアレイが第２状態をとっている回路を示す。 第２状態における等価回路を示す。 スイッチアレイが第３状態をとっている回路を示す。 第３状態における等価回路を示す。 第１の主要モード（モード１）で動作中の図１，２の回路の３つのスイッチ制御信号を示すタイミングチャートである。 スイッチアレイが第６状態をとっている回路を示す。 第６状態における等価回路を示す。 スイッチアレイが第２状態をとっている回路を再び示す。 第２状態における等価回路を有する回路を再び示す。 第２の主要動作モード（モード２（ａ））の第１変形例における制御信号を示すタイミングチャートである。 スイッチアレイが第７状態をとっている回路を示す。 第７状態における等価回路を示す。 第２の主要動作モード（モード２（ｂ））の第２変形例におけるスイッチ制御信号を示すタイミングチャートである 第２の主要動作モード（モード２（ｃ））の第３変形例におけるスイッチ制御信号を示すタイミングチャートである 第２の主要動作モード（モード２（ｄ））の第４変形例におけるスイッチ制御信号を示すタイミングチャートである 閉ループ構成で動作可能な図４の回路の変形例を示す。 本発明の更に別の実施形態を示し、多くの異なる入力電圧値の１つが、本明細書に開示のデュアルモードチャージポンプのいずれかへの入力電圧として選択されうる。 本発明を実施するデュアルモードチャージポンプのいずれかが使用されうる２つの増幅器回路を、ブロック模式図で示す。 本発明を実施するデュアルモードチャージポンプのいずれかが使用されうる２つの増幅器回路を、ブロック模式図で示す。 異なる動作モードでのポータブルオーディオ装置を示す。 異なる動作モードでのポータブルオーディオ装置を示す。 異なる動作モードでのポータブルオーディオ装置を示す。

次に、添付の図面を参照して、本発明の実施形態について記載する。

図１は、正の入力電圧（＋ＶＤＤ）から負の出力電圧（Ｖｏｕｔ−）を生成する先行技術の反転チャージポンプ（inverting
charge-pump：ＩＣＰ）回路１００を示す。理想的な条件では、Ｖｏｕｔ−は、実質的に−ＶＤＤと等しく、このため、ノードＮ１〜Ｎ２の合計電圧が２×ＶＤＤとなる。回路１００は、１つのフライングキャパシタＣｆおよび２つのリザーバキャパシタＣＲ１，ＣＲ２の３つのキャパシタと、スイッチアレイ１１０を備える。回路１００は、スイッチアレイ１１０を制御し、このため、回路１００を、下記に説明する２つの主要状態間で切り替えさせるコントローラ１２０によって制御される。

図２ａは、ＩＣＰ回路１００に関連するスイッチアレイ１１０を示す。図２ｂ，２ｃは、２つの主要な充電／放電の動作状態の等価回路を示す。スイッチＳＡ１，ＳＡ２およびスイッチＳＢ１，ＳＢ２は図のように配置され、それぞれ共通の制御信号（ＣＳＡおよびＣＳＢ）によって作動される。

コントローラは、電圧Ｖｏｕｔ−を生成するために、以下の４つのステップを繰り返すようにスイッチアレイ１１０を作動させる。
１．最初に全てのスイッチが開いている。
２．スイッチＳＡ１，ＳＡ２を閉じ（ＳＢ１，ＳＢ２は開のまま）、これにより、ＩＣＰ回路１００が第１状態で動作する。フライングキャパシタＣｆが、（図２ｂに示すように）入力電圧ノードＮ１と共通基準電圧ノードＮ３間に接続される。このため、フライングキャパシタＣｆが電圧＋ＶＤＤまで充電される。
３．次にスイッチＳＡ１，ＳＡ２を開く（ＳＢ１，ＳＢ２は開いたまま）。
４．次にスイッチＳＢ１，ＳＢ２を閉じ（ＳＡ１，ＳＡ２は開のまま）、これにより、ＩＣＰ回路１００が第２状態で動作する。この状態では、フライングキャパシタＣｆが、（図２ｃに示すように）共通基準電圧ノードＮ３と出力電圧ノードＮ２間に接続されている負のリザーバキャパシタＣＲ２と並列に接続される。この第１のサイクルでは、最初にキャパシタＣＲ２の充電が０ボルトであるとすると、キャパシタＣＲ２はキャパシタＣｆと電荷を共有し、両キャパシタの電圧が等しくなる。キャパシタＣｆの陽極板とＣＲ２の陽極板が共通基準電圧ノードＮ３（グランド）に接続されているため、ＣｆとＣＲ２のそれぞれのサイズに応じて、ノードＮ２は、ノードＮ３に対して−ＶＤＤよりやや正の電圧となる。

全てのスイッチが開き、この過程がステップ１から繰り返す。４ステップからなる各サイクルにおいて、キャパシタＣＲ２が更に充電され、最終的に、４ステップのサイクルを複数繰り返した後に定常状態に達する。この時点までに、キャパシタＣＲ２は、実質的に−ＶＤＤに充電され（このためＶｏｕｔ−は−ＶＤＤと等しくなっており）、このため、Ｃｆが、更に電荷を追加することはなくなる。

スイッチアレイ１１０は、上で説明したように、スイッチのスイッチング周波数が実質的に固定されている開ループ構成で作動されうる。実際のスイッチング周波数は、回路が使用されるアプリケーションによって決まり、例えば、ＫＨｚ〜ＭＨｚの値（magnitude）であってもよい。

負荷がＶｏｕｔ−に印加されると、これによりキャパシタＣＲ２が常に放電される。その後、この電荷が、状態２中にキャパシタＣｆからの電荷によって置き換えられ、この結果、Ｖｏｕｔ−が−ＶＤＤよりも若干正となる。平均の差と電圧リプルは、Ｃｆ、ＣＲ２の値、スイッチング周波数および負荷特性に依存する。

図３は、スイッチアレイ１１０が閉ループ構成で作動される別の先行技術のＩＣＰ回路３００を示す。この別の先行技術のＩＣＰ回路３００は、スイッチアレイ制御論理３１０が出力電圧Ｖｏｕｔ−に依存しているという点で、図１のものとは異なる。ＩＣＰ回路３００は、上で説明したようにスイッチアレイ１１０、キャパシタＣｆ，ＣＲ１，ＣＲ２のほか、分圧器Ｒ１，Ｒ２と比較器３２０を備える。ノードＮ２上の出力電圧Ｖｏｕｔ−の調整は、内部抵抗分割器Ｒ１，Ｒ２によって出力電圧Ｖｏｕｔ−を検知し、キャパシタＣＲ２の電圧Ｖｏｕｔ−が比較器３２０の基準入力Ｖｒｅｆよりも正になったときに、スイッチアレイ１１０を作動させることによって行われる。スイッチアレイ１１０の作動時は、２相の非重複のクロック信号Ｋ１，Ｋ２がスイッチ（図示なし）を制御する。一方のクロック信号（Ｋ１）が、フライングキャパシタＣｆを入力電圧＋ＶＤＤまで充電させる（図２ｂ参照）スイッチＳＡ１，ＳＡ２を制御し、もう一方のクロック信号（Ｋ２）が、出力リザーバキャパシタＣＲ２を電圧Ｖｏｕｔ−まで充電させる（図２ｃ参照）スイッチＳＢ１，ＳＢ２を制御する。

出力電圧Ｖｏｕｔ−は、グランド電位と−ＶＤＤの間の値に調整されうるが、チャージポンプ自体は、出力電圧Ｖｏｕｔ−が−ＶＤＤと等しい場合に最も効率が高い点に留意すべきである。実際には、目標電圧は、リプルを低減させるために、おそらく−ＶＤＤよりわずかに上の値に設定される。

この先行技術のＩＣＰ回路（１００，３００）に関連する問題として、入力電圧よりレール・ツー・レールの値の大きな出力電圧しか生成されないという点がある。この点は、特定のアプリケーションでは不利でありうる。これは、例えば、このようなＩＣＰ回路（１００，３００）が、増幅器回路の電力供給±ＶＤＤに比べて最大振幅の極めて小さい信号を増幅するパワー回路に使用される場合などに、給電される回路が効率的に動作できないことがあるためである。

図４ａは、新規のデュアルモードチャージポンプ（dual mode charge-pump：ＤＭＣＰ）回路４００を示す。回路４００は、１つのフライングキャパシタＣｆおよび２つのリザーバキャパシタＣＲ１，ＣＲ２の３つのキャパシタと、スイッチアレイ４１０を備える。回路４００は、スイッチアレイ４１０を制御し、このため、回路４００を、下記に説明する異なる動作モードを実施するために、各種状態間で切り替えさせるコントローラ４２０によって制御される。クロック信号（図示せず）がコントローラに供給され、このクロック信号はＤＭＣＰ４００内で生成されても、あるいはチップ上のほかの回路と共有されてもよい。動作時に、回路４００は、フライングキャパシタＣｆを使用して、正の入力電圧（＋ＶＤＤ）から正負の出力電圧（Ｖｏｕｔ＋およびＶｏｕｔ−）を生成するように、入力供給からリザーバキャパシタに電荷のパケット（packets
of charge）を高周波数で転送する。この出力電圧の値は、選択されたモードによって決まる。説明の便宜上、さまざまな回路ノードに名称を付し、入力供給電圧ＶＤＤを入力するように接続されたノードをＮ１０、共通（グランド）ノードであるノードをＮ１１、Ｖｏｕｔ＋およびＶｏｕｔ−のための出力端子をそれぞれ形成しているノードをＮ１２，Ｎ１３と呼ぶ。

出力Ｖｏｕｔ＋，Ｖｏｕｔ−とＮ１１（０Ｖ）に負荷４５０が接続されている。実際には、この負荷４５０は、その全体または一部が電源と同じチップに存在していても、あるいはチップの外に存在していてもよい。アプリケーションの例については、図２３〜２５を参照して後述する。

ＤＭＣＰ４００は、名前が示すように、２つの主要モードで動作可能である。これらの全モードについて、以下で更に詳細に説明する。当然、デュアルモード回路の原理は、複数モードにも拡張することができる。

以降「モード１」と呼ぶ第１の主要モードでは、ＤＭＣＰ４００が、入力電圧＋ＶＤＤに対して、値がそれぞれ入力電圧ＶＤＤの半分である出力を生成するようにＤＭＣＰ４００が動作する。換言すれば、この第１モードで生成される出力電圧の値は、公称値では＋ＶＤＤ／２と−ＶＤＤ／２となる。実際は、わずかに負荷がかかっている場合には、出力レベルは、±（ＶＤＤ／２−Ｉｌｏａｄ×Ｒｌｏａｄ）となる（Ｉｌｏａｄは負荷電流、Ｒｌｏａｄは負荷抵抗）。この場合、ノードＮ１２とノードＮ１３間の出力電圧の大きさ（ＶＤＤ）が、ノードＮ１０とノードＮ１１間の入力電圧（ＶＤＤ）と同じか実質的に同じとなるが、シフトする。このため、このモードは、「レベルシフティング」モードと呼ぶことができる。第２の主要モード（モード２）では、ＤＭＣＰ４００は、±ＶＤＤのデュアルレール出力を生成する。

チャージポンプのこの特定の形態は、特に１つのフライングキャパシタのみを使用して、降圧された（reduced）２極性の供給を生成することができるため、公知の回路と比べて大きな利点を有する。降圧された出力電圧を生成するための先行技術の回路では、追加のフライングキャパシタが必要であった。フライングキャパシタとリザーバキャパシタは、多くの場合これらをチップ外に設けなければならない位の大きさを有し、このため、１つのキャパシタと２本のＩＣピンを省略できることは非常に有利である。本発明は、本明細書に示す特定の形態のＤＭＣＰのアプリケーションに限定されるとみなすべきではなく、公知あるいは現時点で未知のマルチモードチャージポンプ回路にも潜在的に適用可能である。

図４ｂは、ＤＭＣＰ１００の内部の詳細を更に詳しく示す。この図から、スイッチアレイ４１０は、スイッチ制御モジュール４２０からの対応する制御信号ＣＳ１〜ＣＳ６によって各々制御される６つのメインスイッチＳ１〜Ｓ６を備えることがわかる。これらのスイッチは、第１スイッチＳ１が、フライングキャパシタＣｆの陽極板と入力電圧源の間に接続され、第２スイッチＳ２が、フライングキャパシタの陽極板と第１出力ノードＮ１２の間に接続され、第３スイッチＳ３が、フライングキャパシタの陽極板と共通端子Ｎ１１の間に接続され、第４スイッチＳ４が、フライングキャパシタの陰極板と第１出力ノードＮ１２の間に接続され、第５スイッチＳ５が、フライングキャパシタの陰極板と共通端子Ｎ１１の間に接続され、第６スイッチＳ６が、フライングキャパシタの陰極板と第２出力ノードＮ１３の間に接続されるように構成されている。任意選択で、入力電圧源（ノードＮ１０）と第１出力ノードＮ１２の間に接続された第７スイッチＳ７（点線で示す）が設けられてもよい。これらのスイッチは、記載するモードに適している。当然、ほかの動作モードを実現するするためにスイッチを追加することが除外されることはない。

スイッチは、例えば、集積回路のプロセス技術または入出力電圧の要件に応じて、多くの異なる方法（例えば、ＭＯＳトランジスタスイッチまたはＭＯＳ伝送ゲートスイッチ）で実装することができる。適切な実装の選択は、当業者である読者の能力の十分に範囲内である。

また、この図には、２つの制御機能４２０ａ，４２０ｂのいずれを使用するかを判定し、このため、ＤＭＣＰの動作モードを決定するためのモード選択回路４３０を少なくとも概念的に有する制御モジュール４２０も詳細に示されている。モード選択回路４３０とコントローラ４２０ａ等は、ＤＭＣＰ４００の異なる動作モードを実装する際の制御モジュールの異なる挙動を表しているという点で、概念的なブロックである。これらは、説明のように別個の回路によって実装することもできる。実際には、これらは、所定の時点で実装すべき挙動を決定する、固定配線された論理および／またはシーケンサコードを有する１つの回路ブロックあるいはシーケンサによって実装される可能性が高い。また、下記に記載するように、所定のモードが、さまざまな変形例で実装されてもよく、設計者は、異なる全モードを併せて考察する際に、制御信号の生成を簡略化する変形例を選択してもよい。

ＤＭＣＰ動作−モード１
モード１の主要動作の実施形態では、３段階の高周波数のサイクルで繰り返される３つの基本動作状態が存在し、これらの状態をＰ１、Ｐ２、Ｐ３と呼ぶ。ＤＭＣＰ４００がモード１で動作しているときは、スイッチＳ７（存在する場合）は常時開いており、このため、このモードの説明では記載しない。

図５ａ，５ｂは、第１状態（「状態１」）で動作しているスイッチアレイ４１０を示す。図５ａを参照すると、キャパシタＣｆとＣＲ１が相互に直列に、入力電圧＋ＶＤＤと並列に接続されるように、スイッチＳ１，Ｓ４が閉じる。このため、キャパシタＣｆとＣＲ１は、キャパシタＣｆとＣＲ１の両端に印加された入力電圧＋ＶＤＤを共有する。図５ｂは、電圧＋ＶＤＤが、ノードＮ１０とＮ１１の両端に実質上印加されている状態１の動作の等価回路を示す。

対称な逆極性の出力電圧を必要とするアプリケーションでは、各キャパシタＣｆ，ＣＲ１が、電圧源の両端に直列に接続されたときに、電圧が同じ増分で変化するように、キャパシタＣｆとＣＲ１の値が等しいことが好ましい。両キャパシタが初期状態では放電されているか、または等しい電圧に充電されている場合には、最終的には、キャパシタＣｆ，ＣＲ１は、印加された電圧源の半分（この場合には入力電圧ＶＤＤの半分）に等しい電圧にそれぞれ充電される。

図６ａ，６ｂは、第２状態（「状態２」）で動作しているスイッチアレイ４１０を示す。図６ａを参照すると、キャパシタＣｆとＣＲ２が相互に並列に、ノードＮ１１とＮ１３の間に接続されるように、スイッチＳ３，Ｓ６が閉じる。このため、キャパシタＣｆの電圧は、キャパシタＣＲ２の電圧と等しくなる。図６ｂは、この状態２の状態の等価回路を示す。

リザーバキャパシタＣＲ２の値が必ずしもフライングキャパシタＣｆと等しい必要があるというわけではない点に留意すべきである。キャパシタＣＲ２がキャパシタＣｆよりも非常に大きな場合、ＶＤＤ／２に近い値に充電されるには、多くのサイクルを要する。リザーバキャパシタＣＲ２の値は、予想される負荷条件、必要な動作周波数、および出力リプルの許容値に応じて選択すべきである。

状態１，２が交互に反復されるサイクルが複数繰り返されると、理想的な条件では、キャパシタＣｆの電圧とＣＲ２の電圧が、電圧±ＶＤＤ／２に収束する。しかし、チャージポンプの出力端子に大きな負荷が存在する場合には、Ｖｏｕｔ＋，Ｖｏｕｔのそれぞれの電圧が±ＶＤＤから垂下する。負荷が対称的であり、Ｖｏｕｔ＋とＶｏｕｔ−の両方の電流の大きさが等しい場合には、このようなシステムの対称性により２つの出力の垂下量が等しくなる。

しかし、例えば、Ｖｏｕｔ＋に大きな負荷が存在し、Ｖｏｕｔ−に負荷がないか負荷が軽微な場合には、キャパシタＣＲ１の電圧が低下する。この結果、状態１の終了時点でキャパシタＣｆの電圧が高くなり、これが、その後、状態２でキャパシタＣＲ２に印加される。状態１，２のみが使用されるとすれば、フライングキャパシタＣｆが状態１においてキャパシタＣＲ１と直列に接続されるが、初期であるにも関わらず電圧が高くなっている。このため、電圧Ｖｏｕｔ＋とＶｏｕｔ−の両方が負に垂下してしまう。これは、つまり、コモンモードが制御されないということである。

この影響を回避するために、第３状態の状態３を導入し、連続するサイクルで、状態１〜３が段階１〜３において繰り返される。図７ａ，７ｂは、この状態３の動作で動作しているスイッチアレイ４１０を示す。図７ａを参照すると、状態３では、キャパシタＣｆとＣＲ１が互いに並列に、ノードＮ１１とＮ１２間に接続されるように、スイッチＳ２，Ｓ５が閉じる。このため、前の電圧差の有無を問わず、キャパシタＣｆとＣＲ１が、等しい電圧に充電される。定常状態（多くのサイクル後）では、この値はほぼＶＤＤ／２になる。図７ｂは、この状態３の状態の等価回路を示す。

このため、回路は、状態３が終わった時点で、電圧が等しくなっており、その後状態１に戻る。このように、回路は、原理上、負荷条件とスイッチングシーケンスに応じて、Ｖｏｕｔ＋＝＋ＶＤＤ／２で次のサイクルの状態１の段階１に入る。

実際には、特にＤＭＣＰのＲＣ時定数に対してスイッチング周波数が高い場合には、状態２，３において、並列に接続されたキャパシタ間の電圧が、１回のシーケンスで完全には等しくならないことがある。この場合は、各状態シーケンスにおいて、電荷の寄与が、キャパシタからキャパシタに移される。この寄与により、各出力電圧が、ゼロを下回るかまたは低い負荷条件のレベルに設定される。高負荷条件下では、出力リザーバキャパシタＣＲ１，ＣＲ２は、通常、低電圧（若干のリプルを含む）となる。各キャパシタの大きさを、予想されるあらゆる負荷条件に対して、コモンモードのドリフトの低下が許容される幅に入るように設計するだけでよい。あるいは、これに代えて、またはこれに加えて、オン抵抗（on-resistance）の小さい大きなスイッチを使用してもよい。

図８は、モード１の主要動作の実施形態の３状態（１，２，３）中にスイッチ（Ｓ１ 〜Ｓ６）を制御するための非重複の制御信号（ＣＳ１〜ＣＳ６）を示す。上で説明したように、これは、多くの可能な制御シーケンスの一例を例示するに過ぎない。

上記の３状態の開ループシーケンスが必ずしも必要であるというわけではないことが理解されるべきである。例えば、状態シーケンスは、（上記の）１、２、３、１、２、３…でも、１、３、２、１、３、２…でも、１、２、１、３、１、２、１、３でもよい。また、第３状態が他の２つの状態ほど頻繁に使用する必要はなく、例えば、１、２、１、２、１、２、３、１のシーケンスが想到されることが明らかであろう。更には、負荷のバランスが良好な場合、あるいは、コモンモード安定化のための別の方式が使用されている場合に限り、第３状態を完全に省略することも想到される。

ほかのスイッチングおよびシーケンスも存在する。例えば、動作モード１の別の一実施形態では、状態１に代えて、スイッチＳ１，Ｓ５が閉じる（他の全スイッチは開）第４状態（「状態４」）が使用されてもよい。この状態では、キャパシタＣｆが、入力電圧＋ＶＤＤに充電される。次に、第５状態である「状態５」において、フライングキャパシタＣｆが、リザーバキャパシタＣＲ１およびＣＲ２の両端に直列に（この場合、キャパシタンスが等しい）接続されるように、スイッチＳ２，Ｓ６が閉じて（他の全スイッチは開）作動する。この別のスイッチングおよびシーケンスの特定の例は、コモンモードが制御されないという欠点を有し、このためコモンモードのドリフトが発生する。しかし、このコモンモードドリフトは、「通常の」スイッチングおよびシーケンスサイクル中に、適切な間隔でスイッチングシーケンスを変更することによって「リセット」することができる。この変更は、事前に決定されても、観察された状態に応じて開始されてもよい。

キャパシタＣｆ，ＣＲ１，ＣＲ２のサイズは、（サイズ／コストに対する）要求されるリプル許容値に応じて選択され、このため、各状態のクロック段階の時間の長さの比が、必ずしも１：１：１である必要はないという点に留意すべきである。

上記は、モード１で±ＶＤＤ／２の出力が生成される実施形態について説明したが、上記の教示は、フライングキャパシタＣｆの個数を増やし、これに応じてスイッチ網を変更することによって、ＶＤＤの任意の分数出力を得るために使用できることを当業者は理解するであろう。この場合には、出力と入力の関係は、Ｖｏｕｔ＋／−＝±ＶＤＤ／（ｎ＋１）となる（ｎはフライングキャパシタＣｆの個数）。また、記載の複数のフライングキャパシタを有する回路は、±ＶＤＤ／２の出力のほか、その制御に応じて、±ＶＤＤ／２〜±ＶＤＤ／（ｎ＋１）間のあらゆる整数分母の出力を生成するもできる。例えば、２つのフライングキャパシタを有する回路はＶＤＤ／３とＶＤＤ／２の出力を生成することができ、３つのフライングキャパシタを有する回路はＶＤＤ／４、ＶＤＤ／３、およびＶＤＤ／２の出力を生成することができるなどである。

ＤＭＣＰ動作−モード２
上で述べたように、ＤＭＣＰは、±ＶＤＤ（この場合も、＋ＶＤＤはノードＮ１０における入力源電圧レベルである）のデュアルレール出力を発生させる第２の主要モード（モード２）でも動作可能である。モード２では、スイッチＳ４は、常に開いている。

モード２のいくつかの変形例が可能であり、これらをモード２（ａ）、２（ｂ）、２（ｃ）、２（ｄ）と称し、下に後述する。任意選択のスイッチＳ７は、モード２（ｃ），２（ｄ）のために必要である。

モード２（ａ）では、ＤＭＣＰは、２つの基本動作状態を有する。図９ａは、これらの状態の１つである「状態６」で動作している回路を示す。この状態では、スイッチＳ１，Ｓ２，Ｓ５が閉じる（Ｓ３，Ｓ４，Ｓ６は開）。この結果、キャパシタＣｆとＣＲ１が、ノードＮ１０およびＮ１１間で入力電圧＋ＶＤＤと並列に接続される。このため、キャパシタＣｆとＣＲ１は、それぞれ入力電圧＋ＶＤＤを保持する。図９ｂは、この状態６の状態の等価回路を示す。

図１０ａはこれらの状態の第２状態で動作中の回路を示す。この状態は、実際にはモード１の状態２と同じ状態であり、スイッチＳ３，Ｓ６が閉じる（Ｓ１、Ｓ２、Ｓ４，Ｓ５は開）。このため、キャパシタＣｆとＣＲ２は、共通ノードＮ１１と第２出力ノードＮ１３間に並列に接続される。このため、キャパシタＣｆとＣＲ２は、互いの電荷を共有し、所定のサイクル後、ノード１３が電圧−ＶＤＤとなる。図１０ｂは、この状態２の状態の等価回路を示す。

図１２ａは、追加の状態である「状態７」を示す。この状態は、ここでモード２（ｂ）と呼ぶわずかに異なる実装を作るために、モード２（ａ）のシーケンスに導入することができる。状態７では、スイッチＳ１，Ｓ５が閉じる（Ｓ２，Ｓ３，Ｓ４，Ｓ６は開）。この状態７は、フライングキャパシタＣｆを入力電圧＋ＶＤＤの両端に接続する。この状態の後に状態６と状態２が続き、再び状態７に戻りうる。図１２ｂは、この状態７の状態の等価回路を示す。

図１３は、スイッチ（Ｓ１〜Ｓ３およびＳ５〜Ｓ７）を制御して、モード２（ｂ）を定義する３状態７、６、２、７、６、２…などの反復シーケンスを生成するための非重複の制御信号（ＣＳ１〜ＣＳ３およびＣＳ５〜ＣＳ７）を示す。この場合も、これは、多くの可能な制御シーケンスの一例を例示するに過ぎない。状態６の前に状態７を入れているのは、ＣＲ１をＣＲ２の影響から隔離して、相互調整（cross-regulation）を阻止することを意図している。一方で、状態７を入れることにより、主要な状態２と状態６において電荷転送に使える時間が短くなるため、状態７を単に省略することにより（モード２（ａ））、全体としての調整が改善されうる。これらは設計事項である。

いずれのパターンを選択する場合であっても、（モード１に関して上で説明したように）状態の１つが他の状態よりも使用頻度が低くてもよい。例えば、（恒久的に、あるいは信号状態により）２つの出力ノードＮ１２，Ｎ１３の負荷の均衡が崩れた場合、キャパシタＣＲ１はキャパシタＣＲ２ほど頻繁に充電が必要でなくなるか、この逆の状況となるため、状態６と状態２の一方は、もう一方の状態よりも使用頻度低くてもよい。

モード２（ｃ）とモード２（ｄ）は、±ＶＤＤを生成するための更に別の動作モードであり、ＤＭＣＰにスイッチＳ７が設けられている場合に可能である。このスイッチは、ハイサイドの負荷（すなわちノードＮ１２とＮ１１間に接続された負荷）が、多くの電流を必要としないアプリケーションにおいて、ノードＮ１２で正の出力電圧を生成するために、スイッチＳ１とＳ２を併せた機能の代わりとして使用されうる。これは、例えばミキサーの「ライン出力」のように、負荷が高い入力抵抗を有する場合などである。このような場合、スイッチＳ７のサイズと駆動要件は、スイッチＳ１，Ｓ２よりも下げ、変更することができる。実際、スイッチＳ７は、モード２（ｃ）の動作中は、常時オンであり、この点は、スイッチを駆動するために必要な電力が少なくて済み、スイッチＳ７は、ＭＯＳスイッチの実装の場合、そのゲート−ドレインおよびゲート−ソースの寄生キャパシタンスのため、ノードＮ１０またはＮ１２に電荷を注入することがないという点で有利である。また、スイッチＳ１は、負出力電圧−ＶＤＤを生成するように作動させる必要があるという点にも留意すべきである。更に、フライングキャパシタＣｆとハイサイドのリザーバキャパシタＣＲ１を並列に接続するために、スイッチＳ２がさほど頻繁ではないにせよ、作動されうる点にも留意すべきである。

図１４は、モード２（ｃ）の２つの交互の状態中に、スイッチ（Ｓ１〜Ｓ３およびＳ５〜Ｓ７）を制御するための非重複の制御信号（ＣＳ１〜ＣＳ３およびＣＳ５〜ＣＳ７）を示す。このため、モード２（ｃ）をまとめると、スイッチＳ７は恒久的に（またはほぼ恒久的に）閉じている。フライングキャパシタＣｆとキャパシタＣＲ１を並列に充電するために変更された状態６が使用され、これは、スイッチＳ１，Ｓ５，Ｓ７を閉じるだけで行われる。次に、上で説明したように、スイッチＳ３，Ｓ６を介してこの電荷をキャパシタＣＲ２に転送するために変更された状態２が使用されるが、この場合は、Ｓ７が閉じているため、キャパシタＣＲ１に電圧ＶＤＤが保持されている。

図１５は、モード２（ｄ）と呼ぶ、モード２（ｃ）の変形例の３状態中に、スイッチ（Ｓ１〜Ｓ３およびＳ５〜Ｓ７）を制御するための非重複の制御信号（ＣＳ１〜ＣＳ３およびＣＳ５〜ＣＳ７）を示す。モード２（ｃ）との違いは、状態７にスイッチによる追加の段階が追加されているという点で、モード２（ａ）と２（ｂ）の差と同様である。状態７では、スイッチＳ１およびＳ５は閉じる（Ｓ２、Ｓ３、Ｓ４およびＳ６は開き、Ｓ７は常に閉じてもよい）。モード２（ｄ）は、７、６、２ではなく、７、２、６、７、２、６…というシーケンスを辿る点に留意されたい。これらのモードには、必ずしも効果に大きな違いがあるというわけではないが、下記で説明するように、シーケンスを自由に変更できることにより、制御論理を簡略化することができる。

表１は、上に説明した７つの状態に対するスイッチ（Ｓ１〜Ｓ７）の状態を示し、「０」はスイッチの開を、「１」はスイッチの閉を表している。特定の実装で、記載したモードのサブセットが使用される限り、スイッチ網とコントローラは、状態１〜７の全てを必ずしも実装しなくても点に留意されたい。

この場合も、これらの４つのシーケンスの例と、スイッチ網の７〜８の異なる状態は、唯一可能なシーケンスの制御ではない。この場合も、多くの異なるシーケンスの実装が可能であり、これらの状態は、負荷に応じて、他よりも使用頻度が低くてもよい。

図１６は、図４に示したものと同様のＤＭＣＰ９００回路を示すが、ＤＭＣＰ９００が、２つの出力電圧を調整するための２つの比較器９１０ａ，９１０ｂも備える点が異なる。

ＤＭＣＰ９００が閉回路ＤＭＣＰを表している点に留意すべきである。比較器９１０ａ，９１０ｂの各々は、チャージポンプ出力電圧（Ｖｏｕｔ＋，Ｖｏｕｔ−）のそれぞれを、個々のしきい値電圧（Ｖｍｉｎ＋、Ｖｍｉｎ−）と比較し、電荷信号ＣＨＣＲ１，ＣＨＣＲ２をそれぞれ出力する。これらの電荷信号ＣＨＣＲ１，ＣＨＣＲ２は、スイッチアレイ１４１０を制御して、関連するリザーバキャパシタを充電するようにＤＭＣＰを作動させるために、スイッチ制御モジュール１４２０に供給される。一方の出力電圧が、そのしきい値を越えて垂下している場合、チャージポンプが作動され、垂下していない場合には、チャージポンプは一時停止される。これにより、特に低負荷の条件において、スイッチの切換に消費されるパワーを低減することができる。

この方式により、最大±ＶＤＤ／２の出力電圧が可能となる。更に、この構成においては、ＤＭＣＰ９００が、これよりも高電圧を生成するために使用されてもよいが、効率が低下する点にも留意すべきである。この場合、出力電圧を適宜調整するために、基準電圧（Ｖｍｉｎ＋／Ｖｍｉｎ）が調整されうる。フライングキャパシタＣｆは、（スイッチＳ１，Ｓ５を介して）＋ＶＤＤに充電され、次に、（スイッチＳ２，Ｓ５を介して）リザーバキャパシタＣＲ１、または（スイッチＳ３，Ｓ６を介して）リザーバキャパシタＣＲ２の両端に並列に接続され、これらの電圧が基準電圧によって設定されたレベルに昇圧される。このような動作はリザーバキャパシタＣＲ１，ＣＲ２上のリプル電圧を増加させるものの、スイッチング損失を低減する。しかし、充電キャパシタＣｆに対してリザーバキャパシタＣＲ１，ＣＲ２をスケール調整（scaling）することによって、リプル電圧を低減することができる。

図１７は、上に記載した新規のデュアルモードチャージポンプ４００，９００のいずれかの更に別の実施形態を示し、多くの異なる入力電圧値の１つが、ＤＭＣＰ４００，９００への入力電圧として選択されうる。この図には、入力セレクタ１０００が、多くの異なる電圧入力（＋Ｖｉｎ１〜＋ＶｉｎＮ）を有し、選択される実際の入力が、制御入力Ｉｃによって決定されることが示されている。選択された電圧レベルは、その後、デュアルモードチャージポンプ４００，９００の入力電圧ＶＤＤとなる。

図１８ａは、本明細書に記載のチャージポンプ４００，９００によってデュアルレール供給電圧Ｖｏｕｔ＋およびＶｏｕｔ−が生成される代表的なアプリケーションを示し、チャージポンプ４００，９００は、例えばシングルレール供給電圧ＶＤＤから供給を受ける。別の実施形態では、図１７に示すように、チャージポンプ４００，９００が複数の供給電圧によって供給を受けてもよい。ＶＤＤ、Ｖｏｕｔ＋などの記号は、図１８ａ，１８ｂに関連する説明において解釈すべきであり、文脈に応じて、個々の端子またはその端子における電圧を指す。

図１８ａを参照すると、供給電圧ＶＤＤは、処理回路２０に供給するものとして示される。入力信号Ｓ１は、アナログ信号でもデジタル信号でもよい。Ｓ１がアナログ信号の場合、処理回路２０は、オペアンプ、マルチプレクサ、ゲインブロックなどの純粋なアナログ型回路である。Ｓ１がデジタル信号であり、出力段がアナログである場合は、処理回路２０はデジタルとアナログの混合回路であってもよい。この場合、信号Ｓ１は、直接または何らかのデジタル信号処理を介して、ＤＡＣ（図示なし）に供給され、ＤＡＣの出力が、上で述べたようにアナログ回路に供給される。

処理回路２０は、処理された信号Ｓ２を出力し、信号Ｓ２は、この特定の実施形態では、レベルシフタ３０に渡されるアナログ信号である。レベルシフタ３０は、例えばＤＣブロッキングキャパシタによって実装されてもよい。出力増幅器４０は、チャージポンプ４００，９００によって生成されるデュアルレール供給電圧Ｖｏｕｔ＋，Ｖｏｕｔ−によって給電され、このレベルは、特定の実施形態では、チャージポンプ４００，９００の動作モードに応じて、±ＶＤＤまたは±ＶＤＤ／２である。チャージポンプ４００，９００の動作モードは、制御信号Ｃｎｌによって決定される。モード１は、ヘッドフォンなどの低インピーダンス負荷を駆動するために使用され、モード２は、ライン出力などの高インピーダンス負荷を駆動するために使用されうる。モード選択は、例えば、音量設定レベルまたはコードによって手動で行われても、あるいは、ポータブルオーディオデバイスの場合には、出力インピーダンスまたは出力電流供給、またはジャックソケットとドッキングステーションのいずれが使用されているかを自動的に検知して行われうる。チャージポンプをモード２に設定する「モード選択」に音量制御が使用される場合、音量が高に設定されると、通常の状況では、負荷の電力所要量がチャージポンプ４００，９００の設計値よりも大きいため、出力供給電圧が崩壊しうる。しかし、このような状態を監視して、回路のチャージポンプ４００，９００または別の部品をオフにするために、（例えば、危険なほど高い音量により、耳が損傷を受けないように保護するための）追加の回路の形の保護（図示なし）が設けられてもよい。

入力信号Ｓ１がアナログであり、処理回路２０中のアナログ信号である場合は、通常、グランド電位とＶＤＤの中間の値で参照される一方、分割レール供給Ｖｏｕｔ＋，Ｖｏｕｔ−から動作している出力増幅器によって要求されるように、レベルシフトされた信号Ｓ２’はグランドに対して参照される。

レベルシフトされた信号Ｓ２’は、出力増幅器４０に供給され、出力増幅器４０は、増幅出力信号Ｓ３を出力し、これが、信号トランスデューサ５０の形のグランド基準負荷に供給される。出力増幅器４０が、スイッチング（クラスＤまたはＰＷＭ）増幅器または１ビットデジタル（シグマ−デルタ）タイプの出力段である場合には、信号Ｓ１，Ｓ２は、入力から出力まで（right
through to input to output）デジタル信号形式であっても、最初はアナログ形式であるが、処理回路２０でデジタル形式に変換されてもよい。

図１８ｂは、図１８ａの構成の特定のアプリケーションを示し、簡潔を期するために、チャージポンプ４００，９００と供給用の接続が省略されている。本例では、アプリケーションは、負荷がステレオヘッドフォン５１であるステレオ増幅器である。増幅器の信号処理要素は、参照符号の添え字「Ｌ」および「Ｒ」によって示すように、左右のチャネル信号を処理するために重複して設けられている。供給電圧Ｖｏｕｔ＋およびＶｏｕｔ−は、両方のチャネルによって共有されてもよいが、アプリケーションが要求する場合には、異なるチャネルにそれぞれ供給することも可能である。アプリケーションの一分野は、例えば、分割レール供給によりＤＣカップリングされた出力が可能になるＭＰ３プレーヤなどのポータブルオーディオ装置であり、この場合、大型のデカップリングコンデンサを使用する必要なく、低音応答を保持することが望ましい。

図１９ａ，１９ｂは、２つの構成で使用されているポータブル電子機器を示し、各構成に対して出力段に適切なレベルで電力を供給するために、上のＤＭＣＰの実施形態のいずれかを有利に適用することができる。

図１９ａは、１組のヘッドフォン２を駆動するために接続された第１の構成のポータブル電子オーディオ装置１を示す。図中の装置１はＭＰ３プレーヤであるが、同じ機能が、電話機、マルチメディアプレーヤ、ラップトップコンピュータ、ＰＤＡなどに搭載されてもよい。ヘッドフォン２は、出力ジャック４に差込まれたリード線３を介して装置に接続される。装置の本体が、１つ以上の小型のラウドスピーカー（図示せず）を備えてもよく、このスピーカーは、代替の音声出力トランスデューサとして駆動されてもよいが、本説明での説明のためには、原則としてヘッドフォンと均等である。公知のように、小型軽量化とバッテリ寿命の最大化が、この市場において高度な製品（premium
products）の鍵を握る属性である。製造コストは、市場全体で重要な要素である。

図１９ｂは、ヘッドフォンが接続されない第２の構成の同じ装置１を示す。ヘッドフォンの代わりに、装置が別個のコネクタを介してドッキングステーション５に接続され、ドッキングステーション５が大型のラウドスピーカー６Ｌ，６Ｒを駆動する。ドッキングステーション５には、ポータブルデバイス自体よりもハイパワーの増幅器と、別個の電源（通常、主電源供給される（mains-powered））とが搭載されている。図１９ｃは、ヘッドフォンジャック４に差込まれたラインリード線９を介して、ヘッドフォンではなく、外部増幅器７とラウドスピーカー８Ｌ，８Ｒが接続されている、第２の構成の同じ装置の変形例を示す。

装置１は、これらの構成において、大きく異なる負荷を駆動する必要がある。ヘッドフォンまたはラウドスピーカーのインピーダンスは通常、３２オーム以下である。この負荷に対して、例えば、ＲＭＳが１００ｍＶの出力振幅により、３０ｍＷの電力に対応して、フルスケールから中程度の（例えば−１２ｄＢ）音量が供給される。第２の構成において、大型の増幅器のライン入力を駆動する際には、負荷インピーダンスは、通常１０キロオーム以上であり、最高の品質を得るには、ＲＭＳが２Ｖのフルスケール信号振幅（０ｄＢ）が適切である。第１の構成でソケットを駆動する出力段が、ＲＭＳが２Ｖの信号を供給することができる場合、その供給電圧は２Ｖを越えなければならない。同じ出力段から構成１においてヘッドフォン負荷を駆動する際には、供給電圧が、出力段のトランジスタで１００ｍＶのレベルに減圧されるため、出力段の電力消費の大半が、熱の形で放散してしまう。設計者が、バッテリの長寿命化のために、ライン出力にフルの２ＶのＲＭＳを供給しないことを選択すると、信号劣化が発生してしまう。

要求事項がこのように競合する結果、この市場の高度な製品では、従来は、ヘッドフォン／スピーカー負荷２を駆動するための出力段と、ドッキングコネクタ４を介したラインアウト用の別の出力段を供給する習慣が採用されてきた。各出力段は、電圧範囲に適した電力供給から駆動され、各アプリケーションの電力効率と品質が維持される。いうまでもなく、別個の出力段と、そのための別個の電源が必要となることにより、装置が大型化し、コストが増大するため、望ましくない。

ＤＭＣＰは、このような装置１に搭載することができ、別個の出力段を不要とする。代わりに１つの出力段が設けられ、その電源としてＤＭＣＰが使用される。この実施形態では、ＤＭＣＰは、装置がヘッドフォン負荷を駆動する場合にはモード１で動作し、ラインアウトによって別の増幅器を駆動する場合にはモード２で動作するように構成されうる。

理想的には、ＤＭＣＰは、装置の構成に応じて、自動的に適切なモードで動作するようにされうる。第２の構成でヘッドフォンジャック４とは別のドッキングコネクタを使用する（図１９ｂ）場合、ＤＭＣＰの制御回路は、ドッキング状態を示す一般信号から、採用すべきモードを直接決定することができる。第１の構成と同様にジャック４が第２の構成で使用される場合、モード選択は複数の方法で決定されうる。第１の選択肢として、ユーザがスイッチまたはメニューオプションを利用して、音声出力モードかライン出力モードかを明示的に選択してもよい。あるいは、ボリュームコントロールをフルスケールに変えたときに、ヘッドフォンは実際には最大レベルで使用されることがないという仮定に基づいて、ユーザ設定が暗黙的に行われてもよい。あるいは、ポータブルオーディオデバイスの場合には、出力インピーダンスまたは出力電流供給、またはジャックソケットとドッキングステーションのいずれが使用されているかを自動的に検知することも可能である。

分割レール供給を生成できる機能を利用可能なアプリケーションの分野としては、以下が挙げられる。
（１）アナログコンポジットビデオ信号を処理する回路用の電圧供給。グランド参照のＤＣカップリングされた出力信号により、黒色レベルの垂下が回避される。
（２）データリンクまたはモデム（例えばＡＤＳＬ）用のラインドライバ。グランド参照のＤＣカップリングされた出力信号により、ベースラインワンダーの影響を低減することができる。

コスト上とサイズ上の理由により、少ない数の集積回路に、ＭＰ３プレーヤ、携帯電話または任意の他のアプリケーションの機能を集積化できることが重要である。このため、機能回路２０，３０，４０等と共に、供給電圧生成用の回路（この場合にはチャージポンプ４００，９００）を集積化することが有利である。一般に、チャージポンプ４００，９００のキャパシタは、チップのピン本数と、回路全体のサイズにより、現実的には集積化できず、チップの外に配置する必要がある。多くの回路は、二重極性の供給（分割レール供給）を必要とするため、必要な出力電圧ごとに１つのキャパシタを使用するのではなく、１つのキャパシタを使用して、２（または３以上）の出力電圧供給を生成することができる電圧生成回路の開発が促されてきた。

制御方式、コントローラの形態のほか、スイッチ網の明細についても、数多くのほかの変更が可能である。添付の請求の範囲に記載の本発明の趣旨および範囲から逸脱することなく、これらの回路に上記の変更および追加や、その他の変更および追加を行うことができることを、当業者は理解するであろう。したがって、上記の実施形態は、本発明の範囲を限定するものではなく、例示のために提示するものである。本明細書と請求の範囲を解釈するために、「含む、有する、備える」との文言は、請求項に挙げた要素またはステップ以外の存在を除外するものではなく、要素が、複数存在することを除外するものではなく（文脈上別の意味に解すべき場合を除く）、１つの要素が、請求項に記載の複数の要素の機能を果たしてもよいことを読者は留意すべきである。請求項に記載の参照符号は、その範囲を限定するものと解釈されるべきではない。

請求項に、要素が「接続されている」または「接続のために」と記載されている場合、このような文言は、ほかの要素を除外する直接接続を必要とすると解釈すべきではなく、これらの要素が記載の機能を行うことができるのに十分な接続を指す。良好な実際的な設計においては、例えば、ここに記載しなかった起動およびシャットダウン機能、検知機能、故障保護などを実行する多くの補助的な構成要素が含まれてもよいことを当業者は理解するであろう。これらの一部については上で説明しており、いずれも、請求項に記載した各種実施形態において、本発明に特徴的な基本的な機能が損なわれるものではない。

Ｖｏｕｔ＋，Ｖｏｕｔ−およびＶＤＤなどの記号は、上記の説明にわたって解釈されるべきであり、文脈に応じて、個々の端子またはその端子における電圧を指す。

本発明は、チャージポンプ回路自体の変形および変更に加えて、図１５に示したヘッドフォン増幅器のアプリケーションのほか、チャージポンプを搭載した装置およびシステムを全て含む。回路は、通信装置を含むあらゆる形態の（all
manner of）装置の出力段に給電するために使用することができ、この場合、出力段は、アンテナまたは伝送ライン、電気光学式トランスデューサ（発光装置）または電気機械式トランスデューサを駆動しうる。

Claims (15)

1. チャージポンプ回路（４００）であって、
   入力電圧を受け取るための入力端子（Ｎ１０）と、
   単一のフライングキャパシタに接続するための、第１フライングキャパシタ端子および第２フライングキャパシタ端子と、
   共通端子（Ｎ１１）と、
   使用時において、第１リザーバキャパシタおよび第２リザーバキャパシタを介して前記共通端子に連結される、第１出力端子（Ｎ１２）および第２出力端子（Ｎ１３）と、
   前記入力端子、前記第１フライングキャパシタ端子および前記第２フライングキャパシタ端子、前記共通端子、ならびに前記第１出力端子および前記第２出力端子を相互接続するためのスイッチ網（４１０）と、
   前記チャージポンプ回路に接続された前記単一のフライングキャパシタのみを用いて使用される際に、第１モードおよび第２モードで作動可能なコントローラであって、
   前記第１モードでは前記コントローラが少なくとも第１状態および第２状態を有する状態のシーケンスで前記スイッチ網を制御することにより、前記入力電圧の大きさの半分に実質的に大きさが等しい第１正出力電圧および第１負出力電圧を前記第１出力端子および前記第２出力端子において生成し、前記第１状態では前記スイッチ網は、直列の前記フライングキャパシタおよび前記第１リザーバキャパシタに前記入力電圧を分配するように作動可能であり、前記第２状態で前記スイッチ網は、前記分配された入力電圧のうち前記フライングキャパシタに分配された入力電圧の一部を前記第２リザーバキャパシタに印加するように作動可能であり、
   前記第２モードでは前記コントローラが複数状態から成るシーケンスで前記スイッチ網を制御することにより、前記入力電圧の前記大きさと実質的に大きさが等しい値の第２正出力電圧および第２負出力電圧を前記第１出力端子および前記第２出力端子において生成し、前記第２モードの複数状態から成るシーケンスにおいて前記スイッチ網は、前記フライングキャパシタおよび前記第１リザーバキャパシタを実質的に前記入力電圧まで充電し、次いで前記フライングキャパシタの前記入力電圧を前記第２リザーバキャパシタに移すように作動可能である、前記スイッチ網を作動させるためのコントローラ（４２０）と、を備える、回路。
2. 前記第１モードにおいて、前記第１状態は前記フライングキャパシタを前記入力端子および前記第１出力端子に接続することにより得られ、前記第２状態は前記フライングキャパシタを前記共通端子および前記第２出力端子に接続することにより得られる、請求項１に記載の回路。
3. 前記第１モードにおける前記シーケンスは、前記分配された入力電圧のうち前記フライングキャパシタに分配された入力電圧の一部分が前記第１リザーバキャパシタに印加される第３状態を含む、請求項１または２に記載の回路。
4. 制御信号を受け取るための制御信号端子を更に備え、前記回路は、前記制御信号に応えて、前記第１正出力電圧および前記第１負出力電圧、あるいは前記第２正出力電圧および前記第２負出力電圧のいずれかを生成する、請求項１に記載の回路。
5. 前記コントローラは、前記制御信号に応えて、および／または負荷状態に応じて前記シーケンスを変更する、請求項４に記載の回路。
6. 前記出力電圧を調節するための比較器（９１０）を更に備える、請求項１乃至３のいずれか一項に記載の回路。
7. 装置であって、
   フライングキャパシタ（Ｃｆ）と、
   第１リザーバキャパシタ（ＣＲ１）および第２リザーバキャパシタ（ＣＲ２）と、
   請求項１乃至６のいずれか一項に記載のチャージポンプ回路と、を備える装置。
8. 前記装置は、オーディオ装置、携帯電話、ＭＰ３プレイヤー、マルチメディアプレイヤー、およびラップトップ型コンピュータのうち少なくとも１つである、請求項７に記載の装置。
9. 前記スイッチ網は、
   前記入力端子を前記第１フライングキャパシタ端子に結合するための第１スイッチ（Ｓ１）と、
   前記第１フライングキャパシタ端子を前記第１出力端子に結合するための第２スイッチ（Ｓ２）と、
   前記第１フライングキャパシタ端子を前記共通端子に結合するための第３スイッチ（Ｓ３）と、
   前記第２フライングキャパシタ端子を前記第１出力端子に結合するための第４スイッチ（Ｓ４）と、
   前記第２フライングキャパシタ端子を前記共通端子に結合するための第５スイッチ（Ｓ５）と、
   前記第２フライングキャパシタ端子を前記第２出力端子に結合するための第６スイッチ（Ｓ６）と、
   を備える、請求項１〜６のいずれかに記載のチャージポンプ回路。
10. 前記スイッチ網は、前記入力端子を前記第１出力端子に結合するための第７スイッチ（Ｓ７）を更に備える、請求項９に記載の回路。
11. 制御信号を受け取るための制御信号入力を更に含む、請求項９または１０に記載の回路。
12. 受信した単一の電圧の入力端子（Ｎ１０）および共通端子（Ｎ１１）への分割レール電圧供給であって、前記共通端子における前記電圧と、第１リザーバキャパシタに印加および第２リザーバキャパシタそれぞれを介して前記共通端子に接続された第１出力端子（Ｎ１２）および第２出力端子（Ｎ１３）における出力とに集中される前記分割レール電圧供給を生成するための方法であって、
    前記第１出力電圧端子（Ｎ１２）、前記第２出力電圧端子（Ｎ１３）、前記入力電圧端子（Ｎ１０）および前記共通端子を、一つのフライングキャパシタに接続された第１フライングキャパシタ端子および第２フライングキャパシタ端子に相互接続することを含み、
    前記方法は前記単一のフライングキャパシタのみを用いて使用される際に第１モードおよび第２モードで作動することを含み、
    前記第１モードで作動することは、直列の前記フライングキャパシタおよび前記第１リザーバキャパシタに前記入力電圧を分配される第１状態と、前記分配された入力電圧のうち前記フライングキャパシタに分配された入力電圧の一部が前記第２リザーバキャパシタに印加される第２状態とを含む状態のシーケンスで作動して、前記入力電圧の大きさの半分に実質的に大きさが等しい第１正出力電圧および第１負出力電圧を生成することを含み、
    前記第２モードで作動することは、前記前記フライングキャパシタおよび前記第１リザーバキャパシタが実質的に前記入力電圧まで充電される一つの状態と、前記電圧が前記フライングキャパシタから前記第２リザーバキャパシタに移される追加状態を含みシーケンスで作動することにより、前記入力電圧の大きさに実質的に大きさが等しい第２正出力電圧および第２負出力電圧を生成することを含む、方法。
13. 前記第１モードにおける前記シーケンスは、前記分配された入力電圧のうち前記フライングキャパシタに分配された入力電圧の一部分が前記第１リザーバキャパシタに印加される第３状態を含む、請求項１２に記載の方法。
14. 前記第３の状態は、前記フライングキャパシタを前記第１出力端子および前記共通端子に接続することにより得られる、請求項１３に記載の方法。
15. 前記第２モードにおける前記一つの状態は、並列の前記フライングキャパシタと前記第１リザーバキャパシタを前記入力端子および前記共通端子に接続することにより得られ、前記追加状態は、前記フライングキャパシタを前記第２リザーバキャパシタと並列した前記共通端子および前記第２出力端子に接続することにより得られる、請求項１２に記載の方法。

Images