KR101076989B1 - 전하 펌프 회로 및 그 동작 방법 - Google Patents

Abstract

단일 플라잉 커패시터(cf)를 사용하여 다수의 출력 전압(V_{out +}, V_{out -})을 제공하는 이중 모드 전하 펌프 회로(400) 및 관련된 방법과 장치가 개시되는데, 이 회로는 제1 모드에서 입력 전압(+V_DD)과 대략 동일한 전압에 함께 이르고, 공통 단자에서의 전압을 중심으로 하는 양 및 음의 출력 전압(V_{out +}, V_{out -}), 및 제2 모드에서 대체로 상기 입력 전압(+V_DD)까지 각각 이르는 양 및 음의 출력 전압을 발생시키기 위해, 다수의 상이한 상태에서 동작가능한 스위치 네트워크(410), 및 상기 상태들의 순서로 상기 스위치를 동작시키는 제어기(420)를 포함한다.

플라잉 커패시터, 저장 커패시터, 스위치 네트워크, 동작 모드, 제어 신호, 부하 조건, 상태

Description

전하 펌프 회로 및 그 동작 방법{CHARGE PUMP CIRCUIT AND METHODS OF OPERATION THEREOF}

본 발명은 전하 펌프(charge pump) 회로에 관한 것으로, 특히 이중 레일(dual rail) 출력을 제공하는 전하 펌프 회로에 관한 것이다.

전하 펌프 회로는 본 분야에 잘 알려져 있다. 이들 회로는 에너지 저장 장치로서 커패시터를 사용하고, 입력 전원에서 얻은 것보다 높거나 낮은 전압에서 전원을 제공할 수 있는 일종의 DC-DC 변환기이다. 전하 펌프 회로는 높은 효율이 가능한데, 때때로 90-95%만큼 높다.

전하 펌프는 커패시터들을 전압원에 접속하는 것 및 커패시터들을 서로 접속하는 것을 제어하여, 통상적으로 입력 전압 값 이외의 전압을 얻기 위해, 소정 형태의 스위칭 장치(들)를 사용한다. 전하 펌프는 "저장(reservoir) 커패시터"라고 칭해질 하나 이상의 출력 커패시터에 전하를 전달하기 위한, 통상적으로 "플라잉(flying) 커패시터"로 알려져 있는 커패시터를 포함한다. 이러한 전하 펌프는 단일 레일 입력 전압 VDD로부터 이중 레일, 즉 2극성의 공급 전압을 발생시키기 위해 사용될 수 있다. 공지된 이중 레일 전하 펌프가 갖는 결점은 이들이, 예를 들어 입력 전압(VDD)의 두 배의 크기를 갖는 출력 전압을 생성할 수 있다는 것인데, 즉 공통 단자와 관련하여 한 레일의 전압은 VDD이고, 다른 한 레일의 전압은 -VDD이다. 이것은 이러한 전하 펌프가, 예를 들어 증폭기 회로의 전원 공급 +/- VDD보다 훨씬 작은 최대 진폭을 갖는 신호를 증폭시키는 전원 회로에 사용되는 경우에 매우 비효율적일 수 있다. 이러한 경우에, 대부분의 출력 전력(따라서, 입력 전력)은 신호 구동과는 대조적으로 열 생성에 낭비된다. 그러나, 물론, 원하는 경우에 이 전체 출력 범위를 선택할 수 있는 것이 때때로 유리하다.

본 발명의 목적은 상기 설명된 결점을 해결하기 위한 것이다.

본 발명의 제1 실시양상에서, 입력 단자와 공통 단자의 양단에서 수신된 단일 입력 공급으로부터 분할 레일(split-rail) 전압 공급을 발생시키는 방법이 제공되는데, 분할 레일 공급은 각자의 제1 및 제2 부하를 통하고 또한 각자의 제1 및 제2 저장 커패시터를 통해 상기 공통 단자에 접속된 제1 및 제2 출력 단자에서 출력되고, 이 방법은 상기 입력 공급에서 상기 저장 커패시터로 직접 또는 플라잉 커패시터를 통해 반복적으로 전하 패킷들을 전달함으로써, 상기 입력 전압과 대략 동일한 전압에 함께 이르고, 공통 단자에서의 전압을 중심으로 하는 양 및 음의 출력 전압, 또는 선택된 동작 모드에 의존하여 대체로 상기 입력 공급 전압까지 각각 이르는 양 및 음의 출력 전압을 갖는 상기 분할 레일 공급을 발생시키기 위해, 상태들의 순서에 따라 상기 단자들의 상이한 단자들 사이에 플라잉 커패시터를 접속하는 단계를 포함한다.

또한, 개시된 것은 입력 단자와 공통 단자의 양단에서 수신된 단일 입력 공급 전압으로부터 분할 레일 전압 공급을 발생시키는 방법인데, 분할 레일 공급은 각자의 제1 및 제2 부하를 통하고 또한 각자의 제1 및 제2 저장 커패시터를 통해 상기 공통 단자에 접속된 제1 및 제2 출력 단자에서 출력되고, 이 방법은 입력 전압과 대략 동일한 전압에 함께 이르고, 공통 단자에서의 전압을 중심으로 하는 양 및 음의 출력 전압, 또는 선택된 동작 모드에 의존하여 대체로 상기 입력 공급 전압까지 각각 이르는 양 및 음의 출력 전압을 갖는 상기 분할 레일 공급을 발생시키기 위해 단일 플라잉 커패시터를 사용하는 단계를 포함한다.

방법은 제1 모드에서 동작할 때, 최소한 제1 및 제2 상태의 반복들을 끼워넣는 단계를 포함할 수 있고, 제1 상태는 직렬의 플라잉 커패시터와 제1 저장 커패시터 사이에서 상기 입력 전압을 분할하기에 효과적이고, 제2 상태는 상기 분할된 전압의 플라잉 커패시터의 부분을 제2 저장 커패시터 양단에 인가하기에 효과적이다. 상기 제1 상태는 상기 입력 단자와 상기 제1 출력 단자의 양단에 상기 플라잉 커패시터를 접속함으로써 얻어질 수 있고, 상기 제2 상태는 상기 공통 단자와 상기 제2 출력 단자의 양단에 상기 플라잉 커패시터를 접속함으로써 얻어질 수 있다. 상기 제1 모드에서의 상기 순서는 제3 상태의 반복들을 포함할 수 있고, 제3 상태는 상기 분할된 전압의 플라잉 커패시터의 부분을 제1 저장 커패시터 양단에 인가하기에 효과적이다. 상기 제3 상태는 상기 제1 출력 단자와 상기 공통 단자의 양단에 상기 플라잉 커패시터를 접속함으로써 얻어질 수 있다.

방법은 제1 모드에서 동작할 때, 최소한 제4 및 제5 상태의 반복들을 끼워넣는 단계를 포함할 수 있고, 제4 상태는 상기 입력 전압 양단에서 상기 플라잉 커패시터를 충전하기에 효과적이고, 제5 상태는 직렬의 제1 저장 커패시터와 제2 저장 커패시터 사이에서 상기 플라잉 커패시터 상의 전압을 분할하기에 효과적이다. 상기 제4 상태는 상기 입력 단자와 상기 공통 단자의 양단에 상기 플라잉 커패시터를 접속함으로써 얻어질 수 있고, 상기 제5 상태는 상기 제1 출력 단자와 상기 제2 출력 단자의 양단에 상기 플라잉 커패시터를 접속함으로써 얻어질 수 있다.

방법은 제2 모드에서 동작할 때, 최소한 제2 및 제6 상태의 반복들을 끼워넣는 단계를 포함할 수 있고, 제6 상태는 플라잉 커패시터 및 상기 제1 저장 커패시터를 대체로 상기 입력 전압으로 충전시키기에 효과적이고, 제2 상태는 상기 전압을 플라잉 커패시터에서 제2 저장 커패시터로 전달하기에 효과적이다. 상기 제2 상태는 상기 공통 단자와 상기 제2 출력 단자의 양단에 상기 플라잉 커패시터를 접속함으로써 얻어질 수 있고, 상기 제6 상태는 상기 입력 단자를 상기 제1 출력 단자에 접속하고, 이 노드와 상기 공통 단자의 양단에 상기 플라잉 커패시터를 접속함으로써 얻어질 수 있다. 상기 제2 모드에서의 상기 순서는 제7 상태의 반복들을 포함할 수 있고, 상기 제7 상태는 어느 쪽 저장 커패시터에도 관계없이 플라잉 커패시터를 충전시키기에 효과적이다. 상기 제7 상태는 상기 입력 단자와 상기 공통 단자의 양단에 상기 플라잉 커패시터를 접속함으로써 얻어질 수 있고, 상기 입력 단자는 상기 제1 출력 단자에서 분리된다.

제2 모드의 특정 구현에서 동작할 때, 접속은 상기 플라잉 커패시터와 관계없이 입력 단자와 제1 출력 단자 사이에서 유지되므로, 이 특정 구현에서 동작할 때 상기 제1 저장 커패시터가 항상 상기 입력 단자와 상기 공통 단자 사이에 접속되는 것을 보장할 수 있다.

선택 신호는 여기에서 개시된 변형들 중의 어느 한 변형에서 제2 동작 모드를 구현하기 위해 사용될 수 있다.

상태에 의존하여, 상기 플라잉 커패시터들 중의 하나는 상기 입력 단자, 상기 제1 출력 단자 또는 상기 공통 단자 중의 하나에 독립적으로 접속될 수 있다.

상태에 의존하여, 다른 플라잉 커패시터 단자는 상기 제1 출력 단자, 상기 공통 단자 또는 상기 제2 출력 단자 중의 하나에 독립적으로 접속될 수 있다.

상태들의 임의의 순서는 부하 조건에 따라 바뀔 수 있다. 상태들의 순서에 있어서의 상기 변형은 부하가 비대칭이면 제2 상태의 포함 빈도를 낮추는 것을 포함할 수 있다.

상기 제1 저장 커패시터는 상기 제1 출력 단자에서의 전압이 제1 임계값 아래로 떨어질 때만 충전될 수 있고, 상기 제2 저장 커패시터는 상기 제2 출력 단자에서의 전압이 제2 임계값 아래로 떨어질 때만 충전될 수 있다.

방법은 동작 모드를 선택하는 초기 단계를 더 포함할 수 있다.

방법은 부하에 접속하기 위한 신호 출력을 갖는 증폭기 회로에 전력을 공급하기 위해 발생된 상기 분할 레일 전압 공급을 사용하는 단계를 더 포함할 수 있는데, 출력 레벨 요구 신호에 응답하여, 신호 출력에서 발생된 신호들의 범위는 동작의 제1 모드 또는 제2 모드에서 동작함으로써 변경될 수 있다.

상기 증폭기 회로가 헤드폰을 구동할 때, 상기 제1 모드가 사용될 수 있고, 상기 증폭기 회로가 라인 입력을 구동할 수 있을 때, 상기 제2 모드가 사용될 수 있다. 상기 방법은 상기 제2 모드에서 동작할 때 상기 신호 출력에서 전류를 제한하는 단계를 더 포함할 수 있다. 상기 출력 레벨 요구 신호는 증폭기의 볼륨 설정 입력을 참조하여 얻어질 수 있고, 제1 모드는 상기 볼륨이 최대일 때 선택된다.

본 발명의 다른 실시양상에서, 다수의 출력 전압을 제공하는 전하 펌프 회로가 제공되는데, 상기 회로는,

입력 전압으로의 접속을 위한 입력 단자 및 공통 단자;

상기 다수의 출력 전압을 출력하기 위한 제1 및 제2 출력 단자 - 상기 제1 및 제2 출력 단자는 사용시에, 각자의 제1 및 제2 부하를 통하고 또한 각자의 제1 및 제2 저장 커패시터를 통해 상기 공통 단자에 접속됨-;

하나의 플라잉 커패시터로의 접속을 위한 제1 및 제2 플라잉 커패시터 단자;

상기 단자들을 상호접속하기 위해 다수의 상이한 상태에서 동작가능한 스위치 네트워크; 및

상기 상이한 상태들의 순서로 상기 스위치 네트워크를 동작시키는 제어기

를 포함하고,

상기 제어기는 제1 및 제2 모드에서 동작가능하고, 상기 모드들 중의 제1 모드에서, 상기 순서는 상태에 의존하여 상기 입력 단자에서 상기 플라잉 커패시터를 통해 상기 저장 커패시터로 전하 패킷들을 전달하도록 반복적으로 적응되고, 이로 인해, 상기 입력 전압과 대략 동일한 전압에 함께 이르고, 공통 단자에서의 전압을 중심으로 하는 양 및 음의 출력 전압을 발생시킨다.

"입력 전압과 대략 동일한 전압에 함께 이르고, 대체로 공통 단자에서의 전압을 중심으로 하는"이라는 말은 예를 들어, 회로에 가벼운 부하가 걸릴 때의 상황을 포함하는 것으로 해석되어야 한다는 것을 알기 바라며, 여기에서 출력 전압 레벨은 실제로 +/- 입력 전압의 절반에서 Iload.Rload를 뺀 것으로 될 것인데, Iload는 부하 전류와 동일하고, Rload는 부하 저항과 동일하다.

본 발명의 또 다른 실시양상에서, 다수의 출력 전압을 제공하는 전하 펌프 회로가 제공되는데, 상기 회로는,

입력 전압으로의 접속을 위한 입력 단자 및 공통 단자;

상기 다수의 출력 전압을 출력하기 위한 제1 및 제2 출력 단자 - 상기 제1 및 제2 출력 단자는 사용시에, 각자의 제1 및 제2 부하를 통하고 또한 각자의 제1 및 제2 저장 커패시터를 통해 상기 공통 단자에 접속됨-;

다수의 플라잉 커패시터로의 접속을 위한 다수의 제1 및 제2 플라잉 커패시터 단자;

상기 단자들을 상호접속하기 위해 다수의 상이한 상태에서 동작가능한 스위치 네트워크; 및

상기 상이한 상태들의 순서로 상기 스위치 네트워크를 동작시키는 제어기

를 포함하고,

상기 제어기는 제1 및 제2 모드에서 동작가능하고, 상기 모드들 중의 제1 모드에서, 상기 순서는 상태에 의존하여 상기 입력 단자에서 상기 플라잉 커패시터를 통해 상기 저장 커패시터로 전하 패킷들을 전달하도록 반복적으로 적응되고, 이로 인해, 각각의 크기가 대체로 상기 입력 전압의 몇 분의 1에 이르는 양 및 음의 출력 전압들을 발생시키고, 상기 입력 전압의 상기 몇 분의 1은 대체로 1/(n+1)이며, n은 플라잉 커패시터들의 수를 나타내는 정수이다.

이 실시양상에서, 상기 회로는 2와 (n+1) 사이의 각 정수의 일부 또는 모든 수의 역수를 포함할 수 있는 상기 입력 전압의 상이한 몇 분의 1의 크기인 출력 전압을 발생시킬 수 있다.

여기에서 설명되거나 청구된 임의의 오디오 장치는 휴대형일 수 있고, 또는 통신 장치, 차내 오디오 장치 또는 (가능하면 스테레오) 헤드폰 장치의 부분을 구성할 수 있다.

본 발명의 다른 실시양상에서, 입력 전압으로부터 다수의 공급 전압을 제공하는 전하 펌프 회로가 제공되는데, 전하 펌프 회로는 제1 및 제2 저장 커패시터로의 접속을 위한 제1 및 제2 출력 단자 및 공통 단자, 및 플라잉 커패시터로의 접속을 위한 한 쌍의 플라잉 커패시터 단자를 갖고, 상기 회로는 2개의 모드에서 동작가능한데, 상기 제1 모드에서, 회로는 입력 전압과 대략 동일한 전압에 함께 이르고, 공통 단자에서의 전압을 중심으로 하는 양 및 음의 출력 전압을 발생시키기 위해 상기 플라잉 커패시터를 사용하도록 동작가능하다.

상기 모드들 중의 제2 모드에서, 회로는 대체로 상기 입력 전압까지 각각 이르는 양 및 음의 출력 전압을 발생시키도록 배열될 수 있다.

또한, 개시된 것은 여기에서 개시된 임의의 전하 펌프 회로를 포함하는 오디오 장치인데, 전하 펌프는 상기 제1 및 제2 플라잉 커패시터 단자에 접속된 플라잉 커패시터, 및 상기 제1 출력 단자와 상기 공통 단자 사이 및 상기 제2 출력 단자와 상기 공통 단자 사이에 각각 접속된 제1 및 제2 저장 커패시터를 갖고, 상기 오디오 장치는 상기 변환기의 제1 및 제2 출력 전압에 의해 전력이 공급되도록 접속된 오디오 출력 회로를 더 포함한다. 상기 오디오 장치는 휴대형일 수 있다. 상기 오디오 장치는 통신 장치 내에 포함될 수 있다. 상기 오디오 장치는 차내 오디오 장치일 수 있다. 상기 오디오 장치는 헤드폰 장치 또는 스테레오 헤드폰 장치 내에 포함될 수 있다. 상기 오디오 장치는 상기 오디오 출력 회로의 출력 단자에 접속된 부하로서 접속된 오디오 출력 변환기를 포함할 수 있다.

본 발명의 또 다른 선택적인 특징은 첨부된 청구범위에 개시된 바와 같다.

본 발명의 실시예는 이제 첨부 도면을 참조하여 단지 예시적으로 설명된다.

도 1은 종래의 반전 전하 펌프 회로를 도시한 도면.

도 2a는 스위치 어레이의 상세가 도시된 도 1과 동일한 회로를 도시한 도면.

도 2b 및 2c는 동작시에 사용된 2가지 상태에서, 도 2a의 회로의 등가 회로를 도시한 도면.

도 3은 폐루프 구성에서 동작하는, 도 1의 회로의 변형을 도시한 도면.

도 4a는 본 발명의 한 실시예에 따른 이중 모드 전하 펌프 회로를 도시한 도면.

도 4b는 전하 펌프 스위치 어레이 및 제어 모듈의 내부 상세를 나타낸, 도 4a와 동일한 회로를 도시한 도면.

도 5a 및 5b는 각각, 제1 상태에서의 스위치 어레이를 갖는 회로 및 이 상태 의 등가 회로를 도시한 도면.

도 6a 및 6b는 각각, 제2 상태에서의 스위치 어레이를 갖는 회로 및 이 상태의 등가 회로를 도시한 도면.

도 7a 및 7b는 각각, 제3 상태에서의 스위치 어레이를 갖는 회로 및 이 상태의 등가 회로를 도시한 도면.

도 8은 제1 메인 모드(모드 1)에서 동작하는 도 1 및 2의 회로에 대한 3개의 스위치 제어 신호를 도시한 타이밍도.

도 9a 및 9b는 각각, 제6 상태에서의 스위치 어레이를 갖는 회로 및 이 상태의 등가 회로를 도시한 도면.

도 10a 및 10b는 각각, 다시 제2 상태에서의 스위치 어레이를 갖는 회로 및 이 상태의 등가 회로를 도시한 도면.

도 11은 제2 메인 동작 모드의 제1 변형(모드 2(a))에서의 제어 신호를 도시한 타이밍도.

도 12a 및 12b는 각각, 제7 상태에서의 스위치 어레이를 갖는 회로 및 이 상태의 등가 회로를 도시한 도면.

도 13, 14 및 15는 제2 메인 동작 모드의 제2, 제3 및 제4 변형(각각 모드 2(b), 2(c), 2(d))에서의 스위치 제어 신호를 도시한 타이밍도.

도 16은 폐루프 구성에서 동작할 수 있는, 도 4 회로의 변형을 도시한 도면.

도 17은 다수의 상이한 입력 전압 값들 중의 하나가 여기에서 개시된 임의의 이중 모드 전하 펌프로의 입력 전압으로서 선택될 수 있는 본 발명의 다른 실시예 를 도시한 도면.

도 18a 및 18b는 본 발명을 구현하는 이중 모드 전하 펌프들의 임의의 전하 펌프가 사용될 수 있는 2개의 증폭기 회로를 개략적인 블록 형태로 도시한 도면.

도 19a 내지 19c는 상이한 동작 모드에서의 휴대용 오디오 장치를 도시한 도면.

도 1은 양의 입력 전압(+VDD)에서 음의 출력 전압(Vout-)을 발생시키는 종래의 반전 전하 펌프(inverting charge-pump: ICP) 회로(100)를 도시한 것이다. 이상적인 조건에서, Vout-은 -VDD와 거의 동일하므로, 노드 N1-N2 양단에서 2×VDD의 총 전압을 생기게 할 것이다. 회로(100)는 3개의 커패시터, 즉 하나의 플라잉 커패시터 Cf와 2개의 저장 커패시터 CR1, CR2, 및 스위치 어레이(110)를 포함한다. 회로(100)는 제어기(120)에 의해 제어되는데, 제어기(120)는 스위치 어레이(110)를 제어하여, 회로(100)가 아래에 설명되는 2개의 메인 상태 사이에서 스위칭하게 한다.

도 2a는 ICP 회로(100)와 관련된 스위치 어레이(110)를 도시한 도면이다. 도 2b 및 2c는 2개의 메인 충전/방전 동작 상태에 대한 등가 회로를 도시한 것이다. 스위치 SA1 및 SA2 및 스위치 SB1 및 SB2는 도시된 바와 같이 배열되고, 공통 제어 신호(CSA 및 CSB)에 의해 각각 동작된다.

전압 Vout-을 발생시키기 위해, 제어기는 다음의 4 단계를 반복하도록 스위치 어레이(110)를 동작시킨다:

1. 처음에 모든 스위치가 열린다; 그 다음에,

2. 스위치 SA1 및 SA2가 닫혀서(SB1 및 SB2는 그대로 열려 있음), ICP 회로(100)가 제1 상태에서 동작하게 한다. 플라잉 커패시터 Cf는 (도 2b에 도시된 바와 같이) 입력 전압 노드 N1과 공통 기준 전압 노드 N3 사이에 접속된다. 그러므로, 플라잉 커패시터 Cf는 전압 +VDD까지 충전된다; 그 다음에,

3. 스위치 SA1 및 SA2가 열린다(SB1 및 SB2는 그대로 열려 있음); 그 다음에,

4. 스위치 SB1 및 SB2가 닫혀서(SA1 및 SA2는 그대로 열려 있음), ICP 회로(100)가 제2 상태에서 동작하게 한다. 플라잉 커패시터 Cf는 이제 음의 저장 커패시터와 병렬로 접속되고, 즉 (도 2c에 도시된 바와 같이) 공통 기준 전압 노드 N3과 출력 전압 노드 N2 양단에 접속된다. 커패시터 CR2가 이러한 제1 사이클에서 처음에 0볼트로 충전된다고 하면, 커패시터 CR2는 각 커패시터 양단에 동일한 전압을 제공하기 위해 커패시터 Cf와 전하를 공유할 것이다. 커패시터 Cf 및 CR2의 양극판(positive plate)이 공통 기준 전압 노드 N3(접지)에 접속되기 때문에, 노드 N2에서는 Cf 및 CR2의 각자의 크기에 의존하여, 노드 N3에 비해 -VDD보다 약간 더 양의 전압이 관찰된다.

프로세스는 단계 1에서 시작해서 모든 스위치가 열릴 때까지 반복된다. 각각의 4단계 사이클에서, 커패시터 CR2는 더욱 충전되고, 여러 번의 4단계 사이클 후에 결국 정상 상태에 도달할 것이다. 이때까지, 커패시터 CR2는 이미 거의 -VDD로 충전되고(따라서, Vout-은 거의 -VDD와 동일함), 결과적으로 Cf는 더욱 중요한 어떤 전하도 더 이상 추가하지 않는다.

스위치 어레이(110)는 스위치의 스위칭 주파수가 대체로 고정되는 경우에 상기 설명된 바와 같이 개방 루프 구성에서 동작될 수 있다. 실제 스위칭 주파수는 회로가 사용되고 있는 응용예에 의존하여 설정될 수 있고, 예를 들어 KHz 내지 MHz의 크기로 될 수 있다.

부하가 Vout-에 인가되는 경우에, 그 부하는 커패시터 CR2를 계속 방전시킬 것이다. 그 다음에, 이 전하는 상태 2 동안에 커패시터 Cf로부터의 전하로 대체되어, Vout-가 -VDD보다 약간 더 양의 전압으로 되게 한다. 평균 차 및 전압 리플(ripple)은 Cf, CR2의 값, 스위칭 주파수 및 부하 특성에 의존할 것이다.

도 3은 스위치 어레이(110)가 폐루프 구성에서 동작되는 대안적인 종래의 ICP 회로(300)를 도시한 것이다. 이 대안적인 종래의 ICP 회로(300)는 출력 전압 Vout-에 의존하는 자체의 스위치 어레이 제어 로직(310)를 갖는다는 점에서 도 1에 도시된 것과 다르다. ICP 회로(300)는 앞에서와 같은 스위치 어레이(100) 및 커패시터 Cf, CR1, CR2뿐만 아니라, 분압기 R1, R2 및 비교기(320)를 포함한다. 노드 N2 상에서의 출력 전압 Vout-의 조정은 내부 저항 분할기 R1, R2를 통하는 출력 전압 Vout-를 감지하고, 커패시터 CR2 양단의 전압 Vout-가 커패시터(320)의 기준 입력 Vref보다 더 양의 전압으로 될 때 스위치 어레이(110)를 작동시킴으로써 달성된다. 스위치 어레이(110)가 작동될 때, 2-위상 비중첩 클록 신호 K1, K2는 스위치(도시 생략)를 제어한다. 한 클록 신호(K1)는 스위치 SA1 및 SA2를 제어하여, 플라잉 커패시터 Cf가 입력 전압 +VDD까지 충전할 수 있게 하는(도 2b 참조) 반면, 다른 클록 신호(K2)는 스위치 SB1 및 SB2를 제어하여, 출력 저장 커패시터 CR2가 전압 Vout-까지 충전할 수 있게 한다(도 2c 참조).

출력 전압 Vout-는 대략 접지 전위와 -VDD 사이의 어디에나 있도록 조정될 수 있지만, 전하 펌프 자체는 출력 전압 Vout-가 -VDD와 동일할 때 가장 효율적이라는 것을 알기 바란다. 실제로, 목표 전압은 리플을 감소시키기 위해 아마 -VDD보다 약간 높게 설정될 것이다.

이들 종래의 ICP 회로(100, 300)와 관련된 문제점은 이들이 입력 전압보다 큰 레일-레일 크기를 갖는 출력 전압만을 발생시킬 수 있다는 것이다. 이것은, 예를 들어 이러한 ICP 회로(100, 300)가 증폭기 회로의 전원 공급 +/-VDD보다 훨씬 작은 최대 진폭으로 신호를 증폭시키는 전원 회로에 사용되고 있을 때, 공급받는 회로가 효율적으로 실행될 수 없게 할 수 있기 때문에, 소정의 응용예에서 불리할 수 있다.

도 4a는 3개의 커패시터-하나의 플라잉 커패시터 Cf 및 2개의 저장 커패시터 CR1, CR2- 및 스위치 어레이(410)를 포함하는 새로운 이중 모드 전하 펌프(dual mode charge-pump: DMCP) 회로(400)를 도시한 도면이다. 회로(400)는 제어기(420)에 의해 제어되는데, 제어기(420)는 스위치 어레이(410)를 제어하여, 아래에 설명되는 바와 같이, 상이한 동작 모드를 구현하기 위해 회로(400)가 다양한 상태들 사이에서 스위칭하게 한다. 클록 신호(도시 생략)가 제어기에 제공될 수 있는데, 이것은 DMCP(400) 내에서 발생되거나, 칩 상의 다른 회로와 공유될 수 있다. 회로(400)는 동작시에, 양의 입력 전압(+VDD)으로부터 양 및 음의 출력 전압(Vout+ 및 Vout-)을 발생시키는 방식으로, 높은 주파수에서 입력 공급에서 저장 커패시터로 전하 패킷을 전달하기 위해 플라잉 커패시터 Cf를 사용한다. 이들 출력 전압의 값은 선택된 모드에 의존한다. 설명을 돕기 위해, 다양한 회로 노드가 표시되는데, 입력 공급 전압 VDD를 수신하기 위해 접속된 노드 N10, 공통(접지) 노드인 노드 N11, 및 각각 Vout+ 및 Vout-를 위한 출력 단자를 형성하는 노드 N12 및 N13을 포함한다.

출력 Vout+, Vout- 및 N11(0V)에 접속된 것은 부하(450)이다. 실제로, 이 부하(450)는 전원 공급 장치와 동일한 칩 상에 전체적으로 또는 부분적으로 위치할 수 있고, 또는 대안적으로 칩에서 분리되어 위치할 수 있다. 예시적인 응용예는 아래의 도 23 내지 25와 관련하여 설명될 것이다.

그 이름이 암시하는 바와 같이, DMCP(400)는 2개의 메인 모드에서 동작가능하다. 모든 이러한 모드는 아래에서 더욱 상세하게 설명될 것이다. 당연히, 이중 모드 회로의 원리는 다중 모드로 확장될 수 있다.

아래에서 모드 1로 칭해지는 제1 메인 모드에서, DMCP(400)는 입력 전압 +VDD에 대해, DMCP(400)가 입력 전압 VDD의 절반인 크기의 각 출력을 발생시키도록 동작한다. 달리 말하면, 제1 모드에서 발생된 출력 전압은 명목상 +VDD/2 및 -VDD/2의 크기로 된다. 가볍게 부하가 걸렸을 때, 이들 레벨은 실제로 +/-(VDD/2-Iload.Rload)로 될 것인데, Iload는 부하 전류와 동일하고, Rload는 부하 저항과 동일하다. 이 경우에, 노드 N12 및 N13 양단의 출력 전압의 크기(VDD)는 노드 N10 및 N11 양단의 입력 전압의 크기(VDD)와 동일하거나 대체로 동일하지만 시프팅된다 는 것을 알기 바란다. 그러므로, 이 모드는 '레벨 시프팅' 모드로 칭해질 수 있다. 제2 메인 모드(모드 2)에서, DMCP(400)는 +/-VDD의 이중 레일 출력을 생성한다.

이러한 특정 형태의 전하 펌프는 특히, 단일 플라잉 커패시터만을 사용하여 감소된 2극성 공급 전압을 발생시킬 수 있는 능력이 있기 때문에, 공지된 회로보다 상당한 이점을 갖는다. 감소된 출력 전압을 발생시키는 종래의 회로는 추가 플라잉 커패시터를 필요로 한다. 플라잉 커패시터 및 저장 커패시터는 종종, 이들이 칩 밖에 위치해야 하는 크기로 되므로, 하나의 커패시터 및 2개의 IC 핀의 제거는 매우 유익하다. 본 발명은 그 응용에 있어서 여기에서 도시된 특정 형태의 DMCP에 제한되는 것으로 생각되어서는 안 되고, 공지된 것이든 아직 공지되지 않은 것이든 잠재적으로 기타 다중 모드 전하 펌프 회로에 적용가능하다.

도 4b는 DMCP(100)의 내부를 더욱 상세하게 도시한 것이다. 여기에서, 스위치 어레이(410)는 스위치 제어 모듈(420)로부터의 제어 신호 CS1-CS6을 대응시킴으로써 각각 제어된 6개의 메인 스위치 S1-S6를 포함한다는 것을 알 수 있다. 스위치는 제1 스위치 S1이 플라잉 커패시터 Cf의 양극판과 입력 전압원 사이에 접속되고, 제2 스위치 S2가 플라잉 커패시터 Cf의 양극판과 제1 출력 노드 N12 사이에 접속되며, 제3 스위치 S3이 플라잉 커패시터 Cf의 양극판과 공통 단자 N11 사이에 접소되고, 제4 스위치 S4가 플라잉 커패시터의 음극판과 제1 출력 노드 N12 사이에 접속되며, 제5 스위치 S5가 플라잉 커패시터의 음극판과 공통 단자 N11 사이에 접속되고, 제6 스위치 S6이 플라잉 커패시터의 음극판과 제2 출력 노드 N13 사이에 접속되도록 배열된다. 선택적으로, 입력 전압원(노드 N10)과 제1 출력 노드 N12 사이에 접속된 제7 스위치 S7(점선으로 도시됨)이 제공될 수 있다. 이들 스위치는 설명될 모드에 적절한 것들이다. 그외 다른 동작 모드를 가능하게 하는 추가 스위치의 제공도 물론 배제되지 않는다.

스위치는 예를 들어, 집적 회로의 프로세스 기술 또는 입출력 전압 요구조건에 의존하여 다수의 상이한 방식으로(예를 들어, MOS 트랜지스터 스위치 또는 MOS 전달 게이트 스위치로) 구현될 수 있다는 것을 알기 바란다. 적절한 구현의 선택은 또한 숙련된 독자의 능력에 속한다.

또한, 더욱 상세하게 도시된 것은 제어 모듈(420)인데, 제어 모듈(420)은 최소한 개념적으로, 2개의 제어 기능부(420a, 420b) 중의 어느 것을 사용할 것인지 결정하기 위한, 따라서 DMCP가 어떤 모드에서 동작할 것인지 결정하기 위한 모드 선택 회로(430)를 포함한다. 모드 선택 회로(430) 및 제어기(420a) 등은 이들이 DMCP(400)의 상이한 동작 모드의 구현시에 제어 모듈의 상이한 동작을 나타낸다는 점에서 개념적인 블록이다. 이들은 방금 설명된 바와 같이 분리된 회로에 의해 구현될 수 있다. 실제로, 이들은 주어진 시간에 어떤 동작이 구현되는지 결정하는 배선에 의한 로직 및/또는 시퀀서 코드를 갖는 단일 회로 블록 또는 시퀀서에 의해 구현되는 것처럼 구현될 수 있다. 또한 아래에 설명되는 바와 같이, 주어진 모드가 변형의 범위 내에서 구현될 수 있는 경우에, 설계자는 모든 상이한 모드가 함께 고려될 때, 제어 신호의 발생을 단순화하는 변형을 선택할 수 있다.

DMCP 동작 - 모드 1

모드 1의 메인 동작 실시예에서, P1, P2, P3으로 칭해질 수 있는 3개의 위상의 고주파수 사이클에서 반복된 3가지 기본적인 동작 상태가 있다. DMCP(400)가 모드 1에서 동작할 때, 스위치 S7은 존재하는 경우에 항상 열려 있으므로, 이 모드를 설명할 때 도시되지 않는다.

도 5a 및 5b는 제1 상태, 즉 "상태 1"에서 동작하는 스위치 어레이(410)를 도시한 것이다. 도 5a를 참조하면, 스위치 S1 및 S4는 커패시터 Cf 및 CR1이 서로 직렬로 접속되고, 입력 전압 +VDD와 병렬로 접속되도록 닫혀 있다. 그러므로, 커패시터 Cf 및 CR1은 이들 양단에 인가되는 입력 전압 +VDD를 공유한다. 도 5b는 전압 +VDD가 노드 N10 및 N11의 양단에 효율적으로 인가되는 상태 1 동작에 대한 등가 회로를 도시한 것이다.

대칭의, 하지만 반대 극성의 출력 전압들을 요구하는 응용예는, 각 커패시터 Cf, CR1이 전압원 양단에 직렬로 접속될 때 동일한 증분만큼 전압을 변화시키도록 캐시터 Cf 및 CR1의 값이 동일한 것이 바람직하다. 두 개의 커패시터가 초기에 방전되는 경우에, 또는 실제로 임의의 동일한 전압으로 미리 충전되는 경우에, 이들은 결국, 인가된 전압원의 절반, 이 경우에 입력 전압 VDD의 절반과 같은 전압으로 될 것이다.

도 6a 및 6b는 제2 상태, 즉 "상태 2"에서 동작하는 스위치 어레이(410)를 도시한 것이다. 도 6a를 참조하면, 스위치 S3 및 S6은 커패시터 Cf 및 CR2가 서로 병렬로 접속되고 노드 N11과 N13 사이에서 병렬로 접속되도록 닫혀 있다. 그러므로, 커패시터 Cf 양단의 전압은 커패시터 CR2의 양단의 전압과 같아진다. 도 6b는 이 상태 2 조건에 대한 등가 회로를 도시한 것이다.

저장 커패시터 CR2의 값은 반드시 플라잉 커패시터 Cf의 값과 동일한 필요는 없다는 것을 알기 바란다. 커패시터 CR2가 커패시터 Cf보다 훨씬 큰 경우에, 커패시터 CR2는 VDD/2까지 또는 VDD/2 근처까지 충전하기 위해 더 많은 사이클을 필요로 할 것이다. 저장 커패시터 CR2의 값은 예상된 부하 조건, 및 요구된 동작 주파수 및 출력 리플 허용오차에 의존하여 선택되어야 한다.

단지 상태 1 및 2를 교대로 반복하는 다수의 사이클에 걸쳐, 커패시터 Cf 및 CR2 양단의 전압은 이상적인 조건 하에서, +/-VDD/2 전압에 수렴할 수 있다. 그러나, 전하 펌프의 출력 단자 상에서의 상당한 부하의 존재는 각각의 전압이 +/-VDD에서 멀어져 Vout+, Vout-로 강하하게 할 것이다. 부하가 대칭적이고, Vout+ 및 Vout- 상의 전류 크기가 동일하면, 시스템의 대칭은 2개의 출력이 동일한 양만큼 저하하게 할 것이다.

그러나, 예를 들어, Vout+ 상에는 상당한 부하가 있지만, Vout- 상에는 부하가 없거나 가벼운 부하가 있다면, 커패시터 CR1 양단의 전압은 감소할 것이다. 이것은 상태 1의 종료시에 커패시터 Cf 양단에 더 큰 전압을 초래할 것이고, 이 큰 전압은 다음에 상태 2에서 커패시터 CR2에 인가될 것이다. 상태 1 및 2만이 사용된 경우, 플라잉 커패시터 Cf는 상태 1에서 커패시터 CR1과 직렬로 접속될 수 있지만, 여전히, 심지어 처음에도, 그 양단에 큰 전압을 가질 수 있다. 그러므로, 전압 Vout+ 및 Vout-는 둘 다 음으로 내려가기 쉬울 것이고, 바꿔 말하면 공통 모드는 제어되지 않는다.

이러한 효과를 방지하기 위해, 제3 상태, 즉 상태 3이 도입되고, 상태 1 내지 3은 연속적인 사이클에 걸쳐 위상 1 내지 3에서 반복된다. 도 7a 및 7b는 이러한 동작 상태 3에서 동작하는 스위치 어레이(410)를 도시한 것이다. 도 7a를 참조하면, 상태 3에서, 스위치 S2 및 S5는 커패시터 Cf 및 CR1이 서로 병렬로 접속되고 노드 N11과 N12 사이에서 병렬로 접속되도록 닫혀 있다. 그러므로, 2개의 커패시터 Cf 및 CR1은 그들의 이전의 임의의 전압 차에도 불구하고 동일한 전압으로 충전된다. (여러 사이클 후) 정상 상태에서, 이것은 대략 VDD/2가 된다. 도 7b는 이러한 상태 3 조건에 대한 등가 회로를 도시한 것이다.

그러므로, 회로는 같아진 전압으로 상태 3이 끝나고, 그 후 상태 1로 돌아간다. 따라서, 회로는 부하 조건 및 스위칭 순서에 의존하여, 원칙적으로, Vout+ = +VDD/2인 상태 1에서 다음 사이클의 위상 1로 들어갈 것이다.

상태 2 및 3에서, 병렬로 접속되는 다양한 커패시터 양단의 전압은 특히 스위칭 주파수가 DMCP의 R-C 시상수에 비해 높은 경우에, 사실상, 실제로, 단일 순서로 완전히 같게 할 수는 없다. 오히려, 상태들의 각 순서에서, 전하의 기여는 커패시터에서 커패시터로 전달될 것이다. 이러한 기여는 각 출력 전압이 0 또는 낮은 부하 조건 하에서 원하는 레벨로 되게 할 것이다. 더 높은 부하 조건 하에서, 출력 저장 커패시터 CR1, CR2는 통상적으로 (약간의 리플이 있는) 더 낮은 전압을 달성할 것이다. 커패시터들의 각각의 크기는 단순히, 공통 모드 드리프트의 감소가 모든 예상 부하 조건에 대해 허용 대역 내에 있도록 설계될 필요가 있다. 대안적으로 또는 부가적으로, 보다 적은 온 저항(on-resistance)을 갖는 더 큰 스위치 가 이용될 수 있다.

도 8은 모드 1의 메인 동작 실시예의 3가지 상태(1, 2 및 3) 동안에 스위치(S1-S6)를 제어하기 위한 비중첩 제어 신호(CS1-CS6)를 도시한 것이다. 위에서 설명된 바와 같이, 이것은 제어 순서에 대한 많은 가능성 중에서 한 예를 나타낸 것일 뿐이다.

상기 3가지 상태의 개방 루프 순서화는 반드시 그대로 따를 필요는 없다는 것을 알 수 있을 것이다. 예를 들어, 상태 순서는 1,2,3,1,2,3...(위에서 설명된 순서); 또는 1,3,2,1,3,2...; 또는 1,2,1,3,1,2,1,3일 수 있다. 또한, 반드시 제3 상태가 다른 2개의 상태만큼 자주 사용될 필요가 없다, 예를 들어 1,2,1,2,1,2,3,1...의 순서가 예상될 수 있다는 것을 명백히 알 수 있을 것이다. 비록 균형이 잘 잡힌 경우에만 그러하지만, 또는 공통 모드 안정화를 위한 대안적인 방식에 따라서, 심지어 제3 상태가 아주 없는 것도 예상될 수 있다.

그외 다른 스위칭 및 순서화 시나리오가 존재한다. 예를 들어, 한 대안적인 동작 모드 1 실시예에서: 상태 1은 스위치 S1 및 S5가 닫혀 있는(다른 모든 스위치는 열려 있음) 제4 상태, 즉 "상태 4"로 대체될 수 있다. 이 상태에서, 커패시터 Cf는 입력 전압 +VDD로 충전된다. 그 다음, 제5 상태인 "상태 5"는 플라잉 커패시터 Cf가 (이 시나리오에서 용량이 동일할 수 있는) 직렬의 저장 커패시터 CR1 및 CR2 양단에 접속되도록 스위치 S2 및 S6이 닫혀 있는(다른 모든 스위치는 열려 있음) 상태로 동작할 수 있다. 대안적인 스위칭 및 순서화 시나리오의 이 특정 예는 공통 모드 제어가 없으므로 공통 모드 드리프트의 문제가 있을 수 있다는 결점이 있다. 그러나, 이 공통 모드 드리프트는 "정상" 스위칭 및 순서화 사이클 동안에 적절한 간격으로 스위칭 순서를 변경함으로써 "리셋"될 수 있다. 이들 변경은 미리 결정될 수 있고, 또는 준수된 조건에 응답하여 시작될 수 있다.

커패시터 Cf, CR1, CR2의 크기는 (크기/비용에 대한) 요구된 리플 허용오차를 충족시키도록 선택될 수 있고, 따라서 각 상태에 대한 클록 위상 기간은 반드시 1:1:1의 비일 필요는 없다.

위에서는 모드 1이 +/-VDD/2의 출력을 발생시키는 실시예를 설명했지만, 본 분야에 숙련된 기술자라면, 상기 교시는 플라잉 커패시터 Cf의 수를 증가시키고 이에 따라 스위치 네트워크를 변경함으로써 VDD의 몇 분의 1의 출력을 얻기 위해 사용될 수 있다는 것을 이해할 것이다. 이 경우에 출력과 입력의 관계는 Vout+/- = +/-VDD/(n+1)인데, n은 플라잉 커패시터 Cf의 수와 같다. 또한, 설명된 바와 같이 2개 이상의 플라잉 커패시터를 갖는 회로는 여전히, 그 제어에 의존하여 +/-VDD/2와 +/-VDD/(n+1) 사이의 모든 중간 정수 분모에 대한 출력뿐만 아니라 +/-VDD/2의 출력을 발생시킬 수 있다는 것을 알 수 있을 것이다. 예를 들어, 2개의 플라잉 커패시터를 갖는 회로는 VDD/3 및 VDD/2의 출력을 발생시킬 수 있고, 3개의 플라잉 커패시터를 갖는 회로는 VDD/4, VDD/3 및 VDD/2의 출력을 발생시킬 수 있는 등등이 될 수 있다.

DMCP 동작 - 모드 2

위에서 설명된 바와 같이, DMCP는 또한, +/-VDD의 이중 레일 출력을 생성하는 제2 메인 모드인 모드 2에서 동작할 수 있다(+VDD는 또한 노드 N10에서의 입력 소스 전압 레벨임). 모드 2에서, 스위치 S4는 항상 열려 있다.

모드 2의 몇 가지 변형이 가능한데, 이것은 아래에서 설명될 것이고, 모드 2(a), 2(b), 2(c) 및 2(d)로 칭해질 것이다. 선택적 스위치 S7은 모드 2(c) 및 2(d)에서 요구된다.

모드 2(a)에서, DMCP는 2가지 기본적인 동작 상태를 갖는다. 도 9a는 이들 상태 중의 제1 상태인 "상태 6"에서 동작하는 회로를 도시한 것이다. 이 상태에서, 스위치 S1, S2 및 S5는 닫혀 있다(S3, S4 및 S6은 열려 있다). 이것은 커패시터 Cf 및 CR1이 노드 N10과 N11 사이에서 입력 전압 +VDD 양단에 병렬로 접속되게 한다. 그러므로, 커패시터 Cf 및 CR1은 각각 입력 전압 +VDD를 저장한다. 도 9b는 상태 6에 대한 등가 회로를 도시한 것이다.

도 10a는 이들 상태 중의 제2 상태에서 동작하는 회로를 도시한 것으로, 이 상태는 사실상, 스위치 S3 및 S6이 닫혀 있는(S1, S2, S4 및 S5는 열려 있음) 모드 1에서의 상태 2와 동일한 상태이다. 그러므로, 커패시터 Cf 및 CR2는 공통 노드 N11과 제2 출력 노드 N13 사이에서 병렬로 접속된다. 그러므로, 커패시터 Cf 및 CR2는 그들의 전하를 공유하고, 노드 N13은 여러 사이클 후에 -VDD의 전압을 나타낸다. 도 10b는 이 상태 2에 대한 등가 회로를 도시한 것이다.

도 12a는 이제부터 모드 2(b)라고 칭해지는 약간 다른 구현을 만들기 위해 이 모드 2(a) 순서 내로 도입될 수 있는 추가 상태인 "상태 7"을 도시한 것이다. 상태 7에서, 스위치 S1 및 S5는 닫혀 있다(S2, S3, S4 및 S6은 열려 있다). 이 상태 7은 플라잉 커패시터 Cf를 입력 전압 +VDD 양단에 접속한다. 이 상태 다음에 상태 6이 뒤따를 수 있고, 그 다음에 상태 2, 그 다음에 다시 상태 7 등등으로 될 수 있다. 도 12b는 이 상태 7에 대한 등가 회로를 도시한 것이다.

도 13은 모드 2(b)를 정의하는 3가지 상태의 반복 순서 7,6,2,7,6,2 등등...을 발생시키기 위해 스위치(S1-S3 및 S5-S7)를 제어하는 비중첩 제어 신호(CS1-CS3 및 CS5-CS7)를 도시한 것이다. 다시, 이것은 제어 순서에 대한 많은 가능성 중의 한 예를 나타낸 것일 뿐이다. 상태 6 앞에 상태 7을 포함하는 것은 CR2의 영향에서 CR1을 분리시키고자 하는 것으로, 따라서 상호 부하 변동률(cross-regulation)에 맞서고자 하는 것이다. 다른 한편, 상태 7의 포함은 메인 상태 2 및 6에서 전하 전달에 사용 가능한 시간을 감소시키므로, 상태 7이 단순히 생략되는 경우(모드 2(a))에 변동률이 전체적으로 개선될 수 있다. 이들은 설계 선택사항이다.

어느 패턴이 선택되든, 상태들 중의 하나는 (모드 1과 관련하여 위에서 설명된 바와 같이) 다른 상태들보다 덜 자주 사용될 수 있다. 예를 들어, 2개의 출력 노드 N12, N13 상의 부하가 (영구적으로 또는 신호 조건에 따라) 균형이 잡히지 않는 경우에, 커패시터 CR1이 커패시터 CR2보다(또는 이와 반대로) 덜 자주 충전될 필요가 있기 때문에, 상태 6 및 2 중의 하나는 다른 것보다 덜 자주 포함될 수 있다.

모드 2(c) 및 2(d)는 +/-VDD를 발생시키기 위한 또 다른 대안적인 동작 모드로서, DMCP에 스위치 S7이 구비될 때 가능하다. 이 스위치는 높은 쪽 부하, 즉 노드 N12와 N11 사이에 접속된 부하가 많은 전류를 필요로 하지 않는 응용예에서 노드 N12에서 양의 출력 전압을 발생시키기 위한 스위치 S1 및 S2의 결합된 기능을 대체하기 위해 사용될 수 있다. 이것은 부하가, 예를 들어 믹서에서의 "라인 출력"에서처럼 높은 입력 저항을 갖는 경우일 수 있다. 이러한 경우에, 스위치 S7의 크기 및 구동 요구조건은 스위치 S1 및 S2에 비해 감소되고 변경될 수 있다. 실제로, 스위치 S7은 스위치를 구동시키기 위해 요구된 전력이 적다는 이점을 갖는 모드 2(c)에서의 동작 동안에 항상 온 상태일 수 있고, 스위치 S7은 MOS 스위치 구현의 경우에, 그 기생 게이트-드레인 및 게이트-소스 용량으로 인해, 노드 N10 또는 N12 내로 어떤 전하도 주입하지 않을 것이다. 또한, 스위치 S1은 여전히 음의 출력 전압 -VDD를 발생시키는 동작을 하도록 요구된다는 것을 알기 바란다. 또한, 스위치 S2는 또한 플라잉 커패시터 Cf 및 높은 쪽 저장 커패시터 CR1을 병렬로 접속시키기 위해 드물게 동작될 수 있다는 것을 알기 바란다.

도 14는 모드 2(c)의 2가지 교호 상태 동안에 스위치(S1-S3 및 S5-S7)를 제어하는 비중첩 제어 신호(CS1-CS3 및 CS5-CS7)를 도시한 것이다. 그러므로, 모드 2(c)를 요약하면, 스위치 S7은 영구적으로(또는 거의 영구적으로) 닫혀 있다. 변경된 상태 6은 병렬의 플라잉 커패시터 Cf 및 커패시터 CR1을 충전하기 위해 사용되고, 이것은 이제 스위치 S1, S5만을 닫음으로써 달성된다. 그 다음, 변경된 상태 2는 앞에서와 같이 이 전하를 스위치 S3, S6을 통해 커패시터 CR2에 전달하기 위해 사용되지만, 이때 커패시터 CR1은 여전히, S7이 닫혀 있기 때문에 그 양단에 전압 VDD를 갖는다.

도 15는 모드 2(d)라고 칭해지는 모드 2(c)의 변형에서의 3가지 상태 동안에 스위치(S1-S3 및 S5-S7)를 제어하는 비중첩 제어 신호(CS1-CS3 및 CS5-CS7)를 도시 한 것이다. 모드 2(c)에 대한 차이점은 스위치 S1 및 S5가 닫혀 있는(S2, S3, S4 및 S6은 열려 있음; S7은 시종 계속 닫혀 있을 수 있음) 상태 7에서 스위치와 함께 여분의 위상이 삽입된다는 점에서, 모드 2(a)와 2(b) 사이의 차이점과 유사하다. 주의할 점은 모드 2(d)가 7,6,2보다 오히려 7,2,6,7,2,6... 순서를 따른다는 것이다. 이들 모드의 실행에서 반드시 어떤 큰 차이점이 있는 것은 아니지만, 순서를 변경하는 자유는 아래의 설명에서 알게 되는 바와 같이, 제어 로직을 단순화할 수 있다.

	S1	S2	S3	S4	S5	S6	S7*
상태 1	1	0	0	1	0	0	0
상태 2	0	0	1	0	0	1	1++
상태 3	0	1	0	0	1	0	0
상태 4	1	0	0	0	1	0	0
상태 5	0	1	0	0	0	1	0
상태 6	1	1	0	0	1	0	0
상태 6+	1	0	0	0	1	0	1
상태 7	1	0	0	0	1	0	0
상태 7++	1	0	0	0	1	0	1

^* 존재하는 경우, ⁺ 모드 2c 및 2d, ⁺⁺ 모드 2d

표 1은 위에서 설명된 7가지 상태에 대한 스위치(S1-S7) 상태를 도시한 것으로, "0"은 열린 스위치를 나타내고, "1"은 닫힌 스위치를 나타낸다. 주의할 점은 설명된 모드들의 부분집합만이 특정 구현에서 사용될 경우에, 스위치 네트워크 및 제어기가 모든 상태 1 내지 7을 구현할 필요가 없다는 것이다.

다시, 스위치 네트워크의 이들 4개의 예시적인 순서 및 7개 또는 8개의 상이한 상태는 제어 순서에 대한 유일한 가능성이 아니다. 다시, 다수의 상이한 순서 구현이 가능하고, 이들 상태 중의 일부는 부하에 의존하여 다른 것들보다 덜 자주 사용될 수 있다.

도 16은 DMCP(900)가 또한 2개의 출력 전압을 조정하는 2개의 비교기(910a, 910b)를 포함하는 것을 제외하면, 도 4에 도시된 것과 유사한 DMCP(900) 회로를 도시한 것이다.

DMCP(900)는 폐루프 DMCP를 나타낸다는 것을 알기 바란다. 각각의 비교기(910a, 910b)는 각자의 전하 펌프 출력 전압(Vout+, Vout-)을 각자의 임계 전압(Vmin+, Vmin-)과 비교하고, 각자의 충전 신호 CHCR1 및 CHCR2를 출력한다. 이들 충전 신호 CHCR1, CHCR2는 스위치 제어 모듈(1420)로 공급되어 스위치 어레이(1410)를 제어해서, DMCP가 어느 하나의 관련 저장 커패시터를 충전시키는 동작을 하게 한다. 어느 한 출력 전압이 각자의 임계치보다 많이 저하되면, 전하 펌프는 활성화되고; 그렇지 않으면 전하 펌프는 일시적으로 정지된다. 이것은 특히 가벼운 부하 조건에서, 스위치를 스위칭하는데 소비된 전력을 감소시킨다.

이 방식은 +/-VDD/2까지 출력 전압을 허용한다. 이 구성에서, DMCP(900)는 더 높은 전압을 발생시키기 위해 사용될 수 있지만, 효율이 떨어진다는 것을 또한 알기 바란다. 이 경우에, 기준 전압(Vmin+/Vmin-)은 이에 따라 출력 전압을 조정하기 위해 조정될 수 있다. 플라잉 커패시터 Cf는 (스위치 S1 및 S5를 통해) +VDD까지 충전된 다음에, 저장 커패시터 CR1(스위치 S2, S5를 통함) 또는 CR2(스위치 S3, S6을 통함) 양단에 병렬로 접속되어, 그들의 전압을 기준 전압에 의해 설정된 레벨로 상승시킨다. 이러한 동작은 저장 커패시터 CR1, CR2 상에서의 리플 전압을 증가시키지만, 또한 스위칭 손실을 감소시킨다. 그러나, 충전 커패시터 Cf에 관하여 저장 커패시터 CR1, CR2의 크기를 조정함으로써, 리플 전압은 감소될 수 있다.

도 17은 위에서 설명된 새로운 이중 모드 전하 펌프(400, 900)의 또 다른 실시예를 도시한 것으로, 다수의 상이한 입력 전압 값 중의 하나가 DMCP(400, 900)로의 입력 전압으로서 선택될 수 있다. 이것은 다수의 상이한 전압 입력(+Vin 1 내지 +Vin N)을 갖는 입력 선택기(1000)를 도시한 것으로, 선택된 실제 입력은 제어 입력 Ic에 의해 결정된다. 이때, 선택된 전압 레벨은 이중 모드 전하 펌프(400, 900)를 위한 입력 전압으로서 쓰인다.

도 18a는 이중 레일 공급 전압 Vout+ 및 Vout-가 여기에서 설명된 바와 같이, 이러한 전하 펌프(400, 900)에 의해 발생되는 전형적인 응용예를 나타낸 것으로, 예를 들어 전하 펌프(400, 900)는 단일 레일 공급 전압 VDD로부터 공급받는다. 대안적으로, 전하 펌프(400, 900)는 도 17에 도시된 바와 같이 다수의 공급 전압에 의해 공급받을 수 있다. VDD, Vout+ 등등의 표시는 도 18a 및 18b와 관련된 설명에서, 문맥에 따라 각 단자 또는 그 단자에서의 전압을 나타내는 것으로 해석될 수 있다.

도 18a와 관련하여, 공급 전압 VDD는 처리 회로(20)에 공급하는 것으로 도시된다. 입력 신호 S1은 아날로그 신호 또는 디지털 신호일 수 있다. S1이 아날로그 신호인 경우에, 처리 회로(20)는 op-앰프, 멀티플렉서, 이득 블록 등과 같은 순전히 아날로그형 회로일 것이다. S1이 디지털 신호이고, 출력단이 아날로그인 경우에, 처리 회로(20)는 디지털과 아날로그 회로의 혼합일 수 있는데, 여기에서 S1은 직접 또는 소정의 디지털 신호 처리를 통해 DAC(도시 생략) 내로 공급되고, 그러면 DAC의 출력은 위에서 설명된 아날로그 회로로 공급된다.

처리 회로(20)는 이 특정 실시예에서 레벨 시프터(30)로 전달되는 아날로그 신호인 처리된 신호 S2를 출력한다. 레벨 시프터(30)는 예를 들어, DC-차단 커패시터에 의해 구현될 수 있다. 출력 증폭기(40)는 전하 펌프(400, 900)에 의해 발생된 이중 레일 공급 전압 Vout+ 및 Vout-에 의해 전력을 공급받고, 특정 실시예에서, 전하 펌프(400, 900)의 동작 모드에 의존하여 레벨 +/-VDD/2 또는 +/-VDD에 있을 수 있다. 전하 펌프(400, 900)의 동작 모드는 제어 신호 Cnl에 의해 결정된다. 모드 1은 헤드폰과 같은 낮은 임피던스 부하를 구동하기 위해 사용될 수 있는 반면, 모드 2는 라인 출력과 같은 높은 임피던스 부하를 구동하기 위해 사용될 수 있다. 모드 선택은 예를 들어, 볼륨 설정 레벨 또는 코드에 의해서와 같이 수동으로 실행될 수 있고, 또는 대안적으로 출력 임피던스 또는 출력 전류 공급을 자동으로 감지하거나, 또는 휴대용 오디오 장치의 경우에 심지어 도킹 스테이션에 대한 잭 소켓 동작조차 자동으로 감지함으로써 실행될 수 있다. "모드 선택"에 대해 볼륨 제어를 사용하는 경우에, 볼륨이 높게 설정되는 경우인 모드 2로 전하 펌프를 설정하는 것은 전하 펌프(400, 900)가 설계된 것보다도 부하의 전력 요구가 더 높다는 사실로 인해, 정상적인 상황에서 출력 공급 전압이 붕괴하게 할 것이다. 그럼에도 불구하고, (예를 들어, 위험하게 높은 볼륨의 결과로서 귀가 손상되는 것을 막기 위한) 세이프가드(safeguard)는 별도의 회로(도시 생략) 형태로, 전하 펌프(400, 900), 또는 회로의 다른 부분(들)을 비활성화할 정도의 상황에 대해 모니터하기 위해 적절한 곳에 놓일 수 있다.

입력 신호 S1(아날로그인 경우), 및 처리 회로(20) 내의 아날로그 신호는 통상적으로 접지 전위와 VDD 사이의 중간이 기준이 될 것이고, 반면에, 레벨 시프트된 신호 S2'는 분할 레일 공급 Vout+, Vout-로부터 동작하는 출력 증폭기에 의해 요구되는 바와 같이, 접지 부근이 기준이 된다.

레벨 시프트된 신호 S2'는 증폭된 출력 신호 S3을 출력하는 출력 증폭기(40)에 공급되고, 증폭된 출력 신호 S3은 신호 변환기(50) 형태의 접지 기준 부하 내로 공급된다. 출력 증폭기(40)가 스위칭(클래스 D 또는 PWM) 증폭기이거나, 1비트 디지털(시그마-델타)형 출력단인 경우에, 신호 S1, S2는 곧바로 입력을 지나 출력으로 가는 형태의 디지털일 수 있고, 또는 아날로그 형태에서 시작하여 처리 회로(20)에서 디지털 형태로 변환될 수 있다.

도 18b는 도 18a의 배열의 더욱 특정된 응용예를 도시한 것으로: 전하 펌프(400, 900) 및 공급 접속은 명확성을 위해 생략되었다. 이 예에서의 응용예는 부하가 스테레오 헤드폰(51)인 스테레오 증폭기이다. 증폭기의 신호 처리 소자는 참조 기호에 접미사 'L' 및 'R'을 붙여 표시한 바와 같이, 좌측과 우측 채널 신호를 처리하기 위해 두 배로 된다. 공급 전압 Vout+ 및 Vout-는 두 채널에 의해 공유될 수 있는데, 응용예가 요구하는 경우에는 서로 다른 채널에 독립적으로 공급하는 것이 가능할 수 있다. 한 응용 분야는 예를 들어, 큰 디커플링 커패시터를 사용할 필요 없이 저음 응답을 유지하는 것이 바람직한 DC-연결 출력을 분할 레일 공급이 허용하는 MP3 플레이어와 같은 휴대용 오디오 장치이다.

도 19a 및 19b는 2가지 배열에서 사용되는 휴대용 전자 장치를 도시한 것으로, 이 2가지 배열에 의해, 상기 설명된 모든 DMCP 실시예는 각 배열에 대해 적절한 레벨에서 출력단에 전력을 제공하기 위해 유리하게 적용될 수 있다.

도 19a는 한 쌍의 헤드폰(2)을 구동하기 위해 접속된 제1 배열의 휴대용 전자 오디오 장치(1)를 도시한 것이다. 도면에서의 장치(1)는 MP3 플레이어지만, 이와 동일한 기능은 폰 및 멀티미디어 플레이어, 랩톱 컴퓨터, PDA 등의 내로 통합될 수 있다. 헤드폰(2)은 출력 잭(4)에 삽입된 도선(3)을 통해 장치에 접속된다. 장치의 본체는 또한 하나 이상의 소형 스피커(도시 생략)를 포함할 수 있는데, 이 소형 스피커는 대안적인 오디오 출력 변환기로서 구동될 수 있지만, 원칙적으로 이 설명의 목적을 위한 헤드폰에 대등하다. 잘 알려진 바와 같이, 최대 배터리 수명과 함께, 작은 크기 및 무게는 이 시장에서 프리미엄 제품의 중요한 속성이다. 제조 비용은 시장 전역에 걸쳐 중요한 요인이다.

도 19b는 헤드폰이 전혀 접속되지 않은 제2 배열의 동일한 장치(1)를 도시한 것이다. 대신에, 장치는 분리된 접속기를 통해 도킹 스테이션(5)에 접속되고, 도킹 스테이션(5)은 더 큰 스피커(6L, 6R)를 구동한다. 도킹 스테이션(5)은 휴대용 장치 자체보다 더 큰 전력 증폭기, 및 일반적으로 메인 전원이 공급되는 분리된 전원 공급 장치를 포함한다. 도 19c는 제2 배열의 변형 배열로 동일한 장치를 도시한 것으로, 이 변형 배열에서, 외부 증폭기(7) 및 스피커(8L, 8R)는 헤드폰 대신에 헤드폰 잭(4)에 삽입된 도선(9)을 통해 접속된다.

장치(1)는 이들 배열에서 매우 상이한 부하를 구동하도록 요구된다. 헤드폰 또는 스피커는 전형적으로 32 옴 이하의 임피던스를 가질 것이다. 이 부하 내로, 이를테면 100 mV RMS의 출력 진폭은 전력 30 mW에 대응하는 전체 스케일로부터 적당한 볼륨(이를테면 -12 dB)을 제공할 것이다. 제2 배열에서 큰 증폭기의 라인 입력을 구동할 때, 부하 임피던스는 전형적으로 10 킬로옴 이상이고, 2 V RMS의 전체 스케일 신호 진폭(0 dB)은 최대 품질에 적합하다. 제1 배열에서 소켓을 구동하는 출력단이 2 V RMS 신호를 제공할 수 있는 경우, 그 공급 전압은 2 V보다 커야 한다. 동일한 출력단으로부터 배열 1의 헤드폰 부하를 구동할 때, 출력단 전력 소비의 대부분은 공급 전압이 출력단의 트랜지스터 내에서 100 mV 레벨로 강하되기 때문에, 열의 형태로 낭비된다. 배터리 수명을 증가시키기 위해, 설계자가 라인 출력 상황을 위해 전체 2 V RMS를 제공하지 않는 쪽을 선택하면, 결과적으로 신호가 더욱 열악해진다.

이러한 경쟁적인 요구조건의 결과로서, 이 시장에서의 프리미엄 제품은 종래에 분리된 출력단을 제공하는 실시를 채택했는데, 한 출력단은 헤드폰/스피커(2)를 구동하기 위해 사용되고, 다른 출력단은 도킹 스테이션(4)을 통한 라인 출력 상황을 위한 것이다. 각각의 출력단은 전압 범위에 적절한 전원 공급 장치로부터 구동되어, 각 응용예에서 전력 효율 및 품질을 유지한다. 말할 필요도 없이, 분리된 출력단 및 이들을 위한 분리된 전원 공급을 위한 요구조건은 바람직하지 않게 장치의 크기와 비용을 증가시킨다.

DMCP는 이러한 장치(1) 내에 포함됨으로써, 분리된 출력단에 대한 요구를 필요없게 한다. 그 대신에, 단일 출력단이 제공될 수 있는데, DMCP가 그 전원 공급원으로서 사용된다. 이 실시예에서, DMCP는 장치가 헤드폰 스피커를 구동할 때 모드 1에서 동작하도록 배열되고, 라인 출력을 통해 다른 증폭기를 구동할 때 모드 2에서 동작하도록 배열될 수 있다.

이상적으로, DMCP는 장치 배열에 의존하여 자동으로 적절한 모드에서 동작하게 될 수 있다. 헤드폰 잭(4)으로부터 분리되어 도킹 커넥터가 제2 배열에서 사용되는 경우에(도 19b), DMCP의 제어 회로는 도킹된 상태를 나타내는 일반 신호로부터 어떤 모드를 적용할 것인지 직접 결정할 수 있다. 동일한 잭(4)이 제1 배열에서처럼 제2 배열에서 사용되는 경우에, 모드 선택은 몇 가지 방식으로 결정될 수 있다. 제1 옵션으로서, 스위치 또는 메뉴 옵션은 사운드와 라인 출력 모드들 사이에서 명시적으로 선택하기 위해 사용자에게 사용가능하게 될 수 있다. 대안적으로, 사용자 설정은 헤드폰이 실제로 최대 레벨에서 사용되지 않을 것이라는 가정 아래, 볼륨 제어를 전체 스케일로 돌리는 동작에 암시적으로 함축될 수 있다. 대안적으로, 출력 임피던스 또는 출력 전류 공급을 자동으로 감지하거나, 또는 휴대용 오디오 장치의 경우에 심지어 도킹 스테이션에 대한 잭 소켓 동작조차 자동으로 감지함으로써, 감지가 가능할 수 있다.

분할 레일 공급을 발생시키는 능력의 다른 가능한 응용 분야는 (1) 접지 기준 DC-연결 출력 신호가 흑 레벨 저하를 방지할 수 있는, 아날로그 복합 비디오 신호를 처리하는 회로를 위한 전압 공급기; (2) 접지 기준 DC-연결 출력 신호가 기준선 표류(baseline wander) 효과를 감소시킬 수 있는 ADSL과 같은 모뎀 또는 데이터 링크를 위한 라인 구동기를 포함한다.

비용과 크기의 이유로, MP3 플레이어, 이동 전화기 또는 임의의 다른 응용예를 적은 수의 집적 회로 내로 통합할 수 있는 것이 중요하다. 그러므로, 공급 전압 발생을 위한 회로, 이 경우에 전하 펌프(400, 900)를 기능 회로(20, 30, 40 등)와 함께 통합하는 것이 유리하다. 일반적으로 말하자면, 전하 펌프(400, 900)는 칩-핀-카운트 및 전체 회로 크기 때문에, 현실적으로 통합될 수 없고 칩 밖에 위치해야 하는 커패시터를 포함한다. 많은 회로가 이중 극성의 공급(분할 레일 공급)을 필요로 하기 때문에, 이것은 요구된 출력 전압 당 하나의 커패시터를 사용하기보다 오히려, 단일 커패시터를 사용하여 2개(또는 그 이상)의 출력 전압 공급을 발생시킬 수 있는 전압 발생 회로의 개발을 재촉했다.

제어 방식, 제어기 형태 및 심지어 특정예의 스위치 네트워크에 있어서의 다수의 다른 변경이 다양하게 있을 수 있다. 숙련된 독자는 상기 및 그외 다른 변경 및 추가가 첨부된 청구범위에 정의된 본 발명의 정신과 범위를 벗어나지 않고서 이들 회로에 가능하다는 것을 알 수 있을 것이다. 따라서, 상기 설명된 실시예는 본 발명의 범위를 제한하기보다는 오히려 예시하기 위해 나타낸 것이다. 이 명세서 및 청구범위를 이해하기 위해, 독자는 "comprising"이라는 단어가 청구범위에서 열거된 것들 이외의 소자나 단계의 존재를 배제하지 않고, 단수 관사 "a" 또는 "an"이 (문맥이 달리 요구하지 않는 한) 다수를 배제하지 않으며, 단일 소자가 청구범위에서 설명된 몇 개의 소자의 기능을 이행할 수 있다는 것을 알기 바란다. 청구범위 내의 임의의 참조 기호는 그 범위를 제한하는 것으로 해석되어서는 안 된다.

청구범위에서 소자들이 "접속된다" 또는 "접속한다"고 설명하는 경우에, 이것은 임의의 다른 소자를 제외하고 직접 접속을 요구하는 것으로 해석되는 것이 아니라, 오히려 이들 소자들이 설명된 기능을 할 수 있도록 충분한 접속을 하는 것으로 해석될 수 있다. 숙련된 독자는 양호한 실용적인 디자인이, 예를 들어 시작 및 종료 기능, 감지 기능, 결함 방지 등을 실행하는 여기에서 설명되지 않은 다수의 보조 컴포넌트를 포함할 수 있는데, 이러한 기능의 일부는 이미 언급되었고, 이들 중의 어떤 기능도 청구범위에 속하는 위에서 설명된 다양한 실시예에서의 본 발명의 기본적인 기능 특성을 손상시키지 않는다는 것을 알 수 있을 것이다.

Vout+, Vout- 및 VDD 등의 표시는 상기 설명 전반에서 문맥에 따라 각자의 단자 또는 그 단자에서의 전압을 나타내는 것으로 해석될 수 있다.

전하 펌프 회로 자체에서의 변형 및 변경 이외에, 본 발명은 도 15에 도시된 헤드폰 증폭기 응용예에 더하여, 전하 펌프를 포함하는 장치 및 시스템의 모든 방식을 포함한다. 회로는 통신 장치를 포함하는 장치의 모든 방식의 출력단에 전원을 공급하기 위해 사용될 수 있는데, 출력단은 안테나 또는 전송선, 전기-광 변환기(발광 소자) 또는 전기 기계 변환기를 구동할 수 있다.

Claims (50)

1. 전하 펌프(charge pump) 회로(400)로서,

   입력 전압을 수신하기 위한 입력 단자(N10);

   적어도 제1 및 제2 플라잉(flying) 커패시터 단자들;

   공통 단자(N11);

   제1 및 제2 출력 단자들(N12, N13);

   상기 입력 단자, 상기 제1 및 제2 플라잉 커패시터 단자들, 상기 공통 단자, 및 상기 제1 및 제2 출력 단자들을 상호접속시키는 스위치 네트워크(410); 및

   상기 스위치 네트워크를 동작시키기 위한 제어기(420) - 상기 제어기는 제1 모드 및 제2 모드에서 동작 가능하며, 상기 제1 모드에서 상기 제어기는, 각각의 크기가 상기 입력 전압의 크기와 실질적으로 동일한 제1 양의 출력 전압 및 제1 음의 출력 전압을 발생시키도록 상기 스위치 네트워크를 동작시키고, 상기 제2 모드에서 상기 제어기는, 각각의 크기가 상기 입력 전압 크기의 절반과 실질적으로 동일한 제2 양의 출력 전압 및 제2 음의 출력 전압을 발생시키도록 상기 스위치 네트워크를 동작시킴 -

   를 포함하는 전하 펌프 회로.
2. 제1항에 있어서,

   상기 제어기는 상기 입력 단자, 상기 제1 및 제2 플라잉 커패시터 단자들, 상기 공통 단자 및 상기 제1 및 제2 출력 단자들을 상호접속시키기 위해 복수의 상태에서 상기 스위치 네트워크를 동작시키도록 구성되고, 상기 복수의 상태는 상기 스위치 네트워크가 상기 제1 및 제2 플라잉 커패시터 단자들 중의 하나를 상기 공통 단자에 상호접속시키는 상태를 포함하는 전하 펌프 회로.
3. 제2항에 있어서,

   상기 제어기는 서로 다를 수 있는 정의된 간격들에서 발생하는 상기 복수의 상태 중의 하나 이상의 상태를 포함하는 순서로 상기 스위치 네트워크를 동작시키도록 구성되는 전하 펌프 회로.
4. 제3항에 있어서,

   제어 신호를 수신하기 위한 제어 신호 단자를 더 포함하고, 상기 회로는 상기 제어 신호에 응답하여 상기 제1 양 및 음의 출력 전압들 또는 상기 제2 양 및 음의 출력 전압들을 발생시키는 전하 펌프 회로.
5. 제4항에 있어서,

   상기 제어기는, 상기 제어 신호에 응답하여 또는 부하 조건에 따라 상기 순서를 바꾸는 전하 펌프 회로.
6. 제1항 내지 제5항 중의 어느 한 항에 있어서,

   상기 출력 전압들을 조정하기 위한 비교기(910)를 더 포함하는 전하 펌프 회로.
7. 제1항 내지 제5항 중의 어느 한 항에 있어서,

   상기 제어기는, 상기 제1 양 및 음의 출력 전압들 또는 상기 제2 양 및 음의 출력 전압들을, 상기 제1 및 제2 플라잉 커패시터 단자들에 연결된 단일 플라잉 커패시터(Cf)를 사용하여 발생시키도록 상기 스위치 네트워크를 동작시키도록 구성되는 전하 펌프 회로.
8. 제1항 내지 제5항 중의 어느 한 항에 있어서,

   둘 이상의 플라잉 커패시터를 연결하기 위한 단자들을 더 포함하고,

   상기 제어기는, n개의 연결된 플라잉 커패시터들을 사용하여 상기 입력 전압을 n+1로 나눈 크기와 각각 실질적으로 동일한 제3 양의 출력 전압 및 제3 음의 출력 전압을 더 발생시키도록 상기 네트워크를 동작시키도록 구성되는 전하 펌프 회로.
9. 장치로서,

   플라잉 커패시터(Cf);

   제1 및 제2 저장(reservoir) 커패시터들(CR1, CR2); 및

   상기 제1 양 및 음의 출력 전압들 또는 상기 제2 양 및 음의 출력 전압들을 상기 장치에 제공하기 위한, 제1항 내지 제5항 중의 어느 한 항에 따른 전하 펌프 회로

   를 포함하고,

   상기 플라잉 커패시터는 상기 제1 및 제2 플라잉 커패시터 단자들에 연결되고, 상기 제1 저장 커패시터는 상기 제1 출력 단자 및 상기 공통 단자에 접속되며, 상기 제2 저장 커패시터는 상기 제2 출력 단자 및 상기 공통 단자에 접속되는, 장치.
10. 제9항에 있어서,

    상기 장치는 오디오 장치, 이동 전화기, MP3 플레이어, 멀티미디어 플레이어 및 랩톱 컴퓨터 중 적어도 하나인 장치.
11. 제1항 내지 제5항 중의 어느 한 항에 있어서,

    상기 스위치 네트워크는,

    상기 입력 단자를 상기 제1 플라잉 커패시터 단자에 연결하기 위한 제1 스위치(S1),

    상기 제1 플라잉 커패시터 단자를 상기 제1 출력 단자에 연결하기 위한 제2 스위치(S2),

    상기 제1 플라잉 커패시터 단자를 상기 공통 단자에 연결하기 위한 제3 스위치(S3),

    상기 제2 플라잉 커패시터 단자를 상기 제1 출력 단자에 연결하기 위한 제4 스위치(S4),

    상기 제2 플라잉 커패시터 단자를 상기 공통 단자에 연결하기 위한 제5 스위치(S5), 및

    상기 제2 플라잉 커패시터 단자를 상기 제2 출력 단자에 연결하기 위한 제6 스위치(S6)

    를 포함하는 전하 펌프 회로.
12. 제11항에 있어서,

    상기 스위치 네트워크는 상기 입력 단자를 상기 제1 출력 단자에 연결하기 위한 제7 스위치(S7)를 더 포함하는 전하 펌프 회로.
13. 제11항에 있어서,

    제어 신호를 수신하기 위한 제어 신호 입력을 더 포함하는 전하 펌프 회로.
14. 복수의 분할 레일(split-rail) 전압을 발생시키는 방법으로서,

    제1 모드 및 제2 모드에서 동작할 수 있도록, 제1 및 제2 출력 전압 단자(N12, N13)들을 입력 전압 단자(N10) 및 제1 및 제2 플라잉 커패시터 단자들, 및 공통 단자(N11)와 상호접속시키는 단계 - 상기 제1 모드에서 제1 양의 출력 전압 및 제1 음의 출력 전압은 각각의 크기가 입력 전압의 크기와 실질적으로 동일하게 발생되고, 상기 제2 모드에서 제2 양의 출력 전압 및 제2 음의 출력 전압은 각각의 크기가 상기 입력 전압의 크기의 절반과 실질적으로 동일하게 발생됨 - ; 및

    상기 제1 및 제2 플라잉 커패시터 단자들 중 적어도 하나를 상기 공통 단자에 상호접속시키는 단계

    를 포함하는 방법.
15. 제14항에 있어서,

    상기 제1 및 제2 출력 단자들, 상기 입력 단자, 상기 제1 및 제2 플라잉 커패시터 단자들 및 상기 공통 단자는 복수의 상태에서 상호접속되고, 상기 복수의 상태는,

    상기 입력 단자를 상기 제1 플라잉 커패시터 단자에 접속하고, 상기 제1 출력 단자를 상기 제2 플라잉 커패시터 단자에 접속함으로써 얻어지는 상태;

    상기 공통 단자를 상기 제1 플라잉 커패시터 단자에 접속하고, 상기 제2 출력 단자를 상기 제2 플라잉 커패시터 단자에 접속함으로써 얻어지는 상태;

    상기 제1 출력 단자를 상기 제1 플라잉 커패시터 단자에 접속하고, 상기 공통 단자를 상기 제2 플라잉 커패시터 단자에 접속함으로써 얻어지는 상태;

    상기 입력 단자를 상기 제1 플라잉 커패시터 단자에 접속하고, 상기 공통 단자를 상기 제2 플라잉 커패시터 단자에 접속함으로써 얻어지는 상태;

    상기 제1 출력 단자를 상기 제1 플라잉 커패시터 단자에 접속하고, 상기 제2 출력 단자를 상기 제2 플라잉 커패시터 단자에 접속함으로써 얻어지는 상태; 및

    상기 제1 출력 단자를 상기 제1 플라잉 커패시터 단자 및 상기 입력 단자에 접속하고, 상기 공통 단자를 상기 제2 플라잉 커패시터 단자에 접속함으로써 얻어지는 상태

    중의 적어도 하나를 포함하고,

    상기 복수의 상태 중의 하나 이상은 상기 제1 양 및 음의 출력 전압들 또는 상기 제2 양 및 음의 출력 전압들을 발생시키도록 순서화되는 방법.
16. 삭제
17. 삭제
18. 삭제
19. 삭제
20. 삭제
21. 삭제
22. 삭제
23. 삭제
24. 삭제
25. 삭제
26. 삭제
27. 삭제
28. 삭제
29. 삭제
30. 삭제
31. 삭제
32. 삭제
33. 삭제
34. 삭제
35. 삭제
36. 삭제
37. 삭제
38. 삭제
39. 삭제
40. 삭제
41. 삭제
42. 삭제
43. 삭제
44. 삭제
45. 삭제
46. 삭제
47. 삭제
48. 삭제
49. 삭제
50. 삭제

Images