JP2004139107A - 電源回路、液晶表示装置及び電子機器 - Google Patents

Abstract

【課題】　液晶の駆動電位等を供給する電源回路、液晶表示装置及び電子機器の提供。
【解決手段】　高電位側の第１入力電位（ＶＣＣ）を第Ｇ電位（Ｖ３）として供給し、低電位側の第２入力電位（ＧＮＤ）を第Ｊ電位（ＶＣ）として供給し、第３入力電位（Ｖｅｅ）を第１電位（ＶＨ）又は第Ｎ電位（ＶＬ）のいずれかとして供給する。第１、第Ｎ電位のいずれかをチャージ・ポンプ回路７２により供給し、第Ｇ、第Ｊ電位よりも高電位側又は低電位側の第Ｆ電位（−Ｖ３）をチャージ・ポンプ回路７３により供給し、第Ｇ電位と第Ｊ電位の間の第Ｈ電位（Ｖ２）をチャージ・ポンプ回路７４により供給し、第Ｊ電位と第Ｆ電位の間の第Ｋ電位（−Ｖ２）をチャージ・ポンプ回路７５により供給する。
【選択図】　　　図３４

Description

　本発明は電源回路、該電源回路を含む液晶表示装置、該液晶表示装置を含む電子機器に関する。

　第１の背景技術として、１ライン線順次駆動の液晶表示装置に用いられる電源回路について図４８を用いて説明する。この図は、特開平２−１５０８１９号公報の図３と基本的に同じである。ここにＶ０〜Ｖ５は、ＶＤ＝Ｖ０−Ｖ１＝Ｖ１−Ｖ２＝Ｖ３−Ｖ４＝Ｖ４−Ｖ５なる関係を持ち、例えば１／２４０デューティの場合にＶＤは１．６Ｖ程度である。

　液晶表示装置に外部から入力される電圧は、ＧＮＤを基準電位としてドライバＩＣのロジック部のためのＶＣＣと、液晶パネル駆動電圧を作るためのＶＥＥである。ＶＥＥはＶＣＣに比べてかなり高く、例えば１／２４０デューティの場合、２０Ｖ〜２５Ｖ程度である。Ｖ０〜Ｖ５の内、Ｖ０にはＶＥＥを、Ｖ５にはＧＮＤをそのまま用いる。残りのＶ１〜Ｖ４は、ＶＥＥ−ＧＮＤ間を抵抗Ｒ１〜Ｒ５で分割した電圧をオペアンプＯＰ１〜ＯＰ４で低インピーダンス変換したものを用いる。ＯＰ１〜ＯＰ４はＶＥＥ系の電圧で動作し、ＶＣＣはパネル駆動電圧自体の形成には直接関与していない。

　以下、走査線側をＹ、データ線側をＸで表し、消費電力について述べる。例えばパネルの走査線電極をＹ電極、Ｙ電極を駆動するドライバＩＣをＹドライバ、パネルのデータ線電極をＸ電極、Ｘ電極を駆動するドライバＩＣをＸドライバと表す。非選択のＹ電極に加えられる電圧はＶ１かＶ４である。そして非選択のＹ電極がＶ１の場合にＸ電極に加えられる電圧はＶ０かＶ２であり、非選択のＹ電極がＶ４の場合にＸ電極に加えられる電圧はＶ３かＶ５である。

　１／２４０デューティの場合、選択状態のＹ電極が１ラインのみであるのに対して残りの２３９ラインは全て非選択状態である。従って、Ｘ電極と選択状態のＹ電極との間で流れる充放電電流は、Ｘ電極と非選択状態のＹ電極との間で流れる充放電電流よりもかなり小さい。即ち、液晶パネル自体の消費電流は、Ｘ電極と非選択状態のＹ電極との間で流れる充放電電流が大部分である。よって、ここではＸ電極と非選択状態のＹ電極との間で流れる充放電電流についてのみ注目する。

　例えば非選択のＹ電極の電圧がＶ１である時に、Ｘ電極の電圧がＶ０からＶ２に変化した場合を考える。この時、Ｘ−Ｙ電極間の液晶層の容量をＣｐｎとすると、Ｘ電極の電圧がＶ０からＶ１になる際に、Ｃｐｎ×（Ｖ０−Ｖ１）の電荷がＶ０から流出してＶ１に流入する（図４８のＤ参照）。次にＸ電極の電圧がＶ１からＶ２になる際に、Ｃｐｎ×（Ｖ１−Ｖ２）の電荷がＶ１から流出してＶ２に流入する（Ｅ参照）。ここでＶ０−Ｖ１＝Ｖ１−Ｖ２であるため、Ｖ１に流入する電荷とＶ１から流出する電荷とは等しくなる。従って、Ｖ１への電荷の流出入は差し引き零となり、結果的にはＣｐｎ×（Ｖ０−Ｖ２）の電荷がＶ０から流出してＶ２に流入することになる（Ｆ参照）。この電荷はオペアンプＯＰ２を通って最終的にＧＮＤへ流れ込む（Ｇ参照）。しかしながら、この電荷は、ＯＰ２の中を移動してＧＮＤへ至る経路では有効な働きをせず、単に熱損失を発生させＯＰ２を発熱させるだけとなる。この場合のパネルの充放電電流をＩｐｎ、ＧＮＤ＝０Ｖとすると、このＩｐｎによる消費電力はＩｐｎ×ＶＥＥとなる。そして図４８のＧから明らかなように、このＩｐｎの有効利用率は（Ｖ０−Ｖ２）／ＶＥＥである。１／２４０デューティの場合、Ｖ０−Ｖ２が２×１．６Ｖ程度であるのに対してＶＥＥは２０Ｖ〜２５Ｖであるため、有効利用率は１６％以下ということになる。

　第２の背景技術として、４ライン同時選択駆動の液晶表示装置に用いられる電源回路について説明する。複数のＹ電極（行電極）を同時に選択する駆動方法（ＭＬＳ駆動）の基本概念は、文献１（Ａ　ＧＥＮＥＲＡＬＩＺＥＤ　ＡＤＤＲＥＳＳＩＮＧ　ＴＥＣＨＮＩＱＵＥ　ＦＯＲ　ＲＭＳ　　ＲＥＳＰＯＮＤＩＮＧ　ＭＡＴＲＩＸ　ＬＣＤＳ．　１９８８　ＩＮＴＥＲＮＡＴＩＮＡＬ　ＤＩＳＰＬＡＹ　ＲＥＳＥＡＲＣＨ　ＣＯＮＦ．の講演集８０〜８５頁）や、ＵＳＰ５，２６２，８８１に記載されている。単純な１ライン線順次駆動にて液晶の応答を速くした場合にはコントラストの低下が問題になるが、ＭＬＳ駆動によればこの問題を解決できる。

　ＭＬＳ駆動でＬライン（Ｌは２以上の正整数）を同時選択する場合、Ｙ電極には、ＶＭ及びこのＶＭを中点電位とするＶＨとＶＬの合計３レベルの電位が必要となる。ここでＶＭは非選択電位、ＶＨ、ＶＬは選択電位に使用する。またＸ電極には、ＶＭを中心として（Ｌ＋１）レベルの電位が必要となる。Ｌが大きくなるにしたがい、Ｙ電極を駆動する電圧幅ＶＨ−ＨＬは小さくなり、逆に、Ｘ電極の駆動には大きな電圧幅が必要となる。

　図４９に４ライン同時選択法を使用した場合に考えられる電源回路の一例を示す。パネルの駆動に必要な電圧は、Ｙ電極の選択電圧となるＶＨ及びＶＬ、Ｙ電極の非選択電圧となるＶＭ、Ｘ電極の駆動電圧となるＶｘ０〜Ｖｘ４である。ＶＭは、パネルに加える電圧の中央電位となるものであり、ＶＨ−ＶＭ＝ＶＭ−ＶＬ、Ｖｘ０−Ｖｘ１＝Ｖｘ１−Ｖｘ２＝Ｖｘ２−Ｖｘ３＝Ｖｘ３−Ｖｘ４の関係が成り立つ。またＸ電極側の中央電位Ｖｘ２はＶＭと同電位である。例えば１／２４０デューティ相当のパネルではＶＨ−ＶＬは２５Ｖ程度、Ｖｘ０−Ｖｘ１は１．６Ｖ程度となる。

　液晶表示装置に外部から入力される電圧は、ＧＮＤを基準電位（０Ｖ）として、ドライバＩＣのロジック部のためのＶＣＣと、液晶パネル駆動電圧を作るためのＶＥＥ（＝ＶＨ−ＶＬ）であり、前述したようにＶＥＥはＶＣＣに比べてかなり高電圧である。なお図４９においてＶＤＤｙとＶＳＳｙはＹドライバのロジック部の電圧であり、ＶＣＣとＧＮＤがそのまま結線される。またＶＤＤｘとＶＳＳｘはＸドライバのロジック部の電圧であり、ＧＮＤ＝０ＶとしてＶＤＤｘ−ＶＳＳｘ＝ＶＣＣである。Ｘドライバに必要な耐圧はＶｘ０−Ｖｘ４であり、例えば１／２４０デューティ相当のパネルでは７Ｖ程度で済む。ＶＨとＶＬには各々ＶＥＥとＧＮＤをそのまま用いる。Ｖｘ０〜Ｖｘ４とＶＳＳＸは、ＶＥＥ−ＧＮＤ間を抵抗Ｒ１〜Ｒ６で分割した電圧をオペアンプＯＰ１〜ＯＰ６で低インピーダンス変換したものを用いる。またＶＤＤｘ−ＶＳＳｘ＝ＶＣＣの関係を成り立たせるために、Ｒ７＝Ｒ８かつＲ９＝Ｒ１０となるようにＲ７〜Ｒ１０の抵抗値を設定している。ＯＰ１〜ＯＰ６はＶＥＥ系の電圧で動作し、ＶＣＣはパネル駆動電圧自体の形成には直接関与していない。

　以下、図４９に示す電源回路を用いた場合の消費電力について述べる。Ｙ電極に非選択時に加えられる電圧はＶＭであり、Ｘ電極に加えられる電圧はＶｘ０〜Ｖｘ４である。前述した１ライン線順次駆動の場合と同様に、液晶パネル自体の消費電流の大部分は、Ｘ電極と非選択状態のＹ電極との間で流れる充放電電流である。パネルの充放電電流Ｉｐｎによる消費電力は、ＧＮＤ＝０ＶとしてＩｐｎ×ＶＥＥとなる。しかしながら、前述したように、Ｖｘ０〜Ｖｘ４とＶＭとの電圧差はＶＥＥ−ＧＮＤ間の電圧差に比べてかなり小さい。従って、Ｉｐｎの有効利用率は極めて低く、大部分がオペアンプの中を移動してＧＮＤへ至る経路で単に熱損失となってオペアンプを発熱させるだけとなる。

　更に、Ｘドライバのロジック部等での消費電流をＩＸＤとすると、これによる消費電力がＩＸＤ×ＶＣＣではなくＩＸＤ×ＶＥＥとなる。ＩＸＤ×（ＶＥＥ−ＶＣＣ）の部分はやはりオペアンプの中を移動してＧＮＤへ至る経路で単に熱損失となってオペアンプを発熱させるだけとなっている。複数ライン同時選択法によればＸドライバの動作電圧幅を小さくできるが、この背景技術ではこの利点を消費電力低減に全く活用できていない。

　第３の背景技術として、２端子型非線形スイッチング素子を用いた液晶表示装置の電源回路について説明する。このような液晶表示装置の駆動方法は、特公平５−３４６５５に記載されており、また、この場合に用いられる電源回路としては、特公平５−４６９５４やＵＳＰ５，１０１，１１６に記載されたものがある。以下、図５０（ＵＳＰ５，１０１，１１６のＦｉｇ．１Ａに記載される駆動電圧波形を転記）及び図５１（同Ｆｉｇ．２Ｂに記載される回路を転記）を用いて、この電源回路の動作と構成を説明する。図５０においてＴＰｙ（ｙ＝１，２，…，ｎ）はＹ電極を駆動する電圧波形であり、ＶＤ２は正側の選択電圧、ＶＳ２は負側の選択電圧、ＶＭ^＋はＶＤ２を選択した後の非選択電圧、ＶＭ⁻はＶＳ２を選択した後の非選択電圧である。ＶＤ２−ＶＳ２は約４０Ｖ程度であり、ほぼ、ＶＤ２−ＶＭ^＋＝ＶＭ⁻−ＶＳ２の関係が成り立つ。すなわち、ＶＤ２とＶＳ２の中央電圧をＶＣとすれば、ＶＤ２とＶＳ２はＶＣに対して互いにほぼ対称であり、ＶＭ^＋とＶＭ⁻もＶＣに対して互いにほぼ対称である。

　ＶＭ^＋−ＶＭ⁻はＶＤ２−ＶＳ２に比べてかなり小さい。また、前述したＭＬＳ駆動では正側と負側の選択電圧の両方が常時必要である。これに対して、２端子型非線形スイッチング素子を用いた液晶表示装置においては、ある時点で必要な選択電圧はＶＤ２かＶＳ２の一方のみであり、同一タイミングにおいて両方の選択電圧が必要となることは無い。図５１は、この点に着目し、Ｙドライバの耐圧がＶＤ２−ＶＳ２の約半分で済むように工夫した回路の例である。ＶＤ２が必要なタイミングではトランジスタ２５０をオン、トランジスタ２５２をオフさせる。これにより、ＶＤ（ｔ）はＶＭ^＋より高い電圧であるＶＤ２となり、ＶＳ（ｔ）は容量結合によりＶＳ２より高い電圧であるＶＳ１となる。ＶＳ２が必要なタイミングではトランジスタ２５２をオン、トランジスタ２５０をオフさせる。これにより、ＶＳ（ｔ）はＶＭ⁻より低い電圧であるＶＳ２となり、ＶＤ（ｔ）は容量結合によりＶＤ２より低い電圧であるＶＤ１となる。同一タイミングにおいて選択電圧が正側か負側のどちらか一方だけを与えればよい場合には、このようにＹドライバに加える電源電圧を揺さぶることにより、Ｙドライバの耐圧をＶＤ２−ＶＳ２の約半分で済ませることが可能である。以下、電源電圧をこのように揺さぶる駆動方式を揺さぶり電源方式と表す。現在はこの揺さぶり電源方式が、２端子型非線形スイッチング素子を用いた液晶パネルでは主流となっている。

　揺さぶり電源方式は上述のようにＹドライバの耐圧がＶＤ２−ＶＳ２の約半分で済むという長所はあるが、それにもかかわらず、液晶表示装置の消費電力を極端に増加させるという欠点がある。消費電力が増加する原因の一つは、Ｙドライバに寄生する全ての容量が揺さぶられる電圧幅で充放電するためと、揺さぶられるタイミングにおいてＹドライバ内でショート的に電流が流れるためである。もう一つの原因は、電源回路自体の消費電力が大きいためであり、電源回路自体の消費電力を減らす良い方法が無いためである。

　以上をまとめれば、図４８、図４９のような構成の電源回路には次のような問題点があった。
（１）パネルの充放電電流を供給する際の無効消費電力が大きい。
（２）Ｘドライバのロジック部での消費電流も高電圧のＶＥＥから供給されるため、更に消費電力が増大する。
（３）オペアンプの電源として高電圧のＶＥＥを用いるため、ＶＥＥからＧＮＤに定常的に流れるオペアンプのアイドリング電流による消費電力が大きい。
（４）電源回路に用いるオペアンプとして、高価格の低電力高耐圧オペアンプを用いなければならない。

　また図５１の構成の電源回路・駆動方式においても消費電力を低減できない。

　本発明は以上のような課題を解決するもので、その目的とするところは、低消費電力で安価な電源回路、液晶表示装置、電子機器を提供することにある。

　上記課題を解決するために本発明は、入力電源電圧が与えられ、表示素子を駆動するための第１〜第Ｎ（Ｎ≧４）電位を供給する電源回路であって、前記入力電源電圧に含まれる高電位側の第１入力電位を、前記第１〜第Ｎ電位の中の第Ｇ（１＜Ｇ＜Ｎ）電位として供給する手段と、前記入力電源電圧に含まれる低電位側の第２入力電位を、前記第１〜第Ｎ電位の中の第Ｊ（１＜Ｊ＜Ｎ）電位として供給する手段と、所与のクロックに基づきチャージ・ポンプ動作を行い、高電位側の前記第１電位を直接に又は調整手段を介して供給するチャージ・ポンプ回路と、所与のクロックに基づきチャージ・ポンプ動作を行い、低電位側の前記第Ｎ電位を直接に又は調整手段を介して供給するチャージ・ポンプ回路とを含むことを特徴とする。

　液晶等の表示素子を駆動する場合、一般的に、高電位側の第１電位、低電位側の第Ｎ電位により供給しなければならない消費電流は少く、中間電位である第Ｇ電位、第Ｊ電位により供給しなければならない消費電流は多い。そして本発明によれば、第１、第Ｎ電位は、出力能力は低いが高効率のチャージ・ポンプ回路により供給され、第Ｇ、第Ｊ電位は、出力能力の高い入力電源電圧により供給される。この結果、本発明によれば、表示品質の維持と低消費電力化とを両立することが可能となり、低消費電力化を目指す液晶表示装置に最適の電源回路を提供できる。

　また本発明は、前記第１〜第Ｎ電位の中の前記第１、第Ｇ、第Ｊ、第Ｎ電位以外の電位を、所与のクロックに基づきチャージ・ポンプ動作するチャージ・ポンプ回路あるいは所与のオペアンプにより供給することを特徴とする。

　第１、第Ｇ、第Ｊ、第Ｎ電位以外の電位を、全てチャージ・ポンプ回路により供給すれば、更なる低消費電力化を図れる。一方、これらの電位の供給に、出力能力の高いオペアンプを用いたとしても、本発明では、オペアンプの動作電圧を低くできるため、消費電力はそれほど悪化しないという利点がある。

　また本発明は、前記第１〜第Ｎ電位を、前記第１入力電位、前記第２入力電位、該第１、第２入力電位の中点電位、並びに該第１、第２入力電位と異なる電位を発生した場合の該発生電位と該第１又は第２入力電位との中点電位のいずれかに対して対称に形成することを特徴とする。

　即ち本発明によれば、第１〜第Ｎ電位を、第１入力電位に対して対称に、あるいは第２入力電位に対して対称に、あるいは第１、第２入力電位の中点電位に対して対称に、あるいは発生電位と第１又は第２入力電位との中点電位に対して対称に形成することができる。

　また本発明は、前記第１、第２入力電位のいずれかに基づき該第１、第２入力電位と異なる電位を発生し、該発生電位を前記第Ｇ、第Ｊ電位のいずれかとすることを特徴とする。

　例えば第１、第２入力電位の電位差に比べて、必要とされる第Ｇ、第Ｊ電位の電位差が大きい場合を考える。この場合に、本発明によれば、例えば第１入力電位から、より高い電位を発生することで、所望の電位差を持つ第Ｇ、第Ｊ電位を得ることができる。これによりロジック電圧の低電圧化等が可能となる。

　また本発明は、入力電源電圧が与えられ、表示素子を駆動するための第１〜第Ｎ（Ｎ≧４）電位を供給する電源回路であって、所与のクロックに基づきＫ倍（Ｋ≧２）昇圧のチャージ・ポンプ動作を行い、前記第１〜第Ｎ電位のいずれかを直接に又は調整手段を介して供給するチャージ・ポンプ回路と、所与のクロックに基づきＬ／Ｍ倍（但しＬ／Ｍは整数でない）降圧又はＭ／Ｌ倍昇圧のチャージ・ポンプ動作を行い、前記第１〜第Ｎ電位のいずれかを直接に又は調整手段を介して供給するチャージ・ポンプ回路とを含むことを特徴とする。

　本発明によれば、例えば６倍昇圧回路と１／３倍降圧回路とが混在するような電源回路を実現できる。これにより、表示素子の駆動に必要とされる種々の電圧群を、低消費電力で供給することが可能となる。

　また本発明は、入力電源電圧が与えられ、表示素子を駆動するための第１〜第Ｎ（Ｎ≧４）電位を供給する電源回路であって、周期的に発生するパルスを含むパルス状クロックにより生成されたクロックに基づきチャージ・ポンプ動作を行い、前記第１〜第Ｎ電位のいずれかを直接に又は調整手段を介して供給するチャージ・ポンプ回路と、前記チャージ・ポンプ回路が含むポンピング・コンデンサの充電及びポンピングコンデンサによるバックアップ・コンデンサの充電を、前記パルス状クロックの前記パルスの発生期間において停止させる手段とを含むことを特徴とする。

　本発明によれば、パルス状クロックのパルス発生期間では、ポンピング・コンデンサ、バックアップ・コンデンサの充電が停止され、これにより遷移タイミングでの電荷の逃げが防止される。なおパルス状のクロックとしては、ドライバＩＣに用いられるラッチパルス等が最適である。

　また本発明は、入力電源電圧が与えられ、表示素子を駆動するための第１〜第Ｎ（Ｎ≧４）電位を供給する電源回路であって、所与のクロックに基づきチャージ・ポンプ動作を行い、高電位側の前記第１電位と低電位側の前記第Ｎ電位のいずれかを、直接に又は調整手段を介して供給するチャージ・ポンプ回路と、複数のポンピング・コンデンサによりバックアップ・コンデンサを交互に充電するチャージ・ポンプ動作を所与のクロックに基づき行い、前記第１〜第Ｎ電位の中の第Ｉ電位（１＜Ｉ＜Ｎ）を直接に又は調整手段を介して供給するチャージ・ポンプ回路とを含むことを特徴とする。

　本発明によれば、複数のポンピング・コンデンサによりバックアップコンデンサが交互に充電されるため、チャージ・ポンプ回路の出力能力を高めることができる。特に、供給しなければならない消費電流が一般的に多い中間電位の第Ｉ電位を、この出力能力の高いチャージ・ポンプ回路で発生することで、表示特性等を効果的に向上できる。

　また本発明は、入力電源電圧が与えられ、表示素子を駆動するための第１〜第Ｎ（Ｎ≧４）電位を供給する電源回路であって、所与のクロックに基づきチャージ・ポンプ動作を行い、前記第１〜第Ｎ電位のいずれかを直接に又は調整手段を介して供給するチャージ・ポンプ回路と、前記チャージ・ポンプ回路が含むポンピング・コンデンサの充電及びポンピングコンデンサによるバックアップ・コンデンサの充電を、前記表示素子の駆動における１水平走査期間毎に行わせる手段とを含むことを特徴とする。

　本発明よれば、１水平期間毎にチャージ・ポンプ動作を完了させることができ、これにより表示ムラの発生等を効果的に防止できる。

　また本発明は、前記チャージ・ポンプ回路が、複数のポンピング・コンデンサによりバックアップ・コンデンサを１水平期間毎に交互に充電するチャージ・ポンプ動作を行うことを特徴とする。

　このように複数のポンピング・コンデンサで１水平期間毎に交互にバックアップ・コンデンサを充電することで、１水平期間毎にチャージ・ポンプ動作を完了させることが可能となる。

　また本発明は、入力電源電圧が与えられ、表示素子を駆動するための第１〜第Ｎ（Ｎ≧４）電位を供給する電源回路であって、所与のクロックに基づきＫ倍（Ｋ≧２）昇圧又はＬ／Ｍ倍（但しＬ／Ｍは整数でない）降圧又はＭ／Ｌ倍昇圧のチャージ・ポンプ動作を行い、前記第１〜第Ｎ電位のいずれかを直接に又は調整手段を介して供給するチャージ・ポンプ回路と、前記チャージ・ポンプ回路の昇圧倍率又は降圧倍率を変更する手段とを含むことを特徴とする。

　本発明によれば、チャージ・ポンプ回路が行う昇圧又は降圧の倍率を変更でき、例えば６倍昇圧回路を５倍昇圧回路に変更すること等が可能となる。例えば表示素子の特性、入力電源電圧の値に応じて昇圧倍率等を変更することで、必要となる種々の駆動電圧群を形成することが可能となる。なお、昇圧、降圧倍率の変更は、外部端子等を用いても行えるようにしておくことが望ましい。

　また本発明は、入力電源電圧が与えられ、表示素子を駆動するための第１〜第Ｎ（Ｎ≧４）電位を供給する電源回路であって、所与のクロックに基づきチャージ・ポンプ動作を行い、高電位側の前記第１電位又は低電位側の前記第Ｎ電位を直接に又は調整手段を介して供給するチャージ・ポンプ回路と、前記入力電源電圧の投入後の所与の期間、前記チャージ・ポンプ回路による前記第１電位又は前記第Ｎ電位の供給を停止する手段とを含むことを特徴とする。

　本発明によれば、入力電源電圧の投入後、所与の期間が経過し、制御回路等が正常に動作した後に、第１又は第Ｎ電位の供給を開始させることが可能となる。これによりシステムの正常な立ち上げが可能となる。

　また本発明は、入力電源電圧が与えられ、表示素子を駆動するための第１〜第Ｎ（Ｎ≧４）電位を供給する電源回路であって、前記入力電源電圧に含まれる高電位側の第１入力電位を、前記第１〜第Ｎ電位の中の第Ｇ（１＜Ｇ＜Ｎ）電位として供給する手段と、前記入力電源電圧に含まれる低電位側の第２入力電位を、前記第１〜第Ｎ電位の中の第Ｊ（１＜Ｊ＜Ｎ）電位として供給する手段と、前記入力電源電圧に含まれ前記第１、第２入力電位よりも高電位側又は低電位側の第３入力電位を、高電位側の前記第１電位と低電位側の前記第Ｎ電位のいずれかとして供給する手段と、所与のクロックに基づきチャージ・ポンプ動作を行い、前記第１、第Ｎ電位のいずれかを直接に又は調整手段を介して供給するチャージ・ポンプ回路と、所与のクロックに基づきチャージ・ポンプ動作を行い、前記第Ｇ、第Ｊ電位よりも高電位側又は低電位側の第Ｆ電位（１＜Ｆ＜Ｎ）を、直接に又は調整手段を介して供給するチャージ・ポンプ回路とを含み、前記第１〜第Ｎ電位の中の前記第１、第Ｆ、第Ｇ、第Ｊ、第Ｎ電位以外の電位を、所与のクロックに基づきチャージ・ポンプ動作するチャージ・ポンプ回路により供給することを特徴とする。

　本発明によれば、必要とされる消費電流に見合った出力能力を有する回路及び手段により第１〜第Ｎ電位の供給が可能となり、表示品質の維持と低消費電力化とを両立できる。

　また本発明は、入力電源電圧が与えられ、表示素子を駆動するための第１〜第Ｎ（Ｎ≧４）電位を供給する電源回路であって、所与のクロックに基づきチャージ・ポンプ動作を行い、前記第１〜第Ｎ電位のいずれかを直接に又は調整手段を介して供給するチャージ・ポンプ回路と、前記入力電源電圧の供給停止、前記所与のクロックの供給停止あるいは表示オフ制御信号の入力の少なくとも１つがなされた場合に、前記第１、第Ｎ電位の少なくとも一方により電圧が供給される回路部分の残留電荷を放電させる手段とを含むことを特徴とする。

　本発明によれば、表示素子に高電圧が印加され続ける等の事態が防止され、信頼性の向上等を図ることができる。

　また本発明は、前記チャージ・ポンプ回路の所与のクロックを停止する手段を含むことを特徴とする。

　本発明によれば、ごくわずかな素子数の増加だけで表示オフ制御が可能となり、表示オフ時の消費電流をほぼ零まで低減できる。

　また本発明に係る液晶表示装置は、上記のいずれかの電源回路と、複数のデータ線電極と複数の走査線電極により駆動される液晶層を含む液晶パネルと、前記電源回路により供給される電位に基づいて前記データ線電極を駆動するデータ線ドライバと、前記電源回路により供給される電位に基づいて前記走査線電極を駆動する走査線ドライバとを含むことを特徴とする。

　本発明によれば、電源回路自体の消費電力のみならず、液晶表示装置の消費電力も低減でき、携帯用電子機器等に最適な液晶表示装置を提供できる。

　また本発明に係る液晶表示装置は、前記電源回路が、前記入力電源電圧に含まれる高電位側の第１入力電位、低電位側の第２入力電位を、前記第１〜第Ｎ電位のいずれかとして供給する手段と、所与のクロックに基づきチャージ・ポンプ動作を行い、前記第１〜第Ｎ電位のいずれかを直接に又は調整手段を介して供給するチャージ・ポンプ回路とを含み、前記第１、第２入力電位を、前記データ線ドライバ及び走査線ドライバの少なくとも一方のロジック部の電源電圧として使用することを特徴とする。

　本発明によれば、第１、第２入力電位が、第１〜第Ｎ電位のいずれかとして使用されると共に、データ線ドライバ又は走査線ドライバのロジック部の電源電圧としても使用される。これにより、データ線ドライバ等のロジック部のために電源電圧を別に与える必要がなくなり、装置の使用者の利便性を図ることができる。また装置の更なる低消費電力化も図れる。

　また本発明は、前記電源回路が、所与のクロックに基づきチャージ・ポンプ動作により前記第１、第２入力電位と異なる電位を発生し、該発生電位を前記第１〜第Ｎ電位のいずれかとして供給するチャージ・ポンプ回路を含むことを特徴とする。

　本発明によれば、例えばロジック部の電源電圧と、液晶駆動に使用する第Ｇ、第Ｊ電位（１＜Ｇ、Ｊ＜Ｎ）の電位差が異なる場合に、チャージ・ポンプ回路によりこれらが同一となるように調整することが可能となる。これにより、第１、第２入力電位をドライバのロジック部の電源電圧として使用することが、より容易になる。

　また本発明に係る液晶表示装置は、前記電源回路が、前記データ線ドライバ用のラッチパルス又は前記走査線ドライバ用のシフトクロックにより生成されたクロックに基づきチャージ・ポンプ動作を行い、前記第１〜第Ｎ電位のいずれかを直接に又は調整手段を介して供給するチャージ・ポンプ回路を含むことを特徴とする。

　ラッチパルス、シフトクロックは、周期的に発生するパルスを含むパルス状のクロックであり、チャージ・ポンプ回路のクロックを生成するものとして最適である。従ってこれらを使用することで、液晶表示装置の表示品質の維持と、低消費電力とを両立できる。

　また本発明に係る電子機器は、前記液晶表示装置を含むことを特徴とする。

　本発明によれば、液晶表示装置のみならず、これを含む電子機器の低消費電力化を図ることができる。これにより携帯用情報機器等の電子機器の電池寿命を延ばすこと等が可能となる。

　以下、本発明の実施例を図面に基づいて説明する。なお、特に記さないかぎり便宜上ＧＮＤの電位を０Ｖとして説明を進める。

　図１に実施例１の電源回路のブロック図を示す。この電源回路は図４９の電源回路と同一の出力電圧を発生する機能を持つ。

　この電源回路の入力電源電圧は、Ｖｃｃ（第１入力電位）、ＧＮＤ（第２入力電位）のみであり単一電源入力となっている。また水平走査期間毎に発生するパルスから成るラッチパルスＬＰが入力される。クロック形成回路１は、ＬＰに基づき、チャージ・ポンプ回路に必要な、タイミングの異なるいくつかのクロック信号を形成するものであり、Ｖｃｃ及びＧＮＤを電源としている。負方向６倍昇圧回路２は、Ｖｃｃを基準にＧＮＤを負方向へ６倍昇圧した電圧ＶＥＥをチャージ・ポンプ動作により発生する。Ｖｃｃが３．３Ｖの時、ＶＥＥは−１６．５Ｖになる。コントラスト調整回路３は、最適コントラストとなる選択電圧ＶＬをＶＥＥに基づき発生する。このＶＬはＹ電極の負側選択電圧となる。２倍昇圧回路４は、ＶＬを基準にＧＮＤを２倍昇圧した正側の選択電圧ＶＨをチャージ・ポンプ動作により発生する。負方向２倍昇圧回路５は、Ｖｃｃを基準にＧＮＤを負方向へ２倍昇圧した電圧である−Ｖ３をチャージ・ポンプ動作により発生する。１／２降圧回路６、７は、Ｖｃｃ−ＧＮＤ間を２等分した電圧であるＶ２、ＧＮＤ−（−Ｖ３）間を２等分した電圧である−Ｖ２をチャージ・ポンプ動作により発生する。中央電位ＶＣにはＧＮＤをそのまま用いる。またＧＮＤに対して−Ｖ３と対称な電位であるＶ３には、Ｖｃｃをそのまま用いる。以上で液晶パネルを駆動する電圧は形成できた。この電源回路では、出力される電圧ＶＨ、Ｖ３、Ｖ２、ＶＣ、−Ｖ２、−Ｖ３、ＶＬは、ＧＮＤ（第２入力電位）に対して対称となる。なお回路８は、ＶＬよりＶｃｃだけ高い電圧を形成し、これをＹドライバのロジック電圧ＶＤＤｙとして供給するものである。ＶＤＤｙ自体はパネルには直接加えられることがないため、電圧の対称性の対象外である。

　以上説明した本実施例は、次のような構成上の特徴を有している。

　（１）本実施例では、入力電源電圧に含まれる高電位側の第１入力電位Ｖｃｃ、低電位側の第２入力電位ＧＮＤを、第１〜第Ｎ電位（Ｎ≧４）の中の第Ｇ電位Ｖ３、第Ｊ電位ＶＣとしてそのまま用いている。また所与のクロックに基づきチャージ・ポンプ動作を行い、高電位側の第１電位ＶＨ、低電位側の第Ｎ電位ＶＬを、直接に又は調整手段（コントラスト調整回路３）を介して供給する２倍昇圧回路４、負方向６倍昇圧回路２を含んでいる。

　背景技術において説明したように、液晶パネル自体の消費電流は、Ｙ電極の非選択電圧ＶＣと、Ｘ電極の駆動電圧Ｖ３、Ｖ２、−Ｖ２、−Ｖ３との間で流れるものが大部分である。例えば１／２４０デューティの場合、選択状態のＹ電極は４ラインのみであるのに対して残りの２３６ラインは全て非選択状態だからである。本実施例はこの点に着目し、第１電位ＶＨ、第Ｎ電位ＶＬを、出力能力（電流供給能力）は低いが高効率のチャージ・ポンプ回路で供給すると共に、中間電位である第Ｇ電位Ｖ３、第Ｊ電位ＶＣには出力能力の高い入力電源電圧Ｖｃｃ、ＧＮＤを接続している。このようにすることで、表示品質の維持と低消費電力化とを両立できる。一方、図４９の電源回路は、全ての電流が第１電位ＶＥＥ、第Ｎ電位ＧＮＤ間を流れる構成となっているため、ＶＥＥを形成する回路は出力能力の高いものでなければならない。従って、ＶＥＥをチャージ・ポンプ回路で供給することがほとんど不可能であり、表示品質の維持と低消費電力化とを両立できない。

　（２）本実施例では、第１〜第Ｎ電位の中の前記第１、第Ｇ、第Ｊ、第Ｎ電位以外の電位Ｖ２、−Ｖ２、−Ｖ３を、所与のクロックに基づきチャージ・ポンプ動作する１／２降圧回路６、７、負方向２倍昇圧回路５により供給している。このようにＶ２、−Ｖ２、−Ｖ３もチャージ・ポンプ回路により供給することで、更なる低消費電力化を図れる。しかも本実施例によればチャージ・ポンプ動作に必要なクロックをチャージ・ポンプ回路間で共有できるため、制御が容易であり、回路規模の増大も最小限に抑えることができる。

　なお図２に、Ｖ２、−Ｖ２をオペアンプＯＰ１、ＯＰ２により供給する場合のブロック図を示す。Ｒ１、Ｒ３は、Ｖ３、ＶＣ（ＧＮＤ）間を電圧分割するためのブリーダ抵抗、Ｒ２、Ｒ４は、ＶＣ、−Ｖ３間を電圧分割するためのブリーダ抵抗である。またＯＰ１、ＯＰ２は、ブリーダ抵抗により分割された電圧を低インピーダンスで出力するためのオペアンプである。またＲ１１、Ｒ１２は、ＯＰ１、ＯＰ２の出力電流を制限して動作の安定化を図るともにその消費電力を減らすための抵抗であり、Ｃ１〜Ｃ４はＶ２、−Ｖ２の変動を抑えるための平滑コンデンサである。ＯＰ１はＶ３、ＶＣを電源として、ＯＰ２はＶＣ、−Ｖ３を電源として動作する。Ｃ１はＶ３、ＶＣ間に、Ｃ４はＶＣ、−Ｖ３間に配置してもよい。このようにＶ２、−Ｖ２をオペアンプＯＰ１、ＯＰ２により供給しても、ＯＰ１、ＯＰ２は、図４９の電源回路と異なり、小さい電源電圧で動作するため、この部分の消費電力を許容範囲内に抑えることができる。

　（３）また本実施例は、所与のクロックに基づきＫ倍（Ｋ≧２）昇圧のチャージ・ポンプ動作を行い、第１〜第Ｎ電位のいずれかを直接に又は調整手段（コントラスト調整回路３）を介して供給する負方向６倍昇圧回路２、２倍昇圧回路４、負方向２倍昇圧回路５と、所与のクロックに基づきＬ／Ｍ倍（但しＬ／Ｍは整数でない）降圧又はＭ／Ｌ倍のチャージ・ポンプ動作を行い、第１〜第Ｎ電位のいずれかを直接に又は調整手段を介して供給する１／２降圧回路６、７とを含む。このように本実施例では、Ｋ倍昇圧を行うチャージ・ポンプ回路と、Ｌ／Ｍ倍降圧等を行うチャージ・ポンプ回路とを混在させている。これにより、単一入力電源（Ｖｃｃ、ＧＮＤ）から種々の電圧を低消費電力で供給することが可能となる。

　次にコントラスト調整回路３について図３を用いて説明する。コントラスト調整回路３は、ＧＮＤ−ＶＥＥ間に直列接続で挿入された固定抵抗Ｒｆｉｘ及び可変抵抗Ｒｖｏｌと、バイポーラ・トランジスタＴｒと、コンデンサＣＶＬとを含む。本実施例の電源回路で駆動する液晶表示装置においては、出力電圧ＶＬを流れる電流が小さいため、Ｔｒのベース電流も小さくて済む。その結果、ＲｆｉｘやＲｖｏｌは５００ＫΩ〜１ＭΩと高抵抗でよく、この抵抗による消費電力を０．２ｍＷ〜０．４ｍＷ程度に抑えることができる。

　なお図１ではコントラスト調整回路３をＶＬ側にのみ設けたが、ＶＨ側のみに設けたり、ＶＨ側とＶＬ側の両方に設けてもかまわない。図１では、一方側にのみコントラスト調整回路３を設け、コントラスト調整回路３で得た電圧ＶＬに基づいて２倍昇圧回路４によりＶＨを生成している。この構成では、コントラスト調整回路３によりＶＬを調整することで、ＶＨも自動的に調整できるという利点がある。一方、ＶＨ、ＶＬの両側にコントラスト調整回路３を設ける構成によると、ＶＨ、ＶＬを独立に調整できるという利点がある。ＭＩＭ等の非線形スイッチング素子は、電圧を印加する方向によって電流の流し易さが異なるというの特性を有している。従って、ＭＩＭ等を用いた液晶表示装置では、｜ＶＨ｜を｜ＶＬ｜に対して０．５Ｖ程度低くすることが好ましい場合がある。従って、このような場合には、コントラスト調整回路をＶＨ側と、ＶＬ側の両方に設けることが望ましい。具体的には、ＶＨ側のコントラスト調整回路にダイオード等を含ませ、このダイオードの順方向電圧を利用してＶＨを降圧すればよい。

　また図１では、７レベルの電圧を得るために１／２降圧回路６、７を設けたが、所望の電圧が５レベルの場合には、１／２降圧回路６、７を省略すればよい。

　以上の構成の本実施例によれば、以下に述べる理由により、４ライン同時選択法で駆動される液晶表示装置の低消費電力化が可能となる。

　第一の理由は、パネルの充放電電流による消費電力が究極的にまで低減するからである。パネル電流の大部分を占める充放電電流、即ちＸ電極と非選択状態のＹ電極との間で流れる充放電電流について考える。Ｘ電極の電圧Ｖ３、−Ｖ３、Ｖ２、−Ｖ２と、Ｙ電極の電圧ＶＣとの間で流れる充放電電流を各々ＩＰ３、ＩＭ３、ＩＰ２、ＩＭ２とする。するとＩＰ３による消費電力はＶｃｃ×ＩＰ３となる。またチャージ・ポンプ回路は極めて高効率であるから、ＩＭ３による消費電力もほぼＶｃｃ×ＩＭ３となり、ＩＰ２、ＩＭ２による消費電力も各々ほぼ（１／２）×Ｖｃｃ×ＩＰ２、（１／２）×Ｖｃｃ×ＩＭ２となる。一方、図４９の背景例では、高電圧をＶＥＥとすると、これら各電流による消費電力はＶＥＥ×ＩＰ３、ＶＥＥ×ＩＭ３、ＶＥＥ×ＩＰ２、ＶＥＥ×ＩＭ２となる。ＶＥＥは２５Ｖ程度であり、Ｖｃｃは３．３Ｖ程度であるから、ＩＰ３、ＩＭ３による消費電力は背景例の１／７以下となり、ＩＰ２、ＩＭ２による消費電力は１／１４以下となる。

　次に、Ｘ電極と選択状態のＹ電極との間で流れる充放電電流について考える。Ｙ電極の電圧ＶＨ、ＶＬとＸ電極との間で流れる充放電電流を各々ＩＶＨ、ＩＶＬとする。すると、やはり、チャージ・ポンプ回路の高効率性から、ＩＶＨ、ＩＶＬによる消費電力は各々ほぼ５×Ｖｃｃ×ＩＶＨ、５×Ｖｃｃ×ＩＶＬとなり、背景例の消費電力よりも小さくなる。

　第二の理由は高速で動作し消費電流の大きいＸドライバのロジック部での消費電力が低減するからである。前述したように、背景例の電源回路では、Ｘドライバのロジック部での消費電流が高電圧ＶＥＥから供給されているため、消費電力がＶＥＥ×消費電流となる。これに対して、本実施例では消費電力がＶｃｃ×消費電流となり、背景例の１／７以下となる。

　第三の理由は高電圧ＶＥＥを形成する昇圧回路の消費電力が小さいからである。一般に、チャージ・ポンプ式の昇圧回路は昇圧能力が小さく、大きな電流を取り出すと出力電圧が低下してしまう。背景例の電源回路で駆動する液晶表示装置では、高電圧系の電流が大きいため、ＶＥＥを形成するのにチャージ・ポンプ式の昇圧回路では能力不足である。従って背景例では、コイルに流す電流を断続する時に発生する高電圧を整流して高電圧ＶＥＥを形成するスイッチング・レギュレータ方式のＤＣ−ＤＣコンバータが用いられる。スイッチング・レギュレータ方式のＤＣ−ＤＣコンバータの効率は５Ｖ入力のもので通常８０％程度、３．３Ｖ入力のものでは６０％程度と極めて低い。このため、ＶＥＥを形成する昇圧回路まで含めると、背景例の電源回路で駆動する液晶表示装置の消費電力は大変大きい。これに対し本実施例の電源回路で駆動する液晶表示装置は高電圧系の電流が小さい。従って、高電圧ＶＥＥは、出力能力は小さいが高効率のチャージ・ポンプ式昇圧回路で供給でき、ＶＥＥを形成する昇圧回路まで含めた消費電力を大きく低減できる。

　以上が本実施例の電源回路により液晶表示装置の低消費電力化が可能となる理由である。実際に図１の方式の電源回路でドット数が６４０×４８０、ドットピッチが０．２ｍｍの２画面駆動の液晶表示装置を駆動してみたところ、典型的な消費電力が１２ｍＷ程度という期待通りの値であった。

　なお本実施例の電源回路をＩＣ化する場合、ＶＬの形成は、前述したバイポーラ・トランジスタによる回路を外付けする方式ではなく、オペアンプ形式のレギュレータをＩＣに内蔵させることでも可能である。また、ＩＣの耐圧を下げるために、ＶＨ形成用の２倍昇圧回路４を構成する素子のうち、ＶＨ−ＧＮＤをスイッチングするトランジスタを外付けとし、それ以外を１チップにまとめることも実用的な手段である。

　本実施例の電源回路では、その構成のほとんどをチャージ・ポンプ回路で形成しているため、コンデンサを多く必要とする印象を与える。しかしながら実際には、チャージ・ポンプ回路に含まれるバックアップ・コンデンサの一部を省略したり、０．１μＦ程度の小さな容量値のもので済ませることが可能である。これは、液晶パネル自体が持つ容量が、バックアップ・コンデンサとして働くためと考えられる。

　実施例２は、図１のクロック形成回路１に関する実施例であり、図４にその構成の一例を、図５にその動作を説明するためのタイミングチャートを示す。この回路全体はＶｃｃ−ＧＮＤ系で動作する。また基本クロック信号として、水平走査期間（１Ｈ）毎に発生するパルスを含むラッチパルスＬＰを使用する。Ｄタイプ・フリップフロップＤＦは、／Ｑ出力が書き込みデータ入力Ｄに接続されており、これによりＬＰの立ち上がりエッジでトグル動作をする。ノア回路Ｎｏｒ１、Ｎｏｒ２は、２相のクロック信号Ａ、Ｂを形成するためのものであり、インバータ回路Ｉｎｖ１、Ｉｎｖ２、Ｉｎｖ３は、各々、Ａ、Ｂ、／Ｄｏｆｆの逆相の信号／Ａ、／Ｂ、Ｄｏｆｆを形成するためのものである。

　（１）パルス状クロック
　本実施例では、周期的に発生するパルス（図５のＰ１、Ｐ２等）を含むパルス状クロックＬＰにより生成されたクロックに基づき、チャージ・ポンプ回路（図１の負方向６倍昇圧回路２等）にチャージ・ポンプ動作を行わせている。そしてチャージ・ポンプ回路が含むポンピング・コンデンサの充電、及びポンピングコンデンサによるバックアップ・コンデンサの充電を、パルス状クロックＬＰのパルスの発生期間において停止させている。即ち、図５のＴｐに示すように、ＬＰのパルスの発生期間（ＬＰがハイレベルの期間）は、信号Ａも信号Ｂもロウレベルになるようにしている。信号Ａ、Ｂがロウレベルになると、チャージ・ポンプ回路を形成するスイッチ群（トランジスタ群）は全てオフになり、これにより、遷移タイミングでの電荷の逃げを防止できる。

　但し、この遷移タイミングでのスイッチ群のオフ時間が長すぎると（Ｔｐの期間が長すぎると）、逆にポンピング・コンデンサ、バックアップ・コンデンサを充電する時間が短くなるため、必要な電圧が得られなくなる。ＬＰは、パルス幅が通常１００ｎｓ〜３００ｎｓ程度、周期が数十μｓ〜１００μｓ程度のパルス状クロックであるため、この回路の基本クロックとして好都合である。また、パネルの充放電は１水平走査（１Ｈ）周期で起こるため、ＬＰを用いて１Ｈ周期でパネルの駆動電圧を充電することは理に合っている。ＬＰを入力とせず、ＣＲ発振回路等で基本クロックを内部発生することも可能ではあるが、ドライバＩＣに入力されるラッチパルスを、本電源回路の基本クロックにも転用する方が回路が簡単となり好ましい。

　なお本実施例で使用するパルス状クロックは、Ｘドライバ用のラッチパルスであるＬＰに限らず、例えばＹドライバ用のシフトクロックＹＳＣＬ等を用いてもよい。またパルス状クロックを用いない場合には、スイッチ群をオフさせる期間Ｔｐを、ディレイ回路等を利用して作り出せばよい。

　（２）クロックの停止機能
　また本実施例では、表示オフ制御信号／Ｄｏｆｆがロウレベルに間は、信号Ａも信号Ｂもロウレベルにして、チャージ・ポンプ回路の動作が停止するようにしている。即ち電源回路に、チャージ・ポンプ回路に与えるクロックを停止する機能を持たせている。この機能を付加することで、表示オフ制御時の電源回路の消費電力をほぼ零にできる。また、選択電圧の出力が同時に停止するため、Ｙドライバに表示オフ制御機能が無いものを用いても、液晶表示装置全体として表示オフ制御機能を持たせることが可能となる。なお、図４の例では電源回路をＩＣ化した時のテスト容易性を考慮し、ＤＦにリセットをかけることによってクロックの発生を停止し、チャージ・ポンプ回路の動作を停止している。しかしながら、ＬＰと／Ｄｏｆｆを所与のＡＮＤ回路に入力し、得られた信号を新たな基本クロックとするという方法を用いても、チャージ・ポンプ回路の動作を停止することは可能である。

　実施例３は、図１の負方向６倍昇圧回路２、２倍昇圧回路４等のチャージ・ポンプ回路に関する実施例である。

　（１）基本概念
　図６はチャージ・ポンプ回路の最も基本となる概念図である。図６においてＳＷａとＳＷｂは連動スイッチであり、一方がＡ側に倒れている間は他方もＡ側に倒れている。また図６ではＳＷａ、ＳＷｂを機械的なスイッチで表したが、実際にはスイッチＳＷａ、ＳＷｂは、Ａ側との導通・遮断を制御するＭＯＳトランジスタと、Ｂ側との導通・遮断を制御するＭＯＳトランジスタの通常２つのトランジスタにより構成できる。

　ＳＷａ、ＳＷｂがＡ側に切り替わっている間は、ポンピング・コンデンサＣｐはＶｂ−Ｖａの電圧で充電される。次いでＳＷａ、ＳＷｂがＢ側に切り替わると、Ｃｐに充電された電荷がバックアップ・コンデンサＣｂに転送される。このスイッチング動作を繰り返すことにより、Ｃｂに加わっている電圧、すなわち、Ｖｅ−Ｖｄ間の電圧はＶｂ−Ｖａ間の電圧とほぼ等しい値に近づく。この時、Ｖｄがある定まった電圧である場合には、ＶｄよりＶｂ−Ｖａだけ高い電圧がＶｅに発生する。逆に、Ｖｅがある定まった電圧である場合には、ＶｅよりＶｂ−Ｖａだけ低い電圧がＶｄに発生する。以上がチャージ・ポンプ回路の基本動作である。次に述べるように、Ｖａ、Ｖｂ、Ｖｄ、Ｖｅをどこに接続するかによって、この回路が昇圧回路として機能したり、降圧回路として機能したりする。

　（２）２倍昇圧
　図７は、図６においてＶｄをＶｂに結線したもので、２倍昇圧用チャージ・ポンプ回路の概念図となる。つまり、上述した理由により、ＳＷａとＳＷｂが連動スイッチング動作を繰り返すことでＶｅ−Ｖｄ＝Ｖｅ−Ｖｂ＝Ｖｂ−Ｖａとなるから、Ｖｅ−Ｖａ＝（Ｖｅ−Ｖｂ）＋（Ｖｂ−Ｖａ）＝２×（Ｖｂ−Ｖａ）が成立する。すなわち、Ｖａを電位の基準レベル（０Ｖ）とするとＶｅ＝２×Ｖｂとなり、ＶｅはＶｂを２倍昇圧した電圧となる。

　（３）負方向２倍昇圧
　図８は、図６においてＶｅをＶａに結線したもので、負方向２倍昇圧用チャージ・ポンプ回路の概念図となる。ＳＷａとＳＷｂが連動スイッチング動作を繰り返すことでＶｅ−Ｖｄ＝Ｖａ−Ｖｄ＝Ｖｂ−Ｖａとなるから、Ｖｂ−Ｖｄ＝（Ｖｂ−Ｖａ）＋（Ｖａ−Ｖｄ）＝２×（Ｖｂ−Ｖａ）が成立する。すなわちＶｂを電位の基準レベル（０Ｖ）とするとＶｄ＝２×Ｖａとなり、ＶｄはＶａを負方向へ２倍昇圧した電圧となる。

　（４）１／２降圧
　図９は、図８において入力電圧をＶｂ−ＶａからＶｂ−Ｖｄに変更したものであり、１／２降圧用チャージ・ポンプ回路の概念図である。Ｖｅが出力電圧であり、Ｖｅにつながる負荷が消費する電流はバックアップ・コンデンサＣｂから供給される。まず、ＳＷａ、ＳＷｂがＢ側と導通している時はＣｐとＣｂとは並列接続になるから、このＣｐ、Ｃｂに加わっている電圧は等しい。次にＳＷａ、ＳＷｂがＡ側に切り変わると、直列接続となったＣｐ、Ｃｂが、入力電圧Ｖｂ−Ｖｄ間に入る形となり、Ｃｐ、Ｃｂに加わる電圧は入力電圧の半分となる。次いで再びＳＷａ、ＳＷｂがＢ側に切り変わると、ＣｐとＣｂは並列接続になるから、Ｃｐに蓄えられていた電荷がＣｂに供給され、Ｃｐに加わる電圧とＣｂに加わる電圧が等しくなる。従って、Ｃｐ、Ｃｂに蓄えることのできる電荷が、Ｖｅの負荷電流により持ち去られる電荷に比べて充分に大きければ、ＳＷａとＳＷｂが連動スイッチング動作を繰り返すことで、Ｖｅには、入力電圧の１／２に近い出力電圧が発生することになる。

　（５）負方向６倍昇圧
　図１０は、負方向６倍昇圧用チャージ・ポンプ回路の一例を示す概念図であり、図１１Ａ、図１１Ｂは、各々、ＳＷａ１〜ＳＷａ３及びＳＷｂ１〜ＳＷｂ３がＡ側、Ｂ側に切り替わっている時の接続関係図である。ＳＷａ１〜ＳＷａ３及びＳＷｂ１〜ＳＷｂ３は連動スイッチであり、Ｃｐ１〜Ｃｐ３はポンピング・コンデンサ、Ｃｂ１とＣｂ２３はバックアップ・コンデンサである。

　前述した負方向２倍昇圧回路と同じ動作により、−Ｖ３Ｂには、Ｖｃｃを基準としてＧＮＤを負方向へ２倍昇圧した電圧である−２×（Ｖｃｃ−ＧＮＤ）が発生する。全スイッチがＡ側に切り替わっている場合は、図１１Ａに示すように、Ｃｐ２とＣｐ３は並列接続となるため、Ｃｐ２、Ｃｐ３は、各々、ほぼ２×（Ｖｃｃ−ＧＮＤ）の電圧で充電されることになる。

　次に全スイッチがＢ側に切り変わると、図１１Ｂに示すように、直列接続されたＣｐ２、Ｃｐ３が、Ｃｂ２３に並列接続される。Ｃｐ２、Ｃｐ３は、前述のように２×（Ｖｃｃ−ＧＮＤ）で充電されている。従って、−Ｖ３Ｂ、ＶＥＥ間には４×（Ｖｃｃ−ＧＮＤ）の電圧が発生し、この電圧でＣｂ２３が充電される。以上の理由から、全スイッチが連動スイッチング動作を繰り返すことで、ＶＥＥには、Ｖｃｃを基準にＧＮＤを負方向へ６倍昇圧した電圧、即ちＶｃｃ−６×（Ｖｃｃ−ＧＮＤ）が発生する。例えばＶｃｃ＝３Ｖの場合には、−Ｖ３Ｂには−３Ｖ、ＶＥＥには−１５Ｖの電圧が発生する。

　図１２は、負方向６倍昇圧用チャージ・ポンプ回路の他の例を示す概念図であり、図１３Ａ、図１３Ｂは、各々、ＳＷａ１〜ＳＷａ３及びＳＷｂ１、ＳＷｂ２３がＡ側、Ｂ側に切り替わっている時の接続関係図である。Ｃｐ１〜Ｃｐ３はポンピング・コンデンサ、Ｃｂ１〜Ｃｂ３はバックアップ・コンデンサである。

　図１０の回路と同様に、−Ｖ３Ｂには、Ｖｃｃを基準にＧＮＤを負方向へ２倍昇圧した電圧である−２×（Ｖｃｃ−ＧＮＤ）が発生する。全スイッチがＡ側に切り替わっている時は、図１３Ａに示すように、Ｃｐ２は、ほぼ２×（Ｖｃｃ−ＧＮＤ）の電圧で充電される。また図１２に示すようにＣｐ２、Ｃｂ２、ＳＷｂ２３、ＳＷａ２から成る回路は、Ｃｐ１、Ｃｂ１、ＳＷｂ１、ＳＷａ１から成る回路と同様に、負方向２倍昇圧回路となっている。従ってＣｂ２も、２×（Ｖｃｃ−ＧＮＤ）の電圧で充電され、ＶＥＭには、−４×（Ｖｃｃ−ＧＮＤ）の電圧が発生する。これによりＣｐ３は、４×（Ｖｃｃ−ＧＮＤ）の電圧で充電されることになる。

　次に全スイッチがＢ側に切り替わると、図１３Ｂに示すように、−Ｖ３ＢとＶＥＥとの間にＣＰ３が挿入される接続関係になる。−Ｖ３Ｂの電圧は−２×（Ｖｃｃ−ＧＮＤ）であり、Ｃｐ３は４×（Ｖｃｃ−ＧＮＤ）の電圧で充電されている。従ってＶＥＥには結局、Ｖｃｃを基準にＧＮＤを負方向へ６倍昇圧した電圧、即ちＶｃｃ−６×（Ｖｃｃ−ＧＮＤ）の電圧が発生する。

　図１０の回路は図１２の回路と異なり、−Ｖ３ＢとＶＥＥとの中間の安定した電圧であるＶＥＭが不要であるため、図１２の回路よりも必要なコンデンサの数が１つ少なくてよいという利点がある。一方、図１２の回路は、Ｃｐ２及びＣｐ３の＋電極につながるスイッチが共用となるため、図１０の回路よりも必要なスイッチの数が１つ（トランジスタ数としては２つ）少なくてよいという利点がある。更に、中間電圧ＶＥＭを形成することで図１０の回路よりもトランジスタのドレイン耐圧が低くてもよくなり、トランジスタのサイズを小さくできるという利点もある。

　（６）３／２倍昇圧
　図１４Ａ、図１４Ｂは、３／２倍昇圧用チャージ・ポンプ回路の概念図である。ＣｐＨ、ＣｐＬはポンピング・コンデンサであり、Ｃｂはバックアップ・コンデンサである。図１４Ａ、１４Ｂに示すように、この回路では、ＣｐＨ、ＣｐＬ、Ｃｂが直列接続になっている状態と、Ｃｂ、ＣｐＨ、ＣｐＬが並列接続になっている状態とが交互に繰り返される。ＣｐＨ、ＣｐＬに加わっている電圧を各々ＶｃｐＨ、ＶｃｐＬと表すと、図１４ＢでＣｐＨとＣｐＬが並列接続になっていることから、ＶｃｐＨ＝ＶｃｐＬとなる。また図１４ＡのようにＣｐＨとＣｐＬとがＶｃｃ−ＧＮＤ間に直列接続となった時、ＣｐＨとＣｐＬにはＶｃｃの１／２の電圧が充電される。その後、図１４Ｂの接続状態となった時、ＣｐＨとＣｐＬに蓄えられていた電荷がＣｂに供給される。この動作を何回も繰り返すことにより、Ｃｂ、ＣｐＨ、ＣｐＬに加わっている電圧はどれもＶｃｃの１／２に近づき、この結果、出力電圧にはＶｃｃを３／２倍に昇圧した電圧が発生する。

　（７）負方向３／２倍昇圧
　図１５Ａ、図１５Ｂは、負方向３／２倍昇圧用チャージ・ポンプ回路の概念図である。動作原理は上記の３／２倍昇圧と同様であるため、詳細な説明は省略する。３／２倍昇圧の場合と同様に、ポンピング・コンデンサＣｐＨ及びＣｐＬがバックアップ・コンデンサＣｂと直列接続になっている図１５Ａの状態と、ＣｂとＣｐＨとＣｐＬが並列接続になっている図１５Ｂの状態とを交互に繰り返すことにより、上記の３／２倍昇圧とは逆方向の昇圧電圧−３／２×Ｖｃｃを得ることができる。液晶表示装置のドライバＩＣには、ロジック電圧と、そのロジック電圧よりも負側の電圧とを必要とすることがよくあり、そうした液晶表示装置にこの回路を応用することにより、液晶表示装置の低消費電力化が可能となる。

　（８）２／３倍降圧
　図１６Ａ、図１６Ｂは、２／３倍降圧用チャージ・ポンプ回路の概念図である。この回路においても、ポンピング・コンデンサＣｐＨ及びＣｐＬがバックアップ・コンデンサＣｂと直列接続になっている図１６Ａの状態と、ＣｂとＣｐＨとＣｐＬが並列接続になっている図１６Ｂの状態とを交互に繰り返す。Ｃｂ、ＣｐＨ、ＣｐＬに加わっている電圧は図１６Ｂでは並列接続になることから全て同一となり、図１６Ａのように直列接続となった時、ＣｂとＣｐＨとＣｐＬにはそれぞれＶｃｃのほぼ１／３の電圧が充電される。この動作を何回も繰り返すことにより、Ｃｂ、ＣｐＨ、ＣｐＬに加わっている電圧はどれもＶｃｃの約１／３に近づき、この結果、出力にはＶｃｃより（１／３）×Ｖｃｃだけ低い電圧、すなわち、Ｖｃｃを２／３倍に降圧した電圧が発生する。

　（９）負方向２／３倍降圧
　図１７Ａ、図１７Ｂは、負方向２／３倍降圧用チャージ・ポンプ回路の概念図である。動作原理は上記の２／３倍降圧と同様であるため、詳細な説明は省略する。２／３倍降圧の場合と同様に、ＣｐＨ及びＣｐＬがバックアップ・コンデンサＣｂと直列接続になっている図１７Ａの状態と、ＣｂとＣｐＨとＣｐＬが並列接続になっている図１７Ｂの状態とを交互に繰り返すことにより、２／３倍降圧の場合とは逆方向の降圧電圧−２／３×Ｖｃｃを得ることができる。

　（１０）チャージ・ポンプ回路の具体例
　図１８に、図８に示す負方向２倍昇圧用チャージ・ポンプ回路の基本部分を、個別部品で構成した場合（ディスクリートで構成した場合）の例を示す。Ｖｘを入力電圧、Ｖｙを出力電圧とし、Ｖｘ＞０とする。タイミングＴ１（図１９参照）でＰＭＯＳトランジスタのＴｒｐ１とＴｒｐ２はオンし、ポンピング・コンデンサＣｐをＶｘ−ＧＮＤの電圧で充電する。この時Ｎ−ＭＯＳトランジスタのＴｒｎ１とＴｒｎ２はオフしている。次のタイミングＴ２ではＴｒｐ１とＴｒｐ２をオフさせるとともにＴｒｎ１とＴｒｎ２をオンさせて、ポンピング・コンデンサＣｐに充電されていた電荷をバックアップ・コンデンサＣｂに移す。図１８のようにＴｒｎ１のソース電極をＧＮＤに接続しておけば、上記タイミングＴ１、Ｔ２の動作を交互に繰り返すことにより、出力ＶｙにはＧＮＤに対してＶｘと対称な電圧が発生する。

　図１８においてトランジスタのゲートに入る信号／Ａ１、／Ａ２、Ｂ、Ｂ２は、例えば図１９に示すような位相と電圧の信号である。これらの信号のレベルがＶＣとＧＮＤの間でない場合には、信号をレベルシフトする手段が必要となる。個別部品を用いる場合の簡単なレベルシフト方法は図２０Ａ、図２０Ｂのようにカップリング・コンデンサＣｓとダイオードＤを利用する方法である。カップリング・コンデンサＣｓの容量は４７０ｐＦ程度あればよい。図２０Ａの接続により、信号／Ａと同位相、同振幅であり、且つＰＭＯＳトランジスタＴｒｐをオン／オフできるゲート信号／Ａｘを得ることができる。また図２０Ｂの接続により、信号Ｂと同位相、同振幅であり、且つＮＭＯＳトランジスタＴｒｎをオン／オフできるゲート信号Ｂｘを得ることができる。Ｒｐは数ＭΩの抵抗で、ダイオードのリーク電流を補償しゲート信号の電圧を安定化する働きをしている。

　以上は個別部品を用いてチャージ・ポンプ回路を構成する場合について述べたた。これに対してチャージ・ポンプ回路をモノリシックＩＣ化する場合は、チャージ・ポンプ回路のトランジスタ構成やレベルシフト手段には、よりモノリシックＩＣ化に適した公知の構成・手段を採用すればよい。

　（１１）ダイオードを用いたチャージ・ポンプ回路
　図２１に、スイッチ素子としてトランジスタの代わりにダイオードＤ１、Ｄ２を用いた場合のチャージ・ポンプ回路の構成例を示す。Ｖ１は、安定した入力電圧であり、Ｖｘは、振幅電圧がＶｐであり駆動能力の高いクロックである。この回路によれば、ダイオードの順方向電圧を約０．６Ｖとすれば、出力電圧Ｖ２＝Ｖ１−（クロック振幅電圧Ｖｐ−約０．６Ｖ）を効率よく発生させることができる。

　次に図２２のタイミングチャートを用いて動作について説明する。なお説明を簡単にするためにダイオードＤ１、Ｄ２の順方向電圧を０Ｖとする。期間Ｔｃにおいては、Ｖｘ＝Ｖａであり、またＤ１が順方向バイアスとなっているためＶｄ＝Ｖ１となっている。従って、コンデンサＣｐは、Ｖ１−Ｖａの電圧で充電される。期間Ｔｄになると、Ｖｄのレベルは、Ｃｐに引っ張られ、Ｖｘの電圧降下分であるＶｐだけ下がる。これにより、Ｖ１→Ｃｂ→Ｄ２→Ｃｐ→Ｖｘのルートで電流が流れ、Ｃｂが充電される。以上の期間Ｔｃ、Ｔｄでの動作を繰り返すことで、出力電圧Ｖ２＝Ｖ１−Ｖｐを得ることができる。

　なお図２３に示すように、図２１の回路を２段重ねれば、Ｖ３として、Ｖ１−２×（Ｖｐ−約０．６Ｖ）の電圧を得ることができる。同様に３段重なれば、Ｖ１−３×（Ｖｐ−約０．６Ｖ）の電圧を得ることができる。

　以上のように、本発明のチャージ・ポンプ回路としては、トランジスタ等を用いるもののみならず、ダイオードを用いるもの等、種々のものを採用できる。

　実施例４は、チャージ・ポンプ回路の出力能力（電流供給能力）を大きくする手法に関する実施例である。基本的には、チャージ・ポンプ回路を形成するトランジスタのオン抵抗を低くし、コンデンサの容量値を大きくすれば出力能力を大きくできるが、他の手法による方が効率的な場合もある。その１つの手法として、複数のポンピング・コンデンサを用意し、この複数のポンピング・コンデンサによりバックアップ・コンデンサを交互に充電する手法が考えられる。その他の手法として、ＬＰの周波数を２倍にする回路を追加し、ＬＰの半周期毎にチャージ動作、ポンプ動作をさせるという手法も可能である。例えば図１における−Ｖ３は、−Ｖ３につながる回路部分で消費する電流と、−Ｖ２につながる回路部分で消費する電流とにより、二重に電圧低下を起こす。従って、−Ｖ３を供給するチャージ・ポンプ回路は、上記した種々の手法により出力能力を大きくしておくことが望ましい。

　図２４に、複数のポンピング・コンデンサＣｐ１、Ｃｐ２を設けて、出力能力を高める回路例を示す。ここでも図１８と同様に、個別部品で回路を構成した場合の例を示す。

　信号Ａ、／Ａ、Ｂ、／Ｂは、図４で説明したクロック形成回路により形成した信号であり、Ｖｘは入力電圧である。Ａがハイレベルである期間をＴ１、Ｂがハイレベルである期間をＴ２とする。Ｔ１の期間はＴｒｎ１、Ｔｒｎ２、Ｔｒｐ３、Ｔｒｐ４はオフしており、Ｔｒｐ１とＴｒｐ２はオンしている。これによりＣｐ１が電圧Ｖｘで充電される。またＴｒｎ３とＴｒｎ４もオンしているため、前回にＣｐ２に充電されていた電荷がＣｂへ移る。次にＴ２の期間では、Ｔｒｐ１、Ｔｒｐ２、Ｔｒｎ３、Ｔｒｎ４はオフしており、Ｔｒｐ３とＴｒｐ４はオンしている。これによりＣｐ２が電圧Ｖｘで充電される。またＴｒｎ１とＴｒｎ２もオンしていてため、前回にＣｐ１に充電されていた電荷がＣｂへ移る。このように２つのチャージ・ポンプコンデンサＣｐ１、Ｃｐ２で交互にＣｂに電荷を供給してやることで、より出力電圧の平滑度が良く出力能力の大きいチャージ・ポンプ回路を実現できる。

　なお図２４のＨに示す部分は、Ｔｒｐ２、Ｔｒｐ４、Ｔｒｎ２、Ｔｒｎ４のトランジスタのゲートを駆動するのに必要な電圧と位相を持った信号を、信号Ａ、／Ｂから形成するためのレベルシフト手段である。Ｃｓ１とＣｓ２は容量が４７０ｐＦ程度のカップリング・コンデンサ、Ｄ１とＤ２はダイオード、Ｉｎｖ３〜６はインバータ、Ｒｆ１とＲｆ２は１ＫΩ程度の抵抗である。Ｉｎｖ３とＩｎｖ４とＲｆ１とで１つのホールド回路を形成しており、Ｉｎｖ５とＩｎｖ６とＲｆ２とで別のホールド回路を形成している。図２４のような接続にし、Ｉｎｖ３〜６の正側電源端子をＧＮＤに接続すれば、Ｉｎｖ３〜６の負側電源端子にはＧＮＤよりもＶｘだけ低い電圧が発生するので、信号Ａや信号／Ｂと同振幅で同相／逆相の信号が、Ｉｎｖ３〜６の出力から得られる。Ｉｎｖ３〜６の電源端子間には０．１μＦ程度の平滑コンデンサＣｘを入れておくことが好ましい。このレベルシフト手段は、図２０Ａ、図２０Ｂで説明したレベルシフト手段よりも、信号の振幅低下が小さいという利点がある。

　さて本実施例では、出力能力を向上させるために、ポンピング・コンデンサを複数用意しているが、この手法は、表示品質の向上にも効果がある。例えばラッチパルスＬＰを用いる手法によると、図２５Ａに示すように、ポンプ・コンデンサＣｐの充電（チャージ動作）と、Ｃｐによるバック・アップコンデンサＣｂの充電（ポンプ動作）が、２水平走査期間（２Ｈ）毎に繰り返されることになる。このような構成のチャージ・ポンプ回路を、例えば図１の負方向２倍昇圧回路５に用いると、８ライン周期の横縞の表示ムラ（濃い４ライン＋淡い４ライン）が生じる可能性がある。負方向２倍昇圧回路５は、−Ｖ２、−Ｖ３の両方で消費される電流を供給しており、また−Ｖ２、−Ｖ３は、ＶＨ、ＶＬに比べて消費される電流が大きいからである。そこで、負方向２倍昇圧回路５を、図２４に示すような複数のポンピング・コンデンサを有する構成とすれば、上記のような表示ムラの発生を有効に防止できる。その理由は、このようにすれば、図２５Ｂに示すように、１水平期間毎にＣｐ１又はＣｐ２の充電、及び、Ｃｐ２によるＣｂの充電又はＣｐ１によるＣｂの充電が行われるからである。

　なお上記のような表示ムラの発生を防止するためには、少なくとも、ポンピング・コンデンサの充電及びポンピング・コンデンサによるバックアップ・コンデンサの充電を１水平期間毎に行えばよい。従って、例えばラッチパルスＬＰの２倍の周波数の信号を用いて、図２５Ｃに示すようにチャージ・ポンプ動作を行えば、上記表示ムラを防止できることになる。

　実施例５は、チャージ・ポンプ回路の昇圧倍率、降圧倍率の変更に関する実施例である。図１０、図１２で説明した負方向６倍昇圧回路では、昇圧倍率は６倍に固定されていた。昇圧倍率を６倍にした理由は、デューティが１／２４０の液晶表示装置において、Ｖｃｃが３Ｖまで低下した時に、ＶＥＥが負方向５倍昇圧電圧（つまりＶＥＥ＝−１２Ｖ）では不足であり、−１３．５Ｖ程度を必要とするためである。同じ液晶表示装置において必要となるＶＥＥは、Ｖｃｃが３．３Ｖの時は約−１２Ｖ、Ｖｃｃが３．６Ｖの時は約−１０．５Ｖである。Ｖｃｃの電圧によって必要となるＶＥＥが異なる理由は次の通りである。即ち、本実施例では、Ｘ電極を駆動する電圧としてＶｃｃやその１／２降圧電圧をそのまま用いている。従って、Ｖｃｃが高くなると非選択期間に液晶に加わる実効電圧が高くなり、その分、選択電圧を小さくする必要がある。逆にＶｃｃが低くなると、非選択期間に液晶に加わる実効電圧も低くなり、その分、選択電圧を大きくする必要があるからである。以上の理由から、図１の負方向６倍昇圧回路２の昇圧倍率は、Ｖｃｃが３．３Ｖより高い時は６倍ではなく５倍で充分であり、むしろ、Ｖｃｃが高い時は５倍に自動的に切り変わるようにした方が消費電力が小さくなり好ましい。また、１／２００デューティの液晶表示装置においてはＶｃｃが３Ｖまで低下した時でも負方向５倍昇圧で充分である。このため、外部端子により、５倍から６倍への切り替え、６倍から５倍への切り替えができるようにしておくことが好ましい。

　昇圧倍率、降圧倍率の変更は次のようにして実現できる。例えば前述の図１０に示す回路で、昇圧倍率を変更可能にするには、図２６のような構成にすればよい。即ち倍率変更回路２０を設け、６倍昇圧の場合にはＳＷａ２の接点Ａを−Ｖ３Ｂに接続し、５倍昇圧の場合にはＳＷａ２の接点ＡをＧＮＤに接続すればよい。あるいは倍率変更回路２２を設け、６倍昇圧の場合にはＳＷｂ２の接点Ｂを−Ｖ３Ｂに接続し、５倍昇圧の場合にはＳＷｂ２の接点ＢをＧＮＤに接続してもよい。一方、前述の図１２に示す回路で、昇圧倍率を変更可能にするには、図２７のような構成にすればよい。即ち、倍率変更回路２４を設け、負方向６倍昇圧の場合にはＳＷａ２の接点Ａを−Ｖ３Ｂに接続し、負方向５倍昇圧の場合にはＳＷａ２の接点ＡをＧＮＤに接続すればよい。

　また３／２倍昇圧を２／３倍降圧に変更するには次のようにすればよい。即ち図１４Ａ、図１４Ｂに示す３／２倍昇圧回路では、Ｃｂの＋端子に出力端子が、−端子にＶｃｃが接続されているが、これを図１６Ａ、図１６Ｂに示すように、Ｃｂの＋端子をＶｃｃに、−端子を出力端子に接続するような切り替え手段を設ければよい。

　このように本実施例によれば、Ｋ倍（Ｋ≧２）昇圧又はＬ／Ｍ倍（但しＬ／Ｍは整数でない）降圧又はＭ／Ｌ倍昇圧のチャージ・ポンプ動作を行うチャージ・ポンプ回路と、このチャージ・ポンプ回路の昇圧倍率又は降圧倍率を変更する手段とが設けられる。これにより、例えば図１のコントラスト調整回路３等により無駄に消費される電流を低減でき、更なる低消費電力化が図れる。

　なお図１０、図１２に示す負方向６倍昇圧回路では、−Ｖ３Ｂを形成しており、この−Ｖ３Ｂは、Ｖｃｃを基準にＧＮＤを負方向に２倍に昇圧した電圧に相当する。一方、図１の負方向２倍昇圧回路５の出力電圧−Ｖ３も、Ｖｃｃを基準にＧＮＤを負方向に２倍に昇圧した電圧に相当する。従って、例えば図１０、図１２においてＳＷｂ１、ＳＷａ１、Ｃｐ１、Ｃｐ２から成る回路を設けずに、負方向２倍昇圧回路５の出力電圧−Ｖ３を図１０、図１２の−Ｖ３Ｂとして共用することも可能である。あるいは逆に、負方向２倍昇圧回路５を設けずに、負方向６倍昇圧回路２の−Ｖ３Ｂを−Ｖ３として共用することも可能である。但し、共用する場合には負荷電流による出力電圧の低下が大きくなるため、パネルサイズに応じて共用するか否かを使い分けることが好ましい。

　実施例６は、入力電源電圧の投入後の所与の期間、チャージ・ポンプ回路による高電圧の供給を停止させる手段を設けた実施例である。

　チャージ・ポンプ回路を用いて高電圧（図１の第１電位ＶＨ、第Ｎ電位ＶＬ）を発生する場合、入力電源電圧の投入後の所与の期間、高電圧の発生を停止しておかないと、システムが正常に立ち上がらない場合がある。その理由の１つは、高電圧が発生する前に、ドライバＩＣ（データ線ドライバ、走査線ドライバ）のロジック部分が正常に動作していないと、ドライバＩＣ内部の出力回路等がショート状態になる場合があるからである。このような事態を防止するには、例えば図１の負方向６倍昇圧回路２内に、図２８Ａに示すように供給停止回路２６を設ける。そして入力電源電圧の投入後の所与の期間、−Ｖ３Ｂｉｎと−Ｖ３Ｂｏｕｔの間を遮断すればよい。図２８Ｂに、この供給停止回路２６の具体的構成の一例を示す。Ｖｃｃが投入された後、Ｃ×Ｒの時定数で決まる所与の期間、Ｔｒがオフし、−Ｖ３Ｂｉｎと−Ｖ３Ｂｏｕｔの間が遮断される。更に、入力電源電圧をそのまま電源回路の出力電圧として使用する経路、即ち図１のＶｃｃ、Ｖ３間の経路及びＧＮＤ、ＶＣ間の経路には、過電流防止用として１０Ω程度の抵抗を挿入することが望ましい。

　なお図１の構成では、負方向６倍昇圧回路２内に設けた供給停止回路２６によりＶＬ（第Ｎ電位）の供給を停止すると、ＶＨ（第１電位）の供給も停止される。従って、２倍昇圧回路４内に供給停止回路を設ける必要がなくなる。一方、例えばＧＮＤを基準にＶｃｃを６倍昇圧する回路を用いてＶＨを供給する場合には、この６倍昇圧回路内に供給停止回路を設ければよい。

　図２９に実施例７の電源回路のブロック図を示す。この電源回路は、図１に示す実施例１の電源回路の出力電圧をＶｃｃ−ＧＮＤだけ全体的に高電位側へずらせた電圧を発生する機能を持つ。図１の実施例１では、第１〜第Ｎ電位は、低電位側の第２入力電位ＧＮＤに対して対称に形成されていたが、図２９では、高電位側の第１入力電位Ｖｃｃに対して対称に形成されている。

　説明を簡単にするため、実施例１と異なる部分のみ主に説明する。負方向５倍昇圧回路３２は、Ｖｃｃを基準にＧＮＤを負方向へ５倍昇圧した電圧ＶＥＥをチャージ・ポンプ動作により発生する。Ｖｃｃが３．３Ｖの時、ＶＥＥは−１３．２Ｖになる。２倍昇圧回路３４は、ＶＬを基準にＶｃｃを２倍昇圧した電圧ＶＨを発生する。２倍昇圧回路３５は、ＧＮＤを基準にＶｃｃを２倍昇圧した電圧Ｖ３を発生する。１／２倍降圧回路３６、３７は、Ｖ３−Ｖｃｃ間を２等分した電圧であるＶ２、Ｖｃｃ−ＧＮＤ間を２等分した電圧である−Ｖ２を発生する。以上で液晶パネルを駆動する電圧は形成できた。なお中央電位のＶＣにはＶｃｃをそのまま用い、−Ｖ３にはＧＮＤをそのまま用いる。この電源回路は、出力される電圧のレベルが高電位側の入力電源電圧Ｖｃｃに対して対称という特徴を備えている。こうした構成の電源回路によれば、実施例１で述べた理由と同じ理由により、４ライン同時選択法で駆動される液晶表示装置の低消費電力化が可能となる。

　このように、液晶駆動に必要な出力電圧が中心電位を持ち、大部分の消費電流がその中心電位と他の電圧との間で流れる場合に、中心電位を第１、第２入力電位に一致させ、出力電圧をチャージ・ポンプ回路を主体とした回路で形成するという構成を用いることで、液晶表示装置の低消費電力化を図れる。こうした構成によれば、高電圧ＶＨ、ＶＬでの消費電流が小さくなるため、これらの高電圧ＶＨ、ＶＬを、出力能力の低いチャージ・ポンプ回路で容易に形成できる。そして、これらの高電圧を電力損失の小さいチャージ・ポンプ回路で形成することで、液晶表示装置の更なる低消費電力化が図れる。

　なお、実施例７において、負方向５倍昇圧回路を正方向の昇圧回路に変更し、コントラスト調整回路でＶＨを形成した後にＶＨを負方向に２倍昇圧してＶＬを形成することも可能である。

　図３０に実施例８の電源回路のブロック図を示す。この電源回路は、実施例１の電源回路の出力電圧を１／２×（Ｖｃｃ−ＧＮＤ）だけ全体的に高電位側へずらせた電圧を発生する機能を持つ。実施例８では、第１〜第Ｎ電位は、第１入力電位Ｖｃｃと第２入力電位ＧＮＤの中点電位を基準に対称に形成される。

　１／２降圧回路４６は、Ｖｃｃ−ＧＮＤ間を２等分した電圧ＶＣをチャージ・ポンプ動作により発生する回路であり、このＶＣが、第１〜第Ｎ電位の中心電位となる。負方向５倍昇圧回路４２は、Ｖｃｃを基準にＧＮＤを負方向へ５倍昇圧した電圧ＶＥＥを発生する。２倍昇圧回路４４は、ＶＬを基準にＶＣを２倍昇圧した電圧ＶＨを発生する。負方向２倍昇圧回路４５は、ＶＣを基準にＧＮＤを負方向へ２倍昇圧した電圧の−Ｖ３を発生する。２倍昇圧回路４９は、ＶＣを基準にＶｃｃを正方向へ２倍昇圧した電圧Ｖ３を発生する。以上で液晶パネルを駆動する電圧は形成できた。なおＶ２にはＶｃｃをそのまま用い、−Ｖ２にはＧＮＤをそのまま用いる。この電源回路は、出力電圧が、第１入力電位と第２入力電位の中点電位ＶＣに対して対称という特徴を備えている。実施例８によれば、実施例１で述べた理由と同じ理由により、４ライン同時選択法で駆動される液晶表示装置の低消費電力化が可能となる。

　なお、所望の電圧が５レベルの場合には、図３０において２倍昇圧回路４９と負方向２倍昇圧回路４５を省略する構成としても良い。

　図３１に実施例９の電源回路のブロック図を示す。実施例９では、電源回路の出力電圧が、第１、第２入力電位Ｖｃｃ、ＧＮＤの中点電位に対して対称に形成される。また実施例９の電源回路は、２端子型非線形スイッチング素子を用いた液晶パネルを駆動する回路である。図５１で説明した電源回路が、Ｙドライバに加える電源電圧を揺さぶる方式であるのに対し、実施例９の電源回路は揺さぶらない定常電圧を出力する。図３２に、この電源回路を用いた時のパネル駆動波形の例を示す。

　まず図３２について先に説明する。ＶＳＨは正側の選択電圧であり、ＶＳＬは負側の選択電圧である。ＶＮＨはＶＳＨを選択した後の非選択電圧であり、ＶＮＬはＶＳＬを選択した後の非選択電圧である。各電圧にはＶＳＨ−ＶＮＨ＝ＶＮＬ−ＶＳＬなる関係、言い替えるとＶＮＨとＶＮＬとの中点電位がＶＳＨとＶＳＬとの中点電位に等しいという関係がある。横軸ｔは時間軸であり、１目盛りが１選択期間の長さｔ１Ｈに相当する。列電極駆動波形は、階調手段がパルス幅階調である場合の例である。図３２のように、列電極を駆動する電圧を行電極の非選択電圧と一致させることにより、電源回路の構成が著しく容易となる。

　次に図３１の回路について説明する。非選択電圧であり同時に列電極駆動電圧でもあるＶＮＨとＶＮＬには、ロジック駆動用電圧のＶｃｃとＧＮＤをそのまま用いる。負方向５倍昇圧回路５２は、Ｖｃｃを基準にＧＮＤを負方向へ５倍昇圧した電圧ＶＥＥを発生する。Ｖｃｃが５Ｖの時にはＶＥＥは−２０Ｖになる。昇圧回路６０は、ＶＮＨを基準としてＶＮＬ−ＶＳＬと同じ電圧差を昇圧して、ＶＳＨを発生する。以上で液晶パネルを駆動する電圧は形成できた。この構成の電源回路は、出力電圧が、第１、第入力電位の中点電位に対して対称という特徴を備えている。

　上記構成の電源回路により２端子型非線形スイッチング素子を用いた液晶パネルを駆動すると、電源回路やＹドライバの動作電圧が揺さぶり電源方式の場合に比べ２倍近くまで高くなるが、それにもかかわらず液晶表示装置の消費電力を低減できる。その理由の一つは、Ｙドライバに加わっている電圧が静的であるため、揺さぶり電源方式で起こった問題点が生じないためである。即ち、Ｙドライバの全寄生容量が揺さぶられる電圧幅で充放電するという問題点、及び、揺さぶられるタイミングにおいてＹドライバ内でショート的に電流が流れるという問題点が、本実施例では生じない。高電圧が２倍近い電圧になっても、１選択期間におけるＹドライバの高電圧系の充放電電流やショート的な電流は、数百本ある出力の内の１本だけで起こるため、高電圧化による電流増はごくわずかである。もう一つの理由は、電源回路自体の消費電力が極めて小さいためである。これは、出力電圧を、効率の高いチャージ・ポンプ式の昇圧回路で生成していることによる。本実施例によれば、揺さぶり電源方式の約半分の消費電力で、２端子型非線形スイッチング素子を用いた液晶パネルを駆動することが可能となった。

　なお本実施例では、負方向５倍昇圧回路５２を用いるとして説明してきた。しかしながら、低電圧液晶を使用する場合は、負方向５倍昇圧回路５２を負方向４倍昇圧回路とすればよい。またＶｃｃを３．３Ｖに下げると共に、必要に応じて負方向５倍昇圧回路５２を負方向６倍昇圧回路としてもよい。また本実施例では、階調表示手段がパルス幅変調法によるとして説明したが、フレーム間引き法を用いても構わない。

　また、所望の電圧が５レベルの場合には、図３１においてＶＣＣ−ＧＮＤの間へ１／２倍降圧回路を追加して中央電位を発生してもよい。

　図３３に実施例１０の電源回路のブロック図を示す。実施例１０では、実施例９と異なり、第１、第２入力電位Ｖｃｃ、ＧＮＤと異なる電位であるＶＮＬを発生する。そして電源回路の出力電圧が、このＶＮＬと、Ｖｃｃ又はＧＮＤとの中点電位に対して対称に形成される。

　実施例１０では、非選択電圧であり列電極駆動電圧でもあるＶＮＨには、ロジック駆動用電圧のＶｃｃをそのまま用いる。負方向３／２倍昇圧回路６１は、Ｖｃｃを基準にＧＮＤを負方向へ３／２倍昇圧した電圧ＶＮＬを発生する。負方向３／２倍昇圧回路６１の構成例は、既に図１５Ａ、図１５Ｂにて説明した通りである。負方向５倍昇圧回路６２は、Ｖｃｃを基準にＶＮＬを負方向へ５倍昇圧した電圧ＶＥＥを発生する。Ｖｃｃが３．３Ｖの場合は、Ｖｃｃ−ＶＮＬが４．９５Ｖ、ＶＮＬ−ＶＥＥが１９．８Ｖとなり、実施例９においてＶｃｃが５Ｖの場合とほぼ等しい出力電圧が得られる。昇圧回路７０は、ＶＮＨを基準としてＶＮＬ−ＶＳＬと同じ電圧差を正方向に昇圧して、ＶＳＨを発生する。以上で液晶パネルを駆動する電圧は形成できた。この電源回路は、第１、第２入力電位と異なる電位ＶＮＬをチャージ・ポンプ回路で発生し、出力電圧が、ＶｃｃとＶＮＬの中点電位に対して対称という特徴を備えている。以上の構成の実施例１０によれば、ロジック電圧を低電圧にできるため、２端子型非線形スイッチング素子を用いた液晶パネルを、実施例９よりも更に低消費電力で駆動できる。

　図３４に実施例１１の電源回路のブロック図を示す。図１に示す実施例１と異なるのは、実施例１１では、入力電源電圧が第３入力電位Ｖｅｅを含む点である。即ち、実施例１では単一電源構成（Ｖｃｃ、ＧＮＤ）であったのに対して、実施例１１では２電源構成（Ｖｅｅ、Ｖｃｃ、ＧＮＤ）となっている。

　負方向２倍昇圧回路７２は、第３入力電位Ｖｅｅを基準にＧＮＤを負方向に２倍昇圧した電圧ＶＬをチャージ・ポンプ動作により発生する。負方向２倍昇圧回路７３は、第１入力電位Ｖｃｃを基準にＧＮＤを負方向に２倍昇圧した電圧−Ｖ３を発生する。１／２降圧回路７４、７５は、Ｖｃｃ−ＧＮＤ間を２等分した電圧Ｖ２、ＧＮＤ−（−Ｖ３）間を２等分した電圧−Ｖ２を発生する。またＶ３にはＶｃｃをそのまま用い、ＶＣにはＧＮＤをそのまま用いる。以上の構成の電源回路により例えば４ライン同時選択法で必要な電圧を形成できる。なおチャージ・ポンプ方式の１／２降圧回路の構成については、既に図９にて説明した通りである。

　図３５に、１／２降圧回路７４、７５の代わりに、１／３降圧回路７６、７７を設けた場合のブロック図を示す。１／３降圧回路７６、７７は、各々、Ｖｃｃ−ＧＮＤ間を１／３ずつ分割した電圧Ｖ１、Ｖ２、ＧＮＤ−（−Ｖ３）間を１／３ずつ分割した電圧−Ｖ１、−Ｖ２を発生する。この電源回路により、例えば６ライン同時選択法で必要な電圧を形成できる。

　なお本実施例では、理解しやすいようにＧＮＤに対してＶｅｅとＶｃｃがともに正電位の場合を述べてきたが、ＶｅｅとＶｃｃがともに正電位である必要はなく、図３６に示すように、ＶｅｅとＶｃｃの一方あるいは両方がＧＮＤに対して負電位であってもよい。

　以上に説明した本実施例は、次のような構成上の特徴を有している。

　即ち本実施例では、入力電源電圧に含まれる高電位側の第１入力電位Ｖｃｃ、低電位側の第２入力電位ＧＮＤを、第１〜第Ｎ電位（Ｎ≧４）の中の第Ｇ電位Ｖ３、第Ｊ電位ＶＣとしてそのまま用いている。また第１、第２入力電位よりも高電位側又は低電位側の第３入力電位Ｖｅｅを、高電位側の第１電位ＶＨと低電位側の第Ｎ電位ＶＬのいずれかとして用いている。また所与のクロックに基づきチャージ・ポンプ動作を行い、第１、第Ｎ電位ＶＨ、ＶＬのいずれかを直接に又は調整手段を介して供給するチャージ・ポンプ回路（負方向２倍昇圧回路７２）と、第Ｇ、第Ｊ電位よりも高電位側又は低電位側の第Ｆ電位（１＜Ｆ＜Ｎ）を直接に又は調整手段を介して供給するチャージ・ポンプ回路（負方向２倍昇圧回路７３）とを含んでいる。そして更に、第１〜第Ｎ電位の中の前記第１、第Ｆ、第Ｇ、第Ｊ、第Ｎ電位以外の電位を、所与のクロックに基づきチャージ・ポンプ動作するチャージ・ポンプ回路（１／２降圧回路７４、７５、１／３降圧回路７６、７７）により供給している。以上の構成によれば、出力能力をそれほど必要としない第１電位ＶＨ又は第Ｎ電位ＶＬは、出力能力は低いが高効率のチャージ・ポンプ回路で供給されると共に、第Ｇ電位Ｖ３、第Ｊ電位ＶＣは出力能力の高い入力電源電圧Ｖｃｃ、ＧＮＤに接続される。更にＶ２、−Ｖ２等の電圧はチャージ・ポンプ回路で供給される。これにより表示品質の維持と低消費電力化とを両立できる。なお本実施例の構成は、実施例１の（３）で説明した構成上の特徴、即ちＫ倍昇圧、及びＬ／Ｍ倍降圧等のチャージ・ポンプ回路が混在するという構成上の特徴も有している。

　次に本実施例の消費電力について説明する。電源回路より後段にある負荷回路のＶ３−ＶＣ系の消費電流をＩｃ、−Ｖ３−ＶＣ系の消費電流をＩｄとすれば、本実施例によれば、Ｉｃによる消費電力はＩｃ×Ｖｃｃとなる。また、負方向２倍昇圧回路７３を効率の良い昇圧回路とすることで、Ｉｄによる消費電力はほぼＩｄ×Ｖｃｃとなる。これに対し、図４９の電源回路では、Ｉｃによる消費電力はＩｃ×ＶＥＥであり、Ｉｄによる消費電力はＩｄ×ＶＥＥとなる。仮にＶｃｃ＝５Ｖ、ＶＥＥ＝２０Ｖとすると、図４９の電源回路の消費電力は（Ｉｃ＋Ｉｄ）×２０Ｖとなり、本実施例の消費電力は（Ｉｃ＋Ｉｄ）×５Ｖとなる。従って、消費電力を約１／４に低減できることになる。

　また以上は中間電圧にのみ注目して述べてきたが、ＶＨやＶＬでの消費電力についても同様のことが言える。すなわち電源回路より後段にある負荷回路のＶＨ−ＶＣ系の消費電流をＩａ、ＶＬ−ＶＣ系の消費電流をＩｂとすれば、ＩａとＩｂによる消費電力は図４９の電源回路では（Ｉａ＋Ｉｂ）×２０Ｖとなる。これに対して、本実施例では、負方向２倍昇圧回路７２を効率の良い昇圧回路とすることにより、消費電力はほぼ（Ｉａ＋Ｉｂ）×１０Ｖとなり、約半減できる。以上の説明からわかるように、本実施例は、負荷回路が中心電圧を必要とし、大部分の消費電流がその中心電圧と他の電圧との間で流れる場合に、大幅な低消費電力化が可能となる。

　なお実施例１１では、実施例１と同様に、パルス状のクロックであるＬＰによりクロックを生成してチャージ・ポンプ動作を行うことができる。また実施例１１でも、実施例２で説明したような種々の構成のチャージ・ポンプ回路を採用できる。また実施例３〜実施例６で説明したような種々の手法を採用して低消費電力化を図ることもできる。更に図３４、図３５では、出力電圧は、ＧＮＤに対して対称となっているが、Ｖｃｃに対して対称、ＶｃｃとＧＮＤの中点電圧に対して対称、所与の発生電圧とＶｃｃ又はＧＮＤとの中点電圧に対して対称に出力電圧を形成することも可能である。また図３４では、７レベルの電圧を得るために１／２降圧回路７４、７５を設けたが、所望の電圧が５レベルの場合には、１／２降圧回路７４、７５を省略すればよい。更に１／２降圧、１／３降圧等をオペアンプを用いて行う場合には、図２に示すような構成とすればよい。

　実施例１２は、入力電源電圧の供給停止、所与のクロックの供給停止あるいは表示オフ制御信号の入力の少なくとも１つがなされた場合に、第１、第Ｎ電位の少なくとも一方により電圧が供給される回路部分の残留電荷を放電させる実施例である。

　図３７に、入力電源電圧の供給停止あるいはクロックの供給停止が行われた場合に、ＶＨ、ＶＬ系の残留電荷を放電させる回路例を示す。図３７において信号／ＡとＡは互いに逆相のクロック信号である。またＴｒｐ８とＴｒｐ９はＰＭＯＳトランジスタであり、クロックが供給されている間は、トランジスタの一方がオンし他方がオフするという動作を繰り返している。Ｔｒｐ８がオンすると、コンデンＣｃ１が電圧Ｖｃｃで充電され、ＴｒＰ９がオンするとＣｃ１の電荷がＣｃ２に移る。Ｃｃ２と抵抗Ｒｃによる時定数をクロック信号の周期よりも充分に大きく設定すれば、バッファＢｕｆの入力は、電圧Ｖｃｃにほぼ近いレベルとなる。クロックが停止すればどちらか一方のトランジスタが必ずオフとなるため、Ｂｕｆの入力は、ＲｃによりＧＮＤレベルとなり、Ｂｕｆの出力もＧＮＤレベルとなる。電圧Ｖｃｃの供給が停止した場合にもＢｕｆの入力及び出力はＧＮＤレベルとなる。

　Ｔｒｎ５、Ｔｒｎ６はＮＭＯＳトランジスタ、Ｔｒｐ５、Ｔｒｐ６、Ｔｒｐ７はＰＭＯＳトランジスタである。Ｒａ１、Ｒａ２、Ｒｂ１は数ＭΩ程度の抵抗であり、各々、Ｔｒｎ５やＴｒＰ５のオン時の抵抗よりも大きな抵抗値に設定されている。従って、これらのトランジスタがオンしている時でもこれらの抵抗を通って流れる消費電流は小さい。電圧Ｖｃｃが供給され、クロックが供給されている時はＢｕｆの出力がＶｃｃレベルであるためＴｒｎ５がオンする。Ｔｒｎ５がオンすると、Ｔｒｐ７のゲートはロウ側となってＴｒｐ７がオンし、ＶＨには電圧Ｖｅｅが供給される。またＴｒｎ６のゲートがＧＮＤレベルになってＴｒｎ６はオフする。電圧−Ｖ３は、電圧Ｖｃｃの反転出力であり（図１、図３４参照）、電圧Ｖｃｃが供給されてクロックが動作している時はほぼ−Ｖｃｃのレベルとなっている。これにより、Ｔｒｐ５がオンしＴｒｐ６はオフする。

　電圧Ｖｃｃの供給が停止するかクロックの供給が停止すると、Ｂｕｆの出力及び電圧−Ｖ３はＧＮＤレベルとなり、Ｔｒｎ５もＴｒｐ５もオフする。Ｔｒｎ５がオフすると、Ｔｒｐ７のゲートはＶｅｅレベルとなり、Ｔｒｐ７がオフし、ＶｅｅからＶＨへの供給が遮断される。またＴｒｎ６のゲートもＶｅｅレベルとなってオンし、ＶＨ系に残存していた電荷が１０ＫΩ程度の抵抗Ｒａ３を通してＧＮＤに放電される。またＴｒｐ５がオフすると、Ｔｒｐ６のゲートがロウ側となってＴｒｐ６がオンし、ＶＬ系に残存していた電荷が１０ＫΩ程度の抵抗Ｒｂ２を通してＧＮＤに放電される。

　以上のように、本実施例によれば、電圧Ｖｃｃまたはクロックの供給が停止した場合に、電圧Ｖｅｅの供給を遮断するとともに、電圧ＶＨ、ＶＬにより電圧が供給される回路部分の残留電荷を放電させることを、消費電力をほとんど増加させることなく実現できる。これにより、上記回路部分に、直流の高電圧が印加され続けるという異常事態を防止できる。

　図３８に、表示オン／オフ信号によりＶＨ、ＶＬ系の電荷を放出させる回路例を示す。図３７との主な相違は、Ｔｒｎ５のゲートに信号Ｄｏｎを入力している点である。信号Ｄｏｎは液晶表示装置の表示オン／オフを制御する信号で、表示オン時はハイレベル（Ｖｃｃ）、表示オフ時はロウレベル（ＧＮＤ）となる信号である。Ｄｏｎがハイレベルの時はＴｒｎ５がオンし、これによりＴｒｐ７のゲートがロウ側となりＴｒｐ７がオンする。これにより、ＶＨに電圧Ｖｅｅが供給される。

　一方、Ｄｏｎがロウレベルの時はＴｒｎ５がオフし、これによりＴｒｐ７のゲートがＶｅｅと同レベルとなりＴｒｐ７がオフする。これにより、ＶＨへの電圧Ｖｅｅの供給が遮断される。同時にＴｒｎ６のゲートもＶｅｅと同レベルとなりＴｒｎ６がオンする。これによりＶＨ系に残留している電荷が放電する。

　以上のように表示オン／オフ制御信号を本実施例の電源回路に入力することにより、消費電流を増加させることなく液晶表示装置の表示オン／オフを容易に制御できる。なお、上記のように直接Ｔｒｎ５のゲートに信号Ｄｏｎを入力する方法ではなく、Ｄｏｎがロウの時にクロックを停止する回路を追加する方法によって、ＶＨ系の残留電荷を放電させ、液晶表示装置を表示オフ状態にしてもよい。また図４に示すようにＤＦのリセット端子を制御してクロックを停止し、チャージ・ポンプ回路の動作を停止させることで液晶表示装置を表示オフ状態にしてもよい。

　図３９Ａ、図３９Ｂに、入力電源がオフした場合に、ＶＨ、ＶＬ系の電荷を放電させる回路例を示す。例えば図３９Ａにおいて入力電源がオフしＶｃｃ＝ＧＮＤとなると、Ｔｒｎ１０がオフしＴｒｎ１１のゲートがハイ側になる。これによりＴｒｎ１１がオンし、ＶＨ系の電荷がＧＮＤに放電される。また図３９Ｂでは、Ｖｃｃ＝ＧＮＤになると、Ｔｒｐ１０がオフしＴｒｐ１１のゲートがロウ側となる。これによりＴｒｐ１１がオンし、ＶＬ系の電荷がＶｃｃに放電される。

　図４０Ａ、図４０Ｂに、入力電源がオフした場合及び表示オフ信号が入力された場合に、ＶＨ、ＶＬ系の電荷を放電させる回路例を示す。Ｄｏｆｆは表示オフの時にハイレベル（＝Ｖｃｃ）になる信号である。Ｄｏｆｆがハイレベルになるとその反転信号である／Ｄｏｆｆはローレベル（＝ＧＮＤ）となり、これによりＴｒｎ１０がオフしＴｒｎ１１のゲートがハイ側になる。これによりＴｒｎ１１がオンし、ＶＨ系の電荷がＧＮＤに放電される。また図４０Ｂでは、Ｄｏｆｆがハイレベルになると、Ｔｒｐ１０がオフしＴｒｐ１１のゲートがロウ側となる。これによりＴｒｐ１１がオンし、ＶＬ系の電荷がＶｃｃに放電される。

　図４１に、実施例１〜実施例１２で説明した電源回路を含む液晶表示装置の構成例を示す。この液晶表示装置は、複数のデータ線電極と複数の走査線電極により駆動される液晶層を含む液晶パネル８８と、電源回路９１と、電源回路９１により供給される電圧に基づいてデータ線電極を駆動するＸドライバＩＣ（データ線ドライバ）９０と、電源回路により供給される電圧に基づいて走査線電極を駆動するＹドライバＩＣ（走査線ドライバ）８９とを含む。

　ＶＣＣ−ＧＮＤはドライバＩＣのロジック部駆動用電源入力であり、ＶＥＥ−ＧＮＤは選択電圧を形成するための高電圧電源入力である。電源回路が図１のような構成の場合にはＶＥＥは必要ない。ＬＰはＸドライバＩＣ用のラッチパルスであり、通常は、シフト・レジスタを含むＹドライバＩＣ用のシフトクロックにも兼用される。その他のタイミング信号やデータ信号は図を見やすくするために記載を省略してある。

　図４２に、図４１の回路で液晶パネルを駆動した時の駆動電圧波形の例を示す。
この駆動波形は特公昭５７−５７７１８の請求項１に記載された駆動方法において、Ｖ１１１＝Ｖ１２２と設定した場合に駆動波形に相当する。ここに、ＶＨとＶＬは選択される走査線電極に加える電圧であり、ＶＣ（ＶＭ）は非選択の走査線電極に加える電圧である。また、Ｖｘ０とＶｘ１は表示データのオン／オフに従ってＸ電極に加える電圧である。Ｍは液晶を交流駆動するための制御信号で、信号Ｍのハイ／ロウにより液晶パネルに加える電圧の極性が反転される。ｔ１Ｈは１本の走査線電極が選択される時間の長さを示している。

　この駆動方法に必要な電圧は、実施例１〜実施例１２で説明した電源回路により形成できる。例えば、非選択レベルのＶＣ、選択レベルのＶＨ及びＶＬには、電源回路９１の出力ＶＣ、ＶＨ、ＶＬを用いる。またＸ電極を駆動する電圧のＶｘ０にはＶ２を用い、Ｖｘ１には−Ｖ２を用いればよい。例えばデューティが１／２４０の場合にはＶＨは通常２０Ｖ程度であり、Ｖ２はロジック電圧３．３Ｖの約１／２の１．６Ｖ程度である。従ってＶ２には、ロジック電圧を１／２に降圧した電圧を利用することもできる。

　ＸドライバＩＣ９０のロジック電圧はＶＣＣ−ＧＮＤをそのまま用いればよい。ＹドライバＩＣ８９のロジック電圧としては、ＴＦＴパネル用のゲート線ドライバＩＣのようにドライバ出力電圧の中間でよい場合は、ＶＣＣ−ＧＮＤをそのまま用いればよい。しかしながら、例えばＳＴＮパネル用の通常のドライバＩＣのように、ロジック電圧の低レベルがＶＬに一致している場合には、ＹドライバＩＣ８９用のロジック電圧ＶＤＤを別に形成する必要がある。図４３はこの場合に用いるＹドライバ用ロジック電圧発生回路の例であって、図２４のＨに示す部分と基本的に同様の動作をする。すなわちＢは、図５に示した信号であり、ＶＣＣ−ＧＮＤを電源として駆動される信号である。またＣｓ１とＣｓ２は容量が４７０ｐＦ程度のカップリング・コンデンサ、Ｄ１とＤ２はダイオード、Ｂｕｆ１とＢｕｆ２はバッファ、Ｒｆ１とＲｆ２は１ＫΩ程度の抵抗である。Ｂｕｆ１とＲｆ１で１つのホールド回路を形成しており、Ｂｕｆ２とＲｆ２で別のホールド回路を形成している。図３７のような接続にして、バッファの負側電源端子をＶＬに接続すれば、バッファの正側電源端子にはＶＬよりもＶＣＣだけ高い電圧ＶＤＤｙが発生する。従って、このＶＤＤｙをＹドライバＩＣ８９用のロジック用電源とすればよい。ＹドライバＩＣ８９の動作周波数はＸドライバＩＣ９０の１／８０程度であり、ＹドライバＩＣ８９のロジック部の消費電流は極めて小さい。従って、上記のような簡易な手法で形成した電源電圧で充分に駆動が可能である。また、図４３の回路は、信号ＬＰをレベルシフトしてＹドライバ用シフトクロックＹＳＣＬを形成する機能も有している。なお、バッファの電源端子間には０．１μＦ程度の平滑コンデンサＣｘを入れておくことが好ましい。

　以上はＶＣＣが３．３Ｖとして説明した。しかしながら、ＶＣＣが５Ｖの場合は、オペアンプ等を用いてＶＣＣをより低い電圧に変換し、電源回路９１やＹドライバＩＣ８９、ＸドライバＩＣ９０の駆動を行った方が、低消費電力化のためには好ましい。また、ＶＣＣが１．５Ｖ程度の場合にはこのＶＣＣをそのままＶｘ０として用い、ＶＣＣの反転昇圧電圧（負方向２倍昇圧電圧）をＶｘ１として用いればよい。

　以上の構成の液晶表示装置では、その電源回路自体が低消費電力である。更に、パネル電流の大部分を占める充放電電流、即ちＸ電極と非選択状態のＹ電極との間で流れる充放電電流が、高電圧系から供給されるのではなく、より低いロジック部駆動電圧系から供給される。従って、パネル電流による消費電力も大幅に低減され、全体として消費電力を著しく小さくできる。

　図４４Ａに液晶表示装置の他の構成例を示す。基本的には実施例１３と同様の構成であるため、実施例１３と異なる部分についてのみ説明する。本実施例はＹ電極を２ライン同時選択法で駆動する場合の例である。

　この駆動方法の場合に液晶パネルに加えることが必要な電圧を図４４Ｂに示す。Ｙ電極の駆動には、実施例１３と同様に、非選択レベルであるＶＣ（ＶＭ）と選択レベルであるＶＨおよびＶＬが必要である。ここでＶＨとＶＬとはＶＣを中心として互いに対称な関係にある。Ｘ電極の駆動には、Ｖｘ０〜Ｖｘ２の３レベルの電圧が必要である。Ｖｘ１はＶＣと同電位であり、Ｖｘ０とＶｘ２とはＶｘ１を中心として互いに対称な関係にある。例えば１フレーム周期内に走査するＹ電極の数が２４０本程度で、かつ、Ｖｔｈ（スレッショールド電圧）が実効値で２Ｖ程度の通常液晶を使用する場合は、ＶＣを０ＶとするとＶＨは約１６Ｖ、Ｖｘ０は約２Ｖとなる。つまり実施例１３と異なる点は、Ｘ電極の駆動電圧として中心電位が追加される点と、ＶＨが若干下がりＶｘ０が若干上がる点だけである。本実施例の電源回路はこうした対称な関係にある電圧を低消費電力で発生するのに適している。

　ＶＣＣが３．３Ｖの場合には、Ｖｔｈが実効値で１．６Ｖ程度の低電圧液晶を使用すればよい。またＶＣＣが１．５Ｖ程度の場合には、やはり低電圧液晶を使用し、このＶＣＣをそのままＶｘ０として用いればよい。

　本実施例の液晶表示装置は、電源回路自体が低消費電力であるとともに、実施例１３で述べた理由と同じ理由でパネル電流による消費電力も大幅に低減される。また駆動に必要となる最大電圧も実施例１３より低くて済み、更なる低消費電力化を図れる。また図４９の比較例では、Ｘドライバのロジック部等での消費電流をＩＸＤとすると、これによる消費電力はＩＸＤ×ＶＥＥであった。これに対して本実施例では、消費電力はＩＸＤ×ＶＣＣで済み、比較例に比べ大幅な低消費電力化を図れる。

　図４５Ａに液晶表示装置の他の構成例を示す。本実施例はＹ電極を４ライン同時選択法で駆動する場合の例である。

　この駆動方法の場合に液晶パネルに加えることが必要な電圧を図４５Ｂに示す。Ｙ電極の駆動には非選択レベルであるＶＣと選択レベルであるＶＨおよびＶＬが必要で、ＶＨとＶＬとはＶＣを中心として互いに対称な関係にある。Ｘ電極の駆動には、Ｖｘ０〜Ｖｘ４の５レベルの電圧が必要で、Ｖｘ２はＶＣと同電位である。Ｖｘ０とＶｘ４およびＶｘ１とＶｘ３はＶｘ２を中心として互いに対称な関係にあり、Ｖｘ０−Ｖｘ１＝Ｖｘ１−Ｖｘ２＝Ｖｘ２−Ｖｘ３＝Ｖｘ３−Ｖｘ４を満足する。例えば１フレーム周期内に走査するＹ電極の数が２４０本程度で、かつ、Ｖｔｈが実効値で２Ｖ程度の通常液晶を使用する場合は、ＶＣの電圧を０ＶとするとＶＨは約１１．３Ｖ、Ｖｘ０は約２．９Ｖとなる。つまり実施例１４と異なる点は、Ｘ電極の駆動電圧として中心電位に対して互いに対称な２レベルの電圧が追加される点と、ＶＨが若干下がりＶｘ０が若干上がる点だけである。

　特に、ＶＣＣが３．３Ｖの場合はＶＣＣとＶｘ０が比較的近いレベルであるため、図４５Ａに示すようにＶＣＣをそのままＶｘ０としても用いることが可能である。この場合はＶｔｈがやや高い液晶を使うか、ＶＥＥをやや低く設定するかすれば、コントラスト調整も容易にできる。

　図４６Ａに液晶表示装置の他の構成例を示す。本実施例はＹ電極を６ライン同時選択法で駆動する場合の例である。

　この駆動方法の場合に液晶パネルに加えることが必要な電圧を図４６Ｂに示す。Ｙ電極の駆動には、非選択レベルであるＶＣと選択レベルであるＶＨおよびＶＬが必要で、ＶＨとＶＬとはＶＣを中心として互いに対称な関係にある。Ｘ電極の駆動には、Ｖｘ０〜Ｖｘ６の７レベルの電圧が必要で、Ｖｘ３はＶＣと同電位であり、かつ、Ｖｘ０〜Ｖｘ６はＶｘ０−Ｖｘ１＝Ｖｘ１−Ｖｘ２＝Ｖｘ２−Ｖｘ３＝Ｖｘ３−Ｖｘ４＝Ｖｘ４−Ｖｘ５＝Ｖｘ５−Ｖｘ６を満足する。例えば１フレーム周期内に走査するＹ電極の数が２４０本程度で、かつ、Ｖｔｈが実効値で２Ｖ程度の通常液晶を使用する場合は、ＶＣの電圧を０ＶとするとＶＨは約９．２Ｖ、Ｖｘ０は約３．６Ｖである。つまり、実施例１５と異なる点はＸ電極の駆動電圧として中心電位に対して互いに対称な２レベルの電圧が追加される点と、ＶＨが若干下がりＶｘ０が若干上がる点だけである。

　特にＶＣＣが３．３Ｖの場合は、ＶＣＣとＶｘ０が比較的近いレベルであるため、図４６Ａに示すようにＶＣＣをそのままＶｘ０としても用いることが可能である。この場合はＶｔｈがやや低い液晶を使うか、ＶＥＥをやや高く設定するかすれば、コントラスト調整も容易にできる。

　以下に同時に選択するＹ電極の数がどの程度までが実用的かを述べる。例えば１フレーム周期内に走査するＹ電極の数が２４０本程度の場合は同時選択するライン数が１５本〜１６本の時に、Ｙ電極の駆動に必要な最大電圧幅と、Ｘ電極の駆動に必要な最大電圧幅とが等しくなる。Ｖｔｈが実効値で２Ｖ程度の通常液晶を使用する場合には、この電圧は６Ｖ弱となる。つまり、同時選択ライン数が１６本以下の範囲では同時に選択するＹ電極の数が多い駆動方法ほど必要となる最大電圧が低くて済み、その点では消費電力の低減に有利であることになる。但し、逆に、駆動に必要な電圧のレベル数が増加して電源回路が複雑化するとともに、ＸドライバＩＣもコスト高になるので、同時選択するライン数は８本以下が実用的であると言うことができる。

　以上述べた実施例１３〜実施例１６では、例えば図４６Ａに示すように、第１、第２入力電位ＶＣＣ、ＧＮＤを、Ｖ３、Ｖ２、Ｖ１、ＶＣ、−Ｖ１、−Ｖ２、−Ｖ３（第１〜第Ｎ電位）のいすれかとして使用すると共に、ドライバＩＣのロジック部の電源電圧としても使用している。電源回路９１で使用する入力電源電圧（ＶＥＥ、ＶＣＣ、ＧＮＤ又はＶＣＣ、ＧＮＤ）の他に、ドライバＩＣのロジック部を駆動するための別の電源電圧を用意する方が、液晶パネルを最適電圧で駆動する点では好ましい。しかしながら入力電源電圧の数が増えることは、液晶表示装置の使用者にとっては好ましくない。実施例１３〜実施例１６で説明したように、ＶＣＣ、ＧＮＤをＶ３、Ｖ２〜−Ｖ２、−Ｖ３のいずれかとして使用すると共に、ドライバＩＣのロジック部の電源電圧として使用しても、若干最適電圧からずれた電圧による駆動となるが、実用的には問題無い画質の表示が可能である。従って、実施例１３〜実施例１６のようにして、入力電源電圧の数の増加を抑える方が、より実用的となる。

　なお、Ｖ３、Ｖ２〜−Ｖ２、−Ｖ３の中にＶＣＣ、ＧＮＤに一致するものがない場合には、図３３で説明したように、チャージ・ポンプ動作によりＶＣＣ、ＧＮＤと異なる電圧を発生し、この発生電圧をＶ３、Ｖ２〜−Ｖ２、−Ｖ３のいずれかとして用いればよい。

　また図４１等に示すように、実施例１３〜実施例１６では、電源回路９１に入力するパルス状クロックとして、Ｘドライバ用ラッチパルス信号ＬＰ又はＹドライバ用シフトクロックＹＳＣＬを使用している。電源回路９１のクロックを形成する信号は、周期的なパルス状クロックであることが好ましい理由は、実施例２において既に述べた通りである。通常、Ｘドライバ用ラッチパルス信号は周期が３０μｓ〜１００μｓ程度、パルス幅が１００ｎｓ〜３００ｎｓ程度の周期的なパルス状クロック信号であるため、電源回路９１のパルス状クロックとして問題無く利用できる。Ｙドライバ用シフトクロックがＸドライバ用ラッチパルスとは別に入力される液晶表示装置もあるが、この場合のＹドライバ用シフトクロックもＸドライバ用ラッチパルスと同様の周期的なパルス状クロック信号であるため、こちらのクロックを用いても問題無い。液晶表示装置に入力されるタイミング信号の中では、これらの信号が最も適切である。液晶表示装置の消費電流の大部分が１水平走査期間の切りかわりごとに流れる電流であるため、その電流を供給するチャージ・ポンプ回路を、１水平走査期間毎のパルス状クロックであるＸドライバ用ラッチパルスやＹドライバ用シフトクロックに同期して動作させることは、理にかなっている。これより周期が長いクロック信号では昇圧能力不足となる。一方、これより周期が短いパルス状クロック信号は、昇圧能力を確保する上では好ましいが、こうした信号は液晶表示装置には入力されていないため別途作り出すことが必要となり、これは回路の大規模化につながる。

　図４７に、本発明の液晶表示装置を電子機器に搭載した例を示す。μＰＵ（マイクロマイクロ・プロセッサ・ユニット）１１２は、電子機器全体を制御するものであり、ＬＣＤコントローラ１１３は、液晶表示装置１１５に必要なタイミング信号や表示データを送り出すものである。またメモリ（ＶＲＡＭ）１１４は、表示データを格納するものであり、電池１１６は、電子機器の電源である。ＤＣ／ＤＣコンバータ１１７は、電池１１６の電圧から液晶表示装置１１５に必要な高電圧を発生するものである。ＤＣ／ＤＣコンバータ１１７は液晶表示装置に内蔵させてもよく、内蔵させる場合は本発明のようにチャージ・ポンプ方式のＤＣ−ＤＣコンバータを用いることが望ましい。このような電子機器に、本発明の液晶表示装置を用いることによって、電子機器の消費電力を大幅に低減できる。

　なお、本発明は上記実施例１〜実施例１７に限定されるものではなく、本発明の要旨の範囲内で種々の変形実施が可能である。

　例えばパルス状クロックを使用する手法、昇圧倍率を変更する手法、チャージ・ポンプを１水平期間毎に行う手法等は、図１、図３４等に示す構成の電源回路に限らず、少なくとも第１〜第Ｎ電位を供給するチャージ・ポンプ回路を含む電源回路であれば、種々ものに適用できる。

　またチャージ・ポンプ回路の構成も図６〜図２４に示したものに限られるものではない。

　また上記実施例では、ラッチパルスＬＰを使用したチャージ・ポンプ回路を例にとり説明したが、ＬＰを用いない場合にはディレイ回路等を用いてノンオーバラップのクロックを生成すればよい。

実施例１に係る電源回路のブロック図である。 Ｖ２、−Ｖ２の生成にオペアンプを用いた場合のブロック図である。 コントラスト調整回路の一例を示す回路図である。 クロック形成回路の一例を示す回路図である。 クロック形成回路の動作を説明するためのタイミングチャートである。 チャージ・ポンプ回路の基本概念図である。 ２倍昇圧用チャージ・ポンプ回路の概念図である。 負方向２倍昇圧用チャージ・ポンプ回路の概念図である。 １／２降圧用チャージ・ポンプ回路の概念図である。 負方向６倍昇圧用チャージ・ポンプ回路の概念図である。 図１１Ａ、図１１Ｂは、図１０の回路の動作を説明するための図である。 負方向６倍昇圧用チャージ・ポンプ回路の他の例の概念図である。 図１３Ａ、図１３Ｂは、図１２の回路の動作を説明するための図である。 図１４Ａ、図１４Ｂは、３／２倍昇圧用チャージ・ポンプ回路の概念図である。 図１５Ａ、図１５Ｂは、負方向３／２倍昇圧用チャージ・ポンプ回路の概念図である。 図１６Ａ、図１６Ｂは、２／３倍降圧用チャージ・ポンプ回路の概念図である。 図１７Ａ、図１７Ｂは、負方向２／３倍降圧用チャージ・ポンプ回路の概念図である。 負方向２倍昇圧回路の具体例を示す回路図である。 図１８の回路の動作を説明するための図である。 図２０Ａ、図２０Ｂは、レベルシフト手段の一例を示す回路図である。 ダイオードを用いたチャージ・ポンプ回路の一例を示す回路図である。 図２１の回路の動作を説明するための図である。 図２１の回路の応用例を示す回路図である。 ポンピング・コンデンサを２つ設けたチャージ・ポンプ回路の例を示す回路図である。 図２５Ａ〜図２５Ｃは、水平走査期間毎にチャージ・ポンプ動作を行う手法について説明するための図である。 昇圧、降圧の倍率変更部を設けたチャージ・ポンプ回路の例を示す回路図である。 昇圧、降圧の倍率変更部を設けたチャージ・ポンプ回路の他の例を示す回路図である。 図２８Ａ、図２８Ｂは、電源投入後の所与の期間、高電圧の供給を停止させる例を示す回路図である。 実施例７に係る電源回路のブロック図である。 実施例８に係る電源回路のブロック図である。 実施例９に係る電源回路のブロック図である。 パネル駆動波形の例を示す図である。 実施例１０に係る電源回路のブロック図である。 実施例１１に係る電源回路のブロック図である。 実施例１１に係る電源回路の他の例を示すブロック図である。 入力電源電圧の電位関係を説明するための図である。 ＶＨ、ＶＬ系の残留電荷を放電させる例を示す回路図である。 ＶＨ、ＶＬ系の残留電荷を放電させる他の例を示す回路図である。 図３９Ａ、図３９Ｂは、ＶＨ、ＶＬ系の残留電荷を放電させる他の例を示す回路図である。 図４０Ａ、図４０Ｂは、ＶＨ、ＶＬ系の残留電荷を放電させる他の例を示す回路図である。 実施例１３に係る液晶表示装置の一例を示すブロック図である。 図４１の液晶表示装置の駆動波形を説明するための図である。 レベルシフト手段の一例を示す回路図である。 図４４Ａは、実施例１４に係る液晶表示装置の一例を示すブロック図であり、図４４Ｂは、駆動電圧の電位関係を説明するための図である。 図４５Ａは、実施例１５に係る液晶表示装置の一例を示すブロック図であり、図４５Ｂは、駆動電圧の電位関係を説明するための図である。 図４６Ａは、実施例１６に係る液晶表示装置の一例を示すブロック図であり、図４６Ｂは、駆動電圧の電位関係を説明するための図である。 実施例１７に係る電子機器の一例を示すブロック図である。 第１の背景例の電源回路の一例を示す回路図である。 第２の背景例の電源回路の一例を示す回路図である。 第３の背景例の電源回路を説明するためのパネル駆動波形の一例を示す図である。 第３の背景例の電源回路の一例を示す回路図である。

符号の説明

ＬＰ　ラッチパルス、　Ｖｃｃ　第１入力電位、　ＧＮＤ　第２入力電位、　ＶＨ　第１電位、　Ｖ３　第Ｇ電位、　ＶＣ　第Ｊ電位、　ＶＬ　第Ｎ電位、　１　クロック形成回路、　２，負方向６倍昇圧回路、　３　コントラスト調整回路、　４　２倍昇圧回路、
　５，７２，７３　負方向２倍昇圧回路、　６，７，７４，７５　１／２降圧回路、　２０，２２，２４　倍率変更回路

Claims (5)

1. 　入力電源電圧が与えられ、表示素子を駆動するための第１〜第Ｎ（Ｎ≧４）電位を供給する電源回路であって、
   　前記入力電源電圧に含まれる高電位側の第１入力電位を、前記第１〜第Ｎ電位の中の第Ｇ（１＜Ｇ＜Ｎ）電位として供給する手段と、
   　前記入力電源電圧に含まれる低電位側の第２入力電位を、前記第１〜第Ｎ電位の中の第Ｊ（１＜Ｊ＜Ｎ）電位として供給する手段と、
   　前記入力電源電圧に含まれ前記第１、第２入力電位よりも高電位側又は低電位側の第３入力電位を、高電位側の前記第１電位と低電位側の前記第Ｎ電位のいずれかとして供給する手段と、
   　所与のクロックに基づきチャージ・ポンプ動作を行い、前記第１、第Ｎ電位のいずれかを直接に又は調整手段を介して供給する第１のチャージ・ポンプ回路と、
   　所与のクロックに基づきチャージ・ポンプ動作を行い、前記第Ｇ、第Ｊ電位よりも高電位側又は低電位側の第Ｆ電位（１＜Ｆ＜Ｎ）を、直接に又は調整手段を介して供給する第２のチャージ・ポンプ回路と、
   　所与のクロックに基づきチャージ・ポンプ動作を行い、前記第Ｇ電位と前記第Ｊ電位の間の第Ｈ電位を生成して供給する第３のチャージ・ポンプ回路と、
   　所与のクロックに基づきチャージ・ポンプ動作を行い、前記第Ｊ電位と前記第２のチャージ・ポンプ回路により生成された前記第Ｆ電位の間の第Ｋ電位を生成して供給する第４のチャージ・ポンプ回路とを含むことを特徴とする電源回路。
2. 　請求項１において、
   　前記チャージ・ポンプ回路の所与のクロックを停止する手段を含むことを特徴とする電源回路。
3. 　請求項１又は２の電源回路と、前記電源回路により供給される複数の電位に基づいて液晶を駆動するドライバとを含むことを特徴とする液晶表示装置。
4. 　請求項１又は２の電源回路と、複数のデータ線電極と複数の走査線電極により駆動される液晶層を含む液晶パネルと、前記電源回路により供給される電位に基づいて前記データ線電極を駆動するデータ線ドライバと、前記電源回路により供給される電位に基づいて前記走査線電極を駆動する走査線ドライバとを含むことを特徴とする液晶表示装置。
5. 　請求項３又は４の液晶表示装置を含むことを特徴とする電子機器。

Images