JP2006109565A - Dc−dcコンバータ - Google Patents
Dc−dcコンバータ Download PDFInfo
- Publication number
- JP2006109565A JP2006109565A JP2004290162A JP2004290162A JP2006109565A JP 2006109565 A JP2006109565 A JP 2006109565A JP 2004290162 A JP2004290162 A JP 2004290162A JP 2004290162 A JP2004290162 A JP 2004290162A JP 2006109565 A JP2006109565 A JP 2006109565A
- Authority
- JP
- Japan
- Prior art keywords
- capacitor
- output
- voltage
- electrode
- timing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Dc-Dc Converters (AREA)
Abstract
【解決手段】第1のタイミングでは、MOSトランジスタSW1、SW5のみオンさせ、キャパシタC1を入力電圧VINにより充電させる。第2のタイミングでは、MOSトランジスタSW2、SW3のみオンさせ、入力電圧VINとキャパシタC1の充電電圧VINとの和の電圧2VINが、正の出力電圧VOUT1となる。第3のタイミングでは、第1のタイミングと同様にキャパシタC1の充電を行う。第4のタイミングでは、MOSトランジスタSW4、SW6のみオンさせ、グランドGNDとキャパシタC1の充電電圧VINとの差の電圧−VINが、負の出力電圧−VOUT1となる。
【選択図】 図1
Description
図19は、従来の正電圧出力の1段チャージポンプ型DC−DCコンバータの概略回路図である。このDC−DCコンバータは、図19に示すように、タイミング信号生成回路TG1と、このタイミング信号生成回路TG1からの出力に基づいてオンオフ制御されるMOSトランジスタSW1〜SW4と、MOSトランジスタSW1〜SW4のスイッチング動作により入力電圧VINから2倍の正の電圧を生成するためのキャパシタC1、C2 と、正電圧用のレベルシフタLS1〜LS4とを備えている。
タイミング信号生成回路TG1は、キャパシタC2からキャパシタC1に向かって流れる逆電流を防止するため、ノーオーバーラップ・クロックであるタイミング信号Φ1、Φ2とその反転信号Φ1B、Φ2Bとをそれぞれ生成する。
このとき、グランドGNDを0Vとすると、正の出力電圧VOUT1は、次の(1) 式のようになり、期間T1と期間T2の動作を期間T0の動作を挟んで繰り返すことにより、出力電圧を維持することができる。
VOUT1 =VIN×2 ・・・(1)
VOUTN =VIN×(N+1) ・・・(2)
キャパシタの個数 =N+1 ・・・(3)
図24は、従来の負電圧出力の1段チャージポンプ型DC−DCコンバータの概略回路図である。このDC−DCコンバータは、図24に示すように、タイミング信号生成回路TG1と、このタイミング信号生成回路TG1からの出力に基づいてオンオフ制御されるMOSトランジスタSW5〜SW8と、MOSトランジスタSW5〜SW8のスイッチング動作により入力電圧VINから−1倍の負の電圧を生成するためのキャパシタC3、C4と、正電圧用のレベルシフタLS5、LS6と、負電圧用のレベルシフタLS7、LS8とを備えている。
タイミング信号生成回路TG1は、キャパシタC3からキャパシタC4に向かって流れる逆電流を防止するため、ノーオーバーラップ・クロックであるタイミング信号Φ1、Φ2とその反転信号Φ1B、Φ2Bを生成する。
このとき、グランドGNDを0Vとすると、負の出力電圧−VOUT1は、次の(4) 式のようになり、期間T1と期間T2の動作を期間T0の動作を挟んで繰り返すことにより、出力電圧を維持することができる。
−VOUT1 =VIN×−1 ・・・(4)
−VOUTN =VIN×−1×N ・・・(5)
キャパシタの個数 =N+1 ・・・(6)
そこで、本発明の目的は、上記の点に鑑み、必要な出力電圧の数が増加しても、出来るだけキャパシタの数を削減することで、実装面積を小さくし、制作費用の低減化を実現できるDC−DCコンバータを提供することにある。
すなわち、請求項1に係る発明は、入力電圧が入力される入力端子と、第1及び第2の電極を有するキャパシタと、所望の電圧を出力する複数の出力端子と、第1のタイミングで、前記キャパシタの第1の電極を前記入力端子に接続し、前記キャパシタの第2の電極をグランドに接続して前記入力電圧で前記キャパシタを充電する第1及び第2のスイッチと、前記第1のタイミングに続く複数のタイミングで、前記キャパシタの第1の電極および第2の電極のいずれか一方の電極を、前記複数の出力端子のうちの所定の1つに接続し、他方の電極を前記入力端子、グランドまたは前記複数の出力端子のうちの所定の他の1つに接続する第3及び第4以降のスイッチと、を備え、前記第1のタイミングと、前記第1のタイミングに続く複数の各タイミングとを交互に動作させて、前記複数の出力端子にそれぞれ異なる電圧を出力するようになっている。
請求項8に係る発明は、請求項1乃至請求項7のうちのいずれか1つに記載のDC−DCコンバータにおいて、さらに、前記各出力端子とグランドとの間に接続される出力用のキャパシタを備えている。
このため、出力電圧を生成するために必要なキャパシタの個数を減らしても、所望の複数の電圧を生成することが可能となる。
その結果、本発明によれば、外付け部品の数が減り、実装面積を小さくすることができ、さらにコストを低くすることが実現できる
(第1実施形態)
図1は、本発明のDC−DCコンバータの第1実施形態の構成を示す回路図である。
この第1実施形態に係るDC−DCコンバータは、正負の電圧が出力できるチャージポンプ型のDC−DCコンバータである。
MOSトランジスタSW1〜SW3はP型MOSトランジスタからなり、MOSトランジスタSW4〜SW6はN型MOSトランジスタからなる。
MOSトランジスタSW1,SW2は、入力端子11と出力端子12との間に直列に接続されている。MOSトランジスタSW5,SW6は、グランドGNDと出力端子13との間に直列に接続されている。MOSトランジスタSW3は、入力端子11とMOSトランジスタSW5,SW6の共通接続部との間に接続されている。MOSトランジスタSW4は、MOSトランジスタSW1,SW2の共通接続部とグランドGNDとの間に接続されている。
図1に示すタイミング信号生成回路TG1は、キャパシタC2からキャパシタC1に向かって流れる逆電流と、キャパシタC1からキャパシタC3に向かって流れる逆電流を防止するため、ノーオーバーラップ・クロックであるタイミング信号Φ1、Φ2、Φ3とその反転信号Φ1B、Φ2B、Φ3Bを生成する。
このように、図2に示す各制御信号ΦSW1〜ΦSW6が、対応するMOSトランジスタSW1〜SW6のゲートに供給され、これに応じて、MOSトランジスタSW1〜SW6がそれぞれ以下のようにオンオフ制御される。
このように、グランドGNDを0Vとすると、正の出力電圧VOUT1と、 負の出力電圧−VOUT1とは、次の(7) 式と(8) 式のようになり、期間T1〜T4の各動作を期間T0の動作を挟んで繰り返すことにより、出力電圧を維持することができる。
VOUT1 =VIN×2 ・・・(7)
−VOUT1 =VIN×( −1) ・・・(8)
しかし、上述した第1実施形態によれば、キャパシタの個数を1つ減らし、3つのキャパシタでも、MOSトランジスタSW1〜SW6をオンオフ制御するタイミング信号を増やし、それを制御することで、所望の出力電圧を生成することが出来る。
図7は、本発明のDC−DCコンバータの第2実施形態の構成を示す回路図である。
この第2実施形態に係るDC−DCコンバータは、2つの正電圧が出力できるチャージポンプ型のDC−DCコンバータである。この第2実施形態が第1実施形態と異なる点は、入力電圧から生成した正の出力電圧を用いて、さらに高い正の出力電圧を生成するようにした点である。
MOSトランジスタSW1〜SW5はP型MOSトランジスタからなり、MOSトランジスタSW6はN型MOSトランジスタからなる。
この第2実施形態の構成についてさらに詳述すると、入力電圧VINを入力する入力端子11と、正の出力電圧VOUT1を出力する出力端子12と、正の出力電圧VOUT1よりも電圧の高い正の出力電圧VOUT2を出力する出力端子14とを備えている。
図7に示すタイミング信号生成回路TG1は、キャパシタC2からキャパシタC1に向かって流れる逆電流と、キャパシタC3からキャパシタC1に向かって流れる逆電流を防止するため、ノーオーバーラップ・クロックであるタイミング信号Φ1、Φ2、Φ3とその反転信号Φ1B、Φ2B、Φ3Bを生成する。
すなわち、図8に示す期間T1では、MOSトランジスタSW1、SW6がオンし、MOSトランジスタSW2、SW3、SW4、SW5がオフした状態になる。すなわち、期間T1における等価回路は図9に示すようになり、キャパシタC1は入力電圧VINにより充電され、キャパシタC1の一端側の電位VC1+は入力電圧VINとなり、キャパシタC1の他端側の電位VC1−はグランドGNDとなる。これと同時に、正の出力電圧VOUT1はキャパシタC2の両端の電圧となり、正の出力電圧VOUT2はキャパシタC3の両端の電圧となる。
このように、グランドGNDを0Vとすると、正の出力電圧VOUT1と、VOUT2とは、次の(9) 式と( 10) 式のようになり、期間T1〜T3の各動作を期間T0の動作を挟んで繰り返すことにより、出力電圧を維持することができる。
VOUT1 =VIN×2 ・・・(9)
VOUT2 =VIN×3 ・・・(10)
図12は、本発明のDC−DCコンバータの第3実施形態の構成を示す回路図である。この第3実施形態に係るDC−DCコンバータは、正負の電圧が出力できるチャージポンプ型のDC−DCコンバータである。
この第3実施形態が第1実施形態と異なる点は、入力電圧から生成した負の出力電圧を用いて、より低い負の出力電圧を生成する点である。また、正負の3つの出力電圧VOUT1、−VOUT1、−VOUT2を生成する点である。
レベルシフタLS1〜LS8は、タイミング信号生成回路TG1からタイミング信号を受け取り、この受け取ったタイミング信号のレベルシフトを行なって図14に示すような制御信号ΦSW1〜ΦSW8を生成し、その制御信号ΦSW1〜ΦSW8をMOSトランジスタSW1〜SW8の各ゲートに供給するものである。これにより、MOSトランジスタSW1〜SW8は後述のようにオンオフ制御される。
MOSトランジスタSW1,SW2は、入力端子11と出力端子12との間に直列に接続されている。MOSトランジスタSW3,SW6は、入力端子11と出力端子13との間に直列に接続されている。MOSトランジスタSW5,SW8は、グランドGNDと出力端子15との間に直列に接続されている。MOSトランジスタSW4は、MOSトランジスタSW1,SW2の共通接続部とグランドGNDとの間に接続されている。MOSトランジスタSW7は、MOSトランジスタSW1,SW2の共通接続部と出力端子13との間に接続されている。
さらに、キャパシタC3は、その一端の電極が出力端子13に接続され、その他端の電極がグランドGNDに接続されている。キャパシタC4は、その一端の電極が出力端子15に接続され、その他端の電極がグランドGNDに接続されている。
図12に示すタイミング信号生成回路TG1は、キャパシタC2からキャパシタC1に向かって流れる逆電流と、キャパシタC1からキャパシタC3に向かって流れる逆電流と、キャパシタC1からキャパシタC4に向かって流れる逆電流を防止するため、ノーオーバーラップ・クロックであるタイミング信号Φ1、Φ2、Φ3、Φ4とその反転信号Φ1B、Φ2B、Φ3B、Φ4Bを生成する。
すなわち、図14に示す期間T1では、MOSトランジスタSW1、SW5がオンし、MOSトランジスタSW2、SW3、SW4、SW6、SW7、SW8がオフした状態になる。すなわち、期間T1における等価回路は図15に示すようになり、キャパシタC1は入力電圧VINにより充電され、キャパシタC1の一端側の電位VC1+は入力電圧VINとなり、キャパシタC1の他端側の電位VC1−はグランドGNDとなる。これと同時に、正の出力電圧VOUT1はキャパシタC2の両端の電圧となり、負の出力電圧−VOUT1はキャパシタC3の両端の電圧、−VOUT2はキャパシタC4の両端の電圧となる。
VOUT1 =VIN×2 ・・・(9)
−VOUT1 =VIN×( −1) ・・・(10)
−VOUT2= VIN×( −2) ・・・(11)
また、正負の出力電圧を3つ生成する図12の回路は、MOSトランジスタのスイッチング制御を行うことだけで、出力電圧を2つ生成する回路に変更可能であり、生成しない出力電圧のキャパシタを減らすことも出来る。
同様に、期間T4を除く、期間T0〜T3の動作を繰り返すことにより、スイッチSW7とSW8を常にオフした状態にし、出力電圧−VOUT2を生成しないようにすることができる。このときには、出力電圧―VOUT2を生成するためのキャパシタC4を取り外すことも可能である。
なお、上記の実施形態では、2つまたは3つの正負出力電圧を生成する場合について説明したが、本発明は生成できる出力電圧の数は2つまたは3つに限定されない。
すなわち、上記の実施形態は、入力電圧の3倍と2倍と−1倍と−2倍の電圧を生成する回路についてのみ説明してきたが、本発明は、4倍以上、−3倍以下の電圧を生成することも可能である。
さらに、本発明は、出力電圧は入力電圧の整数倍の電圧を生成するのみならず、入力電圧の2分の1の整数倍、3分の1の整数倍・・・などの電圧を発生させるものについても適応可能である。
SW1〜SW8 MOSトランジスタ
C1〜C4 キャパシタ
LS1〜LS8 レベルシフタ
11 入力端子
12〜15 出力端子
Claims (8)
- 入力電圧が入力される入力端子と、
第1及び第2の電極を有するキャパシタと、
所望の電圧を出力する複数の出力端子と、
第1のタイミングで、前記キャパシタの第1の電極を前記入力端子に接続し、前記キャパシタの第2の電極をグランドに接続して前記入力電圧で前記キャパシタを充電する第1及び第2のスイッチと、
前記第1のタイミングに続く複数のタイミングで、前記キャパシタの第1の電極および第2の電極のいずれか一方の電極を、前記複数の出力端子のうちの所定の1つに接続し、他方の電極を前記入力端子、グランドまたは前記複数の出力端子のうちの所定の他の1つに接続する第3及び第4以降のスイッチと、を備え、
前記第1のタイミングと、前記第1のタイミングに続く複数の各タイミングとを交互に動作させて、前記複数の出力端子にそれぞれ異なる電圧を出力するようになっていることを特徴とするDC−DCコンバータ。 - 入力電圧が入力される入力端子と、
第1及び第2の電極を有するキャパシタと、
所望の電圧を出力する第1および第2の出力端子と、
第1のタイミングで、前記キャパシタの第1の電極を前記入力端子に接続し、前記キャパシタの第2の電極をグランド電位に接続して前記入力電圧で前記キャパシタを充電する第1及び第2のスイッチと、
第2のタイミングで、前記キャパシタの第1の電極および第2の電極のいずれか一方の電極を、前記第1の出力端子に接続し、他方の電極を前記入力端子、グランド電位または前記第2の出力端子に接続する第3及び第4のスイッチと、
第3のタイミングで、前記キャパシタの第1の電極および第2の電極のいずれか一方の電極を、前記第2の出力端子に接続し、他方の電極を前記入力端子、グランド、または前記第1の出力端子に接続する第5及び第6のスイッチと、を備え、
前記第1のタイミングと、この第1のタイミングに続く前記第2および第3の各タイミングをそれぞれ交互に動作させて、前記第1および第2の出力端子にそれぞれ異なる電圧をするようになっていることを特徴とするDC−DCコンバータ。 - 前記第3のスイッチは、前記キャパシタの第1の電極を前記第1の出力端子に接続するように制御され、
前記第4のスイッチは、前記キャパシタの第2の電極を前記入力端子に接続するように制御され、
前記第5のスイッチは、前記キャパシタの第1の電極を前記第2の出力端子に接続するように制御され、
前記第6のスイッチは、前記キャパシタの第2の電極を前記第1の出力端子に接続するように制御され、
前記第2の出力端子の出力電圧は、前記第1の出力端子の出力電圧より高い電圧を出力するようになっていることを特徴とする請求項2に記載のDC−DCコンバータ。 - 前記第3のスイッチは、前記キャパシタの第1の電極をグランドに接続するように制御され、
前記第4のスイッチは、前記キャパシタの第2の電極を前記第1の出力端子に接続するように制御され、
前記第5のスイッチは、前記キャパシタの第1の電極を前記第1の出力端子に接続するように制御され、
前記第6のスイッチは、前記キャパシタの第2の電極を前記第2の出力端子に接続するように制御され、
前記第2の出力端子の出力電圧は、前記第1の出力端子の出力電圧より低い電圧を出力するようになっていることを特徴とする請求項2に記載のDC−DCコンバータ。 - 前記第3のスイッチは、前記キャパシタの第1の電極を前記第1の出力端子に接続するように制御され、
前記第4のスイッチは、前記キャパシタの第2の電極を前記入力端子に接続するように制御され、
前記第5のスイッチは、前記キャパシタの第1の電極をグランドに接続するように制御され、
前記第6のスイッチは、前記キャパシタの第2の電極を前記第2の出力端子に接続するように制御され、
前記第1および第2の出力端子は、それぞれ正負の電圧を出力するようになっていることを特徴とする請求項2に記載のDC−DCコンバータ。 - さらに、所望の電圧を出力する第3の出力端子と、
第4のタイミングで、前記キャパシタの第1の電極および第2の電極のいずれか一方の電極を、前記第3の出力端子に接続し、他方の電極を前記第1の出力端子または前記第2の出力端子に接続する第7および第8のスイッチと、
を備えることを特徴とする請求項5に記載のDC−DCコンバータ。 - 前記スイッチはトランジスタからなり、
かつ、前記トランジスタをオンオフ制御するためのクロック信号の電圧レベルをシフトするレベルシフタを備え、
前記レベルシフタは、前記クロック信号をそれぞれ前記複数の出力端子の電圧に変換して、前記トランジスタのオンオフ制御を行うようになっていることを特徴とする請求項1乃至請求項6のうちのいずれか1つの請求項に記載のDC−DCコンバータ。 - さらに、前記各出力端子とグランドとの間に接続される出力用のキャパシタを備えていることを特徴とする請求項1乃至請求項7のうちのいずれか1つの請求項に記載のDC−DCコンバータ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004290162A JP2006109565A (ja) | 2004-10-01 | 2004-10-01 | Dc−dcコンバータ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004290162A JP2006109565A (ja) | 2004-10-01 | 2004-10-01 | Dc−dcコンバータ |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006109565A true JP2006109565A (ja) | 2006-04-20 |
Family
ID=36378626
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004290162A Pending JP2006109565A (ja) | 2004-10-01 | 2004-10-01 | Dc−dcコンバータ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006109565A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012213320A (ja) * | 2006-12-22 | 2012-11-01 | Wolfson Microelectronics Plc | チャージポンプ回路およびその動作方法 |
JP2013240278A (ja) * | 2007-08-08 | 2013-11-28 | Advanced Analogic Technologies Inc | マルチ出力を有する時分割キャパシタdc/dcコンバータ |
-
2004
- 2004-10-01 JP JP2004290162A patent/JP2006109565A/ja active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012213320A (ja) * | 2006-12-22 | 2012-11-01 | Wolfson Microelectronics Plc | チャージポンプ回路およびその動作方法 |
JP2013240278A (ja) * | 2007-08-08 | 2013-11-28 | Advanced Analogic Technologies Inc | マルチ出力を有する時分割キャパシタdc/dcコンバータ |
KR20150036770A (ko) * | 2007-08-08 | 2015-04-07 | 어드밴스드 아날로직 테크놀로지스 인코퍼레이티드 | 다중 출력을 갖는 시간 다중화된 커패시터 dc/dc 컨버터 |
KR101598767B1 (ko) | 2007-08-08 | 2016-03-03 | 어드밴스드 아날로직 테크놀로지스 인코퍼레이티드 | 다중 출력을 갖는 시간 다중화된 커패시터 dc/dc 컨버터 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7282985B2 (en) | Charge pump with at least two outputs | |
JP5151266B2 (ja) | スイッチングレギュレータ及びスイッチングレギュレータの動作制御方法 | |
US8089388B2 (en) | Folding analog-to-digital converter | |
JP5038706B2 (ja) | 昇圧回路 | |
JP4193462B2 (ja) | 昇圧回路 | |
US20060028849A1 (en) | DC-DC converter | |
US20020130704A1 (en) | Charge pump circuit | |
JP2011120407A (ja) | チャージポンプ回路 | |
CN109004832B (zh) | 五级单相降压型dc/dc转换器及五级两相降压转换器 | |
CN108365747B (zh) | 切换式电容直流对直流转换器电路及其产生方法 | |
JP4366540B2 (ja) | パルス幅変調回路及びそれを用いたスイッチングアンプ | |
JP2012023616A (ja) | スイッチドキャパシタ型d/aコンバータ | |
JP5321126B2 (ja) | アナログスイッチ回路 | |
CN113612386B (zh) | 一种多模式降压变换器 | |
JP2007259534A (ja) | 半導体集積回路装置、チャージポンプ回路、電気機器 | |
JP2006109565A (ja) | Dc−dcコンバータ | |
JP6730849B2 (ja) | チャージポンプ回路用の駆動回路、及びチャージポンプ回路 | |
JP4459634B2 (ja) | Dc−dcコンバータ | |
JPH07194098A (ja) | 昇圧回路及び昇圧回路用コントローラ | |
JP4582053B2 (ja) | パルス幅変調回路及びそれを用いたスイッチングアンプ | |
JP2007133396A (ja) | 比較器、dc−dcコンバータ、及びこれらを利用した有機発光表示装置 | |
JP5391752B2 (ja) | Dc−dcコンバータ | |
JP2005117830A (ja) | チャージポンプ回路 | |
JP2005012904A (ja) | 電源装置およびこれを用いた電子機器 | |
JP4562478B2 (ja) | 4相クロック駆動チャージポンプ回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Effective date: 20060719 Free format text: JAPANESE INTERMEDIATE CODE: A621 |
|
A521 | Written amendment |
Effective date: 20070402 Free format text: JAPANESE INTERMEDIATE CODE: A821 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20070402 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090319 |
|
A131 | Notification of reasons for refusal |
Effective date: 20090407 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
A02 | Decision of refusal |
Effective date: 20090804 Free format text: JAPANESE INTERMEDIATE CODE: A02 |