KR101267039B1

KR101267039B1 - 전압 승압 회로

Info

Publication number: KR101267039B1
Application number: KR1020110090202A
Authority: KR
Inventors: 송하선; 박희중
Original assignee: 주식회사 와이드칩스
Priority date: 2011-09-06
Filing date: 2011-09-06
Publication date: 2013-05-23
Also published as: KR20130026804A

Abstract

전압 승압 회로가 개시된다. 본 발명의 실시 예에 따른 전압 승압 회로는, 전원전압을 인가받아 제1 전압 및 제2 전압을 생성하는 제어부 및 적어도 하나 이상의 커패시터 및 스위치들을 포함하고, 상기 제1 전압 및 제2 전압을 포함하여 적어도 서로 다른 4개의 입력 전압을 공급받아 상기 스위치들의 개폐 동작에 따라서 상기 제1 전압을 기준으로 정극성 고전압을 생성하거나, 또는 제2 전압을 기준으로 부극성 고전압을 생성하는 차지펌프를 포함한다. 이때, 상기 제어부는 상기 정극성 고전압 또는 상기 부극성 고전압의 전압 레벨을 감지하여 상기 정극성 고전압 또는 상기 부극성 고전압이 목표 전압을 유지하도록 제1 전압 및 제2 전압을 가변시키는 것을 특징으로 하는 전압 승압 회로. 따라서, 하나의 차지 펌프회로에서 커패시터에 충전된 전압을 공유하여, 페이즈를 달리하여 정극성 고전압과 부극성 고전압을 교대로 생성함으로써, 사용되는 커패시터의 개수를 줄이면서도, 원하는 레벨의 전압을 생성할 수 있다.

Description

전압 승압 회로{Voltage step up circuit}

본 발명은, 입력전압을 승압하여 원하는 출력전압을 생성하는 전압 승압 회로와 이를 구비한 디스플레이 구동 시스템에 관한 것이다.

LCD 구동회로는 액정을 구동하기 위하여 입력전압을 변환하여 원하는 레벨의 전압을 생성하는 전압 승압 회로를 포함하고 있다. 전압 승압 회로에서 사용되는 플라잉 커패시터 및 안정화 커패시터는 용량이 수 uF 이상이므로, 직접 회로 내에 집적하지 못하고 외부 소자를 사용하는데 이는 시스템의 면적을 증가시키는 원인이 된다. 휴대용 장치와 같은 소형 기기에서 시스템 면적의 증가는 시스템 단가를 증가시키는 직접적인 요인이 되므로, 휴대용 장치 등에 사용되는 모바일 LCD 구동회로는 외장 부품의 수를 줄이고 회로 면적을 최소화하면서도 안정적인 전압을 공급할 수 있는 전원 승압 회로가 필요하다. 또한, LCD 모듈의 다변화에 따라 다양한 LCD 모듈에 적용할 수 있도록 다양한 레벨의 출력 전압이 요청된다.

본 발명이 해결하고자 하는 과제는 외장 부품의 개수를 줄이면서도 안정적인 출력 전압을 공급하는 전압 승압 회로를 제공하는데 있다. 또한, 다양한 레벨의 전압을 생성할 수 있는 전압 승압 회로를 제공하는데 있다.

상기 기술적 과제를 달성하기 위한 본 발명의 실시 예에 따른 전압 승압 회로는, 전원전압을 인가받아 제1 전압 및 제2 전압을 생성하는 제어부 및 적어도 하나 이상의 커패시터 및 스위치들을 포함하고, 상기 제1전압 및 제2전압을 포함하여 적어도 서로 다른 4개의 입력 전압을 공급받아 상기 스위치들의 개폐 동작에 따라서 상기 제1 전압을 기준으로 정극성 고전압을 생성하거나, 또는 제2 전압을 기준으로 부극성 고전압을 생성하는 차지 펌프를 포함하고, 상기 제어부는 상기 정극성 고전압과 상기 부극성 고전압의 전압 레벨을 감지하여 상기 정극성 고전압 또는 부극성 고전압이 목표 전압을 유지하도록 제1 전압 및 제2 전압을 가변시키는 것을 특징으로 한다.

본 발명에 따른 전압 승압 회로는 두 승압 전압을 생성함에 있어, 별개의 회로를 구성하지 않고 승압 커패시터를 공유하여 사용하여, 소요되는 커패시터의 개수 및 회로 면적을 최소화할 수 있다. 또한, 출력 전압을 감지하여 자동 제어 방식을 통해 생성된 기준 전압을 승압 회로의 차지 펌프의 입력으로 사용함으로써, 다양한 레벨의 전압을 안정적으로 공급할 수 있다.

본 발명의 상세한 설명에서 인용되는 도면을 보다 충분히 이해하기 위하여 각 도면의 간단한 설명이 제공된다.
도 1은 본 발명의 실시예에 따른 전압 승압 회로의 블록도이다.
도 2는 도 1에 도시된 제어부의 세부 구성을 보여주는 도면이다.
도 3은 본 발명의 일실시예에 따른 차지 펌프의 회로도이다.
도 4는 도 3의 차지 펌프의 타이밍도이다.
도 5는 본 발명의 다른 실시예에 따른 차지 펌프의 회로도이다.
도 6은 도 5의 차지 펌프의 타이밍도이다.
도 7은 본 발명의 일실시예에 따른 디스플레이 시스템의 블럭도이다.

본 발명과 본 발명의 동작상의 이점 및 본 발명의 실시에 의하여 달성되는 목적을 충분히 이해하기 위해서는 본 발명의 바람직한 실시예를 예시하는 첨부 도면 및 도면에 기재된 내용을 참조하여야 한다.

본 발명의 실시예들은 당해 기술 분야에서 통상의 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위하여 제공되는 것이며, 아래의 실시예들은 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 아래의 실시예들로 한정되는 것은 아니다. 오히려, 이들 실시예는 본 개시를 더욱 충실하고 완전하게 하며 당업자에게 본 발명의 사상을 완전하게 전달하기 위하여 제공되는 것이다.

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 설명함으로써, 본 발명을 상세히 설명하기로 한다.

도 1은 본 발명의 실시예에 따른 전압 승압 회로의 블록도이다.

도 1을 참조하면, 전압 승압 회로는 제어부(10)와 차지 펌프(20)를 포함한다. 제어부(10)는 제1 전압(VGHREF)과 제2 전압(VGLREF)을 생성하여 차지 펌프(20)에 인가하고, 차지 펌프(20)는 제1 전압(VGHREF)과 제2 전압(VGLREF)을 인가받아 승압 커패시터에 축적된 전압을 이용하여, 제1 전압(VGHREF)을 기준으로 정극성 고전압(VGH)을, 제2 전압(VGLREF)을 기준으로 부극성 고전압(VGL)을 생성한다.

제어부(10)는 전압 감지부(11)와 전압 조정부(12)를 포함한다. 전압 감지부(11)는 차지 펌프(20)에서 생성된 정극성 고전압(VGH)의 전압 레벨을 감지하여 제1 감지 전압(VSGH)으로 출력하고, 부극성 고전압(VGL)의 전압 레벨을 감지하여 제2 감지 전압(VSGL)으로 출력한다. 전압 조정부(12)는 전압 감지부(11)에서 출력된 제1 감지 전압(VSGH)과 제2 감지 전압(VSGL)을 인가받아 제1 전압(VGHREF)과 제2 전압(VGLREF)의 전압 레벨을 조정한다.

즉, 제어부(10)는 원하는 전압 레벨의 정극성 고전압(VGH)과 부극성 고전압(VGL)이 생성될 수 있도록, 차지 펌프(20)에서 생성된 정극성 고전압(VGH)과 부극성 고전압(VGL)의 전압 레벨을 감지하여 제1 전압(VGHREF)과 제2 전압(VGLREF)의 전압 레벨을 조절한다.

이하에서, 도 1의 전압 승압 회로의 구체적인 동작을, 도 2 내지 도 3을 참조하여 구체적으로 설명하기로 한다.

도 2는 도 1에 도시된 제어부의 세부 구성을 보여주는 도면이다.

도 2를 참조하면, 제어부(10)는 전압 감지부(11)와 전압 조정부(12)를 포함한다. 전압 감지부(11)는 도 1의 차지 펌프(20)에서 생성된 정극성 고전압(VGH)의 전압 레벨을 감지하기 위한 저항 스트링 RSGH와 부극성 고전압(VGL)의 전압 레벨을 감지하기 위한 저항 스트링 RSGL을 포함한다. 저항 스트링들(RSGH, RSGL)은 가변성 저항(R11, R12, R21, R22)으로 구성되어 있어 사용자가 원하는 저항값으로 설정 할 수 있다. 가변성 저항 스트링 RSGH는 정극성 고전압(VGH)을 가변 저항 R11과 R12의 비로 분기한 값을 제1 감지전압(VSGH)으로 출력한다. 가변성 저항 스트링 RSGL은 외부에서 인가된 기준전압(VREF)과 부극성 고전압(VGL)의 전압 차를 가변 저항 R21과 R22의 비로 분기한 값을 제2 감지전압(VSGL)로 출력한다. 가변 저항들(R11, R12, R21, R22)의 저항값은 출력되는 제1 감지 전압(VSGH)과 제2 감지전압(VSGL)이 각각 제1 입력전압(VRGH) 및 제2 입력전압(VRGL)과 동일한 전압 레벨로 출력되도록 하는 저항비의 값을 갖도록 설정된다. 도 2에는 저항 스트링들(RSGH, RSGL)이 두개의 가변 저항을 포함하는 것으로 도시되어 있으나 이에 제한되지 않는다. 저항은 상기의 저항비를 구성하는 복수개의 저항으로 구성될 수 있다.

전압 조정부(12)는 비교기들(CPGH, CPGL)과 증폭기들(APGH, APGL)을 포함한다. 제1 비교기(CPGH)는 제1 입력전압(VRGH)을 양의 단자로, 제1 감지전압(VSGH)을 음의 단자로 인가받아 제1 기준전압(VIN_GH)을 생성한다.

제1 입력전압(VRGH)은 목표 전압 레벨이 제1 기준전압(VIN_GH)으로 출력되도록 사용자가 설정한 전압이다. 그리고, 제1 입력전압(VRGH)과 제1 감지전압(VSGH)이 동일한 전압 레벨이면 제1 기준전압(VIN_GH)은 목표 전압 레벨로 출력된다. 그러나, 제1 감지전압(VSGH)이 제1 입력전압(VRGH)보다 낮으면, 제1 기준전압(VIN_GH)은 목표 전압 레벨보다 높은 전압으로 가변되고, 제1 감지 전압(VSGH)이 제1 입력전압(VRGH)보다 높으면 제1 기준전압(VIN_GH)은 목표 전압 레벨보다 낮은 전압으로 가변되도록 조정된다.

제1 증폭기(APGH)는 양의 단자에 입력된 제1 기준전압(VIN_GH)을 증폭하여 제1 전압(VGHREF)으로 출력한다. 제1 전압(VGHREF)은 도 1의 차지 펌프(20)로 인가되어 정극성 고전압(VGH)을 생성하기 위한 기준 전압이 된다. 제1 증폭기(APGH)는 전원전압 AVDD와 접지전압 VSS를 인가받아 사용하므로 제1 전압(VGHREF)은 전원전압 AVDD와 접지전압 VSS 사이의 전압 레벨을 갖게된다. 제1 전압(VGHREF)의 값은 다음과 같다.

제2 비교기(CPGL)는 제2 입력전압(VRGL)을 양의 단자로, 제2 감지전압(VSGL)을 음의 단자로 인가받아 제2 기준전압(VIN_GL)을 생성한다. 제2 기준전압(VIN_GL)은 제2 증폭기(APGL)의 양의 단자에 입력된다. 제2 증폭기(APGL)는 양의 단자에 입력된 제2 기준전압(VIN_GL)을 증폭하여 제2 전압(VGLREF)로 출력한다. 제2 전압(VGLREF)은 도 1의 차지 펌프(20)로 인가되어 부극성 고전압(VGL)을 생성하는 기준 전압이 된다. 제2 증폭기(APGL)는 전원전압 AVDD와 접지전압 VSS를 인가받아 사용하므로 제2 전압(VGLREF)는 전원전압 AVDD와 접지전압 VSS 사이의 전압 레벨을 갖게된다. 제2 비교기와 제2 증폭기의 동작은 제1 비교기와 제2 증폭기의 동작과 유사하므로 자세한 설명은 생략하기로 한다.

도 2를 참조하여, 제어부(10)의 구체적인 동작을 예를들어 설명하기로 한다. 14V의 정극성 고전압(VGH)과 -8V의 부극성 고전압(VGL)을 생성하기 위하여 기준전압인 제1 전압(VGHREF)은 4V, 제2 전압(VGLREF)은 2V 이어야 하고, 제1 증폭기(APGH)와 제2 증폭기(APGL)의 전압이득이 2인 경우를 가정한다.

4V의 제1 전압(VGHREF)을 생성하기 위하여 제1 기준전압(VIN_GH)은 2V이어야 한다. 미리 정해진 제1 비교기(CPGH)의 물리적 특성에 따라, 제1 기준전압(VIN_GH)이 2V로 출력되기 위한 전압 레벨이 제1 입력전압(VRGH)으로 선택되어 제1 비교기(CPGH)의 양의 단자로 인가된다. 이에 따라, 제1 기준전압(VIN_GH)은 2V가 되고 제1 기준전압(VIN_GH)의 두배로 증폭된 제1 전압(VGHREF)은 4V가 되며, 차지 펌프(20)에서 제1 전압(VGHREF)을 기준으로 승압된 정극성 고전압(VGH)은 14V가 된다. 따라서, 제1 감지전압(VSGH)은 제1 입력전압(VRGH)과 같은 레벨의 전압으로 제1 비교기(CPGH)에 인가된다. 그런데, 정극성 고전압(VGH)에서 부하 전류가 빠져나가 정극성 고전압(VGH)이 14V이하로 떨어지면, 전압 감지부(11)에서 정극성 고전압(VGH)의 전압 레벨을 감지하여 출력된 제1 감지전압(VSGH)은 제1 입력전압(VRGH)보다 낮은 전압 레벨을 갖게 된다, 이에 따라, 제1 기준전압(VIN_GH)은 2V 보다 높은 전압이 되고 제1 전압(VGHREF)도 4V보다 높은 전압이 된다. 따라서, 제1 전압(VGHREF)을 기준으로 생성되는 정극성 고전압(VGH)은 다시 증가하여 결국 14V가 될 것이다. 반대로, 정극성 고전압(VGH)이 14V 이상으로 증가하면, 제1 감지전압(VSGH)은 제1 입력전압(VRGH)보다 높아지고, 제1 기준전압(VIN_GH)은 2V보다 낮아진다. 제1 전압(VGHREF)은 4V보다 낮아지며, 정극성 고전압(VGH)은 다시 14V까지 낮아진다.

제2 증폭기(APGL)의 전압이득이 2이므로 2V의 제2 전압(VGLREF)을 생성하기 위하여 제2 기준전압(VIN_GL)은 1V이어야 한다. 미리 정해진 제2 비교기(CPGL)의 물리적 특성에 따라, 제2 기준전압(VIN_GL)이 1V로 출력되기 위한 전압 레벨이 제2 입력전압(VRGH)로 선택되어 제2 비교기(CPGL)의 양의 단자로 인가된다. 이에 따라, 제2 기준전압(VIN_GL)은 1V가 되고 제2 기준전압(VIN_GL)의 두배로 증폭된 제2 전압(VGLREF)은 2V가 되며, 차지 펌프(20)에서 제2 전압(VGLREF)을 기준으로 네거티브 승압되어 생성된 부극성 고전압(VGL)은 -8V가 된다. 제2 감지전압(VSGL)은 기준전압(VREF)과 -8V인 부극성 고전압(VGL)의 전압차가 R21과 R22의 저항비로 분기되어 제2 입력전압(VRGL)과 같은 레벨의 전압으로 제2 비교기(CPGL)에 인가된다. 그런데, 정극성 부전압(VGL)에서 부하 전류가 유입되어 부극성 고전압(VGL)이 -8V이상으로 증가되면, 전압 감지부(11)에서 부극성 고전압(VGL)의 전압 레벨을 감지하여 출력된 제2 감지전압(VSGL)은 제2 입력전압(VRGH)보다 높은 전압 레벨을 갖게된다. 이에 따라, 제2 기준전압(VIN_GL)은 1V 보다 낮은 전압이 되고 제2 전압(VGLREF)도 2V보다 낮은 전압이 된다. 따라서, 제2 전압(VGLREF)을 기준으로 네거티브 승압되어 생성되는 부극성 고전압(VGL)은 감소하여 -8V가 되도록 조정된다. 반대로, 부극성 고전압(VGL)이 -8V 이하로 떨어지면, 제2 감지전압(VSGL)은 제2 입력전압(VRGL)보다 낮아아지고, 제2 기준전압(VIN_GL)은 1V보다 높아진다. 따라서, 제2 전압(VGL)은 2V보다 높아지며, 부극성 고전압(VGL)은 다시 -8V까지 높아진다.

즉, 제어부(10)는 차지 펌프(20)에서 제1 전압(VGH)를 기준전압으로 하여 생성되는 정극성 고전압(VGH)과 제2 전압(VGL)을 기준전압으로 하여 생성되는 부극성 고전압(VGL)의 전압 레벨을 감지하고 이를 피드백하여 원하는 레벨의 정극성 고전압(VGH)과 부극성 고전압(VGL)이 생성될 수 있도록 제1 전압(VGHREF)과 제2 전압(VGLREF)의 전압 레벨을 조정한다.

도 3은 본 발명의 일 실시예에 따른 차지 펌프의 회로도이다.

도 3을 참조하면, 차지 펌프(20)는 승압 커패시터(C21, C22)와 복수개의 스위치들(S1a, S1b, S2a, S2b, S2c, S3a, S3b, S4a, S4b)을 구비한 제1 블록(21)과 제2 블록(22) 및 출력 전압 안정화 커패시터(CVGH, VCVGL)로 구성된다. 스위치들(S1a, S1b, S2a, S2b, S2c, S3a, S3b, S4a, S4b)은 도 4의 타이밍도에 도시된 바와같이 온/오프 되어 전원전압(AVDD)으로 커패시터들(C21, C22)을 충전시키거나 또는 커패시터에 충전된 전압을 전원전압 AVDD, 제1 전압(VGHREF) 또는 제2 전압(VLREF)을 기준으로 승압시켜 출력한다.

세부적으로, 제1 블록(21)은 복수의 스위치들(S1a, S1b, S2a, S2b)과 제1 승압 커패시터(C21)로 구성된다. 스위치 S1a는 제1 승압 커패시터(C21)의 일단인 노드 C21P와 전원전압 AVDD 사이에 연결되고, 스위치 S1b는 제1 승압 커패시터(C21)의 타단인 노드 C21N과 접지전압 VSS 사이에 연결되고, 스위치 S2a는 제1 승압 커패시터(C21)의 타단인 노드 C21N과 전원전압 AVDD 사이에 연결되고, 스위치 S2b는 노드 C21P와 제2 승압 커패시터(C22)의 일단인 노드 C22P에 연결된다. 스위치 S1a, S1b는 동일한 타이밍에 온되어 전원전압 AVDD를 제1 승압 커패시터(C21)에 인가하여 제1 펌핑전압으로 충전시킨다. 스위치 S2a, S2b는 같은 타이밍에 온되어 제1 승압 커패시터(C21)에 충전된 전압을 전원전압 AVDD를 기준으로 승압하여 제2 승압 커패시터(C22)에 전달한다.

제2 블록(22)은 복수의 스위치들(S2c, S3a, S3b, S4a, S4b)과 제2 승압 커패시터(C22)로 구성된다. 스위치 S2c는 노드 C22N와 접지전압 VSS 사이에 에 연결되고, 스위치 S3a는 노드 C22N과 제1 전압(VGHREF)사이에 연결되고, 스위치 S3b는 노드 C22P와 출력단자 V1out 사이에 연결되고, 스위치 S4a는 노드 C22P와 제2 전압(VGLREF)사이에 연결되고, 스위치 S4b는 노드 C22N과 출력단자 V2out 사이에 연결된다. 제1 블록의 스위치 S2a, S2b가 온될 때, 제2 블록의 스위치 S2c도 온되어 제1 승압 커패시터(C21)로부터 전달된 전압을 인가받아 제2 승압 커패시터(C22)를 제2 펌핑전압으로 충전한다. 스위치 S3a, S3b가 온되면, 제2 승압 커패시터(C22)에 충전된 제2 펌핑전압을 제1 전압(VGHREF)를 기준으로 승압하여 정극성 고전압(VGH)으로 출력하며, 스위치 S4a, S4b가 온되면, 제2 펌핑전압을 제2 전압(VGLREF)을 기준으로 네거티브 승압하여 부극성 고전압(VGL)으로 출력한다.

출력 전압 안정화 커패시터(CVGH, VCVGL)는 출력 단자들(V1out, V2out)에 전압이 인가되지 않는 구간에서도(즉, 스위치 S3b, S4b가 오프인 구간) 정극성 고전압(VGH)과 부극성 고전압(VGL)의 전압을 일정하게 유지한다.

도 3과 도4를 참조하여 차지펌프(20)의 구체적인 동작을 설명하기로 한다.

도 4는 도 3의 차지펌프(20)의 타이밍도이다. 도 4를 참조하면, 초기 페이즈(Φ0)에 스위치 S1a, S1b가 온되고, 제1 승압 커패시터(C21)의 일단인 노드 C21P에 전원전압 AVDD가, 타단인 노드 C21N에 접지전압 VSS가 인가된다. 따라서, 제1 승압 커패시터(C21)는 AVDD로 충전되게 된다.

제1 페이즈(Φ1)에는 제2 블록(22)의 스위치 S2a, S2b, S2c가 온되어 노드 C21P와 C22P가 연결되고, 노드 C21N에 전원전압 AVDD가 인가되며, 노드 C22N에 접지전압 VSS가 연결된다. 제1 승압 커패시터(C21)는 초기 페이즈(Φ0)에 AVDD만큼 충전되었으므로 노드 C21P는 노드 C21N보다 AVDD만큼 승압된 2AVDD의 전위를 갖게된다. 그리고, 노드 C22P는 노드 C21P와 동일한 전위를 갖으므로 2AVDD가 되고, 노드 C22N에는 접지전압 VSS가 인가되므로 노드 C22P와 노드 C22N 사이에 연결되어 있는 제2 승압 커패시터(C22)는 2AVDD만큼 충전되게 된다.

제2 페이즈(Φ2)에는 스위치 S3a, S3b가 온되어 노드 C22P가 출력단자 V1out에, 노드 C22N이 제1 전압(VGHREF)에 연결된다. 제2 승압 커패시터(C22P)가 2AVDD만큼 충전되어 있었으므로 노드 C22P는 제1 전압(VGHREF)을 기준으로 2AVDD만큼 승압된 전위가 되고 이를 출력단자 V1out로 출력된다. 즉, 2AVDD+VGHREF의 전압이 생성되어 정극성 고전압(VGH)으로 출력된다. 제1 전압(VGHREF)이 전원전압 AVDD와 같으면, 정극성 고전압(VGH)은 3AVDD가 되며, 제1 전압(VGHREF)이 접지전압 VSS와 같으면, 정극성 고전압(VGH)은 2AVDD가 된다. 즉, 정극성 고전압(VGH)은 3AVDD에서 2AVDD 사이의 전압으로 생성되어 출력될 수 있다.

제2 페이즈(Φ2)에, 상기와 같이 제2 블록(22)에서 정극성 고전압(VGH)이 생성될 때, 제1 블록(21)에서는 초기 페이즈(Φ0)와 같은 동작으로 제1 승압 커패시터에 AVDD전압을 충전하게 된다.

제3 페이즈(Φ3)는 제1 페이즈(Φ1)의 동작과 같으므로 설명은 생략하기로 한다.

제4 페이즈(Φ4)에는 스위치 S4a, S4b가 온되어 노드 C22P가 제2 전압(VGLREF)에, 노드 C22N이 출력단자 V2out에 연결된다. 제3 페이즈(Φ3)에서 제2 승압 커패시터(C22P)가 2AVDD만큼 충전되어 있었고, 제2 승압 커패시터(C22)의 일단인 노드 C22P에 제2 전압(VGLREF)가 인가되므로 노드 C22N은 제2 전압(VGLREF)을 기준으로 2AVDD 만큼 네거티브 승압 되어 이를 출력단자 V2out으로 출력한다. 즉, VGLREF-2AVDD의 전압이 생성되어 부극성 고전압(VGL)으로 출력된다. 제2 전압(VGLREF)이 전원전압 AVDD와 같으면 부극성 고전압(VGL)은 -AVDD가 되고, 제2 전압(VGLREF)이 접지전압 VSS와 같으면 부극성 고전압(VGL)은 -2AVDD가 된다. 즉, 부극성 고전압(VGLREF)은 AVDD에서 -2AVDD 사이의 전압으로 생성되어 출력될 수 있다.

제4 페이즈(Φ4)에, 상기와 같이 제2 블록(22)에서 부극성 고전압(VGL)이 생성될 때, 제1 블록(21)에서는 초기 페이즈(Φ0)와 같은 동작으로 제1 승압 커패시터에 AVDD전압을 충전하게 된다. 설명의 편의를 위하여 초기 페이즈(Φ0)를 따로 구분하였지만 도 4에서 볼 수 있듯이 초기 페이즈(Φ0)의 동작은 제4 페이즈(Φ4)와 같다. 즉, 제1 페이즈(Φ1) 내지 제4 페이즈(Φ4)의 동작이 반복적으로 수행된다.

도 3의 차지펌프(20)에서는 승압 커패시터들(C21, C22)을 충전하기 위하여 전원전압 AVDD와 접지전압 VSS를 사용하였으나, 이에 제한되는 것은 아니다. 전원전압 AVDD와 크기는 동일하고 극성은 반대인 부극성 전원전압 NAVDD를 제2 승압 커패시터(C22)에 접지전압 VSS대신 인가할 수 있다. 이경우 제2 커패시터는 제1 페이즈(Φ1)와 제3 페이즈(Φ3)에 3AVDD로 충전될 것이므로 정극성 고전압(VGH)은 VGHREF+3AVDD로, 부극성 고전압(VGL)은 VGLREF-3AVDD가 될 것이다.

제1 블록(21)에서 제2 페이즈(Φ2)와 제4 페이즈(Φ4)에 제1 승압 커패시터(C21)을 충전할 때, 제2 블록(22)에서는 제2 페이즈(Φ2)에 정극성 고전압(VGH)을, 제4 페이즈(Φ4)에 부극성 고전압(VGL)을 생성하여 출력한다. 따라서 정극성 고전압(VGH)과 부극성 고전압(VGL)을 생성하기 위하여 별개의 회로를 구성하는 것이 아니라, 하나의 회로에서 페이즈를 달리하여 생성하므로 승압 커패시터의 수를 줄일 수 있다. 또한, 도 2의 제어부(10)에서 정극성 고전압(VGH)과 부극성 고전압(VGL)의 전압 레벨을 감지하여 제1 전압(VGHREF)과 제2 전압(VGLREF)의 전압을 가변하므로 정극성 고전압(VGH)과 부극성 고전압(VGL)을 일정한 전압 레벨로 유지할 수 있다.

도 5는 본 발명의 또 다른 실시예에 따른 차지 펌프의 회로도이다.

도 5를 참조하면, 차지 펌프(20_a)는 승압 커패시터(C22)와 복수개의 스위치들(S2b, S2c, S3a, S3b, S4a, S4b)과 출력 전압 안정화 커패시터(CVGH, VCVGL)로 구성된다. 도 5의 차지 펌프(20_a)의 승압 커패시터(C22)와 복수개의 스위치들(S2b, S2c, S3a, S3b, S4a, S4b)의 연결관계는 도 3의 차지 펌프(20)의 제2 블록(22)과 동일하다. 즉, 도 5의 차지 펌프(20_a)에서는 도 3의 차지 펌프(20)의 제2 블록(22)만을 사용하되, 스위치 S2b는 전원전압 AVDD와 노드 C22P사이에 연결되고, 스위치 S2c는 전원전압 AVDD와 전압의 크기는 동일하되 극성이 반대인 부극성 전원전압 NAVDD와 노드 C22N 사이에 연결된다. 이외의 스위치들(S3a, S3b, S4a, S4b)의 연결관계는 도 3과 동일한바 자세한 설명은 생략하기로 한다.

도 6의 타이밍도를 참조하여 차지 펌프(20_a)의 동작을 설명하기로 한다. 도 6을 참조하면, 제1 페이즈(Φ1)에 스위치 S2b, S2c가 온되어 승압 커패시터(C22)의 양단 노드인 C22P와 C22N 각각에 전원전압 AVDD, 부극성 전원전압 NAVDD가 인가되어 승압 커패시터(C22)는 2AVDD로 충전된다. 제3 페이즈(Φ3)도 제1 페이즈(Φ1)의 동작과 같다.

제2 페이즈(Φ2)에, 스위치 S3a, S3b가 온되어 승압 커패시터(C22)의 일단인 노드 C22N에 제1 전압(VGHREF)이 인가되므로, 타단인 노드 C22P는 승압 커패시터(C22)에 충전되어 있던 2AVDD만큼 승압되어 VGHREF+2AVDD가 된다. 노드 C22P의 전압은 출력단자 V1out으로 전달되므로 VGHREF+2AVDD가 정극성 고전압(VGH)으로 출력된다. 제1 전압(VGHREF)이 전원전압 AVDD와 같으면, 정극성 고전압(VGH)은 3AVDD가 되며, 제1 전압(VGHREF)이 접지전압 VSS와 같으면, 정극성 고전압(VGH)은 2AVDD가 된다. 즉, 정극성 고전압(VGH)은 3AVDD에서 2AVDD 사이의 전압으로 생성되어 출력될 수 있다.

제4 페이즈(Φ4)에, 스위치 S4a, S4b가 온되어 승압 커패시터(C22)의 일단인 노드 C22P에 제2 전압(VGHREF)가 인가되므로, 타단인 노드 C22N은 제3 페이즈(Φ3)에서 승압 커패시터(C22)에 충전된 2AVDD 만큼 네거티브 승압되어 VGHREF-2AVDD가 된다. 노드 C22N의 전압은 출력단자 V2out으로 전달되므로 VGHREF-2AVDD가 부극성 고전압(VGL)으로 출력된다. 제2 전압(VGLREF)이 전원전압 AVDD와 같으면 부극성 고전압(VGL)은 -AVDD가 되고, 제2 전압(VGLREF)이 접지전압 VSS와 같으면 부극성 고전압(VGL)은 -2AVDD가 된다. 즉, 부극성 고전압(VGLREF)은 -AVDD에서 -2AVDD 사이의 전압으로 생성되어 출력될 수 있다.

도 7은 본 발명의 일실시예에 따른 디스플레이 시스템의 블록도이다.

도 7을 참조하면, 디스플레이 시스템(1000)은 전원 변환부(1100), 타이밍 컨트롤러(1200), 소스 드라이버(1300), 게이트 드라이버(1400) 및 액정 패널(1500)을 포함한다. 전원 변환부(1100)는 외부로부터 전압을 인가받아 LCD 패널(1500)을 구동하기 위한 전압들을 생성하고, 타이밍 컨트롤러(1200)는 소스 드라이버(1300) 및 게이트 드라이버(1400)를 제어하기 위한 제어 신호를 생성한다. 구체적으로 살펴보면, 게이트 드라이버(1300)는 타이밍 컨트롤러(1200)에서 제공된 제어신호에 따라 액정 패널(1500)의 행에 순차적으로 게이트 온 전압(G1, G2, …, Gm)을 인가하고, 게이트 온 전압이 인가된 행 전극에 연결된 박막 트랜지스터(TFT) 들은 게이트 온 전압이 인가됨에 따라 순차적으로 켜지게 된다. 이때, 소스 드라이버(1300)에서 공급하는 계조 전압(S1, S2,…, Sn)이 게이트 온 전압(G1, G2, …, Gm)이 인가된 행의 박막 트랜지스터를 통하여 액정에 인가된다. LCD를 구동하는데 요구되는 전압은 TFT-LCD 화소의 구동전압으로 소스라인 구동전압(AVDD)과 게이트 라인 구동전압으로 사용되는, 정극성 고전압(VGH) 및 부극성 고전압(VGL) 등이 있다. 상기 구동 전압들(AVDD, VGH, VGL)은 전원 변환부(1100)에서 생성된다.

전원 변환부(1100)는 제1 승압 회로(1110)와 제2 승압 회로(1120)를 포함한다. 제1 승압 회로(1110)는 외부로부터 인가된 전원전압 VCI를 승압하여 소스라인 구동전압(AVDD)을 생성하고, 제2 승압 회로(1120)는 제1 승압 회로(1110)에서 생성된 소스라인 구동전압(AVDD)를 이용하여 정극성 고전압(VGH)과 부극성 고전압(VGL)을 생성한다. 제2 승압 회로(1120)는 도 1의 전압 승압 회로(100)일 수 있다. 따라서, 디스플레이 시스템(1000)은 승압 커패시터의 수를 최소화 하면서도 사용자가 원하는 레벨의 게이트 구동전압들(VGH, VGL)을 생성하여 액정 패널(1500)을 구동할 수 있다.

이상에서와 같이 도면과 명세서에서 최적 실시예가 개시되었다. 여기서 특정한 용어들이었으나, 이는 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미 한정이나 특허청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.

100: 전압 승압 회로 10: 제어부
20: 차지 펌프 11: 전압 감지부
12: 전압 조정부

Claims

전원전압을 인가받아 제1 전압 및 제2 전압을 생성하는 제어부; 및
적어도 하나 이상의 커패시터 및 스위치들을 포함하고, 상기 제1 전압 및 제2 전압을 포함하여 적어도 서로 다른 4개의 입력 전압을 공급받아 상기 스위치들의 개폐 동작에 따라서 상기 제1 전압을 기준으로 정극성 고전압을 생성하거나, 또는 제2 전압을 기준으로 부극성 고전압을 생성하는 차지펌프를 포함하고,
상기 제어부는 상기 정극성 고전압 또는 상기 부극성 고전압의 전압 레벨을 감지하여 상기 정극성 고전압 또는 상기 부극성 고전압이 목표 전압을 유지하도록 제1 전압 및 제2 전압을 가변시키는 것을 특징으로 하는 전압 승압 회로.
제1 항에 있어, 상기 제어부는,
상기 차지 펌프에서 출력된 상기 정극성 고전압 및 상기 부극성 고전압 각각을 저항을 이용하여 분기하고 상기 분기된 전압 레벨을 각각 제1 감지 전압 및 제2 감지 전압으로 출력하는 전압 감지부; 및
제1 입력전압과 상기 제1 감지 전압을 비교하여 상기 제1 전압의 전압 레벨을 조정하고, 제2 입력전압과 상기 제2 감지전압을 비교하여 상기 제2 전압의 전압 레벨을 조정하는 전압 조정부를 포함하는 것을 특징으로 하는 전압 승압 회로.
제2 항에 있어서, 상기 전압 조정부는,
상기 제1 감지 전압이, 상기 제1 입력 전압보다 높으면 제1 기준전압의 전압 레벨을 낮추고, 상기 제1 입력 전압보다 낮으면 상기 제1 기준전압의 전압 레벨을 높이는 제1 비교기;
상기 제2 감지 전압이, 상기 제2 입력 전압보다 높으면 제2 기준전압의 전압 레벨을 낮추고, 상기 제2 입력 전압보다 낮으면 상기 제2 기준전압의 전압 레벨을 높이는 제2 비교기;
상기 제1 기준전압을 증폭하여 제1 전압으로 출력하는 제1 증폭기; 및
상기 제2 기준전압을 증폭하여 제2 전압으로 출력하는 제2 증폭기를 포함하는 것을 특징으로 하는 전압 승압 회로.
제2 항에 있어서, 상기 제1 입력전압과 상기 제2 입력전압은 원하는 레벨의 상기 정극성 고전압과 상기 부극성 고전압을 생성할 수 있도록 외부에서 설정할 수 있는 전압인 것을 특징으로 하는 전압 승압 회로.
제1 항에 있어서, 상기 차지 펌프는,
상기 전원전압과 접지전압을 인가받아 제1 펌핑전압으로 충전되는 제1 승압 커패시터; 및
상기 전원전압을 기준으로 상기 제1 펌핑전압만큼 승압된 전압과, 상기 접지전압을 인가받아 제2 펌핑전압으로 충전되는 제2 승압 커패시터를 포함하고,
상기 스위치들의 개폐 동작에 따라서 제1,2,3,4 페이즈 동작 구간이 형성되며,
제1 페이즈 및 제 3 페이즈에, 상기 제2 승압 커패시터를 상기 제2 펌핑전압으로 충전하고,
제2 페이즈에, 상기 제1 승압 커패시터를 상기 제1 펌핑전압으로 충전하고, 상기 제2 승압 커패시터에 상기 제1 전압을 인가하여 상기 제2 펌핑전압만큼 승압된 전압을 상기 정극성 고전압으로 출력하고,
제4 페이즈에, 상기 제1 승압 커패시터를 상기 제1 펌핑전압으로 충전하고, 상기 제2 커패시터에 상기 제2 전압을 인가하여 상기 제2 펌핑전압만큼 네거티브 승압된 전압을 상기 부극성 고전압으로 출력하는 것을 특징으로 하는 전압 승압 회로.
제1 항에 있어서, 상기 차지 펌프는,
상기 전원전압과 접지전압을 인가받아 제1 펌핑전압으로 충전되는 제1 승압 커패시터; 및
상기 전원전압을 기준으로 상기 제1 펌핑전압만큼 승압된 전압과, 부극성 전원전압을 인가받아 제2 펌핑전압으로 충전되는 제2 승압 커패시터를 포함하고,
상기 스위치들의 개폐 동작에 따라서 제1,2,3,4 페이즈 동작 구간이 형성되며,
제1 페이즈 및 제 3 페이즈에, 상기 제2 승압 커패시터를 상기 제2 펌핑전압으로 충전하고,
제2 페이즈에, 상기 제1 승압 커패시터를 상기 제1 펌핑전압으로 충전하고, 상기 제2 승압 커패시터에 상기 제1 전압을 인가하여 상기 제2 펌핑전압만큼 승압된 전압을 상기 정극성 고전압으로 출력하고,
제4 페이즈에, 상기 제1 승압 커패시터를 상기 제1 펌핑전압으로 충전하고, 상기 제2 커패시터에 상기 제2 전압을 인가하여 상기 제2 펌핑전압만큼 네거티브 승압된 전압을 상기 부극성 고전압으로 출력하는 것을 특징으로 하는 전압 승압 회로.
제1 항에 있어서, 상기 차지 펌프는,
상기 전원전압과 부극성 전원전압을 인가받아 펌핑전압으로 충전되는 커패시터를 포함하고,
상기 스위치들의 개폐 동작에 따라서 제1,2,3,4 페이즈 동작 구간이 형성되며,
제1 페이즈 및 제3 페이즈에, 상기 커패시터를 상기 펌핑전압으로 충전하고,
제2 페이즈에, 상기 커패시터에 상기 제1 전압을 인가하여 상기 펌핑전압만큼 승압된 전압을 상기 정극성 고전압으로 출력하고,
제4 페이즈에, 상기 커패시터에 상기 제2 전압을 인가하여 상기 펌핑전압만큼 네거티브 승압된 전압을 상기 부극성 고전압으로 출력하는 것을 특징으로 하는 전압 승압 회로.
삭제
제1 항에 있어서, 상기 정극성 고전압은 LCD 패널의 게이트 온 전압으로 인가되고, 상기 부극성 고전압은 LCD 패널의 게이트 오프 전압으로 인가되는 것을 특징으로 하는 전압 승압 회로.
제1 항에 있어서, 상기 차지펌프는,
상기 정극성 고전압 및 상기 부극성 고전압을 교번적으로 생성하여 출력하는 것을 특징으로 하는 전압 승압 회로.