JP2007020268A - 電源回路 - Google Patents

Abstract

【課題】 入力電圧を昇圧して出力する電源回路において、入力電圧の変動に対する出力電圧の安定化を図ること。
【解決手段】 電源回路１は、入力電圧ＶＩＮが印加され、誤差アンプ５０から入力される電圧差ΔＶに応じて電圧値が制御された電圧ＶｒｅｇＯＵＴを出力するレギュレータ１０と、この電圧ＶｒｅｇＯＵＴを昇圧し、出力電圧ＶＯＵＴとして出力するチャージポンプ回路２０と、この出力電圧ＶＯＵＴを抵抗３１，３２で分圧した電圧Ｖａと基準電圧Ｖｂとの電圧差ΔＶを算出し、レギュレータ１０に出力する誤差アンプ５０とを備えている。
【選択図】図１

Description

本発明は、入力電圧を昇圧して出力する電源回路に関する。

例えば表示駆動回路等の負荷回路に必要な駆動電圧を供給する電源回路として、低い入力電圧を上記駆動電圧まで昇圧して出力する回路がある。このような電源回路の１つとして、チャージポンプ型の電源回路があるが、かかる電源回路は、少なくとも１つのキャパシタを有し、このキャパシタに充電された電圧を加算することで、入力電圧を所定倍に昇圧して出力する（例えば、特許文献１参照）。
特開２００１−１００１７７号公報

ここで、入力電圧の値は、例えば、電源として電池を用い、電池からの供給電圧を直接入力電圧として用いる場合、負荷の変動がある場合、等において変動することがある。この場合、上述のような入力電圧を昇圧して出力する電源回路は、入力電圧に対して、例えば２倍、３倍の電圧を出力するものであるため、入力電圧の変動に対して出力電圧が大きく変動するという問題があった。

図４は、従来の電源回路における入力電圧ＶＩＮと出力電圧との関係を示す図である。同図に示すように、入力電圧ＶＩＮが２．５Ｖの場合、２倍昇圧した出力電圧は５．０Ｖとなり、３倍昇圧した出力電圧は７．５Ｖとなる。また、入力電圧ＶＩＮが３．０Ｖの場合、２倍昇圧した出力電圧は６．０Ｖとなり、３倍昇圧した出力電圧は９．０Ｖとなる。また、入力電圧が４．５Ｖの場合、２倍昇圧した出力電圧は９．０Ｖとなり、３倍昇圧した出力電圧は１３．５Ｖとなる。

つまり、入力電圧ＶＩＮが２．５Ｖから４．５Ｖの範囲である場合、出力電圧の範囲は、２倍昇圧では５．０Ｖから９．０Ｖであり、３倍昇圧では７．５Ｖから１３．５Ｖである。即ち、入力電圧ＶＩＮの２．０Ｖの変動に対して、出力電圧は、２倍昇圧の場合にはその２倍の４．０Ｖ変動し、３倍昇圧の場合にはその３倍の６．０Ｖ変動する。

このように、入力電圧を昇圧して出力する電源回路において、入力電圧の変動が大きい場合、入力電圧の変動に対して出力電圧が大きく変動する。そのため、この電源回路や、該電源回路から電力が供給される後段の負荷回路の各回路要素は、本来必要な駆動電圧より高い、この出力電圧の上昇を考慮した耐圧を有して構成される必要があった。そのため、電源回路やその負荷回路の製造工程が複雑となったりサイズが増加したりして、そのコストが上昇してしまうという問題があった。

上記事情に鑑み、本発明は、入力電圧を昇圧して出力する電源回路において、入力電圧の変動に対する出力電圧の安定化を図ることを目的としている。

上記課題を解決するため、請求項１に記載の発明は、入力電圧を昇圧した出力電圧を出力する電源回路において、前記入力電圧と、前記出力電圧の所定値からの変化量に基づく制御信号と、が印加されて制御された制御電圧を出力する電圧制御手段と、前記制御電圧を昇圧して出力する昇圧手段と、を備えることを特徴とする。

請求項２に記載の発明は、請求項１に記載の電源回路において、前記電源回路は、前記昇圧手段による前記出力電圧と所定の基準電圧との誤差に応じて前記制御信号を出力する誤差判定手段を備えることを特徴とする。

請求項３に記載の発明は、請求項２に記載の電源回路において、前記制御電圧の電圧値は、前記制御信号の値に応じて、一定の値に近づくように制御されることを特徴とする。

請求項４に記載の発明は、請求項２に記載の電源回路において、前記誤差判定手段は、前記昇圧手段による出力電圧を分圧した電圧と前記基準電圧とを比較することを特徴とする。

本発明によれば、入力電圧を昇圧した出力電圧を出力する電源回路において、該入力電圧に対する制御電圧が出力電圧の変化に応じて制御され、該制御電圧を昇圧して出力電圧を出力するように構成され、該制御電圧の電圧値は、この出力電圧と所定の基準電圧との誤差に応じた制御信号に応じて制御される。即ち、昇圧して生成された出力電圧と基準電圧との誤差によって制御電圧がフィードバック制御され、入力電圧が変動すると、それに伴って出力電圧が変動し、この出力電圧と基準電圧とを比較した誤差が変動し、この誤差の変動が制御信号としてフィードバックされ、該制御信号によって制御電圧が一定の値に近づくように制御されて、入力電圧の変動に対して出力電圧の安定化が図られる。これにより、電源回路やその負荷回路は、本来必要な駆動電圧に対する耐圧を有していればよく、そのサイズを小さくしてコストダウンを図ることができる。

以下、図面を参照して本発明に好適な実施形態を説明する。尚、以下では、本発明をチャージポンプ型の電源回路に適用した場合を説明するが、本発明の適用可能な実施形態がこれに限定されるものではない。

［回路構成］
図１は、本実施形態における電源回路１の回路構成図である。同図によれば、電源回路１は、レギュレータ１０と、チャージポンプ回路２０と、抵抗３１，３２と、基準電圧生成部４０と、誤差アンプ５０とを備えて構成される。

レギュレータ１０は、例えばｐ−ＭＯＳＦＥＴ等で構成される電圧制御手段であり、入力電圧ＶＩＮ及び誤差アンプ５０から入力される制御信号が入力され電圧ＶｒｅｇＯＵＴ（制御電圧）を出力し、制御信号に応じて電圧ＶｒｅｇＯＵＴ（制御電圧）の値が制御される。具体的には、制御信号が正電圧の場合には、該制御信号の電圧値に応じて電圧ＶｒｅｇＯＵＴの値を入力電圧ＶＩＮに対して減少させて出力し、負電圧の場合には、該制御信号の電圧値（絶対値）に応じて電圧ＶｒｅｇＯＵＴの値を入力電圧ＶＩＮに対して増加させて出力する。後述するように、入力電圧ＶＩＮが上昇したとき制御信号が正電圧となり、入力電圧ＶＩＮが減少したとき制御信号が負電圧となって、制御信号に応じて制御される電圧ＶｒｅｇＯＵＴの値は、一定の値に近づく方向に制御される。

チャージポンプ回路２０は、スイッチ群２１，２２と、キャパシタＣ１，Ｃ２，Ｃ３とを備え、レギュレータ１０から入力される電圧ＶｒｅｇＯＵＴを昇圧し、出力電圧ＶＯＵＴとして出力する昇圧手段である。

スイッチ群２１は、スイッチＳＷ１，ＳＷ２，ＳＷ３，ＳＷ４から成る。スイッチＳＷ１は、一端が電圧ＶＳＳ（ＧＮＤ）の電圧ラインに接続され、他端がキャパシタＣ１の一端に接続されている。スイッチＳＷ２は、一端に電圧ＶｒｅｇＯＵＴが印加され、他端がキャパシタＣ１の他端に接続されている。スイッチＳＷ３は、一端が電圧ＶＳＳの電圧ラインに接続され、他端がキャパシタＣ２の一端に接続されている。スイッチＳＷ４は、一端に電圧ＶｒｅｇＯＵＴが印加され、他端がキャパシタＣ２の他端に接続されている。

スイッチ群２２は、スイッチＳＷ５，ＳＷ６，ＳＷ７から成る。スイッチＳＷ５は、一端に電圧ＶｒｅｇＯＵＴが印加され、他端がキャパシタＣ１の一端に接続されている。スイッチＳＷ６は、一端がキャパシタＣ１の他端に接続され、他端がキャパシタＣ２の一端に接続されている。スイッチＳＷ７は、一端がキャパシタＣ２の他端に接続され、他端がキャパシタＣ３の一端に接続されている。

キャパシタＣ１は、一端がスイッチＳＷ１の他端及びスイッチＳＷ５の他端に接続され、他端がスイッチＳＷ２の他端及びスイッチＳＷ６の他端に接続されている。キャパシタＣ２は、一端がスイッチＳＷ３の他端及びスイッチＳＷ６の他端に接続され、他端がスイッチＳＷ４の他端及びスイッチＳＷ７の一端に接続されている。キャパシタＣ３は、一端がスイッチＳＷ７の他端に接続され、他端が接地されている。

チャージポンプ回路２０では、スイッチ群２１，２２の各スイッチが所定時間毎に交互にＯＮ／ＯＦＦされることにより、レギュレータ１０から入力される電圧ＶｒｅｇＯＵＴに対する３倍昇圧を行う。

具体的には、スイッチ群２１のスイッチＳＷ１〜ＳＷ４がＯＮ、スイッチ群２２のスイッチＳＷ５〜ＳＷ７がＯＦＦすると、電圧ＶｒｅｇＯＵＴに対してキャパシタＣ１，Ｃ２が並列接続され、キャパシタＣ１，Ｃ２が電圧ＶｒｅｇＯＵＴに充電される。次いで、スイッチ群２１のスイッチＳＷ１〜ＳＷ４がＯＦＦ、スイッチ群２２のスイッチＳＷ５〜ＳＷ７がＯＮすると、電圧ＶｒｅｇＯＵＴに対してキャパシタＣ１，Ｃ２が直列接続され、出力電圧ＶＯＵＴが電圧ＶｒｅｇＯＵＴの３倍の電圧となるとともに、キャパシタＣ３が、この出力電圧ＶＯＵＴ、即ち電圧ＶｒｅｇＯＵＴの３倍の電圧に充電される。

その後、再度スイッチＳＷ１〜ＳＷ４がＯＮ、スイッチＳＷ５〜ＳＷ７がＯＦＦするが、このとき、出力電圧ＶＯＵＴは、キャパシタＣ３の充電電圧、即ち電圧ＶｒｅｇＯＵＴの３倍の電圧を保持する。このように、チャージポンプ回路２０では、スイッチ群２１，２２が交互にＯＮ／ＯＦＦされることにより、入力される電圧ＶｒｅｇＯＵＴを３倍に昇圧した電圧ＶＯＵＴを出力する。

チャージポンプ回路２０からの出力電圧ＶＯＵＴは、電源回路１の出力電圧として後段回路９に供給される。また、出力電圧ＶＯＵＴは、直列接続された抵抗３１，３２によって分圧され、電圧Ｖａとして誤差アンプ５０の正入力端子（＋）に入力される。電圧Ｖａは、抵抗３１，３２の抵抗値をそれぞれＲ１，Ｒ２とすると、Ｖａ＝ＶＯＵＴ×Ｒ１／（Ｒ１＋Ｒ２）、で与えられる。

基準電圧生成部４０は、基準電圧Ｖｂを生成する。この基準電圧Ｖｂは、出力電圧ＶＯＵＴの所望値（所望出力電圧）、即ち後段回路９が必要とする電圧Ｖｏを抵抗３１，３２で分圧した値であり、Ｖｂ＝Ｖｏ×Ｒ１／（Ｒ１＋Ｒ２）、で与えられる。生成された基準電圧Ｖｂは、誤差アンプ５０の負入力端子（−）に入力される。

誤差アンプ５０は、正入力端子（＋）に入力された電圧Ｖａと、負入力端子（−）に入力され基準電圧Ｖｂとの電圧差ΔＶを誤差として出力する誤差判定手段である。出力された電圧差ΔＶは、制御信号としてレギュレータ１０に入力される。

このように構成される電源回路１の具体的な動作を説明する。
先ず、出力電圧ＶＯＵＴが所望出力電圧Ｖｏにほぼ一致している定常状態では、この出力電圧ＶＯＵＴを抵抗３１，３２で分圧した電圧Ｖａが、基準電圧Ｖｂにほぼ一致する。このため、誤差アンプ５０から出力される電圧差ΔＶはほぼゼロであり、レギュレータ１０から出力される電圧ＶｒｅｇＯＵＴがそのまま維持される。そして、この電圧ＶｒｅｇＯＵＴがチャージポンプ回路２０により３倍昇圧された電圧が、電圧ＶＯＵＴとして出力される。

次に、このような定常状態において入力電圧ＶＩＮが上昇すると、レギュレータ１０から出力される電圧ＶｒｅｇＯＵＴが上昇し、この電圧ＶｒｅｇＯＵＴの上昇に伴い、チャージポンプ回路２０からの出力電圧ＶＯＵＴが上昇する。従って、誤差アンプ５０に入力される電圧Ｖａが上昇し、誤差アンプ５０から出力される電圧差ΔＶが上昇する。そして、電圧差ΔＶの上昇に応じて、レギュレータ１０により、入力電圧ＶＩＮに対して電圧ＶｒｅｇＯＵＴが減少して、電圧ＶｒｅｇＯＵＴの電圧値が一定の値に近づくように制御される。この動作が、出力電圧ＶＯＵＴが減少して所望出力電圧Ｖｏにほぼ一致するまで繰り返され、再度、上述した定常状態となる。

また、定常状態において入力電圧ＶＩＮが減少すると、レギュレータ１０から出力される電圧ＶｒｅｇＯＵＴが減少し、この電圧ＶｒｅｇＯＵＴの減少に伴い、チャージポンプ回路２０からの出力電圧ＶＯＵＴが減少する。従って、誤差アンプ５０に入力される電圧Ｖａが減少し、誤差アンプ５０から出力される電圧差ΔＶが減少する。そして、この電圧差ΔＶの減少に応じて、レギュレータ１０により、入力電圧ＶＩＮに対して電圧ＶｒｅｇＯＵＴが増加して、電圧ＶｒｅｇＯＵＴの電圧値が一定の値に近づくように制御される。この動作が、出力電圧ＶＯＵＴが上昇して所望出力電圧Ｖｏにほぼ一致するまで繰り返され、再度、上述した定常状態となる。

図２に、電源回路１の具体値として、所望出力電圧Ｖｏが７Ｖの場合の入力電圧ＶＩＮと出力電圧ＶＯＵＴとの関係を示す。このとき、所望出力電圧Ｖｏである７Ｖを抵抗３１，３２で分圧した電圧値が基準電圧Ｖｂとして設定される。

同図に示すように、入力電圧ＶＩＮが２．５Ｖに上昇し、レギュレータ１０から出力される電圧ＶｒｅｇＯＵＴも２．５Ｖになった場合、この２．５Ｖを３倍昇圧した電圧は７．５Ｖとなる。この７．５Ｖをチャージポンプ回路２０の出力電圧ＶＯＵＴとした場合、この出力電圧ＶＯＵＴを抵抗３１，３２で分圧した電圧Ｖａは基準電圧Ｖｂより大きい。このため、誤差アンプ５０から出力される電圧差ΔＶは正値となり、レギュレータ１０の制御によって電圧ＶｒｅｇＯＵＴが下げられ、チャージポンプ回路２０による出力電圧ＶＯＵＴが７Ｖとなるように、電圧ＶｒｅｇＯＵＴが２．４Ｖに設定される。

また、入力電圧ＶＩＮが３．０Ｖに上昇し、レギュレータ１０から出力される電圧ＶｒｅｇＯＵＴも３．０Ｖになった場合、この３．０Ｖを３倍昇圧した９．０Ｖとなるが、同様に、この９．０Ｖをチャージポンプ回路２０の出力電圧ＶＯＵＴとした場合、電圧Ｖａは基準電圧Ｖｂより大きい。このため、誤差アンプ５０から出力される電圧差ΔＶは正値となり、レギュレータ１０の制御によって電圧ＶｒｅｇＯＵＴが下げられ、チャージポンプ回路２０による出力電圧ＶＯＵＴが７Ｖとなるように、電圧ＶｒｅｇＯＵＴが２．４Ｖに設定される。

また、入力電圧ＶＩＮが４．５Ｖに上昇し、レギュレータ１０から出力される電圧ＶｒｅｇＯＵＴも４．５Ｖになった場合、この４．５Ｖを３倍昇圧した１３．５Ｖとなるが、同様に、この１３．５Ｖをチャージポンプ回路２０の出力電圧ＶＯＵＴとした場合、電圧Ｖａは基準電圧Ｖｂより大きい。このため、誤差アンプ５０から出力される電圧差ΔＶは正値となり、レギュレータ１０の制御によって電圧ＶｒｅｇＯＵＴが下げられ、チャージポンプ回路２０による出力電圧ＶＯＵＴが７Ｖとなるように、電圧ＶｒｅｇＯＵＴが２．４Ｖに設定される。

このように、本実施形態の電源回路１では、例えば図４に示した従来のように、入力電圧ＶＩＮに対して出力電圧ＶＯＵＴが大きく変動すること無く、ほぼ一定に安定化される。

［作用・効果］
以上、本実施形態によれば、電源回路１において、チャージポンプ回路２０の出力電圧ＶＯＵＴを分圧した電圧Ｖａと、所望出力電圧Ｖｏに基づく基準電圧Ｖｂとの電圧差ΔＶにより、レギュレータ１０から出力される電圧ＶｒｅｇＯＵＴが制御される。

即ち、入力電圧ＶＩＮが変動して電圧ＶｒｅｇＯＵＴが変動し、出力電圧ＶＯＵＴが変動すると、誤差アンプ５０から出力される電圧差ΔＶが変動するが、レギュレータ１０の制御により、電圧差ΔＶがほぼゼロになるように電圧ＶｒｅｇＯＵＴが一定の値に近づくように制御される。このため、出力電圧ＶＯＵＴがほぼ所望出力電圧Ｖｏに安定化される。従って、電源回路１や後段回路９の各回路要素の耐圧を、本来必要な駆動電圧に対する必要最小限の値とすることができるので、その回路サイズを小さくできるとともに、コストダウンが図られる。

尚、上述したチャージポンプ回路２０を３倍昇圧を行う回路として構成したが、これに限らず、２倍昇圧、或いは、４倍以上の昇圧を行う回路構成であっても良いのは勿論である。

例えば図３は、２倍昇圧を行う場合の入力電圧ＶＩＮと出力電圧ＶＯＵＴとの一例を示す図である。但し、所望出力電圧Ｖｏは４．５Ｖであり、この４．５Ｖを抵抗３１，３２で分圧した電圧が、基準電圧Ｖｂとして設定されている。

同図に示すように、入力電圧ＶＩＮが２．５Ｖに上昇し、レギュレータ１０から出力される電圧ＶｒｅｇＯＵＴも２．５Ｖになった場合、この２．５Ｖを２倍昇圧した５．０Ｖとなるが、この５．０Ｖを出力電圧ＶＯＵＴとした場合、電圧Ｖａは基準電圧Ｖｂより大きい。このため、誤差アンプ５０から出力される電圧差ΔＶは正値となり、レギュレータ１０の制御によって電圧ＶｒｅｇＯＵＴが下げられ、チャージポンプ回路２０による出力電圧ＶＯＵＴが４．５Ｖとなるように、電圧ＶｒｅｇＯＵＴが２．２５Ｖに設定される。

また、入力電圧ＶＩＮが３．０Ｖに上昇し、レギュレータ１０から出力される電圧ＶｒｅｇＯＵＴも３．０Ｖになった場合、同様に、この３．０Ｖを２倍昇圧した６．０Ｖとなるが、この６．０Ｖを出力電圧ＶＯＵＴとした場合、電圧Ｖａは基準電圧Ｖｂより大きい。このため、誤差アンプ５０から出力される電圧差ΔＶは正値となり、レギュレータ１０の制御によって電圧ＶｒｅｇＯＵＴが下げられ、チャージポンプ回路２０による出力電圧ＶＯＵＴが４．５Ｖとなるように、電圧ＶｒｅｇＯＵＴが２．２５Ｖに設定される。

また、入力電圧ＶＩＮが４．５Ｖに上昇し、レギュレータ１０から出力される電圧ＶｒｅｇＯＵＴも４．５Ｖになった場合、同様に、この４．５Ｖを２倍昇圧した９．０Ｖとなるが、この９．０Ｖを出力電圧ＶＯＵＴとした場合、電圧Ｖａは基準電圧Ｖｂより大きい。このため、誤差アンプ５０から出力される電圧差ΔＶは正値となり、レギュレータ１０の制御によって電圧ＶｒｅｇＯＵＴが下げられ、チャージポンプ回路２０による出力電圧ＶＯＵＴが４．５Ｖとなるように、電圧ＶｒｅｇＯＵＴが２．２５Ｖに設定される。

このように、２倍昇圧の場合でも、同様に、入力電圧ＶＩＮの変動に関わらず、出力電圧ＶＯＵＴが所望出力電圧Ｖｏに安定化される。

実施形態における電源回路の構成図。 入力電圧ＶＩＮと出力電圧ＶＯＵＴとの具体例。 ２倍昇圧を行う場合の入力電圧ＶＩＮと出力電圧ＶＯＵＴとの具体例。 従来の電源回路における入力電圧ＶＩＮと出力電圧との具体例。

符号の説明

１ 電源回路
１０ レギュレータ
２０ チャージポンプ回路
２１，２２ スイッチ群
ＳＷ１〜ＳＷ７ スイッチ
Ｃ１〜Ｃ３ キャパシタ
３１，３２ 抵抗
４０ 基準電圧生成部
５０ 誤差アンプ

Claims (4)

1. 入力電圧を昇圧した出力電圧を出力する電源回路において、
   前記入力電圧と、前記出力電圧の所定値からの変化量に基づく制御信号と、が印加されて制御された制御電圧を出力する電圧制御手段と、
   前記制御電圧を昇圧して出力する昇圧手段と、
   を備えることを特徴とする電源回路。
2. 前記電源回路は、前記昇圧手段による前記出力電圧と所定の基準電圧との誤差に応じて前記制御信号を出力する誤差判定手段を備えることを特徴とする請求項１に記載の電源回路。
3. 前記制御電圧の電圧値は、前記制御信号の値に応じて、一定の値に近づくように制御されることを特徴とする請求項２に記載の電源回路。
4. 前記誤差判定手段は、前記昇圧手段による出力電圧を分圧した電圧と前記基準電圧とを比較することを特徴とする請求項２に記載の電源回路。

Images