JP5490096B2 - オプトエレクトロニクス部品およびオプトエレクトロニクス部品の製造方法 - Google Patents

オプトエレクトロニクス部品およびオプトエレクトロニクス部品の製造方法 Download PDF

Info

Publication number
JP5490096B2
JP5490096B2 JP2011504309A JP2011504309A JP5490096B2 JP 5490096 B2 JP5490096 B2 JP 5490096B2 JP 2011504309 A JP2011504309 A JP 2011504309A JP 2011504309 A JP2011504309 A JP 2011504309A JP 5490096 B2 JP5490096 B2 JP 5490096B2
Authority
JP
Japan
Prior art keywords
carrier
insulating material
electrically insulating
optoelectronic component
optoelectronic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2011504309A
Other languages
English (en)
Other versions
JP2011517125A (ja
JP2011517125A5 (ja
Inventor
ハラルト イェーガー
ミヒャエル ツィッツルスペルガー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ams Osram International GmbH
Original Assignee
Osram Opto Semiconductors GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=41111908&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=JP5490096(B2) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Osram Opto Semiconductors GmbH filed Critical Osram Opto Semiconductors GmbH
Publication of JP2011517125A publication Critical patent/JP2011517125A/ja
Publication of JP2011517125A5 publication Critical patent/JP2011517125A5/ja
Application granted granted Critical
Publication of JP5490096B2 publication Critical patent/JP5490096B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0203—Containers; Encapsulations, e.g. encapsulation of photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49861—Lead-frames fixed on or encapsulated in insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H01L33/486—Containers adapted for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12043—Photo diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0232—Optical elements or arrangements associated with the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Electromagnetism (AREA)
  • Led Device Packages (AREA)
  • Semiconductor Lasers (AREA)

Description

本発明は、オプトエレクトロニクス部品を提供する。
達成される本発明の１つの目的は、安価に製造されるオプトエレクトロニクス部品を提供することである。達成されるさらなる目的は、そのようなオプトエレクトロニクス部品を製造する方法を提供することである。
本オプトエレクトロニクス部品の少なくとも一実施形態によると、オプトエレクトロニクス部品は、接続キャリアを備えている。接続キャリアとは、本文書においては、オプトエレクトロニクス部品の構成要素のためのキャリアであって、これらの構成要素が機械的に取り付けられ、オプションとして電気的に接続されるキャリア、であるものと理解されたい。
この接続キャリアは、キャリア片（carrier strip）を備えている。キャリア片とは、導電性材料から成る、または少なくとも１種類の導電性材料を含んでいるリードフレームであるものと理解されたい。キャリア片は、例えば金属の支持要素（bracing element）またはウェブ（Ｗｅｂ）と、金属フレームとの間の相互間空間（interspace）を備えている。
キャリア片は構造化されている、すなわち、キャリア片の支持要素に、例えば構造が設けられている。構造化は、エッチング工程によって行うことができる。
本発明の接続キャリアでは、構造化されているキャリア片の相互間空間は、電気絶縁材料によって満たされている。キャリア片の構造化は、その構造化の結果として、電気絶縁材料とキャリア片との間の接着性が、構造化されていないキャリア片と比較して改善されるように、行われていることが好ましい。
本オプトエレクトロニクス部品の一実施形態によると、オプトエレクトロニクス部品は、構造化されているキャリア片を有する接続キャリアを備えており、キャリア片の相互間空間は電気絶縁材料によって満たされている。本発明におけるオプトエレクトロニクス部品は、特に、キャリア片の相互間空間を満たすことによってキャリア片が機械的に補強または強化されるという認識に基づいている。したがって、キャリア片の相互間空間内の電気絶縁材料によって、特に安価であり機械的に安定的な接続キャリアが得られる。
言い換えれば、電気絶縁材料は、構造化されているキャリア片が組み込まれているマトリックス（母材）を形成している。電気絶縁材料のマトリックスに埋め込まれている、構造化されているキャリア片は、好ましくはその一部分が電気絶縁材料によって覆われないままであり、別の部分が電気絶縁材料によって濡れている。構造化されているキャリア片のうち電気絶縁材料によって濡れている領域では、キャリア片と材料とが互いに機械的に良好に結合する。この機械的結合は、連続動作時に少なくとも１３０℃の温度まで安定的であり、これは有利であり、したがって、構造化されているキャリア片と電気絶縁材料とから成る接続キャリアが加熱される場合にも、構造化されているキャリア片から電気絶縁材料が剥離しない。短時間（例えばはんだ付け時）については、この結合は２６０℃までの温度において安定している。
本オプトエレクトロニクス部品の少なくとも一実施形態によると、オプトエレクトロニクス部品は、少なくとも１つのオプトエレクトロニクス半導体チップを備えている。オプトエレクトロニクス半導体チップは、例えば、ルミネセンスダイオードチップを備えていることができる。ルミネセンスダイオードチップは、レーザダイオードチップまたは発光ダイオードチップによって形成することができる。さらには、オプトエレクトロニクス半導体チップが検出器チップ（例えばフォトダイオードチップ）であることも可能である。オプトエレクトロニクス半導体チップは、接続キャリアの上面に取り付けられて電気的に接続されていることが好ましい。オプトエレクトロニクス半導体チップは、構造化されているキャリア片のうち電気絶縁材料によって覆われていない領域に装着することができる。
本オプトエレクトロニクス部品の少なくとも一実施形態によると、オプトエレクトロニクス部品は、構造化されているキャリア片を有する接続キャリアを備えており、相互間空間が電気絶縁材料によって満たされている。さらには、このオプトエレクトロニクス部品は、接続キャリアの上面に取り付けられて電気的に接続されているオプトエレクトロニクス半導体チップを備えている。
特に、上述した接続キャリア（少数の構成要素から成り、少数の方法ステップにおいて形成することができる）によって、本オプトエレクトロニクス部品は、特に単純であり、したがって安価に製造されることを特徴とする。
本オプトエレクトロニクス部品の少なくとも一実施形態によると、キャリア片は、少なくとも１つのアンカー構造（anchoring structure）を備えている。すなわち、キャリア片に少なくとも１つのアンカー構造が構造化されている。構造化は、エッチング工程を使用して行うことが好ましい。エッチング工程において、ハーフエッチングされた領域を形成することができ、この領域は、キャリア片を電気絶縁材料に固定するためのアンカー領域としての役割を果たす。
キャリア片は、例えば、Ｔ字形状の断面もしくはキノコ形状の断面またはその両方を、部分的に備えていることができる。このような断面は、電気絶縁材料のためのアンカー構造を形成しているアンダーカットを特徴とする。
さらには、電気絶縁材料が中に配置される穴構造（hole structure）を、キャリア片に配置することが可能である。これらの穴構造（例えば、キャリア片における開口）は、キャリア片の表面積を増大させ、電気絶縁材料のためのアンカー構造を形成する。
すなわち、アンカー構造は、電気絶縁材料の剥離を防ぐように機能する。キャリア片の構造化の結果として、構造化されていないキャリア片と比較してその表面積が増大する。すなわち、電気絶縁材料がキャリア片に接着するうえで利用可能な表面積が増大する。この理由によっても、構造化されているキャリア片によって、構造化されていないキャリア片と比較して電気絶縁材料の接着性が増大する。
本オプトエレクトロニクス部品の少なくとも一実施形態によると、電気絶縁材料は、少なくとも部分的に、キャリア片と同じ高さに整列している。キャリア片の上面、もしくは上面とは反対側の下面、またはその両方において、電気絶縁材料はキャリア片と同じ高さに整列していることが好ましい。さらには、接続キャリアの上面もしくは下面、またはその両方においてキャリア片が電気絶縁材料よりも突き出していることも可能である。したがって、接続キャリアの上面または下面、好ましくは上面および下面においては、キャリア片が電気絶縁材料によって覆われていないことが好ましい。すなわち、言い換えれば、接続キャリアの上面もしくは下面またはその両方において、キャリア片に自由にアクセス可能である。これにより、オプトエレクトロニクス部品の構成要素（例えばオプトエレクトロニクス半導体チップ）を、キャリア片に取り付けることができる。
本オプトエレクトロニクス部品の少なくとも一実施形態によると、電気絶縁材料は、エポキシ樹脂およびシリコーンの少なくとも一方の材料を含んでいる、またはこれらから成る。したがって、電気絶縁材料は、例えば、エポキシ樹脂から成る、シリコーンから成る、または、エポキシおよびシリコーンのハイブリッド材料から成る。ハイブリッド材料は、エポキシ樹脂の含有量が３０〜７０重量％であるシリコーン−エポキシ樹脂ハイブリッド材料であることが好ましい。電気絶縁材料がシリコーンから成る場合、キャリア片との接着性を向上させる接着促進剤（adhesion promoter）を電気絶縁材料が備えていることが好ましい。
上に挙げた材料以外に、電気絶縁性かつ耐熱性であり、はんだに対して安定的な材料も、電気絶縁材料として、または電気絶縁材料の一成分として使用することが可能である。上に挙げた材料（特に、エポキシ樹脂、シリコーン−エポキシ樹脂ハイブリッド材料）は、キャリア片との特に良好な接着性を特徴とする。
少なくとも一実施形態によると、電気絶縁材料は、接続キャリアの熱膨張係数を低減するフィラー粒子（filler particle）を含んでいる。フィラー粒子は、低い熱膨張係数を有する材料の粒子とすることができる。例えば、フィラー粒子は、ガラス粒子、セラミック粒子、金属粒子のうちの少なくとも１つとすることができる。
本オプトエレクトロニクス部品の少なくとも一実施形態によると、電気絶縁材料は、キャリア片との接着性を増大させる接着促進剤を含んでいる。すなわち、接着促進剤を有する電気絶縁材料は、そのような接着促進剤を備えていない電気絶縁材料と比較して、キャリア片との改善された機械的接着性を示す。
本オプトエレクトロニクス部品の少なくとも一実施形態によると、キャリア片は、銅を含んでいる、または銅から成るメインボディを備えている。すなわち、機械的負荷に耐えるキャリア片の構成要素は、銅から成る、または銅を含んでいる。メインボディは部分的に層によって覆うことができ、この層は、銀、ニッケル、白金、金、パラジウムのうちの少なくとも１種類の金属を含んでいる。例えば、キャリア片は、接続キャリアの上面のうち、オプトエレクトロニクス部品の構成要素を取り付けるための好ましい領域に、はんだ付け性を向上させる層を含んでいることができる。この層は、例えば銀から成る。さらに、この層は、ニッケルおよび金の積層体を備えていることも可能であり、その場合、キャリア片のメインボディにニッケルが隣接しており、キャリア片とは反対側のニッケル層の面に金が配置されている。この場合、ニッケル層と金層との間にパラジウム層を配置することもできる。このような積層体は、接合性が良好である一方で、機械的安定性、特に、引っ掻き（scratching）に対する安定性が高いことを特徴とする。
本オプトエレクトロニクス部品の、特に単純に製造可能な実施形態においては、構造化されるキャリア片のメインボディを、構造化の後、上述した層の１つによって完全に被覆することができる。この場合、電気絶縁材料における接着促進剤は、この層の外側材料との接着性を向上させるように選択することができる。
本オプトエレクトロニクス部品の少なくとも一実施形態によると、接続キャリアには空洞が存在しない。すなわち、オプトエレクトロニクス部品の構成要素が後から配置される接続キャリアには、凹部、空洞、あるいは開口が設けられていない。そうではなく、接続キャリアは、実質的に平面状の構造である。「実質的に平面状の」とは、本文書においては、接続キャリアの少なくとも上面もしくは下面またはその両方が、製造公差の範囲内で平面状であることを意味する。しかしながら、キャリア片の一部分が、電気絶縁材料によって形成される平面よりも突き出していることができる。接続キャリアは、例えば直方体形状とすることができる。
本オプトエレクトロニクス部品の少なくとも一実施形態によると、オプトエレクトロニクス半導体チップは、シリコーンを含んでいるポッティングボディによって囲まれており、ポッティングボディは、接続キャリアの電気絶縁材料に部分的に直接隣接している。オプトエレクトロニクス半導体チップをシリコーンによって包囲するステップは、例えば、液状シリコーンを成形処理する工程において行うことができる。例えば、圧縮成形、液体トランスファ成形、液体射出成形などの方法を使用する。すでに部分的に硬化しているシリコーンをキャスティングまたは成形処理することも可能である。さらには、「液状シリコーンラバー工程（liquid silicone rubber process）」によって、オプトエレクトロニクス半導体チップを有する接続キャリアにポッティングボディを堆積させることができる。ポッティングボディによって包囲するステップは、一成分または多成分液状材料成形処理によってクローズドモールドまたはオープンモールドにおいて行うことができる。上述した方法においては、接続キャリアがポッティングモールドの一部を形成していることができる。
ポッティングボディは、部分的にレンズ形状を備えていることもできる。例えば、ポッティングボディの外面の少なくとも一部が、屈折光学系または回折光学系を形成していることができる。これを目的として、ポッティングボディは部分的にレンズ状に湾曲している。
この場合、ポッティングボディは、例えば、キャリア片の相互間空間内の電気絶縁材料にも使用されているシリコーン、またはシリコーン−エポキシ樹脂ハイブリッド材料から成る。
さらには、シリコーン−エポキシ樹脂ハイブリッド材料を、タブレット状材料としてトランスファ成形を使用して成形処理する、または、粒状材料として圧縮成形もしくはトランスファ成形を使用して成形処理することも可能である。
本文書に記載したオプトエレクトロニクス部品は、特に、シリコーンが電気絶縁材料（例えば、シリコーンあるいはシリコーン−エポキシハイブリッド材料）に特に良好に接着するという認識を利用している。すなわち、適切な電気絶縁材料を接続キャリアに使用することによって、オプトエレクトロニクス半導体チップのポッティングボディと接続キャリアとの間が特に良好に機械的接着している部品を提供することが可能である。このことは、接続キャリアが例えばセラミック材料から形成されている部品と比較しての、本オプトエレクトロニクス部品の主たる利点である。
特に、ポッティングボディと、キャリア片の相互間空間内の電気絶縁材料とが、同じ材料から成ることが可能である。この点において、電気絶縁材料は、添加物質（例えば、電磁放射を吸収または反射する粒子）を含んでいることが可能である。
しかしながら、ポッティングボディと電気絶縁材料とが異なる材料から成ることもできる。そのようにすることで、用途ごとに最適な材料を選択することが可能である。
ポッティングボディに代えて、またはポッティングボディに加えて、ガラスレンズなどを装着することにより、オプトエレクトロニクス半導体チップをガラス窓によって覆うことができる。変換材料で満たされたシリコーン（converter-filled silicone）または多成分成形による包囲の組合せ、すなわち、透明なシリコーンの次に変換材料で満たされたシリコーン（またはこの逆）を交互に堆積させることも可能である。さらには、接続キャリアの上面に止め縁部（stop edge）をエッチングによって形成する、または接着接合する、または他の方法で形成する結果として、ディスペンスレンズ（dispensed lens）も可能である。
さらには、オプトエレクトロニクス部品を製造する方法を提供する。本方法の少なくとも一実施形態によると、本方法は、
− キャリア片を形成するステップと、
− キャリア片をエッチング法によって構造化するステップと、
− キャリア片の相互間空間を、スクリーン印刷法を使用して電気絶縁材料によって満たして接続キャリアを形成するステップと、
− キャリア片に複数のオプトエレクトロニクス半導体チップを貼り付けるステップと、
を含んでいる。
すなわち、本方法の少なくとも一実施形態によると、電気絶縁材料を、スクリーン印刷法によってキャリア片の相互間空間内に導入する。この場合、スクリーン印刷法のためのマスクは、キャリア片の支持要素（上面または下面における電気絶縁材料によって覆われない）が、マスクの結果として覆われずに残るように、選択することが有利である。すなわち、電気絶縁材料は意図的に相互間空間のみに導入する。例えば、キャリア片の上面は覆われないままであり、したがって、以降に電気絶縁材料の構造化を行う必要がない。このようにすることで、キャリア片の上面もしくは下面またはその両方において電気絶縁材料がキャリア片と同じ高さに整列している接続キャリアを形成することも可能である。さらには、接続キャリアの上面もしくは下面またはその両方においてキャリア片が電気絶縁材料よりも突き出しているように、分量を計量する方式で材料を相互間空間内に導入することができる。
本方法の少なくとも一実施形態によると、キャリア片に複数のオプトエレクトロニクス半導体チップを貼り付ける。次の方法ステップにおいては、少なくとも１つのオプトエレクトロニクス半導体チップを備えているオプトエレクトロニクス部品が製造されるように、キャリア片および半導体チップの配置構造部を個片化する。
本方法の少なくとも一実施形態によると、例えば上述した実施形態の少なくとも１つに示したオプトエレクトロニクス部品を、本方法によって製造することができる。すなわち、本オプトエレクトロニクス部品に関連して説明した特徴は、上述した方法の特徴としても開示されている。
本方法の少なくとも一実施形態によると、オプトエレクトロニクス半導体チップを接続キャリアに貼り付けた後、オプトエレクトロニクス半導体チップをポッティング材料によって包囲してポッティングボディを形成し、接続キャリアと、オプトエレクトロニクス半導体チップと、ポッティングボディの配置構造部を個片化してオプトエレクトロニクス部品を作製し、この場合、個片化はポッティングボディを貫いて行う。ポッティングボディは、この場合には上述した材料の１つから成り、上述した方法によって形成される。ポッティングボディは、例えば接続キャリアの上面の大部分または全体を覆うように接続キャリアに堆積させる。このようにすることで、ポッティングボディは接続キャリアの電気絶縁材料に直接接触しており、すなわち、ポッティングボディと接続キャリアの電気絶縁材料とが互いに触れている。個片化は、例えば、ソーイング、レーザ分離、破断（breaking）、または他の個片化工程によって行う。特に、個片化工程は、個片化によってポッティングボディおよび接続キャリアが分断されるように、ポッティングボディを貫いて行うことができる。したがって、このようにして製造されたオプトエレクトロニクス部品は、少なくとも片面に個片化痕跡（singulation trace）が存在し、これらは接続キャリア上およびポッティングボディ上に検出可能である。このように、ポッティングボディは個片化痕跡を有する。同様に、接続キャリアも個片化痕跡を有する。
本文書に記載したオプトエレクトロニクス部品と、特に、本文書に記載した接続キャリアは、特に以下の利点を特徴とする。
接続キャリアは、補強された連続的な基板を備えている。従来の補強されていないキャリア片とは異なり、キャリア片の相互間空間内の電気絶縁材料のため、キャリア片の下面を「裏面テープ（backside tape）」によって覆う必要がない。接続キャリアの下面（例えばオプトエレクトロニクス部品の接続領域が位置している面）の汚れは、相互間空間に電気絶縁材料を導入するという本発明の方法によって、回避することができる。
さらには、本オプトエレクトロニクス部品は、特に安価な製造方法を特徴とし、なぜなら、安価な材料（例えばキャリア片および電気絶縁材料）を使用するためである。さらには、オプトエレクトロニクス半導体チップをポッティングするポッティングボディの必要条件に、電気絶縁材料、したがって接続キャリア全体を、適合させることができる。このようにすることで、ポッティングボディと接続キャリアとが剥離する危険性が大幅に低減するため、機械的に特に安定的なオプトエレクトロニクス部品が得られる。すなわち、電気絶縁性の充填材料を適切に選択することによって、以降のポッティング（同じ材料または類似する材料から成る）との良好な接着を達成することができる。接続キャリアの上面においてキャリア片が占める領域の割合が、できる限り小さく維持されており、したがって、ポッティングボディは、接続キャリアの電気絶縁材料との特に大きい接合領域を備えている。
キャリア片の相互間空間内に電気絶縁材料を使用することによって、ポッティングボディが、接続キャリアを補強するための機械的機能を担う必要性がまったく、またはほとんどなく、これは有利である。接続キャリアの補強、すなわち機械的な安定化は、実質的に電気絶縁材料が担っている。
さらには、キャリア片の相互間空間を満たすために使用される電気絶縁材料は、キャリア片との接着性に関連する接着促進剤によって、または、熱膨張係数に関連するフィラー粒子を導入することによって、オプトエレクトロニクス部品の必要条件に適合させることができる。さらに、接着性が向上するようにキャリア片を前処理する、あるいは、例えばはんだ付けのために要求される以外の領域についてはキャリア片を選択的に被覆しない、または選択的に被覆することも可能である。キャリア片の表面は、例えば粗面化することができ、それによって電気絶縁材料との接着性がさらに向上する。
接続キャリアの厚さは、オプトエレクトロニクス部品の所望の用途に応じて適切に選択することもできる。
例えば、銅、または良好な熱伝導性を示すそれ以外の材料をキャリア片のメインボディに使用する場合、接続キャリアも、熱伝導率の良好な値（キャリア片のメインボディを構成している材料の熱伝導率の範囲内にある）を特徴とする。すなわち、他の（例えばセラミックの）接続キャリアと比較して、接続キャリアの熱抵抗が大幅に減少する。
本文書に記載したオプトエレクトロニクス部品は、例えば、一般用照明、あるいは液晶パネルのバックライト、液晶画面、またはテレビジョン装置において使用するのに適している。
上に記載したオプトエレクトロニクス部品と、上に記載した製造方法は、例示的な実施形態および関連する図面を参照しながら以下にさらに詳しく説明されている。
以下では、本文書に記載した方法の例示的な実施形態の方法ステップについて、図１Ａ、図１Ｂ、図１Ｃ、図１Ｄ、図１Ｅ、および図１Ｆにおける概略断面図を参照しながらさらに詳しく説明する。
本文書に記載したオプトエレクトロニクス部品の例示的な実施形態を、概略断面図によって示している。 本文書に記載したオプトエレクトロニクス部品の例示的な実施形態を、概略断面図によって示している。 本文書に記載したオプトエレクトロニクス部品の例示的な実施形態を、概略断面図によって示している。 本文書に記載したオプトエレクトロニクス部品の例示的な実施形態を、概略断面図によって示している。 本文書に記載したオプトエレクトロニクス部品の例示的な実施形態を、概略断面図によって示している。 本文書に記載したオプトエレクトロニクス部品の例示的な実施形態を、概略断面図によって示している。
図面において、同じ要素、類似する要素、または機能が同じ要素には、同じ参照数字を付してある。これらの図と、図に示してある要素の互いの大きさの比率は、正しい縮尺ではないものとみなされたい。むしろ、便宜上、もしくは深く理解できるようにする目的で、個々の要素を誇張して大きな縮尺で示してある。
図１Ａを参照すると、オプトエレクトロニクス部品を製造するための、本文書に記載されている方法の第１の方法ステップが、概略断面図として詳しく説明してある。この場合、図１Ａは、キャリア片１の断面図を示している。図１Ａのキャリア片１は、まだ構造化されていない。キャリア片１は相互間空間２を備えており、この相互間空間２は、キャリア片１の支持要素の間に配置されている。キャリア片１を、矢印９によって示したエッチング法によって構造化する。
図１Ｂは、このようにして構造化されているキャリア片１を示している。キャリア片１がハーフエッチングされている。キャリア片１は、アンカー構造１ａを備えている。この例示的な実施形態においては、この目的のため、キャリア片１はＴ形状の断面を備えている。しかしながら、キャリア片１が例えばキノコ形状の断面を備えていることも可能である。いずれの場合にも、アンカー構造１ａはアンダーカットによって形成されており、これにより、次に堆積させる電気絶縁材料の接着性が向上する。さらには、リードフレーム１の構造化によってその表面積が増大し、したがって、次に堆積させる材料との接着性がさらに向上する。
さらなる方法ステップについて、図１Ｃを参照しながら説明する。この方法ステップにおいては、キャリア片１の相互間空間２に電気絶縁材料３を導入する。電気絶縁材料３は、例えば、シリコーンまたはシリコーン−エポキシハイブリッド材料を備えている。絶縁材料３はスクリーン印刷法によって相互間空間２に導入することが好ましく、この場合、このようにして形成される接続キャリア１０の上面１０ａおよび下面１０ｂに、キャリア片１に自由にアクセス可能であるゾーンが存在しているように、導入する。すなわち、キャリア片１は、接続キャリア１０の上面１０ａおよび下面１０ｂにおいては電気絶縁材料３によって覆われていないままである。接続キャリア１０の上面１０ａおよび下面１０ｂにおいて、例えばプラズマ法を使用してキャリア片１から電気絶縁材料３を除去することもできる。
図１Ｃは、キャリア片１がメインボディ６および被覆７を備えていることをさらに示している。メインボディ６は、例えば、銅を含んでいる、または銅から成る。この場合、層７は、銀、ニッケル、白金、金、パラジウムのうちの少なくとも１種類の金属を含んでいることができる。層７は、例えば銀から成る。さらには、層７が、ニッケルおよび金の積層体を備えていることも可能であり、この場合、キャリア片１のメインボディ９にニッケルが隣接しており、キャリア片１とは反対側のニッケル層の面に金が配置される。この場合、ニッケル層と金層との間にパラジウム層を配置することもできる。
メインボディ６は、その面のすべてを層７によって覆うことができる。しかしながら、接続キャリア１０の上面１０ａにのみ層７を存在させることも可能である。この場合、キャリア片１の相互間空間２に電気絶縁材料３を導入する前、または導入した後に、メインボディ６に層７を堆積させることができる。なお、図を明瞭にする目的で、以下の図には層７を示していない。
相互間空間２に電気絶縁材料３を導入した後、電気絶縁材料３が硬化する。次いで、接続キャリア１０の上面１０ａもしくは下面１０ｂまたはその両方のうち、キャリア片１が位置している領域から、電気絶縁材料３を化学的または機械的に除去することができる。この例示的な実施形態においては、キャリア片１は、上面１０ａおよび下面１０ｂにおいて電気絶縁材料３と同じ高さに整列している。次いで、オプトエレクトロニクス部品の構成要素を上面１０ａに取り付ける。オプトエレクトロニクス部品の接続領域は、下面１０ｂに配置することができる。すなわち、このようにすることで、オプトエレクトロニクス部品を表面実装技術を使用して装着することができる。
さらなる方法ステップについて図１Ｄを参照しながらさらに詳しく説明する。この方法ステップにおいては、複数のオプトエレクトロニクス半導体チップ４を接続キャリア１０に貼り付ける。この目的のため、オプトエレクトロニクス半導体チップを、接続キャリア１０の上面１０ａにおける露出したゾーンにはんだ付けする、または接着接合し、リードフレーム１のさらなるウェブまたは支持要素にワイヤコンタクト５によって接続する。この点において、図１Ｄは接続キャリア１０のごく一部分を示しているため、図１Ｄには１つのみのオプトエレクトロニクス半導体チップ４を示してある。
オプトエレクトロニクス半導体チップは、例えば、発光ダイオードチップを備えている。発光ダイオードチップは、例えば、薄膜構造の発光ダイオードを備えていることができる。薄膜構造の発光ダイオードは、生成される放射のうちの所定の比率を、接続キャリアとは反対側の上面において放出し、したがって、横方向に進行する放射のための反射器を省くことができる。
さらには、さらなる構成要素、例えば、ＥＳＤ保護部品、温度センサ、輝度センサ、部品情報を有するメモリ手段などを、接続キャリア１０に貼り付けることができる。
次の方法ステップについて図１Ｅを参照しながらさらに詳しく説明する。この方法ステップにおいては、オプトエレクトロニクス半導体チップがポッティングボディ８によって完全に囲まれるように、上述した方法の１つによってポッティングボディ８を接続キャリア１０に堆積させる。ポッティングボディ８は、電気絶縁材料３に対する特に大きな接触領域を備えており、したがって、電気絶縁材料３とポッティングボディ８との間に良好な接着性が生じる。ポッティングボディ８は、例えばシリコーンまたはシリコーン−エポキシ樹脂ハイブリッド材料のうちの一方の材料から成る。
キャリア片１は、接続キャリア１０の上面１０ａ側の断面積が接続キャリア１０の下面１０ｂ側の断面積よりも小さくなるように、構造化されていることが好ましい。このことの利点として、上面１０ａにおいては、電気絶縁材料３とポッティングボディ８とが結合している領域の割合が特に大きくなる。これにより、接続キャリア１０とのポッティングボディ８の接着性が向上する。その一方で、反対側の下面においては、キャリア片１の熱伝導性材料が領域の大部分を占めている。このようにすることで、オプトエレクトロニクス半導体チップの動作時に発生する熱を、オプトエレクトロニクス部品の周囲に特に良好に放散させることができる。
最後の方法ステップについて、図１Ｆを参照しながら説明する。この方法ステップにおいては、キャリア片１０およびポッティングボディ８の配置構造部を、切断線１１に沿って個片化する。個片化は、例えば、ソーイング、レーザ分離、破断のうちの１つの方法によって行うことができる。個片化においては、接続キャリア１０およびポッティングボディ８の両方に個片化痕跡が生じる。したがって、製造後のオプトエレクトロニクス部品において個片化を検出することができる。
ここまで、本発明について例示的な実施形態を参照しながら説明してきたが、本発明はこれらの実施形態に限定されない。本発明は、任意の新規の特徴および特徴の任意の組合せを包含しており、特に、請求項における特徴の任意の組合せを含んでいる。これらの特徴または特徴の組合せは、それ自体が請求項あるいは例示的な実施形態に明示的に記載されていない場合であっても、本発明に含まれる。例えば、本文書における接続キャリアおよびその形成方法の説明から明らかであるように、本発明は、オプトエレクトロニクス半導体チップの用途には依存しない。
本特許出願は、独国特許出願第１０２００８０１９２６９．４号および独国特許出願第１０２００８０２４７０４．９号の優先権を主張し、これらの文書の開示内容は参照によって本出願に組み込まれている。

Claims (13)

  1. オプトエレクトロニクス部品であって、
    − 構造化されているキャリア片（１）を備えている接続キャリア（１０）であって、相互間空間（２）が電気絶縁材料（３）によって満たされている、前記接続キャリア（１０）と、
    − 前記接続キャリアの上面（１０ａ）に取り付けられて電気的に接続されているオプトエレクトロニクス半導体チップ（４）と、
    を備えており、
    − 前記電気絶縁材料（３）が、部分的に前記キャリア片（１）と同じ高さに整列している、または、前記キャリア片（１）が前記電気絶縁材料（３）よりも突き出しており、
    − 前記キャリア片（１）が、前記接続キャリアの前記上面（１０ａ）もしくは下面（１０ｂ）またはその両方において、前記電気絶縁材料（３）によって覆われておらず、
    − 前記オプトエレクトロニクス半導体チップ（４）がポッティングボディ（８）によって囲まれており、前記ポッティングボディ（８）が、シリコーンを含んでおり、部分的に前記接続キャリア（１０）の前記電気絶縁材料（３）に直接隣接しており、
    − 前記電気絶縁材料（３）がシリコーンを含んでいる、またはシリコーンから成る、
    オプトエレクトロニクス部品。
  2. 前記ポッティングボディ（８）と前記接続キャリア（１０）は、個片化痕跡を有する、
    請求項１に記載のオプトエレクトロニクス部品。
  3. 前記キャリア片（１）が、少なくとも１つのアンカー構造（１ａ）を備えており、前記アンカー構造（１ａ）が、前記キャリア片との前記電気絶縁材料（３）の接着性を向上させる、
    請求項１または請求項２に記載のオプトエレクトロニクス部品。
  4. 前記キャリア片（１）が、少なくとも部分的にＴ字形状の断面を備えている、
    請求項１から請求項３のいずれかに記載のオプトエレクトロニクス部品。
  5. 前記少なくとも１つのアンカー構造（１ａ）がエッチングによって形成されている、
    請求項１から請求項４のいずれかに記載のオプトエレクトロニクス部品。
  6. 前記少なくとも１つのアンカー構造（１ａ）が前記キャリア片における開口である、
    請求項１から請求項５のいずれかに記載のオプトエレクトロニクス部品。
  7. 前記電気絶縁材料（３）が、エポキシ樹脂を含んでいる、請求項１から請求項６のいずれかに記載のオプトエレクトロニクス部品。
  8. 前記電気絶縁材料（３）がフィラー粒子を含んでおり、前記フィラー粒子が、前記接続キャリアの熱膨張係数を低減する、
    請求項１から請求項７のいずれかに記載のオプトエレクトロニクス部品。
  9. 前記電気絶縁材料が接着促進剤を含んでおり、前記接着促進剤が、前記キャリア片（１）との接着性を向上させる、
    請求項１から請求項８のいずれかに記載のオプトエレクトロニクス部品。
  10. 前記キャリア片（１）が、銅を含んでいるメインボディ（６）を備えており、前記メインボディ（６）が部分的に層（７）によって覆われており、前記層（７）が、銀、ニッケル、白金、金、パラジウムのうちの少なくとも１種類の金属を含んでいる、
    請求項１から請求項９のいずれかに記載のオプトエレクトロニクス部品。
  11. 前記接続キャリア（１０）に空洞が存在しない、
    請求項１から請求項１０のいずれかに記載のオプトエレクトロニクス部品。
  12. 請求項１から請求項１１のいずれかに記載のオプトエレクトロニクス部品を製造する方法であって、
    キャリア片（１）を形成するステップと、
    前記キャリア片（１）をエッチング法（９）によって構造化するステップと、
    前記キャリア片（１）の相互間空間（２）を、スクリーン印刷法を用いて電気絶縁材料（３）によって満たして接続キャリア（１０）を形成するステップと、
    − 前記キャリア片（１）に複数のオプトエレクトロニクス半導体チップ（４）を貼り付けるステップと、
    を含んでいる、方法。
  13. 前記オプトエレクトロニクス半導体チップ（４）がポッティング材料によって包囲されてポッティングボディ（８）が形成されており、
    前記接続キャリア（１０）と、前記オプトエレクトロニクス半導体チップ（４）と、前記ポッティングボディ（８）とから成る配置構造部が、前記ポッティングボディ（８）を貫くように個片化されてオプトエレクトロニクス部品が製造される、
    請求項１２に記載の方法。
JP2011504309A 2008-04-17 2009-03-31 オプトエレクトロニクス部品およびオプトエレクトロニクス部品の製造方法 Active JP5490096B2 (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
DE102008019269.4 2008-04-17
DE102008019269 2008-04-17
DE102008024704.9 2008-05-21
DE102008024704A DE102008024704A1 (de) 2008-04-17 2008-05-21 Optoelektronisches Bauteil und Verfahren zur Herstellung eines optoelektronischen Bauteils
PCT/DE2009/000438 WO2009143789A1 (de) 2008-04-17 2009-03-31 Optoelektronisches bauteil und verfahren zur herstellung eines optoelektronischen bauteils

Publications (3)

Publication Number Publication Date
JP2011517125A JP2011517125A (ja) 2011-05-26
JP2011517125A5 JP2011517125A5 (ja) 2012-05-17
JP5490096B2 true JP5490096B2 (ja) 2014-05-14

Family

ID=41111908

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011504309A Active JP5490096B2 (ja) 2008-04-17 2009-03-31 オプトエレクトロニクス部品およびオプトエレクトロニクス部品の製造方法

Country Status (7)

Country Link
US (1) US9698282B2 (ja)
EP (1) EP2266139B1 (ja)
JP (1) JP5490096B2 (ja)
KR (1) KR101620113B1 (ja)
CN (1) CN101971353B (ja)
DE (1) DE102008024704A1 (ja)
WO (1) WO2009143789A1 (ja)

Families Citing this family (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2792128B2 (ja) * 1989-08-02 1998-08-27 株式会社豊田自動織機製作所 ジェットルームにおける緯入れ制御方法
US8194164B2 (en) * 2009-09-30 2012-06-05 Truesense Imaging, Inc. Methods for capturing and reading out images from an image sensor
JP4747265B2 (ja) * 2009-11-12 2011-08-17 電気化学工業株式会社 発光素子搭載用基板およびその製造方法
US8319247B2 (en) * 2010-03-25 2012-11-27 Koninklijke Philips Electronics N.V. Carrier for a light emitting device
DE102010023815A1 (de) * 2010-06-15 2011-12-15 Osram Opto Semiconductors Gmbh Oberflächenmontierbares optoelektronisches Bauelement und Verfahren zur Herstellung eines oberflächenmontierbaren optoelektronischen Bauelements
JP2012028744A (ja) * 2010-06-22 2012-02-09 Panasonic Corp 半導体装置用パッケージおよびその製造方法ならびに半導体装置
JPWO2012036281A1 (ja) * 2010-09-17 2014-02-03 ローム株式会社 半導体発光装置、その製造方法、および表示装置
KR101825473B1 (ko) * 2011-02-16 2018-02-05 삼성전자 주식회사 발광소자 패키지 및 그 제조방법
JP5766976B2 (ja) * 2011-02-28 2015-08-19 日亜化学工業株式会社 発光装置の製造方法
JP5920333B2 (ja) 2011-02-28 2016-05-18 日亜化学工業株式会社 発光装置
CN102299247A (zh) * 2011-05-20 2011-12-28 浙江英特来光电科技有限公司 一种全户外led模组
JP5795251B2 (ja) * 2011-12-14 2015-10-14 信越化学工業株式会社 光学半導体装置用基台及びその製造方法、並びに光学半導体装置
DE102012101889A1 (de) 2012-03-06 2013-09-12 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines optoelektronischen Halbleiterchips und optoelektronischer Halbleiterchip
TW201344971A (zh) * 2012-04-18 2013-11-01 Lextar Electronics Corp 發光元件之封裝結構
JP5998716B2 (ja) * 2012-07-31 2016-09-28 日亜化学工業株式会社 発光装置
DE102012109905B4 (de) 2012-10-17 2021-11-11 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur Herstellung einer Vielzahl von optoelektronischen Halbleiterbauteilen
JP6092266B2 (ja) * 2013-02-06 2017-03-08 シャープ株式会社 発光装置の製造方法
DE102014102810A1 (de) * 2014-03-04 2015-09-10 Osram Opto Semiconductors Gmbh Herstellung optoelektronischer Bauelemente
DE102014114520B4 (de) * 2014-10-07 2020-03-05 Infineon Technologies Austria Ag Ein elektronisches Modul mit mehreren Einkapselungsschichten und ein Verfahren zu dessen Herstellung
TWI570856B (zh) * 2014-11-10 2017-02-11 恆勁科技股份有限公司 封裝結構及其製法
JP5900586B2 (ja) * 2014-12-08 2016-04-06 日亜化学工業株式会社 発光装置
DE102015105509A1 (de) * 2015-04-10 2016-10-13 Osram Opto Semiconductors Gmbh Bauelement und Verfahren zur Herstellung eines Bauelements
DE102015107515A1 (de) * 2015-05-13 2016-11-17 Osram Opto Semiconductors Gmbh Verfahren zum Bearbeiten eines Leiterrahmens und Leiterrahmen
DE102015107742A1 (de) * 2015-05-18 2016-11-24 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines optoelektronischen Bauteils und optoelektronisches Bauteil
DE102015109953A1 (de) * 2015-06-22 2016-12-22 Osram Opto Semiconductors Gmbh Herstellung elektronischer Bauelemente
DE102015114292A1 (de) * 2015-08-27 2017-03-02 Osram Opto Semiconductors Gmbh Laserbauelement und Verfahren zu seiner Herstellung
DE102015114579B4 (de) * 2015-09-01 2021-07-01 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Halbleiterchip
DE102016114478A1 (de) * 2016-08-04 2018-02-08 Osram Opto Semiconductors Gmbh Verfahren zum herstellen eines trägers für ein optoelektronisches bauelement
JP2016225655A (ja) * 2016-09-21 2016-12-28 大日本印刷株式会社 光半導体装置用リードフレーム、樹脂付き光半導体装置用リードフレーム、リードフレームの多面付け体、樹脂付きリードフレームの多面付け体、光半導体装置、光半導体装置の多面付け体
JP2017076809A (ja) * 2016-12-05 2017-04-20 大日本印刷株式会社 樹脂付リードフレーム、半導体装置、照明装置
JP7043225B2 (ja) * 2017-11-08 2022-03-29 株式会社東芝 半導体装置
JP7116303B2 (ja) 2018-06-25 2022-08-10 日亜化学工業株式会社 パッケージ及び発光装置
WO2020038179A1 (zh) 2018-08-24 2020-02-27 宁波舜宇光电信息有限公司 电路板组件及其半成品、泛光灯、摄像模组及其应用
JP7227474B2 (ja) * 2019-02-26 2023-02-22 日亜化学工業株式会社 樹脂パッケージ及び発光装置
DE102019121449A1 (de) * 2019-08-08 2021-02-11 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur vereinzelung von bauteilen aus einem bauteilverbund sowie bauteil
CN111834329B (zh) * 2020-06-30 2021-12-24 江苏长电科技股份有限公司 一种半导体封装结构及其制造方法

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6164145A (ja) * 1984-09-05 1986-04-02 Mitsubishi Electric Corp 樹脂封止形半導体装置
US6667541B1 (en) 1998-10-21 2003-12-23 Matsushita Electric Industrial Co., Ltd. Terminal land frame and method for manufacturing the same
EP1122778A3 (en) * 2000-01-31 2004-04-07 Sanyo Electric Co., Ltd. Circuit device and manufacturing method of circuit device
TW473951B (en) * 2001-01-17 2002-01-21 Siliconware Precision Industries Co Ltd Non-leaded quad flat image sensor package
JP4211359B2 (ja) * 2002-03-06 2009-01-21 日亜化学工業株式会社 半導体装置の製造方法
AU2003214579A1 (en) 2002-04-11 2003-10-20 Koninklijke Philips Electronics N.V. Semiconductor device and method of manufacturing same
FR2854495B1 (fr) * 2003-04-29 2005-12-02 St Microelectronics Sa Procede de fabrication d'un boitier semi-conducteur et boitier semi-conducteur a grille.
US7102209B1 (en) * 2003-08-27 2006-09-05 National Semiconductor Corporation Substrate for use in semiconductor manufacturing and method of making same
KR101246638B1 (ko) * 2003-10-28 2013-03-25 다우 코닝 코포레이션 플랫-탑 패드의 제조방법
DE10361801A1 (de) * 2003-12-30 2005-08-04 Osram Opto Semiconductors Gmbh Strahlungsemittierendes und/oder strahlungsempfangendes Halbleiterbauelement und Verfahren zu dessen Herstellung
TWI275189B (en) 2003-12-30 2007-03-01 Osram Opto Semiconductors Gmbh Radiation-emitting and/or radiation-receiving semiconductor component and method for producing such component
JP4516320B2 (ja) * 2004-01-08 2010-08-04 シチズン電子株式会社 Ｌｅｄ基板
CN1705091A (zh) * 2004-05-31 2005-12-07 相互股份有限公司 Ic封装制程
US20050280016A1 (en) * 2004-06-17 2005-12-22 Mok Thye L PCB-based surface mount LED device with silicone-based encapsulation structure
JP4486451B2 (ja) * 2004-09-07 2010-06-23 スタンレー電気株式会社 発光装置、その発光装置に使用するリードフレーム、及びリードフレームの製造方法
US7348663B1 (en) * 2005-07-15 2008-03-25 Asat Ltd. Integrated circuit package and method for fabricating same
KR100601891B1 (ko) * 2005-08-04 2006-07-19 삼성전자주식회사 Ｌｅｄ 패키지 및 그 제조방법
JP2007157940A (ja) * 2005-12-02 2007-06-21 Nichia Chem Ind Ltd 発光装置および発光装置の製造方法
TWI294674B (en) * 2005-12-06 2008-03-11 Subtron Technology Co Ltd High thermal conducting circuit substrate and manufacturing process thereof
JP4890872B2 (ja) * 2006-01-30 2012-03-07 ルネサスエレクトロニクス株式会社 光半導体封止用透明エポキシ樹脂組成物及びそれを用いた光半導体集積回路装置
KR100735325B1 (ko) 2006-04-17 2007-07-04 삼성전기주식회사 발광다이오드 패키지 및 그 제조방법
CN101467248B (zh) * 2006-06-14 2012-09-05 松下电器产业株式会社 散热布线板及其制造方法
JP2010527156A (ja) * 2007-05-08 2010-08-05 クリー エル イー ディー ライティング ソリューションズ インコーポレイテッド 照明デバイスおよび照明方法

Also Published As

Publication number Publication date
WO2009143789A1 (de) 2009-12-03
DE102008024704A1 (de) 2009-10-29
EP2266139B1 (de) 2017-08-23
JP2011517125A (ja) 2011-05-26
CN101971353A (zh) 2011-02-09
US20110074000A1 (en) 2011-03-31
US9698282B2 (en) 2017-07-04
KR20100136971A (ko) 2010-12-29
KR101620113B1 (ko) 2016-05-12
EP2266139A1 (de) 2010-12-29
CN101971353B (zh) 2012-07-18

Similar Documents

Publication Publication Date Title
JP5490096B2 (ja) オプトエレクトロニクス部品およびオプトエレクトロニクス部品の製造方法
JP5260049B2 (ja) 反射レンズを備えたパワー発光ダイパッケージ
TWI613737B (zh) 發光裝置之製造方法
TWI316747B (en) Surface mountable optoelectronic component and its production method
JP6161709B2 (ja) 複数のオプトエレクトロニクス半導体素子を製造するための方法
TWI491081B (zh) 可表面安裝之光電組件及可表面安裝之光電組件之製造方法
JP5596901B2 (ja) 反射レンズを備えたパワー発光ダイパッケージおよびその作製方法
TWI442594B (zh) 發光裝置及發光裝置之製造方法
JP5750040B2 (ja) オプトエレクトロニクス半導体コンポーネント
JP6099764B2 (ja) オプトエレクトロニクス半導体部品を製造する方法およびオプトエレクトロニクス半導体部品
US10461227B2 (en) Method for manufacturing light emitting device, and light emitting device
JP2003046139A (ja) 発光半導体装置
JP2010135718A (ja) Ｌｅｄ発光素子用リードフレーム及びその製造方法及びそれを用いたｌｅｄ発光素子
JP5287899B2 (ja) 半導体発光装置用リードフレーム及びその製造方法
US10249804B2 (en) Semiconductor device, base, and method for manufacturing same
JP5849691B2 (ja) 発光素子の実装方法
JP6409457B2 (ja) 半導体発光素子及び発光装置
JP6398541B2 (ja) リードフレーム及び発光装置
JP6850661B2 (ja) 光デバイス

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120322

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120322

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130619

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130625

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20130920

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20130930

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131225

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140212

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140225

R150 Certificate of patent or registration of utility model

Ref document number: 5490096

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250