CN1705091A - Ic封装制程 - Google Patents

Ic封装制程 Download PDF

Info

Publication number
CN1705091A
CN1705091A CNA2004100464286A CN200410046428A CN1705091A CN 1705091 A CN1705091 A CN 1705091A CN A2004100464286 A CNA2004100464286 A CN A2004100464286A CN 200410046428 A CN200410046428 A CN 200410046428A CN 1705091 A CN1705091 A CN 1705091A
Authority
CN
China
Prior art keywords
substrate
metal
encapsulation
encapsulation procedure
mode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2004100464286A
Other languages
English (en)
Inventor
黄禄珍
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
XIANGHU CO Ltd
Mutual Tek Industries Co Ltd
Original Assignee
XIANGHU CO Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by XIANGHU CO Ltd filed Critical XIANGHU CO Ltd
Priority to CNA2004100464286A priority Critical patent/CN1705091A/zh
Publication of CN1705091A publication Critical patent/CN1705091A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

本发明主要是有关于一种IC封装制程，尤其是一种高分子胶材填充于接脚导线内部的IC封装制程。由于在半导体IC元件结合(固晶，焊线或覆晶)之前，具有填充胶的分离延伸导线或凸块的基板或载板，所以在元件结合时将不受因导线或凸块必须连接或是封胶时底层必须密封特性的限制，而使得半导体IC元件结合及封装测试可以顺利地完成，完全可以克服产能及价格瓶颈。

Description

IC封装制程
技术领域
本发明主要是有关于一种IC封装制程，尤其是一种胶材填充于导线内部的IC封装制程。由于在固晶，焊线或覆晶之前，具有填充胶的导线基板的导体或凸块是已完全的分离固定，所以在固晶，焊线或覆晶及封胶时将不受到因导线连接及裸空的限制，而使得封装测试制程可以有很大的自由度，在测试也可做整片测试(Strip Test)，不须要分离之后才能进行测试，在生产速度及成本有相当大的竞争力。
背景技术
在传统的半导体IC封装的制程中，其一般均是分别有三个不同的阶层程序(1)半导体IC晶片；(2)导线架或是基板；(3)IC晶片组装(固晶，焊线或覆晶)以及封胶。由于在半导体IC晶片的制作以及导线架或是基板间的制作没有直接的关联性，所以分别是属于不同的产业阶层以及制程；然而，在IC晶片的组装以及封胶时，往往却又必须要配合著半导体IC晶片的尺寸规格、材料特性等各种条件的限制，来将半导体IC晶片固著在导线架或是基板上。请参看图1所示，其中可见及现有的步骤中，首先则是将半导体IC晶片利用固晶的方式固定在导线架上，其后，则是利用焊线或是覆晶的方式来将半导体IC晶片和导线架之间形成电气连通，再者，则是利用在模具底层灌胶，将整颗半导体元件及导线包覆。完成了灌胶后，则进行切割分离的工作；完成了切割后，再单颗逐颗测试这些封装完成的元件；而在确认了各个成品的功能后，则予以包装起来完成制程。
由于在半导体元件种类特性变化越来越多，上述的制程中，使用者往往会遭到导线架的规格无法配合半导体IC晶片的变异，以致于在封装时必须要重行修整导线架的尺寸，以符合半导体IC晶片的规格，或是另行寻找一个符合导线架规格的半导体IC晶片；而不论是那一种方式，使用者均会花费大量不必要的人力来重行搜寻相互配合的半导体IC晶片以及导线架；这种作为不啻是无形地提高了在产制上的成本，而且在新的封装产品如：QFN封装，用一般导线架就有其困难性，必须在灌胶时有密封底垫，避免溢胶，灌胶完成后，底垫必须去除。而且导线是整片连接，所以切割测试都会相当麻烦。
为了克服上述的问题，本发明提供了一种胶材填充的导线IC封装制程，完全可以克服上述问题，而且在封装流程变的相当简易，切割分离就不会有刀具磨损成本上及时间无谓增加的问题，再加上整片测试(Strip Test)也是达到非常大的经济效益，而且底材填充胶可以加以调配，达到高频或高散热功能。
发明内容
本发明主要目的是有关于一种IC封装制程，尤其是一种胶材填充于导线内部的IC封装制程。由于在元件结合(固晶，焊线或覆晶)之前，具有填充胶的导线基板的导线或凸块是已完全的分离，而且非裸空，所以在元件结合时将不受到不同规格，材料特性以及制程流程的限制，而使得封装可以顺利地完成，在生产速度，降低成本有非常大的效益。
为了达成上述的目的，本发明主要是具有下列的步骤：
(1)准备一基板，其中，该基板可以是铜板或是可电镀蚀刻的金属基板；
由蚀刻或电镀的方式来形成导线或金属凸块；
(2)填充胶涂布，将填充胶材涂布在整片金属基板上，当做介电及支撑功能；
(3)利用显影蚀刻或研磨的方式来显露金属结合点，这结合点是当固晶，焊线或覆晶的结合点；
(4)利用电镀或是金属沉积的方式在结合点上形成一保护金属层，其中，所使用的金属可以是镍、金、锡或是银；
(5)固晶、焊线或覆晶；
(6)利用灌胶来将整个半导体IC予以密封；
(7)对基板进行蚀刻以及电镀，这步制程也可以在填充胶涂怖后接著进行；
(8)测试和切割，可测试再切割分离，或切割分离后再测试；
(9)包装出货。
由于在元件结合，封晶之前，具有填充胶的导线基板是已完全的导线分离完成，所以在元件结合及封装时将不受到不同规格以及材料特性制程的限制，而使得封装可以顺利地完成。
附图说明
为进一步说明本发明的技术内容，以下结合实施例及附图详细说明如后，其中：
图1为现有半导体IC封装的流程；
图2为本发明原始金属基板的示意图；
图3为在基板上形成延伸导线或凸块的示意图；
图4为在形成导线的基板上完成填充胶涂怖的示意图；
图5为利用显影蚀刻或研磨的方式形成结合点的剖面示意图；
图6A为在结合点上以电镀形成金属保护层的示意剖视图；
图6B为图6A的下视图；
图7A为在基板上完成固接、焊线的剖面示意图；
图7B为图7A的下视图；
图8为在完成固晶、焊线的基板上完成灌胶的示意图；
图9为将基板底面予以蚀刻的示意图；此步骤也可以在填充胶涂布制程完成候接着进行。
图10为将基板底面予以电镀后，并予以切割的示意图；
图11为本发明流程结束后成品的示意图；以及
图12A、图12B以及图13A、图13B为本发明利用覆晶的方式将IC元件结合至填充胶导线基板上的示意图，其中，图13C为上视图，测试可在切割分离之前及之后皆可，这也是本发明一大特色；
图13C是图13A的下视图。
具体实施方式
请参看本发明所附图式的图1至图11所示，其中，本发明所示的填充胶导线IC晶片封装制程主要是包括了下列的制程：
准备一基板，其中，该基板10基本上可以是铜板或是可电镀蚀刻金属板。尔后由蚀刻或电镀的方式在基板10上形成导线11，或是导体，以形成一延伸导线或是凸块。再者，则是将填充胶材12涂布或是压合至导线11是或导体凸块的表面，以形成一层胶体结合的基板，其中，填充胶材12可为高介电或高导热高分子材料。在完成了填充胶的步骤后，则利用蚀刻或是显影或是研磨的方式将铜或是金属表面予以暴露出来，以作为元件结合的结合点13。之后，则是在各金属结合点13表面利用电镀或是金属沉积的方式来形成一金属保护层14，其中，所使用的金属可以是镍、金、锡或是银。其后，则是半导体IC晶片20固定在金属保护层14上，并将半导体IC晶片20和相邻的金属保护层14间以IC导线21由焊线来达成电气连结，此时，值得注意的是，各半导体IC晶片20之间的IC导线21并不和另一半导体IC晶片20之间的IC导线21相互连结。第二种晶片组装方式为覆晶组装，是将晶片覆晶，晶片上的金属凸块会和基板上的表面金属互相结合，然后则是利用灌胶来将整个半导体IC晶片20以及IC导线21予以密封，请参看图12至图13所示；接下来则是对基板10底面进行蚀刻以及电镀、测试和切割；和包装。
在上述的基板10完成了各种步骤后，覆晶(Flip-Chip)的元件结合也是一种应用，具有金属凸块的半导体IC，以覆晶的IC元件结合方式结合至填充胶导线基板上，如图11A、图11B以及图12A、图12B和图13A至图13C所示。由于此一部份是属于现有技术，故而此一部份予以省去。

Claims (9)

1.一种IC封装制程，其特征在于，其是包括了下列的步骤：
(1)准备一基板；
(2)形成导线或凸块；
(3)填充胶；
(4)形成结合点；
(5)形成一金属保护层；
(6)固晶、焊线或覆晶；
(7)利用灌胶来将整个半导体IC予以密封；
(8)对基板进行蚀刻以及电镀；
(9)测试和切割；和
(10)包装。
2.如权利要求1所述的IC封装制程，其特征在于，其中，该基板可以是铜板或是可被蚀刻电镀的金属基板。
3.如权利要求1所述的IC封装制程，其特征在于，其中，填充胶是以涂布制程完成。
4.如权利要求1所述的IC封装制程，其特征在于，其中，填充胶可以暴光显影或研磨方式露出金属结合表面。
5.如权利要求1所述的IC封装制程，其特征在于，其中，填充胶材料可为高介电或高导热高分子材料。
6.如权利要求1或2所述的IC封装制程，其特征在于，其中，该导线是藉由蚀刻或电镀的方式来形成。
7.如权利要求3所述的IC封装制程，其特征在于，其中，该结合点是利用显影或是蚀刻的方式来形成。
8.如权利要求3或4所述的IC封装制程，其特征在于，其中，该金属保护层是利用电镀或是金属沉积的方式来形成。
9.如权利要求3、4或5所述的IC封装制程，其特征在于，其中，该金属保护层所使用的金属可以是镍、金、锡或是银。
CNA2004100464286A 2004-05-31 2004-05-31 Ic封装制程 Pending CN1705091A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CNA2004100464286A CN1705091A (zh) 2004-05-31 2004-05-31 Ic封装制程

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNA2004100464286A CN1705091A (zh) 2004-05-31 2004-05-31 Ic封装制程

Publications (1)

Publication Number Publication Date
CN1705091A true CN1705091A (zh) 2005-12-07

Family

ID=35577450

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2004100464286A Pending CN1705091A (zh) 2004-05-31 2004-05-31 Ic封装制程

Country Status (1)

Country Link
CN (1) CN1705091A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101971353B (zh) * 2008-04-17 2012-07-18 奥斯兰姆奥普托半导体有限责任公司 光电装置和制造光电装置的方法
CN103441082A (zh) * 2013-08-12 2013-12-11 王功杰 一种全新集成电路封装工艺
CN105990268A (zh) * 2015-01-30 2016-10-05 矽品精密工业股份有限公司 电子封装结构及其制法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101971353B (zh) * 2008-04-17 2012-07-18 奥斯兰姆奥普托半导体有限责任公司 光电装置和制造光电装置的方法
KR101620113B1 (ko) * 2008-04-17 2016-05-12 오스람 옵토 세미컨덕터스 게엠베하 광전 소자 및 광전 소자 제조 방법
US9698282B2 (en) 2008-04-17 2017-07-04 Osram Opto Semiconductors Gmbh Optoelectronic component and method for producing an optoelectronic component
CN103441082A (zh) * 2013-08-12 2013-12-11 王功杰 一种全新集成电路封装工艺
CN103441082B (zh) * 2013-08-12 2016-06-08 王功杰 一种全新集成电路封装工艺
CN105990268A (zh) * 2015-01-30 2016-10-05 矽品精密工业股份有限公司 电子封装结构及其制法
CN105990268B (zh) * 2015-01-30 2020-04-07 矽品精密工业股份有限公司 电子封装结构及其制法

Similar Documents

Publication Publication Date Title
US6353267B1 (en) Semiconductor device having first and second sealing resins
CN101211874A (zh) 超薄芯片尺寸封装结构及其方法
CN101958300B (zh) 双面图形芯片倒装模组封装结构及其封装方法
CN102222657B (zh) 多圈排列双ic芯片封装件及其生产方法
CN203521398U (zh) 低剖面传感器和接合增强层
US8759159B2 (en) Integrated circuit packaging system with electrical interface and method of manufacture thereof
CN106098664A (zh) 一种埋入式半导体芯片扇出型封装结构及其制作方法
US8629567B2 (en) Integrated circuit packaging system with contacts and method of manufacture thereof
CN101286503A (zh) 具有多晶粒并排配置的半导体组件封装结构及其方法
CN105489565A (zh) 嵌埋元件的封装结构及其制法
CN101335265A (zh) 具有晶粒功能之半导体封装结构
CN103456706B (zh) 分立半导体器件封装和制造方法
CN101740416B (zh) 一种四方扁平无引脚封装结构及其封装方法
US7541222B2 (en) Wire sweep resistant semiconductor package and manufacturing method therefor
CN1705091A (zh) Ic封装制程
CN101958257B (zh) 双面图形芯片直接置放先镀后刻模组封装方法
CN102194708A (zh) 一种薄型封装的工艺
CN102709199B (zh) 包覆基板侧边的模封阵列处理方法
CN107887350A (zh) 半导体封装结构及其制备方法
US8957509B2 (en) Integrated circuit packaging system with thermal emission and method of manufacture thereof
CN102201348A (zh) 阵列切割式四方扁平无引脚封装方法
CN104064557B (zh) 一种芯片背面裸露的重构晶圆结构及制造方法
CN209374429U (zh) 封装体
CN106783642A (zh) 一种芯片及其封装方法
CN207250495U (zh) 半导体封装结构

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication