JP5433769B2 - 表示装置、モジュール及び電子機器 - Google Patents
表示装置、モジュール及び電子機器 Download PDFInfo
- Publication number
- JP5433769B2 JP5433769B2 JP2012248349A JP2012248349A JP5433769B2 JP 5433769 B2 JP5433769 B2 JP 5433769B2 JP 2012248349 A JP2012248349 A JP 2012248349A JP 2012248349 A JP2012248349 A JP 2012248349A JP 5433769 B2 JP5433769 B2 JP 5433769B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- potential
- source
- electrode
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000000758 substrate Substances 0.000 claims description 12
- 239000004065 semiconductor Substances 0.000 description 76
- 238000000034 method Methods 0.000 description 24
- 239000010410 layer Substances 0.000 description 14
- 239000003990 capacitor Substances 0.000 description 11
- 102100036285 25-hydroxyvitamin D-1 alpha hydroxylase, mitochondrial Human genes 0.000 description 5
- 101000875403 Homo sapiens 25-hydroxyvitamin D-1 alpha hydroxylase, mitochondrial Proteins 0.000 description 5
- 230000006866 deterioration Effects 0.000 description 5
- 238000007599 discharging Methods 0.000 description 5
- 230000007613 environmental effect Effects 0.000 description 5
- 239000010408 film Substances 0.000 description 4
- 238000007789 sealing Methods 0.000 description 4
- 230000008859 change Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000012544 monitoring process Methods 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 230000003292 diminished effect Effects 0.000 description 2
- 230000005281 excited state Effects 0.000 description 2
- 230000005283 ground state Effects 0.000 description 2
- 238000004020 luminiscence type Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- 239000000565 sealant Substances 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000001413 cellular effect Effects 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000002425 crystallisation Methods 0.000 description 1
- 230000008025 crystallization Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 150000002484 inorganic compounds Chemical class 0.000 description 1
- 229910010272 inorganic material Inorganic materials 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 239000004033 plastic Substances 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 229920001187 thermosetting polymer Polymers 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0008—Arrangements for reducing power consumption
- H03K19/0013—Arrangements for reducing power consumption in field effect transistor circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0008—Arrangements for reducing power consumption
- H03K19/0016—Arrangements for reducing power consumption by using a control or a clock signal, e.g. in order to apply power supply
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/0275—Details of drivers for data electrodes, other than drivers for liquid crystal, plasma or OLED displays, not related to handling digital grey scale data or to communication of data to the pixels by means of a current
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/04—Maintaining the quality of display appearance
- G09G2320/041—Temperature compensation
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/04—Maintaining the quality of display appearance
- G09G2320/043—Preventing or counteracting the effects of ageing
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2360/00—Aspects of the architecture of display systems
- G09G2360/14—Detecting light within display terminals, e.g. using a single or a plurality of photosensors
- G09G2360/145—Detecting light within display terminals, e.g. using a single or a plurality of photosensors the light originating from the display screen
- G09G2360/147—Detecting light within display terminals, e.g. using a single or a plurality of photosensors the light originating from the display screen the originated light output being determined for each pixel
- G09G2360/148—Detecting light within display terminals, e.g. using a single or a plurality of photosensors the light originating from the display screen the originated light output being determined for each pixel the light being detected by light detection means within each pixel
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Computing Systems (AREA)
- Mathematical Physics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Theoretical Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Logic Circuits (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Electronic Switches (AREA)
- Semiconductor Integrated Circuits (AREA)
- Control Of El Displays (AREA)
- Liquid Crystal Display Device Control (AREA)
- Thin Film Transistor (AREA)
Description
本発明は、入力ノードと出力ノードを有し、入力ノードに信号が入力されると、出力ノー
ドから信号を出力する半導体装置に関する。また、複数のトランジスタを含む半導体装置
に関する。
ドから信号を出力する半導体装置に関する。また、複数のトランジスタを含む半導体装置
に関する。
近年、あらゆる電子機器に半導体装置が利用されるようになり、半導体装置の開発が活発
に進められている。半導体装置の一つに、ソースドライバ１０１、ゲートドライバ１０６
及び画素１１０を有するものがある（図２０（Ａ）参照、例えば、特許文献１参照）。
に進められている。半導体装置の一つに、ソースドライバ１０１、ゲートドライバ１０６
及び画素１１０を有するものがある（図２０（Ａ）参照、例えば、特許文献１参照）。
ソースドライバ１０１が含む信号出力回路１０は、高電位電源（ＶＤＤ１）と低電位電源
（ＶＳＳ１）から電位が供給されている。また、ソースドライバ１０１が含む信号出力回
路１０は、入力ノードと出力ノードを有し、入力ノードに信号が入力されると、出力ノー
ドからＶＤＤ１又はＶＳＳ１と同電位の信号を出力する。信号出力回路１０から出力され
た信号は、ソース線１１５とＮ型トランジスタ１１２を介して、Ｐ型トランジスタ１１３
に入力され、当該Ｐ型トランジスタ１１３はオン又はオフになる。
（ＶＳＳ１）から電位が供給されている。また、ソースドライバ１０１が含む信号出力回
路１０は、入力ノードと出力ノードを有し、入力ノードに信号が入力されると、出力ノー
ドからＶＤＤ１又はＶＳＳ１と同電位の信号を出力する。信号出力回路１０から出力され
た信号は、ソース線１１５とＮ型トランジスタ１１２を介して、Ｐ型トランジスタ１１３
に入力され、当該Ｐ型トランジスタ１１３はオン又はオフになる。
ゲートドライバ１０６が含む信号出力回路１０は、高電位電源（ＶＤＤ２）と低電位電源
（ＶＳＳ２）から電位が供給されている。また、ゲートドライバ１０６が含む信号出力回
路１０は、入力ノードと出力ノードを有し、入力ノードに信号が入力されると、出力ノー
ドからＶＤＤ２又はＶＳＳ２と同電位の信号を出力する。信号出力回路１０から出力され
た信号は、ゲート線１１６を介して、Ｎ型トランジスタ１１２に入力され、当該Ｎ型トラ
ンジスタ１１２はオン又はオフになる。
（ＶＳＳ２）から電位が供給されている。また、ゲートドライバ１０６が含む信号出力回
路１０は、入力ノードと出力ノードを有し、入力ノードに信号が入力されると、出力ノー
ドからＶＤＤ２又はＶＳＳ２と同電位の信号を出力する。信号出力回路１０から出力され
た信号は、ゲート線１１６を介して、Ｎ型トランジスタ１１２に入力され、当該Ｎ型トラ
ンジスタ１１２はオン又はオフになる。
ソースドライバ１０１が含む信号出力回路１０の出力ノードに接続するソース線１１５の
電位は、ＶＤＤ１又はＶＳＳ１の電位に交互に変わる（図２０（Ｂ）参照）。また、ゲー
トドライバ１０６が含む信号出力回路１０の出力ノードに接続するゲート線１１６の電位
は、ＶＤＤ２又はＶＳＳ２の電位に交互に変わる。
電位は、ＶＤＤ１又はＶＳＳ１の電位に交互に変わる（図２０（Ｂ）参照）。また、ゲー
トドライバ１０６が含む信号出力回路１０の出力ノードに接続するゲート線１１６の電位
は、ＶＤＤ２又はＶＳＳ２の電位に交互に変わる。
一般的に、高電位電源と低電位電源の電位差は大きく、例えば、ＶＤＤ１は１０Ｖ、ＶＳ
Ｓ１は０Ｖであり、その電位差は１０Ｖである。また、ＶＤＤ２は１２Ｖ、ＶＳＳ２は−
２Ｖであり、その電位差は１４Ｖである。ＶＤＤ１とＶＳＳ１の電位差、ＶＤＤ２とＶＳ
Ｓ２の電位差が大きいと、その分、ソース線とゲート線の充放電に伴う消費電力は増加し
てしまう。
Ｓ１は０Ｖであり、その電位差は１０Ｖである。また、ＶＤＤ２は１２Ｖ、ＶＳＳ２は−
２Ｖであり、その電位差は１４Ｖである。ＶＤＤ１とＶＳＳ１の電位差、ＶＤＤ２とＶＳ
Ｓ２の電位差が大きいと、その分、ソース線とゲート線の充放電に伴う消費電力は増加し
てしまう。
また、階調を表現するために時間階調法を用いた場合、１フレーム期間を複数のサブフレ
ーム期間に分割し、各サブフレーム期間において、ソース線とゲート線を充放電する。つ
まり、時間階調法を用いると、ソース線とゲート線を充放電する回数が増加し、消費電力
はさらに増加してしまう。
ーム期間に分割し、各サブフレーム期間において、ソース線とゲート線を充放電する。つ
まり、時間階調法を用いると、ソース線とゲート線を充放電する回数が増加し、消費電力
はさらに増加してしまう。
そこで、本発明は、ソース線とゲート線の充放電に伴う消費電力を低減することができる
半導体装置を提供することを課題とする。
半導体装置を提供することを課題とする。
また、本発明は、出力ノードから出力される２つの信号の電位差を、高電位電源と低電位
電源の電位差よりも小さくすることにより、消費電力を低減することができる半導体装置
を提供することを課題とする。
電源の電位差よりも小さくすることにより、消費電力を低減することができる半導体装置
を提供することを課題とする。
本発明の半導体装置は、高電位電源と低電位電源から電位が供給されている。また、本発
明の半導体装置は、入力ノードと出力ノードを有し、入力ノードに信号が入力されると、
出力ノードから第１の電位の信号（第１の信号の電位ともいう）と第２の電位の信号（第
２の信号の信号の電位ともいう）を出力する。本発明は、第１の電位の信号と第２の電位
の信号の電位差を、高電位電源と低電位電源の電位差よりも小さくすることにより、消費
電力を低減することを特徴とする。
明の半導体装置は、入力ノードと出力ノードを有し、入力ノードに信号が入力されると、
出力ノードから第１の電位の信号（第１の信号の電位ともいう）と第２の電位の信号（第
２の信号の信号の電位ともいう）を出力する。本発明は、第１の電位の信号と第２の電位
の信号の電位差を、高電位電源と低電位電源の電位差よりも小さくすることにより、消費
電力を低減することを特徴とする。
本発明の半導体装置は、直列に接続された第１のトランジスタ、第２のトランジスタ及び
第３のトランジスタと、電位生成回路を有する。第１のトランジスタのソース電極及びド
レイン電極の一方は、高電位電源に接続され、第３のトランジスタのゲート電極は、電位
生成回路に接続され、第３のトランジスタのソース電極及びドレイン電極の一方は、第２
のトランジスタのソース電極及びドレイン電極の一方に接続され、第３のトランジスタの
ソース電極及びドレイン電極の他方は、低電位電源に接続されている。そして、第１のト
ランジスタのゲート電極と第２のトランジスタのゲート電極に信号（第１の信号）が入力
されると、第１のトランジスタのソース電極及びドレイン電極の他方と第２のトランジス
タのソース電極及びドレイン電極の他方から信号（第２の信号）を出力する。
第３のトランジスタと、電位生成回路を有する。第１のトランジスタのソース電極及びド
レイン電極の一方は、高電位電源に接続され、第３のトランジスタのゲート電極は、電位
生成回路に接続され、第３のトランジスタのソース電極及びドレイン電極の一方は、第２
のトランジスタのソース電極及びドレイン電極の一方に接続され、第３のトランジスタの
ソース電極及びドレイン電極の他方は、低電位電源に接続されている。そして、第１のト
ランジスタのゲート電極と第２のトランジスタのゲート電極に信号（第１の信号）が入力
されると、第１のトランジスタのソース電極及びドレイン電極の他方と第２のトランジス
タのソース電極及びドレイン電極の他方から信号（第２の信号）を出力する。
上記構成において、第１のトランジスタはＰ型トランジスタであり、第２のトランジスタ
はＮ型トランジスタであり、第３のトランジスタはＰ型トランジスタである。
はＮ型トランジスタであり、第３のトランジスタはＰ型トランジスタである。
本発明の半導体装置は、直列に接続された第１のトランジスタ、第２のトランジスタ及び
第３のトランジスタと、電位生成回路を有する。第２のトランジスタのソース電極及びド
レイン電極の一方は、低電位電源に接続され、第３のトランジスタのゲート電極は、電位
生成回路に接続され、第３のトランジスタのソース電極及びドレイン電極の一方は、第１
のトランジスタのソース電極及びドレイン電極の一方に接続され、第３のトランジスタの
ソース電極及びドレイン電極の他方は、高電位電源に接続されている。第１のトランジス
タのゲート電極と第２のトランジスタのゲート電極に信号（第１の信号）が入力されると
、第１のトランジスタのソース電極及びドレイン電極の他方と第２のトランジスタのソー
ス電極及びドレイン電極の他方から信号（第２の信号）を出力する。
第３のトランジスタと、電位生成回路を有する。第２のトランジスタのソース電極及びド
レイン電極の一方は、低電位電源に接続され、第３のトランジスタのゲート電極は、電位
生成回路に接続され、第３のトランジスタのソース電極及びドレイン電極の一方は、第１
のトランジスタのソース電極及びドレイン電極の一方に接続され、第３のトランジスタの
ソース電極及びドレイン電極の他方は、高電位電源に接続されている。第１のトランジス
タのゲート電極と第２のトランジスタのゲート電極に信号（第１の信号）が入力されると
、第１のトランジスタのソース電極及びドレイン電極の他方と第２のトランジスタのソー
ス電極及びドレイン電極の他方から信号（第２の信号）を出力する。
上記構成において、第１のトランジスタはＰ型トランジスタであり、第２のトランジスタ
はＮ型トランジスタであり、第３のトランジスタはＮ型トランジスタである。
はＮ型トランジスタであり、第３のトランジスタはＮ型トランジスタである。
本発明の半導体装置は、直列に接続された第１のトランジスタ、第２のトランジスタ、第
３のトランジスタ及び第４のトランジスタと、電位生成回路を有する。第３のトランジス
タのゲート電極と第４のトランジスタのゲート電極は、電位生成回路に接続され、第３の
トランジスタのソース電極及びドレイン電極の一方は、第２のトランジスタのソース電極
及びドレイン電極の一方に接続され、第３のトランジスタのソース電極及びドレイン電極
の他方は、低電位電源に接続されている。第４のトランジスタのソース電極及びドレイン
電極の一方は、第１のトランジスタのソース電極及びドレイン電極の一方に接続され、第
４のトランジスタのソース電極及びドレイン電極の他方は、高電位電源に接続されている
。第１のトランジスタのゲート電極と第２のトランジスタのゲート電極に信号（第１の信
号）が入力されると、第１のトランジスタのソース電極及びドレイン電極の他方と第２の
トランジスタのソース電極及びドレイン電極の他方から信号（第２の信号）を出力する。
３のトランジスタ及び第４のトランジスタと、電位生成回路を有する。第３のトランジス
タのゲート電極と第４のトランジスタのゲート電極は、電位生成回路に接続され、第３の
トランジスタのソース電極及びドレイン電極の一方は、第２のトランジスタのソース電極
及びドレイン電極の一方に接続され、第３のトランジスタのソース電極及びドレイン電極
の他方は、低電位電源に接続されている。第４のトランジスタのソース電極及びドレイン
電極の一方は、第１のトランジスタのソース電極及びドレイン電極の一方に接続され、第
４のトランジスタのソース電極及びドレイン電極の他方は、高電位電源に接続されている
。第１のトランジスタのゲート電極と第２のトランジスタのゲート電極に信号（第１の信
号）が入力されると、第１のトランジスタのソース電極及びドレイン電極の他方と第２の
トランジスタのソース電極及びドレイン電極の他方から信号（第２の信号）を出力する。
上記構成において、第１のトランジスタはＰ型トランジスタであり、第２のトランジスタ
はＮ型トランジスタであり、第３のトランジスタはＰ型トランジスタであり、第４のトラ
ンジスタはＮ型トランジスタである。
はＮ型トランジスタであり、第３のトランジスタはＰ型トランジスタであり、第４のトラ
ンジスタはＮ型トランジスタである。
本発明の半導体装置は、直列に接続された第１のトランジスタ及び第２のトランジスタと
、直列に接続された第３のトランジスタ及び第４のトランジスタと、電位生成回路を有す
る。第１のトランジスタのソース電極及びドレイン電極の一方は、高電位電源に接続され
、第２のトランジスタのソース電極及びドレイン電極の一方は、低電位電源に接続され、
第２のトランジスタのゲート電極は、第３のトランジスタのソース電極及びドレイン電極
の一方と第４のトランジスタのソース電極及びドレイン電極の一方に接続されている。第
３のトランジスタのソース電極及びドレイン電極の他方は、高電位電源に接続され、第４
のトランジスタのソース電極及びドレイン電極の他方は、電位生成回路に接続されている
。第１のトランジスタのゲート電極と第３のトランジスタのゲート電極と第４のトランジ
スタのゲート電極に信号（第１の信号）が入力されると、第１のトランジスタのソース電
極及びドレイン電極の他方と第２のトランジスタのソース電極及びドレイン電極の他方か
ら信号（第２の信号）を出力する。
、直列に接続された第３のトランジスタ及び第４のトランジスタと、電位生成回路を有す
る。第１のトランジスタのソース電極及びドレイン電極の一方は、高電位電源に接続され
、第２のトランジスタのソース電極及びドレイン電極の一方は、低電位電源に接続され、
第２のトランジスタのゲート電極は、第３のトランジスタのソース電極及びドレイン電極
の一方と第４のトランジスタのソース電極及びドレイン電極の一方に接続されている。第
３のトランジスタのソース電極及びドレイン電極の他方は、高電位電源に接続され、第４
のトランジスタのソース電極及びドレイン電極の他方は、電位生成回路に接続されている
。第１のトランジスタのゲート電極と第３のトランジスタのゲート電極と第４のトランジ
スタのゲート電極に信号（第１の信号）が入力されると、第１のトランジスタのソース電
極及びドレイン電極の他方と第２のトランジスタのソース電極及びドレイン電極の他方か
ら信号（第２の信号）を出力する。
上記構成において、第１のトランジスタはＰ型トランジスタであり、第２のトランジスタ
はＰ型トランジスタであり、第３のトランジスタはＰ型トランジスタであり、第４のトラ
ンジスタはＮ型トランジスタである。
はＰ型トランジスタであり、第３のトランジスタはＰ型トランジスタであり、第４のトラ
ンジスタはＮ型トランジスタである。
本発明の半導体装置は、直列に接続された第１のトランジスタ及び第２のトランジスタと
、直列に接続された第３のトランジスタ及び第４のトランジスタと、電位生成回路を有す
る。第１のトランジスタのソース電極及びドレイン電極の一方は、高電位電源に接続され
、第２のトランジスタのソース電極及びドレイン電極の一方は、低電位電源に接続され、
第１のトランジスタのゲート電極は、第３のトランジスタのソース電極及びドレイン電極
の一方と第４のトランジスタのソース電極及びドレイン電極の一方に接続されている。第
３のトランジスタのソース電極及びドレイン電極の他方は、低電位電源に接続され、第４
のトランジスタのソース電極及びドレイン電極の他方は、電位生成回路に接続されている
。第１のトランジスタのゲート電極と第３のトランジスタのゲート電極と第４のトランジ
スタのゲート電極に信号（第１の信号）が入力されると、第１のトランジスタのソース電
極及びドレイン電極の他方と第２のトランジスタのソース電極及びドレイン電極の他方か
ら信号（第２の信号）を出力する。
、直列に接続された第３のトランジスタ及び第４のトランジスタと、電位生成回路を有す
る。第１のトランジスタのソース電極及びドレイン電極の一方は、高電位電源に接続され
、第２のトランジスタのソース電極及びドレイン電極の一方は、低電位電源に接続され、
第１のトランジスタのゲート電極は、第３のトランジスタのソース電極及びドレイン電極
の一方と第４のトランジスタのソース電極及びドレイン電極の一方に接続されている。第
３のトランジスタのソース電極及びドレイン電極の他方は、低電位電源に接続され、第４
のトランジスタのソース電極及びドレイン電極の他方は、電位生成回路に接続されている
。第１のトランジスタのゲート電極と第３のトランジスタのゲート電極と第４のトランジ
スタのゲート電極に信号（第１の信号）が入力されると、第１のトランジスタのソース電
極及びドレイン電極の他方と第２のトランジスタのソース電極及びドレイン電極の他方か
ら信号（第２の信号）を出力する。
上記構成において、第１のトランジスタはＮ型トランジスタであり、第２のトランジスタ
はＮ型トランジスタであり、第３のトランジスタはＮ型トランジスタであり、第４のトラ
ンジスタはＰ型トランジスタである。
はＮ型トランジスタであり、第３のトランジスタはＮ型トランジスタであり、第４のトラ
ンジスタはＰ型トランジスタである。
本発明の半導体装置は、直列に接続された第１のトランジスタ及び第２のトランジスタと
、直列に接続された第３のトランジスタ及び第４のトランジスタと、直列に接続された第
５のトランジスタ及び第６のトランジスタと、電位生成回路を有する。第１のトランジス
タのソース電極及びドレイン電極の一方は、高電位電源に接続され、第２のトランジスタ
のソース電極及びドレイン電極の一方は、低電位電源に接続されている。第２のトランジ
スタのゲート電極は、第３のトランジスタのソース電極及びドレイン電極の一方と第４の
トランジスタのソース電極及びドレイン電極の一方に接続され、第３のトランジスタのソ
ース電極及びドレイン電極の他方は、高電位電源に接続され、第４のトランジスタのソー
ス電極及びドレイン電極の他方は、電位生成回路に接続されている。第１のトランジスタ
のゲート電極は、第５のトランジスタのソース電極及びドレイン電極の一方と第６のトラ
ンジスタのソース電極及びドレイン電極の一方に接続され、第５のトランジスタのソース
電極及びドレイン電極の他方は、低電位電源に接続され、第６のトランジスタのソース電
極及びドレイン電極の他方は、電位生成回路に接続されている。第３のトランジスタ乃至
第６のトランジスタのゲート電極に信号（第１の信号）が入力されると、第１のトランジ
スタのソース電極及びドレイン電極の他方と第２のトランジスタのソース電極及びドレイ
ン電極の他方から信号（第２の信号）を出力する。
、直列に接続された第３のトランジスタ及び第４のトランジスタと、直列に接続された第
５のトランジスタ及び第６のトランジスタと、電位生成回路を有する。第１のトランジス
タのソース電極及びドレイン電極の一方は、高電位電源に接続され、第２のトランジスタ
のソース電極及びドレイン電極の一方は、低電位電源に接続されている。第２のトランジ
スタのゲート電極は、第３のトランジスタのソース電極及びドレイン電極の一方と第４の
トランジスタのソース電極及びドレイン電極の一方に接続され、第３のトランジスタのソ
ース電極及びドレイン電極の他方は、高電位電源に接続され、第４のトランジスタのソー
ス電極及びドレイン電極の他方は、電位生成回路に接続されている。第１のトランジスタ
のゲート電極は、第５のトランジスタのソース電極及びドレイン電極の一方と第６のトラ
ンジスタのソース電極及びドレイン電極の一方に接続され、第５のトランジスタのソース
電極及びドレイン電極の他方は、低電位電源に接続され、第６のトランジスタのソース電
極及びドレイン電極の他方は、電位生成回路に接続されている。第３のトランジスタ乃至
第６のトランジスタのゲート電極に信号（第１の信号）が入力されると、第１のトランジ
スタのソース電極及びドレイン電極の他方と第２のトランジスタのソース電極及びドレイ
ン電極の他方から信号（第２の信号）を出力する。
上記構成において、第１のトランジスタはＮ型トランジスタであり、第２のトランジスタ
はＰ型トランジスタであり、第３のトランジスタはＰ型トランジスタであり、第４のトラ
ンジスタはＮ型トランジスタであり、第５のトランジスタはＮ型トランジスタであり、第
６のトランジスタはＰ型トランジスタである。
はＰ型トランジスタであり、第３のトランジスタはＰ型トランジスタであり、第４のトラ
ンジスタはＮ型トランジスタであり、第５のトランジスタはＮ型トランジスタであり、第
６のトランジスタはＰ型トランジスタである。
本発明の半導体装置は、直列に接続された第１のトランジスタ及び第２のトランジスタと
、１つ又は複数の減算用トランジスタ（第３のトランジスタともいう）を含む減算回路（
回路ともいう）を有する。第１のトランジスタのソース電極及びドレイン電極の一方は、
高電位電源に接続され、減算回路は、第２のトランジスタのソース電極及びドレイン電極
の一方と低電位電源の間に設けられ、減算用トランジスタのゲート電極は、減算用トラン
ジスタのドレイン電極に接続されている。第１のトランジスタのゲート電極と第２のトラ
ンジスタのゲート電極に信号（第１の信号）が入力されると、第１のトランジスタのソー
ス電極及びドレイン電極の一方と第２のトランジスタのソース電極及びドレイン電極の他
方から信号（第２の信号）を出力する。
、１つ又は複数の減算用トランジスタ（第３のトランジスタともいう）を含む減算回路（
回路ともいう）を有する。第１のトランジスタのソース電極及びドレイン電極の一方は、
高電位電源に接続され、減算回路は、第２のトランジスタのソース電極及びドレイン電極
の一方と低電位電源の間に設けられ、減算用トランジスタのゲート電極は、減算用トラン
ジスタのドレイン電極に接続されている。第１のトランジスタのゲート電極と第２のトラ
ンジスタのゲート電極に信号（第１の信号）が入力されると、第１のトランジスタのソー
ス電極及びドレイン電極の一方と第２のトランジスタのソース電極及びドレイン電極の他
方から信号（第２の信号）を出力する。
上記構成において、第１のトランジスタはＰ型トランジスタであり、第２のトランジスタ
はＮ型トランジスタであり、減算用トランジスタはＮ型トランジスタである。
はＮ型トランジスタであり、減算用トランジスタはＮ型トランジスタである。
また、上記構成において、減算回路が含む複数の減算用トランジスタは直列に接続されて
いる。そして、減算回路の一方の端子は第２のトランジスタのソース電極及びドレイン電
極の一方に接続され、減算回路の他方の端子は低電位電源の電位に保たれている。
いる。そして、減算回路の一方の端子は第２のトランジスタのソース電極及びドレイン電
極の一方に接続され、減算回路の他方の端子は低電位電源の電位に保たれている。
本発明の半導体装置は、直列に接続された第１のトランジスタ及び第２のトランジスタと
、１つ又は複数の減算用トランジスタ（第３のトランジスタともいう）を含む減算回路（
回路ともいう）を有する。第２のトランジスタのソース電極及びドレイン電極の一方は、
低電位電源に接続され、減算回路は、第１のトランジスタのソース電極及びドレイン電極
の一方と高電位電源の間に設けられ、減算用トランジスタのゲート電極は、減算用トラン
ジスタのドレイン電極に接続されている。第１のトランジスタのゲート電極と第２のトラ
ンジスタのゲート電極に信号（第１の信号）が入力されると、第１のトランジスタのソー
ス電極及びドレイン電極の他方と第２のトランジスタのソース電極及びドレイン電極の他
方から信号（第２の信号）を出力する。
、１つ又は複数の減算用トランジスタ（第３のトランジスタともいう）を含む減算回路（
回路ともいう）を有する。第２のトランジスタのソース電極及びドレイン電極の一方は、
低電位電源に接続され、減算回路は、第１のトランジスタのソース電極及びドレイン電極
の一方と高電位電源の間に設けられ、減算用トランジスタのゲート電極は、減算用トラン
ジスタのドレイン電極に接続されている。第１のトランジスタのゲート電極と第２のトラ
ンジスタのゲート電極に信号（第１の信号）が入力されると、第１のトランジスタのソー
ス電極及びドレイン電極の他方と第２のトランジスタのソース電極及びドレイン電極の他
方から信号（第２の信号）を出力する。
上記構成において、第１のトランジスタはＰ型トランジスタであり、第２のトランジスタ
はＮ型トランジスタであり、減算用トランジスタはＰ型トランジスタである。
はＮ型トランジスタであり、減算用トランジスタはＰ型トランジスタである。
また、上記構成において、減算回路の一方の端子は第１のトランジスタのソース電極及び
ドレイン電極の一方に接続され、減算回路の他方の端子は高電位電源の電位に保たれてい
る。
ドレイン電極の一方に接続され、減算回路の他方の端子は高電位電源の電位に保たれてい
る。
本発明の半導体装置は、直列に接続された第１のトランジスタ及び第２のトランジスタと
、１つ又は複数の第１の減算用トランジスタ（第３のトランジスタともいう）を含む第１
の減算回路（第１の回路ともいう）と、１つ又は複数の第２の減算用トランジスタ（第４
のトランジスタともいう）を含む第２の減算回路（第２の回路ともいう）を有する。第１
の減算回路は、第２のトランジスタのソース電極及びドレイン電極の一方と低電位電源の
間に設けられている。第２の減算回路は、第１のトランジスタのソース電極及びドレイン
電極の一方と高電位電源の間に設けられている。減算用トランジスタのゲート電極は、減
算用トランジスタのドレイン電極に接続されている。第１のトランジスタのゲート電極と
第２のトランジスタのゲート電極に信号（第１の信号）が入力されると、第１のトランジ
スタのソース電極及びドレイン電極の他方と第２のトランジスタのソース電極及びドレイ
ン電極の他方から信号（第２の信号）を出力する。
、１つ又は複数の第１の減算用トランジスタ（第３のトランジスタともいう）を含む第１
の減算回路（第１の回路ともいう）と、１つ又は複数の第２の減算用トランジスタ（第４
のトランジスタともいう）を含む第２の減算回路（第２の回路ともいう）を有する。第１
の減算回路は、第２のトランジスタのソース電極及びドレイン電極の一方と低電位電源の
間に設けられている。第２の減算回路は、第１のトランジスタのソース電極及びドレイン
電極の一方と高電位電源の間に設けられている。減算用トランジスタのゲート電極は、減
算用トランジスタのドレイン電極に接続されている。第１のトランジスタのゲート電極と
第２のトランジスタのゲート電極に信号（第１の信号）が入力されると、第１のトランジ
スタのソース電極及びドレイン電極の他方と第２のトランジスタのソース電極及びドレイ
ン電極の他方から信号（第２の信号）を出力する。
上記構成において、第１のトランジスタはＰ型トランジスタであり、第２のトランジスタ
はＮ型トランジスタであり、第１の減算用トランジスタはＮ型トランジスタであり、第２
の減算用トランジスタはＰ型トランジスタである。
はＮ型トランジスタであり、第１の減算用トランジスタはＮ型トランジスタであり、第２
の減算用トランジスタはＰ型トランジスタである。
また、上記構成において、第１の減算回路の一方の端子は第１のトランジスタのソース電
極及びドレイン電極の一方に接続され、第１の減算回路の他方の端子は低電位電源の電位
に保たれている。また、第２の減算回路の一方の端子は第２のトランジスタのソース電極
及びドレイン電極の一方に接続され、第２の減算回路の他方の端子は高電位電源の電位に
保たれている。
極及びドレイン電極の一方に接続され、第１の減算回路の他方の端子は低電位電源の電位
に保たれている。また、第２の減算回路の一方の端子は第２のトランジスタのソース電極
及びドレイン電極の一方に接続され、第２の減算回路の他方の端子は高電位電源の電位に
保たれている。
また、上記の減算回路を含む全ての構成において、減算回路が１つの減算用トランジスタ
を含む場合、減算回路の一方の端子とは、減算用トランジスタのソース電極及びドレイン
電極の一方に相当する。また、減算回路の他方の端子とは、減算用トランジスタのソース
電極及びドレイン電極の他方に相当する。また、減算回路が直列に接続された複数の減算
用トランジスタを含む場合、減算回路の一方の端子とは、直列に接続された複数の減算用
トランジスタのうち、一端に配置された減算用トランジスタのソース電極及びドレイン電
極の一方に相当する。また、減算回路の他方の端子とは、直列に接続された複数の減算用
トランジスタのうち、他端に配置された減算用トランジスタのソース電極及びドレイン電
極の一方に相当する。
を含む場合、減算回路の一方の端子とは、減算用トランジスタのソース電極及びドレイン
電極の一方に相当する。また、減算回路の他方の端子とは、減算用トランジスタのソース
電極及びドレイン電極の他方に相当する。また、減算回路が直列に接続された複数の減算
用トランジスタを含む場合、減算回路の一方の端子とは、直列に接続された複数の減算用
トランジスタのうち、一端に配置された減算用トランジスタのソース電極及びドレイン電
極の一方に相当する。また、減算回路の他方の端子とは、直列に接続された複数の減算用
トランジスタのうち、他端に配置された減算用トランジスタのソース電極及びドレイン電
極の一方に相当する。
また本発明の半導体装置が含む電位生成回路は、第１のスイッチ、第２のスイッチ、第１
の容量素子、第２の容量素子及びバッファアンプを有する。第１のスイッチの一方のノー
ドは、電位生成用の高電位電源に接続され、第１のスイッチの他方のノードは、第２のス
イッチの一方のノードと第１の容量素子の一方のノードに接続され、第２のスイッチの他
方のノードは、第２の容量素子の一方のノードとバッファアンプの入力端子に接続され、
第２の容量素子の他方の端子は、低電位電源に接続されている。第１の容量素子の他方の
ノードに減算用信号（第３の信号）が入力されると、バッファアンプの出力ノードから、
第４の信号を出力する。第４の信号の電位は、電位生成用の高電位電源の電位から減算用
信号の電位を減算した電位である。
の容量素子、第２の容量素子及びバッファアンプを有する。第１のスイッチの一方のノー
ドは、電位生成用の高電位電源に接続され、第１のスイッチの他方のノードは、第２のス
イッチの一方のノードと第１の容量素子の一方のノードに接続され、第２のスイッチの他
方のノードは、第２の容量素子の一方のノードとバッファアンプの入力端子に接続され、
第２の容量素子の他方の端子は、低電位電源に接続されている。第１の容量素子の他方の
ノードに減算用信号（第３の信号）が入力されると、バッファアンプの出力ノードから、
第４の信号を出力する。第４の信号の電位は、電位生成用の高電位電源の電位から減算用
信号の電位を減算した電位である。
上記構成において、電位生成用の高電位電源に接続された第１のスイッチの一方のノード
は、電位生成用の高電位電源の電位（第４の電位ともいう）に保たれている。
は、電位生成用の高電位電源の電位（第４の電位ともいう）に保たれている。
また本発明の半導体装置が含む電位生成回路は、電位生成回路は、直列に接続された複数
の抵抗素子を有し、複数の抵抗素子の一端は、高電位電源に接続され、複数の抵抗素子の
他端は、低電位電源に接続され、複数の抵抗素子から選択された２つの抵抗素子の接続点
から、電位を出力する。
の抵抗素子を有し、複数の抵抗素子の一端は、高電位電源に接続され、複数の抵抗素子の
他端は、低電位電源に接続され、複数の抵抗素子から選択された２つの抵抗素子の接続点
から、電位を出力する。
上記構成を有する本発明の半導体装置において、高電位電源に接続されているノード、低
電位電源に接続されているノードは、一定の電位に保たれている。
電位電源に接続されているノードは、一定の電位に保たれている。
つまり、高電位電源（第１の電源ともいう）に接続されているノードは、高電位電源の電
位（第１の電位ともいう）に保たれている。また、低電位電源（第２の電源ともいう）に
接続されているノードは、低電位電源の電位（第２の電位ともいう）に保たれている。
位（第１の電位ともいう）に保たれている。また、低電位電源（第２の電源ともいう）に
接続されているノードは、低電位電源の電位（第２の電位ともいう）に保たれている。
また、本発明の半導体装置が含む電位生成回路は、高電位電源の電位と低電位電源の電位
とは異なる電位（第３の電位ともいう）を生成する。
とは異なる電位（第３の電位ともいう）を生成する。
また本発明の電子機器は、上記のいずれかの構成の本発明の半導体装置を用いたものであ
る。
る。
上記構成を有する本発明により、出力ノードから出力される２つの信号の電位差を、高電
位電源と低電位電源の電位差よりも小さくすることができる。その結果、消費電力を低減
することができる。
位電源と低電位電源の電位差よりも小さくすることができる。その結果、消費電力を低減
することができる。
本発明の実施の形態について、図面を用いて詳細に説明する。但し、本発明は以下の説明
に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々
に変更し得ることは当業者であれば容易に理解される。従って、本発明は以下に示す実施
の形態の記載内容に限定して解釈されるものではない。なお、図面と以下に説明する本発
明の構成において、同じものを指す符号は異なる図面間で共通して用いる。また、以下の
説明において、高電位電源はＶＤＤ、低電位電源はＶＳＳと表記することがある。また、
入力ノードは図面ではＩＮと表記し、出力ノードは図面ではＯＵＴと表記する。
（実施の形態１）
に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々
に変更し得ることは当業者であれば容易に理解される。従って、本発明は以下に示す実施
の形態の記載内容に限定して解釈されるものではない。なお、図面と以下に説明する本発
明の構成において、同じものを指す符号は異なる図面間で共通して用いる。また、以下の
説明において、高電位電源はＶＤＤ、低電位電源はＶＳＳと表記することがある。また、
入力ノードは図面ではＩＮと表記し、出力ノードは図面ではＯＵＴと表記する。
（実施の形態１）
本発明の半導体装置である信号出力回路１０の構成について、図面を参照して説明する。
信号出力回路１０は、入力ノード（入力端子ともよぶ）に信号が入力されると、出力ノー
ド（出力端子ともよぶ）から信号を出力する。
信号出力回路１０は、入力ノード（入力端子ともよぶ）に信号が入力されると、出力ノー
ド（出力端子ともよぶ）から信号を出力する。
本発明の信号出力回路１０は、直列に接続されたトランジスタ１１、トランジスタ１２及
びトランジスタ１３と、電位生成回路１４ａ（回路ともいう）を有する（図１（Ａ）参照
）。トランジスタ１１はＰ型トランジスタであり、トランジスタ１２はＮ型トランジスタ
であり、トランジスタ１３はＰ型トランジスタである。電位生成回路１４ａは、高電位電
源や低電位電源の電位とは異なる電位Ｖａを生成し、生成した電位Ｖａをトランジスタ１
３に出力する。
びトランジスタ１３と、電位生成回路１４ａ（回路ともいう）を有する（図１（Ａ）参照
）。トランジスタ１１はＰ型トランジスタであり、トランジスタ１２はＮ型トランジスタ
であり、トランジスタ１３はＰ型トランジスタである。電位生成回路１４ａは、高電位電
源や低電位電源の電位とは異なる電位Ｖａを生成し、生成した電位Ｖａをトランジスタ１
３に出力する。
トランジスタ１１のソース電極及びドレイン電極の一方は、高電位電源に接続されている
。トランジスタ１３のゲート電極は、電位生成回路１４ａに接続され、トランジスタ１３
のソース電極及びドレイン電極の一方は、トランジスタ１２のソース電極及びドレイン電
極の一方に接続され、トランジスタ１３のソース電極及びドレイン電極の他方は、低電位
電源に接続されている。
。トランジスタ１３のゲート電極は、電位生成回路１４ａに接続され、トランジスタ１３
のソース電極及びドレイン電極の一方は、トランジスタ１２のソース電極及びドレイン電
極の一方に接続され、トランジスタ１３のソース電極及びドレイン電極の他方は、低電位
電源に接続されている。
信号出力回路１０の入力ノードは、トランジスタ１１のゲート電極とトランジスタ１２の
ゲート電極である。信号出力回路１０の出力ノードは、トランジスタ１１のソース電極及
びドレイン電極の一方とトランジスタ１２のソース電極及びドレイン電極の一方である。
ゲート電極である。信号出力回路１０の出力ノードは、トランジスタ１１のソース電極及
びドレイン電極の一方とトランジスタ１２のソース電極及びドレイン電極の一方である。
次に、上記構成を有する信号出力回路１０の動作について説明する。以下の説明では、高
電位電源は１０Ｖ、低電位電源は０Ｖ、Ｖａは４Ｖ、トランジスタ１３のしきい値は−１
Ｖとする。またＨレベルの信号の電位は１０Ｖ、Ｌレベルの信号の電位は０Ｖとする。
電位電源は１０Ｖ、低電位電源は０Ｖ、Ｖａは４Ｖ、トランジスタ１３のしきい値は−１
Ｖとする。またＨレベルの信号の電位は１０Ｖ、Ｌレベルの信号の電位は０Ｖとする。
信号出力回路１０の入力ノードにＨレベルの信号が入力されると、トランジスタ１１はオ
フ、トランジスタ１２はオンになる。また、トランジスタ１３のゲート電極の電位はＶａ
（ここでは４Ｖ）であり、ドレイン電極の電位は０Ｖであり、トランジスタ１３のしきい
値電圧は−１Ｖであるので、トランジスタ１３のソース電極の電位は５Ｖとなる。そうす
ると、信号出力回路１０は、出力ノードから、５Ｖの信号を出力する。
フ、トランジスタ１２はオンになる。また、トランジスタ１３のゲート電極の電位はＶａ
（ここでは４Ｖ）であり、ドレイン電極の電位は０Ｖであり、トランジスタ１３のしきい
値電圧は−１Ｖであるので、トランジスタ１３のソース電極の電位は５Ｖとなる。そうす
ると、信号出力回路１０は、出力ノードから、５Ｖの信号を出力する。
信号出力回路１０の入力ノードにＬレベルの信号が入力されると、トランジスタ１１はオ
ン、トランジスタ１２はオフになり、信号出力回路１０は、出力ノードから、ＶＤＤの電
位と同じ１０Ｖの信号を出力する。
ン、トランジスタ１２はオフになり、信号出力回路１０は、出力ノードから、ＶＤＤの電
位と同じ１０Ｖの信号を出力する。
上記構成を有する信号出力回路１０は、出力ノードから出力される２つの信号の電位差（
上記の例では５Ｖ）を、高電位電源と低電位電源の電位差（上記の例では１０Ｖ）よりも
小さくすることができる。その結果、消費電力を低減することができる。
上記の例では５Ｖ）を、高電位電源と低電位電源の電位差（上記の例では１０Ｖ）よりも
小さくすることができる。その結果、消費電力を低減することができる。
本発明の信号出力回路１０は、直列に接続されたトランジスタ１１、トランジスタ１２及
びトランジスタ１５と、電位生成回路１４ｂ（回路ともいう）を有する（図１（Ｂ）参照
）。トランジスタ１１はＰ型トランジスタであり、トランジスタ１２はＮ型トランジスタ
であり、トランジスタ１５はＮ型トランジスタである。電位生成回路１４ｂは、高電位電
源や低電位電源の電位とは異なる電位Ｖｂを生成し、生成した電位Ｖｂをトランジスタ１
５に出力する。
びトランジスタ１５と、電位生成回路１４ｂ（回路ともいう）を有する（図１（Ｂ）参照
）。トランジスタ１１はＰ型トランジスタであり、トランジスタ１２はＮ型トランジスタ
であり、トランジスタ１５はＮ型トランジスタである。電位生成回路１４ｂは、高電位電
源や低電位電源の電位とは異なる電位Ｖｂを生成し、生成した電位Ｖｂをトランジスタ１
５に出力する。
トランジスタ１２のソース電極及びドレイン電極の一方は、低電位電源に接続されている
。トランジスタ１５のゲート電極は、電位生成回路１４ｂに接続され、トランジスタ１５
のソース電極及びドレイン電極の一方は、トランジスタ１１のソース電極及びドレイン電
極の一方に接続され、トランジスタ１５のソース電極及びドレイン電極の他方は、高電位
電源に接続されている。
。トランジスタ１５のゲート電極は、電位生成回路１４ｂに接続され、トランジスタ１５
のソース電極及びドレイン電極の一方は、トランジスタ１１のソース電極及びドレイン電
極の一方に接続され、トランジスタ１５のソース電極及びドレイン電極の他方は、高電位
電源に接続されている。
信号出力回路１０の入力ノードは、トランジスタ１１のゲート電極とトランジスタ１２の
ゲート電極である。信号出力回路１０の出力ノードは、トランジスタ１１のソース電極及
びドレイン電極の一方とトランジスタ１２のソース電極及びドレイン電極の一方である。
ゲート電極である。信号出力回路１０の出力ノードは、トランジスタ１１のソース電極及
びドレイン電極の一方とトランジスタ１２のソース電極及びドレイン電極の一方である。
次に、上記構成を有する信号出力回路１０の動作について説明する。以下の説明では、高
電位電源は１６Ｖ、低電位電源は０Ｖ、Ｖｂは１０Ｖ、トランジスタ１５のしきい値は１
Ｖとする。またＨレベルの信号の電位は１６Ｖ、Ｌレベルの信号の電位は０Ｖとする。
電位電源は１６Ｖ、低電位電源は０Ｖ、Ｖｂは１０Ｖ、トランジスタ１５のしきい値は１
Ｖとする。またＨレベルの信号の電位は１６Ｖ、Ｌレベルの信号の電位は０Ｖとする。
信号出力回路１０の入力ノードにＨレベルの信号が入力されると、トランジスタ１１はオ
フ、トランジスタ１２はオンになり、信号出力回路１０の出力ノードから、ＶＳＳの電位
と同じ０Ｖの信号が出力される。
フ、トランジスタ１２はオンになり、信号出力回路１０の出力ノードから、ＶＳＳの電位
と同じ０Ｖの信号が出力される。
信号出力回路１０の入力ノードにＬレベルの信号が入力されると、トランジスタ１１はオ
ン、トランジスタ１２はオフになる。また、トランジスタ１５のゲート電極の電位はＶｂ
（ここでは１０Ｖ）であり、ドレイン電極の電位は１６Ｖであり、トランジスタ１５のし
きい値電圧は１Ｖであるので、トランジスタ１５のソース電極の電位は９Ｖとなる。そう
すると、信号出力回路１０は、出力ノードから、９Ｖの信号を出力する。
ン、トランジスタ１２はオフになる。また、トランジスタ１５のゲート電極の電位はＶｂ
（ここでは１０Ｖ）であり、ドレイン電極の電位は１６Ｖであり、トランジスタ１５のし
きい値電圧は１Ｖであるので、トランジスタ１５のソース電極の電位は９Ｖとなる。そう
すると、信号出力回路１０は、出力ノードから、９Ｖの信号を出力する。
上記構成を有する信号出力回路１０は、出力ノードから出力される２つの信号の電位差（
上記の例では９Ｖ）を、高電位電源と低電位電源の電位差（上記の例では１６Ｖ）よりも
小さくすることができる。その結果、消費電力を低減することができる。
上記の例では９Ｖ）を、高電位電源と低電位電源の電位差（上記の例では１６Ｖ）よりも
小さくすることができる。その結果、消費電力を低減することができる。
本発明の信号出力回路１０は、直列に接続されたトランジスタ１１、トランジスタ１２、
トランジスタ１３及びトランジスタ１５と、電位生成回路１４ａ（第１の回路１４ａとも
いう）、電位生成回路１４ｂ（第２の回路１４ｂともいう）を有する（図２参照）。トラ
ンジスタ１１はＰ型トランジスタであり、トランジスタ１２はＮ型トランジスタであり、
トランジスタ１３はＰ型トランジスタであり、トランジスタ１５はＮ型トランジスタであ
る。電位生成回路１４ａは、低電位電源の電位とは異なる電位Ｖａを生成し、生成した電
位Ｖａをトランジスタ１３に出力する。電位生成回路１４ｂは、高電位電源とは異なる電
位Ｖｂを生成し、生成した電位Ｖｂをトランジスタ１５に出力する。
トランジスタ１３及びトランジスタ１５と、電位生成回路１４ａ（第１の回路１４ａとも
いう）、電位生成回路１４ｂ（第２の回路１４ｂともいう）を有する（図２参照）。トラ
ンジスタ１１はＰ型トランジスタであり、トランジスタ１２はＮ型トランジスタであり、
トランジスタ１３はＰ型トランジスタであり、トランジスタ１５はＮ型トランジスタであ
る。電位生成回路１４ａは、低電位電源の電位とは異なる電位Ｖａを生成し、生成した電
位Ｖａをトランジスタ１３に出力する。電位生成回路１４ｂは、高電位電源とは異なる電
位Ｖｂを生成し、生成した電位Ｖｂをトランジスタ１５に出力する。
上記の図２に示す信号出力回路１０の構成は、上記の図１（Ａ）に示す信号出力回路１０
と図１（Ｂ）に示す信号出力回路１０を組み合わせた構成である。そのため、上記の図２
に示す信号出力回路１０の動作の説明は省略する。
と図１（Ｂ）に示す信号出力回路１０を組み合わせた構成である。そのため、上記の図２
に示す信号出力回路１０の動作の説明は省略する。
次に、複数本（ｘ本、ｘは自然数）の配線（Ｌ１〜Ｌｘ）に対応して、複数の信号出力回
路１０が設けられる場合について説明する（図３参照）。なお、複数本の配線とは、例え
ば、ソース線やゲート線であり、複数の信号出力回路１０はソースドライバやゲートドラ
イバ内に設けられる。また、以下の説明では、図２に示す構成の信号出力回路１０が複数
設けられる場合について説明する。
路１０が設けられる場合について説明する（図３参照）。なお、複数本の配線とは、例え
ば、ソース線やゲート線であり、複数の信号出力回路１０はソースドライバやゲートドラ
イバ内に設けられる。また、以下の説明では、図２に示す構成の信号出力回路１０が複数
設けられる場合について説明する。
複数の信号出力回路１０を設ける場合、複数本の配線（Ｌ１〜Ｌｘ）の各々に対応して設
けるのは、トランジスタ１１、１２を含むインバータ６１のみとするとよい。そして、複
数のインバータ６１において、トランジスタ１３、１５と電位生成回路１４ａ、電位生成
回路１４ｂを共有するとよい。そうすれば、素子の個数を減らすことができる。
けるのは、トランジスタ１１、１２を含むインバータ６１のみとするとよい。そして、複
数のインバータ６１において、トランジスタ１３、１５と電位生成回路１４ａ、電位生成
回路１４ｂを共有するとよい。そうすれば、素子の個数を減らすことができる。
なお、上記の形態では、複数本の配線（Ｌ１〜Ｌｘ）に対応して、トランジスタ１３、１
５と電位生成回路１４ａ、電位生成回路１４ｂを設けているが、本発明はこの形態に制約
されない。複数本の配線（Ｌ１〜Ｌｘ）を複数のグループに分けて、複数のグループ毎に
、トランジスタ１３、１５と電位生成回路１４ａ、電位生成回路１４ｂを設けてもよい。
５と電位生成回路１４ａ、電位生成回路１４ｂを設けているが、本発明はこの形態に制約
されない。複数本の配線（Ｌ１〜Ｌｘ）を複数のグループに分けて、複数のグループ毎に
、トランジスタ１３、１５と電位生成回路１４ａ、電位生成回路１４ｂを設けてもよい。
上記の図１〜３に示す本発明の信号出力回路は、出力ノードから出力される２つの信号の
電位差を、高電位電源と低電位電源の電位差よりも小さくすることができる。その結果、
消費電力を低減することができる。なお、出力ノードから出力される２つの信号の電位差
を、高電位電源と低電位電源の電位差よりも小さくするために、シリーズレギュレータや
チャージポンプ等の出力電流能力の高い電源回路を用いる手法があるが、この手法だと、
電力効率が充分ではなく、消費電力の低減効果が薄れてしまう。しかし、上記の図１〜３
に示す本発明の信号出力回路は、電力損失が小さく、なおかつ消費電力を低減することが
できる。
（実施の形態２）
電位差を、高電位電源と低電位電源の電位差よりも小さくすることができる。その結果、
消費電力を低減することができる。なお、出力ノードから出力される２つの信号の電位差
を、高電位電源と低電位電源の電位差よりも小さくするために、シリーズレギュレータや
チャージポンプ等の出力電流能力の高い電源回路を用いる手法があるが、この手法だと、
電力効率が充分ではなく、消費電力の低減効果が薄れてしまう。しかし、上記の図１〜３
に示す本発明の信号出力回路は、電力損失が小さく、なおかつ消費電力を低減することが
できる。
（実施の形態２）
本発明の半導体装置である信号出力回路１０は、直列に接続されたトランジスタ２１及び
トランジスタ２２と、直列に接続されたトランジスタ２３及びトランジスタ２４と、電位
生成回路１４ａを有する（図４（Ａ）参照）。トランジスタ２１はＰ型トランジスタであ
り、トランジスタ２２はＰ型トランジスタであり、トランジスタ２３はＰ型トランジスタ
であり、トランジスタ２４はＮ型トランジスタである。電位生成回路１４ａは、高電位電
源や低電位電源の電位とは異なる電位Ｖａを生成し、生成した電位Ｖａをトランジスタ２
４に出力する。
トランジスタ２２と、直列に接続されたトランジスタ２３及びトランジスタ２４と、電位
生成回路１４ａを有する（図４（Ａ）参照）。トランジスタ２１はＰ型トランジスタであ
り、トランジスタ２２はＰ型トランジスタであり、トランジスタ２３はＰ型トランジスタ
であり、トランジスタ２４はＮ型トランジスタである。電位生成回路１４ａは、高電位電
源や低電位電源の電位とは異なる電位Ｖａを生成し、生成した電位Ｖａをトランジスタ２
４に出力する。
トランジスタ２１のソース電極及びドレイン電極の一方は、高電位電源に接続されている
。トランジスタ２２のソース電極及びドレイン電極の一方は、低電位電源に接続されてい
る。トランジスタ２２のゲート電極は、トランジスタ２３のソース電極及びドレイン電極
の一方と、トランジスタ２４のソース電極及びドレイン電極の一方に接続されている。ト
ランジスタ２３のソース電極及びドレイン電極の他方は、高電位電源に接続されている。
トランジスタ２４のソース電極及びドレイン電極の他方は、電位生成回路１４ａに接続さ
れている。
。トランジスタ２２のソース電極及びドレイン電極の一方は、低電位電源に接続されてい
る。トランジスタ２２のゲート電極は、トランジスタ２３のソース電極及びドレイン電極
の一方と、トランジスタ２４のソース電極及びドレイン電極の一方に接続されている。ト
ランジスタ２３のソース電極及びドレイン電極の他方は、高電位電源に接続されている。
トランジスタ２４のソース電極及びドレイン電極の他方は、電位生成回路１４ａに接続さ
れている。
信号出力回路１０の入力ノードは、トランジスタ２１のゲート電極とトランジスタ２３の
ゲート電極とトランジスタ２４のゲート電極である。信号出力回路１０の出力ノードは、
トランジスタ２１のソース電極及びドレイン電極の一方とトランジスタ２２のソース電極
及びドレイン電極の一方である。
ゲート電極とトランジスタ２４のゲート電極である。信号出力回路１０の出力ノードは、
トランジスタ２１のソース電極及びドレイン電極の一方とトランジスタ２２のソース電極
及びドレイン電極の一方である。
次に、上記構成を有する信号出力回路１０の動作について説明する。以下の説明では、高
電位電源は１０Ｖ、低電位電源は０Ｖ、Ｖａは４Ｖ、トランジスタ２２のしきい値電圧は
−１Ｖとする。またＨレベルの信号の電位は１０Ｖ、Ｌレベルの信号の電位は０Ｖとする
。
電位電源は１０Ｖ、低電位電源は０Ｖ、Ｖａは４Ｖ、トランジスタ２２のしきい値電圧は
−１Ｖとする。またＨレベルの信号の電位は１０Ｖ、Ｌレベルの信号の電位は０Ｖとする
。
信号出力回路１０の入力ノードにＨレベルの信号が入力されると、トランジスタ２１はオ
フ、トランジスタ２３はオフ、トランジスタ２４はオンになる。また、トランジスタ２４
を介して、電位Ｖａ（ここでは４Ｖ）がトランジスタ２２のゲート電極に与えられる。ト
ランジスタ２２のゲート電極の電位は４Ｖであり、ドレイン電極の電位は０Ｖであり、そ
のしきい値電圧は−１Ｖであるので、トランジスタ２２のソース電極は５Ｖとなる。そう
すると、信号出力回路１０は、出力ノードから、５Ｖの信号を出力する。
フ、トランジスタ２３はオフ、トランジスタ２４はオンになる。また、トランジスタ２４
を介して、電位Ｖａ（ここでは４Ｖ）がトランジスタ２２のゲート電極に与えられる。ト
ランジスタ２２のゲート電極の電位は４Ｖであり、ドレイン電極の電位は０Ｖであり、そ
のしきい値電圧は−１Ｖであるので、トランジスタ２２のソース電極は５Ｖとなる。そう
すると、信号出力回路１０は、出力ノードから、５Ｖの信号を出力する。
信号出力回路１０の入力ノードにＬレベルの信号が入力されると、トランジスタ２１はオ
ン、トランジスタ２３はオン、トランジスタ２４はオフになる。また、トランジスタ２３
を介して、高電位電源の電位がトランジスタ２２のゲート電極に与えられ、トランジスタ
２２はオフになる。従って、信号出力回路１０は、出力ノードから、ＶＤＤの電位と同じ
１０Ｖの信号を出力する。
ン、トランジスタ２３はオン、トランジスタ２４はオフになる。また、トランジスタ２３
を介して、高電位電源の電位がトランジスタ２２のゲート電極に与えられ、トランジスタ
２２はオフになる。従って、信号出力回路１０は、出力ノードから、ＶＤＤの電位と同じ
１０Ｖの信号を出力する。
上記構成を有する信号出力回路１０は、出力ノードから出力される２つの信号の電位差（
上記の例では５Ｖ）を、高電位電源と低電位電源の電位差（上記の例では１０Ｖ）よりも
小さくすることができる。その結果、消費電力を低減することができる。
上記の例では５Ｖ）を、高電位電源と低電位電源の電位差（上記の例では１０Ｖ）よりも
小さくすることができる。その結果、消費電力を低減することができる。
本発明の信号出力回路１０は、直列に接続されたトランジスタ２１及びトランジスタ２２
と、直列に接続されたトランジスタ２５及びトランジスタ２６と、電位生成回路１４ｂを
有する（図４（Ｂ）参照）。トランジスタ２１はＮ型トランジスタであり、トランジスタ
２２はＮ型トランジスタであり、トランジスタ２５はＮ型トランジスタであり、トランジ
スタ２６はＰ型トランジスタである。電位生成回路１４ｂは、高電位電源や低電位電源の
電位とは異なる電位Ｖｂを生成し、生成した電位Ｖｂをトランジスタ２６に出力する。
と、直列に接続されたトランジスタ２５及びトランジスタ２６と、電位生成回路１４ｂを
有する（図４（Ｂ）参照）。トランジスタ２１はＮ型トランジスタであり、トランジスタ
２２はＮ型トランジスタであり、トランジスタ２５はＮ型トランジスタであり、トランジ
スタ２６はＰ型トランジスタである。電位生成回路１４ｂは、高電位電源や低電位電源の
電位とは異なる電位Ｖｂを生成し、生成した電位Ｖｂをトランジスタ２６に出力する。
トランジスタ２１のソース電極及びドレイン電極の一方は、高電位電源に接続されている
。トランジスタ２２のソース電極及びドレイン電極の一方は、低電位電源に接続されてい
る。トランジスタ２１のゲート電極は、トランジスタ２５のソース電極及びドレイン電極
の一方と、トランジスタ２６のソース電極及びドレイン電極の一方に接続されている。ト
ランジスタ２５のソース電極及びドレイン電極の他方は、低電位電源に接続されている。
トランジスタ２６のソース電極及びドレイン電極の他方は、電位生成回路１４ｂに接続さ
れている。
。トランジスタ２２のソース電極及びドレイン電極の一方は、低電位電源に接続されてい
る。トランジスタ２１のゲート電極は、トランジスタ２５のソース電極及びドレイン電極
の一方と、トランジスタ２６のソース電極及びドレイン電極の一方に接続されている。ト
ランジスタ２５のソース電極及びドレイン電極の他方は、低電位電源に接続されている。
トランジスタ２６のソース電極及びドレイン電極の他方は、電位生成回路１４ｂに接続さ
れている。
信号出力回路１０の入力ノードは、トランジスタ２２のゲート電極とトランジスタ２５の
ゲート電極とトランジスタ２６のゲート電極である。信号出力回路１０の出力ノードは、
トランジスタ２１のソース電極及びドレイン電極の他方とトランジスタ２２のソース電極
及びドレイン電極の他方である。
ゲート電極とトランジスタ２６のゲート電極である。信号出力回路１０の出力ノードは、
トランジスタ２１のソース電極及びドレイン電極の他方とトランジスタ２２のソース電極
及びドレイン電極の他方である。
次に、上記構成を有する信号出力回路１０の動作について説明する。以下の説明では、高
電位電源は１６Ｖ、低電位電源は０Ｖ、Ｖｂは１０Ｖ、トランジスタ２１のしきい値電圧
は１Ｖとする。またＨレベルの信号の電位は１６Ｖ、Ｌレベルの信号の電位は０Ｖとする
。
電位電源は１６Ｖ、低電位電源は０Ｖ、Ｖｂは１０Ｖ、トランジスタ２１のしきい値電圧
は１Ｖとする。またＨレベルの信号の電位は１６Ｖ、Ｌレベルの信号の電位は０Ｖとする
。
信号出力回路１０の入力ノードにＨレベルの信号が入力されると、トランジスタ２２はオ
ン、トランジスタ２５はオン、トランジスタ２６はオフになる。また、トランジスタ２５
を介して、低電位電源の電位がトランジスタ２１のゲート電極に与えられ、トランジスタ
２１はオフになる。そうすると、信号出力回路１０は、出力ノードから、ＶＳＳの電位と
同じ０Ｖの信号を出力する。
ン、トランジスタ２５はオン、トランジスタ２６はオフになる。また、トランジスタ２５
を介して、低電位電源の電位がトランジスタ２１のゲート電極に与えられ、トランジスタ
２１はオフになる。そうすると、信号出力回路１０は、出力ノードから、ＶＳＳの電位と
同じ０Ｖの信号を出力する。
信号出力回路１０の入力ノードにＬレベルの信号が入力されると、トランジスタ２２はオ
フ、トランジスタ２５はオフ、トランジスタ２６はオンになる。また、トランジスタ２６
を介して、電位Ｖｂ（ここでは１０Ｖ）がトランジスタ２１のゲート電極に与えられる。
トランジスタ２１のゲート電極の電位は１０Ｖであり、ドレイン電極の電位は１６Ｖであ
り、そのしきい値電圧は１Ｖであるので、トランジスタ２１のソース電極は９Ｖとなる。
従って、信号出力回路１０は、出力ノードから、９Ｖの信号を出力する。
フ、トランジスタ２５はオフ、トランジスタ２６はオンになる。また、トランジスタ２６
を介して、電位Ｖｂ（ここでは１０Ｖ）がトランジスタ２１のゲート電極に与えられる。
トランジスタ２１のゲート電極の電位は１０Ｖであり、ドレイン電極の電位は１６Ｖであ
り、そのしきい値電圧は１Ｖであるので、トランジスタ２１のソース電極は９Ｖとなる。
従って、信号出力回路１０は、出力ノードから、９Ｖの信号を出力する。
上記構成を有する信号出力回路１０は、出力ノードから出力される２つの信号の電位差（
上記の例では９Ｖ）を、高電位電源と低電位電源の電位差（上記の例では１６Ｖ）よりも
小さくすることができる。その結果、消費電力を低減することができる。
上記の例では９Ｖ）を、高電位電源と低電位電源の電位差（上記の例では１６Ｖ）よりも
小さくすることができる。その結果、消費電力を低減することができる。
本発明の信号出力回路１０は、直列に接続されたトランジスタ２１及びトランジスタ２２
と、直列に接続されたトランジスタ２３及びトランジスタ２４と、直列に接続されたトラ
ンジスタ２５及びトランジスタ２６と、電位生成回路１４ａ（第１の回路１４ａともいう
）、電位生成回路１４ｂ（第２の回路１４ｂともいう）を有する（図５参照）。トランジ
スタ２１はＮ型トランジスタであり、トランジスタ２２はＰ型トランジスタであり、トラ
ンジスタ２３はＰ型トランジスタであり、トランジスタ２４はＮ型トランジスタであり、
トランジスタ２５はＮ型トランジスタであり、トランジスタ２６はＰ型トランジスタであ
る。電位生成回路１４ａは、高電位電源や低電位電源の電位とは異なる電位Ｖａを生成し
、電位Ｖａをトランジスタ２４に出力する。電位生成回路１４ｂは、高電位電源や低電位
電源の電位とは異なる電位Ｖｂを生成し、電位Ｖｂをトランジスタ２６に出力する。
と、直列に接続されたトランジスタ２３及びトランジスタ２４と、直列に接続されたトラ
ンジスタ２５及びトランジスタ２６と、電位生成回路１４ａ（第１の回路１４ａともいう
）、電位生成回路１４ｂ（第２の回路１４ｂともいう）を有する（図５参照）。トランジ
スタ２１はＮ型トランジスタであり、トランジスタ２２はＰ型トランジスタであり、トラ
ンジスタ２３はＰ型トランジスタであり、トランジスタ２４はＮ型トランジスタであり、
トランジスタ２５はＮ型トランジスタであり、トランジスタ２６はＰ型トランジスタであ
る。電位生成回路１４ａは、高電位電源や低電位電源の電位とは異なる電位Ｖａを生成し
、電位Ｖａをトランジスタ２４に出力する。電位生成回路１４ｂは、高電位電源や低電位
電源の電位とは異なる電位Ｖｂを生成し、電位Ｖｂをトランジスタ２６に出力する。
トランジスタ２１のソース電極及びドレイン電極の一方は、高電位電源に接続されている
。トランジスタ２２のソース電極及びドレイン電極の一方は、低電位電源に接続されてい
る。トランジスタ２２のゲート電極は、トランジスタ２３のソース電極及びドレイン電極
の一方と、トランジスタ２４のソース電極及びドレイン電極の一方に接続されている。ト
ランジスタ２３のソース電極及びドレイン電極の他方は、高電位電源に接続されている。
トランジスタ２４のソース電極及びドレイン電極の他方は、電位生成回路１４ａに接続さ
れている。トランジスタ２１のゲート電極は、トランジスタ２５のソース電極及びドレイ
ン電極の一方と、トランジスタ２６のソース電極及びドレイン電極の一方に接続されてい
る。トランジスタ２５のソース電極及びドレイン電極の他方は、低電位電源に接続されて
いる。トランジスタ２６のソース電極及びドレイン電極の他方は、電位生成回路１４ｂに
接続されている。
。トランジスタ２２のソース電極及びドレイン電極の一方は、低電位電源に接続されてい
る。トランジスタ２２のゲート電極は、トランジスタ２３のソース電極及びドレイン電極
の一方と、トランジスタ２４のソース電極及びドレイン電極の一方に接続されている。ト
ランジスタ２３のソース電極及びドレイン電極の他方は、高電位電源に接続されている。
トランジスタ２４のソース電極及びドレイン電極の他方は、電位生成回路１４ａに接続さ
れている。トランジスタ２１のゲート電極は、トランジスタ２５のソース電極及びドレイ
ン電極の一方と、トランジスタ２６のソース電極及びドレイン電極の一方に接続されてい
る。トランジスタ２５のソース電極及びドレイン電極の他方は、低電位電源に接続されて
いる。トランジスタ２６のソース電極及びドレイン電極の他方は、電位生成回路１４ｂに
接続されている。
信号出力回路１０の入力ノードは、トランジスタ２３、トランジスタ２４、トランジスタ
２５及びトランジスタ２６のゲート電極である。信号出力回路１０の出力ノードは、トラ
ンジスタ２１のソース電極及びドレイン電極の一方とトランジスタ２２のソース電極及び
ドレイン電極の一方である。
２５及びトランジスタ２６のゲート電極である。信号出力回路１０の出力ノードは、トラ
ンジスタ２１のソース電極及びドレイン電極の一方とトランジスタ２２のソース電極及び
ドレイン電極の一方である。
次に、上記構成を有する信号出力回路１０の動作について説明する。以下の説明では、高
電位電源は１６Ｖ、低電位電源は０Ｖ、Ｖａは２Ｖ、Ｖｂは１０Ｖ、トランジスタ２１の
しきい値電圧は１Ｖ、トランジスタ２２のしきい値電圧は−１Ｖとする。
電位電源は１６Ｖ、低電位電源は０Ｖ、Ｖａは２Ｖ、Ｖｂは１０Ｖ、トランジスタ２１の
しきい値電圧は１Ｖ、トランジスタ２２のしきい値電圧は−１Ｖとする。
信号出力回路１０の入力ノードにＨレベルの信号が入力されると、トランジスタ２３はオ
フ、トランジスタ２４はオン、トランジスタ２５はオン、トランジスタ２６はオフになる
。また、トランジスタ２５を介して、低電位電源の電位がトランジスタ２１のゲート電極
に与えられ、トランジスタ２１はオフになる。また、トランジスタ２４を介して、電位Ｖ
ａ（ここでは２Ｖ）がトランジスタ２２のゲート電極に与えられる。トランジスタ２２の
ゲート電極の電位が２Ｖであり、ドレイン電極の電位が０Ｖであり、トランジスタ２２の
しきい値電圧が−１Ｖであるので、トランジスタ２２のソース電極の電位は３Ｖとなる。
そうすると、信号出力回路１０は、出力ノードから、３Ｖの信号を出力する。
フ、トランジスタ２４はオン、トランジスタ２５はオン、トランジスタ２６はオフになる
。また、トランジスタ２５を介して、低電位電源の電位がトランジスタ２１のゲート電極
に与えられ、トランジスタ２１はオフになる。また、トランジスタ２４を介して、電位Ｖ
ａ（ここでは２Ｖ）がトランジスタ２２のゲート電極に与えられる。トランジスタ２２の
ゲート電極の電位が２Ｖであり、ドレイン電極の電位が０Ｖであり、トランジスタ２２の
しきい値電圧が−１Ｖであるので、トランジスタ２２のソース電極の電位は３Ｖとなる。
そうすると、信号出力回路１０は、出力ノードから、３Ｖの信号を出力する。
信号出力回路１０の入力ノードにＬレベルの信号が入力されると、トランジスタ２３はオ
ン、トランジスタ２４はオフ、トランジスタ２５はオフ、トランジスタ２６はオンになる
。また、トランジスタ２３を介して、高電位電源の電位がトランジスタ２２のゲート電極
に与えられ、トランジスタ２２はオフになる。また、トランジスタ２６を介して、電位Ｖ
ｂ（ここでは１０Ｖ）がトランジスタ２１のゲート電極に与えられる。トランジスタ２１
のゲート電極の電位が１０Ｖであり、ドレイン電極の電位が１６Ｖであり、そのしきい値
電圧が１Ｖであることから、トランジスタ２１のソース電極は９Ｖとなる。従って、信号
出力回路１０は、出力ノードから、９Ｖの信号を出力する。
ン、トランジスタ２４はオフ、トランジスタ２５はオフ、トランジスタ２６はオンになる
。また、トランジスタ２３を介して、高電位電源の電位がトランジスタ２２のゲート電極
に与えられ、トランジスタ２２はオフになる。また、トランジスタ２６を介して、電位Ｖ
ｂ（ここでは１０Ｖ）がトランジスタ２１のゲート電極に与えられる。トランジスタ２１
のゲート電極の電位が１０Ｖであり、ドレイン電極の電位が１６Ｖであり、そのしきい値
電圧が１Ｖであることから、トランジスタ２１のソース電極は９Ｖとなる。従って、信号
出力回路１０は、出力ノードから、９Ｖの信号を出力する。
上記構成を有する信号出力回路１０は、出力ノードから出力される２つの信号の電位差（
上記の例では９Ｖ）を、高電位電源と低電位電源の電位差（上記の例では１６Ｖ）よりも
小さくすることができる。その結果、消費電力を低減することができる。
上記の例では９Ｖ）を、高電位電源と低電位電源の電位差（上記の例では１６Ｖ）よりも
小さくすることができる。その結果、消費電力を低減することができる。
なお、上記の図４（Ａ）（Ｂ）、図５に示す構成の信号出力回路１０を複数設ける場合、
電位生成回路１４ａ、１４ｂは、各信号出力回路１０に設ける必要はなく、複数の信号出
力回路１０で共有するとよい。そうすれば、素子の個数を減らすことができる。
電位生成回路１４ａ、１４ｂは、各信号出力回路１０に設ける必要はなく、複数の信号出
力回路１０で共有するとよい。そうすれば、素子の個数を減らすことができる。
また、出力ノードから出力される２つの信号の電位差を、高電位電源と低電位電源の電位
差よりも小さくするために、シリーズレギュレータやチャージポンプ等の出力電流能力の
高い電源回路を用いる手法があるが、この手法だと、電力効率が充分ではなく、消費電力
の低減効果が薄れてしまう。しかし、図４、５に示す本発明の信号出力回路は、電力損失
が小さく、なおかつ、消費電力を低減することができる。
（実施の形態３）
差よりも小さくするために、シリーズレギュレータやチャージポンプ等の出力電流能力の
高い電源回路を用いる手法があるが、この手法だと、電力効率が充分ではなく、消費電力
の低減効果が薄れてしまう。しかし、図４、５に示す本発明の信号出力回路は、電力損失
が小さく、なおかつ、消費電力を低減することができる。
（実施の形態３）
本発明の半導体装置である信号出力回路１０は、直列に接続されたトランジスタ３１及び
トランジスタ３２と、１つ又は複数の減算用トランジスタを含む減算回路３５を有する（
図６（Ａ）参照）。トランジスタ３１はＰ型トランジスタであり、トランジスタ３２はＮ
型トランジスタであり、減算回路３５が含む１つ又は複数の減算用トランジスタはＮ型ト
ランジスタである。図示する構成では、減算回路３５は、直列に接続された２つの減算用
トランジスタ３３、３４を含む。
トランジスタ３２と、１つ又は複数の減算用トランジスタを含む減算回路３５を有する（
図６（Ａ）参照）。トランジスタ３１はＰ型トランジスタであり、トランジスタ３２はＮ
型トランジスタであり、減算回路３５が含む１つ又は複数の減算用トランジスタはＮ型ト
ランジスタである。図示する構成では、減算回路３５は、直列に接続された２つの減算用
トランジスタ３３、３４を含む。
トランジスタ３１のソース電極及びドレイン電極の一方は、高電位電源に接続されている
。減算回路３５は、トランジスタ３２のソース電極及びドレイン電極の一方と低電位電源
の間に設けられている。減算用トランジスタ３３のゲート電極は、減算用トランジスタ３
３のソース電極及びドレイン電極の一方に接続されている。減算用トランジスタ３４のゲ
ート電極は、減算用トランジスタ３４のソース電極及びドレイン電極の一方に接続されて
いる。
。減算回路３５は、トランジスタ３２のソース電極及びドレイン電極の一方と低電位電源
の間に設けられている。減算用トランジスタ３３のゲート電極は、減算用トランジスタ３
３のソース電極及びドレイン電極の一方に接続されている。減算用トランジスタ３４のゲ
ート電極は、減算用トランジスタ３４のソース電極及びドレイン電極の一方に接続されて
いる。
信号出力回路１０の入力ノードは、トランジスタ３１のゲート電極とトランジスタ３２の
ゲート電極である。信号出力回路１０の出力ノードは、トランジスタ３１のソース電極及
びドレイン電極の他方とトランジスタ３２のソース電極及びドレイン電極の他方である。
ゲート電極である。信号出力回路１０の出力ノードは、トランジスタ３１のソース電極及
びドレイン電極の他方とトランジスタ３２のソース電極及びドレイン電極の他方である。
次に、上記構成を有する信号出力回路１０の動作について説明する。以下の説明では、高
電位電源は１０Ｖ、低電位電源は０Ｖ、トランジスタ３３のしきい値電圧は２Ｖ、トラン
ジスタ３４のしきい値電圧は２Ｖとする。またＨレベルの信号の電位は１０Ｖ、Ｌレベル
の信号の電位は０Ｖとする。
電位電源は１０Ｖ、低電位電源は０Ｖ、トランジスタ３３のしきい値電圧は２Ｖ、トラン
ジスタ３４のしきい値電圧は２Ｖとする。またＨレベルの信号の電位は１０Ｖ、Ｌレベル
の信号の電位は０Ｖとする。
信号出力回路１０の入力ノードにＨレベルの信号が入力されると、トランジスタ３１はオ
フ、トランジスタ３２はオンになる。トランジスタ３４のソース電極の電位は０Ｖであり
、そのしきい値電圧は２Ｖであるので、トランジスタ３４のドレイン電極の電位は２Ｖと
なる。また、トランジスタ３３のソース電極の電位は２Ｖであり、そのしきい値電圧は２
Ｖであるので、トランジスタ３３のドレイン電極の電位は４Ｖとなる。そうすると、信号
出力回路１０は出力ノードから４Ｖの信号を出力する。
フ、トランジスタ３２はオンになる。トランジスタ３４のソース電極の電位は０Ｖであり
、そのしきい値電圧は２Ｖであるので、トランジスタ３４のドレイン電極の電位は２Ｖと
なる。また、トランジスタ３３のソース電極の電位は２Ｖであり、そのしきい値電圧は２
Ｖであるので、トランジスタ３３のドレイン電極の電位は４Ｖとなる。そうすると、信号
出力回路１０は出力ノードから４Ｖの信号を出力する。
信号出力回路１０の入力ノードにＬレベルの信号が入力されると、トランジスタ３１はオ
ン、トランジスタ３２はオフになり、信号出力回路１０は、出力ノードから、ＶＤＤの電
位と同じ１０Ｖの信号を出力する。
ン、トランジスタ３２はオフになり、信号出力回路１０は、出力ノードから、ＶＤＤの電
位と同じ１０Ｖの信号を出力する。
上記構成を有する信号出力回路１０は、出力ノードから出力される２つの信号の電位差（
上記の例では６Ｖ）を、高電位電源と低電位電源の電位差（上記の例では１０Ｖ）よりも
小さくすることができる。その結果、消費電力を低減することができる。
上記の例では６Ｖ）を、高電位電源と低電位電源の電位差（上記の例では１０Ｖ）よりも
小さくすることができる。その結果、消費電力を低減することができる。
本発明の信号出力回路１０は、直列に接続されたトランジスタ３１及びトランジスタ３２
と、１つ又は複数の減算用トランジスタを含む減算回路３８を有する（図６（Ｂ）参照）
。トランジスタ３１はＰ型トランジスタであり、トランジスタ３２はＮ型トランジスタで
あり、減算回路３８が含む１つ又は複数の減算用トランジスタはＰ型トランジスタである
。図示する構成では、減算回路３８は、直列に接続された２つの減算用トランジスタ３６
、３７を含む。
と、１つ又は複数の減算用トランジスタを含む減算回路３８を有する（図６（Ｂ）参照）
。トランジスタ３１はＰ型トランジスタであり、トランジスタ３２はＮ型トランジスタで
あり、減算回路３８が含む１つ又は複数の減算用トランジスタはＰ型トランジスタである
。図示する構成では、減算回路３８は、直列に接続された２つの減算用トランジスタ３６
、３７を含む。
トランジスタ３２のソース電極及びドレイン電極の一方は、低電位電源に接続されている
。減算回路３８は、トランジスタ３１のソース電極及びドレイン電極の一方と高電位電源
の間に設けられている。減算用トランジスタ３６のゲート電極は、減算用トランジスタ３
６のソース電極及びドレイン電極の一方に接続されている。減算用トランジスタ３７のゲ
ート電極は、減算用トランジスタ３７のソース電極及びドレイン電極の一方に接続されて
いる。
。減算回路３８は、トランジスタ３１のソース電極及びドレイン電極の一方と高電位電源
の間に設けられている。減算用トランジスタ３６のゲート電極は、減算用トランジスタ３
６のソース電極及びドレイン電極の一方に接続されている。減算用トランジスタ３７のゲ
ート電極は、減算用トランジスタ３７のソース電極及びドレイン電極の一方に接続されて
いる。
信号出力回路１０の入力ノードは、トランジスタ３１のゲート電極とトランジスタ３２の
ゲート電極である。信号出力回路１０の出力ノードは、トランジスタ３１のソース電極及
びドレイン電極の他方とトランジスタ３２のソース電極及びドレイン電極の他方である。
ゲート電極である。信号出力回路１０の出力ノードは、トランジスタ３１のソース電極及
びドレイン電極の他方とトランジスタ３２のソース電極及びドレイン電極の他方である。
次に、上記構成を有する信号出力回路１０の動作について説明する。以下の説明では、高
電位電源は１０Ｖ、低電位電源は０Ｖ、トランジスタ３６のしきい値電圧は−２Ｖ、トラ
ンジスタ３７のしきい値電圧は−２Ｖとする。またＨレベルの信号の電位は１０Ｖ、Ｌレ
ベルの信号の電位は０Ｖとする。
電位電源は１０Ｖ、低電位電源は０Ｖ、トランジスタ３６のしきい値電圧は−２Ｖ、トラ
ンジスタ３７のしきい値電圧は−２Ｖとする。またＨレベルの信号の電位は１０Ｖ、Ｌレ
ベルの信号の電位は０Ｖとする。
信号出力回路１０の入力ノードにＨレベルの信号が入力されると、トランジスタ３１はオ
フ、トランジスタ３２はオンになり、信号出力回路１０は、出力ノードから、ＶＳＳの電
位と同じ０Ｖの信号を出力する。
フ、トランジスタ３２はオンになり、信号出力回路１０は、出力ノードから、ＶＳＳの電
位と同じ０Ｖの信号を出力する。
信号出力回路１０の入力ノードにＬレベルの信号が入力されると、トランジスタ３１はオ
ン、トランジスタ３２はオフになる。トランジスタ３６のソース電極の電位は１０Ｖであ
り、そのしきい値電圧は−２Ｖであるので、トランジスタ３６のドレイン電極の電位は８
Ｖとなる。また、トランジスタ３７のソース電極の電位は８Ｖであり、そのしきい値電圧
は−２Ｖであるので、トランジスタ３７のドレイン電極の電位は６Ｖとなる。そうすると
、信号出力回路１０は、出力ノードから６Ｖの信号を出力する。
ン、トランジスタ３２はオフになる。トランジスタ３６のソース電極の電位は１０Ｖであ
り、そのしきい値電圧は−２Ｖであるので、トランジスタ３６のドレイン電極の電位は８
Ｖとなる。また、トランジスタ３７のソース電極の電位は８Ｖであり、そのしきい値電圧
は−２Ｖであるので、トランジスタ３７のドレイン電極の電位は６Ｖとなる。そうすると
、信号出力回路１０は、出力ノードから６Ｖの信号を出力する。
上記構成を有する信号出力回路１０は、出力ノードから出力される２つの信号の電位差（
上記の例では４Ｖ）を、高電位電源と低電位電源の電位差（上記の例では１０Ｖ）よりも
小さくすることができる。その結果、消費電力を低減することができる。
上記の例では４Ｖ）を、高電位電源と低電位電源の電位差（上記の例では１０Ｖ）よりも
小さくすることができる。その結果、消費電力を低減することができる。
本発明の信号出力回路１０は、直列に接続されたトランジスタ３１及びトランジスタ３２
、１つ又は複数の減算用トランジスタを含む減算回路３５、１つ又は複数の減算用トラン
ジスタを含む減算回路３８を有する（図７参照）。図示する構成では、減算回路３５は、
直列に接続された２つの減算用トランジスタ３３、３４を含み、減算回路３８は、直列に
接続された２つの減算用トランジスタ３６、３７を含む。
、１つ又は複数の減算用トランジスタを含む減算回路３５、１つ又は複数の減算用トラン
ジスタを含む減算回路３８を有する（図７参照）。図示する構成では、減算回路３５は、
直列に接続された２つの減算用トランジスタ３３、３４を含み、減算回路３８は、直列に
接続された２つの減算用トランジスタ３６、３７を含む。
減算回路３５は、トランジスタ３２のソース電極及びドレイン電極の一方と低電位電源の
間に設けられている。また、減算回路３８は、トランジスタ３１のソース電極及びドレイ
ン電極の一方と高電位電源の間に設けられている。
間に設けられている。また、減算回路３８は、トランジスタ３１のソース電極及びドレイ
ン電極の一方と高電位電源の間に設けられている。
上記の図７に示す信号出力回路１０の構成は、上記の図６（Ａ）の信号出力回路１０と図
６（Ｂ）の信号出力回路１０を組み合わせた構成である。そのため、上記の図７の信号出
力回路１０の動作の説明は省略する。
６（Ｂ）の信号出力回路１０を組み合わせた構成である。そのため、上記の図７の信号出
力回路１０の動作の説明は省略する。
なお、上記の図６（Ａ）（Ｂ）、図７に示す信号出力回路１０は、電位生成回路１４ａ、
１４ｂとして用いることができる。
１４ｂとして用いることができる。
次に、複数本（ｘ本、ｘは自然数）の配線（Ｌ１〜Ｌｘ）に対応して、複数の信号出力回
路１０が設けられる場合について説明する（図８参照）。なお、複数本の配線とは、例え
ば、ソース線やゲート線であり、複数の信号出力回路１０はソースドライバやゲートドラ
イバ内に設けられる。また、以下の説明では、図７に示す信号出力回路１０が複数設けら
れる場合について説明する。
路１０が設けられる場合について説明する（図８参照）。なお、複数本の配線とは、例え
ば、ソース線やゲート線であり、複数の信号出力回路１０はソースドライバやゲートドラ
イバ内に設けられる。また、以下の説明では、図７に示す信号出力回路１０が複数設けら
れる場合について説明する。
複数の信号出力回路１０を設ける場合、複数本の配線（Ｌ１〜Ｌｘ）の各々に対応して設
けるのは、トランジスタ３１、３２を含むインバータ６１のみとするとよい。そして、複
数のインバータ６１において、トランジスタ３３、３４を含む減算回路３５、トランジス
タ３６、３７を含む減算回路３８を共有するとよい。そうすれば、素子の個数を減らすこ
とができる。
けるのは、トランジスタ３１、３２を含むインバータ６１のみとするとよい。そして、複
数のインバータ６１において、トランジスタ３３、３４を含む減算回路３５、トランジス
タ３６、３７を含む減算回路３８を共有するとよい。そうすれば、素子の個数を減らすこ
とができる。
なお、上記の形態では、複数本の配線（Ｌ１〜Ｌｘ）に対応して、減算回路３５、３８を
設けているが、本発明はこの形態に制約されない。複数本の配線（Ｌ１〜Ｌｘ）を複数の
グループに分けて、複数のグループ毎に、減算回路３５、３８を設けてもよい。
設けているが、本発明はこの形態に制約されない。複数本の配線（Ｌ１〜Ｌｘ）を複数の
グループに分けて、複数のグループ毎に、減算回路３５、３８を設けてもよい。
上記の図６〜８に示す本発明の信号出力回路は、出力ノードから出力される２つの信号の
電位差を、高電位電源と低電位電源の電位差よりも小さくすることができる。その結果、
消費電力を低減することができる。なお、出力ノードから出力される２つの信号の電位差
を、高電位電源と低電位電源の電位差よりも小さくするために、シリーズレギュレータや
チャージポンプ等の出力電流能力の高い電源回路を用いる手法があるが、この手法だと、
電力効率が充分ではなく、消費電力の低減効果が薄れてしまう。しかし、図６〜８に示す
本発明の信号出力回路は、電力損失が小さく、なおかつ消費電力を低減することができる
。
電位差を、高電位電源と低電位電源の電位差よりも小さくすることができる。その結果、
消費電力を低減することができる。なお、出力ノードから出力される２つの信号の電位差
を、高電位電源と低電位電源の電位差よりも小さくするために、シリーズレギュレータや
チャージポンプ等の出力電流能力の高い電源回路を用いる手法があるが、この手法だと、
電力効率が充分ではなく、消費電力の低減効果が薄れてしまう。しかし、図６〜８に示す
本発明の信号出力回路は、電力損失が小さく、なおかつ消費電力を低減することができる
。
また、図６〜８に示す本発明の信号出力回路は、実施の形態１、２に示す構成と比較する
と、電位生成回路を作成する必要がないという利点がある。
（実施の形態４）
と、電位生成回路を作成する必要がないという利点がある。
（実施の形態４）
本発明の半導体装置は、トランジスタ２０１〜２０９を有する（図９参照）。トランジス
タ２０１、２０３〜２０５、２０７、２０９はＰ型トランジスタであり、トランジスタ２
０２、２０６、２０８はＮ型トランジスタである。
タ２０１、２０３〜２０５、２０７、２０９はＰ型トランジスタであり、トランジスタ２
０２、２０６、２０８はＮ型トランジスタである。
次に、上記構成を有する半導体装置の動作について説明する。以下の説明では、低電位電
源は０Ｖとし、トランジスタ２０３〜２０５、２０９のしきい値電圧は同じ値（｜ＶＴＨ
ａ｜）とする。
源は０Ｖとし、トランジスタ２０３〜２０５、２０９のしきい値電圧は同じ値（｜ＶＴＨ
ａ｜）とする。
入力ノードにＨレベルの信号が入力されると、トランジスタ２０１はオフ、トランジスタ
２０２はオン、トランジスタ２０７はオフ、トランジスタ２０８はオンになる。
２０２はオン、トランジスタ２０７はオフ、トランジスタ２０８はオンになる。
トランジスタ２０６のドレイン電極は、高電位電源（ＶＤＤ）から、トランジスタ２０３
〜２０５のしきい値電圧を減算した値（ＶＤＤ−｜ＶＴＨａ｜−｜ＶＴＨａ｜−｜ＶＴＨ
ａ｜）の電位となり、この電位が、トランジスタ２０９のゲート電極に与えられる。トラ
ンジスタ２０９のドレイン電極は低電位電源と同電位（０Ｖ）であるので、トランジスタ
２０９のソース電極は（ＶＤＤ−｜ＶＴＨａ｜−｜ＶＴＨａ｜）の値の電位となり、出力
ノードから、（ＶＤＤ−｜ＶＴＨａ｜−｜ＶＴＨａ｜）の電位の信号を出力する。
〜２０５のしきい値電圧を減算した値（ＶＤＤ−｜ＶＴＨａ｜−｜ＶＴＨａ｜−｜ＶＴＨ
ａ｜）の電位となり、この電位が、トランジスタ２０９のゲート電極に与えられる。トラ
ンジスタ２０９のドレイン電極は低電位電源と同電位（０Ｖ）であるので、トランジスタ
２０９のソース電極は（ＶＤＤ−｜ＶＴＨａ｜−｜ＶＴＨａ｜）の値の電位となり、出力
ノードから、（ＶＤＤ−｜ＶＴＨａ｜−｜ＶＴＨａ｜）の電位の信号を出力する。
また、入力ノードにＬレベルの信号が入力されると、トランジスタ２０１はオン、トラン
ジスタ２０２はオフ、トランジスタ２０７はオン、トランジスタ２０８はオフになり、出
力ノードから、高電位電源（ＶＤＤ）と同電位の信号を出力する。
ジスタ２０２はオフ、トランジスタ２０７はオン、トランジスタ２０８はオフになり、出
力ノードから、高電位電源（ＶＤＤ）と同電位の信号を出力する。
また上記とは異なる本発明の半導体装置は、トランジスタ２１０〜２１８を有する（図１
０参照）。トランジスタ２１０、２１２、２１７はＰ型トランジスタであり、トランジス
タ２１１、２１３〜２１６、２１８はＮ型トランジスタである。
０参照）。トランジスタ２１０、２１２、２１７はＰ型トランジスタであり、トランジス
タ２１１、２１３〜２１６、２１８はＮ型トランジスタである。
次に、上記構成を有する半導体装置の動作について説明する。以下の説明では、トランジ
スタ２１３〜２１５、２１６のしきい値電圧は同じ値（ＶＴＨｂ）とする。
スタ２１３〜２１５、２１６のしきい値電圧は同じ値（ＶＴＨｂ）とする。
入力ノードにＨレベルの信号が入力されると、トランジスタ２１０はオフ、トランジスタ
２１１はオン、トランジスタ２１７はオフ、トランジスタ２１８はオンになる。そうする
と、出力ノードから、低電位電源（ＶＳＳ）と同電位の信号を出力する。
２１１はオン、トランジスタ２１７はオフ、トランジスタ２１８はオンになる。そうする
と、出力ノードから、低電位電源（ＶＳＳ）と同電位の信号を出力する。
また、入力ノードにＬレベルの信号が入力されると、トランジスタ２１０はオン、トラン
ジスタ２１１はオフ、トランジスタ２１７はオン、トランジスタ２１８はオフになる。ト
ランジスタ２１２のドレイン電極は、高電位電源（ＶＤＤ）にトランジスタ２１３〜２１
５のしきい値電圧を加算した値（ＶＤＤ＋ＶＴＨｂ＋ＶＴＨｂ＋ＶＴＨｂ）の電位となり
、この電位が、トランジスタ２１６のゲート電極に与えられる。そうすると、トランジス
タ２１６のソース電極は、（ＶＤＤ＋ＶＴＨｂ＋ＶＴＨｂ）の値の電位となり、出力ノー
ドから、（ＶＤＤ＋ＶＴＨｂ＋ＶＴＨｂ）の電位の信号を出力する。
ジスタ２１１はオフ、トランジスタ２１７はオン、トランジスタ２１８はオフになる。ト
ランジスタ２１２のドレイン電極は、高電位電源（ＶＤＤ）にトランジスタ２１３〜２１
５のしきい値電圧を加算した値（ＶＤＤ＋ＶＴＨｂ＋ＶＴＨｂ＋ＶＴＨｂ）の電位となり
、この電位が、トランジスタ２１６のゲート電極に与えられる。そうすると、トランジス
タ２１６のソース電極は、（ＶＤＤ＋ＶＴＨｂ＋ＶＴＨｂ）の値の電位となり、出力ノー
ドから、（ＶＤＤ＋ＶＴＨｂ＋ＶＴＨｂ）の電位の信号を出力する。
また上記とは異なる本発明の半導体装置は、トランジスタ２２０〜２３４を有する（図１
１参照）。トランジスタ２２０、２２２、２２６〜２２９、２３２、２３４はＰ型トラン
ジスタであり、トランジスタ２２１、２２３〜２２５、２３０、２３１、２３３はＮ型ト
ランジスタである。
１参照）。トランジスタ２２０、２２２、２２６〜２２９、２３２、２３４はＰ型トラン
ジスタであり、トランジスタ２２１、２２３〜２２５、２３０、２３１、２３３はＮ型ト
ランジスタである。
次に、上記構成を有する半導体装置の動作について説明する。以下の説明では、トランジ
スタ２２３〜２２５、２３１のしきい値電圧は同じ値（｜ＶＴＨａ｜）とする。トランジ
スタ２２６〜２２９、２３４のしきい値電圧は同じ値（ＶＴＨｂ）とする。
スタ２２３〜２２５、２３１のしきい値電圧は同じ値（｜ＶＴＨａ｜）とする。トランジ
スタ２２６〜２２９、２３４のしきい値電圧は同じ値（ＶＴＨｂ）とする。
入力ノードにＨレベルの信号が入力されると、トランジスタ２２０はオフ、トランジスタ
２２１はオン、トランジスタ２３２はオフ、トランジスタ２２２はオンになる。トランジ
スタ２３０のドレイン電極は、高電位電源（ＶＤＤ）から、トランジスタ２２６〜２２９
のしきい値電圧を減算した値（ＶＤＤ−｜ＶＴＨａ｜−｜ＶＴＨａ｜−｜ＶＴＨａ｜−｜
ＶＴＨａ｜）の電位となり、この電位が、トランジスタ２３４のゲート電極に与えられる
。トランジスタ２３４のドレイン電極は低電位電源と同電位（０Ｖ）であり、トランジス
タ２３４のソース電極は（ＶＤＤ−｜ＶＴＨａ｜−｜ＶＴＨａ｜−｜ＶＴＨａ｜）の値の
電位となり、出力ノードから、（ＶＤＤ−｜ＶＴＨａ｜−｜ＶＴＨａ｜−｜ＶＴＨａ｜）
の電位の信号を出力する。
２２１はオン、トランジスタ２３２はオフ、トランジスタ２２２はオンになる。トランジ
スタ２３０のドレイン電極は、高電位電源（ＶＤＤ）から、トランジスタ２２６〜２２９
のしきい値電圧を減算した値（ＶＤＤ−｜ＶＴＨａ｜−｜ＶＴＨａ｜−｜ＶＴＨａ｜−｜
ＶＴＨａ｜）の電位となり、この電位が、トランジスタ２３４のゲート電極に与えられる
。トランジスタ２３４のドレイン電極は低電位電源と同電位（０Ｖ）であり、トランジス
タ２３４のソース電極は（ＶＤＤ−｜ＶＴＨａ｜−｜ＶＴＨａ｜−｜ＶＴＨａ｜）の値の
電位となり、出力ノードから、（ＶＤＤ−｜ＶＴＨａ｜−｜ＶＴＨａ｜−｜ＶＴＨａ｜）
の電位の信号を出力する。
また、入力ノードにＬレベルの信号が入力されると、トランジスタ２２０はオン、トラン
ジスタ２２１はオフ、トランジスタ２３２はオン、トランジスタ２２２はオフになる。ト
ランジスタ２２２のドレイン電極は、高電位電源（ＶＤＤ）にトランジスタ２２３〜２２
５のしきい値電圧を加算した値（ＶＤＤ＋ＶＴＨｂ＋ＶＴＨｂ＋ＶＴＨｂ）の電位となり
、この電位が、トランジスタ２３１のゲート電極に与えられる。そうすると、トランジス
タ２３１のソース電極は、（ＶＤＤ＋ＶＴＨｂ＋ＶＴＨｂ）の値の電位となり、出力ノー
ドから、（ＶＤＤ＋ＶＴＨｂ＋ＶＴＨｂ）の電位の信号を出力する。
ジスタ２２１はオフ、トランジスタ２３２はオン、トランジスタ２２２はオフになる。ト
ランジスタ２２２のドレイン電極は、高電位電源（ＶＤＤ）にトランジスタ２２３〜２２
５のしきい値電圧を加算した値（ＶＤＤ＋ＶＴＨｂ＋ＶＴＨｂ＋ＶＴＨｂ）の電位となり
、この電位が、トランジスタ２３１のゲート電極に与えられる。そうすると、トランジス
タ２３１のソース電極は、（ＶＤＤ＋ＶＴＨｂ＋ＶＴＨｂ）の値の電位となり、出力ノー
ドから、（ＶＤＤ＋ＶＴＨｂ＋ＶＴＨｂ）の電位の信号を出力する。
なお、トランジスタ２０３〜２０５、トランジスタ２１３〜２１５、トランジスタ２２３
〜２２５、トランジスタ２２６〜２２９の各々は、ゲート電極とドレイン電極が接続され
たトランジスタである。これらのトランジスタは、高電位電源の電位よりも低い電位又は
高い電位を生成するために設けられており、その個数は特に制約されない。
（実施の形態５）
〜２２５、トランジスタ２２６〜２２９の各々は、ゲート電極とドレイン電極が接続され
たトランジスタである。これらのトランジスタは、高電位電源の電位よりも低い電位又は
高い電位を生成するために設けられており、その個数は特に制約されない。
（実施の形態５）
本発明の半導体装置の構成要素である電位生成回路の構成について、図１２を参照して説
明する。
明する。
電位生成回路１４は、スイッチ５１、５２、容量素子５３、５４、回路５５を有する（図
１２（Ａ）参照）。スイッチ５１、５２は、スイッチング機能がある素子であり、例えば
、トランジスタ、アナログスイッチである。回路５５は、入力インピーダンスが高く、入
力ノードから入力される電位と、出力ノードから出力する電位が等しい回路であり、例え
ば、バッファアンプである。バッファアンプは、入力端子、反転入力端子及び出力端子の
３つの端子を有し、反転入力端子と出力端子は互いに接続されている。
１２（Ａ）参照）。スイッチ５１、５２は、スイッチング機能がある素子であり、例えば
、トランジスタ、アナログスイッチである。回路５５は、入力インピーダンスが高く、入
力ノードから入力される電位と、出力ノードから出力する電位が等しい回路であり、例え
ば、バッファアンプである。バッファアンプは、入力端子、反転入力端子及び出力端子の
３つの端子を有し、反転入力端子と出力端子は互いに接続されている。
スイッチ５１の一方のノードは、電位生成用の高電位電源（ＶＤＤ）に接続されている。
スイッチ５１の他方のノードは、スイッチ５２の一方のノードと容量素子５３の一方のノ
ードに接続されている。スイッチ５２の他方のノードは、容量素子５４の一方のノードと
回路５５の入力ノードに接続されている。容量素子５４の他方のノードは、低電位電源（
ＶＳＳ）に接続されている。容量素子５３の他方のノードには、減算用信号（Ｓｉｇ）が
入力される。スイッチ５１には電位（Ｖ１）の信号が入力され、スイッチ５２には電位（
Ｖ２）の信号が入力される。
スイッチ５１の他方のノードは、スイッチ５２の一方のノードと容量素子５３の一方のノ
ードに接続されている。スイッチ５２の他方のノードは、容量素子５４の一方のノードと
回路５５の入力ノードに接続されている。容量素子５４の他方のノードは、低電位電源（
ＶＳＳ）に接続されている。容量素子５３の他方のノードには、減算用信号（Ｓｉｇ）が
入力される。スイッチ５１には電位（Ｖ１）の信号が入力され、スイッチ５２には電位（
Ｖ２）の信号が入力される。
次に、上記構成を有する電位生成回路１４の動作について説明する（図１２（Ｂ）参照）
。なお、スイッチ５１、５２はＨレベルの電位（ＶＨ）の信号が入力されるとオン（導通
状態）になり、Ｌレベルの電位（ＶＬ）の信号が入力されるとオフ（非導通状態）になる
とする。
。なお、スイッチ５１、５２はＨレベルの電位（ＶＨ）の信号が入力されるとオン（導通
状態）になり、Ｌレベルの電位（ＶＬ）の信号が入力されるとオフ（非導通状態）になる
とする。
スイッチ５１がオン、スイッチ５２がオフ、減算用信号の電位がＶａの期間（期間Ｔ１）
では、スイッチ５１とスイッチ５２の接続点の電位は、電位生成用の高電位電源（ＶＤＤ
）から、（ＶＤＤ−（Ｖａ−ＶＳＳ））の電位に向かって徐々に下がっている。
では、スイッチ５１とスイッチ５２の接続点の電位は、電位生成用の高電位電源（ＶＤＤ
）から、（ＶＤＤ−（Ｖａ−ＶＳＳ））の電位に向かって徐々に下がっている。
次に、スイッチ５１がオフ、スイッチ５２がオフ、減算用信号の電位がＶａの期間（期間
Ｔ２）でも、スイッチ５１とスイッチ５２の接続点の電位は、期間Ｔ１における動作を引
き続き行っており、電位生成用の高電位電源（ＶＤＤ）から、（ＶＤＤ−（Ｖａ−ＶＳＳ
））の電位に向かって下降する。そして、減算用信号の電位がＶａからＶＳＳに変わるこ
ろに、スイッチ５１とスイッチ５２の接続点の電位は、（ＶＤＤ−（Ｖａ−ＶＳＳ））と
なる。
Ｔ２）でも、スイッチ５１とスイッチ５２の接続点の電位は、期間Ｔ１における動作を引
き続き行っており、電位生成用の高電位電源（ＶＤＤ）から、（ＶＤＤ−（Ｖａ−ＶＳＳ
））の電位に向かって下降する。そして、減算用信号の電位がＶａからＶＳＳに変わるこ
ろに、スイッチ５１とスイッチ５２の接続点の電位は、（ＶＤＤ−（Ｖａ−ＶＳＳ））と
なる。
続いて、スイッチ５１がオフ、スイッチ５２がオン、減算用信号の電位がＶＳＳの期間（
期間Ｔ３）では、期間Ｔ２において生成された（ＶＤＤ−（Ｖａ−ＶＳＳ））の電位が、
回路５５の入力ノードに入力される。そして、回路５５は出力ノードから、（ＶＤＤ−（
Ｖａ−ＶＳＳ））の電位を出力する。
（実施の形態６）
期間Ｔ３）では、期間Ｔ２において生成された（ＶＤＤ−（Ｖａ−ＶＳＳ））の電位が、
回路５５の入力ノードに入力される。そして、回路５５は出力ノードから、（ＶＤＤ−（
Ｖａ−ＶＳＳ））の電位を出力する。
（実施の形態６）
本発明の半導体装置の構成要素である電位生成回路の構成について、図１３を参照して説
明する。
明する。
電位生成回路１４は、直列に接続された複数の抵抗素子を有する。直列に接続された複数
の抵抗素子の一端は高電位電源（ＶＤＤ）に接続され、他端は低電位電源（ＶＳＳ）に接
続される。電位生成回路１４は、複数の抵抗素子から選択された２つの抵抗素子の接続点
から、電位を出力する。上記構成は、抵抗分割を利用した回路であり、高電位電源又は低
電位電源の電位を用いて、新たな電位を生成する。
の抵抗素子の一端は高電位電源（ＶＤＤ）に接続され、他端は低電位電源（ＶＳＳ）に接
続される。電位生成回路１４は、複数の抵抗素子から選択された２つの抵抗素子の接続点
から、電位を出力する。上記構成は、抵抗分割を利用した回路であり、高電位電源又は低
電位電源の電位を用いて、新たな電位を生成する。
図示する構成では、電位生成回路１４は、直列に接続された抵抗素子５６、５７を有する
。そして、抵抗素子５６の一方のノードは高電位電源に接続され、抵抗素子５７の一方の
ノードは低電位電源に接続されている。そして、抵抗素子５６の他方のノードと抵抗素子
５７の他方のノードの接続点から、電位を出力する。
（実施の形態７）
。そして、抵抗素子５６の一方のノードは高電位電源に接続され、抵抗素子５７の一方の
ノードは低電位電源に接続されている。そして、抵抗素子５６の他方のノードと抵抗素子
５７の他方のノードの接続点から、電位を出力する。
（実施の形態７）
本発明の半導体装置の構成要素である電位生成回路１４の構成について、図２１を参照し
て説明する。
て説明する。
電位生成回路１４は、電源３０１〜３０３、トランジスタ３０４〜３１０、抵抗素子３１
２〜３１４を有する。電源３０１、３０２は固定電源であり、電源３０３は可変電源であ
る。トランジスタ３０４、３０７、３０８はＰ型トランジスタであり、トランジスタ３０
５、３０６、３０９、３１０はＮ型トランジスタである。
２〜３１４を有する。電源３０１、３０２は固定電源であり、電源３０３は可変電源であ
る。トランジスタ３０４、３０７、３０８はＰ型トランジスタであり、トランジスタ３０
５、３０６、３０９、３１０はＮ型トランジスタである。
トランジスタ３０５とトランジスタ３０６、トランジスタ３０７とトランジスタ３０８、
トランジスタ３０９とトランジスタ３１０はカレントミラー回路を構成する。カレントミ
ラー回路を構成する２つのトランジスタの電流値は同じ値となる。
トランジスタ３０９とトランジスタ３１０はカレントミラー回路を構成する。カレントミ
ラー回路を構成する２つのトランジスタの電流値は同じ値となる。
また、電源３０１からは電位Ｖａが出力され、電源３０２からは電位Ｖｂが出力され、電
源３０３からは電位Ｖｃが出力される（電位Ｖａ、ＶｂはＶａ＞Ｖｂを満たす）。
源３０３からは電位Ｖｃが出力される（電位Ｖａ、ＶｂはＶａ＞Ｖｂを満たす）。
次に、上記構成を有する電位生成回路１４の動作について以下に説明する。以下の説明で
は、トランジスタ３０４、３０７、３０８のしきい値電圧は全て同じ値（｜ＶＴＨａ｜）
とし、トランジスタ３０５、３０６、３０９、３１０のしきい値電圧も全て同じ値（ＶＴ
Ｈｂ）とする。また、抵抗素子３１２、３１３の抵抗値はＲ１、抵抗素子３１４の抵抗値
はＲ２とする。
は、トランジスタ３０４、３０７、３０８のしきい値電圧は全て同じ値（｜ＶＴＨａ｜）
とし、トランジスタ３０５、３０６、３０９、３１０のしきい値電圧も全て同じ値（ＶＴ
Ｈｂ）とする。また、抵抗素子３１２、３１３の抵抗値はＲ１、抵抗素子３１４の抵抗値
はＲ２とする。
トランジスタ３０４のゲート電極は、電位Ｖｂと同電位であるので、トランジスタ３０４
のドレイン電極は、電位Ｖｂにしきい値電圧を加算した電位（Ｖｂ＋｜ＶＴＨａ｜）とな
る。また、トランジスタ３０７のソース電極は、電位Ｖｂと同電位であるので、トランジ
スタ３０７のドレイン電極とゲート電極は、電位Ｖｂからしきい値電圧を減算した電位（
Ｖｂ−｜ＶＴＨａ｜）となる。また、トランジスタ３０８のゲート電極は、Ｖｂ−｜ＶＴ
Ｈａ｜であるので、トランジスタ３０８のソース電極は、ゲート電極の電位からしきい値
電圧を減算した電位Ｖｂとなる。
のドレイン電極は、電位Ｖｂにしきい値電圧を加算した電位（Ｖｂ＋｜ＶＴＨａ｜）とな
る。また、トランジスタ３０７のソース電極は、電位Ｖｂと同電位であるので、トランジ
スタ３０７のドレイン電極とゲート電極は、電位Ｖｂからしきい値電圧を減算した電位（
Ｖｂ−｜ＶＴＨａ｜）となる。また、トランジスタ３０８のゲート電極は、Ｖｂ−｜ＶＴ
Ｈａ｜であるので、トランジスタ３０８のソース電極は、ゲート電極の電位からしきい値
電圧を減算した電位Ｖｂとなる。
そして、抵抗素子３１３の一方のノードに電位Ｖａが与えられ、他方のノードには電位Ｖ
ｂが与えられ、抵抗素子３１３の電流値は、電位Ｖａから電位Ｖｂを減算した値を抵抗値
Ｒ１で割った値（（Ｖａ−Ｖｂ）／Ｒ１）となる。
ｂが与えられ、抵抗素子３１３の電流値は、電位Ｖａから電位Ｖｂを減算した値を抵抗値
Ｒ１で割った値（（Ｖａ−Ｖｂ）／Ｒ１）となる。
抵抗素子３１３、トランジスタ３０９、３１０の電流値は同じ値であり、抵抗素子３１４
の一方のノードの電位はＶｃであるので、抵抗素子３１４の他方のノードの電位は、Ｖｃ
−（Ｖａ−Ｖｂ）×Ｒ２／Ｒ１となる。
の一方のノードの電位はＶｃであるので、抵抗素子３１４の他方のノードの電位は、Ｖｃ
−（Ｖａ−Ｖｂ）×Ｒ２／Ｒ１となる。
このように、電位生成回路１４は、電位Ｖａ、Ｖｂとは異なる、新たな電位（Ｖｃ−（Ｖ
ａ−Ｖｂ）×Ｒ２／Ｒ１）を生成することができる。また、電位生成回路１４が生成する
電位は、トランジスタのしきい値電圧の値は関係ないため、トランジスタのしきい値電圧
のバラツキによる影響を受けることがない。
（実施の形態８）
ａ−Ｖｂ）×Ｒ２／Ｒ１）を生成することができる。また、電位生成回路１４が生成する
電位は、トランジスタのしきい値電圧の値は関係ないため、トランジスタのしきい値電圧
のバラツキによる影響を受けることがない。
（実施の形態８）
本発明の半導体装置の構成要素である信号出力回路の構成について、図２２を参照して説
明する。
明する。
信号出力回路は、トランジスタ３６０〜３６４と電位生成回路１４を有する。トランジス
タ３６０〜３６２、３６４はＮ型トランジスタであり、トランジスタ３６３はＰ型トラン
ジスタである。また、信号出力回路は、入力ノードに信号が入力されると、出力ノードか
ら信号を出力する。
タ３６０〜３６２、３６４はＮ型トランジスタであり、トランジスタ３６３はＰ型トラン
ジスタである。また、信号出力回路は、入力ノードに信号が入力されると、出力ノードか
ら信号を出力する。
次に、電位生成回路１４について、図２２を参照して説明する。
電位生成回路１４は、電源３２１〜３２５、トランジスタ３４０〜３５９、抵抗素子３７
１〜３７５を有する。電源３２１、３２２は固定電源であり、電源３２３〜３２５は可変
電源である。トランジスタ３４０、３４３、３４４、３５０〜３５９はＰ型トランジスタ
であり、トランジスタ３４１、３４２、３４６〜３４９はＮ型トランジスタである。トラ
ンジスタ３４１とトランジスタ３４２、トランジスタ３４３とトランジスタ３４４、トラ
ンジスタ３４５〜３４９、トランジスタ３５０とトランジスタ３５３、トランジスタ３５
１とトランジスタ３５４、トランジスタ３５２とトランジスタ３５５、トランジスタ３５
６〜３５９はカレントミラー回路を構成する。カレントミラー回路を構成する２つのトラ
ンジスタは同じ電流値となる。
１〜３７５を有する。電源３２１、３２２は固定電源であり、電源３２３〜３２５は可変
電源である。トランジスタ３４０、３４３、３４４、３５０〜３５９はＰ型トランジスタ
であり、トランジスタ３４１、３４２、３４６〜３４９はＮ型トランジスタである。トラ
ンジスタ３４１とトランジスタ３４２、トランジスタ３４３とトランジスタ３４４、トラ
ンジスタ３４５〜３４９、トランジスタ３５０とトランジスタ３５３、トランジスタ３５
１とトランジスタ３５４、トランジスタ３５２とトランジスタ３５５、トランジスタ３５
６〜３５９はカレントミラー回路を構成する。カレントミラー回路を構成する２つのトラ
ンジスタは同じ電流値となる。
電源３２１からは電位Ｖａが出力され、電源３２２からは電位Ｖｂが出力され、電源３２
３からは電位Ｖｃが出力され、電源３２４からは電位Ｖｄが出力され、電源３２５からは
電位Ｖｅが出力される（電位Ｖａ、ＶｂはＶａ＞Ｖｂを満たす）。
３からは電位Ｖｃが出力され、電源３２４からは電位Ｖｄが出力され、電源３２５からは
電位Ｖｅが出力される（電位Ｖａ、ＶｂはＶａ＞Ｖｂを満たす）。
次に、上記構成を有する電位生成回路１４の動作について以下に説明する。以下の説明で
は、Ｐ型トランジスタのしきい値電圧は全て同じ値（｜ＶＴＨａ｜）とし、Ｎ型トランジ
スタのしきい値電圧も全て同じ値（ＶＴＨｂ）とする。また、抵抗素子３７１、３７２の
抵抗値はＲ１、抵抗素子３７３〜３７５の抵抗値はＲ２とする。
は、Ｐ型トランジスタのしきい値電圧は全て同じ値（｜ＶＴＨａ｜）とし、Ｎ型トランジ
スタのしきい値電圧も全て同じ値（ＶＴＨｂ）とする。また、抵抗素子３７１、３７２の
抵抗値はＲ１、抵抗素子３７３〜３７５の抵抗値はＲ２とする。
トランジスタ３４０のゲート電極は、電位Ｖｂと同電位であるので、トランジスタ３４０
のドレイン電極は、電位Ｖｂにしきい値電圧を加算した電位（Ｖｂ＋｜ＶＴＨａ｜）とな
る。
のドレイン電極は、電位Ｖｂにしきい値電圧を加算した電位（Ｖｂ＋｜ＶＴＨａ｜）とな
る。
また、トランジスタ３４３のソース電極は、電位Ｖｂと同電位であるので、トランジスタ
３４３のドレイン電極とゲート電極は、電位Ｖｂからしきい値電圧（｜ＶＴＨａ｜）を減
算した電位（Ｖｂ−｜ＶＴＨａ｜）となる。
３４３のドレイン電極とゲート電極は、電位Ｖｂからしきい値電圧（｜ＶＴＨａ｜）を減
算した電位（Ｖｂ−｜ＶＴＨａ｜）となる。
また、トランジスタ３４４のゲート電極は、Ｖｂ−｜ＶＴＨａ｜となるので、トランジス
タ３４４のソース電極は、ゲート電極の電位（Ｖｂ−｜ＶＴＨａ｜）からしきい値電圧（
｜ＶＴＨａ｜）を減算した電位Ｖｂとなる。そして、抵抗素子３７２の一方のノードに電
位Ｖａが与えられ、他方のノードには電位Ｖｂが与えられ、抵抗素子３７２の電流値は、
電位Ｖａから電位Ｖｂを減算した値を抵抗値Ｒ１で割った値（（Ｖａ−Ｖｂ）／Ｒ１）と
なる。
タ３４４のソース電極は、ゲート電極の電位（Ｖｂ−｜ＶＴＨａ｜）からしきい値電圧（
｜ＶＴＨａ｜）を減算した電位Ｖｂとなる。そして、抵抗素子３７２の一方のノードに電
位Ｖａが与えられ、他方のノードには電位Ｖｂが与えられ、抵抗素子３７２の電流値は、
電位Ｖａから電位Ｖｂを減算した値を抵抗値Ｒ１で割った値（（Ｖａ−Ｖｂ）／Ｒ１）と
なる。
トランジスタ３５０のドレイン電極は、電位Ｖｃと同電位であるので、トランジスタ３５
０のドレイン電極とゲート電極の電位は（Ｖｃ−｜ＶＴＨａ｜）となる。トランジスタ３
５１のドレイン電極は、電位Ｖｄと同電位であるので、トランジスタ３５１のドレイン電
極とゲート電極の電位は（Ｖｄ−｜ＶＴＨａ｜）となる。トランジスタ３５２のドレイン
電極は、電位Ｖｅと同電位であるので、トランジスタ３５２のドレイン電極とゲート電極
の電位は（Ｖｅ−｜ＶＴＨａ｜）となる。
０のドレイン電極とゲート電極の電位は（Ｖｃ−｜ＶＴＨａ｜）となる。トランジスタ３
５１のドレイン電極は、電位Ｖｄと同電位であるので、トランジスタ３５１のドレイン電
極とゲート電極の電位は（Ｖｄ−｜ＶＴＨａ｜）となる。トランジスタ３５２のドレイン
電極は、電位Ｖｅと同電位であるので、トランジスタ３５２のドレイン電極とゲート電極
の電位は（Ｖｅ−｜ＶＴＨａ｜）となる。
そうすると、トランジスタ３５３のソース電極の電位はＶｃとなる。トランジスタ３５４
のソース電極の電位はＶｄとなる。トランジスタ３５５のソース電極の電位はＶｅとなる
。
のソース電極の電位はＶｄとなる。トランジスタ３５５のソース電極の電位はＶｅとなる
。
そうすると、トランジスタ３６０のゲート電極の電位はＶｃ＋Ｉ×Ｒ２となり、トランジ
スタ３６１のゲート電極の電位はＶｄ＋Ｉ×Ｒ２となり、トランジスタ３６２のゲート電
極の電位はＶｅ＋Ｉ×Ｒ２となる（Ｉはトランジスタ３５７〜３５９の電流値とする）。
これらのトランジスタ３６０〜３６２に与えられる電位は、電位生成回路１４の出力とな
る。
スタ３６１のゲート電極の電位はＶｄ＋Ｉ×Ｒ２となり、トランジスタ３６２のゲート電
極の電位はＶｅ＋Ｉ×Ｒ２となる（Ｉはトランジスタ３５７〜３５９の電流値とする）。
これらのトランジスタ３６０〜３６２に与えられる電位は、電位生成回路１４の出力とな
る。
このように、電位生成回路１４は、電位Ｖａ〜Ｖｅとは異なる、新たな電位Ｖｃ＋Ｉ×Ｒ
２、Ｖｄ＋Ｉ×Ｒ２、Ｖｅ＋Ｉ×Ｒ２を生成することができる。電位生成回路１４が生成
する電位は、トランジスタのしきい値電圧の値は関係ないため、トランジスタのしきい値
電圧のバラツキによる影響を受けることがない。
２、Ｖｄ＋Ｉ×Ｒ２、Ｖｅ＋Ｉ×Ｒ２を生成することができる。電位生成回路１４が生成
する電位は、トランジスタのしきい値電圧の値は関係ないため、トランジスタのしきい値
電圧のバラツキによる影響を受けることがない。
そして、トランジスタ３６０のソース電位はＶｃ＋Ｉ×Ｒ２−｜ＶＴＨａ｜となり、トラ
ンジスタ３６１のソース電位はＶｄ＋Ｉ×Ｒ２−｜ＶＴＨａ｜となり、トランジスタ３６
２のソース電位はＶｅ＋Ｉ×Ｒ２−｜ＶＴＨａ｜となる。そして、Ｖｃ＞Ｖｄ、Ｖｃ＞Ｖ
ｅの関係式から、信号出力回路の入力ノードに入力される信号がＬレベルであるとき、ト
ランジスタ３６３がオンになり、トランジスタ３６４がオフになり、信号出力回路の出力
ノードから、Ｖｃ＋Ｉ×Ｒ２−｜ＶＴＨａ｜の電位が出力される。
（実施の形態９）
ンジスタ３６１のソース電位はＶｄ＋Ｉ×Ｒ２−｜ＶＴＨａ｜となり、トランジスタ３６
２のソース電位はＶｅ＋Ｉ×Ｒ２−｜ＶＴＨａ｜となる。そして、Ｖｃ＞Ｖｄ、Ｖｃ＞Ｖ
ｅの関係式から、信号出力回路の入力ノードに入力される信号がＬレベルであるとき、ト
ランジスタ３６３がオンになり、トランジスタ３６４がオフになり、信号出力回路の出力
ノードから、Ｖｃ＋Ｉ×Ｒ２−｜ＶＴＨａ｜の電位が出力される。
（実施の形態９）
本発明の半導体装置は、電位生成回路１４とトランジスタ２４１〜２４３を有する（図２
３（Ａ）（Ｂ）参照）。電位生成回路１４は、抵抗素子２４４とトランジスタ２４５を有
する（図２３（Ａ）参照）。また、上記とは異なる構成の電位生成回路１４は、抵抗素子
２４４とトランジスタ２４５、２４６を有する（図２３（Ｂ）参照）。
３（Ａ）（Ｂ）参照）。電位生成回路１４は、抵抗素子２４４とトランジスタ２４５を有
する（図２３（Ａ）参照）。また、上記とは異なる構成の電位生成回路１４は、抵抗素子
２４４とトランジスタ２４５、２４６を有する（図２３（Ｂ）参照）。
トランジスタ２４１、２４２、２４６はＮチャネル型トランジスタであり、トランジスタ
２４３、２４５はＰチャネル型トランジスタである。トランジスタ２４５のゲートには、
所定の電圧（Ｖａ）が印加され、飽和領域で動作する。また、トランジスタ２４５は定電
流源として動作する。また、電位生成回路１４は、高電位電源（ＶＤＤ）及び低電位電源
（ＶＳＳ）の電位と異なる電位Ｖｃを生成する（ＶＳＳ＜Ｖｃ＜ＶＤＤ）。
２４３、２４５はＰチャネル型トランジスタである。トランジスタ２４５のゲートには、
所定の電圧（Ｖａ）が印加され、飽和領域で動作する。また、トランジスタ２４５は定電
流源として動作する。また、電位生成回路１４は、高電位電源（ＶＤＤ）及び低電位電源
（ＶＳＳ）の電位と異なる電位Ｖｃを生成する（ＶＳＳ＜Ｖｃ＜ＶＤＤ）。
入力ノードにＨレベルの信号が入力された場合、トランジスタ２４１がオフ、トランジス
タ２４３がオンになる。そして、出力ノードから、電位生成回路１４の出力電位Ｖｃと、
トランジスタ２４２のしきい値電圧（｜ＶＴＨａ｜）を足した電位（Ｖｃ＋｜ＶＴＨａ｜
）が出力される。
タ２４３がオンになる。そして、出力ノードから、電位生成回路１４の出力電位Ｖｃと、
トランジスタ２４２のしきい値電圧（｜ＶＴＨａ｜）を足した電位（Ｖｃ＋｜ＶＴＨａ｜
）が出力される。
また、入力ノードにＬレベルの信号が入力された場合、トランジスタ２４１がオン、トラ
ンジスタ２４３がオフになり、出力ノードから、高電位電源（ＶＤＤ）の電位が出力され
る。
ンジスタ２４３がオフになり、出力ノードから、高電位電源（ＶＤＤ）の電位が出力され
る。
このように、本発明の半導体装置は、出力ノードから出力される２つの信号の電位差を、
高電位電源と低電位電源の電位差よりも小さくすることができる。従って、消費電力を削
減することができる。
高電位電源と低電位電源の電位差よりも小さくすることができる。従って、消費電力を削
減することができる。
本発明の半導体装置の構成について、図１４を参照して説明する。本発明の半導体装置は
、ソースドライバ１０１、ゲートドライバ１０６及び画素部１０９を有する。
、ソースドライバ１０１、ゲートドライバ１０６及び画素部１０９を有する。
ソースドライバ１０１は、パルス出力回路１０２、ラッチ回路１０３、１０４、バッファ
回路１０５を有する。ゲートドライバ１０６は、パルス出力回路１０７、バッファ回路１
０８を有する。パルス出力回路１０２、１０７は、サンプリングパルスを出力する回路で
あり、例えば、シフトレジスタやデコーダである。ラッチ回路１０３、１０４は、ビデオ
信号を保持したり、保持した該ビデオ信号を下段の回路に出力したりする。バッファ回路
１０５、１０８は、複数の信号出力回路１０を有する。
回路１０５を有する。ゲートドライバ１０６は、パルス出力回路１０７、バッファ回路１
０８を有する。パルス出力回路１０２、１０７は、サンプリングパルスを出力する回路で
あり、例えば、シフトレジスタやデコーダである。ラッチ回路１０３、１０４は、ビデオ
信号を保持したり、保持した該ビデオ信号を下段の回路に出力したりする。バッファ回路
１０５、１０８は、複数の信号出力回路１０を有する。
画素部１０９は、複数本（ｘ本、ｘは自然数）のソース線（Ｓ１〜Ｓｘ）、複数本（ｙ本
、ｙは自然数）のゲート線（Ｇ１〜Ｇｙ）、複数本の電源線（Ｖ１〜Ｖｘ）、複数の画素
１１０を有する。
、ｙは自然数）のゲート線（Ｇ１〜Ｇｙ）、複数本の電源線（Ｖ１〜Ｖｘ）、複数の画素
１１０を有する。
複数の画素１１０の各々は、Ｎ型トランジスタ１１２、Ｐ型トランジスタ１１３及び発光
素子１１１を有する。Ｎ型トランジスタ１１２は、画素１１０に対する映像信号の入力を
制御するスイッチ用トランジスタである。Ｐ型トランジスタ１１３は、画素１１０に入力
された映像信号の電位に応じて、発光素子１１１の電流の供給を制御する駆動用トランジ
スタである。発光素子１１１は、一方の電極は、Ｐ型トランジスタ１１３を介して高電位
電源（ＶＤＤ）に接続され、他方の電極は低電位電源（ＶＳＳ）に接続されている。その
ため、発光素子１１１に流れる電流量は、高電位電源と低電位電源の電位差により決定さ
れる。
素子１１１を有する。Ｎ型トランジスタ１１２は、画素１１０に対する映像信号の入力を
制御するスイッチ用トランジスタである。Ｐ型トランジスタ１１３は、画素１１０に入力
された映像信号の電位に応じて、発光素子１１１の電流の供給を制御する駆動用トランジ
スタである。発光素子１１１は、一方の電極は、Ｐ型トランジスタ１１３を介して高電位
電源（ＶＤＤ）に接続され、他方の電極は低電位電源（ＶＳＳ）に接続されている。その
ため、発光素子１１１に流れる電流量は、高電位電源と低電位電源の電位差により決定さ
れる。
なお、画素１１０の構成は上記構成に制約されず、Ｐ型トランジスタ１１３のゲート・ソ
ース間電圧を保持する容量素子を設けてもよい。また、スイッチ用トランジスタ、駆動用
トランジスタとも上記の導電型に制約されず、Ｎ型とＰ型のどちらの導電型でもよい。
ース間電圧を保持する容量素子を設けてもよい。また、スイッチ用トランジスタ、駆動用
トランジスタとも上記の導電型に制約されず、Ｎ型とＰ型のどちらの導電型でもよい。
また、半導体装置を用いて階調を表現する場合、アナログのビデオ信号を用いる方法と、
デジタルのビデオ信号を用いる方法がある。前者の方法では、発光素子の輝度をアナログ
のビデオ信号で制御することで、階調を表現する。後者の方法では、時間階調法や面積階
調法がある。本発明はどちらの方法を用いてもよい。
デジタルのビデオ信号を用いる方法がある。前者の方法では、発光素子の輝度をアナログ
のビデオ信号で制御することで、階調を表現する。後者の方法では、時間階調法や面積階
調法がある。本発明はどちらの方法を用いてもよい。
本発明は、Ｐ型トランジスタ１１３を線形領域で動作させ、発光素子１１１に一定の電圧
を印加する定電圧駆動を採用する。定電圧駆動は、定電流駆動と比較すると、Ｐ型トラン
ジスタ１１３を飽和領域で動作させる必要がないため、駆動電圧を高くする必要がない。
従って、定電流駆動と比較すると、消費電力を低減することができる。
を印加する定電圧駆動を採用する。定電圧駆動は、定電流駆動と比較すると、Ｐ型トラン
ジスタ１１３を飽和領域で動作させる必要がないため、駆動電圧を高くする必要がない。
従って、定電流駆動と比較すると、消費電力を低減することができる。
また、上記構成では、ソースドライバ１０１内に本発明の信号出力回路１０が設けられて
おり、Ｐ型トランジスタ１１３に入力される２つの信号の電位差は、線形領域で動作する
Ｐ型トランジスタ１１３を確実にオンすることができ、なおかつ、確実にオフすることが
できる電位差であって、なおかつ、高電位電源と低電位電源の電位差よりも小さい電位差
である。このように、本発明は、Ｐ型トランジスタ１１３に入力される２つの信号の電位
差を、高電位電源と低電位電源の電位差よりも小さくできるため、消費電力を低減するこ
とができる。本実施例は、上記の実施の形態と自由に組み合わせることができる。
おり、Ｐ型トランジスタ１１３に入力される２つの信号の電位差は、線形領域で動作する
Ｐ型トランジスタ１１３を確実にオンすることができ、なおかつ、確実にオフすることが
できる電位差であって、なおかつ、高電位電源と低電位電源の電位差よりも小さい電位差
である。このように、本発明は、Ｐ型トランジスタ１１３に入力される２つの信号の電位
差を、高電位電源と低電位電源の電位差よりも小さくできるため、消費電力を低減するこ
とができる。本実施例は、上記の実施の形態と自由に組み合わせることができる。
本発明の半導体装置の構成について、図１５を参照して説明する。本発明の半導体装置は
、画素部１０９とモニター部１５２を有する。画素部１０９は複数の画素を有し、複数の
画素の各々は、発光素子１１１と少なくとも２つのトランジスタを有する。図示する構成
では、発光素子１１１に直列に接続するＰ型トランジスタ１１３のみを示す。発光素子１
１１の２つの電極のうち、一方は低電位電源（ＶＳＳ）に接続され、他方の電極はＰ型ト
ランジスタ１１３に接続される。
、画素部１０９とモニター部１５２を有する。画素部１０９は複数の画素を有し、複数の
画素の各々は、発光素子１１１と少なくとも２つのトランジスタを有する。図示する構成
では、発光素子１１１に直列に接続するＰ型トランジスタ１１３のみを示す。発光素子１
１１の２つの電極のうち、一方は低電位電源（ＶＳＳ）に接続され、他方の電極はＰ型ト
ランジスタ１１３に接続される。
発光素子１１１は温度依存性があり、周囲の温度が高温になると抵抗値は下がり、低温に
なると抵抗値は上がる。また、発光素子は時間と共に劣化する性質があり、時間による劣
化により抵抗値は上がる。発光素子の輝度は、その電流値に依存するため、環境温度が変
化したり、発光素子の経時劣化が生じたりすると、電流値が変化し、所望の輝度が得られ
ない。そこで、本実施例の半導体装置は、モニター部１５２を有することを特徴とする。
モニター部１５２は、１つ又は複数のモニター用発光素子１５７、リミッタ用トランジス
タ１５８、バッファアンプ１５３及び定電流源１５４を有する。モニター用発光素子１５
７の２つの電極のうち、一方は低電位電源（ＶＳＳ）に接続され、他方はリミッタ用トラ
ンジスタ１５８に接続される。リミッタ用トランジスタ１５８のゲート電極は、一定の電
位（ＶＨ）に保たれており、リミッタ用トランジスタ１５８はオン状態にある。
なると抵抗値は上がる。また、発光素子は時間と共に劣化する性質があり、時間による劣
化により抵抗値は上がる。発光素子の輝度は、その電流値に依存するため、環境温度が変
化したり、発光素子の経時劣化が生じたりすると、電流値が変化し、所望の輝度が得られ
ない。そこで、本実施例の半導体装置は、モニター部１５２を有することを特徴とする。
モニター部１５２は、１つ又は複数のモニター用発光素子１５７、リミッタ用トランジス
タ１５８、バッファアンプ１５３及び定電流源１５４を有する。モニター用発光素子１５
７の２つの電極のうち、一方は低電位電源（ＶＳＳ）に接続され、他方はリミッタ用トラ
ンジスタ１５８に接続される。リミッタ用トランジスタ１５８のゲート電極は、一定の電
位（ＶＨ）に保たれており、リミッタ用トランジスタ１５８はオン状態にある。
また、発光素子１１１とモニター用発光素子１５７は、同一の条件で同一の工程で作成さ
れたものであり、環境温度の変化と経時劣化に対して同じ特性又はほぼ同じ特性を有する
。発光素子１１１とモニター用発光素子１５７は、同一の基板上に設けられている。
モニター用発光素子１５７には、定電流源１５４から一定の電流が供給されている。この
状態で、環境温度の変化やモニター用発光素子１５７の経時劣化が生じると、モニター用
発光素子１５７の抵抗値が変化する。モニター用発光素子１５７の電流値は常に一定なた
め、モニター用発光素子１５７の抵抗値が変化すると、モニター用発光素子１５７の両電
極間の電位差が変化する。
れたものであり、環境温度の変化と経時劣化に対して同じ特性又はほぼ同じ特性を有する
。発光素子１１１とモニター用発光素子１５７は、同一の基板上に設けられている。
モニター用発光素子１５７には、定電流源１５４から一定の電流が供給されている。この
状態で、環境温度の変化やモニター用発光素子１５７の経時劣化が生じると、モニター用
発光素子１５７の抵抗値が変化する。モニター用発光素子１５７の電流値は常に一定なた
め、モニター用発光素子１５７の抵抗値が変化すると、モニター用発光素子１５７の両電
極間の電位差が変化する。
上記構成の場合、モニター用発光素子１５７の低電位電源に接続する側の電極の電位は変
化せず、定電流源１５４に接続する側の電極の電位が変化する。変化したモニター用発光
素子１５７の電極の電位は、バッファアンプ１５３の入力ノードに供給される。そして、
バッファアンプ１５３の出力ノードから出力される電位は、Ｐ型トランジスタ１１３を介
して、発光素子１１１の２つの電極の一方の電極に与えられる。
化せず、定電流源１５４に接続する側の電極の電位が変化する。変化したモニター用発光
素子１５７の電極の電位は、バッファアンプ１５３の入力ノードに供給される。そして、
バッファアンプ１５３の出力ノードから出力される電位は、Ｐ型トランジスタ１１３を介
して、発光素子１１１の２つの電極の一方の電極に与えられる。
このように、環境温度の変化と発光素子の経時劣化に合わせて、発光素子１１１に与える
電位を変えることができるため、環境温度の変化と発光素子の経時劣化による影響を抑制
することができる。
電位を変えることができるため、環境温度の変化と発光素子の経時劣化による影響を抑制
することができる。
なお、上記のようなモニター部１５２を有する半導体装置では、経時劣化に伴って、発光
素子１１１に与える電位を徐々に高くしていく場合があり、このような場合に備えて、高
電位電源の電位は、マージンをもたせて、予め、通常よりも高く設定しておく場合がある
。このように、高電位電源の電位を予め高く設定しておくと、高電位電源と低電位電源の
電位差は、その分大きくなってしまう。高電位電源と低電位電源の電位差が大きいと、そ
の分、ソース線やゲート線の充放電に伴う消費電力も増加してしまう。
素子１１１に与える電位を徐々に高くしていく場合があり、このような場合に備えて、高
電位電源の電位は、マージンをもたせて、予め、通常よりも高く設定しておく場合がある
。このように、高電位電源の電位を予め高く設定しておくと、高電位電源と低電位電源の
電位差は、その分大きくなってしまう。高電位電源と低電位電源の電位差が大きいと、そ
の分、ソース線やゲート線の充放電に伴う消費電力も増加してしまう。
しかしながら、本発明の信号出力回路をソースドライバ内やゲートドライバ内に設けるこ
とにより、出力ノードから出力される２つの信号の電位差を、高電位電源と低電位電源の
電位差よりも小さくすることができる。従って、ソース線やゲート線の充放電に伴う消費
電力を低減することができる。つまり、上記のようなモニター部１５２を有する半導体装
置に、本発明の信号出力回路を適用することは大変有効である。
とにより、出力ノードから出力される２つの信号の電位差を、高電位電源と低電位電源の
電位差よりも小さくすることができる。従って、ソース線やゲート線の充放電に伴う消費
電力を低減することができる。つまり、上記のようなモニター部１５２を有する半導体装
置に、本発明の信号出力回路を適用することは大変有効である。
本実施例は、上記の実施の形態、実施例と自由に組み合わせることができる。
本発明の半導体装置の構成について、図１６、１７を参照して説明する。本発明の半導体
装置は、画素部１０９、ゲートドライバ１０６及びソースドライバ１０１を有する（図１
６（Ａ）参照）。基板１２０上には、発光素子１１１とＰ型トランジスタ１１３含む画素
を複数有する画素部１０９、ゲートドライバ１０６、ソースドライバ１０１及び接続フィ
ルム１２２が設けられている。接続フィルム１２２は複数のＩＣチップと接続する。
装置は、画素部１０９、ゲートドライバ１０６及びソースドライバ１０１を有する（図１
６（Ａ）参照）。基板１２０上には、発光素子１１１とＰ型トランジスタ１１３含む画素
を複数有する画素部１０９、ゲートドライバ１０６、ソースドライバ１０１及び接続フィ
ルム１２２が設けられている。接続フィルム１２２は複数のＩＣチップと接続する。
次に、半導体装置の断面構造について説明する。基板１２０上には、画素部１０９が含む
Ｐ型トランジスタ１１３、発光素子１１１及び容量素子１２４、ソースドライバ１０１が
含む複数の素子１２５が設けられている（図１６（Ｂ）、図１７（Ａ）（Ｂ）参照）。
Ｐ型トランジスタ１１３、発光素子１１１及び容量素子１２４、ソースドライバ１０１が
含む複数の素子１２５が設けられている（図１６（Ｂ）、図１７（Ａ）（Ｂ）参照）。
画素部１０９、ゲートドライバ１０６及びソースドライバ１０１の周囲にはシール材１２
３が設けられており、発光素子１１１は、シール材１２３を用いて、基板１２０と対向基
板１２１により封止される。この封止処理は、発光素子１１１を水分から保護するための
処理であり、ここではカバー材（ガラス、セラミックス、プラスチック、金属等）により
封止する方法を用いるが、熱硬化性樹脂や紫外光硬化性樹脂を用いて封止する方法、金属
酸化物や窒化物等のバリア能力が高い薄膜により封止する方法を用いてもよい。
３が設けられており、発光素子１１１は、シール材１２３を用いて、基板１２０と対向基
板１２１により封止される。この封止処理は、発光素子１１１を水分から保護するための
処理であり、ここではカバー材（ガラス、セラミックス、プラスチック、金属等）により
封止する方法を用いるが、熱硬化性樹脂や紫外光硬化性樹脂を用いて封止する方法、金属
酸化物や窒化物等のバリア能力が高い薄膜により封止する方法を用いてもよい。
発光素子１１１の画素電極が透光性を有し、発光素子１１１の対向電極が遮光性を有する
場合、発光素子１１１は下面出射（ボトムエミッション）を行う（図１６（Ｂ）参照）。
また、発光素子１１１の画素電極が遮光性を有し、発光素子１１１の対向電極が透光性を
有する場合、発光素子１１１は上面出射（トップエミッション）を行う（図１７（Ａ）参
照）。また、発光素子１１１の画素電極と、発光素子１１１の対向電極の両者が透光性を
有する場合、発光素子１１１は両面出射（デュアルエミッション）を行う（図１７（Ｂ）
参照）。
場合、発光素子１１１は下面出射（ボトムエミッション）を行う（図１６（Ｂ）参照）。
また、発光素子１１１の画素電極が遮光性を有し、発光素子１１１の対向電極が透光性を
有する場合、発光素子１１１は上面出射（トップエミッション）を行う（図１７（Ａ）参
照）。また、発光素子１１１の画素電極と、発光素子１１１の対向電極の両者が透光性を
有する場合、発光素子１１１は両面出射（デュアルエミッション）を行う（図１７（Ｂ）
参照）。
また、Ｐ型トランジスタ１１３のソースドレイン配線上に絶縁層を設けて、当該絶縁層上
に発光素子１１１の画素電極を設けてもよいし（図１６（Ｂ）参照）、Ｐ型トランジスタ
１１３のソースドレイン配線と同じ層に、発光素子１１１の画素電極を設けてもよい（図
１７参照）。また、Ｐ型トランジスタ１１３のソースドレイン配線と、発光素子１１１の
画素電極とが積層する部分は、Ｐ型トランジスタ１１３のソースドレイン配線が下層で、
発光素子１１１の画素電極が上層でもよいし（図１７（Ａ）参照）、発光素子１１１の画
素電極が下層で、Ｐ型トランジスタ１１３のソースドレイン配線が上層でもよい（図１７
（Ｂ）参照）。
に発光素子１１１の画素電極を設けてもよいし（図１６（Ｂ）参照）、Ｐ型トランジスタ
１１３のソースドレイン配線と同じ層に、発光素子１１１の画素電極を設けてもよい（図
１７参照）。また、Ｐ型トランジスタ１１３のソースドレイン配線と、発光素子１１１の
画素電極とが積層する部分は、Ｐ型トランジスタ１１３のソースドレイン配線が下層で、
発光素子１１１の画素電極が上層でもよいし（図１７（Ａ）参照）、発光素子１１１の画
素電極が下層で、Ｐ型トランジスタ１１３のソースドレイン配線が上層でもよい（図１７
（Ｂ）参照）。
基板１２０上に設けられる素子は、移動度等の特性が良好な結晶質半導体をチャネル部と
したトランジスタにより構成するとよい。そうすると、同一表面上におけるモノリシック
化が実現される。上記構成を有する半導体装置は、接続する外部ＩＣの個数を減少するこ
とができるため、小型化、軽量化、薄型化を実現することができる。
したトランジスタにより構成するとよい。そうすると、同一表面上におけるモノリシック
化が実現される。上記構成を有する半導体装置は、接続する外部ＩＣの個数を減少するこ
とができるため、小型化、軽量化、薄型化を実現することができる。
また、基板１２０上に設けられる素子は、非晶質半導体をチャネル部としたトランジスタ
により構成し、ゲートドライバ１０６とソースドライバ１０１をＩＣチップにより構成し
てもよい。ＩＣチップは、ＣＯＧ方式により基板１２０上に貼り合わせたり、接続フィル
ム１２２に貼り合わせたりする。非晶質半導体は、ＣＶＤ法を用いることで、大きな面積
の基板に簡単に形成することができ、かつ結晶化の工程が不要であることから、安価なパ
ネルの提供を可能とする。また、この際、インクジェット法に代表される液滴吐出法によ
り導電層を形成すると、より安価なパネルを提供することができる。
により構成し、ゲートドライバ１０６とソースドライバ１０１をＩＣチップにより構成し
てもよい。ＩＣチップは、ＣＯＧ方式により基板１２０上に貼り合わせたり、接続フィル
ム１２２に貼り合わせたりする。非晶質半導体は、ＣＶＤ法を用いることで、大きな面積
の基板に簡単に形成することができ、かつ結晶化の工程が不要であることから、安価なパ
ネルの提供を可能とする。また、この際、インクジェット法に代表される液滴吐出法によ
り導電層を形成すると、より安価なパネルを提供することができる。
本発明の半導体装置が含む発光素子は、電流または電圧によって輝度が制御される素子を
その範疇に含んでおり、具体的にはＯＬＥＤ（Ｏｒｇａｎｉｃ Ｌｉｇｈｔ Ｅｍｉｔｔ
ｉｎｇ Ｄｉｏｄｅ）や、ＦＥＤ（Ｆｉｅｌｄ Ｅｍｉｓｓｉｏｎ Ｄｉｓｐｌａｙ）に
用いられているＭＩＭ型の電子源素子（電子放出素子）等が含まれる。発光素子の一つで
あるＯＬＥＤは、電場を加えることで発生するルミネッセンス（Ｅｌｅｃｔｒｏ Ｌｕｍ
ｉｎｅｓｃｅｎｃｅ）が得られる電界発光材料を含む層（以下電界発光層と略記）と、陽
極と、陰極とを有している。電界発光層は陽極と陰極の間に設けられており、単層または
複数の層で構成されている。これらの層の中に無機化合物を含んでいる場合もある。電界
発光層におけるルミネッセンスには、一重項励起状態から基底状態に戻る際の発光（蛍光
）と三重項励起状態から基底状態に戻る際の発光（リン光）とが含まれる。本実施例は、
上記の実施の形態、実施例と自由に組み合わせることができる。
その範疇に含んでおり、具体的にはＯＬＥＤ（Ｏｒｇａｎｉｃ Ｌｉｇｈｔ Ｅｍｉｔｔ
ｉｎｇ Ｄｉｏｄｅ）や、ＦＥＤ（Ｆｉｅｌｄ Ｅｍｉｓｓｉｏｎ Ｄｉｓｐｌａｙ）に
用いられているＭＩＭ型の電子源素子（電子放出素子）等が含まれる。発光素子の一つで
あるＯＬＥＤは、電場を加えることで発生するルミネッセンス（Ｅｌｅｃｔｒｏ Ｌｕｍ
ｉｎｅｓｃｅｎｃｅ）が得られる電界発光材料を含む層（以下電界発光層と略記）と、陽
極と、陰極とを有している。電界発光層は陽極と陰極の間に設けられており、単層または
複数の層で構成されている。これらの層の中に無機化合物を含んでいる場合もある。電界
発光層におけるルミネッセンスには、一重項励起状態から基底状態に戻る際の発光（蛍光
）と三重項励起状態から基底状態に戻る際の発光（リン光）とが含まれる。本実施例は、
上記の実施の形態、実施例と自由に組み合わせることができる。
本発明の半導体装置を用いた電子機器の一態様について、図１８、１９を参照して説明す
る。ここで例示する電子機器は携帯電話装置であり、筐体２７００、２７０６、パネル２
７０１、ハウジング２７０２、プリント配線基板２７０３、操作ボタン２７０４及びバッ
テリ２７０５を含む（図１８参照）。パネル２７０１は、複数の画素がマトリクス状に配
置された画素部を有し、一対の基板により画素部が封止されている。パネル２７０１はハ
ウジング２７０２に脱着自在に組み込まれ、ハウジング２７０２はプリント配線基板２７
０３に嵌着される。ハウジング２７０２はパネル２７０１が組み込まれる電子機器に合わ
せて、形状や寸法が適宜変更される。プリント配線基板２７０３には、中央処理回路（Ｃ
ＰＵ）、コントローラ回路、電源回路、バッファアンプ、ソースドライバ、ゲートドライ
バから選択された一つ又は複数に相当する複数のＩＣチップが実装される。モジュールと
は、パネルにプリント配線基板２７０３が実装された状態に相当する。
る。ここで例示する電子機器は携帯電話装置であり、筐体２７００、２７０６、パネル２
７０１、ハウジング２７０２、プリント配線基板２７０３、操作ボタン２７０４及びバッ
テリ２７０５を含む（図１８参照）。パネル２７０１は、複数の画素がマトリクス状に配
置された画素部を有し、一対の基板により画素部が封止されている。パネル２７０１はハ
ウジング２７０２に脱着自在に組み込まれ、ハウジング２７０２はプリント配線基板２７
０３に嵌着される。ハウジング２７０２はパネル２７０１が組み込まれる電子機器に合わ
せて、形状や寸法が適宜変更される。プリント配線基板２７０３には、中央処理回路（Ｃ
ＰＵ）、コントローラ回路、電源回路、バッファアンプ、ソースドライバ、ゲートドライ
バから選択された一つ又は複数に相当する複数のＩＣチップが実装される。モジュールと
は、パネルにプリント配線基板２７０３が実装された状態に相当する。
パネル２７０１は、接続フィルム２７０８を介して、プリント配線基板２７０３と接続さ
れる。パネル２７０１、ハウジング２７０２、プリント配線基板２７０３は、操作ボタン
２７０４やバッテリ２７０５と共に、筐体２７００、２７０６の内部に収納される。パネ
ル２７０１が含む画素部は、筐体２７００に設けられた開口窓から視認できるように配置
されている。
れる。パネル２７０１、ハウジング２７０２、プリント配線基板２７０３は、操作ボタン
２７０４やバッテリ２７０５と共に、筐体２７００、２７０６の内部に収納される。パネ
ル２７０１が含む画素部は、筐体２７００に設けられた開口窓から視認できるように配置
されている。
なお、筐体２７００、２７０６は、携帯電話装置の外観形状を一例として示したものであ
り、本実施の形態に係る電子機器は、その機能や用途に応じて様々な態様に変容しうる。
従って、以下に、電子機器の態様の一例について、図１９を参照して説明する。
り、本実施の形態に係る電子機器は、その機能や用途に応じて様々な態様に変容しうる。
従って、以下に、電子機器の態様の一例について、図１９を参照して説明する。
携帯端末である携帯電話装置は、画素部９１０２等を含む（図１９（Ａ）参照）。携帯端
末である携帯型ゲーム装置は、画素部９８０１等を含む（図１９（Ｂ）参照）。デジタル
ビデオカメラは、画素部９７０１、９７０２等を含む（図１９（Ｃ）参照）。携帯情報端
末であるＰＤＡ（Ｐｅｒｓｏｎａｌ Ｄｉｇｉｔａｌ Ａｓｓｉｓｔａｎｔ）は、画素部
９２０１等を含む（図１９（Ｄ）参照）。テレビジョン装置は、画素部９３０１等を含む
（図１９（Ｅ）参照）。モニター装置は、画素部９４０１等を含む（図１９（Ｆ）参照）
。
末である携帯型ゲーム装置は、画素部９８０１等を含む（図１９（Ｂ）参照）。デジタル
ビデオカメラは、画素部９７０１、９７０２等を含む（図１９（Ｃ）参照）。携帯情報端
末であるＰＤＡ（Ｐｅｒｓｏｎａｌ Ｄｉｇｉｔａｌ Ａｓｓｉｓｔａｎｔ）は、画素部
９２０１等を含む（図１９（Ｄ）参照）。テレビジョン装置は、画素部９３０１等を含む
（図１９（Ｅ）参照）。モニター装置は、画素部９４０１等を含む（図１９（Ｆ）参照）
。
本発明は、携帯端末である携帯電話装置（携帯電話機、携帯電話ともよぶ）、ＰＤＡ、電
子手帳及び携帯型ゲーム機や、テレビジョン装置（テレビ、テレビジョン受信機ともよぶ
）、ディスプレイ（モニター装置ともよぶ）、デジタルカメラ、デジタルビデオカメラ等
のカメラ、カーオーディオ等の音響再生装置、家庭用ゲーム機等の様々な電子機器に適用
することができる。
子手帳及び携帯型ゲーム機や、テレビジョン装置（テレビ、テレビジョン受信機ともよぶ
）、ディスプレイ（モニター装置ともよぶ）、デジタルカメラ、デジタルビデオカメラ等
のカメラ、カーオーディオ等の音響再生装置、家庭用ゲーム機等の様々な電子機器に適用
することができる。
本実施例は、上記の実施の形態、実施例と自由に組み合わせることができる。
Claims (9)
- 画素と、ゲートドライバと、を有し、
前記画素は、基板上に設けられ、
前記ゲートドライバは、前記基板上に設けられ、
前記ゲートドライバは、第１乃至第７のトランジスタを有し、
前記第１のトランジスタのソース又はドレインの一方は、前記第２のトランジスタのソース又はドレインの一方と電気的に接続され、
前記第２のトランジスタのソース又はドレインの他方は、前記第３のトランジスタのソース又はドレインの一方と電気的に接続され、
前記第４のトランジスタのソース又はドレインの一方は、前記第５のトランジスタのソース又はドレインの一方と電気的に接続され、
前記第６のトランジスタのソース又はドレインの一方は、前記第７のトランジスタのソース又はドレインの一方と電気的に接続され、
前記第１のトランジスタのソース又はドレインの他方は、前記第６のトランジスタのソース又はドレインの他方とトランジスタを介さずに電気的に接続されることができ、
前記第１のトランジスタのゲートは、前記第２のトランジスタのゲートと電気的に接続され、
前記第１のトランジスタのゲートは、前記第４のトランジスタのゲートと電気的に接続され、
前記第１のトランジスタのゲートは、前記第５のトランジスタのゲートと電気的に接続され、
前記第３のトランジスタのゲートには、前記第６のトランジスタのソース又はドレインの一方の電位に依存した電位が供給され、
前記第７のトランジスタのゲートは、前記第４のトランジスタのソース又はドレインの一方と電気的に接続され、
前記第１のトランジスタのゲートには、少なくとも信号が入力されることを特徴とする表示装置。 - 請求項１において、
前記第１のトランジスタのソース又はドレインの他方は、前記第４のトランジスタのソース又はドレインの他方と電気的に接続されることを特徴とする表示装置。 - 請求項１又は請求項２において、
前記第３のトランジスタのソース又はドレインの他方は、前記第５のトランジスタのソース又はドレインの他方と電気的に接続されることを特徴とする表示装置。 - 請求項１乃至請求項３のいずれか一項において、
前記第３のトランジスタのソース又はドレインの他方は、前記第７のトランジスタのソース又はドレインの他方と電気的に接続されることを特徴とする表示装置。 - 請求項１乃至請求項４のいずれか一項において、
前記第１のトランジスタ、前記第４のトランジスタ及び前記第６のトランジスタのそれぞれは、同じ導電型を有することを特徴とする表示装置。 - 請求項１乃至請求項５のいずれか一項において、
前記第２のトランジスタ、前記第５のトランジスタ及び前記第７のトランジスタのそれぞれは、同じ導電型を有することを特徴とする表示装置。 - 請求項１乃至請求項６のいずれか一項において、
第１の電源と、第２の電源と、を有し、
前記第１の電源は、前記第１のトランジスタのソース又はドレインの他方に第１の電位を供給する機能を有し、
前記第２の電源は、前記第３のトランジスタのソース又はドレインの他方に第２の電位を供給する機能を有することを特徴とする表示装置。 - 表示装置と、
ハウジング又はプリント基板と、を有し、
前記表示装置は、請求項１乃至請求項７のいずれか一項に記載の表示装置であることを特徴とするモジュール。 - 表示装置又はモジュールと、
操作ボタン、バッテリ又は筐体と、を有し、
前記表示装置は、請求項１乃至請求項７のいずれか一項に記載の表示装置であり、
前記モジュールは、請求項８に記載のモジュールであることを特徴とする電子機器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2012248349A JP5433769B2 (ja) | 2004-12-13 | 2012-11-12 | 表示装置、モジュール及び電子機器 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004360636 | 2004-12-13 | ||
| JP2004360636 | 2004-12-13 | ||
| JP2012248349A JP5433769B2 (ja) | 2004-12-13 | 2012-11-12 | 表示装置、モジュール及び電子機器 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2011093854A Division JP5386535B2 (ja) | 2004-12-13 | 2011-04-20 | 半導体装置、モジュール及び電子機器 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2013226635A Division JP5546079B2 (ja) | 2004-12-13 | 2013-10-31 | 半導体装置及び電子機器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2013062856A JP2013062856A (ja) | 2013-04-04 |
| JP5433769B2 true JP5433769B2 (ja) | 2014-03-05 |
Family
ID=36587877
Family Applications (5)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2011093854A Active JP5386535B2 (ja) | 2004-12-13 | 2011-04-20 | 半導体装置、モジュール及び電子機器 |
| JP2012248349A Active JP5433769B2 (ja) | 2004-12-13 | 2012-11-12 | 表示装置、モジュール及び電子機器 |
| JP2013226635A Active JP5546079B2 (ja) | 2004-12-13 | 2013-10-31 | 半導体装置及び電子機器 |
| JP2013252982A Active JP5651766B2 (ja) | 2004-12-13 | 2013-12-06 | 半導体装置 |
| JP2014166648A Active JP5830590B2 (ja) | 2004-12-13 | 2014-08-19 | 半導体装置 |
Family Applications Before (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2011093854A Active JP5386535B2 (ja) | 2004-12-13 | 2011-04-20 | 半導体装置、モジュール及び電子機器 |
Family Applications After (3)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2013226635A Active JP5546079B2 (ja) | 2004-12-13 | 2013-10-31 | 半導体装置及び電子機器 |
| JP2013252982A Active JP5651766B2 (ja) | 2004-12-13 | 2013-12-06 | 半導体装置 |
| JP2014166648A Active JP5830590B2 (ja) | 2004-12-13 | 2014-08-19 | 半導体装置 |
Country Status (6)
| Country | Link |
|---|---|
| US (2) | US8054111B2 (ja) |
| JP (5) | JP5386535B2 (ja) |
| KR (1) | KR101169263B1 (ja) |
| CN (1) | CN101076942B (ja) |
| TW (1) | TWI469111B (ja) |
| WO (1) | WO2006064822A1 (ja) |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101169263B1 (ko) * | 2004-12-13 | 2012-08-02 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 및 이를 이용하는 전자 기기 |
| TWI420340B (zh) * | 2007-01-05 | 2013-12-21 | Hon Hai Prec Ind Co Ltd | 串列埠連接電路 |
| KR101961632B1 (ko) * | 2008-10-03 | 2019-03-25 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 표시장치 |
| JP5160530B2 (ja) * | 2009-12-17 | 2013-03-13 | 株式会社東芝 | 半導体装置 |
| TWI580189B (zh) | 2011-12-23 | 2017-04-21 | 半導體能源研究所股份有限公司 | 位準位移電路及半導體積體電路 |
| US8618857B2 (en) * | 2012-03-27 | 2013-12-31 | Monolithic Power Systems, Inc. | Delay circuit and associated method |
| US8947129B2 (en) * | 2013-02-28 | 2015-02-03 | Jeng-Jye Shau | High voltage switching circuits |
| EP2779456B1 (en) | 2013-03-15 | 2018-08-29 | Dialog Semiconductor B.V. | Method for reducing overdrive need in mos switching and logic circuit |
| EP2779457B1 (en) | 2013-03-15 | 2018-08-29 | Dialog Semiconductor B.V. | Method for charge sharing/reuse of electronic circuits |
| TWI515709B (zh) * | 2014-02-14 | 2016-01-01 | 友達光電股份有限公司 | 顯示器及其放電控制電路 |
| EP3240823A4 (en) | 2014-12-30 | 2018-08-01 | Momentive Performance Materials Inc. | Siloxane coordination polymers |
| WO2016109537A1 (en) | 2014-12-30 | 2016-07-07 | Momentive Performance Materials Inc. | Functionalized siloxane materials |
| JP6468920B2 (ja) * | 2015-03-31 | 2019-02-13 | 株式会社沖データ | 発光駆動回路及び画像形成装置 |
| JP7308655B2 (ja) * | 2018-07-13 | 2023-07-14 | 株式会社半導体エネルギー研究所 | 表示装置、及び電子機器 |
Family Cites Families (46)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5864828A (ja) | 1981-10-14 | 1983-04-18 | Toshiba Corp | Ｃｍｏｓ論理回路装置 |
| DE3300869A1 (de) * | 1982-01-26 | 1983-08-04 | Deutsche Itt Industries Gmbh, 7800 Freiburg | Logischer cmos-schaltkreis |
| JPS58162130A (ja) | 1982-03-23 | 1983-09-26 | Oki Electric Ind Co Ltd | 半導体入力回路 |
| EP0390226A1 (en) * | 1984-07-31 | 1990-10-03 | Yamaha Corporation | Jitter absorption circuit |
| JPH0720061B2 (ja) | 1985-11-26 | 1995-03-06 | 株式会社東芝 | 半導体集積回路 |
| JPS62163417A (ja) * | 1986-01-13 | 1987-07-20 | Mitsubishi Electric Corp | 半導体集積回路装置 |
| JPS62190923A (ja) | 1986-02-18 | 1987-08-21 | Matsushita Electric Ind Co Ltd | レベル変換回路 |
| JPS62220026A (ja) * | 1986-03-20 | 1987-09-28 | Toshiba Corp | 出力バツフア回路 |
| EP0486071A1 (en) | 1988-04-29 | 1992-05-20 | Tektronix, Inc. | Digital transform circuit |
| US4833350A (en) | 1988-04-29 | 1989-05-23 | Tektronix, Inc. | Bipolar-CMOS digital interface circuit |
| US5198699A (en) * | 1988-09-09 | 1993-03-30 | Texas Instruments Incorporated | Capacitor-driven signal transmission circuit |
| JPH02119427A (ja) | 1988-10-28 | 1990-05-07 | Nec Ic Microcomput Syst Ltd | 出力バッファ回路 |
| JPH03219721A (ja) * | 1989-11-25 | 1991-09-27 | Fuji Electric Co Ltd | プッシュプル形スイッチング回路および回路装置 |
| JP3094469B2 (ja) | 1991-01-18 | 2000-10-03 | ソニー株式会社 | 出力バッファ回路 |
| JP2657019B2 (ja) * | 1992-03-13 | 1997-09-24 | 三菱電機株式会社 | Ｍｏｓトランジスタ出力回路 |
| JP3478580B2 (ja) | 1992-12-28 | 2003-12-15 | ヒュンダイ エレクトロニクス アメリカ | 出力駆動回路 |
| JPH0722939A (ja) | 1993-07-05 | 1995-01-24 | Mitsubishi Electric Corp | 論理回路 |
| JPH07212219A (ja) * | 1994-01-24 | 1995-08-11 | Kawasaki Steel Corp | 半導体集積回路 |
| JP3407975B2 (ja) | 1994-05-20 | 2003-05-19 | 株式会社半導体エネルギー研究所 | 薄膜半導体集積回路 |
| JPH08107345A (ja) | 1994-10-04 | 1996-04-23 | Fujitsu Ltd | Ｃｍｏｓ出力回路及び半導体装置 |
| JP3499619B2 (ja) * | 1994-12-06 | 2004-02-23 | 東芝マイクロエレクトロニクス株式会社 | 半導体集積回路のインターフェース回路 |
| US5581209A (en) | 1994-12-20 | 1996-12-03 | Sgs-Thomson Microelectronics, Inc. | Adjustable current source |
| US5568084A (en) | 1994-12-16 | 1996-10-22 | Sgs-Thomson Microelectronics, Inc. | Circuit for providing a compensated bias voltage |
| US5793247A (en) | 1994-12-16 | 1998-08-11 | Sgs-Thomson Microelectronics, Inc. | Constant current source with reduced sensitivity to supply voltage and process variation |
| US5640122A (en) | 1994-12-16 | 1997-06-17 | Sgs-Thomson Microelectronics, Inc. | Circuit for providing a bias voltage compensated for p-channel transistor variations |
| EP0731403A3 (en) | 1995-03-08 | 1997-07-23 | Sgs Thomson Microelectronics | Constant current source |
| JPH0993111A (ja) * | 1995-09-28 | 1997-04-04 | Toshiba Microelectron Corp | スルーレート型バッファ回路 |
| JPH09326685A (ja) * | 1996-06-05 | 1997-12-16 | Fujitsu Ltd | 半導体装置 |
| JPH118546A (ja) * | 1997-04-24 | 1999-01-12 | Hitachi Ltd | Ｃｍｏｓ回路 |
| JPH1155089A (ja) * | 1997-07-29 | 1999-02-26 | Mitsubishi Electric Corp | 半導体ゲート回路 |
| US5939937A (en) | 1997-09-29 | 1999-08-17 | Siemens Aktiengesellschaft | Constant current CMOS output driver circuit with dual gate transistor devices |
| JP2001024501A (ja) | 1999-07-12 | 2001-01-26 | Hitachi Ltd | レベルシフト回路及び半導体集積回路 |
| JP3102428B2 (ja) * | 1999-07-12 | 2000-10-23 | 株式会社日立製作所 | 半導体装置 |
| JP4137339B2 (ja) * | 2000-04-04 | 2008-08-20 | 富士通株式会社 | 出力バッファ回路及び半導体装置 |
| JP2002314399A (ja) * | 2001-04-18 | 2002-10-25 | Mitsubishi Electric Corp | 半導体集積回路 |
| US6683482B2 (en) * | 2001-08-02 | 2004-01-27 | Agilent Technologies, Inc. | Slew rate control of output drivers using PVT controlled edge rates and delays |
| JP3935925B2 (ja) * | 2002-03-04 | 2007-06-27 | 富士通株式会社 | 出力バッファ回路 |
| JP3947044B2 (ja) | 2002-05-31 | 2007-07-18 | 富士通株式会社 | 入出力バッファ |
| JP4588300B2 (ja) | 2002-06-05 | 2010-11-24 | 株式会社半導体エネルギー研究所 | 半導体装置、電子機器 |
| JP4286041B2 (ja) * | 2002-07-15 | 2009-06-24 | 株式会社ルネサステクノロジ | 半導体装置 |
| TWI309831B (en) * | 2002-09-25 | 2009-05-11 | Semiconductor Energy Lab | Clocked inverter, nand, nor and shift register |
| JP3943483B2 (ja) | 2002-11-07 | 2007-07-11 | 松下電器産業株式会社 | 出力回路およびそれを有するデータキャリア |
| US6870895B2 (en) * | 2002-12-19 | 2005-03-22 | Semiconductor Energy Laboratory Co., Ltd. | Shift register and driving method thereof |
| JP4573544B2 (ja) * | 2004-03-09 | 2010-11-04 | 三菱電機株式会社 | 表示装置 |
| KR101169263B1 (ko) * | 2004-12-13 | 2012-08-02 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 및 이를 이용하는 전자 기기 |
| JP2008187525A (ja) * | 2007-01-30 | 2008-08-14 | Sanyo Electric Co Ltd | インバータ回路 |
-
2005
- 2005-12-07 KR KR1020077016093A patent/KR101169263B1/ko active IP Right Grant
- 2005-12-07 CN CN2005800427063A patent/CN101076942B/zh not_active Expired - Fee Related
- 2005-12-07 WO PCT/JP2005/022901 patent/WO2006064822A1/en active Application Filing
- 2005-12-07 US US10/574,290 patent/US8054111B2/en not_active Expired - Fee Related
- 2005-12-09 TW TW94143658A patent/TWI469111B/zh not_active IP Right Cessation
-
2011
- 2011-03-14 US US13/047,046 patent/US8179170B2/en active Active
- 2011-04-20 JP JP2011093854A patent/JP5386535B2/ja active Active
-
2012
- 2012-11-12 JP JP2012248349A patent/JP5433769B2/ja active Active
-
2013
- 2013-10-31 JP JP2013226635A patent/JP5546079B2/ja active Active
- 2013-12-06 JP JP2013252982A patent/JP5651766B2/ja active Active
-
2014
- 2014-08-19 JP JP2014166648A patent/JP5830590B2/ja active Active
Also Published As
| Publication number | Publication date |
|---|---|
| US20110163793A1 (en) | 2011-07-07 |
| JP2014053967A (ja) | 2014-03-20 |
| TWI469111B (zh) | 2015-01-11 |
| CN101076942B (zh) | 2012-06-13 |
| CN101076942A (zh) | 2007-11-21 |
| JP2015005991A (ja) | 2015-01-08 |
| JP5651766B2 (ja) | 2015-01-14 |
| JP2013062856A (ja) | 2013-04-04 |
| KR20070090013A (ko) | 2007-09-04 |
| US8179170B2 (en) | 2012-05-15 |
| TW200622966A (en) | 2006-07-01 |
| JP5546079B2 (ja) | 2014-07-09 |
| JP5386535B2 (ja) | 2014-01-15 |
| JP5830590B2 (ja) | 2015-12-09 |
| JP2014017887A (ja) | 2014-01-30 |
| JP2011176870A (ja) | 2011-09-08 |
| US20080252363A1 (en) | 2008-10-16 |
| WO2006064822A1 (en) | 2006-06-22 |
| US8054111B2 (en) | 2011-11-08 |
| KR101169263B1 (ko) | 2012-08-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5830590B2 (ja) | 半導体装置 | |
| KR100668270B1 (ko) | 전자 장치 및 전자 기기 | |
| JP4007336B2 (ja) | 画素回路の駆動方法、画素回路、電気光学装置および電子機器 | |
| JP3908084B2 (ja) | 発光装置、電子機器 | |
| JP5740432B2 (ja) | 表示装置 | |
| US20120327058A1 (en) | Pixel circuit, display device, electronic apparatus, and method of driving pixel circuit | |
| US8629860B2 (en) | Display device, driving method of display device and electronic apparatus | |
| JP4877875B2 (ja) | 半導体装置及びそれを用いた電子機器 | |
| JP2007101798A (ja) | 画素回路、有機ｅｌ装置、電子機器 | |
| JP5072254B2 (ja) | 表示装置 | |
| JP2010055116A (ja) | 電気光学装置及び電子機器 | |
| JP4906119B2 (ja) | 発光装置及び電子機器 | |
| JP4394101B2 (ja) | 発光装置及び電子機器 | |
| KR20050113855A (ko) | 전원 공급 장치 및 이를 이용한 표시 장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20131011 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20131029 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131031 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20131203 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20131209 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5433769 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |