JPH03219721A - プッシュプル形スイッチング回路および回路装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は電界効果トランジスタをスイッチング回路要素
とするプッシュプル形スイッチング回路および回路装置
に関する。

〔従来の技術］ アドハンスドロジノクと呼ばれる集積回路装置を電界効
果トランジスタで構成することにより、バイポーラ形に
比べて消費電力が格段に低い特長をもつ高速ロジック動
作回路を構成できるが、そのスイッチング動作を高速化
すると、この動作に伴って鋭いスパイク状のノイズが発
生しやす（なり、電界効果トランジスタで構成された集
積回路ではそのゲート回路の入力インピーダンスが非常
に高いので誤動作が起きやすくなる。周知のように、最
も代表的なノイズはいわゆる電源ノイズであって、複数
個のスイッチング回路が同時に動作するとそれらに給電
する電ａｍに大きなノイズが乗って、動作中の回路はも
ちろん非動作中の回路までが誤動作を起こすことがある
。

従来はこの問題を解決するため、スイッチング回路の出
力端子に適度な抵抗値のダンピング抵抗を直列に挿入し
、スイッチング動作の際に発生しやすい電圧振動を制動
してノイズ発生を極力防止する手段を採っていた。

（発明が解決しようとする課題） 上述のダンピング抵抗を挿入する手段は原理上は非常に
有効であるが、その抵抗値が低すぎると効果がなく高す
ぎるとスイッチング速度が落ちるのて、抵抗値を適正に
選択する必要がある。ところが、かかる適正抵抗値は集
積回路内の各スイッチング回路ごとに異なり、しかもそ
の正確な予測か非常に困難である。もちろん、このダン
ピング抵抗を可調整にすればよいが、それでは調整に手
間が掛かり過ぎていかにも実用的でない。従って実際に
は多少の余裕を見てダンピング抵抗値を高めに設定する
ことになり、スイッチング回路がもつ折角の高速動作機
能をみすみす殺して使う結果となりやすい。さらに、か
かるダンピング抵抗はスイッチング動作中に有用であっ
ても、定常的なオン状態ではスイッチング回路の負荷駆
動能力を低下させる有害無用なものである。

本発明の目的は、スイッチング回路の高速動作機能や負
荷駆動能力を落とさずに、ノイズ発生を有効に防止する
ことにある。

〔課題を解決するための手段〕

本発明では、出力端子と１対の電源電位点の間にそれぞ
れ接続され少なくとも一方の電源電位点との間に複数個
挿入された電界効果トランジスタと、入力信号を受けそ
の論理状態の変化に応じ各電界効果トランジスタに対す
る操作信号の論理状態を出力端子と１ｉｉｌｌ電位点間
に挿入された複数個の電界効果トランジスタの開閉状態
変化を互いにずらせかつ重ね合わせるタイミングで切り
換える操作回路とでスイッチング回路を構成することに
より上述の目的を達成する。

さらに、本発明のスイッチング回路装置では、出力端子
と各電源電位点の間に接続され抵抗体で構成されたゲー
トの一端に入力信号を受ける電界効果トランジスタと、
そのゲートの他端と電源電位点の間に接続された補助ト
ランジスタとによりこれを構成して、入力信号の論理状
態の変化直後のみこの変化に応じてオン動作する電界効
果トランジスタ用の補助トランジスタをオン動作させる
ことにより上述の目的を達成する。

〔作用］ 本発明はスイッチング回路からのノイズ発生がそのスイ
ッチング動作時間内で動作開始時や動作終了時のごく短
時間内にとくに起こりやすいことに着目して、かかる特
定の短時間内のみその出力端子電圧の変化をなまらせる
ことによって上述の目的を達成するものである。

電界効果トランジスタを用いるプッシュプル形スイッチ
ング回路では、それがプッシュプル形であるからには出
力端子と１対の電源電位点の間にそれぞれ電界効果トラ
ンジスタが接続されるが、本発明によるスイッチング回
路では、これを利用して出力端子の両側の電界効果トラ
ンジスタ中の少なくとも一方を並列ないしは直列接続の
複数個構成にして置き、その前記構成にいうゲート操作
回路によりこれら複数個の電界効果トランジスタを互い
にずらせたタイミングで開閉操作することによって、ス
イッチング動作の開始直後や出力直前の出力端子電圧の
変化を緩やかにしてノイズの発生を防止する。

すなわち、上述の複数個のトランジスタを例えばオン状
態からオフ状態にする際、これらを順次にタイミングを
ずらせてオフ状態にして行くことによって、すべてを同
時にオフさせるよりスイッチング動作の開始直後や終了
直前の出力端子電圧の変化をなまらせることができる。

しがし、このように複数個のトランジスタの開閉動作を
互いにずらせるだけではスイッチング回路がいたずらに
長くなってしまうので、本発明回路ではそれらの開閉動
作時間を互いに重ね合わせることにより、スイッチング
動作の途中での出力端子電圧の変化を動作の開始直後や
終了直前よりも速めて、全体のスイッチング動作時間を
各トランジスタの開閉動作時間とあまり違わないように
する。

本発明によるスイッチング回路装置では、そのノイズを
防止する原理は上と同じであるが、出力端子とｉｉ源電
位点との間に抵抗体からなるゲートを備える電界効果ト
ランジスタを接続して、その動作を小形の補助トランジ
スタで制御することにより回路装置全体の構成を簡単化
する。

周知のように、電界効果トランジスタのゲートはふつう
ポリシリコンなので抵抗体に利用でき、かつ不純物ドー
プ濃度によってその固有抵抗値も制御できる。かかる電
気抵抗を持つゲートはその下のチャネルが形成されるサ
ブストレートとの間に静電容量を持つので、抵抗である
と同時にＲＣの一種の分布定数回路要素でもある。本発
明回路装置はこの点に着目したもので、入力信号をこの
ゲートの一端に与え、かつその他端の電位を補助トラン
ジスタにより制御する。

すなわち、入力信号が例えば我になり電界効果トランジ
スタがこれをゲートの一端に受けてオン動作する際、補
助トランジスタを同時にオンさせてゲートの他端を′Ｌ
にする。当初はゲートの一端付近の下にのみチャネルが
形成されるが、ゲートが分布定数回路なので凡の電位は
他端の方に向けて順次床がり、それに応じてチャネル形
成面積も広がる。従って、電界効果トランジスタのオン
抵抗は最初は高いがＲＣの分布時定数で決まる速度で減
少して行くことになる。

本発明回路装置は、この抵抗体として構成されたゲート
のＲＣ分布時定数を利用して、電界効果トランジスタの
オン抵抗を時間的に変化させることによりノイズ発生を
防止するもので、このための具体的な手段として、前述
の構成にいうように補助トランジスタをスイッチング動
作をする電界効果トランジスタのゲートの他端と電ａｔ
位点との間に接続して置き、ゲートの一端に与えられる
入力信号の論理状態の変化に応じて電界効果トランジス
タがオン動作するに際し、変化直後のごく短時間内のみ
かかる補助トランジスタをオン動作させることにより、
スイッチング動作開始直後の出力端子電圧の変化が動作
途中より緩やかになるようにしたものである。

以上のように、本発明によるスイッチング回路および回
路装置では、ダンヒング抵抗を従来のように用いること
なくスイッチング動作の開始直後や終了直前におけるノ
イズ発生をを効に防止しなカラ、スイッチング動作を高
速で行なわせることにより所期の課題が解決される。

〔実施例〕

以下、図を参照しながら本発明の若干の実施例を説明す
る。なお、これらの実施例ではスイッチング回路をすべ
てＣＭＯＳ構成とするが、本発明はもちろんＭＯ３回路
ないし回路装置一般に適用することができる。

第１図に示す本発明によるスイッチング回路の第１実施
例では、同図（ａ）のように相補な電界効果トランジス
タ対からなる３個のインバータ１〜３が１対の電源電位
点ＶｃとＶｅの間に並列接続され、出力端子Ｔｏがこれ
ら３個のインバータから共通に導出される。従って、出
力端子Ｔｏと一方の電源電位点Ｖｃの間にはｐチャネル
電界効果トランジスタ１ｐ〜３ｐが、出力端子ＴＯと他
方の電源電位点Ｖｅの間にはｎチャネル電界効果トラン
ジスタ１０〜３ｎが。

それぞれ並列接続される。各インバータ１〜３の相補電
界効果トランジスタ対のゲートは通例のように共通に、
ただしインバータごとに別個に接続され、操作回路１０
から操作信号Ｇ１−Ｇ３をそれぞれ受ける。

なお、最も色単には上述の６Ｍの電界効果トランジスタ
にはすべて同し電力容量を持たせることでよいが、この
実施例ではインバータ２用の電界効果トランジスタ２ｐ
と２ｎにはほかのインバータ用よりも大きい２例えば２
倍のｔ温容量を持たせであるものとする。

操作回路ｌＯは、このような複合インバータ構成のスイ
ッチング回路へのスイッチング指令である人力信号Ｓｉ
を受け、これをそのまま操作信号Ｇｌとして発するとと
もに、それを各１対のインバータ１１と１２によって順
次にごく短時間ずつ遅延させた操作信号Ｇ２およびＧ３
を発する。

第１図０））は以上のように構成された第１実施例の回
路において、入力信号Ｓｉの論理状態が′Ｌ４から′Ｈ
４に切り換わった際の出力端子Ｔｏの電圧ｖＯがｔｆｌ
電圧νＣから接地電位Ｖｅに立ち下がる波形を示すもの
である。図示のように、この出力端子電圧Ｖｏはスイッ
チング動作の開始時刻ｔｏの直後および終了時刻ｔｅの
直前ではごくなだらかなｔＩＪ！斜をもつが、その変化
の途中では急峻な波形を有する。

以下、この理由を定性的に説明する。第１図（ｂｌの時
刻１０に人力信号Ｓｔの論理状態が゛し、からｒＨ，に
変わり、これに応じ操作回路１０からの操作信号Ｇｌが
上述のｔｏと同じ時刻ｔｌに、操作信号Ｇ２がそれより
１対のインバータ１１による遅延時間ｔｄだけ遅れた時
刻ｔ２に、操作信号Ｇ３が１対のインバータ１２による
遅延時間ｔｄだけさらに遅れた時刻ｔ３にそれぞれイン
バータ１〜３をオフ動作させるようｈに切り換わる。も
ちろん、時刻１０の以前にはインバータｌ〜３はオンの
状態つまり出力がすべて我の状態にあり、出力端子電圧
ｖＯは図のＡ点で示すように電源電圧Ｖｃにある。

いま、インバータ１のみがオフ状態で他のインバータが
オン状態とすると、出力端子電圧Ｖｏは図の電圧ｖ１に
落ちて行くはずで、これはインバータ１〜３がすべて同
じ場合は電源電圧Ｖｃの２７３であるが、この例ではイ
ンバータ２の電流容量が他の２倍なのでその３／４にな
る。ただし、実際に出力端子電圧Ｖｏがこの電圧になる
のはインバータ１のスイッチング時間ｔｓが経過した後
になる。

従って、時刻ｔｏないしｔｌにおいてインバータｌがオ
フ動作を開始した後の出力端子電圧ν０の波形は、かか
る電圧ν１とスイッチング時間ｔｓで決まる回の上側の
三角形の斜辺に沿う経過をほぼ辿り、インバータ２のオ
フ動作が始まる時刻ｔ２までに図のＢ点にまで落ちる。

次に、このインバータ１と次のインバータ２がともにオ
フで、インバータ３のみがオフの状態を考えると、出力
端子電圧Ｖｏは図のｖ２に落ちて行くはずで、その値は
この実施例でも電源電圧Ｖｃのほぼ１／３になる。図の
上から２番目の三角形はインバータ２のオフ動作により
スイッチング時間ｔｓ内に出力端子電圧Ｖｏが前の電圧
ｖ１からこの電圧Ｖ２に落ちる経過だけを取り出して示
すもので、実際の出力端子電圧ｖＯの波形は２番目の三
角形の斜辺の傾斜とインバータ１に対応する１番目の三
角形の斜辺の傾斜とを合成した図のような波形となる。

従って、出力端子電圧Ｖｏの値は次のインバータ３がオ
フ動作を開始する時刻ｔ３までに図の０点にまで落ちる
ことになる。

二の時刻ｔ３以降の出力端子電圧Ｖｏは、同様に図の３
個の三角形の斜辺の傾斜を合成した波形となり、その値
はインバータ１のオフ動作終了時刻には図のＤ点にまで
、インバータ２のオフ動作終了時刻には図のＥ点にまで
それぞれ落ち、さらには最後のインバータ３のオフ動作
終了時刻ｔｅに図のＦ点つまり接地電位Ｖｅにまで落ち
、これでスイッチング回路のオフ動作が完了する。なお
、実際の出力端子電圧ｖＯの波形は折線Ａ−Ｆよりも滑
らかな図の太線のようになる。

なお、この第１図（ロ）には出力端子電圧Ｖｏの立ち下
がり時の波形を示したが、その立ち上がり時の波形は、
Ｐチャネル電界効果トランジスタ１ｐ〜３ｐとｎチャネ
ル電界効果トランジスタ１ｎ〜３ｎの電流容量や動作特
性が同等な場合、図とは上下が逆の対称波形になる。ま
た、この実施例のように３個のインバータ１〜３を含む
回路全体のスイッチング時間Ｔｓは図の時刻ｔｏから時
刻（ｅまで、すなわち各電界効果トランジスタのスイッ
チング時間ｔｓよりも遅延時間ｔｄの２倍だけ長くなる
。

この第１実施例かられかるように、出力端子ＴＯと電源
電位点ＶｃやＶｅとの間に挿入された複数個の電界効果
トランジスタのオンオフ動作の開始タイミングを操作回
路ｌＯにより例えば遅延時間ｔｄずつずらせ、かつこの
遅延時間ｔｄを各電界効果トランジスタのスイッチング
時間ｔｓよりも短く設定してそれらのスイッチング動作
を重ね合わせることにより、出力端子電圧Ｖｏの変化を
スイッチング動作の開始直後や終了直前で図のように充
分緩やかにしてスイッチングノイズの発生を有効に防止
することができる。

なお、第１実施例では出力端子ＴＯと電源電位点Ｖｃや
Ｖｅとの間に接続する電界効果トランジスタを３個とし
たが、２個の場合でも上述に近い効果をもたせることが
でき、４個以上とすれば出力端子電圧Ｖｏの波形をさら
に良好にすることができる。

また、両電源電位点側の電界効果トランジスタの個数を
必ず同数とする必要はなく、場合によっては一方の電源
電位点側の電界効果トランジスタを１個だけで済ませる
ことも可能である。

第２図に示す本発明の第２実施例では、同図（ａ）のよ
うに相補電界効果トランジスタ対でそれぞれ構成される
２個のインバータ４と５が１対の電源電位点ＶｃとＶｅ
Ｏ間に並列接続され、出力端子Ｔｏは両インバータから
共通に導出されるが、インバータ４の電界効果トランジ
スタ４ｐと４ｎには大な電流容量が、インバータ５の電
界効果トランジスタ５ｐと５１には小な電流容量がそれ
ぞれ賦与され、かつインバータ４は操作回路１０により
トライステート動作するよう操作される。

繰作回路１０は入力信号Ｓｔをそのまま操作信号Ｇ５と
してインバータ５に与えるが、インバータ４をスイッチ
ング動作の開始時と終了時には浮動状態に置くが途中で
はふつうの動作をさせるように、その電界効果トランジ
スタ４ｐと４ｎに操作信号Ｇ４ｐとＧ４ｎをそれぞれ与
える。入力信号Ｓｔを順次受けるインバータ１３と１４
は遅延回路要素としても利用され、それらの出力をそれ
ぞれ２個の入力に受けるナントゲート１５とノアゲート
１６により操作信号Ｇ４ｐとＧ４ｎがそれぞれ作られる
。

第２図０））はこの実施例における出力端子電圧Ｖ。

の立ち下がり波形を示す、上述の操作信号Ｇ４ｐとＧ４
ｎを受けるインバータ４は、入力信号Ｓｉの論理状態が
変化する時刻ｔｏの後のインバータ１３による遅延時間
ｔｄ後の時刻ｔ１から、さらにインバータ１４による遅
延時間ｔｄ後の時刻ｔ２までの時間内にのみ動作して、
それ以外の時間では浮動状態にある。

電流容量が小なインバータ５だけが動作する時刻ｔＯ〜
ｔ１の間はその負荷駆動能力が低いので、出力端子電圧
Ｖｏの立ち下がりは図のように緩やかであるが、電流容
量の大なインバータ４の動作が加わる時刻ｔ１〜ｔ２の
間は出力端子電圧Ｖｏが急峻に立ち下げられ、時刻ｔ２
からスイッチング動作が終了する時刻ｔｅまでは立ち下
がりが再び緩やかになる。

もちろん、出力端子電圧Ｖｏが立ち上がる際の波形はこ
れと上下対称になる。

このように第２実施例でも、出力端子電圧Ｖｏの変化速
度をスイッチング動作の開始直後や終了直前で遅くし途
中では速めて、スイッチングノイズの発生を防止するこ
とができる。

なお、この実施例でも第２図ら）かられかるように、イ
ンバータ４の動作がインバータ５の動作に対してインバ
ータ１３により設定される遅延時間ｔｄだけずらされ、
かつ両インバータ４と５の動作がインバータ１４により
設定される遅延時間ｔｄに対応する時間内に重ね合わさ
れる。

第３図に示す第３実施例では、同図（萄のようにそれぞ
れ相補電界効果トランジスタ対で構成される２個のイン
バータ６と７が組み合わされるが、それらのｐチャネル
電界効果トランジスタ６ｐと７ｐが出力端子Ｔｏと一方
の電源電位点Ｖｃの間に直列に接続され、同様にｎチャ
ネル電界効果トランジスタ６ｎと７ｎが出力端子Ｔｏと
他方の電源電位点Ｅの間に直列に接続される。また、イ
ンバータ７の電界効果トランジスタ７ｐと７ｎには比較
的高抵抗値をもつ抵抗ｒが並列に接続される。操作回路
１０は入力信号Ｓｉをそのまま操作信号Ｇ６としてイン
バータ６に与えるが、インバータ７には入力信号ｓｉを
２個のインバータ１７によって遅延時間ｔｄだけずらせ
た操作信号Ｇ７を与える。

第３図（ｂ）にこの実施例における出力端子電圧Ｖ。

の立ち下がり波形を示す０時刻ｔｏに入力信号Ｓｉが゛
し、から且に変化した後はまずインバータ６のｂがオフ
動作を開始する。この際の出力端子電圧Ｖｏは電界効果
トランジスタ６ｐのオフ抵抗、電界効果トランジスタ６
ｎのオン抵抗および２個の抵抗ｒにより設定される電源
電圧Ｖｃに近い電圧ｖ１にまでインバータ６のスイッチ
ング時間ｔｓ内に下がるように図のＡ点からＢ点に向け
て緩やかに立ち下がる。

次に、インバータ１７により設定される遅延時間ｔｄだ
け時刻ｔｏからずれた時刻ｔ１にインバータ７がオフ動
作を開始し、これ以降の出力端子電圧Ｖｏは上述のＢ点
から急速に立ち下がり、インバータ６のオフ動作が終了
する０点を経て、時刻ｔ１からインバータフのスイッチ
ング時間ｔｓが経過した時刻ｔｅにＤ点つまり接地電位
上に下がる。

この実施例ではスイッチング動作の終了直前での出力端
子電圧の変化があまり緩和されないが、とくにノイズが
出やすいスイッチング動作の開始直後の電圧変化を緩和
することができる。

なお、この実施例のスイッチング回路のスイッチング時
間Ｔｓはインバータフのスイッチング時間ｔｓよりも操
作回路１０内のインバータ１７で設定される遅延時間ｔ
ｄだけ長くなる０両インバータ６と７の動作が互いにず
らされかつ重ね合わされることは今までの実施例と同じ
である。

次に、第４図および第５図を参照して本発明によるスイ
ッチング回路装置の実施例を説明する。

第４図（ａ）はその回路図、同図（ｂ）〜（５）はそれ
に関連する波形図、第５図はそれ用の電界効果トランジ
スタの上面図である。

第４図（ａ）において、スイッチング回路を構成する相
補な電界効果トランジスタ対８ｐと８ｎが１対の電源電
位点ＶｃとＶｅＯ間に直列接続され、その相互接続点か
ら出力端子Ｔｏが導出されるのはふつうのプッシュプル
形回路と同じであるが、両電界効果トランジスタ８ｐと
８０のゲートはいずれも図でハツチングを付して示した
ように抵抗体で構成される点が従来と異なり、これらゲ
ートの一端は互いに共通接続されて入力信号Ｓｉを受け
る。

さらに、両電界効果トランジスタ８ｐおよび８ｎのかか
るゲートの他端と電源電位点ＶｃおよびＶｅとの間には
、それぞれ補助トランジスタ９ｐおよび９ｎが接続され
る。この実施例では、これら補助トランジスタ９ｐと９
ｎは電界効果形とされ、かつチャネル形が対応する電界
効果トランジスタ８ｐと８０と同じものが用いられる。

入力信号ＳＩを受ける操作回路１０は、両電界効果トラ
ンジスタ８ｐと８１には入力信号Ｓｔをこの実施例では
そのままゲートの一端に出力するとともに、補助トラン
ジスタ９ｐのゲートにはインバータ１８とオアゲー）１
９Ｐとで作った操作信号Ｇ９ｐを、補助トランジスタ９
ｎのゲートにはインバータ１８とアンドゲート１９ｎと
で作った操作信号Ｇ９ｎをそれぞれ与える。なお、イン
バータ１８は補助トランジスタのオン動作時間の設定用
であり、第４図（ロ）に示す入力信号Ｓｉが時刻１０に
′Ｌ４から箕になった時、これとアンドゲート１９ｎで
作られる同図（Ｃ）の操作信号Ｇ９ｎは時刻ｔ１までの
時間内箕の状態をとって補助トランジスタ９ｎをオン操
作する。

第４図（５）は同図（ａ）のスイッチング回路において
出力端子電圧Ｖｏが立ち下がる場合の波形を示す。

同図ら）の入力信号Ｓｉが時刻１０にＬ４から％に変化
すると、両電界効果トランジスタ８ｐと８０のオンオフ
状態が切り換わるが、これと同時に同図（Ｃ）の操作信
号Ｇ９ｎが箕になり補助トランジスタ９ｎが時刻ｔ１ま
でオン動作するので、電界効果トランジスタ９ｎのゲー
トの他端が接地電位点Ｖｅに置かれる。前述のようにゲ
ートは分布定数回路要素なので、当初は入力信号Ｓｉの
九を受けるその一端のごく近くの下側にだけチャネルが
形成されて、電界効果トランジスタ９ｎのオン抵抗は非
常に高いが、箕の電位が他端の方に順次床がるのに応じ
チャネルの形成面積も広がり、ゲートのＲＣ分布時定数
で決まる速度でオン抵抗が減少して行く、この結果、出
力端子電圧Ｖｏは第４図（山のように時刻１０以前の値
Ｖｃから最初は緩やかに、ついで加速度的に減少し、補
助トランジスタ９ｎがそのままオン状態にあればこの減
少速度が次第に落ちて最後には破線で示すように電圧ｖ
１に落ち着く。

しかし、出力端子電圧Ｖｏの経過が図のＡ点からＢ点に
達した時に、第４図（Ｃ）の操作信号Ｇ９ｎが我から′
し、に変わって補助トランジスタ９ｎがオフするので、
ゲートの他端に対する接地電位Ｖｅへの拘束が解かれる
。この時刻ｔ１以降もゲートがもっＲＣ分布時定数に応
じてチャネル形成面積が広がり、オン抵抗が経時的に変
化する速度で減少して行くので、出力端子電圧Ｖｏは図
のＢ点からＣ点に至る経過を辿り、Ｃ点に対応する時刻
ｔｅにこの実施例回路のスイッチング動作が完了する。

なお、この実施例の以上の動作中で、出力端子電圧Ｖｏ
が電圧ｖ１に向けて減少して行く時間的経過は、ゲート
の抵抗Ｒ９そのサブストレートとの間の静電容量Ｃ，ゲ
ート長、および電界効果トランジスタ８ｎの動作しきい
値によって設定でき、かつ補助トランジスタ９ｎをオン
動作させる時間をこの経過に適合させることによって、
出方端子電圧ＶＯのスイッチング動作の開始直後と終了
直前における変化を図示のように緩やかにしてノイズの
発生を防止することができる。

以上とは逆に入力信号Ｓｉがｈから′Ｌに変わった時の
動作は説明を省略するが、出力端子電圧Ｖｏの経過が第
４図（ハ）とは上下方向に逆になることを除いて全く同
じである。なお、この際の補助トランジスタ９ｐのゲー
トに対する操作信号Ｇ９ｐは常時はχの論理状態にあり
、入力信号Ｓｔの゛し、への変化時に限りその直後の所
定時間内゛し、の状態になって、補助トランジスタ９ｐ
をオン操作する。

次に、第５図を参照して電界効果トランジスタ８ｐおよ
び８ｎの構造例を説明する。図にはこれらを組み込んだ
半導体チップ２０と補助トランジスタ９ｐおよび９ｎの
それとの接続要頭が示されている。

このチップ２０の例えばｎ形の基板２１には、まずｎチ
ャネル電界効果トランジスタ８ｎ用にウェル２２がＰ形
で拡散され、このウェル２２と基板２１の所定範囲にゲ
ート酸化膜が付けられ、その上に各電界効果トランジス
タ用にそれぞれポリシリコン等からなる抵抗体としての
ゲート２３が図のように屈曲ないしは蛇行した。かつ全
長が通常よりもかなり長いパターンで設けられる。

次に、ｐチャネル電界効果トランジスタ８ｐ用にＰ形の
ソース・ドレイン層２４と、ｎチャネル電界効果トラン
ジスタ８ｎ用にｎ形のソース・ドレイン層２５が、通例
のようにゲート２３をマスクの一部として自己整合的に
拡散される。ついで、チップの全面が眉間絶縁膜で覆わ
れ、その要所に開口された窓内でソース・ドレイン層２
４と２５に導電接触するようにアルミ等の金属が被着さ
れ、そのフォトエツチングによって電源電位点Ｖｃおよ
びＶｅと出力端子Ｔｏ用の配線１１１２６が図のように
パターンニングされる。さらに、その上を層間絶縁膜で
覆いがつゲート２３に導電接触するように被着された金
属のパターンニングにより、入力信号Ｓｔ用と補助トラ
ンジスタ９ρおよび９ｎとの接続用の配線膜２７が図の
ようなパターンで設けられる。

図かられかるように、入力信号Ｓｉ用の配線膜２７は両
ゲート２３の一端と接続され、補助トランジスタ９ρお
よび９ｎとの接続用の配線８２７は各ゲート２３の他端
と接続される。さらに配線膜２６と２７を図のように接
続して第４図（ａ）の回路とする。

なお、以上の説明かられかるように、これらの抵抗体の
ゲートを備える電界効果トランジスタ８ｐおよび８ｎは
、従来となんら変わらない工程で集積回路装置等に組み
込むことができる。

以上説明した実施例に限らず、本発明は種々の態様で実
施をすることができる。

本発明によるスイッチング回路では、出力端子電圧に持
たせたい波形に応じて、出力端子と１対の電源電位点の
間にそれぞれ挿入すべき電界効果トランジスタの個数、
接続ａｍ、電流容量などをまず選択した上で、それに応
じてそれらのスイッチング動作を互いにずらせかつ重ね
合わせる時間を操作回路により適宜に設定することによ
って、用途によく合致したノイズ防止効果を上げること
ができる。また、場合によっては電界効果トランジスタ
の動作速度を調整することにより、それらのスイッチン
グ動作の重ね合わせ時間を制御することも可能である。

出力端子の両電源電位点側に挿入する電界効果トランジ
スタの個数を常に同数とする必要がないことも前述のと
おりである。

本発明によるスイッチング回路装置でも、電界効果トラ
ンジスタのゲートを第５図の例示に限らず必要に応じて
種々のパターンに形成することができる。また、出力端
子電圧に持たせたい波形に応じて、補助トランジスタが
オン状態にある間の波形をゲートの抵抗値および静電容
量値、ゲートのパターンの長さ、電界効果トランジスタ
の動作しきい値等により調整し、かつ補助トランジスタ
のオン時間や場合によってはオン動作の開始時期を選択
することができる。

〔発明の効果］ 本発明によるスイッチング回路では、電界効果トランジ
スタを出力端子と電源電位点間に複数個挿入し、操作回
路からそれらに対する操作信号の論理状態を入力信号に
応じて開閉動作を互いにずらせるタイミングで与えるこ
とにより、ノイズが最も発生しやすいスイッチング動作
の開始直後や終了直前での出力端子電圧の急激な変化を
抑え、従来のようなダンピング抵抗を用いることなく、
ノイズの発生を防止することができる。

さらに、このスイッチング回路では、複数個の電界効果
トランジスタに対する操作信号をそれらの開閉動作状態
を重ね合わせるタイミングで与えるようにしたので、ス
イッチング動作の開始直後や終了直前では出力端子電圧
の急激な変化が抑えられるにも拘わらず、動作の途中で
の変化速度を速めて従来とあまり変わらない短時間内に
スイッチング動作を完了させることができる。

本発明によるスイッチング回路装置では、電界効果トラ
ンジスタのゲートに抵抗体を用いてその一端に入力信号
を与え、補助トランジスタによりその他端の電位をスイ
ッチング動作の開始に同期して制御するようにしたので
、ゲートをＲＣ分布定数回路要素として利用しながら、
この電界効果トランジスタ自体にスイッチング動作の開
始直後や終了直前における出力端子電圧の急激な変化を
抑える作用を持たせることにより、全体回路構成を簡単
化しながら上述の効果を一層高めることができ、かつ従
来と全く同じ工程で集積回路装置等に容易に組み込むこ
とができる。

【図面の簡単な説明】

図はすべて本発明に関するもので、第１図（ａ）は。 プッシュプル形スイッチング回路の第１の実施例の回路
図、第１図（ｂ）は第１図（ａ）の出力端子電圧の波形
図、第２図（ａ）はジンシュプル形スイッチング回路の
第２の実施例の回路図、第２図（ｂ）は第２図（ａ）の
出力端子電圧の波形図、第３図（萄はプッシュプル形ス
イッチング回路の第３の実施例の回路図。 第３図（ｂ）は第３図（ａ）の出力端子電圧の波形図、
第４図（ａ）は本発明によるプッシュプル形スイッチン
グ回路装置の実施例の回路図、第４回し）は第４図（ａ
）の入力信号電圧の波形図、第４図（Ｃ）は第４図（ａ
）の補助トランジスタ９ｐのゲート電圧の波形図、第４
図（４は出力端子電圧の波形図、第５図は本発明に係る
電界効果トランジスタの具体構造を例示する半導体チッ
プの上面図である。これらの図において、 １〜７：スイッチング回路の回路部分としてのインバー
　タ、１１〜７ｎ：ｎチャネル電界効果トランジスタ、
ｔｐ〜７ｐ：ｐチャネル電界効果トランジスタ、１０：
操作回路、１１．１２：遅延回路要素としてのインバー
タ、１３，１４　：遅延回路要素を兼ねるインバータ、
１５：ナンドゲート、１６：ノアゲート、１７：遅延回
路要素としてのインバータ、１８：補助トランジスタの
オン動作時間設定用インバータ、１９ｎ：アンドゲート
、１９ｐニオアゲート、２０：半導体チップ、２１：基
板、２２：ウェル、２３：抵抗体からなるゲート、２４
．２５７ソース・ドレイン層、２５：ソース・ドレイン
用配線膜、２６：ゲート用配線膜、Ａ−Ｆ：出力端子電
圧上の動作点、Ｇ１−Ｇ３゜Ｇ４ｎ、Ｇ４ｐ＋Ｇ５〜Ｇ
７．Ｇ９ｎ、Ｇ９１ｐ　　：操作信号、ｒ：抵抗、Ｓｉ
：入力信号、Ｔｏ：出力端子電圧、ＴＳニスイツチング
回路のスイッチング動作時間、ｔ；時間、ｔｄ：遅延時
間、ｔ１〜ｔ３：を界効果トランジスタのスイッチング
動作上の時刻、ｖｅ：電源電位点ないしは接地電位、ｖ
ｃ：電源電位点ないし電源電圧、ｖｌ。 Ｖｌ出力端子電圧の動作上の基準電圧、である。 第３図 第４肥

Claims (1)

1. 【特許請求の範囲】 １）電界効果トランジスタをスイッチング回路要素とす
   るプッシュプル接続回路として構成され入力信号の論理
   状態に応じて出力端子電圧を切り換えるスイッチング回
   路において、出力端子と１対の電源電位点との間にそれ
   ぞれ接続され少なくとも一方の電源電位点との間に複数
   個挿入された電界効果トランジスタと、入力信号を受け
   その論理状態の変化に応じ各電界効果トランジスタに対
   する操作信号の論理状態を出力端子と電源電位点間に挿
   入された複数個の電界効果トランジスタの開閉状態変化
   を互いにずらせかつ重ね合わせるタイミングで切り換え
   る操作回路を備え、スイッチング動作の開始直後ないし
   は終了直前における出力端子電圧の変化速度が動作の途
   中より低められるようにしたことを特徴とするプッシュ
   プル形スイッチング回路。 ２）電界効果トランジスタをスイッチング回路要素とす
   るプッシュプル接続回路として構成され入力信号の論理
   状態に応じ出力端子電圧を切り換えるスイッチング回路
   装置であって、出力端子と１対の電源電位点との間にそ
   れぞれ接続されゲートが抵抗体で構成されてその一端に
   入力信号を受ける電界効果トランジスタと、そのゲート
   の他端とこの電界効果トランジスタが接続された電源電
   位点との間に接続された補助トランジスタとを備え、入
   力信号の論理状態の変化直後のみこの変化に応じてオン
   する電界効果トランジスタに対する補助トランジスタを
   オン動作させ、スイッチング動作開始直後の出力端子電
   圧の変化速度が動作の途中より低められるようにしたこ
   とを特徴とするプッシュプル形スイッチング回路装置。