JP2712238B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP2712238B2 JP2712238B2 JP63048950A JP4895088A JP2712238B2 JP 2712238 B2 JP2712238 B2 JP 2712238B2 JP 63048950 A JP63048950 A JP 63048950A JP 4895088 A JP4895088 A JP 4895088A JP 2712238 B2 JP2712238 B2 JP 2712238B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- semiconductor device
- signal
- channel
- same
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体集積回路の論理的に等価な複数の入力
信号を有するMOS回路を実現する半導体装置に関する。
信号を有するMOS回路を実現する半導体装置に関する。
〔従来の技術〕 従来の論理的に等価な複数の入力信号を有する、同チ
ャネルのMOS回路を実現する半導体素子は、複数個の等
価入力回路に対し、同数個の直列に接続されたトランジ
スタ素子を有する。
ャネルのMOS回路を実現する半導体素子は、複数個の等
価入力回路に対し、同数個の直列に接続されたトランジ
スタ素子を有する。
この事を従来の半導体素子を使い、２つの入力を有す
る場合を説明する。第４図（ｂ）は、２つの入力を有す
る回路図である。この場合、入力信号401と402は、信号
線403から信号線404への信号の伝播に於いて、入力信号
の接続が入れ替わっても、論理的には同一のものであ
り、特に考慮しない場合、他の素子との接続を容易にす
る様に配線される。第４図（ａ）は第４図（ｂ）の回路
を実現したMOS半導体装置の平面図であり、それぞれの
図説明番号は対応するものである。配線403によって伝
播した信号は、この配線材よりコンタクト405を通して
トランジスタのソース領域406に接続し、トランジスタ4
10及び411の能動状態により、中間ドレイン領域407を経
てドレイン領域408に至たる。さらにドレイン領域408は
コンタクト409を通して、配線404に接続している。信号
線401と402は第４図ａに於いて、それぞれ信号配線材と
ともに、トランジスタのゲート材となっている。
る場合を説明する。第４図（ｂ）は、２つの入力を有す
る回路図である。この場合、入力信号401と402は、信号
線403から信号線404への信号の伝播に於いて、入力信号
の接続が入れ替わっても、論理的には同一のものであ
り、特に考慮しない場合、他の素子との接続を容易にす
る様に配線される。第４図（ａ）は第４図（ｂ）の回路
を実現したMOS半導体装置の平面図であり、それぞれの
図説明番号は対応するものである。配線403によって伝
播した信号は、この配線材よりコンタクト405を通して
トランジスタのソース領域406に接続し、トランジスタ4
10及び411の能動状態により、中間ドレイン領域407を経
てドレイン領域408に至たる。さらにドレイン領域408は
コンタクト409を通して、配線404に接続している。信号
線401と402は第４図ａに於いて、それぞれ信号配線材と
ともに、トランジスタのゲート材となっている。
しかし、上記の従来の半導体装置では、直列に接続さ
れた素子の増加にともない、入力信号の論理しきい値電
圧が大きく異なった。さらに出力側に近い入力信号ほ
ど、入力信号により能動状態となるトランジスタが、蓄
積された電荷の充・放電を行なう必要のある、中間ドレ
イン領域又はドレイン領域から成る接合容量が小さくな
り、入力信号により出力信号が決定される論理と異な
り、論理的に等価な入力信号であっても、AC特性が違う
ものとなっていた。
れた素子の増加にともない、入力信号の論理しきい値電
圧が大きく異なった。さらに出力側に近い入力信号ほ
ど、入力信号により能動状態となるトランジスタが、蓄
積された電荷の充・放電を行なう必要のある、中間ドレ
イン領域又はドレイン領域から成る接合容量が小さくな
り、入力信号により出力信号が決定される論理と異な
り、論理的に等価な入力信号であっても、AC特性が違う
ものとなっていた。
この事は、集積回路実現の際の有用な検証手段であ
る、論理シミュレータの論理モデルに於いて、論理は入
力信号により等価なものの、同一論理内でも入力信号が
接続された状態により、信号が伝播する際の遅延時間が
異なる問題を有していた。すなわち、入力信号により出
力信号が決定される論理と同様の、同一の遅延時間の設
定が不可能であり、論理モデルを複雑にするとともに、
論理シミュレータによる検証を困難なものにしていた。
る、論理シミュレータの論理モデルに於いて、論理は入
力信号により等価なものの、同一論理内でも入力信号が
接続された状態により、信号が伝播する際の遅延時間が
異なる問題を有していた。すなわち、入力信号により出
力信号が決定される論理と同様の、同一の遅延時間の設
定が不可能であり、論理モデルを複雑にするとともに、
論理シミュレータによる検証を困難なものにしていた。
そこで、本発明は以上の欠点を除去し、論理的に等価
な複数の入力信号を有する、MOS回路の論理しきい値電
圧を、同一とする半導体装置を提供することを目的とす
る。
な複数の入力信号を有する、MOS回路の論理しきい値電
圧を、同一とする半導体装置を提供することを目的とす
る。
本発明の半導体装置は、それぞれが論理的に等価な入
力を有し、直列に接続されることによって同チャネルの
MOS回路を構成する第１トランジスタ素子と第２トラン
ジスタ素子とを有する半導体装置であって、少なくとも
前記第１トランジスタ素子は、ゲート材下の非チャネル
領域によって分割された複数のチャネル領域を有し、前
記第１トランジスタのチャネル巾と前記第２トランジス
タのチャネル巾とが異なることを特徴とする。
力を有し、直列に接続されることによって同チャネルの
MOS回路を構成する第１トランジスタ素子と第２トラン
ジスタ素子とを有する半導体装置であって、少なくとも
前記第１トランジスタ素子は、ゲート材下の非チャネル
領域によって分割された複数のチャネル領域を有し、前
記第１トランジスタのチャネル巾と前記第２トランジス
タのチャネル巾とが異なることを特徴とする。
直列に接続されたトランジスタ素子に於いて、トラン
ジスタ特性を決定するのに、重要な要因であるチャネル
幅を、素子の外核形状を変化させずに、特性に於いて
も、並列な電流路を確保する事により、劣化を防ぎつ
つ、各入力信号毎に可変な設定を可能とする事により、
論理しきい値電圧を同一とする、すぐれた半導体装置を
構成できる。
ジスタ特性を決定するのに、重要な要因であるチャネル
幅を、素子の外核形状を変化させずに、特性に於いて
も、並列な電流路を確保する事により、劣化を防ぎつ
つ、各入力信号毎に可変な設定を可能とする事により、
論理しきい値電圧を同一とする、すぐれた半導体装置を
構成できる。
本発明の半導体装置は、基本的に第１図（ａ）で示さ
れる構造をしている。第１図（ｂ）に示した例は、第１
図（ａ）の一点破線ｙによる断面図であり、素子分離手
段として代表的な、LOCOS（選択配化、Local Oxidation
of Silicon）構成によるものである。
れる構造をしている。第１図（ｂ）に示した例は、第１
図（ａ）の一点破線ｙによる断面図であり、素子分離手
段として代表的な、LOCOS（選択配化、Local Oxidation
of Silicon）構成によるものである。
以下、本発明の半導体装置を、論理的に等価な２つの
入力を有する第１図（ｃ）に於いて、信号線103の信号
が、信号線104に伝播する場合を説明する。信号線101に
接続されるトランジスタを第２トランジスタ素子、信号
線102に接続されるトランジスタを第１トランジスタと
して説明する。この時、信号線101及び102に接続したゲ
ート材と、ソースもしくはドレイン領域により形成され
た、トランジスタのチャネル領域110、111、112は導通
状態である。信号線103に伝播した信号は、コンタクト1
05を通して、ソース領域106に接がり、信号線101に接続
したゲート材により、伝播の選択がなされ、第２トラン
ジスタ素子が能動状態の場合、中間ドレイン領域107
に、信号が伝播する。トランジスタのチャネル領域が11
1と112の２つの分離した、信号線102に接続したゲート
材により、伝播の選択がなされ、第１トランジスタ素子
が能動状態の場合、ドレイン領域108に信号が伝わり、
さらに、コンタクト109を通して、信号線104に接続し、
伝播は完結する。
入力を有する第１図（ｃ）に於いて、信号線103の信号
が、信号線104に伝播する場合を説明する。信号線101に
接続されるトランジスタを第２トランジスタ素子、信号
線102に接続されるトランジスタを第１トランジスタと
して説明する。この時、信号線101及び102に接続したゲ
ート材と、ソースもしくはドレイン領域により形成され
た、トランジスタのチャネル領域110、111、112は導通
状態である。信号線103に伝播した信号は、コンタクト1
05を通して、ソース領域106に接がり、信号線101に接続
したゲート材により、伝播の選択がなされ、第２トラン
ジスタ素子が能動状態の場合、中間ドレイン領域107
に、信号が伝播する。トランジスタのチャネル領域が11
1と112の２つの分離した、信号線102に接続したゲート
材により、伝播の選択がなされ、第１トランジスタ素子
が能動状態の場合、ドレイン領域108に信号が伝わり、
さらに、コンタクト109を通して、信号線104に接続し、
伝播は完結する。
信号線102に接続した、トランジスタのチャネル領域1
11、112は、ゲート材下にて、素子分離がなされる為、
第１図（ｃ）に示す回路図となるが、これは、論理的に
は第４図（ｂ）と同じものである。分離された中間ドレ
イン及びドレイン領域は、それら領域を形成する手段に
より、領域113又は114にて接続しており、それぞれが、
第１図（ｃ）の抵抗116、117又は118、119となる。
11、112は、ゲート材下にて、素子分離がなされる為、
第１図（ｃ）に示す回路図となるが、これは、論理的に
は第４図（ｂ）と同じものである。分離された中間ドレ
イン及びドレイン領域は、それら領域を形成する手段に
より、領域113又は114にて接続しており、それぞれが、
第１図（ｃ）の抵抗116、117又は118、119となる。
本発明の半導体装置は、従来の半導体装置に比べ、装
置内に、非チャネル領域115を有しており、この領域を
可変とする事により、きわめて容易に、チャネル幅の変
更を可能とするものである。
置内に、非チャネル領域115を有しており、この領域を
可変とする事により、きわめて容易に、チャネル幅の変
更を可能とするものである。
以上の実施例は一実施例であり、素子分離が同一ゲー
ト材下において複数存在する、第２図に示す構成、又、
入力信号に接続した、全てのゲート材下に於いて、素子
分離が行なわれる、第３図に示す構成、及び、それら構
成が複合しあう構成に於いても、同様の効果が期待でき
る。
ト材下において複数存在する、第２図に示す構成、又、
入力信号に接続した、全てのゲート材下に於いて、素子
分離が行なわれる、第３図に示す構成、及び、それら構
成が複合しあう構成に於いても、同様の効果が期待でき
る。
以上説明した実施例によれば、論理的に等価な複数の
入力信号を有するトランジスタ素子構造の、ゲート材形
状を変えることなく、また、ソース、ドレイン領域の形
状を、近似した同一形状にすることで、トランジスタ特
性に影響を与える要因を統一し、製造時に受ける変動を
同一とすることを可能としながら、論理しきい値電圧を
容易に一致させることができる。
入力信号を有するトランジスタ素子構造の、ゲート材形
状を変えることなく、また、ソース、ドレイン領域の形
状を、近似した同一形状にすることで、トランジスタ特
性に影響を与える要因を統一し、製造時に受ける変動を
同一とすることを可能としながら、論理しきい値電圧を
容易に一致させることができる。
以上述べたように本発明によれば、それぞれのトラン
ジスタ素子の入力信号の論理しきい値電圧を同一とする
ことができ、信頼性の高い半導体装置を提供できるとい
う効果を奏する。
ジスタ素子の入力信号の論理しきい値電圧を同一とする
ことができ、信頼性の高い半導体装置を提供できるとい
う効果を奏する。
第１図は、本発明の半導体装置を示す平面図（ａ）、断
面図（ｂ）と等価回路図（ｃ）。第２図、第３図は本発
明による他の実施例を示す図。第４図は従来の半導体装
置を示す平面図（ａ）と等価回路図（ｂ）。 101、102……論理的に等価な入力信号線 103、104……信号配線 105、109……コンタクト 106……ソース領域 107……中間ドレイン領域 108……ドレイン領域 110、111、112、126、127……チャネル領域 113、114……分離されたトランジスタのチャネル接続領
域 115、120、121……非チャネル領域 116、117、118、119……抵抗 122、123、124……LOCOS 125、126、127……酸化物が選択酸化されて絶縁物とな
ったパシベーション膜 128……半導体基板 401、402……論理的に等価な入力信号線 403、404……信号配線 405、409……コンタクト 406……ソース領域 407……中間ドレイン領域 408……ドレイン領域 410、411……チャネル領域
面図（ｂ）と等価回路図（ｃ）。第２図、第３図は本発
明による他の実施例を示す図。第４図は従来の半導体装
置を示す平面図（ａ）と等価回路図（ｂ）。 101、102……論理的に等価な入力信号線 103、104……信号配線 105、109……コンタクト 106……ソース領域 107……中間ドレイン領域 108……ドレイン領域 110、111、112、126、127……チャネル領域 113、114……分離されたトランジスタのチャネル接続領
域 115、120、121……非チャネル領域 116、117、118、119……抵抗 122、123、124……LOCOS 125、126、127……酸化物が選択酸化されて絶縁物とな
ったパシベーション膜 128……半導体基板 401、402……論理的に等価な入力信号線 403、404……信号配線 405、409……コンタクト 406……ソース領域 407……中間ドレイン領域 408……ドレイン領域 410、411……チャネル領域
Claims (1)
- 【請求項１】それぞれが論理的に等価な入力を有し、直
列に接続されることによって同チャネルのMOS回路を構
成する第１トランジスタ素子と第２トランジスタ素子と
を有する半導体装置であって、 少なくとも前記第１トランジスタ素子は、ゲート材下の
非チャネル領域によって分割された複数のチャネル領域
を有し、前記第１トランジスタのチャネル巾と前記第２
トランジスタのチャネル巾とが異なることを特徴とする
半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63048950A JP2712238B2 (ja) | 1988-03-02 | 1988-03-02 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63048950A JP2712238B2 (ja) | 1988-03-02 | 1988-03-02 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01223759A JPH01223759A (ja) | 1989-09-06 |
| JP2712238B2 true JP2712238B2 (ja) | 1998-02-10 |
Family
ID=12817555
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63048950A Expired - Lifetime JP2712238B2 (ja) | 1988-03-02 | 1988-03-02 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2712238B2 (ja) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6223150A (ja) * | 1985-07-24 | 1987-01-31 | Hitachi Ltd | 半導体集積回路装置の製造方法 |
-
1988
- 1988-03-02 JP JP63048950A patent/JP2712238B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01223759A (ja) | 1989-09-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6084255A (en) | Gate array semiconductor device | |
| US4425516A (en) | Buffer circuit and integrated semiconductor circuit structure formed of bipolar and CMOS transistor elements | |
| US5808344A (en) | Single-transistor logic and CMOS inverters | |
| EP0136952B1 (en) | A gate array | |
| US5378941A (en) | Bipolar transistor MOS transistor hybrid semiconductor integrated circuit device | |
| EP0292641B1 (en) | Output buffer of MOS semiconductor integrated circuit | |
| KR100308546B1 (ko) | 반도체집적회로장치 | |
| US4951111A (en) | Integrated circuit device | |
| US4547681A (en) | Semiconductor device having contacting but electrically isolated regions of opposite conductivity types | |
| JP2712238B2 (ja) | 半導体装置 | |
| US4602170A (en) | Resistive gate field effect transistor logic family | |
| US4853562A (en) | Programmable logic array using single transistor to generate true or complement signal | |
| JPH0810759B2 (ja) | 半導体集積回路装置 | |
| US4980745A (en) | Substrate potential detecting circuit | |
| JPS629743Y2 (ja) | ||
| JPH0122736B2 (ja) | ||
| JPS61133664A (ja) | 半導体集積回路 | |
| US6348723B1 (en) | Semiconductor device with a dummy wire positioned to prevent charging/discharging of the parasitic capacitance of a signal wire | |
| JP3060235B2 (ja) | Ｃｍｏｓ集積回路 | |
| JP2679615B2 (ja) | 半導体集積回路装置 | |
| JPH06163561A (ja) | 半導体装置 | |
| JPH0254669B2 (ja) | ||
| JPH0521729A (ja) | 半導体装置 | |
| JPH05252015A (ja) | 半導体回路 | |
| JPH01101650A (ja) | 半導体集積回路装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081031 Year of fee payment: 11 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081031 Year of fee payment: 11 |