JP5372493B2 - デュアル歪みチャネル半導体デバイスを製造する方法 - Google Patents

デュアル歪みチャネル半導体デバイスを製造する方法 Download PDF

Info

Publication number
JP5372493B2
JP5372493B2 JP2008504047A JP2008504047A JP5372493B2 JP 5372493 B2 JP5372493 B2 JP 5372493B2 JP 2008504047 A JP2008504047 A JP 2008504047A JP 2008504047 A JP2008504047 A JP 2008504047A JP 5372493 B2 JP5372493 B2 JP 5372493B2
Authority
JP
Japan
Prior art keywords
layer
region
nmos
pmos
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008504047A
Other languages
English (en)
Other versions
JP2008535245A5 (ja
JP2008535245A (ja
Inventor
ジー． サダカ、マリアム
エル． バール、アレクサンドル
ジョバノビッチ、デジャン
ニュエン、ビチ−エン
セアン、ブーン−ユウ
ジー． トーマス、ショーン
アール． ホワイト、テッド
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NXP USA Inc
Original Assignee
NXP USA Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NXP USA Inc filed Critical NXP USA Inc
Publication of JP2008535245A publication Critical patent/JP2008535245A/ja
Publication of JP2008535245A5 publication Critical patent/JP2008535245A5/ja
Application granted granted Critical
Publication of JP5372493B2 publication Critical patent/JP5372493B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/1054—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a variation of the composition, e.g. channel with strained layer for increasing the mobility
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823807—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the channel structures, e.g. channel implants, halo or pocket implants, or channel materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823878—Complementary field-effect transistors, e.g. CMOS isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Element Separation (AREA)
  • Thin Film Transistor (AREA)

Description

本開示は半導体デバイス製造に関する。より詳細には、本開示はデュアル歪みチャネル半導体デバイス及びそれを製造するための方法に関する。
ＮＭＯＳ及びＰＭＯＳデバイスをトレンチ分離と統合することは難題である。この統合の最終的な結果は、ＮＭＯＳチャネルに用いられる二軸性引張歪みＳｉ及びＰＭＯＳチャネルに用いられる二軸性圧縮ＳｉＧｅである。通常、出発原料は歪みＳｉ又は圧縮ＳｉＧｅのいずれかを有するので、ＮＭＯＳ又はＰＭＯＳの向上は別々に起こる。さらに、トレンチ分離モジュールには、それぞれのチャネルにおける引張又は圧縮歪みの程度に有害となり得る高温の工程が含まれる。
ＰＭＯＳ又はＮＭＯＳのいずれかのみの性能を向上させる従来の方法は知られているが、過度な高引張歪みを除き、ＮＭＯＳ及びＰＭＯＳデバイス両方の同時の向上に対処する方法は知られていない。あるデュアルチャネル手法では、ＳｉＧｅバッファ層が用いられるが、しかしながら、そうした手法はシリコン・オン・インシュレータ（ＳＯＩ）に対するデュアルチャネルの解決策ではない。別の手法では、基板上に引張チャネル及び圧縮チャネルを得るには、ウェハボンディングが必要とされる。
したがって、当該技術分野におけるこの問題を克服するために、改良された半導体デバイス製造方法を提供することが所望される。
本開示の実施形態は、ＮＭＯＳ及びＰＭＯＳデバイスの性能向上を達成するために、二軸性引張Ｓｉ及び二軸性圧縮ＳｉＧｅをトレンチ分離と統合することに関する。本発明の実施形態によるＮＭＯＳ及びＰＭＯＳとトレンチ分離との統合は、ＮＭＯＳ及びＰＭＯＳデバイス性能の両方における同時の向上を達成する。さらに、本開示の実施形態は、ウェハボンディングなしで二軸性引張・圧縮ＮＭＯＳ及びＰＭＯＳチャネルを達成する。
一実施形態では、方法は二軸性圧縮される低Ｇｅ含量ＳｉＧｅ膜を有するＳＯＩウエハから開始する。最初にトレンチ分離が形成される。ここで、トレンチ分離はＮＭＯＳ活性領域からＰＭＯＳ活性領域を分離する。ＰＭＯＳ活性領域をマスクする（例えば、ＰＭＯＳ活性領域はパッド酸化物上に窒化物を有する）ことによって、パッド酸化物を有する又は有しないＮＭＯＳ領域に対してのみ、緩和を伴う濃縮が行われ得る。濃縮は、緩和されたＳｉＧｅリッチ膜を提供する。酸化物はエッチングされ、二軸性引張歪みＳｉチャネルを形成するためにＳｉキャップが選択的に成長され得るか、或いはＰＭＯＳチャネルの形成後までＳｉキャップ堆積が遅延され得る。例えば、濃縮工程後、リッチＳｉＧｅはマスクされ、窒化物がＰＭＯＳ活性領域からエッチングされ得る。ここで、ＳｉＧｅをさらにリッチにし、圧縮されたチャネルを提供するために、緩和を伴わない濃縮が再び行われるか、或いはＰＭＯＳチャネルを形成するために、ＳｉＧｅの頂部上に選択的に二軸性圧縮ＳｉＧｅが堆積され得る。続いて、緩和されたリッチＳｉＧｅの頂部上の活性ＮＭＯＳ領域に歪みＳｉチャネルを形成するために、全てのマスキングが除去され、ブランケットＳｉ膜が堆積され得る。また、ＳｉはＰＭＯＳ活性領域の二軸性圧縮ＳｉＧｅチャネルを単にキャップし得る。さらに、次いでウエハは標準的なＣＭＯＳプロセスによって加工され得る。
本開示の実施形態は、次に限定されないが、二軸性の歪みＳｉ・オン・インシュレータ（ＳＳＯＩ）又は部分緩和ＳｉＧｅ・オン・インシュレータ（ＳＧＯＩ）を含む、異なる出発原料に対し適用され得る。ＳＳＯＩの場合、開始時の基板は既にＮＭＯＳ用の二軸性引張歪みＳｉチャネルを有するので、ＰＭＯＳチャネルを形成するために圧縮ＳｉＧｅの選択的堆積が行われ得る。ＳＧＯＩの場合、開始時の基板は、より圧縮されたＰＭＯＳチャネルのための濃縮によってさらにリッチにされ得る部分緩和ＳｉＧｅチャネルか、若しくはＮＭＯＳチャネルを形成するために後酸化アニールによってさらに緩和され得る部分緩和チャネル、又はその両方を有し得る。これに代えて、ＳＧＯＩの開始時の基板は完全圧縮ＳｉＧｅチャネルを有し得る。
図１〜１０は、本開示の一実施形態によるデュアル二軸性歪みチャネル半導体ＣＭＯＳデバイスを製造する方法における部分断面図である。ここで図１を参照すると、デュアル二軸性歪みチャネルＣＭＯＳデバイス１０は、始めに基板１２から形成される。基板１２は、埋込酸化物（ＢＯＸ）層１４と、ＢＯＸ層１４の上に重なる二軸性引張歪みシリコン層１６とを有する。これに代えて、デバイス１０の形成は二軸性引張歪みシリコン・オン・インシュレータ（ＳＳＯＩ）ウエハから開始することが可能である。図２では、二軸性引張歪みシリコン層１６上に保護層１８が形成される。続いて、保護層１８上に窒化物層２０が形成される。保護層１８は、例えば、二軸性引張歪みシリコン層１６上に堆積された酸化物を含む。また、下にある二軸性引張歪みシリコン層１６を上に重なる窒化物層２０から保護するために、保護層１８は他の適切な層を含んでもよい。
一実施形態では、ＢＯＸ層１４は２００ナノメートル（２０００オングストローム）未満程度の厚さを有し、二軸性引張歪みシリコン層１６は１００ナノメートル（１０００オングストローム）未満程度の厚さを有し、保護層１８は１０ナノメートル（１００オングストローム）程度の厚さを有し、窒化物層２０は１２０ナノメートル（１２００オングストローム）程度の厚さを有する。
ここで図３を参照すると、層２０，１８，１６にトレンチ開口部２２が形成される。ここで、トレンチ開口部の底部はＢＯＸ層１４で停止する。トレンチ開口部２２の形成は、当該技術分野において知られている任意の適切なエッチング手法を用いて行われ得る。トレンチ開口部２２の形成に続いて、図４に示すように、シャロートレンチ分離２４を形成するために、トレンチ開口部にトレンチ充填材料が充填される。トレンチ充填は、ブランケット酸化物堆積と、それに続く化学機械研磨（ＣＭＰ）による平坦化とを用いて行われ得る。ＣＭＰ平坦化に続いて、窒化物２０及びシャロートレンチ分離２４の上に１０ナノメートル（１００オングストローム）程度の薄い酸化物層２１（図４）が形成される。本明細書において以下にさらに記載するように、酸化物層２１は、ＣＭＰ後、ＰＭＯＳ領域の上に重なる窒化物層２０のエッチング用のハードマスクを提供する。
ここで図５を参照すると、フォトレジストマスク２６は、フォトレジストマスク２６がデバイス１０のＮＭＯＳ領域の上に重なるとともにＰＭＯＳ領域を覆わずにいるように、パターン形成され、エッチングされる。デバイスのＰＭＯＳ領域の上に重なる窒化物層２０を露出するように、適切なエッチング化学によって、酸化物層２１のうちのＰＭＯＳ領域の上に重なる部分が除去される。酸化物層２１のうちのＰＭＯＳ領域の上に重なる部分の除去中、例えば、図５に示すように、シャロートレンチ分離領域２４のトレンチ充填材料の一部も除去される。
次いで、適切な手法を用いてマスク２６が除去される。マスク２６の除去に続いて、図６に示すように、デバイス１０のＰＭＯＳ領域の上に重なる窒化物層２０が除去される。ＰＭＯＳ領域の上に重なる窒化物層２０の除去は、任意の適切な手法によって行われ得る。
窒化物層２０の除去に続いて、この方法は、酸化物２１の残りの部分と、デバイス１０のＰＭＯＳ領域の上に重なる酸化物層１８とを同時に除去する工程を含む。酸化物層２１の残りの部分と、ＰＭＯＳ領域の上に重なる酸化物層１８との除去中、例えば、図７に示すように、シャロートレンチ分離領域２４のトレンチ充填材料のさらに一部も除去される。
ここで図８を参照すると、ＰＭＯＳ領域の上に重なる酸化物層１８の除去に続いて、ＳｉＧｅ層２８が選択的に成長させられる。ＳｉＧｅ層２８は二軸性圧縮歪みＳｉＧｅ層であり、二軸性圧縮歪み層を残すのに必要な限界の厚さ未満の厚さを有する。ＳｉＧｅ層２８の成長に続いて、ＳｉＧｅ層２８の上方にシリコンキャップ層３０が選択的に成長させられる。シリコンキャップ層３０は歪んでいない。シリコンキャップ層３０は、１０ナノメートル（１００オングストローム）未満程度の厚さを有する。
一実施形態では、シリコンキャップ層３０の存在は随意である。代替の一実施形態では、ＳｉＧｅ層２８はより厚く成長させられて、より高いゲルマニウム濃度を有するＳｉＧｅ層と比較して、より低いゲルマニウム濃度を有することが可能である。次いで、より低いゲルマニウム濃度を有するより厚いＳｉＧｅ層は、ＰＭＯＳ性能を向上させるのに最適な歪みを有する二軸性圧縮ＳｉＧｅ層を得るために、緩和なしで濃縮され得る。
ＳｉＧｅ層２８及びシリコンキャップ層３０の選択成長中、窒化物層２０はマスクとして働き、下にあるＮＭＯＳ領域に対する保護を提供する。加えて、本明細書に示すさらなる処理中、シリコンキャップ層３０は下にあるＳｉＧｅ層２８に保護を提供する。
ＰＭＯＳ領域における層２８，３０の形成に続いて、ＮＭＯＳ領域の上に重なる窒化物層２０は適切な手法によって除去される。窒化物層２０の除去に続いて、例えば、エッチングによって、ＮＭＯＳ領域の酸化物層１８が除去される。酸化物層１８の除去中、例えば、図９に示すように、シャロートレンチ分離２４のさらなる部分が除去される。次いで、それぞれＮＭＯＳ領域及びＰＭＯＳ領域において、同時に又は別々にＮＭＯＳ及びＰＭＯＳデバイス構造を形成するために、図９に示す構造が用いられ得る。したがって、ＮＭＯＳ及びＰＭＯＳデバイス構造の両方に対し同時の性能向上を可能とする方法が提供される。
ここで図１０を参照すると、標準的なＣＭＯＳ加工手法を用いて、それぞれＮＭＯＳ領域及びＰＭＯＳ領域において、同時に又は別々に、ＮＭＯＳ及びＰＭＯＳデバイス構造４０，６０がそれぞれ形成され得る。ＮＭＯＳデバイス構造４０は、ゲート誘電体４２、ゲート電極４４、ソース／ドレイン拡張領域４６、サイドウォールスペーサ４８、及びソース／ドレイン注入領域５０を備えることが可能である。ＮＭＯＳデバイス構造４０は、参照符号５２によって示すデバイスチャンネル領域を有する。ＰＭＯＳデバイス構造６０は、ゲート誘電体６２、ゲート電極６４、ソース／ドレイン拡張領域６６、サイドウォールスペーサ６８、及びソース／ドレイン注入領域７０を備えることが可能である。ＰＭＯＳデバイス構造６０は、参照符号７２によって示すデバイスチャンネル領域を有する。トレンチ分離２４は、ＮＭＯＳデバイス４０をＰＭＯＳデバイス６０から隔て、分離している。
図１１〜１７は、本開示の別の実施形態によるデュアル二軸性歪みチャネル半導体ＣＭＯＳデバイスを製造する方法における部分断面図である。ここで図１１を参照すると、別の実施形態では、デュアル二軸性歪みチャネルＣＭＯＳデバイス８０は、始めに基板８２から形成される。基板８２は、埋込酸化物（ＢＯＸ）層８４と、ＢＯＸ層８４の上に重なる部分緩和シリコンゲルマニウム（ｒ−ＳｉＧｅ）層８６とを有する。一実施形態では、部分緩和シリコンゲルマニウム層は、例えば、Ｓｉ１−ｙＧｅｙを含む。ここで、ｙは、ほぼ２０パーセント（２０％）である。これに代えて、デバイス８０の形成は緩和シリコンゲルマニウム・オン・インシュレータ（ＳＧＯＩ）ウエハから開始することもできる。ｒ−ＳｉＧｅ層８６上に保護層８８が形成される。続いて、保護層８８上に窒化物層９０が形成される。保護層８８は、例えば、ｒ−ＳｉＧｅ層８６上に堆積された酸化物を含む。また、下にあるｒ−ＳｉＧｅ層８６を上に重なる窒化物層９０から保護するために、保護層８８は他の適切な層を含んでもよい。
一実施形態では、ＢＯＸ層８４は２００ナノメートル（２０００オングストローム）未満程度の厚さを有し、ｒ−ＳｉＧｅ層８６は１００ナノメートル（１０００オングストローム）未満程度の厚さを有し、保護層８８は１０ナノメートル（１００オングストローム）程度の厚さを有し、窒化物層９０は１２０ナノメートル（１２００オングストローム）程度の厚さを有する。
さらに図１１を参照すると、層９０，８８，８６にトレンチ開口部（矢印９２によって示す領域）が形成される。ここで、トレンチ開口部の底部はＢＯＸ層８４で停止する。トレンチ開口部９２の形成は、当該技術分野において知られている任意の適切なエッチング手法を用いて行われ得る。トレンチ開口部９２の形成に続いて、シャロートレンチ分離９４を形成するために、トレンチ開口部にトレンチ充填材料が充填される。トレンチ充填は、ブランケット酸化物堆積と、それに続く化学機械研磨（ＣＭＰ）による平坦化とを用いて行われ得る。
ここで図１２を参照すると、ＣＭＰ平坦化に続いて、窒化物９０（ＮＭＯＳ及びＰＭＯＳ領域の両方）及びシャロートレンチ分離９４の上に１０ナノメートル（１００オングストローム）程度の薄い酸化物層９６が形成される。本明細書において以下にさらに記載するように、酸化物層９６は、ＣＭＰ後、ＰＭＯＳ領域の上に重なる窒化物層９０のエッチング用のハードマスクを提供する。次いで、フォトレジストマスク９８がパターン形成され、エッチングされる。ここで、フォトレジストマスク９８はデバイス８０のＮＭＯＳ領域の上に重なるとともに、ＰＭＯＳ領域を覆わずにいる。デバイスのＰＭＯＳ領域の上に重なる窒化物層９０を露出するように、任意の適切なエッチング化学によって、酸化物層９６のうちのＰＭＯＳ領域の上に重なる部分が除去される。酸化物層９６のうちのＰＭＯＳ領域の上に重なる部分の除去中、例えば、図１２に示すように、シャロートレンチ分離領域９４のトレンチ充填材料の一部も除去される。
次いで、適切な手法を用いてマスク９８が除去される。マスク９８の除去に続いて、図１３に示すように、デバイス８０のＰＭＯＳ領域の上に重なる窒化物層９０が除去される。ＰＭＯＳ領域の上に重なる窒化物層９０の除去は、任意の適切な手法によって行われ得る。窒化物層９０の除去に続いて、この方法は、酸化物９６の残りの部分と、デバイス８０のＰＭＯＳ領域の上に重なる酸化物層８８とを除去する工程を含む。ＮＭＯＳ領域の上に重なる酸化物層９６の残りの部分と、酸化物層８８のうちのＰＭＯＳ領域の上に重なるとの除去中、例えば、図１３に示すように、シャロートレンチ分離領域９４のトレンチ充填材料のさらに一部も除去される。
ここで図１４を参照すると、ＰＭＯＳ領域の上に重なる酸化物層８８の除去に続いて、ＳｉＧｅ層１００が選択的に成長させられる。詳細には、層１００は二軸性の圧縮性の歪みＳｉＧｅ（ｃ−ＳｅＧｅ）層であり、歪み層を残すのに必要な限界の厚さ未満の厚さを有する。ｃ−ＳｉＧｅ層１００の成長に続いて、ｃ−ＳｉＧｅ層１００の上方にシリコンキャップ層（図示せず）が選択的に成長させられ得る。このシリコンキャップ層は、１０ナノメートル（１００オングストローム）未満程度の厚さを有する。このＳｉキャップ層は二軸性引張歪みを有する。一実施形態では、シリコンキャップ層の存在は随意である。ｃ−ＳｉＧｅ層１００（及び適用可能な場合には随意のシリコンキャップ層）の選択成長中、窒化物層９０はマスクとして働き、下にあるＮＭＯＳ領域に対する保護を提供する。
ＰＭＯＳ領域におけるｃ−ＳｉＧｅ層１００の形成に続いて、ＮＭＯＳ領域の上に重なる窒化物層９０の残りの部分は適切な手法によって除去される。窒化物層９０の除去に続いて、例えば、エッチングによって、ＮＭＯＳ領域の酸化物層８８が除去される。酸化物層８８の除去中、例えば、図１５に示すように、シャロートレンチ分離９４のさらなる部分が除去される。
酸化物層８８の除去に続いて、参照符号１０４によって示すＮＭＯＳ領域のｒ−ＳｉＧｅ層８６の上方に、また参照符号１０２によって示すＰＭＯＳ領域のｃ−ＳｉＧｅ層１００の上方に、シリコンキャップ層が選択的に成長させられる。シリコンキャップ層１０２，１０４は、二軸性引張歪みを有する。シリコンキャップ層１０２は第１のレベルの二軸性引張歪みを有し、シリコンキャップ層１０４は第２のレベルの二軸性引張歪みを有する。ここで、第２のレベルの二軸性引張歪みは第１のレベルの二軸性引張歪みより大きい。さらに、シリコンキャップ層１０２，１０４は、１５〜２０ナノメートル（１５０〜２００オングストローム）程度の厚さを有する。したがって、ＮＭＯＳ及びＰＭＯＳデバイス構造の両方に対し同時の性能向上が達成され得る。次いで、それぞれＮＭＯＳ領域及びＰＭＯＳ領域において、同時に又は別々にＮＭＯＳ及びＰＭＯＳデバイス構造を形成するために、図１６に示す構造が用いられる。
ここで図１７を参照すると、標準的なＣＭＯＳ加工手法を用いて、それぞれＮＭＯＳ領域及びＰＭＯＳ領域において、同時に又は別々に、ＮＭＯＳ及びＰＭＯＳデバイス構造１１０，１３０がそれぞれ形成され得る。ＮＭＯＳデバイス構造１１０は、ゲート誘電体１１２、ゲート電極１１４、ソース／ドレイン拡張領域１１６、サイドウォールスペーサ１１８、及びソース／ドレイン注入領域１２０を備えることが可能である。なお、ソース／ドレイン注入領域１２０はｔ−Ｓｉ層１０４及びｒ−ＳｉＧｅ層８６を通じて延びている。ＮＭＯＳデバイス構造１１０は、参照符号１２２によって示すデバイスチャンネル領域を有する。
ＰＭＯＳデバイス構造８０は、ゲート誘電体１３２、ゲート電極１３４、ソース／ドレイン拡張領域１３６、サイドウォールスペーサ１３８、及びソース／ドレイン注入領域１４０を備えることが可能である。なお、ソース／ドレイン注入領域１４０は、Ｓｉキャップ層１０２、ｃ−ＳｉＧｅ層１００、及びｒ−ＳｉＧｅ層８６を通じて延びている。なお、チャネル領域１４２は、Ｓｉ層１０２及びｃ−ＳｉＧｅ層１００を通じて延びている。ＰＭＯＳデバイス構造８０は、参照符号１４２によって示すデバイスチャンネル領域を有する。トレンチ分離９４は、ＮＭＯＳデバイス１１０をＰＭＯＳデバイス１３０から隔て、分離している。
図１８〜２１は、本開示のさらに別の実施形態によるデュアル歪みチャネル半導体ＣＭＯＳデバイスを製造する方法における断面図である。ここで図１８を参照すると、別の実施形態では、デュアル歪みチャネルＣＭＯＳデバイス１５０は、始めに基板１５２から形成される。基板１５２は、埋込酸化物（ＢＯＸ）層１５４と、ＢＯＸ層１５４の上に重なる部分緩和シリコンゲルマニウム層１５６とを有する。これに代えて、デバイス１５０の形成は部分緩和シリコンゲルマニウム・オン・インシュレータ（部分緩和ＳＧＯＩ）ウエハから開始することが可能である。部分緩和ＳｉＧｅ層１５６上に保護層１５８が形成される。続いて、保護層１５８上に窒化物層１６０が形成される。保護層１５８は、例えば、部分緩和ＳｉＧｅ層１５６上に堆積された酸化物を含む。また、下にある部分緩和ＳｉＧｅ層１５６を上に重なる窒化物層１６０から保護するために、保護層１５８は他の適切な層を含んでもよい。
一実施形態では、ＢＯＸ層１５４は２００ナノメートル（２０００オングストローム）未満程度の厚さを有し、部分緩和ＳｉＧｅ層１５６は１００ナノメートル（１０００オングストローム）未満程度の厚さを有し、保護層１５８は１０〜１５ナノメートル（１００〜１５０オングストローム）程度の厚さを有し、窒化物層１６０は１２０ナノメートル（１２００オングストローム）程度の厚さを有する。さらに、一実施形態では、部分緩和ＳｉＧｅ層１５６は、ほぼ２０パーセント（２０％）程度のＧｅ濃度を有する部分緩和ＳｉＧｅ層を含む。
さらに図１８を参照すると、層１６０，１５８，１５６にトレンチ開口部（図示せず）が形成される。ここで、トレンチ開口部の底部はＢＯＸ層１５４で停止する。トレンチ開口部の形成は、当該技術分野において知られている任意の適切なエッチング手法を用いて行われ得る。トレンチ開口部の形成に続いて、シャロートレンチ分離１６２を形成するために、トレンチ開口部にトレンチ充填材料が充填される。トレンチ充填は、ブランケット酸化物堆積と、それに続く化学機械研磨（ＣＭＰ）による平坦化とを用いて行われ得る。
ＣＭＰ平坦化に続いて、窒化物１６０（ＮＭＯＳ及びＰＭＯＳ領域の両方）及びシャロートレンチ分離１６２の上に１０〜１５ナノメートル（１００〜１５０オングストローム）程度の薄い酸化物層１６４が形成される。本明細書において以下にさらに記載するように、酸化物層１６４は、ＣＭＰ後、ＮＭＯＳ領域の上に重なる窒化物層１６０のエッチング用のハードマスクを提供する。次いで、フォトレジストマスク１６５がパターン形成され、エッチングされる。ここで、フォトレジストマスク１６５はデバイス８０のＰＭＯＳ領域の上に重なるとともに、ＮＭＯＳ領域を覆わずにいる。
次いで、デバイスのＮＭＯＳ領域の上に重なる窒化物層１６０を露出するように、任意の適切なエッチング化学によって、酸化物層１６４のうちのＮＭＯＳ領域の上に重なる部分が除去される。酸化物層１６４のうちのＮＭＯＳ領域の上に重なる部分の除去中、シャロートレンチ分離領域１６２のトレンチ充填材料の一部も除去される。次いで、適切な手法を用いてマスク１６５が除去される。マスク１６５の除去に続いて、デバイス１５０のＮＭＯＳ領域の上に重なる窒化物層１６０が除去される。ＮＭＯＳ領域の上に重なる窒化物層１６０の除去は、任意の適切な手法によって行われ得る。窒化物層１６０の除去に続いて、この方法は、酸化物１６４の残りの部分と、デバイス１５０のＮＭＯＳ領域の上に重なる酸化物層１５８とを除去する工程を含む。酸化物層１６４の残りの部分と、ＮＭＯＳ領域の上に重なる酸化物層１５８との除去中、例えば、図１９に示すように、シャロートレンチ分離領域１６２のトレンチ充填材料のさらに一部も除去される。
ここで図１９，２０を参照すると、ＮＭＯＳ領域の露出した部分緩和ＳｉＧｅ層１５６（図１９）は、濃縮によって処理される。濃縮によって、緩和ＳｉＧｅリッチ層１５７（図２０）や、ＮＭＯＳ領域の上に重なる酸化物層１６６の成長が提供される。詳細には、層１５７は、約３０ナノメートル（３００オングストローム）程度の厚さを有する緩和ＳｉＧｅリッチ層である。一実施形態では、酸化物層１６６は１５０〜２００ナノメートル（１５００〜２０００オングストローム）程度の厚さを有する。緩和ＳｉＧｅリッチ層１５７の濃縮及び形成中、窒化物層１６０はマスクとして働き、下にあるＰＭＯＳ領域に対する保護を提供する。
ＮＭＯＳ領域における緩和ＳｉＧｅリッチ層１５７の形成に続いて、ＰＭＯＳ領域の上に重なる窒化物層１６０は適切な手法によって除去される。窒化物層１６０の除去に続いて、この方法は、酸化物１５８の残りの部分と、デバイス１５０のＮＭＯＳ領域の上に重なる酸化物層１６０とを除去する工程を含む。酸化物層１５８の残りの部分と、ＮＭＯＳ領域の上に重なる酸化物層１６６との除去中、例えば、図２１に示すように、シャロートレンチ分離領域１６２のトレンチ充填材料の一部も除去される。
酸化物層１５８及び層１６６の除去に続いて、参照符号１７０によって示すＮＭＯＳ領域の緩和ＳｉＧｅリッチ層１５７の上方に、また参照符号１６８によって示すＰＭＯＳ領域の部分緩和ＳｉＧｅ層１５６の上方に、シリコンキャップ層が選択的に成長させられる。シリコンキャップ層１６８，１７０は、二軸性引張歪みを有する。シリコンキャップ層１６８は第１のレベルの二軸性引張歪みを有し、シリコンキャップ層１７０は第２のレベルの二軸性引張歪みを有する。ここで、第２のレベルの二軸性引張歪みは第１のレベルの二軸性引張歪みより大きい。さらに、シリコンキャップ層１６８，１７０は、１５〜２０ナノメートル（１５０〜２００オングストローム）程度の厚さを有する。したがって、ＮＭＯＳ及びＰＭＯＳデバイス構造の両方に対し同時の性能向上の加工を可能とする別の実施形態が提供される。
次いで、図１０，１７に関して上述において説明したのと同様に、それぞれＮＭＯＳ領域及びＰＭＯＳ領域において、同時に又は別々にＮＭＯＳ及びＰＭＯＳデバイス構造を形成するために、図２１に示す構造が用いられる。それぞれＮＭＯＳ領域及びＰＭＯＳ領域におけるＮＭＯＳ及びＰＭＯＳデバイス構造の形成は、標準的なＣＭＯＳ加工手法を用いて達成され得る。このＮＭＯＳデバイス構造は、ｔ−Ｓｉ層１７０及びｒ−ＳｉＧｅ層１５７を通じて延びるソース／ドレイン注入領域を有する。また、このＮＭＯＳデバイス構造は、ｔ−Ｓｉ層１７０を通じて延びるデバイスチャンネル領域を有する。このＰＭＯＳデバイス構造は、ｔ−Ｓｉ層１６８及び部分緩和ＳｉＧｅ層１５６を通じて延びるソース／ドレイン注入領域を有する。加えて、このＰＭＯＳデバイス構造は、ｔ−Ｓｉ層１６８及び部分緩和ＳｉＧｅ層１５６を通じて延びるチャンネル領域を有する。トレンチ分離１６３は、ＮＭＯＳデバイスをＰＭＯＳデバイスから隔て、分離している。
図２２〜２６は、本開示のさらに別の実施形態によるデュアル歪みチャネル半導体ＣＭＯＳデバイスを製造する方法における断面図である。ここで図２２を参照すると、さらに別の実施形態では、デュアル歪みチャネルＣＭＯＳデバイス２００は、始めに基板２０２から形成される。基板２０２は、埋込酸化物（ＢＯＸ）層２０４と、ＢＯＸ層２０４の上に重なるシリコン層２０６と、圧縮歪みシリコンゲルマニウム（ｃ−ＳｉＧｅ）層２０８とを有する。これに代えて、デバイス２００の形成はシリコンゲルマニウム・オン・インシュレータ（ＳＧＯＩ）ウエハ又は低Ｇｅ含量ＳｉＧｅ膜（Ｓｉ１−ｘＧｅｘ，０＜ｘ＜１５％）を有するＳＯＩウエハから開始することが可能である。ｃ−ＳｉＧｅ層２０８上に保護層２１０が形成される。続いて、保護層２１０上に窒化物層２１２が形成される。保護層２１０は、例えば、ｃ−ＳｉＧｅ層２０８上に堆積された酸化物を含む。また、下にあるｃ−ＳｉＧｅ層２０８を上に重なる窒化物層２１２から保護するために、保護層２１０は他の適切な層を含んでもよい。
一実施形態では、ＢＯＸ層２０４は２００ナノメートル（２０００オングストローム）未満程度の厚さを有し、Ｓｉ層２０６は２５ナノメートル（２５０オングストローム）未満程度の厚さを有し、ｃ−ＳｉＧｅ層２０８は１００ナノメートル（１０００オングストローム）未満程度の厚さを有し、保護層２１０は１０〜１５ナノメートル（１００〜１５０オングストローム）程度の厚さを有し、窒化物層１６０は１２０ナノメートル（１２００オングストローム）程度の厚さを有する。さらに、一実施形態では、ｃ−ＳｉＧｅ層２０８は、ほぼ１５パーセント（１５％）程度のＧｅ濃度を有する圧縮歪みＳｉＧｅ層を含む。
さらに図２２を参照すると、層２１２，２１０，２０８，２０６にトレンチ開口部（図示せず）が形成される。ここで、トレンチ開口部の底部はＢＯＸ層２０４で停止する。トレンチ開口部の形成は、当該技術分野において知られている任意の適切なエッチング手法を用いて行われ得る。トレンチ開口部の形成に続いて、シャロートレンチ分離２１４を形成するために、トレンチ開口部にトレンチ充填材料が充填される。トレンチ充填は、ブランケット酸化物堆積と、それに続く化学機械研磨（ＣＭＰ）による平坦化とを用いて行われ得る。
ＣＭＰ平坦化に続いて、窒化物２１２（ＮＭＯＳ及びＰＭＯＳ領域の両方）及びシャロートレンチ分離２１４の上に１０〜１５ナノメートル（１００〜１５０オングストローム）程度の薄い酸化物層２１６が形成される。本明細書において以下にさらに記載するように、酸化物層２１６は、ＣＭＰ後、ＮＭＯＳ領域の上に重なる窒化物層２１２のエッチング用のハードマスクを提供する。次いで、フォトレジストマスク２１８がパターン形成され、エッチングされる。ここで、フォトレジストマスク２１８はデバイス２００のＰＭＯＳ領域の上に重なるとともに、ＮＭＯＳ領域を覆わずにいる。
次いで、デバイスのＮＭＯＳ領域の上に重なる窒化物層２１２を露出するように、任意の適切なエッチング化学によって、酸化物層２１６のうちのＮＭＯＳ領域の上に重なる部分が除去される。酸化物層２１６のうちのＮＭＯＳ領域の上に重なる部分の除去中、シャロートレンチ分離領域２１４のトレンチ充填材料の一部も除去される。次いで、適切な手法を用いてマスク２１８が除去される。マスク２１８の除去に続いて、デバイス２００のＮＭＯＳ領域の上に重なる窒化物層２１２が除去される。ＮＭＯＳ領域の上に重なる窒化物層２１２の除去は、任意の適切な手法によって行われ得る。窒化物層２１２の除去に続いて、この方法は、酸化物２１６の残りの部分と、デバイス２００のＮＭＯＳ領域の上に重なる酸化物層２１０とを除去する工程を含む。酸化物層２１６の残りの部分と、ＮＭＯＳ領域の上に重なる酸化物層２１０との除去中、例えば、図２３に示すように、シャロートレンチ分離領域２１６のトレンチ充填材料のさらに一部も除去される。
ここで図２３，２４を参照すると、ＮＭＯＳ領域の露出したｃ−ＳｉＧｅ層２０８（図２３）は、濃縮によって処理される。濃縮によって、層２０６，２０８の融合により形成される緩和ＳｉＧｅリッチ層２２２（図２４）や、ＮＭＯＳ領域の上に重なる酸化物層２２０の成長が提供される。詳細には、層２２２は、約３０ナノメートル（３００オングストローム）程度の厚さを有する緩和ＳｉＧｅリッチ層である。一実施形態では、酸化物層２２０は６０ナノメートル（６００オングストローム）程度の厚さを有する。緩和ＳｉＧｅリッチ層２２２の濃縮及び形成中、ＰＭＯＳ領域の上に重なる窒化物層２１２はマスクとして働き、下にあるＰＭＯＳ領域に対する保護を提供する。
ＮＭＯＳ領域における緩和ＳｉＧｅリッチ層２２２の形成に続いて、酸化物層２２０は除去される。ＮＭＯＳ領域の上に重なる酸化物層２２０の除去中、例えば、図２５に示すように、シャロートレンチ分離領域２１４のトレンチ充填材料のさらなる部分も除去される。なお、任意の望ましくないアンダーエッチ条件、例えば、ＰＭＯＳ領域の上に重なる層２１０に対する望ましくないアンダーエッチ条件を防止するために、図２５において、ＰＭＯＳ領域側のシャロートレンチ分離２１４の残りの部分は酸化物２１０よりわずかに高い。酸化物層２２０の除去に続いて、参照符号２２４によって示すＮＭＯＳ領域の緩和ＳｉＧｅリッチ層２２２の上方に、シリコンキャップ層が選択的に成長させられる。シリコンキャップ層２２４は、１５〜２０ナノメートル（１５０〜２００オングストローム）程度の厚さを有する。
シリコンキャップ層２２４の成長に続いて、ＰＭＯＳ領域の上に重なる窒化物層２１２は適切な手法によって除去される。窒化物層２１２の除去に続いて、この方法は、デバイス２００のＰＭＯＳ領域の上に重なる酸化物層２１０の残りの部分を除去する工程を含む。酸化物層２１０の残りの部分の除去中、例えば、図２６に示すように、シャロートレンチ分離領域２１４のトレンチ充填材料のさらなる部分も除去される。
酸化物層２１０の除去に続いて、参照符号２２６によって示すＮＭＯＳ領域のシリコンキャップ層２２４の上方に、また参照符号２２８によって示すＰＭＯＳ領域のｃ−ＳｉＧｅ層２０８の上方に、随意のシリコンキャップ層が選択的に成長させられる。シリコンキャップ層２２６，２２８は、二軸性引張歪みを有する。シリコンキャップ層２２８は第１のレベルの二軸性引張歪みを有し、シリコンキャップ層２２６は第２のレベルの二軸性引張歪みを有する。ここで、第２のレベルの二軸性引張歪みは第１のレベルの二軸性引張歪みより大きい。さらに、シリコンキャップ層２２６，２２８は、５ナノメートル（５０オングストローム）程度の厚さを有する。したがって、ＮＭＯＳ及びＰＭＯＳデバイス構造の両方に対し同時の性能向上の加工を可能とする別の実施形態が提供される。
次いで、図１０，１７に関して上述において説明したのと同様に、それぞれＮＭＯＳ領域及びＰＭＯＳ領域において、同時に又は別々にＮＭＯＳ及びＰＭＯＳデバイス構造を形成するために、図２６に示す構造が用いられる。それぞれＮＭＯＳ領域及びＰＭＯＳ領域におけるＮＭＯＳ及びＰＭＯＳデバイス構造の形成は、標準的なＣＭＯＳ加工手法を用いて達成され得る。このＮＭＯＳデバイス構造は、Ｓｉキャップ層２２６、ｔ−Ｓｉ層２２４、及びｒ−ＳｉＧｅ層２２２を通じて延びるソース／ドレイン注入領域を有する。また、このＮＭＯＳデバイス構造は、Ｓｉキャップ層２２６及びｔ−Ｓｉ層２２４を通じて延びるデバイスチャンネル領域を有する。このＰＭＯＳデバイス構造は、Ｓｉキャップ層２２８、ｃ−ＳｉＧｅ層２０８、及びＳｉ層２０６を通じて延びるソース／ドレイン注入領域を有する。加えて、このＰＭＯＳデバイス構造は、二軸性引張Ｓｉ層２２８及びｃ−ＳｉＧｅ層２０８並びにＳｉ層２０６を通じて延びるチャンネル領域を有する。トレンチ分離２１４は、ＮＭＯＳデバイスをＰＭＯＳデバイスから隔て、分離している。
図２７〜２８は、本開示の別の実施形態によるデュアル歪みチャネル半導体ＣＭＯＳデバイスを製造する方法における断面図である。図２４の構造を再び参照し、酸化物２２０を除去することによってこの方法を進行するのではなく、別の実施形態では、ＮＭＯＳ領域における緩和ＳｉＧｅリッチ層２２２の形成に続いて、ＰＭＯＳ領域の上に重なる窒化物層２１２が適切な手法によって除去される。窒化物層２１２の除去に続いて、この方法は、デバイス２００のＰＭＯＳ領域の上に重なる酸化物層２１０の残りの部分を除去する工程を含む。酸化物層２１０の残りの部分の除去中、例えば、図２７に示すように、酸化物層２２０の一部の除去に加え、シャロートレンチ分離領域２１４のトレンチ充填材料の一部も除去される。酸化物層２１０の除去に続いて、ＰＭＯＳ領域におけるｃ−ＳｉＧｅ層２０８上に、二軸性圧縮歪みＳｉＧｅ層２３０が選択的に堆積される。圧縮歪みＳｉＧｅ層２３０は、１５〜２０ナノメートル（１５０〜２００オングストローム）程度の厚さを有する。
ｃ−ＳｉＧｅ層２３０の堆積に続いて、この方法は、デバイス２００のＮＭＯＳ領域の上に重なる酸化物層２２０の残りの部分を除去する工程を含む。酸化物層２２０の残りの部分の除去中、例えば、図２８に示すように、シャロートレンチ分離領域２１４のトレンチ充填材料のさらなる部分も除去される。トレンチ分離領域の残りの部分は、参照符号２１５によって示される。
酸化物層２２０の除去に続いて、参照符号２３４によって示すＮＭＯＳ領域の緩和ＳｉＧｅリッチ層２２２の上方に、また参照符号２３２によって示すＰＭＯＳ領域の部分緩和ＳｉＧｅ層２３０、層２０８、及び層２０６の上方に、シリコンキャップ層が選択的に成長させられる。シリコンキャップ層２３２，２３４は、二軸性引張歪みを有する。シリコンキャップ層２３２は第１のレベルの二軸性引張歪みを有し、シリコンキャップ層２３４は第２のレベルの二軸性引張歪みを有する。ここで、第２のレベルの二軸性引張歪みは第１のレベルの二軸性引張歪みより大きい。さらに、シリコンキャップ層２３２，２３４は、５ナノメートル（５０オングストローム）程度の厚さを有する。したがって、ＮＭＯＳ及びＰＭＯＳデバイス構造の両方に対し同時の性能向上の加工を可能とするさらに別の実施形態が提供される。
次いで、図１０，１７に関して上述において説明したのと同様に、それぞれＮＭＯＳ領域及びＰＭＯＳ領域において、同時に又は別々にＮＭＯＳ及びＰＭＯＳデバイス構造を形成するために、図２８に示す構造が用いられる。それぞれＮＭＯＳ領域及びＰＭＯＳ領域におけるＮＭＯＳ及びＰＭＯＳデバイス構造の形成は、標準的なＣＭＯＳ加工手法を用いて達成され得る。このＮＭＯＳデバイス構造は、Ｓｉキャップ層２３４及びｒ−ＳｉＧｅ層２２２を通じて延びるソース／ドレイン及び拡張注入領域を有する。また、このＮＭＯＳデバイス構造は、Ｓｉキャップ層２３４を通じて延びるデバイスチャンネル領域を有する。このＰＭＯＳデバイス構造は、Ｓｉキャップ層２３２、ｃ−ＳｉＧｅ層２３０、ｃ−ＳｉＧｅ層２０８、及びＳｉ層２０６を通じて延びるソース／ドレイン及び拡張注入領域を有する。加えて、このＰＭＯＳデバイス構造は、Ｓｉキャップ層２３２を通じてｃ−ＳｉＧｅ層２３０の中へ延びるチャンネル領域を有する。トレンチ分離２１５は、ＮＭＯＳデバイスをＰＭＯＳデバイスから隔て、分離している。
本発明の実施形態に関して、歪みシリコン・オン・ＳＯＩを用いるデュアルチャネル手法は、ＳＯＩとキャリア移動度の向上した歪みＳｉとの組合せの利点を提供する。例えば、ＮＭＯＳでは８０％を超える程度の向上したキャリア移動度、またＰＭＯＳでは、ほぼ３０％の向上したキャリア移動度が達成され得る。加えて、ＳＯＩの上の圧縮ＳｉＧｅを用いるデュアルチャネル手法は、ＳＯＩとホール移動度の向上、例えば、従来のシリコンデバイスの一般的な移動度の約２倍（２ｘ）を超える程度のホール移動度の向上との組合せの利点を提供する。
さらに、本発明の実施形態に関して、歪みＳｉ・オン・バルクなど他の手法を超える追加の利点は、ＳＯＩの使用により、速度の増大、電力消費の減少、又はその両方を提供することを含む。例えば、本開示の一実施形態は、同じ待機電力での１５％以上の速度の増大や、速度において歪みＳｉ単独からほぼ１４％のさらなる改良を提供することが可能である。
本明細書に記載のように、実施形態は、歪みＳｉ及び圧縮ＳｉＧｅによる性能向上を同時に利用しつつ、ＮＭＯＳ及びＰＭＯＳを統合するための解決策を提供する。本発明の実施形態の方法では、方法は濃縮、選択的エピ、又はその両方を実行する前にトレンチ分離モジュールから開始することを含む。最初に分離トレンチを形成することによって、例えば、チャネル領域の形成後の高温工程が回避されるために、統合はより容易となる。最初にトレンチ分離を形成することは濃縮におけるメサ手法と同様であるが、メサ手法では濃縮中にＳｉＧｅにおいて望ましくない緩和がより多く起こる。
本明細書において説明されるように、シャロートレンチがＮＭＯＳ及びＰＭＯＳ活性領域を分離し、したがってＮＭＯＳ及びＰＭＯＳ活性領域をマスクすることによって、濃縮、選択的エピ、又はその両方が別々に実行され得る。濃縮が実行され、さらには厚い酸化物が成長させられる場合、次いで、少なくともトレンチのレベルまで下って酸化物を除去するために、標準的なＣＭＰプロセスが用いられ得る。したがって、最初にトレンチを形成することによって、このことが可能となる。さらに、本発明の実施形態はＮＭＯＳ及びＰＭＯＳの統合に柔軟性を与える。そうした柔軟性は、ＰＭＯＳ領域のＳｉＧｅに影響を与えることなく、ＮＭＯＳ領域のＳｉＧｅリッチ速度を制御することによる。さらにまた、ＮＭＯＳ及びＰＭＯＳの両方のために選択的エピが用いられ得る。さらに、本開示の実施形態は、有利には、高性能ＣＭＯＳ及び低電力ＣＭＯＳの用途においてＣＭＯＳロードマップを拡張するために用いられ得る。また、この実施形態によって、デバイス寸法を縮小し、完全に消費された構造においてＳＯＩを完全に利用することが可能となる。
さらに、実施形態は、ＮＭＯＳ及びＰＭＯＳのチャネルを最適化して引張歪みＳｉ及び圧縮ＳｉＧｅから同時に利益を得るための解決策を提供する。実施形態は高サーマルバジェット工程を回避し、例えば、より少ないＧｅ相互拡散や歪み緩和しか生じない。また、実施形態は所望の領域にのみチャネルを挿入することを可能とするため、統合の問題を最小とする。また、実施形態は、選択的濃縮や選択的エピを用いることによって、ＳｉＧｅリッチ速度／歪みを制御する際に柔軟性を提供する。加えて、さらに実施形態は、他方のチャネルに影響を与えることなく、一方のチャネルを最適化することを可能とする。
本開示の一実施形態によるデュアル歪みチャネル半導体ＣＭＯＳデバイスを製造する方法における部分断面図。 本開示の一実施形態によるデュアル歪みチャネル半導体ＣＭＯＳデバイスを製造する方法における部分断面図。 本開示の一実施形態によるデュアル歪みチャネル半導体ＣＭＯＳデバイスを製造する方法における部分断面図。 本開示の一実施形態によるデュアル歪みチャネル半導体ＣＭＯＳデバイスを製造する方法における部分断面図。 本開示の一実施形態によるデュアル歪みチャネル半導体ＣＭＯＳデバイスを製造する方法における部分断面図。 本開示の一実施形態によるデュアル歪みチャネル半導体ＣＭＯＳデバイスを製造する方法における部分断面図。 本開示の一実施形態によるデュアル歪みチャネル半導体ＣＭＯＳデバイスを製造する方法における部分断面図。 本開示の一実施形態によるデュアル歪みチャネル半導体ＣＭＯＳデバイスを製造する方法における部分断面図。 本開示の一実施形態によるデュアル歪みチャネル半導体ＣＭＯＳデバイスを製造する方法における部分断面図。 本開示の一実施形態によるデュアル歪みチャネル半導体ＣＭＯＳデバイスを製造する方法における部分断面図。 本開示の別の実施形態によるデュアル歪みチャネル半導体ＣＭＯＳデバイスを製造する方法における部分断面図。 本開示の別の実施形態によるデュアル歪みチャネル半導体ＣＭＯＳデバイスを製造する方法における部分断面図。 本開示の別の実施形態によるデュアル歪みチャネル半導体ＣＭＯＳデバイスを製造する方法における部分断面図。 本開示の別の実施形態によるデュアル歪みチャネル半導体ＣＭＯＳデバイスを製造する方法における部分断面図。 本開示の別の実施形態によるデュアル歪みチャネル半導体ＣＭＯＳデバイスを製造する方法における部分断面図。 本開示の別の実施形態によるデュアル歪みチャネル半導体ＣＭＯＳデバイスを製造する方法における部分断面図。 本開示の別の実施形態によるデュアル歪みチャネル半導体ＣＭＯＳデバイスを製造する方法における部分断面図。 本開示のさらに別の実施形態によるデュアル歪みチャネル半導体ＣＭＯＳデバイスを製造する方法における部分断面図。 本開示のさらに別の実施形態によるデュアル歪みチャネル半導体ＣＭＯＳデバイスを製造する方法における部分断面図。 本開示のさらに別の実施形態によるデュアル歪みチャネル半導体ＣＭＯＳデバイスを製造する方法における部分断面図。 本開示のさらに別の実施形態によるデュアル歪みチャネル半導体ＣＭＯＳデバイスを製造する方法における部分断面図。 本開示のさらに別の実施形態によるデュアル歪みチャネル半導体ＣＭＯＳデバイスを製造する方法における部分断面図。 本開示のさらに別の実施形態によるデュアル歪みチャネル半導体ＣＭＯＳデバイスを製造する方法における部分断面図。 本開示のさらに別の実施形態によるデュアル歪みチャネル半導体ＣＭＯＳデバイスを製造する方法における部分断面図。 本開示のさらに別の実施形態によるデュアル歪みチャネル半導体ＣＭＯＳデバイスを製造する方法における部分断面図。 本開示のさらに別の実施形態によるデュアル歪みチャネル半導体ＣＭＯＳデバイスを製造する方法における部分断面図。 本開示の別の実施形態によるデュアル歪みチャネル半導体ＣＭＯＳデバイスを製造する方法における部分断面図。 本開示の別の実施形態によるデュアル歪みチャネル半導体ＣＭＯＳデバイスを製造する方法における部分断面図。

Claims (2)

  1. 半導体デバイスを形成する方法であって、
    半導体層の上に重なる保護層を形成する工程と、
    前記保護層の上に重なる窒化物層を形成する工程と、
    ウエハにトレンチ分離を形成し、ウエハのＰＭＯＳ領域からＮＭＯＳ領域を隔てるトレンチ分離形成工程であって、ウエハはインシュレータの上方に半導体層を含むセミコンダクタ・オン・インシュレータ（ＳＯＩ）構成を有するとともに、トレンチ分離は、前記窒化物層、前記保護層、前記半導体層を通じて少なくともインシュレータまで延びて形成され、該トレンチ分離にトレンチ充填剤が充填される前記工程と、
    前記トレンチ分離形成工程の後に、ＮＭＯＳ領域に第１のチャンネル領域を形成する第１チャンネル領域形成工程と、
    前記トレンチ分離形成工程の後に、ＰＭＯＳ領域に第２のチャンネル領域を形成する第２チャンネル領域形成工程とを備え、
    前記第１チャンネル領域形成工程および前記第２チャンネル領域形成工程は、
    二軸性圧縮歪み層を残すのに必要な限界の厚さ未満の厚さを有する二軸性圧縮歪みシリコンゲルマニウム層を、ＰＭＯＳ領域の半導体層の上に重なり形成するシリコンゲルマニウム形成工程と、
    ＰＭＯＳ領域の前記二軸性圧縮歪みシリコンゲルマニウム層の上に重なるとともに、ＮＭＯＳ領域の半導体層の上に重なるシリコンキャップ層を選択的に成長させるシリコンキャップ層形成工程とを含み、
    ＰＭＯＳ領域に形成される前記シリコンキャップ層が有する第２の歪み特性は、ＮＭＯＳ領域に形成される前記シリコンキャップ層が有する第１の歪み特性よりも小さい引張であり、第１及び第２の歪み特性はそれぞれＮＭＯＳ領域及びＰＭＯＳ領域に形成されるＮＭＯＳ及びＰＭＯＳデバイス構造において同時の性能向上を可能とする、方法。
  2. 半導体デバイスを形成する方法であって、
    半導体層の上に重なる保護層を形成する工程と、
    前記保護層の上に重なる窒化物層を形成する工程と、
    ウエハにトレンチ分離を形成し、ウエハのＰＭＯＳ領域からＮＭＯＳ領域を隔てるトレンチ分離形成工程であって、ウエハはインシュレータの上方に半導体層を含むセミコンダクタ・オン・インシュレータ（ＳＯＩ）構成を有するとともに、トレンチ分離は、前記窒化物層、前記保護層、前記半導体層を通じて少なくともインシュレータまで延びて形成され、該トレンチ分離にトレンチ充填剤が充填される前記工程と、
    前記トレンチ分離形成工程の後に実行され、ＮＭＯＳ領域に第１のチャンネル領域を形成する第１チャンネル領域形成工程と、
    前記トレンチ分離形成工程の後に実行され、ＰＭＯＳ領域に第２のチャンネル領域を形成する第２チャンネル領域形成工程とを備え、
    前記第１チャンネル領域形成工程および前記第２チャンネル領域形成工程は、
    濃縮によってＮＭＯＳ領域の半導体層を緩和させ、ＮＭＯＳ領域に緩和半導体層を形成する緩和半導体層形成工程と、
    前記緩和半導体層形成工程の後に、ＰＭＯＳ領域の半導体層の上方およびＮＭＯＳ領域の前記緩和半導体層の上方にシリコンキャップ層を選択的に成長させるシリコンキャップ層形成工程とを含み、
    ＰＭＯＳ領域に形成されるシリコンキャップ層が有する第２の歪み特性は、ＮＭＯＳ領域に形成されるシリコンキャップ層が有する第１の歪み特性よりも小さい引張であり、第１及び第２の歪み特性はそれぞれＮＭＯＳ領域及びＰＭＯＳ領域に形成されるＮＭＯＳ及びＰＭＯＳデバイス構造において同時の性能向上を可能とする、方法。
JP2008504047A 2005-03-30 2006-02-16 デュアル歪みチャネル半導体デバイスを製造する方法 Expired - Fee Related JP5372493B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US11/093,801 US7282402B2 (en) 2005-03-30 2005-03-30 Method of making a dual strained channel semiconductor device
US11/093,801 2005-03-30
PCT/US2006/005471 WO2006107419A2 (en) 2005-03-30 2006-02-16 Method of making a dual strained channel semiconductor device

Publications (3)

Publication Number Publication Date
JP2008535245A JP2008535245A (ja) 2008-08-28
JP2008535245A5 JP2008535245A5 (ja) 2009-04-09
JP5372493B2 true JP5372493B2 (ja) 2013-12-18

Family

ID=37073906

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008504047A Expired - Fee Related JP5372493B2 (ja) 2005-03-30 2006-02-16 デュアル歪みチャネル半導体デバイスを製造する方法

Country Status (4)

Country Link
US (1) US7282402B2 (ja)
JP (1) JP5372493B2 (ja)
TW (1) TWI389258B (ja)
WO (1) WO2006107419A2 (ja)

Families Citing this family (55)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7791107B2 (en) * 2004-06-16 2010-09-07 Massachusetts Institute Of Technology Strained tri-channel layer for semiconductor-based electronic devices
US7276417B2 (en) * 2005-12-28 2007-10-02 Taiwan Semiconductor Manufacturing Company, Ltd. Hybrid STI stressor with selective re-oxidation anneal
US7504696B2 (en) * 2006-01-10 2009-03-17 International Business Machines Corporation CMOS with dual metal gate
US7608489B2 (en) * 2006-04-28 2009-10-27 International Business Machines Corporation High performance stress-enhance MOSFET and method of manufacture
US7615418B2 (en) * 2006-04-28 2009-11-10 International Business Machines Corporation High performance stress-enhance MOSFET and method of manufacture
US7772060B2 (en) * 2006-06-21 2010-08-10 Texas Instruments Deutschland Gmbh Integrated SiGe NMOS and PMOS transistors
KR100809327B1 (ko) * 2006-08-10 2008-03-05 삼성전자주식회사 반도체 소자 및 그 제조방법
KR20090038653A (ko) * 2007-10-16 2009-04-21 삼성전자주식회사 Ｃｍｏｓ 소자 및 그 제조방법
US20090191468A1 (en) * 2008-01-29 2009-07-30 International Business Machines Corporation Contact Level Mask Layouts By Introducing Anisotropic Sub-Resolution Assist Features
US8211786B2 (en) * 2008-02-28 2012-07-03 International Business Machines Corporation CMOS structure including non-planar hybrid orientation substrate with planar gate electrodes and method for fabrication
US20090250760A1 (en) * 2008-04-02 2009-10-08 International Business Machines Corporation Methods of forming high-k/metal gates for nfets and pfets
US7524740B1 (en) * 2008-04-24 2009-04-28 International Business Machines Corporation Localized strain relaxation for strained Si directly on insulator
US7975246B2 (en) * 2008-08-14 2011-07-05 International Business Machines Corporation MEEF reduction by elongation of square shapes
JP4875038B2 (ja) * 2008-09-24 2012-02-15 株式会社東芝 半導体装置およびその製造方法
DE102009010883B4 (de) * 2009-02-27 2011-05-26 Amd Fab 36 Limited Liability Company & Co. Kg Einstellen eines nicht-Siliziumanteils in einer Halbleiterlegierung während der FET-Transistorherstellung mittels eines Zwischenoxidationsprozesses
DE102009021480B4 (de) * 2009-05-15 2013-10-24 Globalfoundries Dresden Module One Llc & Co. Kg Reduzierte Siliziumdicke in n-Kanaltransistoren in SOI-CMOS Bauelementen
DE102009023237B4 (de) * 2009-05-29 2013-11-28 Globalfoundries Dresden Module One Limited Liability Company & Co. Kg Verfahren zum Herstellen von Transistorelementen mit unterschiedlicher Verformung und Halbleiterbauelement
DE102009035418B4 (de) * 2009-07-31 2012-08-16 Globalfoundries Dresden Module One Llc & Co. Kg Herstellung einer Kanalhalbleiterlegierung durch Abscheiden einer Hartmaske für das selektive epitaktische Aufwachsen
US8278165B2 (en) * 2009-10-12 2012-10-02 GlobalFoundries, Inc. Methods for protecting film layers while removing hardmasks during fabrication of semiconductor devices
US8716752B2 (en) * 2009-12-14 2014-05-06 Stmicroelectronics, Inc. Structure and method for making a strained silicon transistor
CN101819996B (zh) * 2010-04-16 2011-10-26 清华大学 半导体结构
DE102010028459B4 (de) * 2010-04-30 2018-01-11 Globalfoundries Dresden Module One Limited Liability Company & Co. Kg Reduzierte STI-Topographie in Metallgatetransistoren mit großem ε durch Verwendung einer Maske nach Abscheidung einer Kanalhalbleiterlegierung
US8486776B2 (en) * 2010-09-21 2013-07-16 International Business Machines Corporation Strained devices, methods of manufacture and design structures
DE102010063296B4 (de) * 2010-12-16 2012-08-16 Globalfoundries Dresden Module One Limited Liability Company & Co. Kg Herstellungsverfahren mit reduzierter STI-Topograpie für Halbleiterbauelemente mit einer Kanalhalbleiterlegierung
DE102010064281B4 (de) * 2010-12-28 2017-03-23 GLOBALFOUNDRIES Dresden Module One Ltd. Liability Company & Co. KG Herstellung einer Kanalhalbleiterlegierung durch Erzeugen eines Hartmaskenschichtstapels und Anwenden eines plasmaunterstützten Maskenstrukturierungsprozesses
US8730628B2 (en) * 2011-10-26 2014-05-20 United Microelectronics Corp. Electrostatic protection circuit capable of preventing latch-up effect
US8828851B2 (en) * 2012-02-01 2014-09-09 Stmicroeletronics, Inc. Method to enable the formation of silicon germanium channel of FDSOI devices for PFET threshold voltage engineering
US8883598B2 (en) * 2012-03-05 2014-11-11 Taiwan Semiconductor Manufacturing Co., Ltd. Thin capped channel layers of semiconductor devices and methods of forming the same
US20130285117A1 (en) * 2012-04-27 2013-10-31 International Business Machines Corporation CMOS WITH SiGe CHANNEL PFETs AND METHOD OF FABRICATION
FR3002078B1 (fr) * 2013-02-11 2015-03-27 Commissariat Energie Atomique Procede de realisation d'une couche semi-conductrice presentant au moins deux epaisseurs differentes
JP6251604B2 (ja) * 2013-03-11 2017-12-20 ルネサスエレクトロニクス株式会社 フィンｆｅｔ構造を有する半導体装置及びその製造方法
US9059041B2 (en) 2013-07-02 2015-06-16 International Business Machines Corporation Dual channel hybrid semiconductor-on-insulator semiconductor devices
KR102201606B1 (ko) * 2013-12-27 2021-01-12 인텔 코포레이션 Ｃｍｏｓ에 대한 2-축 인장 변형된 ｇｅ 채널
US9105662B1 (en) 2014-01-23 2015-08-11 International Business Machines Corporation Method and structure to enhance gate induced strain effect in multigate device
US9570360B2 (en) 2014-08-27 2017-02-14 International Business Machines Corporation Dual channel material for finFET for high performance CMOS
KR102277398B1 (ko) * 2014-09-17 2021-07-16 삼성전자주식회사 반도체 소자 및 이의 제조 방법
US9165945B1 (en) * 2014-09-18 2015-10-20 Soitec Method for fabricating semiconductor structures including transistor channels having different strain states, and related semiconductor structures
US9209301B1 (en) 2014-09-18 2015-12-08 Soitec Method for fabricating semiconductor layers including transistor channels having different strain states, and related semiconductor layers
US9219150B1 (en) 2014-09-18 2015-12-22 Soitec Method for fabricating semiconductor structures including fin structures with different strain states, and related semiconductor structures
US9406799B2 (en) * 2014-10-21 2016-08-02 Globalfoundries Inc. High mobility PMOS and NMOS devices having Si—Ge quantum wells
US9508588B2 (en) * 2014-10-29 2016-11-29 GlobalFoundries, Inc. Methods for fabricating integrated circuits with isolation regions having uniform step heights
KR102316160B1 (ko) * 2014-12-22 2021-10-26 삼성전자주식회사 반도체 소자 및 이를 제조하는 방법
US9418841B2 (en) * 2014-12-30 2016-08-16 International Business Machines Corporation Type III-V and type IV semiconductor device formation
US9543323B2 (en) 2015-01-13 2017-01-10 International Business Machines Corporation Strain release in PFET regions
US20160254145A1 (en) * 2015-02-27 2016-09-01 Globalfoundries Inc. Methods for fabricating semiconductor structure with condensed silicon germanium layer
US9553030B2 (en) * 2015-04-24 2017-01-24 Globalfoundries Inc. Method of manufacturing P-channel FET device with SiGe channel
KR20170036966A (ko) * 2015-09-24 2017-04-04 삼성전자주식회사 반도체 소자의 제조하는 방법
US10249529B2 (en) * 2015-12-15 2019-04-02 International Business Machines Corporation Channel silicon germanium formation method
US9601385B1 (en) 2016-01-27 2017-03-21 International Business Machines Corporation Method of making a dual strained channel semiconductor device
US9905649B2 (en) * 2016-02-08 2018-02-27 International Business Machines Corporation Tensile strained nFET and compressively strained pFET formed on strain relaxed buffer
US10141229B2 (en) * 2016-09-29 2018-11-27 Globalfoundries Inc. Process for forming semiconductor layers of different thickness in FDSOI technologies
FR3067516B1 (fr) 2017-06-12 2020-07-10 Stmicroelectronics (Rousset) Sas Realisation de regions semiconductrices dans une puce electronique
FR3068507B1 (fr) * 2017-06-30 2020-07-10 Stmicroelectronics (Rousset) Sas Realisation de regions semiconductrices dans une puce electronique
US10680065B2 (en) 2018-08-01 2020-06-09 Globalfoundries Inc. Field-effect transistors with a grown silicon-germanium channel
CN118610268A (zh) * 2024-08-09 2024-09-06 杭州积海半导体有限公司 一种半导体结构及其制备方法

Family Cites Families (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5461243A (en) 1993-10-29 1995-10-24 International Business Machines Corporation Substrate for tensilely strained semiconductor
US5534713A (en) 1994-05-20 1996-07-09 International Business Machines Corporation Complementary metal-oxide semiconductor transistor logic using strained SI/SIGE heterostructure layers
EP0838858B1 (de) 1996-09-27 2002-05-15 Infineon Technologies AG Integrierte CMOS-Schaltungsanordnung und Verfahren zu deren Herstellung
JPH10270685A (ja) * 1997-03-27 1998-10-09 Sony Corp 電界効果トランジスタとその製造方法、半導体装置とその製造方法、その半導体装置を含む論理回路および半導体基板
US5906951A (en) 1997-04-30 1999-05-25 International Business Machines Corporation Strained Si/SiGe layers on insulator
US5846857A (en) 1997-09-05 1998-12-08 Advanced Micro Devices, Inc. CMOS processing employing removable sidewall spacers for independently optimized N- and P-channel transistor performance
US5943565A (en) 1997-09-05 1999-08-24 Advanced Micro Devices, Inc. CMOS processing employing separate spacers for independently optimized transistor performance
US6124627A (en) 1998-12-03 2000-09-26 Texas Instruments Incorporated Lateral MOSFET having a barrier between the source/drain region and the channel region using a heterostructure raised source/drain region
JP3884203B2 (ja) 1998-12-24 2007-02-21 株式会社東芝 半導体装置の製造方法
US6369438B1 (en) 1998-12-24 2002-04-09 Kabushiki Kaisha Toshiba Semiconductor device and method for manufacturing the same
JP2001160594A (ja) * 1999-09-20 2001-06-12 Toshiba Corp 半導体装置
US6339232B1 (en) 1999-09-20 2002-01-15 Kabushika Kaisha Toshiba Semiconductor device
KR100392166B1 (ko) 2000-03-17 2003-07-22 가부시끼가이샤 도시바 반도체 장치의 제조 방법 및 반도체 장치
US6524935B1 (en) 2000-09-29 2003-02-25 International Business Machines Corporation Preparation of strained Si/SiGe on insulator by hydrogen induced layer transfer technique
US6890835B1 (en) 2000-10-19 2005-05-10 International Business Machines Corporation Layer transfer of low defect SiGe using an etch-back process
KR100784603B1 (ko) * 2000-11-22 2007-12-11 가부시키가이샤 히타치세이사쿠쇼 반도체 장치 및 그 제조 방법
US7312485B2 (en) 2000-11-29 2007-12-25 Intel Corporation CMOS fabrication process utilizing special transistor orientation
US20020100942A1 (en) 2000-12-04 2002-08-01 Fitzgerald Eugene A. CMOS inverter and integrated circuits utilizing strained silicon surface channel MOSFETs
JP2003086708A (ja) * 2000-12-08 2003-03-20 Hitachi Ltd 半導体装置及びその製造方法
JP2002280568A (ja) * 2000-12-28 2002-09-27 Toshiba Corp 半導体装置及びその製造方法
JP2003031495A (ja) 2001-07-12 2003-01-31 Hitachi Ltd 半導体装置用基板の製造方法および半導体装置の製造方法
US6475870B1 (en) 2001-07-23 2002-11-05 Taiwan Semiconductor Manufacturing Company P-type LDMOS device with buried layer to solve punch-through problems and process for its manufacture
US6621131B2 (en) 2001-11-01 2003-09-16 Intel Corporation Semiconductor transistor having a stressed channel
US6657276B1 (en) * 2001-12-10 2003-12-02 Advanced Micro Devices, Inc. Shallow trench isolation (STI) region with high-K liner and method of formation
US6600170B1 (en) * 2001-12-17 2003-07-29 Advanced Micro Devices, Inc. CMOS with strained silicon channel NMOS and silicon germanium channel PMOS
US6638802B1 (en) 2002-06-20 2003-10-28 Intel Corporation Forming strained source drain junction field effect transistors
US6900502B2 (en) * 2003-04-03 2005-05-31 Taiwan Semiconductor Manufacturing Company, Ltd. Strained channel on insulator device
US6936506B1 (en) * 2003-05-22 2005-08-30 Advanced Micro Devices, Inc. Strained-silicon devices with different silicon thicknesses
US6982433B2 (en) * 2003-06-12 2006-01-03 Intel Corporation Gate-induced strain for MOS performance improvement
JP2005019851A (ja) * 2003-06-27 2005-01-20 Sharp Corp 半導体装置及びその製造方法
CN100536167C (zh) * 2003-08-05 2009-09-02 富士通微电子株式会社 半导体装置及其制造方法
US7101742B2 (en) * 2003-08-12 2006-09-05 Taiwan Semiconductor Manufacturing Company, Ltd. Strained channel complementary field-effect transistors and methods of manufacture
US20050035369A1 (en) * 2003-08-15 2005-02-17 Chun-Chieh Lin Structure and method of forming integrated circuits utilizing strained channel transistors
US7112495B2 (en) * 2003-08-15 2006-09-26 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and method of a strained channel transistor and a second semiconductor component in an integrated circuit
US7545001B2 (en) * 2003-11-25 2009-06-09 Taiwan Semiconductor Manufacturing Company Semiconductor device having high drive current and method of manufacture therefor
WO2005112129A1 (ja) * 2004-05-13 2005-11-24 Fujitsu Limited 半導体装置およびその製造方法、半導体基板の製造方法

Also Published As

Publication number Publication date
TWI389258B (zh) 2013-03-11
US20060228851A1 (en) 2006-10-12
WO2006107419A2 (en) 2006-10-12
WO2006107419A3 (en) 2008-01-10
JP2008535245A (ja) 2008-08-28
US7282402B2 (en) 2007-10-16
TW200711045A (en) 2007-03-16

Similar Documents

Publication Publication Date Title
JP5372493B2 (ja) デュアル歪みチャネル半導体デバイスを製造する方法
JP5160137B2 (ja) 埋め込みカーボン・ドーパントを用いた半導体デバイス
US8587063B2 (en) Hybrid double box back gate silicon-on-insulator wafers with enhanced mobility channels
US6955952B2 (en) Strain balanced structure with a tensile strained silicon channel and a compressive strained silicon-germanium channel for CMOS performance enhancement
US6680240B1 (en) Silicon-on-insulator device with strained device film and method for making the same with partial replacement of isolation oxide
US6878606B2 (en) Fabrication method and device structure of shallow trench insulation for silicon wafer containing silicon-germanium
US7439542B2 (en) Hybrid orientation CMOS with partial insulation process
JP4670524B2 (ja) 半導体装置の製造方法
JP5204106B2 (ja) 電子移動度が増大したトランジスタを形成する方法
US20140299935A1 (en) Shallow trench isolation for soi structures combining sidewall spacer and bottom liner
KR20070008442A (ko) 반도체 장치의 제조 방법 및 반도체 장치
US7439165B2 (en) Method of fabricating tensile strained layers and compressive strain layers for a CMOS device
JP2005136410A (ja) シリコン・シリコン直接ウェハ・ボンディングを用いた、相異なる結晶方位の混成基板（ｈｙｂｒｉｄｓｕｂｓｔｒａｔｅ）上のＣＭＯＳ
US11088263B2 (en) Method of forming vertical field effect transistor device
KR100798826B1 (ko) 반도체 기판과 반도체 장치, 및 이들의 제조 방법, 반도체기판의 설계 방법
JP4862253B2 (ja) 半導体基板の製造方法及び半導体装置の製造方法
US9741625B2 (en) Method of forming a semiconductor device with STI structures on an SOI substrate
KR20090039061A (ko) 트랜지스터 소자 및 그 제조 방법

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090216

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090216

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120515

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120516

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20120814

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20120821

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120914

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130312

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130603

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130820

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130918

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees