JP5196812B2 - 有機電界発光表示装置及びその駆動方法 - Google Patents

Description

本発明は、有機電界発光表示装置及びその駆動方法に関し、より詳しくは、インターレース方式を適用することによって、大型パネル駆動時、駆動回路の速度マージン確保し、データ書き込み時間と発光時間とを分離して駆動することで、第１電源電圧線（ＶＤＤライン）の電圧降下（ＩＲ−ＤＲＯＰ）を防止すると同時に有機電界発光表示装置の画素回路内の有機電界発光素子ＯＬＥＤ（Ｏｒｇａｎｉｃ Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ）の劣化（Ｄｅｇｒａｄａｔｉｏｎ）現象を最小化することができる有機電界発光表示装置及びその駆動方法に関する。
本願は、韓国で２００６年１２月２１日に出願された韓国特許出願Ｎｏ．特願１０−２００６−０１３１９６２号、及び２００６年１２月１３日に出願された韓国特許出願Ｎｏ．特願１０−２００６−０１２７２９１号に対し優先権を主張し、その内容をここに援用する。

近年、有機電界発光表示装置は薄さと広い視野角、そして速い反応速度などの長所から、次世代平板ディスプレイとして脚光を浴びている。このような、有機電界発光表示装置は各画素（Ｐｉｘｅｌ）の有機電界発光素子ＯＬＥＤに流れる電流の量を制御することで、各画素の明るさ（Ｂｒｉｇｈｔｎｅｓｓ）を制御して映像を表示する。言い換えると、データ電圧に対応する電流が有機電界発光素子に供給され、供給された電流に対応して有機電界発光素子が発光するようになる。このとき、印加されるデータ電圧は階調を表現するために一定範囲において多段階の値を有する。

駆動トランジスタとして非晶質シリコン（ａ−ｓｉ）を使った薄膜トランジスタ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ； ＴＦＴ）を用いる場合、電流駆動能力は相対的に低いものの表示装置の均一度に優れて大面積工程に有利な長所を有する。

このような有機電界発光表示装置を駆動するための駆動方法として、プログレッシブ（Ｐｒｏｇｒｅｓｓｉｖｅ）走査方法及びインターレース（Ｉｎｔｅｒｌａｃｅ）走査方法がある。プログレッシブ走査方法は画面の左上部から画面の右下部まで順次走査線を駆動する方式であって、この方式は映像を１つのフレームにおいて一度だけですべての水平ラインに表示する方式である。

インターレース走査方法は１つの映像を表示するとき、１つのイメージフレームにおいて水平ラインの半分のみを表示する方式であって、この方式は１つのフレームを２つのフィールド（Ｏｄｄ／Ｅｖｅｎ）に分けて走査したり、２回のフレームを第１フレーム（Ｏｄｄ）、第２フレーム（Ｅｖｅｎ）に分けて走査したりすることもできる。

前記プログレッシブ走査方法を用いる場合、静止画面において優れた画質を見せる長所があるが、インターレース方式の走査速度の半分に過ぎないため、大型パネル駆動の際に駆動回路の速度マージンを確保し難いという問題がある。また、プログレッシブ走査方法を用いる場合、第１電源電圧線ＶＤＤが各画素回路を通るにつれて電圧降下（ＩＲ−ＤＲＯＰ）が生じ、ますます画素の輝度が低くなる問題がある。さらに、一般的な有機電界発光表示装置においては、有機電界発光素子ＯＬＥＤのアノードからカソードへと一方向だけに電流が流れるようになり、有機薄膜の正孔輸送層ＨＴＬと発光層ＥＭＬ間、または電子輸送層ＥＴＬと発光層ＥＭＬ間に空間電荷が保存される。このような空間電荷の累積により、有機電界発光素子ＯＬＥＤに流れる電流ＩＯＬＥＤが減少することがある。これにより、各画素の明るさが減少することで、前記画素回路を採択した有機電界発光表示装置の明るさが、時間が経つにつれて徐々に減少するという問題点がある。さらに、有機電界発光表示装置の寿命が短縮されることがある。そして、画素回路毎の有機電界発光素子の劣化程度の差により、結果的に有機電界発光表示装置全体の輝度がばらつく問題がある。

本発明は、上述した従来の問題点を克服するためのものであって、
本発明の主な目的は、インターレース走査方式を適用して大型パネル駆動時の駆動回路速度のマージンを確保し、データ書き込み時間と発光時間とを分離して駆動することで、第１電源電圧線ＶＤＤの電圧降下（ＩＲ−ＤＲＯＰ）を補償するところにある。

本発明の他の目的は、有機電界発光素子に逆バイアス電圧を印加して前記有機電界発光素子の劣化（Ｄｅｇｒａｄａｔｉｏｎ）現象を減少させ、このような劣化現象減少によって有機電界発光素子の寿命及び各画素間の輝度の均一性（Ｕｎｉｆｏｒｍｉｔｙ）を増大させることのできる有機電界発光表示装置及びその駆動方法を提供するところにある。

本発明のさらに他の目的は、しきい電圧Ｖｔｈ補償回路を適用することで、しきい電圧を有する半導体素子のしきい電圧の不均一性及び変化を補償するところにある。

本発明の目的を実現するためにプログレッシブ走査方式を適用する場合、１フレームの画像表示期間を第１期間Ｔ１１、第２期間Ｔ１２及び第３期間Ｔ１３に分け、第１期間には容量性素子に初期化電源電圧線が電気的に繋がれ、前記容量性素子と駆動トランジスタの制御電極を初期化させると同時に有機電界発光素子に逆バイアス電圧を印加する。第２期間には、前記容量性素子に電圧が保存されると同時に有機電界発光素子に逆バイアス電圧が印加される。第３期間には、有機電界発光素子にデータ電圧に対応する電流が流れることで有機電界発光素子が発光するようになり、前記第１期間、第２期間、及び第３期間を順次行うことで有機電界発光素子の劣化現象を減少させることができる。この場合、第１期間、第２期間は非発光期間となり、第３期間が発光期間となる。非発光期間は発光期間に比べて相対的に短くすることができる。本発明の目的を実現するためにインターレース走査方式を適用する場合、画像表示期間を第１フレーム、第２フレームに分け、第１フレームの間には、奇数ラインの画素が順次前記容量性素子にデータ電圧及び駆動トランジスタのしきい電圧を保存すると同時に有機電界発光素子に逆バイアス電圧を印加し、偶数ラインの画素は発光するようになる。

第２フレームの間には、奇数ラインの画素は発光するようになり、偶数ラインの画素は順次前記容量性素子にデータ電圧及び駆動トランジスタのしきい電圧を保存すると同時に有機電界発光素子に逆バイアス電圧を印加するようになる。前記フレームが順次進行しながら、有機電界発光表示装置の映像表示部（パネル）は飛び越し走査方式（インターレース方式）で駆動される。このような、インターレース方式の駆動方法によって大型パネル駆動時の駆動回路の速度マージンを確保できるようになり、各ラインの発光期間とデータ書き込み期間とが分離されることで、第１電源電圧線の電圧降下（ＩＲ−ＤＲＯＰ）を補償することができる。さらに、非発光期間中には、前記有機電界発光素子に逆バイアス電圧を印加することで前記有機電界発光素子の劣化現象を防止することができる。

一般に、有機電界発光表示装置は行列状に配列されたＮ×Ｍ個の有機発光セルを電圧駆動または電流駆動して映像を表現する。

ダイオード特性を有する有機電界発光素子は（一般にＯＬＥＤと呼ばれる）、図１に示されたようにアノード（Ａｎｏｄｅ；ＩＴＯ）、有機薄膜（有機層）及びカソード（Ｃａｔｈｏｄｅ；Ｍｅｔａｌ）でなっている。前記有機薄膜は、正孔の均衡を良くして発光効率を向上させるために発光層（ＥＭｉｔｔｉｎｇ Ｌａｙｅｒ、ＥＭＬ）、電子を輸送する電子輸送層（Ｅｌｅｃｔｒｏｎ Ｔｒａｎｓｐｏｒｔ Ｌａｙｅｒ、ＥＴＬ）及び正孔を輸送する正孔輸送層（Ｈｏｌｅ Ｔｒａｎｓｐｏｒｔ Ｌａｙｅｒ、ＨＴＬ）を含む多層構造でなり得る。また、これと別に、前記電子輸送層の一側面に電子を注入する電子注入層（Ｅｌｅｃｔｒｏｎ Ｉｎｊｅｃｔｉｎｇ Ｌａｙｅｒ、ＥＩＬ）と前記正孔輸送層の一側面に正孔を注入する正孔注入層（Ｈｏｌｅ Ｉｎｊｅｃｔｉｏｎ Ｌａｙｅｒ）がさらに形成され得る。さらに、燐光型有機電界発光素子の場合には、正孔抑制層（Ｈｏｌｅ Ｂｒｏｃｋｉｎｇ Ｌａｙｅｒ；ＨＢＬ）が前記発光層ＥＭＬと前記電子輸送層ＥＴＬ間に選択的に形成でき、電子抑制層（Ｅｌｅｃｔｒｏｎ Ｂｌｏｃｋｉｎｇ Ｌａｙｅｒ；ＥＢＬ）が前記発光層ＥＭＬと正孔輸送層ＨＴＬ間に選択的に形成され得る。また、前記有機薄膜（有機層）は２種の層を混合してその厚さを減少させるスリム型有機電界発光素子（Ｓｌｉｍ ＯＬＥＤ）構造に形成することもできる。例えば、前記正孔注入層ＨＩＬと前記正孔輸送層ＨＴＬを同時に形成する正孔注入輸送層（Ｈｏｌｅ Ｉｎｊｅｃｔｉｏｎ Ｔｒａｎｓｐｏｒｔ Ｌａｙｅｒ；ＨＩＴＬ）構造、及び前記電子注入層ＥＩＬと前記電子輸送層ＥＴＬを同時に形成する電子注入輸送層（Ｅｌｅｃｔｒｏｎ Ｉｎｊｅｃｔｉｏｎ Ｔｒａｎｓｐｏｒｔ Ｌａｙｅｒ；ＥＩＴＬ）構造を選択的に形成することができる。前記のようなスリム型有機電界発光素子は、発光効率を増加させるところにその使用の目的がある。また、前記アノードと発光層ＥＭＬ間に選択的にバッファ層（Ｂｕｆｆｅｒ Ｌａｙｅｒ）を形成することができる。前記バッファ層は電子をバッファリングする電子バッファ層（Ｅｌｅｃｔｒｏｎ Ｂｕｆｆｅｒ Ｌａｙｅｒ）と正孔をバッファリングする正孔バッファ層（Ｈｏｌｅ Ｂｕｆｆｅｒ Ｌａｙｅｒ）とに区分できる。前記電子バッファ層は陰極と電子注入層ＥＩＬ間に選択的に形成することができ、前記電子注入層ＥＩＬの機能に代わって形成することができる。このとき、前記有機薄膜の積層構造は発光層ＥＭＬ／電子輸送層ＥＴＬ／電子バッファ層／カソードとなり得る。また、前記正孔バッファ層は前記アノードと前記正孔注入層ＥＩＬ間に選択的に形成でき、前記正孔注入層ＨＩＬの機能に代わって形成することができる。このとき、前記有機薄膜の積層構造は、アノード／正孔バッファ層／正孔輸送層ＨＴＬ／発光層ＥＭＬとなり得る。

前記構造について可能な積層構造を記載すると、次のようである。

ａ）正常積層構造（Ｎｏｒｍａｌ Ｓｔａｃｋ Ｓｔｒｕｃｔｕｒｅ）
１）アノード／正孔注入層／正孔輸送層／発光層／電子輸送層／電子注入層／カソード
２）アノード／正孔バッファ層／正孔注入層／正孔輸送層／発光層／電子輸送層／電子注入層／カソード
３）アノード／正孔注入層／正孔輸送層／発光層／電子輸送層／電子注入層／電子バッファ層／カソード
４）アノード／正孔バッファ層／正孔注入層／正孔輸送層／発光層／電子輸送層／電子注入層／電子バッファ層／カソード
５）アノード／正孔注入層／正孔バッファ層／正孔輸送層／発光層／電子輸送層／電子注入層／カソード
６）アノード／正孔注入層／正孔輸送層／発光層／電子輸送層／電子バッファ層／電子注入層／カソード

ｂ）正常スリム構造（Ｎｏｒｍａｌ Ｓｌｉｍ Ｓｔｒｕｃｔｕｒｅ）
１）アノード／正孔注入輸送層／発光層／電子輸送層／電子注入層／陰極
２）アノード／正孔バッファ層／正孔注入輸送層／発光層／電子輸送層／電子注入層／カソード
３）アノード／正孔注入層／正孔輸送層／発光層／電子注入輸送層／電子バッファ層／カソード
４）アノード／正孔バッファ層／正孔輸送層／発光層／電子注入輸送層／電子バッファ層／カソード
５）アノード／正孔注入輸送層／正孔バッファ層／発光層／電子輸送層／電子注入層／カソード
６）アノード／正孔注入層／正孔輸送層／発光層／電子バッファ層／電子注入輸送層／カソード

ｃ）逆相積層構造（Ｉｎｖｅｒｔｅｄ Ｓｔａｃｋ Ｓｔｒｕｃｔｕｒｅ）
１）カソード／電子注入層／電子輸送層／発光層／正孔輸送層／正孔注入層／アノード
２）カソード／電子注入層／電子輸送層／発光層／正孔輸送層／正孔注入層／正孔バッファ層／アノード
３）カソード／電子バッファ層／電子注入層／電子輸送層／発光層／正孔輸送層／正孔注入層／アノード
４）カソード／電子バッファ層／電子注入層／電子輸送層／発光層／正孔輸送層／正孔バッファ層／アノード
５）カソード／電子注入層／電子輸送層／発光層／正孔輸送層／正孔バッファ層／正孔注入層／アノード
６）カソード／電子注入層／電子バッファ層／電子輸送層／発光層／正孔輸送層／正孔注入層／アノード

ｄ）逆相スリム構造（Ｉｎｖｅｒｔｅｄ Ｓｌｉｍ Ｓｔｒｕｃｔｕｒｅ）
１）カソード／電子注入層／電子輸送層／発光層／正孔注入層／アノード
２）カソード／電子注入層／電子輸送層／発光層／正孔注入輸送層／正孔バッファ層／アノード
３）カソード／電子バッファ層／電子注入輸送層／発光層／正孔輸送層／正孔注入層／アノード
４）カソード／電子バッファ層／電子注入輸送層／発光層／正孔輸送層／正孔注入層／アノード
５）カソード／電子注入層／電子輸送層／発光層／正孔バッファ層／正孔注入輸送層／アノード
６）カソード／電子注入輸送層／電子バッファ層／発光層／正孔輸送層／正孔注入層／アノード
ここで、カソード（Ｃａｔｈｏｄｅ）は陰極を、アノード（Ａｎｏｄｅ）は陽極を意味する。

このような有機電界発光素子の駆動方式としては、受動マトリクス（Ｐａｓｓｉｖｅ ｍａｔｒｉｘ）方式と能動マトリクス（Ａｃｔｉｖｅ Ｍａｔｒｉｘ）方式が知られている。前記受動マトリクス方式は、陽極と陰極とを直交させて形成し、ラインを選択して駆動することで、製造工程が簡単で投資費が少ないものの大画面具現の際に電流消耗量が多いという短所がある。前記能動マトリクス方式は、薄膜トランジスタのような能動素子及び容量性素子を各画素に形成することで、電流消耗量が少なく画質及び寿命に優れて中大型まで拡大可能であるという長所がある。上述したように能動マトリクス方式においては、有機電界発光素子と薄膜トランジスタを基盤とした画素回路構成が必須であるが、この際に前記薄膜トランジスタとしては非晶質シリコン薄膜トランジスタまたは多結晶シリコン薄膜トランジスタを用いることになる。図２を参照すれば、有機電界発光表示装置の画素回路が示され、図３を参照すれば、図２に示された画素回路の駆動タイミング図が示されている。このような画素回路はＮ×Ｍ個の画素のうち１つを代表的に示したものである。図２に示されたように、有機電界発光表示装置の画素回路は、走査信号を供給する走査信号線Ｓ［Ｎ］、データ信号を供給するデータ信号線Ｄ［Ｍ］、第１電源電圧を供給する第１電源電圧線ＶＤＤ、第２電源電圧を供給する第２電源電圧線ＶＳＳ、駆動トランジスタＤＲ＿ＴＲ、スイッチング素子ＳＷ＿ＴＲ、容量性素子Ｃ及び有機電界発光素子ＯＬＥＤを含む。ここで、前記第１電源電圧は前記第２電源電圧に比べて相対的に高いレベルの電圧であってもよい。

上述した画素回路の１フレームの間の動作を図３を参照して説明する。

図３に表示されたように走査信号が供給され、その後、少し時間をあけてデータ信号が供給される。少し時間をあける理由は、走査信号の供給によるスイッチング素子のターンオン時間からデータ信号の供給時間までのマージンを確保するためである。再び、図２の画素回路を図３のタイミング図にしたがって説明すれば、前記走査信号線Ｓ［Ｎ］から走査信号が供給されると、前記スイッチング素子ＳＷ＿ＴＲがターンオンされる。したがって、前記データ線Ｄ［Ｍ］からのデータ信号（電圧）は、前記駆動トランジスタＤＲ＿ＴＲの制御電極及び前記容量性素子Ｃの第１電極Ａに供給される。

したがって、前記第１電源電圧線ＶＤＤからの第１電源電圧が前記駆動トランジスタＤＲ＿ＴＲを介して前記有機電界発光素子ＯＬＥＤに供給されることで、前記有機電界発光素子ＯＬＥＤは１フレームの間、一定輝度で発光するようになる。勿論、前記容量性素子Ｃには前記データ線Ｄ［Ｍ］から供給されるデータ電圧が保存されるため、前記走査信号線Ｓ［Ｎ］からの走査信号供給が遮断されると言っても、１フレームの間、前記駆動トランジスタＤＲ＿ＴＲはターンオン状態を維持し続ける。

さらに、フレームが進行すると、有機電界発光素子にはアノードからカソード方向に順方向の電流が印加され続ける。継続的に有機電界発光素子ＯＬＥＤのアノードからカソードへと一方向だけに電流が流れると、有機薄膜の正孔輸送層ＨＴＬと発光層ＥＭＬ間、または、電子輸送層ＥＴＬと発光層ＥＭＬ間に空間電荷が保存される。このような空間電荷の累積により、有機電界発光素子ＯＬＥＤに流れる電流ＩＯＬＥＤが減少することがある。これにより、各画素の明るさが減少するようになり、前記画素回路を採択した有機電界発光表示装置の明るさが時間が経つにつれ徐々に減少する問題点がある。さらに、有機電界発光表示装置の寿命が短縮する恐れがある。さらに、画素回路毎の有機電界発光素子の劣化程度の差により、結果的に有機電界発光表示装置全体の輝度がばらつく問題がある。

また、有機電界発光表示装置をプログレッシブ（Ｐｒｏｇｒｅｓｓｉｖｅ）方式で駆動させる場合、大型パネル駆動時、駆動回路の速度マージン確保に問題が起こり得る。さらに、プログレッシブ方式で第１電源電圧線ＶＤＤを１つだけ使って駆動する場合、前記第１電源電圧線が各画素回路を介して電気的に繋がれることにより、電圧降下（ＩＲ−ＤＲＯＰ）現象によって前記第１電源電圧線ＶＤＤから遠くなるほど輝度が減少する問題がある。

前記問題を解決するために本発明による有機電界発光表示装置は、
走査信号を伝達する走査信号線、画像信号に対応するデータ信号を伝達するデータ線と、前記走査信号線の前記走査信号に応じて前記データ線からデータ信号を伝達する第１スイッチング素子と、前記第１スイッチング素子に電気的に繋がれて第１電源電圧線からの駆動電流を制御する駆動トランジスタと、前記第１電源電圧線の間に電気的に繋がれた容量性素子と、前記駆動トランジスタと第２電源電圧線間に電気的に繋がれて前記駆動トランジスタによって制御される駆動電流で画像を表示する有機電界発光素子と、前記容量性素子と初期化電源電圧線間に電気的に繋がれて前記容量性素子を初期化する初期化スイッチング素子と、前記第２電源電圧線と前記初期化電源電圧線間に電気的に繋がれて前記有機電界発光素子に逆バイアス電圧を印加する逆バイアス印加用スイッチング素子と、を含む。

前記有機電界発光表示装置は、前記第１電源電圧線と前記第１スイッチング素子間に電気的に繋がれた第２スイッチング素子を含み得る。

前記有機電界発光表示装置は、前記駆動トランジスタと前記有機電界発光素子間に電気的に繋がれた第３スイッチング素子を含み得る。

前記有機電界発光表示装置は、前記走査信号線に制御電極が繋がれ、前記駆動トランジスタの制御電極とドレーン間に電気的に繋がれた第４スイッチング素子を含み得る。

前記第１スイッチング素子は、制御電極が前記走査信号線に電気的に繋がれ、前記データ線と前記第１電源電圧線間に電気的に繋がれてもよい。

前記駆動トランジスタは、前記第１電源電圧線と前記第２電源電圧線間に電気的に繋がれることができる。

前記容量性素子は、前記第１電源電圧線と前記初期化電源電圧線間に電気的に繋がれてもよい。

前記初期化スイッチング素子は、以前走査信号線に制御電極が電気的に繋がれ、前記第１電源電圧線と前記初期化電源電圧線間に電気的に繋がれてもよい。

前記逆バイアス印加用スイッチング素子は、制御電極が発光逆制御信号線に電気的に繋がれ、前記有機電界発光素子のアノードと前記初期化電源電圧線間に電気的に繋がれてもよい。

また、前記逆バイアス印加用スイッチング素子は、制御電極が発光逆制御信号線に電気的に繋がれ、前記初期化スイッチング素子と前記初期化電源電圧線間に電気的に繋がれてもよい。

前記有機電界発光素子は、アノードが第１電源電圧線に電気的に繋がれ、カソードが第２電源電圧線に電気的に繋がれてもよい。

前記第２スイッチング素子は、制御電極が発光制御信号線に電気的に繋がれ、前記第１電源電圧線と前記データ線間に電気的に繋がれてもよい。

前記第３スイッチング素子は、制御電極が第２スイッチング素子の制御電極に電気的に繋がれ、第１電源電圧線と第２電源電圧線間に電気的に繋がれてもよい。

前記有機電界発光表示装置は、前記有機電界発光素子のカソードに第２電源電圧線が電気的に繋がれ、前記第２電源電圧線による第２電源電圧が前記初期化電源電圧線による初期化電源電圧より大きくなり得る。

前記有機電界発光表示装置は、１フレームの画像表示期間中に前記初期化スイッチング素子、逆バイアス印加用スイッチング素子がターンオンされ、前記第１スイッチング素子、第４スイッチング素子、第２スイッチング素子、及び第３スイッチング素子がターンオフされると、前記初期化電源電圧線から初期化電源が容量性素子の第１電極に印加され、前記第２電源電圧線から第２電源電圧が有機電界発光素子のカソードからアノード方向に印加されて前記初期化電源電圧線に伝達されてもよい。

前記有機電界発光表示装置は、１フレームの画像表示期間中に前記第１スイッチング素子、第４スイッチング素子及び逆バイアス印加用スイッチング素子がターンオンされ、前記第２スイッチング素子、第３スイッチング素子及び初期化スイッチング素子がターンオフされると、前記データ線からのデータ信号が前記容量性素子の第１電極に印加され、前記第１電源電圧線からの第１電源電圧は前記容量性素子の第２電極に印加されてもよい。

前記有機電界発光表示装置は、１フレームの画像表示期間中に前記第２スイッチング素子及び第３スイッチング素子がターンオンされ、前記第１スイッチング素子、第４スイッチング素子、初期化スイッチング素子及び逆バイアス印加用スイッチング素子がターンオフされると、前記第１電源電圧線、前記駆動トランジスタ及び前記有機電界発光素子が電気的に繋がれて前記有機電界発光素子のアノードからカソード方向に電流が印加されてもよい。

前記第１スイッチング素子、駆動トランジスタ、初期化スイッチング素子及び逆バイアス印加用スイッチング素子は、Ｎ型チャネルトランジスタであってもよい。

前記第１スイッチング素子、駆動トランジスタ、初期化スイッチング素子及び逆バイアス印加用スイッチング素子は、Ｐ型チャネルトランジスタであってもよい。

前記第２スイッチング素子、第３スイッチング素子及び第４スイッチング素子は、Ｎ型チャネルトランジスタであってもよい。

前記第２スイッチング素子、第３スイッチング素子及び第４スイッチング素子は、Ｐ型チャネルトランジスタであってもよい。

前記有機電界発光素子は、発光層を備え、前記発光層は蛍光材料及び燐光材料のうち選択されたいずれか１つまたはその混合物であってもよい。

前記発光層は赤色発光材料、緑色発光材料、青色発光材料のうち選択されたいずれか１つまたはその混合物であってもよい。

前記駆動トランジスタは、非晶質シリコン薄膜トランジスタ、ポリシリコン薄膜トランジスタ、有機薄膜トランジスタ及びナノ薄膜半導体トランジスタのうち選択されたいずれか１つであってもよい。

前記駆動トランジスタはニッケル（Ｎｉ）、カドミウム（Ｃｄ）、コバルト（Ｃｏ）、チタン（Ｔｉ）、パラジウム（Ｐｄ）及びタングステン（Ｗ）のうち選択されたいずれか１つを有するポリシリコントランジスタであってもよい。

また、前記有機電界発光表示装置は、走査信号を伝達する走査信号線、データ信号を伝達するデータ信号線と前記走査信号線の前記走査信号に応じて前記データ線からデータ信号を伝達する第１スイッチング素子、前記第１スイッチング素子に電気的に繋がれて第１電源電圧線からの駆動電流を制御する駆動トランジスタ、前記駆動トランジスタと前記第１電源電圧線間に電気的に繋がれた容量性素子、前記駆動トランジスタと第２電源電圧線間に電気的に繋がれ、前記駆動トランジスタによって制御される駆動電流で画像を表示する有機電界発光素子、前記容量性素子と初期化電源電圧線間に電気的に繋がれ、前記容量性素子を初期化する初期化スイッチング素子、前記第２電源電圧線と前記初期化電源電圧線間に電気的に繋がれ、前記有機電界発光素子に逆バイアス電圧を印加する逆バイアス印加用スイッチング素子を含むことができ、それぞれの画素は水平に奇数と偶数ラインとに分けられ、奇数及び偶数ラインの画素はそれぞれ駆動期間がデータ電圧及び駆動トランジスタのしきい電圧保存期間と発光期間とに分離できる。

奇数ラインの画素の非発光期間（第１フレーム）には偶数ラインの画素が発光し、偶数ラインの画素の非発光期間（第２フレーム）には奇数ラインの画素が発光できる。

前記走査信号線は奇数と偶数とに分けられ、前記奇数に対応する有機電界発光素子と偶数に対応する有機電界発光素子には相異なる第１電源電圧線による電流が供給されることができる。

前記奇数ラインの画素回路にある第１スイッチング素子は、第１フレーム期間中ターンオンされ、第２フレーム期間中ターンオフされることができる。

前記偶数ラインの画素回路にある第１スイッチング素子は、第１フレーム期間中ターンオフされ、第２フレーム期間中ターンオンされることができる。

前記奇数ラインの画素回路にある駆動トランジスタは、第１フレーム期間中ターンオフされ、第２フレーム期間中ターンオンされることができる。

前記偶数ラインの画素回路にある駆動トランジスタは、第１フレーム期間中ターンオンされ、第２フレーム期間中ターンオフされることができる。

前記奇数ラインの画素回路にある容量性素子は、第１フレーム期間中にデータ電圧及び駆動トランジスタのしきい電圧が充電され、第２フレーム期間中に放電して前記有機電界発光素子に電流を流すことができる。

前記偶数ラインの画素回路にある容量性素子は、第１フレーム期間中に放電して前記有機電界発光素子に電流を流し、第２フレーム期間中にデータ電圧及び駆動トランジスタのしきい電圧が充電されることができる。

前記奇数ラインの画素回路にある有機電界発光素子は、第１フレーム期間中に逆バイアス電圧が印加され、第２フレーム期間中に順方向の電流が流れて発光できる。

前記偶数ラインの画素回路にある有機電界発光素子は、第１フレーム期間中に順方向の電流が流れて発光し、第２フレーム期間中に逆バイアス電圧が印加されることができる。

前記奇数ラインの画素回路にある逆バイアス印加用スイッチング素子は、第１フレーム期間中ターンオンされ、第２フレーム期間中ターンオフされることができる。

前記偶数ラインの画素回路にある逆バイアス印加用スイッチング素子は、第１フレーム期間中ターンオフされ、第２フレーム期間中ターンオンされることができる。

前記第１電源電圧線と前記第１スイッチング素子間には、第２スイッチング素子が電気的に繋がれたことを特徴とする。

前記駆動トランジスタと前記有機電界発光素子間には、第３スイッチング素子が電気的に繋がれることができる。

前記駆動トランジスタの制御電極とドレーン間には、第４スイッチング素子が電気的に繋がれ、前記第４スイッチング素子の制御電極には前記走査信号線が電気的に繋がれることができる。

前記第１電源電圧線と前記第１スイッチング素子間には第２スイッチング素子が電気的に繋がれ、前記駆動トランジスタと前記有機電界発光素子間には第３スイッチング素子が電気的に繋がれ、前記駆動トランジスタの制御電極とドレーン間には第４スイッチング素子が電気的に繋がれ、前記第４スイッチング素子の制御電極には前記走査信号線が電気的に繋がれることができる。

前記奇数ラインの画素回路にある第２スイッチング素子は第１フレーム期間中ターンオフされ、第２フレーム期間中ターンオンされることができる。

前記偶数ラインの画素回路にある第２スイッチング素子は第１フレーム期間中ターンオンされ、第２フレーム期間中ターンオフされることができる。

前記奇数ラインの画素回路にある第３スイッチング素子は第１フレーム期間中ターンオフされ、第２フレーム期間中ターンオンされることができる。

前記偶数ラインの画素回路にある第３スイッチング素子は第１フレーム期間中ターンオンされ、第２フレーム期間中ターンオフされることができる。

前記奇数ラインの画素回路にある第４スイッチング素子は第１フレーム期間中ターンオンされ、第２フレーム期間中ターンオフされることができる。

前記偶数ラインの画素回路にある第４スイッチング素子は第１フレーム期間中ターンオフされ、第２フレーム期間中ターンオンされることができる。

前記第１スイッチング素子は、制御電極が前記走査信号線に電気的に繋がれ、前記データ線と前記第１電源電圧線間に電気的に繋がれることができる。

前記駆動トランジスタは、前記第１電源電圧線と前記第２電源電圧線間に電気的に繋がれることができる。

前記容量性素子は前記第１電源電圧線と前記初期化電源電圧線間に電気的に繋がれることができる。

前記初期化スイッチング素子は、以前走査信号線に制御電極が電気的に繋がれ、前記第１電源電圧線と前記初期化電源電圧線間に電気的に繋がれることができる。

前記逆バイアス印加用スイッチング素子は、制御電極が発光逆制御信号線に電気的に繋がれ、前記有機電界発光素子のアノードと前記初期化電源電圧線間に電気的に繋がれることができる。

前記逆バイアス印加用スイッチング素子は、制御電極が発光逆制御信号線に電気的に繋がれ、第１電極が前記初期化スイッチング素子の第１電極と前記有機電界発光素子のアノードと前記第３スイッチング素子の第２電極の共通ノードと電気的に繋がれ、第２電極が前記初期化電源電圧線と電気的に繋がれることができる。

前記有機電界発光素子は、アノードが第１電源電圧線に電気的に繋がれ、カソードが第２電源電圧線に電気的に繋がれることができる。

前記第２スイッチング素子は、制御電極が発光制御信号線に電気的に繋がれ、前記第１電源電圧線と前記データ線間に電気的に繋がれることができる。

前記第３スイッチング素子は、制御電極が第２スイッチング素子の制御電極に電気的に繋がれ、第１電源電圧線と第２電源電圧線間に電気的に繋がれることができる。

前記有機電界発光素子のカソードに第２電源電圧線が電気的に繋がれ、前記第２電源電圧線による第２電源電圧が前記初期化電源電圧線による初期化電源電圧より大きくなり得る。

前記第１スイッチング素子、駆動トランジスタ、初期化スイッチング素子及び逆バイアス印加用スイッチング素子は、Ｎ型チャネルトランジスタであってもよい。

前記第１スイッチング素子、駆動トランジスタ、初期化スイッチング素子及び逆バイアス印加用スイッチング素子は、Ｐ型チャネルトランジスタであってもよい。

前記第２スイッチング素子、第３スイッチング素子及び第４スイッチング素子は、Ｎ型チャネルトランジスタであってもよい。

前記第２スイッチング素子、第３スイッチング素子及び第４スイッチング素子は、Ｐ型チャネルトランジスタであってもよい。

前記有機電界発光素子は、発光層を備え、前記発光層は蛍光材料及び燐光材料のうち選択されたいずれか１つまたはその混合物であってもよい。

前記発光層は赤色発光材料、緑色発光材料、青色発光材料のうち選択されたいずれか１つまたはその混合物であってもよい。

前記駆動トランジスタは非晶質シリコン薄膜トランジスタ、ポリシリコン薄膜トランジスタ、有機薄膜トランジスタ及びナノ薄膜半導体トランジスタのうち選択されたいずれか１つであってもよい。

前記駆動トランジスタはニッケル（Ｎｉ）、カドミウム（Ｃｄ）、コバルト（Ｃｏ）、チタン（Ｔｉ）、パラジウム（Ｐｄ）及びタングステン（Ｗ）のうち選択されたいずれか１つを有するポリシリコントランジスタであってもよい。

有機電界発光表示装置の映像表示部（パネル）において、
前記パネルの各画素は水平に奇数及び偶数ラインの画素に分けられ、前記奇数ラインの画素には奇数ラインに対応する第１電源電圧線が電気的に繋がれ、前記偶数ラインの画素には偶数ラインに対応する第１電源電圧線が電気的に繋がれ、奇数（または偶数）ラインの画素が発光すると、偶数（または奇数）ラインの画素はデータを書き込むと同時に有機電界発光素子に逆バイアス電圧を印加する第１フレーム期間、奇数（または偶数）ラインの画素がデータを書き込むと同時に有機電界発光素子に逆バイアス電圧を印加すると、偶数（または奇数）ラインの画素は発光する第２フレーム期間を繰り返して行うことができる。

前記第１フレーム及び第２フレームの期間は１：１であることを特徴とする。

上述したように、本発明による有機電界発光表示装置及びその画素回路をプログレッシブ方式で駆動する場合、１フレームの画像表示期間を第１期間、第２期間、及び第３期間に分け、第１期間には初期化電源電圧線が容量性素子と駆動トランジスタの制御電極に電気的に繋がれ、前記容量性素子に保存された電圧と前記駆動トランジスタの制御電極を初期化させると同時に第２電源電圧線から初期化電源電圧線方向に有機電界発光素子に逆バイアス電圧が印加される。

第２期間には、前記容量性素子に電圧が保存されると同時に前記第１期間と同様に有機電界発光素子に逆バイアス電圧が印加される。

第３期間には、前記有機電界発光素子にデータ電圧に対応する電流が流れることで、有機電界発光素子が発光する。このように、前記有機電界発光素子の非発光期間、すなわち、第１期間と第２期間には有機電界発光素子に逆バイアス電圧を印加することで、前記有機電界発光素子の劣化現象を防止し、より窮極的には有機電界発光表示装置の寿命を延ばし、ひいては各画素の均一度向上に役立つ。

また、前記のようにして本発明による有機電界発光表示装置及びその画素回路は、１フレームの画像表示期間中、発光期間と非発光期間との割合を１：１またはその他の割合に多様に調節することができる。

本発明による有機電界発光表示装置及びその画素回路をインターレース方式で駆動する場合、画像表示期間を第１フレーム、第２フレームに分け、第１フレームの間には奇数ラインの画素が順次前記容量性素子にデータ電圧及び駆動トランジスタのしきい電圧を保存すると同時に有機電界発光素子に逆バイアス電圧を印加し、偶数ラインの画素は発光する。第２フレームの間には、奇数ラインの画素は発光し、偶数ラインの画素は順次前記容量性素子にデータ電圧及び駆動トランジスタのしきい電圧を保存すると同時に有機電界発光素子に逆バイアス電圧を印加する。前記フレームが順次進行しながら、有機電界発光表示装置の映像表示部（パネル）は飛び越し走査方式（インターレース方式）で駆動される。このようなインターレース走査方式により、１フレームの間に全画素を順次すべて発光させるプログレッシブ方式に比べ、大型パネル駆動時の駆動回路の速度マージンを確保することができる。

また、第１電源電圧線を奇数ラインＶＤＤ（ｏｄｄ）、偶数ラインＶＤＤ（ｅｖｅｎ）それぞれに別に適用し、奇数ラインの画素にデータを書き込み中に偶数ラインの画素が発光して偶数ラインの画素にデータを書き込み中に奇数ラインの画素が発光するようにデータ書き込み時間と発光時間とを分離して駆動することで、前記第１電源電圧線ＶＤＤの電圧降下（ＩＲ−ＤＲＯＰ）を補償できる。さらに、非発光時間を用いて有機電界発光素子に逆バイアス電圧を十分に印加できるようになり、前記有機電界発光素子の劣化現象を防止し、窮極的には前記有機電界発光素子の寿命向上及び劣化程度の差に因る各画素の輝度不均一性を防止することができる。

本発明による有機電界発光表示装置及びその画素回路をプログレッシブ方式で駆動する場合には、１フレームの画像表示期間を第１期間、第２期間及び第３期間に分け、第１期間には容量性素子と駆動トランジスタの制御電極を初期化すると同時に有機電界発光素子に逆バイアス電圧を印加し、前記有機電界発光素子の劣化現象を防止する効果がある。また、第２期間には、前記容量性素子にデータ電圧及び駆動トランジスタのしきい電圧を保存すると同時に前記有機電界発光素子に逆バイアス電圧を印加し、前記有機電界発光素子の劣化現象を防止する効果がある。さらに、第３期間には前記有機電界発光素子に逆バイアス電圧を印加する動作を中止すると同時に前記容量性素子に保存されたデータ電圧及び駆動トランジスタのしきい電圧に対応する電流を前記駆動トランジスタを介して前記有機電界発光素子に流すことで、前記有機電界発光素子を発光させる効果がある。

前記プログレッシブ方式で駆動する場合の著しい効果としては、前記有機電界発光素子の非発光期間を用いて前記有機電界発光素子に逆バイアス電圧を印加することで、前記有機電界発光素子の劣化現象を防止し、窮極的には前記有機電界発光素子の寿命を延ばし、各画素回路の劣化現象の差による前記各画素の輝度の不均一性を改善する効果がある。

また、本発明による有機電界発光表示装置及びその画素回路をインターレース方式で駆動する場合には、画像表示期間を第１フレーム（奇数フレーム）、第２フレーム（偶数フレーム）に分け、第１フレームの間には奇数ラインの画素が順次前記容量性素子にデータ電圧及び駆動トランジスタのしきい電圧を保存すると同時に有機電界発光素子に逆バイアス電圧を印加し、偶数ラインの画素は発光する。

第２フレームの間には、奇数ラインの画素は発光し、偶数ラインの画素は順次前記容量性素子にデータ電圧及び駆動トランジスタのしきい電圧を保存すると同時に有機電界発光素子に逆バイアス電圧を印加する。前記フレームが順次進行しながら、有機電界発光表示装置の映像表示部（パネル）は飛び越し走査方式（インターレース方式）で駆動される。

このような、インターレース方式の駆動方法によって、大型パネルの駆動時、駆動回路の速度マージンを確保でき、各ラインの発光期間とデータ書き込み期間とが分離されることで、第１電源電圧線の電圧降下（ＩＲ−ＤＲＯＰ）を補償ことができる。さらに、非発光期間中には前記有機電界発光素子に逆バイアス電圧を印加することで、前記有機電界発光素子の劣化現象を防止することができる。

以下、本発明の属する技術分野で通常の知識を有する者が本発明を容易に実施できる程度に本発明の望ましい実施例を添付された図面を参照して詳しく説明すると、次のようになる。

本発明を明確に説明するため、添付された図面において発明と関係ない部分は省略した。明細書の全体に亘って類似する構成及び動作を有する部分に対しては同じ図面符号を付けた。ある部分が他の部分と電気的に繋がれているとするとき、これは電気的に繋がれている場合だけでなく、その間に他の素子を介在して繋がれている場合も含む。

図４を参照すれば、本発明による有機電界発光表示装置をプログレッシブ方式で駆動する場合の基本構造ブロック図が示されている。

図４に示されたように、有機電界発光表示装置１００は走査信号駆動部１１０、データ信号駆動部１２０、発光制御信号駆動部１３０、有機電界発光表示パネル１４０（以下、パネル１４０という）、第１電源電圧供給部１５０及び第２電源電圧供給部１６０、初期化電源電圧供給部１７０を含み得る。

前記走査信号駆動部１１０は、多数の走査信号線Ｓ［１］…Ｓ［Ｎ］を介して前記パネル１４０に走査信号を順次供給することができる。

前記データ信号駆動部１２０は、多数のデータ信号線Ｄ［１］…Ｄ［Ｍ］を介して前記パネルにデータ信号を供給することができる。

前記制御信号駆動部１３０は、多数の発光制御信号線ＥＭ［１］…ＥＭ［Ｎ］及び多数の発光逆制御信号線ＥＭＢ［１］…ＥＭＢ［Ｎ］を介して前記パネル１４０に発光制御信号及び発光逆制御信号を順次供給することができる。また、前記パネル１４０は列方向に配列されている多数の走査信号線Ｓ［１］…Ｓ［Ｎ］、発光制御信号線ＥＭ［１］…ＥＭ［Ｎ］及び発光逆制御信号線ＥＭＢ［１］…ＥＭＢ［Ｎ］、行方向に配列される多数のデータ信号線Ｄ［１］…Ｄ［Ｍ］、前記走査信号線Ｓ［１］…Ｓ［Ｎ］、発光制御信号線ＥＭ［１］…ＥＭ［Ｎ］、発光逆制御信号線ＥＭＢ［１］…ＥＭＢ［Ｎ］、データ信号線Ｄ［１］…Ｄ［Ｍ］によって制御される画素回路１４２（Ｐｉｘｅｌ）を含み得る。

ここで、前記画素回路１４２（Ｐｉｘｅｌ）は、走査信号線とデータ信号線によって正義される画素領域に形成されることができる。勿論、上述したように、前記走査信号線Ｓ［１］…Ｓ［Ｎ］には前記走査信号駆動部１１０から走査信号が供給でき、前記データ信号線Ｄ［１］…Ｄ［Ｍ］には前記データ駆動部１２０からデータ信号が供給でき、前記発光制御信号線ＥＭ［１］…ＥＭ［Ｎ］、発光制御逆信号線ＥＭＢ［１］…ＥＭＢ［Ｎ］には前記発光制御信号駆動部１３０から発光制御信号、発光逆制御信号が供給できる。

また、前記第１電源電圧供給部１５０、第２電源電圧供給部１６０、及び初期化電源電圧供給部１７０は、パネル１４０に備えられた各画素回路１４２に第１電源電圧、第２電源電圧、及び初期化電源電圧を供給する役割をする。

一方、図４に示されたように、このような走査信号駆動部１１０、データ信号駆動部１２０、発光制御信号駆動部１３０、パネル１４０、第１電源電圧供給部１５０及び第２電源電圧供給部１６０、初期化電源電圧供給部１７０は、１つの基板１０２にすべて形成できる。

特に、前記駆動部及び電源供給部１１０、１２０、１３０、１５０、１６０、１７０は、走査信号線Ｓ［１］…Ｓ［Ｎ］、データ信号線Ｄ［１］…Ｄ［Ｍ］、発光制御信号線ＥＭ［１］…ＥＭ［Ｎ］、発光逆制御信号線ＥＭＢ［１］…ＥＭＢ［Ｎ］、及び画素回路１４２のトランジスタ（図示せず）を形成する層と同じ層に形成されることもできる。

勿論、前記駆動部及び電源供給部１１０、１２０、１３０、１５０、１６０、１７０は前記基板１０２と別に他の基板（図示せず）に形成し、これを前記基板１０２に電気的に連結することもできる。さらに、前記駆動部及び電源供給部１１０、１２０、１３０、１５０、１６０、１７０は前記基板１０２に電気的に連結するＴＣＰ（Ｔａｐｅ Ｃａｒｒｉｅｒ Ｐａｃｋａｇｅ）、ＦＰＣ（Ｆｌｅｘｉｂｌｅ Ｐｒｉｎｔｅｄ Ｃｉｒｃｕｉｔ）、ＴＡＢ（Ｔａｐｅ Ａｕｔｏｍａｔｉｃ Ｂｏｎｄｉｎｇ）、ＣＯＧ（Ｃｈｉｐ Ｏｎ Ｇｌａｓｓ）、及びその等価物のうち選択されたいずれか１つの形態で形成でき、本発明において前記駆動部及び電源供給部１１０、１２０、１３０、１５０、１６０、１７０の形態及び形成位置は限られない。

図５を参照すれば、本発明の一実施例による有機電界発光表示装置の画素回路が示されている。以下において説明する画素回路はすべて図４に示された有機電界発光表示装置１００のうち１つの画素回路（Ｐｉｘｅｌ）を意味する。図５に示されたように、本発明による有機電界発光表示装置の画素回路は、走査信号線Ｓ［Ｎ］、以前走査信号線Ｓ［Ｎ−１］、データ信号線Ｄ［Ｍ］、発光制御信号線ＥＭ［Ｎ］、発光逆制御信号線ＥＭＢ［Ｎ］、第１電源電圧線ＶＤＤ、第２電源電圧線ＶＳＳ、初期化電源電圧線Ｖｉｎｉｔ、第１スイッチング素子ＳＷ＿ＴＲ１、第２スイッチング素子ＳＷ＿ＴＲ２、第３スイッチング素子ＳＷ＿ＴＲ３、第４スイッチング素子ＳＷ＿ＴＲ４、駆動トランジスタＤＲ＿ＴＲ、初期化スイッチング素子ＳＷ＿ＴＲ５、逆バイアス印加用スイッチング素子ＳＷ＿ＴＲ６、容量性素子Ｃを含み得る。

前記走査信号線Ｓ［Ｎ］は、オンしようとする有機電界発光素子ＯＬＥＤを選択する走査信号を前記第１スイッチング素子ＳＷ＿ＴＲ１の制御電極に供給する役割をする。

また、走査信号線Ｓ［Ｎ］は、走査信号を前記第４スイッチング素子ＳＷ＿ＴＲ４の制御電極に供給し、前記第４スイッチング素子ＳＷ＿ＴＲ４が前記駆動トランジスタＤＲ＿ＴＲのゲートとドレーンに電気的に繋がれてダイオード連結されるようにする役割をする。勿論、このような走査信号線Ｓ［Ｎ］は、走査信号を生成する走査信号駆動部１１０（図４参照）に電気的に繋がれることができる。

前記以前走査信号線Ｓ［Ｎ−１］は、以前走査信号を初期化スイッチング素子ＳＷ＿ＴＲ５の制御電極に供給する役割をする。前記初期化スイッチング素子ＳＷ＿ＴＲ５は、前記初期化電源電圧線Ｖｉｎｉｔと前記容量性素子Ｃ及び前記駆動トランジスタＤＲ＿ＴＲの制御電極とを電気的に繋げることで、前記容量性素子Ｃ及び駆動トランジスタＤＲ＿ＴＲの制御電極を初期化（Ｉｎｉｔｉａｌｉｚａｔｉｏｎ）する。勿論、このような以前走査信号線Ｓ［Ｎ−１］は、走査信号を生成する走査信号駆動部１１０（図４参照）に電気的に繋がれることができる。

前記データ信号線Ｄ［Ｍ］は、発光輝度に比例するデータ信号（電圧）を前記容量性素子Ｃの第１電極及び駆動トランジスタＤＲ＿ＴＲに供給する役割をする。もちろんこのようなデータ信号線Ｄ［Ｍ］は、データ信号を生成するデータ信号駆動部１２０（図４参照）に電気的に繋がれることができる。

前記発光制御信号線ＥＭ［Ｎ］は、第２スイッチング素子ＳＷ＿ＴＲ２及び第３スイッチング素子ＳＷ＿ＴＲ３の制御電極に電気的に繋がれ、発光制御信号を供給する役割をする。前記発光制御信号によって前記第２スイッチング素子ＳＷ＿ＴＲ２及び前記第３スイッチング素子ＳＷ＿ＴＲ３がターンオンされると、前記容量性素子Ｃに保存された前記データ信号に対応する前記第１電源電圧線ＶＤＤからの電流が前記駆動トランジスタＤＲ＿ＴＲを介して前記有機電界発光素子ＯＬＥＤに印加できる。これにより、前記有機電界発光素子は発光することができる。勿論、このような発光制御信号線ＥＭ［Ｎ］は、発光制御信号を生成する発光制御信号駆動部１３０（図４参照）に電気的に繋がれることができる。

前記発光逆制御信号線ＥＭＢ［Ｎ］は、前記発光制御信号がハイレベルの信号であるとき、ローレベルの信号を前記逆バイアス印加用スイッチング素子ＳＷ＿ＴＲ６の制御電極に供給する役割をする。このような発光逆制御信号によって前記逆バイアス印加用スイッチング素子ＳＷ＿ＴＲ６がターンオンされると、前記有機電界発光素子ＯＬＥＤに逆バイアス電圧が印加できる。勿論、このような発光逆制御信号線ＥＭＢ［Ｎ］は、発光制御信号を生成する発光制御信号駆動部１３０（図４参照）に電気的に繋がれることができる（実質的にこのような発光逆制御信号は、発光制御信号を出力する発光制御信号駆動部の出力端の以前端にインバータを電気的に連結して容易に得られる）。

前記第１電源電圧線ＶＤＤは、第１電源電圧を有機電界発光素子ＯＬＥＤに供給する。勿論、このような第１電源電圧線ＶＤＤは、第１電源電圧を供給する第１電源電圧供給部１５０（図４参照）に電気的に繋がれることができる。

前記第２電源電圧線ＶＳＳは、第２電源電圧を有機電界発光素子ＯＬＥＤに供給する。勿論、このような第２電源電圧線ＶＳＳは、第２電源電圧を供給する第２電源電圧供給部１６０（図４参照）に電気的に繋がれることができる。ここで、前記第１電源電圧は通常前記第２電源電圧に比べてハイレベルである。

また、第２電源電圧は接地（Ｇｒｏｕｎｄ）電圧を用いることができる。
前記初期化電源電圧線Ｖｉｎｉｔは、前記容量性素子Ｃ及び前記駆動トランジスタＤＲ＿ＴＲの制御電極を初期化させる役割をする。もちろん初期化電源電圧線Ｖｉｎｉｔは、初期化電源電圧を供給する初期化電源電圧供給部１７０（図４参照）に電気的に繋がれることができる。

前記第１スイッチング素子ＳＷ＿ＴＲ１は、第１電極（ソース電極またはドレーン電極）が前記データ信号線Ｄ［Ｍ］に電気的に繋がれ、第２電極（ドレーン電極またはソース電極）が前記駆動トランジスタＤＲ＿ＴＲの第１電極（ソース電極またはドレーン電極）に電気的に繋がれ、制御電極（ゲート電極）が前記走査信号線Ｓ［Ｎ］に電気的に繋がれることができる。このような第１スイッチング素子ＳＷ＿ＴＲ１は、Ｐ型チャネルトランジスタであり、前記走査信号線Ｓ［Ｎ］を介して制御電極にローレベルの走査信号が印加されるとターンオンされ、前記データ電圧から前記駆動トランジスタのしきい電圧Ｖｔｈを引いた値を前記容量性素子Ｃの第１電極に供給する。

前記駆動トランジスタＤＲ＿ＴＲは、第１電極が前記第１スイッチング素子ＳＷ＿ＴＲ１の第２電極と電気的に繋がれ、第２電極が第３スイッチング素子ＳＷ＿ＴＲ３の第１電極と電気的に繋がれ、制御電極が第４スイッチング素子ＳＷ＿ＴＲ４の第２電極及び前記容量性素子Ｃの第１電極と電気的に繋がれることができる。このような駆動トランジスタＤＲ＿ＴＲは、Ｐ型チャネルトランジスタであってもよい。動作としては、制御電極を介してローレベルの信号が印加されるとターンオンされ、前記第１電源電圧線ＶＤＤから一定量の電流を有機電界発光素子ＯＬＥＤの方へ供給する役割をする。勿論、データ信号は前記容量性素子Ｃの第１電極に供給されてそれを充電させるため、前記第１スイッチング素子ＳＷ＿ＴＲ１がターンオフされると言っても一定期間前記容量性素子Ｃの充電電圧によって前記駆動トランジスタＤＲ＿ＴＲの制御電極にローレベルの信号が印加され続ける。

ここで前記駆動トランジスタＤＲ＿ＴＲは、非晶質シリコン薄膜トランジスタ、ポリシリコン薄膜トランジスタ、有機薄膜トランジスタ、ナノ薄膜トランジスタ及びその等価物のうち選択されたいずれか１つであるが、ここでその材質または種類は限定されない。

また、前記駆動トランジスタＤＲ＿ＴＲがポリシリコン薄膜トランジスタである場合、これはレーザー結晶化方法、金属誘導結晶化方法、高圧結晶化方法及びその等価方法のうち選択されたいずれか１つの方法で形成できるが、本発明において前記ポリシリコン薄膜トランジスタの製造方法は限定されない。

参照として、前記レーザー結晶化方法は非晶質シリコンに、例えばエキシマレーザーを照射して結晶化する方法であり、前記金属誘導結晶化方法は非晶質シリコン上に、例えば金属を位置させたまま所定の温度を加えて前記金属から結晶化が始まるようにする方法であり、前記高圧結晶化方法は非晶質シリコンに、例えば所定圧力を加えて結晶化する方法である。さらに、前記金属誘導結晶化方法によって駆動トランジスタＤＲ＿ＴＲが製造された場合、前記駆動トランジスタＤＲ＿ＴＲにはニッケル（Ｎｉ）、カドミウム（Ｃｄ）、コバルト（Ｃｏ）、チタン（Ｔｉ）、パラジウム（Ｐｄ）、タングステン（Ｗ）、アルミニウム（Ａｌ）及びその等価物のうち選択されたいずれか１つがさらに含まれることができる。

前記有機電界発光素子ＯＬＥＤは、アノードが逆バイアス印加用スイッチング素子ＳＷ＿ＴＲ６の第１電極及び第３スイッチング素子ＳＷ＿ＴＲ３の第２電極に電気的に繋がれ、カソードが第２電源電圧線ＶＳＳに電気的に繋がれる。このような有機電界発光素子ＯＬＥＤは前記第３スイッチング素子ＳＷ＿ＴＲ３がターンオンされている間に、前記駆動トランジスタＤＲ＿ＴＲを介して制御される電流によって所定の明るさで発光する役割をする、

ここで、前記有機電界発光素子ＯＬＥＤは発光層（図示せず）を備え、前記発光層は蛍光材料、燐光材料、その混合物及びその等価物から選択されたいずれか１つであってもよい。しかし、ここで前記発光層の材質または種類は限定されない。また、前記発光層は赤色発光材料、緑色発光材料、青色発光材料、その混合物質及びその等価物から選択されたいずれか１つであるが、ここでその材質または種類は限定されない。

前記第２スイッチング素子ＳＷ＿ＴＲ２は、第１電極が前記第１電源電圧線ＶＤＤ及び前記容量性素子Ｃの第２電極と電気的に繋がれ、第２電極が前記第１スイッチング素子ＳＷ＿ＴＲ１の第２電極及び前記駆動トランジスタＤＲ＿ＴＲの第１電極に電気的に繋がれ、制御電極が前記発光制御信号線ＥＭ［Ｎ］に電気的に繋がれることができる。

このような第２スイッチング素子ＳＷ＿ＴＲ２は、Ｐ型チャネルトランジスタであり、前記発光制御信号線ＥＭ［Ｎ］を介して制御電極にローレベルの信号が印加されるとターンオンされて前記第１電源電圧線ＶＤＤからの電流を前記有機電界発光素子ＯＬＥＤへ流す。

前記容量性素子Ｃは、第１電極が前記駆動トランジスタＤＲ＿ＴＲの制御電極、第４スイッチング素子ＳＷ＿ＴＲ４の第２電極及び初期化スイッチング素子ＳＷ＿ＴＲ５の第１電極と電気的に繋がれ、第２電極が前記第２スイッチング素子ＳＷ＿ＴＲ２の第１電極及び前記第１電源電圧線ＶＤＤと電気的に繋がれることができる。

このような容量性素子Ｃは、第１電極にデータ信号電圧及び駆動トランジスタのしきい電圧Ｖｔｈを一定期間維持し、前記発光制御信号線ＥＭ［Ｎ］によって第２スイッチング素子ＳＷ＿ＴＲ２及び第３スイッチング素子ＳＷ＿ＴＲ３の制御電極にローレベルの信号が印加されてターンオンされると、データ信号の大きさに比例する電流を前記第１電源電圧線ＶＤＤから前記有機電界発光素子ＯＬＥＤへ流して前記有機電界発光素子ＯＬＥＤを発光させる。

前記第４スイッチング素子ＳＷ＿ＴＲ４は、第１電極が前記駆動トランジスタＤＲ＿ＴＲの第２電極に電気的に繋がれ、第２電極が前記駆動トランジスタＤＲ＿ＴＲの制御電極及び前記容量性素子Ｃの第１電極に電気的に繋がれ、制御電極が前記走査信号線Ｓ［Ｎ］に電気的に繋がれることができる。このような第４スイッチング素子ＳＷ＿ＴＲ４は、Ｐ型チャネルトランジスタであり、前記走査信号線Ｓ［Ｎ］からローレベルの走査信号が印加されるとターンオンされ、前記駆動トランジスタＤＲ＿ＴＲの制御電極（ゲート電極）と第２電極（ドレーン電極）を電気的に繋げ、結果的にダイオード連結が可能にする役割をする。

前記初期化スイッチング素子ＳＷ＿ＴＲ５は、第１電極が前記初期化電源電圧線Ｖｉｎｉｔ及び逆バイアス印加用スイッチング素子ＳＷ＿ＴＲ６の第２電極に電気的に繋がれ、第２電極が前記容量性素子Ｃの第１電極に電気的に繋がれ、制御電極が前記以前走査信号線Ｓ［Ｎ−１］に電気的に繋がれることができる。このような初期化スイッチング素子ＳＷ＿ＴＲ５はＰ型チャネルトランジスタであり、前記以前走査信号線Ｓ［Ｎ−１］からローレベルの信号が印加されるとターンオンされ、前記初期化電圧電源線Ｖｉｎｉｔと前記容量性素子Ｃの第１電極及び前記駆動トランジスタＤＲ＿ＴＲの制御電極とを電気的に連結する。これにより、前記容量性素子Ｃと前記駆動トランジスタＤＲ＿ＴＲの制御電極は初期化される。

前記第３スイッチング素子ＳＷ＿ＴＲ３は、第１電極が前記駆動トランジスタＤＲ＿ＴＲの第２電極と電気的に繋がれ、第２電極が前記有機電界発光素子ＯＬＥＤのアノードと電気的に繋がれ、制御電極が前記発光制御信号線ＥＭ［Ｎ］と電気的に繋がれることができる。このような第３スイッチング素子ＳＷ＿ＴＲ３は、Ｐ型チャネルトランジスタであり、前記発光制御信号線ＥＭ［Ｎ］からローレベルの信号が印加されるとターンオンされて前記駆動トランジスタＤＲ＿ＴＲから前記有機電界発光素子ＯＬＥＤに電流が流れるように電気的に連結する役割をする。

前記逆バイアス印加用スイッチング素子ＳＷ＿ＴＲ６は、第１電極が前記有機電界発光素子ＯＬＥＤのアノードに電気的に繋がれ、第２電極が前記初期化電源電圧線Ｖｉｎｉｔに電気的に繋がれ、制御電極が前記発光逆制御信号線ＥＭＢ［Ｎ］に電気的に繋がれることができる。このような逆バイアス印加用スイッチング素子ＳＷ＿ＴＲ６は、Ｐ型チャネルトランジスタであり、前記発光逆制御信号線ＥＭＢ［Ｎ］からローレベルの信号が印加されるとターンオンされて前記第２電源電圧線ＶＳＳから前記初期化電源電圧線Ｖｉｎｉｔ方向に前記有機電界発光素子ＯＬＥＤに逆バイアス電圧を印加する。このような逆バイアス電圧の印加のためには、前記第２電源電圧線ＶＳＳの電圧が前記初期化電源電圧線Ｖｉｎｉｔの電圧より高いことが望ましい。前記第２電源電圧線ＶＳＳの電圧、すなわち有機電界発光素子ＯＬＥＤのカソード電圧として接地電圧を用いる場合、前記初期化電源電圧線Ｖｉｎｉｔの電圧は望ましくは負の値を有し得る。

ここで、前記第１スイッチング素子ＳＷ＿ＴＲ１、駆動トランジスタＤＲ＿ＴＲ、第２スイッチング素子ＳＷ＿ＴＲ２、第３スイッチング素子ＳＷ＿ＴＲ３、第４スイッチング素子ＳＷ＿ＴＲ４、初期化スイッチング素子ＳＷ＿ＴＲ５、逆バイアス印加用スイッチング素子ＳＷ＿ＴＲ６はすべてＰ型チャネルトランジスタ及びその等価物のうち選択されたいずれか１つであってもよいが、ここでそのトランジスタの種類は限定されない。

図６を参照すれば、図５に示された画素回路をプログレッシブ方式で駆動する場合の駆動タイミング図が示されている。図６に示されたように、本発明による有機電界発光表示装置の画素回路をプログレッシブ方式で駆動する場合、１フレームが第１期間、第２期間及び第３期間に分けられる。より具体的に、１フレームは初期化期間Ｔ１１、データ電圧及び駆動トランジスタのしきい電圧保存期間Ｔ１２、発光期間Ｔ１３でなる。初期化期間Ｔ１１及びデータ電圧及び駆動トランジスタのしきい電圧保存期間Ｔ１２中には、有機電界発光素子ＯＬＥＤに逆バイアス電圧が印加される。前記初期化期間Ｔ１１、データ電圧及び駆動トランジスタのしきい電圧保存期間Ｔ１２、発光期間Ｔ１３の割合は、多様にすることができ、望ましくは、発光期間Ｔ１３に比べて前記初期化期間Ｔ１１、データ電圧及び駆動トランジスタのしきい電圧保存期間Ｔ１２の期間が短いことが良い。

図７を参照すれば、図５に示された画素回路をプログレッシブ方式で駆動する場合の初期化期間Ｔ１１中の電流の流れが示されている。ここで、前記画素回路の動作は、図６のタイミング図を参照して説明する。

まず、初期化スイッチング素子ＳＷ＿ＴＲ５の制御電極に以前走査信号線Ｓ［Ｎ−１］からローレベルの走査信号が印加されることで前記初期化スイッチング素子ＳＷ＿ＴＲ５がターンオンされ、逆バイアス印加用スイッチング素子ＳＷ＿ＴＲ６の制御電極に発光逆制御信号線ＥＭＢ［Ｎ］のローレベルの信号が印加されることで前記逆バイアス印加用スイッチング素子ＳＷ＿ＴＲ６がターンオンされる。前記初期化スイッチング素子ＳＷ＿ＴＲ５がターンオンされることにより、初期化電源電圧線Ｖｉｎｉｔの初期化電源電圧が容量性素子Ｃの第１電極と駆動トランジスタＤＲ＿ＴＲの制御電極とが電気的に繋がれたノードに印加されることで、前記容量性素子Ｃの保存電圧及び前記駆動トランジスタＤＲ＿ＴＲの制御電極を初期化させる。このとき、第３スイッチング素子ＳＷ＿ＴＲ３の制御電極に発光制御信号線ＥＭ［Ｎ］のハイレベルの信号が印加されるにより、前記第３スイッチング素子ＳＷ＿ＴＲ３はターンオフされるため、前記有機電界発光素子ＯＬＥＤは発光しなくなる。このような非発光期間を用いて第２電源電圧線ＶＳＳの電圧を前記初期化電源電圧線Ｖｉｎｉｔの電圧より高くすると、前記有機電界発光素子ＯＬＥＤに逆バイアス電圧が印加されて前記有機電界発光素子ＯＬＥＤの劣化現象を防止することができる。さらに、第２電源電圧線ＶＳＳの電圧は接地電圧を用いることができ、この場合、初期化電源電圧線Ｖｉｎｉｔの電圧は負の電圧が印加されなければ前記有機電界発光素子ＯＬＥＤに逆バイアス電圧を印加することができない。この期間に第１スイッチング素子ＳＷ＿ＴＲ１、第４スイッチング素子ＳＷ＿ＴＲ４、第２スイッチング素子ＳＷ＿ＴＲ２、第３スイッチング素子ＳＷ＿ＴＲ３は、それぞれの制御電極にハイレベルの信号が印加されることによってターンオフされる。言い換えると、初期化期間Ｔ１１は前記容量性素子Ｃ及び前記駆動トランジスタＤＲ＿ＴＲの制御電極を初期化させると同時に前記有機電界発光素子ＯＬＥＤの非発光期間を用いて逆バイアス電圧を印加する。

図８を参照すれば、図５に示された画素回路をプログレッシブ方式で駆動する場合のデータ電圧及び駆動トランジスタのしきい電圧保存期間Ｔ１２中の電流の流れが示されている。ここで、前記画素回路の動作は図６のタイミング図を参照して説明する。

まず、第１スイッチング素子ＳＷ＿ＴＲ１の制御電極に走査信号線Ｓ［Ｎ］が電気的に繋がれ、前記走査信号線Ｓ［Ｎ］からローレベルの走査信号が印加されると前記第１スイッチング素子ＳＷ＿ＴＲ１はターンオンされてデータ信号線Ｄ［Ｍ］からデータ信号が印加される。また、第４スイッチング素子ＳＷ＿ＴＲ４の制御電極にも前記走査信号線Ｓ［Ｎ］のローレベルの走査信号が印加され、前記第４スイッチング素子ＳＷ＿ＴＲ４はターンオンされる。前記第４スイッチング素子ＳＷ＿ＴＲ４は前記駆動トランジスタＤＲ＿ＴＲの制御電極（ゲート電極）と第２電極（ドレーン電極）間に電気的に繋がれてダイオード連結を構成する。

ダイオード連結を含む本発明は、駆動トランジスタのしきい電圧が補償機能も有するため、以下においてはこのような駆動トランジスタのしきい電圧が補償される原理について下記の数式１を参照して説明する。

前記ダイオード連結下で、前記容量性素子の第２電極には第１電源電圧ＶＤＤが印加され、第１電極にはデータ電圧ＶＤＡＴＡと前記駆動トランジスタのしきい電圧Ｖｔｈの差の電圧（ＶＤＡＴＡ−｜Ｖｔｈ｜）が印加される。

図９を参照すれば、図５に示された画素回路をプログレッシブ方式で駆動する場合の発光期間Ｔ１３の電流の流れが示され、図６の駆動タイミング図を参照して説明する。

このとき、有機電界発光素子ＯＬＥＤに流れる電流ＩＯＬＥＤは以下の数式１のようである。

ここでＶＤＤは、第１電源電圧線の第１電源電圧であり、ＶＤＡＴＡはデータ信号線を介して印加されるデータ電圧であり、Ｖｔｈは駆動トランジスタＤＲ＿ＴＲのしきい電圧であり、βは定数である。上の数式１から分かるように、前記発光期間Ｔ１３中に有機電界発光素子ＯＬＥＤに流れる電流ＩＯＬＥＤは、前記駆動トランジスタＤＲ＿ＴＲのしきい電圧に関係なくデータ電圧ＶＤＡＴＡに対応して流れる。すなわち前記駆動トランジスタＤＲ＿ＴＲのしきい電圧Ｖｔｈが補償される。

さらに、前記逆バイアス印加用スイッチング素子ＳＷ＿ＴＲ６の制御電極に前記発光逆制御信号線ＥＭＢ［Ｎ］が電気的に繋がれ、前記発光逆制御信号線ＥＭＢ［Ｎ］のローレベルの信号によって前記逆バイアス印加用スイッチング素子ＳＷ＿ＴＲ６はターンオン状態を維持し続ける。この期間Ｔ１２中には、前記初期化期間Ｔ１１と同様に、第３スイッチング素子ＳＷ＿ＴＲ３の制御電極に発光制御信号線ＥＭ［Ｎ］のハイレベルの信号が印加されることによって、前記第３スイッチング素子ＳＷ＿ＴＲ３は相変らずターンオフされた状態であるため、前記有機電界発光素子ＯＬＥＤは発光しなくなる。このような非発光期間を用いて第２電源電圧線ＶＳＳの電圧を前記初期化電源電圧線Ｖｉｎｉｔの電圧より高くすると、前記有機電界発光素子ＯＬＥＤに逆バイアス電圧が印加されるようになって前記有機電界発光素子ＯＬＥＤの劣化現象を防止することができる。さらに、第２電源電圧線ＶＳＳの電圧は接地電圧を用いることができ、この場合初期化電源電圧線Ｖｉｎｉｔの電圧は負の電圧が印加されなければ前記有機電界発光素子ＯＬＥＤに逆バイアス電圧を印加することができない。この期間に初期化スイッチング素子ＳＷ＿ＴＲ５、第２スイッチング素子ＳＷ＿ＴＲ２、第３スイッチング素子ＳＷ＿ＴＲ３は、それぞれの制御電極にハイレベルの信号が印加されることによってターンオフされる。言い換えると、データ電圧及び駆動トランジスタのしきい電圧保存期間Ｔ１２には、前記容量性素子Ｃに前記データ電圧を保存すると同時に前記有機電界発光素子ＯＬＥＤの非発光期間を用いて逆バイアス電圧を印加させる。

図９を参照すれば、図５に示された画素回路をプログレッシブ方式で駆動する場合の発光期間Ｔ１３中の電流の流れが示されている。ここで、前記画素回路の動作は図６のタイミング図を参照して説明する。まず、第２スイッチング素子ＳＷ＿ＴＲ２の制御電極に前記発光制御信号線ＥＭ［Ｎ］が電気的に繋がれてローレベルの発光制御信号が印加されると前記第２スイッチング素子ＳＷ＿ＴＲ２がターンオンされ、第１電源電圧線ＶＤＤから前記駆動トランジスタＤＲ＿ＴＲに第１電源電圧が供給できるようになる。また、第３スイッチング素子ＳＷ＿ＴＲ３の制御電極に前記発光制御信号線ＥＭ［Ｎ］が電気的に繋がれてローレベルの発光制御信号が印加されると、前記第３スイッチング素子ＳＷ＿ＴＲ３はターンオンされ、前記駆動トランジスタＤＲ＿ＴＲを介して駆動電流を前記有機電界発光素子ＯＬＥＤに流すことができ、これによって前記有機電界発光素子はそれぞれのデータ信号に対応して発光する。

この期間に第１スイッチング素子ＳＷ＿ＴＲ１、第４スイッチング素子ＳＷ＿ＴＲ４、初期化スイッチング素子ＳＷ＿ＴＲ５、逆バイアス印加用スイッチング素子ＳＷ＿ＴＲ６は、それぞれの制御電極にハイレベルの信号が印加されるによってターンオフされる。

言い換えると、発光期間Ｔ１３には前記容量性素子Ｃに保存されたデータ電圧及び駆動トランジスタのしきい電圧が、前記駆動トランジスタＤＲ＿ＴＲを介して印加されて前記有機電界発光素子ＯＬＥＤを発光させる。この際には、前記逆バイアス印加用スイッチング素子ＳＷ＿ＴＲ６はターンオフされ、前記有機電界発光素子ＯＬＥＤに逆バイアス電圧を印加する動作は行わない。

前記初期化期間Ｔ１１、データ電圧及び駆動トランジスタのしきい電圧保存期間Ｔ１２は、前記発光期間Ｔ１３より短くして前記有機電界発光素子ＯＬＥＤが発光する時間を長くすることが望ましい。

図１０を参照すれば、本発明の他の実施例による平板表示装置の画素回路が示されている。図１０に示された画素回路は、図５に示された画素回路と類似している。但し、図１０に示された画素回路においては、逆バイアス印加用スイッチング素子ＳＷ＿ＴＲ６の第１電極が初期化スイッチング素子ＳＷ＿ＴＲ５の第１電極と電気的に繋がれる。すなわち、前記逆バイアス印加用スイッチング素子ＳＷ＿ＴＲ６が第２電源電圧線ＶＳＳと初期化電源電圧線Ｖｉｎｉｔ間に位置することは前記図５に示された本発明と同じであるが、図５で前記逆バイアス印加用スイッチング素子ＳＷ＿ＴＲ６の第１電極が前記有機電界発光素子ＯＬＥＤのアノードと第３スイッチング素子ＳＷ＿ＴＲ３の共通ノードに電気的に繋がれたこととは異なって、図１０の他の実施例においては逆バイアス印加用スイッチング素子ＳＷ＿ＴＲ６の第１電極が前記初期化スイッチング素子ＳＷ＿ＴＲ５の第１電極と電気的に繋がれることができるという点で相異なる。

図１１を参照すれば、本発明のさらに他の実施例による有機電界発光表示装置の画素回路が示されている。図１１に示された画素回路も図５に示された画素回路とほとんど同じである。但し、図５に示された画素回路ではすべてのトランジスタがＰ型チャネルトランジスタであったが、図１１に示されたすべてのトランジスタはＮ型チャネルトランジスタである。これにより、各素子間の電気的連結関係が前記図５に示されたものとは少し異なる。

例えば、図５に示されたＰ型チャネルトランジスタを用いた画素回路の上端と下端を逆様に示し、前記有機電界発光素子ＯＬＥＤの方向は前記図５に示された方向と同様にし、前記Ｐ型チャネルトランジスタをＮ型チャネルトランジスタに置き換えると、図１１のＮ型チャネルトランジスタを用いた画素回路を具現することができる。このとき、Ｐ型チャネルトランジスタとＮ型チャネルトランジスタは、第１電極（ソース電極またはドレーン電極）と第２電極（ドレーン電極またはソース電極）の位置が逆に変わることになる。

図１２は、前記図１１に示されたＮ型チャネルトランジスタを用いた前記画素回路をプログレッシブ方式で駆動する場合の駆動タイミング図である。Ｎ型チャネルトランジスタの場合、ハイレベルの信号が制御電極に印加されるときにターンオンされるため、前記図１２に示した駆動タイミング図は前記図６の駆動タイミング図と比べると、ハイレベルの信号はローレベルの信号に、ローレベルの信号はハイレベルの信号に変わる。

図１３を参照すれば、本発明による有機電界発光表示装置をインターレース方式で駆動する場合の構成がブロック図として示されている。

図１３に示されたように、有機電界発光表示装置１００は走査信号駆動部１１０、データ信号駆動部１２０、発光制御信号駆動部１３０、有機電界発光表示パネル１４０（以下、パネル１４０という）、第１電源電圧供給部１５０、及び第２電源電圧供給部１６０、初期化電源電圧供給部１７０を含み得る。

前記走査信号駆動部１１０は、多数の走査信号線Ｓ［１］…Ｓ［Ｎ］を介して前記パネル１４０に走査信号を供給することができる。前記走査信号線は図１３に示されたように水平に、第１ラインの画素に第１走査信号線、第３走査信号線が電気的に繋がれ、第２ラインの画素に第２走査信号線、第４走査信号線が電気的に繋がれ、順次奇数及び偶数ラインに対応する走査信号線が電気的に繋がれることができる。

前記データ信号駆動部１２０は、多数のデータ信号線Ｄ［１］…Ｄ［Ｍ］を介して前記パネルにデータ信号を供給することができる。

前記発光制御信号駆動部１３０は、多数の発光制御信号ＥＭ［１］…ＥＭ［Ｎ］及び多数の発光逆制御信号線ＥＭＢ［１］…ＥＭＢ［Ｎ］を介して前記パネル１４０に発光制御信号及び発光逆制御信号を順次供給することができる。

また、前記パネル１４０は列方向に配列されている多数の走査信号線Ｓ［１］…Ｓ［Ｎ］、発光制御信号線ＥＭ［１］…ＥＭ［Ｎ］、発光逆制御信号線ＥＭＢ［１］…ＥＭＢ［Ｎ］と、行方向に配列される多数のデータ信号線Ｄ［１］…Ｄ［Ｍ］、前記走査信号線Ｓ［１］…Ｓ［Ｎ］、発光制御信号線ＥＭ［１］…ＥＭ［Ｎ］、発光逆制御信号線ＥＭＢ［１］…ＥＭＢ［Ｎ］、データ信号線Ｄ［１］…Ｄ［Ｍ］によって正義される画素回路１４２（Ｐｉｘｅｌ）を含み得る。

ここで、前記画素回路１４２（Ｐｉｘｅｌ）は走査信号線とデータ信号線によって正義される画素領域に形成できる。勿論、上述したように前記走査信号線Ｓ［１］…Ｓ［Ｎ］には前記走査信号駆動部１１０から走査信号が供給でき、前記データ信号線Ｄ［１］…Ｄ［Ｍ］には前記データ駆動部１２０からデータ信号が供給でき、前記発光制御信号線ＥＭ［１］…ＥＭ［Ｎ］、発光制御逆信号線ＥＭＢ［１］…ＥＭＢ［Ｎ］には前記発光制御信号駆動部１３０から発光制御信号、発光逆制御信号が供給されることができる。また、前記第１電源電圧供給部１５０、第２電源電圧供給部１６０、及び初期化電源電圧供給部１７０は、パネル１４０に備えられた各画素回路１４２に第１電源電圧、第２電源電圧、及び初期化電源電圧を供給する役割をする。

一方、図１３に示されたようにこのような走査信号駆動部１１０、データ信号駆動部１２０、発光制御信号駆動部１３０、パネル１４０、第１電源電圧供給部１５０及び第２電源電圧供給部１６０、初期化電源電圧供給部１７０は、１つの基板１０２にすべて形成されてもよい。

特に、前記駆動部及び電源供給部１１０、１２０、１３０、１５０、１６０、１７０は、走査信号線Ｓ［１］…Ｓ［Ｎ］、データ信号線Ｄ［１］…Ｄ［Ｍ］、発光制御信号線ＥＭ［１］…ＥＭ［Ｎ］、発光逆制御信号線ＥＭＢ［１］…ＥＭＢ［Ｎ］、及び画素回路１４２のトランジスタ（図示せず）を形成する層と同じ層に形成されることもできる。

勿論、前記駆動部及び電源供給部１１０、１２０、１３０、１５０、１６０、１７０は、前記基板１０２と別に他の基板（図示せず）に形成し、これを前記基板１０２に電気的に連結することもできる。さらに、前記駆動部及び電源供給部１１０、１２０、１３０、１５０、１６０、１７０は、前記基板１０２に電気的に連結するＴＣＰ、ＦＰＣ、ＴＡＢ、ＣＯＧ、及びその等価物のうち選択されたいずれか１つの形態で形成することができ、本発明で前記駆動部及び電源供給部１１０、１２０、１３０、１５０、１６０、１７０の形態及び形成位置は限定されない。

図１４を参照すれば、図５に示された画素回路をインターレース方式で駆動する場合の駆動タイミング図が示されている。図１４に示されたように本発明による有機電界発光表示装置の画素回路は第１フレーム、第２フレーム、第３フレーム、第４フレームが順次進行し、第１フレーム、第３フレーム、第５フレーム等の奇数フレームの駆動タイミング図は同じであり、第２フレーム、第４フレーム、第６フレーム等の偶数フレームの駆動タイミングも同じである。

より具体的に、奇数フレーム期間中に奇数ラインの画素は、画素回路内の容量性素子Ｃにデータ電圧及び駆動トランジスタのしきい電圧を書き込むと同時に有機電界発光素子ＯＬＥＤに逆バイアス電圧を印加する。このような奇数フレームの間に偶数ラインの画素は発光する。

一方、偶数フレーム期間中に奇数ラインの画素は発光し、このような偶数フレーム期間中に偶数ラインの画素は画素回路内の容量性素子Ｃにデータ電圧及び駆動トランジスタのしきい電圧を書き込むと同時に有機電界発光素子ＯＬＥＤに逆バイアス電圧を印加する。

このように奇数フレーム、偶数フレームが順次進行しながら、パネル内に奇数ラインの画素が発光する間に偶数ラインの画素はデータを書き込み、かつ、前記有機電界発光素子に逆バイアス電圧を印加し、偶数ラインの画素が発光する間に奇数ラインの画素はデータ書き込み、かつ、前記有機電界発光素子ＯＬＥＤに逆バイアス電圧を印加する。このような飛び越し走査方式（インターレース方式、Ｉｎｔｅｒｌａｃｅ）で画素回路を駆動することで、大型パネルの駆動時、駆動回路速度のマージンを確保することができる。

図１５を参照すれば、図５に示された画素回路をインターレース方式で駆動する場合、奇数ライン画素回路の初期化期間Ｔ２１中の電流の流れが示されている。ここで前記画素回路の動作は図１４の駆動タイミング図を参照して説明する。

まず、初期化スイッチング素子ＳＷ＿ＴＲ５の制御電極に、以前走査信号線Ｓ［Ｎ−１］からローレベルの走査信号が印加されることで前記初期化スイッチング素子ＳＷ＿ＴＲ５がターンオンされ、逆バイアス印加用スイッチング素子ＳＷ＿ＴＲ６の制御電極に発光逆制御信号線ＥＭＢ［Ｎ］のローレベルの信号が印加されることで前記逆バイアス印加用スイッチング素子ＳＷ＿ＴＲ６がターンオンされる。

前記初期化スイッチング素子ＳＷ＿ＴＲ５がターンオンされることにより、初期化電源電圧線Ｖｉｎｉｔの初期化電源電圧が容量性素子Ｃの第１電極と駆動トレンジステアＤＲ＿ＴＲの制御電極とが電気的に繋がれたノードに印加されることで、前記容量性素子Ｃの保存電圧及び前記駆動トランジスタＤＲ＿ＴＲの制御電極を初期化させる。このとき、第３スイッチング素子ＳＷ＿ＴＲ３の制御電極に発光制御信号線ＥＭ［Ｎ］のハイレベルの信号が印加されることによって前記第３スイッチング素子ＳＷ＿ＴＲ３はターンオフされるため、前記有機電界発光素子ＯＬＥＤは発光しなくなる。このような非発光期間を用いて第２電源電圧線ＶＳＳの電圧を前記初期化電源電圧線Ｖｉｎｉｔの電圧より高くすると、前記有機電界発光素子ＯＬＥＤに逆バイアス電圧が印加されて前記有機電界発光素子ＯＬＥＤの劣化現象を防止することができる。さらに、第２電源電圧線ＶＳＳの電圧は接地電圧を用いることができ、この場合、初期化電源電圧線Ｖｉｎｉｔの電圧は負の電圧が印加されなければ前記有機電界発光素子ＯＬＥＤに逆バイアス電圧を印加することができない。

この期間中に第１スイッチング素子ＳＷ＿ＴＲ１、第４スイッチング素子ＳＷ＿ＴＲ４、第２スイッチング素子ＳＷ＿ＴＲ２、第３スイッチング素子ＳＷ＿ＴＲ３は、それぞれの制御電極にハイレベルの信号が印加されることによってターンオフされる。

言い換えると、前記奇数ラインの画素回路の初期化期間Ｔ１１中には、前記容量性素子Ｃ及び前記駆動トランジスタＤＲ＿ＴＲの制御電極を初期化させると同時に前記有機電界発光素子ＯＬＥＤの非発光期間を用いて逆バイアス電圧を印加させる。

図１６を参照すれば、図５に示された画素回路をインターレース方式で駆動する場合、奇数ライン画素回路のデータ電圧及び駆動トランジスタのしきい電圧保存期間Ｔ２２中の電流の流れが示されている。ここで前記画素回路の動作は図１４の駆動タイミング図を参照して説明する。

まず、第１スイッチング素子ＳＷ＿ＴＲ１の制御電極に走査信号線Ｓ［Ｎ］が電気的に繋がれ、前記走査信号線Ｓ［Ｎ］からローレベルの走査信号が印加されると、前記第１スイッチング素子ＳＷ＿ＴＲ１はターンオンされてデータ信号線Ｄ［Ｍ］からデータ信号が印加される。また、第４スイッチング素子ＳＷ＿ＴＲ４の制御電極にも、前記走査信号線Ｓ［Ｎ］のローレベルの走査信号が印加され、前記第４スイッチング素子ＳＷ＿ＴＲ４はターンオンされる。前記第４スイッチング素子ＳＷ＿ＴＲ４は、前記駆動トランジスタＤＲ＿ＴＲの制御電極（ゲート電極）と第２電極（ドレーン電極）間に電気的に繋がれてダイオード連結を構成する。ダイオード連結を含む本発明は駆動トランジスタのしきい電圧が補償機能も有するため、以下においてはこのような駆動トランジスタのしきい電圧が補償される原理について下記の数式１を参照して説明する。

前記ダイオード連結下で、前記容量性素子の第２電極には第１電源電圧ＶＤＤが印加され、第１電極にはデータ電圧ＶＤＡＴＡと前記駆動トランジスタのしきい電圧Ｖｔｈの差の電圧（ＶＤＡＴＡ−｜Ｖｔｈ｜）が印加される。

図１７を参照すれば、図５に示された画素回路をインターレース方式で駆動する場合、奇数ライン画素回路の発光期間Ｔ２３中の電流の流れが示され、図１４の駆動タイミング図を参照して説明する。

このとき、有機電界発光素子ＯＬＥＤに流れる電流ＩＯＬＥＤは既述の数式１のようである。上述した数式を記載すると、

ここでＶＤＤは、第１電源電圧線の第１電源電圧であり、ＶＤＡＴＡはデータ信号線を介して印加されるデータ電圧であり、Ｖｔｈは駆動トランジスタＤＲ＿ＴＲのしきい電圧であり、βは定数である。上の数式１から分かるように、前記発光期間Ｔ２３中に有機電界発光素子ＯＬＥＤに流れる電流ＩＯＬＥＤは、前記駆動トランジスタＤＲ＿ＴＲのしきい電圧に関係なくデータ電圧ＶＤＡＴＡに対応して流れる。すなわち前記駆動トランジスタＤＲ＿ＴＲのしきい電圧Ｖｔｈが補償される。

さらに、前記逆バイアス印加用スイッチング素子ＳＷ＿ＴＲ６の制御電極に前記発光逆制御信号線ＥＭＢ［Ｎ］が電気的に繋がれ、前記発光逆制御信号線ＥＭＢ［Ｎ］のローレベルの信号によって前記逆バイアス印加用スイッチング素子ＳＷ＿ＴＲ６はターンオン状態を維持し続ける。この期間Ｔ２２中には、前記初期化期間Ｔ２１と同様に、第３スイッチング素子ＳＷ＿ＴＲ３の制御電極に発光制御信号線ＥＭ［Ｎ］のハイレベルの信号が印加されることによって、前記第３スイッチング素子ＳＷ＿ＴＲ３は相変らずターンオフされた状態であるため、前記有機電界発光素子ＯＬＥＤは発光しなくなる。このような非発光期間を用いて第２電源電圧線ＶＳＳの電圧を前記初期化電源電圧線Ｖｉｎｉｔの電圧より高くすると、前記有機電界発光素子ＯＬＥＤに逆バイアス電圧が印加されるようになって前記有機電界発光素子ＯＬＥＤの劣化現象を防止することができる。さらに、第２電源電圧線ＶＳＳの電圧は接地電圧を用いることができ、この場合初期化電源電圧線Ｖｉｎｉｔの電圧は負の電圧が印加されなければ前記有機電界発光素子ＯＬＥＤに逆バイアス電圧を印加することができない。この期間に初期化スイッチング素子ＳＷ＿ＴＲ５、第２スイッチング素子ＳＷ＿ＴＲ２、第３スイッチング素子ＳＷ＿ＴＲ３は、それぞれの制御電極にハイレベルの信号が印加されることによってターンオフされる。言い換えると、奇数ラインの画素回路のデータ電圧及び駆動トランジスタのしきい電圧保存期間Ｔ２２には、前記容量性素子Ｃに前記データ電圧を保存すると同時に前記有機電界発光素子ＯＬＥＤの非発光期間を用いて逆バイアス電圧を印加させる。

図１７を参照すれば、図５に示された画素回路をインターレース方式で駆動する場合の奇数ラインの画素回路の発光期間Ｔ２３中の電流の流れが示されている。ここで、前記画素回路の動作は図１４のタイミング図を参照して説明する。まず、第２スイッチング素子ＳＷ＿ＴＲ２の制御電極に前記発光制御信号線ＥＭ［Ｎ］が電気的に繋がれてローレベルの発光制御信号が印加されると前記第２スイッチング素子ＳＷ＿ＴＲ２がターンオンされ、第１電源電圧線ＶＤＤから前記駆動トランジスタＤＲ＿ＴＲに第１電源電圧が供給できるようになる。また、第３スイッチング素子ＳＷ＿ＴＲ３の制御電極に前記発光制御信号線ＥＭ［Ｎ］が電気的に繋がれてローレベルの発光制御信号が印加されると、前記第３スイッチング素子ＳＷ＿ＴＲ３はターンオンされ、前記駆動トランジスタＤＲ＿ＴＲを介して駆動電流を前記有機電界発光素子ＯＬＥＤに流すことができ、これによって前記有機電界発光素子はそれぞれのデータ信号に対応して発光する。

この期間に第１スイッチング素子ＳＷ＿ＴＲ１、第４スイッチング素子ＳＷ＿ＴＲ４、初期化スイッチング素子ＳＷ＿ＴＲ５、逆バイアス印加用スイッチング素子ＳＷ＿ＴＲ６は、それぞれの制御電極にハイレベルの信号が印加されることによってターンオフされる。

言い換えると、発光期間Ｔ２３には前記容量性素子Ｃに保存されたデータ電圧及び駆動トランジスタのしきい電圧が前記駆動トランジスタＤＲ＿ＴＲを介して印加され、前記有機電界発光素子ＯＬＥＤを発光させる。このとき、前記逆バイアス印加用スイッチング素子ＳＷ＿ＴＲ６はターンオフされ、前記有機電界発光素子ＯＬＥＤに逆バイアス電圧を印加する動作は行わない。

図１８を参照すれば、図５に示された画素回路をインターレース方式で駆動する場合、偶数ライン画素回路の初期化期間中の電流の流れが示され、図１９を参照すれば、図５に示された画素回路をインターレース方式で駆動する場合、偶数ライン画素回路のデータ電圧及び駆動トランジスタのしきい電圧保存期間中の電流の流れが示され、図２０を参照すれば、図５に示された画素回路をインターレース方式で駆動する場合、偶数ライン画素回路の発光期間中の電流の流れが示されている。ここで前記画素回路の動作は図１４の駆動タイミング図を参照して説明する。

第１フレーム期間中、奇数ラインの画素回路は初期化期間Ｔ２１及びデータ電圧及び駆動トランジスタのしきい電圧保存期間Ｔ２２を順次進行し、このような第１フレーム期間中には、偶数ラインの画素回路は図２０に示された電流の流れ図から分かるように有機電界発光素子ＯＬＥＤの発光動作を行う。第２フレーム期間中、偶数ラインの画素回路は初期化期間、データ電圧及び駆動トランジスタのしきい電圧保存期間を順次進行し、このような第２フレーム期間中に奇数ラインの画素回路は発光する。

図１８、図１９及び図２０に示された偶数ラインの画素回路の電流の流れ図は上述した図１５、図１６及び図１７に示された奇数ラインの画素回路の電流の流れ図と同じであり、ただ奇数フレーム中には奇数ラインの画素回路は初期化及びデータ書き込み動作を行い、偶数ラインの画素回路は発光動作を行い、偶数フレーム中には奇数ラインの画素回路が発光動作を行い、偶数ラインの画素回路が初期化及びデータ書き込み動作を行うという点で異なる。

図２１を参照すれば、図１３に示された有機電界発光表示装置の各画素と第１電源電圧線（奇数ライン及び偶数ライン）の電気的連結関係が示されている。図２１に示されたように、前記第１電源電圧線は奇数ライン第１電源電圧線ＶＤＤ／Ｏｄｄと、偶数ライン第１電源電圧線ＶＤＤ／Ｅｖｅｎの２つのラインでなる。但し、第２電源電圧線ＶＳＳは１ラインでなり得る。

このように第１電源電圧線ＶＤＤを２つのラインに駆動し、インターレース方式を適用してデータ書き込み時間と発光時間とを分離すると、第１電源電圧線ＶＤＤの電圧降下（ＩＲ−ＤＲＯＰ）を補償できるため、以下において図１４に示された駆動タイミング図を参照して詳しく説明する。

第１フレーム期間中、奇数ラインの画素回路は容量性素子及び駆動トランジスタの制御電極を初期化させ、前記容量性素子にデータを書き込み、有機電界発光素子ＯＬＥＤに逆バイアス電圧を印加する。このような第１フレーム期間中に画素回路内の第３スイッチング素子ＳＷ＿ＴＲ３はターンオフされ、したがって奇数ラインの画素回路は奇数ライン第１電源電圧線ＶＤＤ／Ｏｄｄから第２電源電圧線ＶＳＳへの電気的連結が切断される。したがって、第１フレーム期間中、奇数ラインの画素回路は電圧降下（ＩＲ−ＤＲＯＰ）のない状態のデータ書き込みが行われる。

このような奇数ラインの画素回路は第２フレーム期間中に発光するが、発光期間中奇数ラインの画素回路の電流の流れは図１７に示されたようである。

このとき、前記有機電界発光素子に流れる電流は前記数式１のようである。

すなわち、電圧降下（ＩＲ−ＤＲＯＰ）のない状態で前記容量性素子Ｃにデータが書き込まれ、その後発光期間となったとき、奇数ラインの各画素回路に流れるＩＯＬＥＤは前記数式１から分かるように電圧降下（ＩＲ−ＤＲＯＰ）のない状態のＶＤＤのため、全体として奇数ラインの画素は発光期間中電圧降下（ＩＲ−ＤＲＯＰ）がなくなり、したがってパネルの下にいくほど画素の輝度が低くなる現象が避けられる。

同様に偶数ラインの画素も第２フレーム中の電圧降下（ＩＲ−ＤＲＯＰ）のない状態でデータが書き込まれるため、発光期間中に電圧降下（ＩＲ−ＤＲＯＰ）なくパネルを駆動することができる。

以上説明したことは本発明による有機電界発光表示装置及びその駆動方法を実施するための１つの実施例に過ぎず、本発明は前記実施例に限定されることなく、特許請求の範囲に請求するように本発明の要旨を脱することなく発明の属する分野で通常の知識を有した者であれば誰でも多様な変更実施が可能な範囲まで本発明の技術的精神があると言えるであろう。

通常の有機電界発光素子の基本構造を示した説明図である。 電圧駆動方式の基本画素回路を示した回路図である。 図２に示された画素回路の駆動タイミング図である。 本発明による有機電界発光表示装置をプログレッシブ方式で駆動する場合の基本構造ブロック図である。 本発明の一実施例による有機電界発光表示装置の画素回路を示した回路図である。 図５に示された画素回路をプログレッシブ方式で駆動する場合の駆動タイミング図である。 図５に示された画素回路をプログレッシブ方式で駆動する場合、初期化期間Ｔ１１中の電流の流れを示した図である。 図５に示された画素回路をプログレッシブ方式で駆動する場合、データ電圧及び駆動トランジスタのしきい電圧保存期間Ｔ１２中の電流の流れを示した図である。 図５に示された画素回路をプログレッシブ方式で駆動する場合、発光期間Ｔ１３中の電流の流れを示した図である。 本発明の他の実施例による有機電界発光表示装置の画素回路を示した回路図である。 本発明のさらに他の実施例による有機電界発光表示装置の画素回路を示した回路図である。 図１１に示された画素回路をプログレッシブ方式で駆動する場合の駆動タイミング図である。 本発明による有機電界発光表示装置をインターレース方式で駆動する場合の基本構造ブロック図である。 図５に示された画素回路をインターレース方式で駆動する場合の駆動タイミング図である。 図５に示された画素回路をインターレース方式で駆動する場合、奇数ラインの画素回路の初期化期間Ｔ２１中の電流の流れを示した図である。 図５に示された画素回路をインターレース方式で駆動する場合、奇数ラインの画素回路のデータ電圧及び駆動トランジスタのしきい電圧保存期間Ｔ２２中の電流の流れを示した図である。 図５に示された画素回路をインターレース方式で駆動する場合、奇数ラインの画素回路の発光期間Ｔ２３中の電流の流れを示した図である。 図５に示された画素回路をインターレース方式で駆動する場合、偶数ラインの画素回路の初期化期間中の電流の流れを示した図である。 図５に示された画素回路をインターレース方式で駆動する場合、偶数ラインの画素回路のデータ電圧及び駆動トランジスタのしきい電圧保存期間中の電流の流れを示した図である。 図５に示された画素回路をインターレース方式で駆動する場合、偶数ラインの画素回路の発光期間中の電流の流れを示した図である。 図１３に示された有機電界発光表示装置の各画素と第１電源電圧線（奇数ライン及び偶数ライン）との電気的連結関係を示した図である。

符号の説明

１００ 本発明による平板表示装置
１１０ 走査信号駆動部
１２０ データ信号駆動部
１３０ 発光制御信号駆動部
１４０ 有機電界発光表示パネル
１４２ 画素（Ｐｉｘｅｌ）
Ｐ 画素回路
１５０ 第１電源電圧供給部
Ｄ［Ｍ］ データ信号線
１６０ 第２電源電圧供給部
Ｓ［Ｎ］ 走査信号線
１７０ 初期化電源電圧供給部
Ｓ［Ｎ−１］ 以前走査信号線
Ｃ 容量性素子
ＥＭ［Ｎ］ 発光制御信号線
ＥＭＢ［Ｎ］ 発光逆制御信号線
ＶＤＤ 第１電源電圧線
ＶＳＳ 第２電源電圧線
ＳＷ＿ＴＲ１ 第１スイッチング素子
ＳＷ＿ＴＲ２ 第２スイッチング素子
ＳＷ＿ＴＲ３ 第３スイッチング素子
ＳＷ＿ＴＲ４ 第４スイッチング素子
ＳＷ＿ＴＲ５ 初期化スイッチング素子
ＳＷ＿ＴＲ６ 逆バイアス印加用スイッチング素子
ＤＲ＿ＴＲ 駆動トランジスタ
Ｖｉｎｉｔ 初期化電源電圧線
ＯＬＥＤ 有機電界発光素子

Claims (40)

1. 走査信号を伝達する走査信号線、データ信号を伝達するデータ信号線及び前記走査信号線と前記データ線に電気的に繋がれた画素を含む有機電界発光表示装置において、
   前記画素は、
   前記走査信号線の前記走査信号に応じて前記データ線からデータ信号を伝達する第１スイッチング素子と、
   前記第１スイッチング素子に電気的に繋がれて第１電源電圧線からの駆動電流を制御する駆動トランジスタと、
   前記駆動トランジスタと前記第１電源電圧線間に電気的に繋がれた容量性素子と、
   前記駆動トランジスタと第２電源電圧線間に電気的に繋がれ、前記駆動トランジスタによって制御される駆動電流で画像を表示する有機電界発光素子と、
   前記容量性素子と初期化電源電圧線間に電気的に繋がれ、前記容量性素子を初期化する初期化スイッチング素子と、
   前記第２電源電圧線と前記初期化電源電圧線間に電気的に繋がれ、前記有機電界発光素子に逆バイアス電圧を印加する逆バイアス印加用スイッチング素子と、を含み、
   それぞれの画素は水平に奇数と偶数ラインとに分けられ、
   奇数及び偶数ラインの画素はそれぞれ駆動期間がデータ電圧及び駆動トランジスタのしきい電圧保存期間と発光期間とに分離され、
   前記第１電源電圧線と前記第１スイッチング素子間には第２スイッチング素子が電気的に繋がれ、前記駆動トランジスタと前記有機電界発光素子間には第３スイッチング素子が電気的に繋がれ、前記駆動トランジスタの制御電極とドレーン間には第４スイッチング素子が電気的に繋がれ、前記第４スイッチング素子の制御電極には前記走査信号線が電気的に繋がれ、
   前記奇数ラインの画素回路にある第２スイッチング素子は第１フレーム期間中ターンオフされ、第２フレーム期間中ターンオンされ、
   前記走査信号線は奇数と偶数とに分けられ、前記奇数に対応する有機電界発光素子と偶数に対応する有機電界発光素子には相異なる第１電源電圧線による電流が供給される
   ことを特徴とする有機電界発光表示装置。
2. 奇数ラインの画素の非発光期間（第１フレーム）には偶数ラインの画素が発光し、偶数ラインの画素の非発光期間（第２フレーム）には奇数ラインの画素が発光する
   ことを特徴とする請求項１に記載の有機電界発光表示装置。
3. 前記奇数ラインの画素回路にある第１スイッチング素子は第１フレーム期間中ターンオンされ、第２フレーム期間中ターンオフされる
   ことを特徴とする請求項１に記載の有機電界発光表示装置。
4. 前記偶数ラインの画素回路にある第１スイッチング素子は第１フレーム期間中ターンオフされ、第２フレーム期間中ターンオンされる
   ことを特徴とする請求項１に記載の有機電界発光表示装置。
5. 前記奇数ラインの画素回路にある駆動トランジスタは第１フレーム期間中ターンオフされ、第２フレーム期間中ターンオンされる
   ことを特徴とする請求項１に記載の有機電界発光表示装置。
6. 前記偶数ラインの画素回路にある駆動トランジスタは第１フレーム期間中ターンオンされ、第２フレーム期間中ターンオフされる
   ことを特徴とする請求項１に記載の有機電界発光表示装置。
7. 前記奇数ラインの画素回路にある容量性素子は第１フレーム期間中データ電圧及び駆動トランジスタのしきい電圧が充電され、第２フレーム期間中放電して前記有機電界発光素子に電流を流す
   ことを特徴とする請求項１に記載の有機電界発光表示装置。
8. 前記偶数ラインの画素回路にある容量性素子は第１フレーム期間中放電して前記有機電界発光素子に電流を流し、第２フレーム期間中データ電圧及び駆動トランジスタのしきい電圧が充電される
   ことを特徴とする請求項１に記載の有機電界発光表示装置。
9. 前記奇数ラインの画素回路にある有機電界発光素子は第１フレーム期間中逆バイアス電圧が印加され、第２フレーム期間中順方向の電流が流れて発光する
   ことを特徴とする請求項１に記載の有機電界発光表示装置。
10. 前記偶数ラインの画素回路にある有機電界発光素子は第１フレーム期間中順方向の電流が流れて発光し、第２フレーム期間中逆バイアス電圧が印加される
    ことを特徴とする請求項１に記載の有機電界発光表示装置。
11. 前記奇数ラインの画素回路にある逆バイアス印加用スイッチング素子は第１フレーム期間中ターンオンされ、第２フレーム期間中ターンオフされる
    ことを特徴とする請求項１に記載の有機電界発光表示装置。
12. 前記偶数ラインの画素回路にある逆バイアス印加用スイッチング素子は第１フレーム期間中ターンオフされ、第２フレーム期間中ターンオンされる
    ことを特徴とする請求項１に記載の有機電界発光表示装置。
13. 前記第１電源電圧線と前記第１スイッチング素子間には、第２スイッチング素子が電気的に繋がれた
    ことを特徴とする請求項１に記載の有機電界発光表示装置。
14. 前記駆動トランジスタと前記有機電界発光素子間には、第３スイッチング素子が電気的に繋がれた
    ことを特徴とする請求項１に記載の有機電界発光表示装置。
15. 前記駆動トランジスタの制御電極とドレーン間には、第４スイッチング素子が電気的に繋がれ、前記第４スイッチング素子の制御電極には前記走査信号線が電気的に繋がれた
    ことを特徴とする請求項１に記載の有機電界発光表示装置。
16. 前記偶数ラインの画素回路にある第２スイッチング素子は第１フレーム期間中ターンオンされ、第２フレーム期間中ターンオフされる
    ことを特徴とする請求項１に記載の有機電界発光表示装置。
17. 前記奇数ラインの画素回路にある第３スイッチング素子は第１フレーム期間中ターンオフされ、第２フレーム期間中ターンオンされる
    ことを特徴とする請求項１に記載の有機電界発光表示装置。
18. 前記偶数ラインの画素回路にある第３スイッチング素子は第１フレーム期間中ターンオンされ、第２フレーム期間中ターンオフされる
    ことを特徴とする請求項１に記載の有機電界発光表示装置。
19. 前記奇数ラインの画素回路にある第４スイッチング素子は第１フレーム期間中ターンオンされ、第２フレーム期間中ターンオフされる
    ことを特徴とする請求項１に記載の有機電界発光表示装置。
20. 前記偶数ラインの画素回路にある第４スイッチング素子は第１フレーム期間中ターンオフされ、第２フレーム期間中ターンオンされる
    ことを特徴とする請求項１に記載の有機電界発光表示装置。
21. 前記第１スイッチング素子は制御電極が前記走査信号線に電気的に繋がれ、前記データ線と前記第１電源電圧線間に電気的に繋がれた
    ことを特徴とする請求項１に記載の有機電界発光表示装置。
22. 前記駆動トランジスタは、前記第１電源電圧線と前記第２電源電圧線間に電気的に繋がれた
    ことを特徴とする請求項１に記載の有機電界発光表示装置。
23. 前記容量性素子は前記第１電源電圧線と前記初期化電源電圧線間に電気的に繋がれた
    ことを特徴とする請求項１に記載の有機電界発光表示装置。
24. 前記初期化スイッチング素子は以前走査信号線に制御電極が電気的に繋がれ、前記第１電源電圧線と前記初期化電源電圧線間に電気的に繋がれた
    ことを特徴とする請求項１に記載の有機電界発光表示装置。
25. 前記逆バイアス印加用スイッチング素子は、制御電極が発光逆制御信号線に電気的に繋がれ、前記有機電界発光素子のアノードと前記初期化電源電圧線間に電気的に繋がれた
    ことを特徴とする請求項１に記載の有機電界発光表示装置。
26. 前記逆バイアス印加用スイッチング素子は、制御電極が発光逆制御信号線に電気的に繋がれ、第１電極が前記初期化スイッチング素子の第１電極、前記有機電界発光素子のアノード、及び前記第３スイッチング素子の第２電極と電気的に繋がれ、第２電極が前記初期化電源電圧線と電気的に繋がれた
    ことを特徴とする請求項１に記載の有機電界発光表示装置。
27. 前記有機電界発光素子はアノードが第１電源電圧線に電気的に繋がれ、カソードが第２電源電圧線に電気的に繋がれた
    ことを特徴とする請求項１に記載の有機電界発光表示装置。
28. 前記第２スイッチング素子は制御電極が発光制御信号線に電気的に繋がれ、前記第１電源電圧線と前記データ線間に電気的に繋がれた
    ことを特徴とする請求項１に記載の有機電界発光表示装置。
29. 前記第３スイッチング素子は制御電極が第２スイッチング素子の制御電極に電気的に繋がれ、第１電源電圧線と第２電源電圧線間に電気的に繋がれた
    ことを特徴とする請求項１に記載の有機電界発光表示装置。
30. 前記有機電界発光素子のカソードに第２電源電圧線が電気的に繋がれ、前記第２電源電圧線による第２電源電圧が前記初期化電源電圧線による初期化電源電圧より大きい
    ことを特徴とする請求項１に記載の有機電界発光表示装置。
31. 前記第１スイッチング素子、駆動トランジスタ、初期化スイッチング素子及び逆バイアス印加用スイッチング素子は、Ｎ型チャネルトランジスタである
    ことを特徴とする請求項１に記載の有機電界発光表示装置。
32. 前記第１スイッチング素子、駆動トランジスタ、初期化スイッチング素子及び逆バイアス印加用スイッチング素子は、Ｐ型チャネルトランジスタである
    ことを特徴とする請求項１に記載の有機電界発光表示装置。
33. 前記第２スイッチング素子、第３スイッチング素子、及び第４スイッチング素子は、Ｎ型チャネルトランジスタである
    ことを特徴とする請求項１に記載の有機電界発光表示装置。
34. 前記第２スイッチング素子、第３スイッチング素子、及び第４スイッチング素子は、Ｐ型チャネルトランジスタである
    ことを特徴とする請求項１に記載の有機電界発光表示装置。
35. 前記有機電界発光素子は発光層を備え、前記発光層は蛍光材料及び燐光材料のうち選択されたいずれか１つまたはその混合物である
    ことを特徴とする請求項１に記載の有機電界発光表示装置。
36. 前記発光層は赤色発光材料、緑色発光材料、青色発光材料のうち選択されたいずれか１つまたはその混合物である
    ことを特徴とする請求項３５に記載の有機電界発光表示装置。
37. 前記駆動トランジスタは非晶質シリコン薄膜トランジスタ、ポリシリコン薄膜トランジスタ、有機薄膜トランジスタ及びナノ薄膜半導体トランジスタのうち選択されたいずれか１つである
    ことを特徴とする請求項１に記載の有機電界発光表示装置。
38. 前記駆動トランジスタはニッケル（Ｎｉ）、カドミウム（Ｃｄ）、コバルト（Ｃｏ）、チタン（Ｔｉ）、パラジウム（Ｐｄ）及びタングステン（Ｗ）のうち選択されたいずれか１つを有するポリシリコントランジスタである
    ことを特徴とする請求項１に記載の有機電界発光表示装置。
39. 請求項１乃至請求項３８のいずれか一項に記載の有機電界発光表示装置の駆動方法において、
    パネル（映像表示部）の各画素は水平に奇数及び偶数ラインの画素に分けられ、
    前記奇数ラインの画素には奇数ライン用第１電源電圧線が電気的に繋がれ、
    前記偶数ラインの画素には偶数ライン用第１電源電圧線が電気的に繋がれ、
    奇数（または偶数）ラインの画素が発光すれば、偶数（または奇数）ラインの画素はデータを書き込むと同時に有機電界発光素子に逆バイアス電圧を印加する第１フレーム期間、
    奇数（または偶数）ラインの画素がデータを書き込むと同時に有機電界発光素子に逆バイアス電圧を印加すると、偶数（または奇数）ラインの画素は発光する第２フレーム期間を繰り返して行い、映像を表示する
    ことを特徴とする有機電界発光表示装置の駆動方法。
40. 前記第１フレーム及び第２フレームの期間は１：１である
    ことを特徴とする請求項３９に記載の有機電界発光表示装置の駆動方法。

Images