CN111161674A - 像素电路及其驱动方法和显示面板 - Google Patents
像素电路及其驱动方法和显示面板 Download PDFInfo
- Publication number
- CN111161674A CN111161674A CN202010088148.0A CN202010088148A CN111161674A CN 111161674 A CN111161674 A CN 111161674A CN 202010088148 A CN202010088148 A CN 202010088148A CN 111161674 A CN111161674 A CN 111161674A
- Authority
- CN
- China
- Prior art keywords
- module
- electrically connected
- control
- light
- reverse bias
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
- G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
- G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Control Of El Displays (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
本发明公开了一种像素电路及其驱动方法和显示面板，其中像素电路包括：数据写入模块、驱动模块、发光控制模块、发光模块和反偏控制模块；反偏控制模块与发光模块的第一端电连接，反偏控制模块用于在一帧内导通预设时间以控制发光模块反偏，反偏控制模块导通的预设时间开始时刻或结束时刻与发光控制模块由导通切换为关断状态的时刻重合，或者发光控制模块由导通切换为关断状态的时刻位于反偏控制模块导通的开始时刻和结束时刻之间，进而避免帧与帧切换时，发光控制模块关断后发光模块自身寄生电容放电造成发光模块短期发光而引起的短期残影，提高显示画质。
Description
技术领域
本发明实施例涉及显示技术领域，尤其涉及一种像素电路及其驱动方法和显示面板。
背景技术
随着显示技术的发展，对显示面板的画质要求也越来越严格。
现有显示面板中，通常包括多个像素电路，进行显示时，像素电路中驱动晶体管驱动发光器件发光。
然而，现有显示面板中，存在短期残影的问题，影响显示面板的显示画质。
发明内容
本发明提供一种像素电路及其驱动方法和显示面板，以实现改善短期残影现象，提高显示画质。
第一方面，本发明实施例提供了一种像素电路，包括：数据写入模块、驱动模块、发光控制模块、发光模块和反偏控制模块；
数据写入模块用于响应扫描信号将数据电压写入驱动模块的控制端；
驱动模块用于在发光控制模块导通时，根据自身控制端的电压输出驱动电流至发光模块的第一端，发光模块的第二端连接至第一电源电压输入端；
反偏控制模块与发光模块的第一端电连接，反偏控制模块用于在一帧内导通预设时间以控制发光模块反偏，反偏控制模块导通的预设时间开始时刻或结束时刻与发光控制模块由导通切换为关断状态的时刻重合，或者发光控制模块由导通切换为关断状态的时刻位于反偏控制模块导通的开始时刻和结束时刻之间。
可选的，反偏控制模块包括控制端、第一端和第二端，反偏控制模块的控制端与反偏控制信号输入端电连接，反偏控制模块的第一端与反偏电压输入端电连接，反偏控制模块的第二端与发光模块的第一端电连接，反偏电压输入端输入的反偏电压小于第一电源电压输入端输入的第一电源电压。
可选的，反偏控制模块包括控制端、第一端和第二端，反偏控制模块的控制端和反偏控制模块的第一端均与反偏控制信号输入端电连接，反偏控制模块用于在反偏控制信号输入端输入的反偏控制信号控制下导通时，将反偏控制信号传输至发光模块的第一端；
其中，反偏控制模块导通时，反偏控制信号对应的电压小于第一电源电压输入端输入的第一电源电压。
可选的，数据写入模块的控制端与第一扫描信号输入端电连接，数据写入模块的第一端与数据电压输入端电连接，数据写入模块的第二端与驱动模块的控制端电连接；
驱动模块的第一端与第二电源电压输入端电连接，驱动模块的第二端与发光控制模块的第一端电连接；
发光控制模块的控制端与发光控制信号输入端电连接，发光控制模块的第二端与发光模块的第一端电连接；
像素电路还包括存储模块，存储模块的一端与第二电源电压输入端电连接，存储模块的另一端与驱动模块的控制端电连接。
可选的，发光控制模块包括第一发光控制单元和第二发光控制单元；像素电路还包括补偿模块和存储模块；
数据写入模块的控制端与第一扫描信号输入端电连接，数据写入模块的第一端与数据电压输入端电连接，数据写入模块的第二端与驱动模块的第一端电连接；
第一发光控制单元的控制端与发光控制信号输入端电连接，第一发光控制单元的第一端与第二电源电压输入端电连接，第一发光控制单元的第二端与驱动模块的第一端电连接，驱动模块的第二端与第二发光控制单元的第一端电连接；
第二发光控制单元的控制端与发光控制信号输入端电连接，第二发光控制单元的第二端与发光模块的第一端电连接；
补偿模块的控制端与第一扫描信号输入端电连接，补偿模块的第一端与驱动模块的第二端电连接，补偿模块的第二端与驱动模块的控制端电连接；
存储模块的一端与第二电源电压输入端电连接，存储模块的另一端与驱动模块的控制端电连接。
可选的，像素电路还包括第一初始化模块；
第一初始化模块的控制端与像素电路的第二扫描信号输入端电连接，第一初始化模块的第一端与像素电路的初始化电压输入端电连接，第一初始化模块的第二端与驱动模块的控制端电连接。
可选的，像素电路还包括第二初始化模块，第二初始化模块的控制端与像素电路的第三扫描信号输入端电连接，第二初始化模块的第一端与像素电路的初始化电压输入端电连接，第二初始化模块的第二端与发光模块的第一端电连接。
第二方面，本发明实施例还提供了一种像素电路的驱动方法，包括：
反偏控制阶段，在一帧内向反偏控制模块提供预设时间长度的第一导通脉冲信号以控制发光模块反偏；
数据写入阶段，向数据写入模块的控制端提供扫描信号，以使数据写入模块响应扫描信号将数据电压写入驱动模块的控制端，向发光控制模块的控制端提供关断脉冲信号以使发光控制模块关断；
发光阶段，向发光控制模块提供第二导通脉冲信号，以使发光控制模块导通，驱动模块根据自身控制端的电压输出驱动电流至发光模块的第一端，发光模块的第二端连接至第一电源电压输入端；
其中，第一导通脉冲信号的脉冲开始时刻或脉冲结束时刻和关断脉冲信号的脉冲开始时刻重合，或者关断脉冲信号的开始时刻位于第一导通脉冲信号的脉冲开始时刻和脉冲结束时刻之间。
可选的，发光控制模块包括第一发光控制单元和第二发光控制单元；像素电路还包括补偿模块和存储模块；
数据写入模块的控制端与第一扫描信号输入端电连接，数据写入模块的第一端与数据电压输入端电连接，数据写入模块的第二端与驱动模块的第一端电连接；
第一发光控制单元的控制端与发光控制信号输入端电连接，第一发光控制单元的第一端与第二电源电压输入端电连接，第一发光控制单元的第二端与驱动模块的第一端电连接，驱动模块的第二端与第二发光控制单元的第一端电连接；
第二发光控制单元的控制端与发光控制信号输入端电连接，第二发光控制单元的第二端与发光模块的第一端电连接；
补偿模块的控制端与第一扫描信号输入端电连接，补偿模块的第一端与驱动模块的第二端电连接，补偿模块的第二端与驱动模块的控制端电连接；
存储模块的一端与第二电源电压输入端电连接，存储模块的另一端与驱动模块的控制端电连接；
像素电路还包括：第一初始化模块和第二初始化模块；
第一初始化模块的控制端与像素电路的第二扫描信号输入端电连接，第一初始化模块的第一端与像素电路的初始化电压输入端电连接，第一初始化模块的第二端与驱动模块的控制端电连接；
第二初始化模块的控制端与像素电路的第三扫描信号输入端电连接，第二初始化模块的第一端与像素电路的初始化电压输入端电连接，第一初始化模块的第二端与发光模块的第一端电连接；
反偏控制阶段，在一帧内向反偏控制模块提供预设时间长度的第一导通脉冲信号以控制发光模块反偏，包括：
第一导通脉冲信号的结束时刻最晚在第三扫描信号输入端输入第三导通脉冲信号的开始时刻。
第三方面，本发明实施例还提供了一种显示面板，其特征在于，包括第一方面提供的像素电路。
本实施例提供了像素电路及其驱动方法和显示面板，通过设置像素电路包括反偏控制模块，反偏控制模块与发光模块的第一端电连接，反偏控制模块用于在一帧内导通预设时间以控制发光模块反偏，反偏控制模块导通的预设时间开始时刻或结束时刻与发光控制模块由导通切换为关断状态的时刻重合，或者发光控制模块由导通切换为关断状态的时刻位于反偏控制模块导通的开始时刻和结束时刻之间，进而通过反偏控制模块控制发光模块反偏，使得发光模块自身寄生电容的残留电荷被消除，进而避免帧与帧切换时，发光控制模块关断后，发光模块自身寄生电容放电造成发光模块短期发光而引起的短期残影，提高显示画质。
附图说明
图1是本发明实施例提供的一种像素电路的结构示意图；
图2是本发明实施例提供的另一种像素电路的结构示意图；
图3是本发明实施例提供的一种像素电路的驱动时序图；
图4是本发明实施例提供的另一种像素电路的驱动时序图；
图5是本发明实施例提供的另一种像素电路的驱动时序图；
图6是本发明实施例提供的另一种像素电路的结构示意图；
图7是本发明实施例提供的另一种像素电路的结构示意图；
图8是本发明实施例提供的另一种像素电路的驱动时序图；
图9是本发明实施例提供的另一种像素电路的结构示意图；
图10是本发明实施例提供的另一种像素电路的结构示意图；
图11是本发明实施例提供的另一种像素电路的结构示意图；
图12是本发明实施例提供的另一种像素电路的结构示意图；
图13是本发明实施例提供的另一种像素电路的驱动时序图；
图14是本发明实施例提供的另一种像素电路的结构示意图；
图15是本发明实施例提供的一种像素电路的驱动方法的流程图；
图16是本发明实施例提供的一种显示面板的结构示意图。
具体实施方式
下面结合附图和实施例对本发明作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本发明，而非对本发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本发明相关的部分而非全部结构。
正如背景技术中所述，现有显示面板中，存在短期残影的问题，影响显示面板的显示画质。经发明人研究发现，出现上述问题的原因在于，在帧与帧进行切换时，现有像素电路中是通过发光控制晶体管来控制发光器件关断，使发光器件结束上一帧的发光状态，因此，一帧内，控制发光控制晶体管导通状态的发光控制信号中，关断控制信号通常早于控制像素电路中其他晶体管的控制信号的脉冲，即发光模块被关断后的短暂时间，才进入像素电路的初始化或数据写入阶段等，因此，在发光控制管关断发光器件的后续短暂时间内，发光器件自身的寄生电容(相当于与发光器件并联)与发光器件组成放电回路，使得发光器件自身寄生电容上的残留电荷会使得发光器件有短暂的发光过程，导致短期残影问题的出现。
基于上述问题，本发明实施例提供一种像素电路，图1是本发明实施例提供的一种像素电路的结构示意图，参考图1，该像素电路包括：数据写入模块110、驱动模块120、发光控制模块130、发光模块140和反偏控制模块150；
数据写入模块110用于响应扫描信号将数据电压写入驱动模块120的控制端G1；
驱动模块120用于在发光控制模块130导通时，根据自身控制端G1的电压输出驱动电流至发光模块140的第一端，发光模块140的第二端连接至第一电源电压输入端VSS；
反偏控制模块150与发光模块140的第一端电连接，反偏控制模块150用于在一帧内导通预设时间以控制发光模块140反偏，反偏控制模块150导通的预设时间开始时刻或结束时刻与发光控制模块130由导通切换为关断状态的时刻重合，或者发光控制模块130由导通切换为关断状态的时刻位于反偏控制模块150导通的开始时刻和结束时刻之间。
具体的，发光模块140通常包括自身的寄生电容，例如该发光模块140可以是有机发光器件。在发光模块140发光时，发光模块140的第一端和第二端之间存在一定的电位差，相应的，发光模块140自身的寄生电容上存在电荷。如上述分析的，现有像素电路中，因发光模块140自身寄生电容上的存在残留电荷，使得发光控制模块130关断后，发光模块140自身寄生电容放电出现短暂的发光过程导致残影的发生。
参考图1，可选的，数据写入模块110的控制端与第一扫描信号输入端Scan1电连接，数据写入模块110的第一端与数据电压输入端Vdata电连接，数据写入模块110的第二端与驱动模块120的控制端电连接；驱动模块120的第一端与第二电源电压输入端Vdd电连接，驱动模块120的第二端与发光控制模块130的第一端电连接；发光控制模块130的控制端与发光控制信号输入端EM电连接，发光控制模块130的第二端与发光模块140的第一端电连接；像素电路还包括存储模块160，存储模块160的一端与第二电源电压输入端Vdd电连接，存储模块160的另一端与驱动模块120的控制端电连接。本实施例提供的像素电路中，包括反偏控制模块150，该像素电路工作过程可以包括反偏控制阶段，其中在反偏控制阶段可以包括以下三种情况：
反偏控制模块150可以在发光控制模块130由导通状态切换为关断状态之前导通预设时间，并且预设时间的结束时刻与发光控制模块130由导通状态切换为关断状态的时刻相同，即恰好在发光控制模块130由导通状态切换为关断状态时达到反偏控制模块150导通的预设时间，进而使得在发光控制模块130由导通状态切换为关断状态之前，发光模块140已经反偏预设时间，使得发光模块140自身寄生电容的残留电荷被消除，进而避免帧与帧切换时，发光控制模块130关断后，发光模块140自身寄生电容放电造成发光模块140短期发光而引起的短期残影，提高显示画质。
另外，也可在反偏控制模块150导通预设时间的过程中，完成发光控制模块130由导通状态向关断状态的切换，具体可以是反偏控制模块150的导通预设时间的开始时刻在发光控制模块130由导通状态切换为关断状态之前，反偏控制模块150的导通预设时间的结束时刻在发光控制模块130由导通状态切换为关断状态之后，进而使得发光控制模块130由导通状态切换为关断状态之前，以及发光控制模块130由导通状态切换为关断状态之后的一定时间内(即发光控制模块130由导通状态切换为关断状态的时刻到反偏控制模块150关断的时间内)，发光模块140处于反偏状态，使得发光模块140自身寄生电容的残留电荷被消除，进而避免帧与帧切换时，发光控制模块130关断后，发光模块140自身寄生电容放电造成发光模块140短期发光而引起的短期残影，提高显示画质。
再者，还可令发光控制模块130由导通状态切换为关断状态的时刻与反偏控制模块150由关断状态切换为导通状态的时刻重合，即发光控制模块130由导通状态切换为关断状态的时刻与反偏控制模块150由关断状态切换为导通状态的时刻为同一时刻，进而在发光控制模块130由导通状态切换为关断状态后的预设时间内，控制发光模块140反偏，使得发光模块140自身寄生电容的残留电荷被消除，进而避免帧与帧切换时，发光控制模块130关断后，发光模块140自身寄生电容放电造成发光模块140短期发光而引起的短期残影，提高显示画质。
图1所示像素电路的工作过程还包括数据写入阶段和发光阶段。其中，反偏控制阶段可以在数据写入阶段之前，还可与数据写入阶段存在交叠。反偏控制阶段在发光阶段之前。
在数据写入阶段，数据写入模块110相应扫描信号导通，将数据电压写入到驱动模块120的控制端；发光控制模块130关断。
在发光阶段，发光控制模块130导通，驱动模块120根据自身控制端的电压输出驱动电流至发光模块140的第一端，发光模块140发光。
其中，本实施例中反偏控制模块150导通的预设时间本领域技术人员可根据实际需要具体设定。可选的，反偏控制模块150导通的预设时间小于控制数据写入模块110导通的扫描信号脉冲宽度对应的时长，可选的，反偏控制模块150导通的预设时间等于控制数据写入模块110导通的扫描信号脉冲宽度对应时长的一半。
需要说明的是，图1所示像素电路只是本发明实施例所提供像素电路的一种示例性结构，像素电路还可以是其他结构，具体可参见下述实施例。
本实施例提供的像素电路，通过设置像素电路包括反偏控制模块，反偏控制模块与发光模块的第一端电连接，反偏控制模块用于在一帧内导通预设时间以控制发光模块反偏，反偏控制模块导通的预设时间开始时刻或结束时刻与发光控制模块由导通切换为关断状态的时刻重合，或者发光控制模块由导通切换为关断状态的时刻位于反偏控制模块导通的开始时刻和结束时刻之间，进而通过反偏控制模块控制发光模块反偏，使得发光模块自身寄生电容的残留电荷被消除，进而避免帧与帧切换时，发光控制模块关断后，发光模块自身寄生电容放电造成发光模块短期发光而引起的短期残影，提高显示画质。
图2是本发明实施例提供的另一种像素电路的结构示意图，参考图2，可选的，反偏控制模块150包括控制端、第一端和第二端，反偏控制模块150的控制端与反偏控制信号输入端Ctrl1电连接，反偏控制模块150的第一端与反偏电压输入端V1电连接，反偏控制模块150的第二端与发光模块140的第一端电连接，反偏电压输入端V1输入的反偏电压小于第一电源电压输入端VSS输入的第一电源电压。
继续参考图2，可选的，数据写入模块110的控制端与第一扫描信号输入端Scan1电连接，数据写入模块110的第一端与数据电压输入端Vdata电连接，数据写入模块110的第二端与驱动模块120的控制端电连接；驱动模块120的第一端与第二电源电压输入端Vdd电连接，驱动模块120的第二端与发光控制模块130的第一端电连接；发光控制模块130的控制端与发光控制信号输入端EM电连接，发光控制模块130的第二端与发光模块140的第一端电连接；像素电路还包括存储模块160，存储模块160的一端与第二电源电压输入端Vdd电连接，存储模块160的另一端与驱动模块120的控制端电连接。
图3是本发明实施例提供的一种像素电路的驱动时序图，图4是本发明实施例提供的另一种像素电路的驱动时序图，图5是本发明实施例提供的另一种像素电路的驱动时序图，图3、图4和图5所示驱动时序均可用于驱动图2所示像素电路。其中图3、图4和图5分别示出了反偏控制模块150导通的预设时间开始时刻与发光控制模块130由导通切换为关断状态的时刻重合、反偏控制模块150导通的预设时间结束时刻与发光控制模块130由导通切换为关断状态的时刻重合、发光控制模块130由导通切换为关断状态的时刻位于反偏控制模块150导通的开始时刻和结束时刻之间的三种情况。其中，以像素电路中各控制模块(包括数据写入模块110、发光控制模块130和反偏控制模块150)和驱动模块120均为低电平导通为例进行说明。
参考图2和图3，像素电路的工作过程包括反偏控制阶段t11、数据写入阶段t12和发光阶段t13。在反偏控制阶段t11，反偏控制信号输入端Ctrl1输入低电平信号，反偏控制模块150导通，反偏电压通过导通的反偏控制模块150传输至发光模块140的第一端；发光控制信号输入端EM和第一扫描信号输入端Scan1输入高电平信号，发光控制模块130和数据写入模块110关断。因反偏电压小于第一电源电压输入端VSS输入的第一电源电压，进而使得在反偏控制阶段，发光模块140被强制反偏，因此发光模块140迅速关断，并且消除了发光模块140寄生电容在上一帧的残留电荷，进而可以避免发光控制模块130关断后发光模块140自身寄生电容的放电过程，避免短期残影的发生，提高显示画质。
在数据写入阶段t12，第一扫描信号输入端Scan1输入低电平，数据写入模块110导通，并将数据电压传输至驱动模块120的控制端G1；反偏控制信号输入端Ctrl1和发光控制信号输入端EM输入高电平，反偏控制模块150和发光控制模块130关断。
在发光阶段t13，第一扫描信号输入端Scan1和反偏控制信号输入端Ctrl1输入高电平信号，数据写入模块110和反偏控制模块150关断；发光控制信号输入端EM输入低电平信号，发光控制模块130导通，驱动模块120驱动发光模块140发光。
图4与图3的驱动时序区别仅在于，图4所示驱动时序中，在反偏控制阶段，反偏控制信号输入端Ctrl1和发光控制信号输入端EM均输入低电平信号，在该阶段，发光控制模块130导通。并且，在反偏控制信号输入端Ctrl1输入的信号由低电平信号向高电平信号切换时，发光控制信号输入端EM输入的发光控制信号由低电平向高电平切换。图4所示驱动时序中，数据写入阶段和发光阶段分别与图3中数据写入阶段和发光阶段的驱动时序相同，在此不再赘述。
图5与图3的驱动时序区别仅在于，图5所示驱动时序中，在反偏控制阶段，即反偏控制信号输入端Ctrl1输入的信号为低电平信号的阶段，发光控制信号由低电平信号跳变为高电平信号，即反偏控制信号输入端Ctrl1输入的低电平信号与发光控制信号输入端EM输入的低电平信号和高电平信号均有交叠。图4所示驱动时序中，数据写入阶段和发光阶段分别与图3中数据写入阶段和发光阶段的驱动时序相同，在此不再赘述。
图6是本发明实施例提供的另一种像素电路的结构示意图，参考图6，可选的，反偏控制模块150包括控制端、第一端和第二端，反偏控制模块150的控制端和反偏控制模块150的第一端均与反偏控制信号输入端Ctrl1电连接，反偏控制模块150用于在反偏控制信号输入端Ctrl1输入的反偏控制信号控制下导通时，将反偏控制信号传输至发光模块140的第一端；其中，反偏控制模块150导通时，反偏控制信号对应的电压小于第一电源电压输入端VSS输入的第一电源电压。
继续参考图6，可选的，数据写入模块110的控制端与第一扫描信号输入端Scan1电连接，数据写入模块110的第一端与数据电压输入端Vdata电连接，数据写入模块110的第二端与驱动模块120的控制端电连接；驱动模块120的第一端与第二电源电压输入端Vdd电连接，驱动模块120的第二端与发光控制模块130的第一端电连接；发光控制模块130的控制端与发光控制信号输入端EM电连接，发光控制模块130的第二端与发光模块140的第一端电连接；像素电路还包括存储模块160，存储模块160的一端与第二电源电压输入端Vdd电连接，存储模块160的另一端与驱动模块120的控制端电连接。
其中，图6所示像素电路与图2所示像素电路的区别在于，图6所示像素电路中，反偏控制模块150的控制端和第一端均与反偏控制信号输入端Ctrl1电连接，相比于图2所示像素电路，图6所示像素电路中，可以无需设置反偏电压输入端，相应的，在包括本实施例提供的像素电路的显示面板中，无需设置反偏电压线，进而可以减少包括本实施例提供的像素电路的显示面板中的布线数量，进而有利于简化布线及提高像素密度。图3、图4和图5所示驱动时序均可用于驱动图6所示像素电路，具体工作过程与图2所示像素电路的工作过程相同，在此不再赘述。
需要说明的是，图2和图6中均示出了发光控制模块130连接在驱动模块120第二端与发光模块140第一端之间的情况，发光控制模块130还可设置于第二电源电压输入端Vdd和驱动模块120的第一端之间，本实施在此不做限定。
图7是本发明实施例提供的另一种像素电路的结构示意图，参考图7，可选的，像素电路还包括第一初始化模块170；
第一初始化模块170的控制端与像素电路的第二扫描信号输入端Scan2电连接，第一初始化模块170的第一端与像素电路的初始化电压输入端Vref电连接，第一初始化模块170的第二端与驱动模块120的控制端G1电连接。
图8是本发明实施例提供的另一种像素电路的驱动时序图，该驱动时序可用于驱动图7所示的像素电路。仍以像素电路中各模块低电平导通为例进行说明。参考图7和图8，该像素电路的工作过程包括反偏控制阶段t21、第一初始化阶段t22、数据写入阶段t23和发光阶段t23。
其中第一初始化阶段t22可介于反偏控制阶段t21和数据写入阶段t23之间，反偏控制阶段t21也可与第一初始化阶段t22和数据写入阶段t23存在交叠。图8中以第一初始化阶段t22介于反偏控制阶段t21和数据写入阶段t23时间为例进行示出。其中，图8所示驱动时序中，反偏控制阶段t21、数据写入阶段t23和发光阶段t24，第二扫描信号输入端Scan2输入高电平信号，第一初始化模块170关断；第一扫描信号输入端Scan1、发光控制信号输入端EM和反偏控制信号输入端Ctrl1输入信号与图3所示驱动时序中相同，在此不再赘述。
在第一初始化阶段t22，第二扫描信号输入端Scan2输入低电平信号，第一初始化模块170导通；第一扫描信号输入端Scan1、发光控制信号输入端EM和反偏控制信号输入端Ctrl1输入高电平信号，数据写入模块110、发光控制模块130和反偏控制模块150关断。
图9是本发明实施例提供的另一种像素电路的结构示意图，该像素电路还包括第二初始化模块180，第二初始化模块180的控制端与像素电路的第三扫描信号输入端Scan3电连接，第二初始化模块180的第一端与像素电路的初始化电压输入端Vref电连接，第一初始化模块170的第二端与发光模块140的第一端电连接。
图10是本发明实施例提供的另一种像素电路的结构示意图，仍以像素电路中各模块低电平导通为例进行说明。参考图9和图10，该像素电路的工作过程包括反偏控制阶段t31、第二初始化阶段t32、数据写入阶段t33和发光阶段t34。
其中第二初始化阶段t32可介于反偏控制阶段t31和数据写入阶段t33之间。其中，图10所示驱动时序中，反偏控制阶段t31、数据写入阶段t33和发光阶段t34，第三扫描信号输入端Scan3输入高电平信号，第二初始化模块180关断；第一扫描信号输入端Scan1、发光控制信号输入端EM和反偏控制信号输入端Ctrl1输入信号与图3所示驱动时序中相同，在此不再赘述。
在第二初始化阶段t32，第三扫描信号输入端Scan3输入低电平信号，第二初始化模块180导通；第一扫描信号输入端Scan1、发光控制信号输入端EM和反偏控制信号输入端Ctrl1输入高电平信号，数据写入模块110、发光控制模块130和反偏控制模块150关断。
需要说明的是，对于图9所示像素电路，虽包括对发光模块140第一端电位进行初始化的第二初始化模块180，使得发光模块140的第一端电位可以被初始化为初始化电压输入端Vref输入的初始化电压，但是，第二初始化导通通常在发光控制模块130关断之后的一小段短暂时间，具体可参考图10，发光控制信号输入端EM输入的发光控制信号跳变为高电平一段时间后，第一扫描信号输入端Scan1才跳变为低电平信号，因此若不设置反偏控制模块150，会使得发光模块140自身的寄生电容有短暂的放电过程，进而出现残影。而设置图9中的反偏控制模块150后，可以使得在发光控制模块130关断后(对于图10所示驱动时序)，发光模块140立刻反偏，进而避免发光控制模块130关断后，发光模块140自身的寄生电容放电造成的残影现象。需要说明的是，发光控制信号输入端EM输入的发光控制信号与反偏控制信号信号输入端输入的反偏控制信号也可是图4和图5所示情况，同样可以达到消除残影的效果，在此不再赘述。
需要说明的是，像素电路中也可同时包括第一初始化模块170和第二初始化模块180，本实施例在此不做具体限定。
图11是本发明实施例提供的另一种像素电路的结构示意图，参考图11，可选的，发光控制模块130包括第一发光控制单元131和第二发光控制单元132；像素电路还包括补偿模块190和存储模块160；
数据写入模块110的控制端与第一扫描信号输入端Scan1电连接，数据写入模块110的第一端与数据电压输入端Vdata电连接，数据写入模块110的第二端与驱动模块120的第一端电连接；
第一发光控制单元131的控制端与发光控制信号输入端EM电连接，第一发光控制单元131的第一端与第二电源电压输入端Vdd电连接，第一发光控制单元131的第二端与驱动模块120的第一端电连接，驱动模块120的第二端与第二发光控制单元132的第一端电连接；
第二发光控制单元132的控制端与发光控制信号输入端EM电连接，第二发光控制单元132的第二端与发光模块140的第一端电连接；
补偿模块190的控制端与第一扫描信号输入端Scan1电连接，补偿模块190的第一端与驱动模块120的第二端电连接，补偿模块190的第二端与驱动模块120的控制端电连接；
存储模块160的一端与第二电源电压输入端Vdd电连接，存储模块160的另一端与驱动模块120的控制端电连接。
图3、图4和图5所示驱动时序同样适用于图11所示像素电路。以图3所示驱动时序为例进行说明，参考图11和图3，像素电路的工作过程包括反偏控制阶段t11、数据写入阶段t12和发光阶段t13。在反偏控制阶段t11，反偏控制信号输入端Ctrl1输入低电平信号，反偏控制模块150导通，反偏电压通过导通的反偏控制模块150传输至发光模块140的第一端；发光控制信号输入端EM和第一扫描信号输入端Scan1输入高电平信号，发光控制模块130和数据写入模块110关断。因反偏电压小于第一电源输入端输入的第一电源电压，进而使得在反偏控制阶段，发光模块140被强制反偏，因此发光模块140迅速关断，并且消除了发光模块140寄生电容在上一帧的残留电荷，进而可以避免发光控制模块130关断后发光模块140自身寄生电容的放电过程，避免短期残影的发生，提高显示画质。
在数据写入阶段t12，第一扫描信号输入端Scan1输入低电平，数据写入模块110、驱动模块120和补偿模块190导通，数据电压通过导通的数据写入模块110、驱动模块120和补偿模块190传输至驱动模块120的控制端，当驱动模块120为驱动晶体管时，可以实现对驱动晶体管阈值电压的补偿；反偏控制信号输入端Ctrl1和发光控制信号输入端EM输入高电平，反偏控制模块150、第一发光控制单元131和第二发光控制单元132关断。
在发光阶段t13，第一扫描信号输入端Scan1和反偏控制信号输入端Ctrl1输入高电平信号，数据写入模块110、补偿模块190和反偏控制模块150关断；发光控制信号输入端EM输入低电平信号，第一发光控制单元131和第二发光控制单元132导通，驱动模块120驱动发光模块140发光。
图12是本发明实施例提供的另一种像素电路的结构示意图，参考图12，可选的，像素电路还包括第一初始化模块170；
第一初始化模块170的控制端与像素电路的第二扫描信号输入端Scan2电连接，第一初始化模块170的第一端与像素电路的初始化电压输入端Vref电连接，第一初始化模块170的第二端与驱动模块120的控制端电连接。
继续参考图12，该像素电路还包括第二初始化模块180，第二初始化模块180的控制端与像素电路的第三扫描信号输入端Scan3电连接，第二初始化模块180的第一端与像素电路的初始化电压输入端Vref电连接，第二初始化模块180的第二端与发光模块140的第一端电连接。
图13是本发明实施例提供的另一种像素电路的驱动时序图，图13所示驱动时序可用于驱动图12所示像素电路。仍以像素电路中各模块均在自身控制端为低电平时导通为例进行说明。参考图12和图13，像素电路的工作过程包括反偏控制阶段t40、第一初始化阶段t41、数据写入阶段t42、第二初始化阶段t43和发光阶段t44。
在反偏控制阶段t40，发光控制信号输入端EM输入高电平，反偏控制信号输入端Ctrl1输入低电平，反偏控制模块150导通，反偏电压通过导通的反偏控制模块150传输至发光模块140的第一端；因反偏电压小于第一电源输入端输入的第一电源电压，进而使得在反偏控制阶段，发光模块140被强制反偏，因此发光模块140迅速关断，并且消除了发光模块140寄生电容在上一帧的残留电荷，进而可以避免发光控制模块130关断后发光模块140自身寄生电容的放电过程，避免短期残影的发生，提高显示画质。
在第一初始化阶段t41，第二扫描信号输入端Scan2输入低电平信号，第一初始化模块170导通；第一扫描信号输入端Scan1、第三扫描信号输入端Scan3、发光控制信号输入端EM和反偏控制信号输入端Ctrl1输入高电平信号，数据写入模块110、补偿模块190、第二初始化模块180、第一发光控制单元131、第二发光控制单元132和反偏控制模块150关断。
在数据写入阶段t42，第一扫描信号输入端Scan1输入低电平，数据写入模块110和补偿模块190导通，数据电压通过导通的数据写入模块110、驱动模块120和补偿模块190写入到驱动模块120的控制端，进而完成数据电压的写入和驱动模块120阈值电压的补偿；
在第二初始化阶段t43，第三扫描信号输入端Scan3输入低电平，第二初始化模块180导通，进而对发光模块140第一端电位进行初始化。
在发光阶段t44，发光控制信号输入端EM输入低电平，第一发光控制单元131和第二发光控制单元132导通，驱动模块120驱动发光模块140发光。
需要说明的是，因第二初始化阶段t43与发光控制模块130由导通切换为关断状态的时刻相隔一定的时间，因此，通过设置像素电路中包括反偏控制模块150，在发光控制信号由低电平向高电平跳变时刻，开始控制发光模块140反偏，进而可以避免发光模块140自身寄生电容放电造成的残影问题。还需说明的是，发光控制信号输入端EM输入的发光控制信号与反偏控制信号信号输入端输入的反偏控制信号也可是图4和图5所示情况，同样可以达到消除残影的效果，在此不再赘述。
另外，还需说明的是，因反偏控制模块150可向发光模块140的第一端写入反偏电压，因此，可省略图12所示像素电路中的第二初始化模块180，相应的，像素电路的工作过程可省略图13中的第二初始化阶段。
并且，本实施例提供的像素电路中，也可只包括第二初始化模块180，不包括第一初始化模块170，此时像素电路的工作过程不包括第一初始化阶段，本发明实施例在此不做具体限定。
图14是本发明实施例提供的另一种像素电路的结构示意图，参考图14，可选的，数据写入模块110包括第一晶体管T1，驱动模块120包括第二晶体管T2，反偏控制模块150包括第三晶体管T3，第一发光控制单元131包括第四晶体管T4，第二发光控制单元132包括第五晶体管T5，补偿模块190包括第六晶体管T6，第一初始化模块170包括第七晶体管T7，第二初始化模块180包括第八晶体管T8，存储模块160包括第一电容C1，发光模块140包括有机发光器件D1；
第一晶体管T1的栅极作为数据写入模块110的控制端，第一晶体管T1的第一极作为数据写入模块110的第一端，第一晶体管T1的第二极作为数据写入模块110的第二端；
第二晶体管T2的栅极作为驱动模块120的控制端，第二晶体管T2的第一极作为驱动模块120的第一端，第二晶体管T2的第二极作为驱动模块120的第二端；
第三晶体管T3的栅极作为反偏控制模块150的控制端，第三晶体管T3的第一极作为反偏控制模块150的第一端，第三晶体管T3的第二极作为反偏控制模块150的第二端；
第四晶体管T4的栅极作为第一发光控制单元131的控制端，第四晶体管T4的第一极作为第一发光控制单元131的第一端，第四晶体管T4的第二极作为第一发光控制单元131的第二端；
第五晶体管T5的栅极作为第二发光控制单元132的控制端，第二晶体管T2的第一极作为第二发光控制单元132的第一端，第二晶体管T2的第二极作为第二发光控制单元132的第二端；
第六晶体管T6的栅极作为补偿模块190的控制端，第六晶体管T6的第一极作为补偿模块190的第一端，第六晶体管T6的第二极作为补偿模块190的第二端；
第一电容C1的两个极板分别作为存储模块160的两端；
有机发光器件D1的第一极作为发光模块140的第一端，有机发光器件D1的第二极作为发光模块140的第二端。
图14所示像素电路中，还示意性地示出了有机发光器件自身寄生电容Cp，正是由于该寄生电容Cp的存在导致短期残影的发生。
图13所示驱动时序同样适用于图14所示像素电路。其中，上述实施例中，在各个工作阶段，数据写入模块110的导通或关断状态即为第一晶体管T1的导通或关断状态，驱动模块120的导通或关断状态即为第二晶体管T2的导通或关断状态，反偏控制模块150的导通或关断状态即为第三晶体管T3的导通或关断状态，第一发光控制单元131的导通或关断状态第四晶体管T4即为的导通或关断状态，第二发光控制单元132的导通或关断状态即为第五晶体管T5的导通或关断状态，补偿模块190的导通或关断状态即为第六晶体管T6的导通或关断状态，第一初始化模块170的导通或关断状态即为第七晶体管T7的导通或关断状态，第二初始化模块180的导通或关断状态即为第八晶体管T8的导通或关断状态。
本发明实施例还提供了一种像素电路的驱动方法，该像素电路的驱动方法用于驱动本发明上述任意实施例提供的像素电路，图15是本发明实施例提供的一种像素电路的驱动方法的流程图，参考图15，该像素电路的驱动方法包括：
步骤210、反偏控制阶段，在一帧内向反偏控制模块提供预设时间长度的第一导通脉冲信号以控制发光模块反偏；
步骤220、数据写入阶段，向数据写入模块的控制端提供扫描信号，以使数据写入模块响应扫描信号将数据电压写入驱动模块的控制端，向发光控制模块的控制端提供关断脉冲信号以使发光控制模块关断；
步骤230、发光阶段，向发光控制模块提供第二导通脉冲信号，以使发光控制模块导通，驱动模块根据自身控制端的电压输出驱动电流至发光模块的第一端，发光模块的第二端连接至第一电源电压输入端；
其中，第一导通脉冲信号的脉冲开始时刻或脉冲结束时刻和关断脉冲信号的脉冲开始时刻重合，或者关断脉冲信号的开始时刻位于第一导通脉冲信号的脉冲开始时刻和脉冲结束时刻之间。
本发明实施例提供的像素电路的驱动方法，通过反偏控制模块在一帧内导通预设时间以控制发光模块反偏，反偏控制模块导通的预设时间开始时刻或结束时刻与发光控制模块由导通切换为关断状态的时刻重合，或者发光控制模块由导通切换为关断状态的时刻位于反偏控制模块导通的开始时刻和结束时刻之间，进而通过反偏控制模块控制发光模块反偏，使得发光模块自身寄生电容的残留电荷被消除，进而避免帧与帧切换时，发光控制模块关断后，发光模块自身寄生电容放电造成发光模块短期发光而引起的短期残影，提高显示画质。
在上述技术方案的基础上，参考图12，可选的，发光控制模块130包括第一发光控制单元131和第二发光控制单元132；像素电路还包括补偿模块190和存储模块160；
数据写入模块110的控制端与第一扫描信号输入端Scan1电连接，数据写入模块110的第一端与数据电压输入端Vdata电连接，数据写入模块110的第二端与驱动模块120的第一端电连接；
第一发光控制单元131的控制端与发光控制信号输入端EM电连接，第一发光控制单元131的第一端与第二电源电压输入端Vdd电连接，第一发光控制单元131的第二端与驱动模块120的第一端电连接，驱动模块120的第二端与第二发光控制单元132的第一端电连接；
第二发光控制单元132的控制端与发光控制信号输入端EM电连接，第二发光控制单元132的第二端与发光模块140的第一端电连接；
补偿模块190的控制端与第一扫描信号输入端Scan1电连接，补偿模块190的第一端与驱动模块120的第二端电连接，补偿模块190的第二端与驱动模块120的控制端电连接；
存储模块160的一端与第二电源电压输入端Vdd电连接，存储模块160的另一端与驱动模块120的控制端电连接；
像素电路还包括：第一初始化模块170和第二初始化模块180；
第一初始化模块170的控制端与像素电路的第二扫描信号输入端Scan2电连接，第一初始化模块170的第一端与像素电路的初始化电压输入端Vref电连接，第一初始化模块170的第二端与驱动模块120的控制端电连接；
第二初始化模块180的控制端与像素电路的第三扫描信号输入端Scan3电连接，第二初始化模块180的第一端与像素电路的初始化电压输入端Vref电连接，第一初始化模块170的第二端与发光模块140的第一端电连接；
上述实施例中，步骤210包括：
第一导通脉冲信号的结束时刻最晚在第三扫描信号输入端输入第三导通脉冲信号的开始时刻。
具体的，因第三扫描信号输入端Scan3输入第三导通脉冲信号的开始时刻，即开始进入图13中的第二初始化阶段，相应的，初始化电压写入到发光模块140的第一端。因此，此时需控制反偏控制模块150关断，避免反偏电压和初始化电压同时写入到发光模块140的第一端对显示效果造成影响。
本发明实施例还提供了一种显示面板，图16是本发明实施例提供的一种显示面板的结构示意图，参考图16，参考图16，该显示面板300包括本发明任意实施例提供的像素电路301，像素电路包括扫描信号输入端Scan和数据信号输入端Data，显示面板还包括扫描驱动电路310、数据驱动电路320、多条扫描线(S1、S2、S3、S4……)和多条数据线(D1、D2、D3、D4……)，扫描驱动电路的端口与多条扫描线电连接，数字驱动像素电路的第一扫描信号输入端Scan1电连接一条扫描线，数字驱动像素电路的数据电压输入端Vdata电连接一条数据线。需要说明的是，图中仅示意性地示出了用于驱动一个子像素的像素电路的数据电压输入端Vdata和第一扫描信号输入端Scan1，用于驱动其他子像素的像素电路的端口与该子像素类似，在此不再一一示出。
本实施例提供的显示面板，包括本发明上述任意实施例提供的像素电路，通过设置像素电路包括反偏控制模块，反偏控制模块与发光模块的第一端电连接，反偏控制模块用于在一帧内导通预设时间以控制发光模块反偏，反偏控制模块导通的预设时间开始时刻或结束时刻与发光控制模块由导通切换为关断状态的时刻重合，或者发光控制模块由导通切换为关断状态的时刻位于反偏控制模块导通的开始时刻和结束时刻之间，进而通过反偏控制模块控制发光模块反偏，使得发光模块自身寄生电容的残留电荷被消除，进而避免帧与帧切换时，发光控制模块关断后，发光模块自身寄生电容放电造成发光模块短期发光而引起的短期残影，提高显示画质。
注意，上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解，本发明不限于这里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本发明的保护范围。因此，虽然通过以上实施例对本发明进行了较为详细的说明，但是本发明不仅仅限于以上实施例，在不脱离本发明构思的情况下，还可以包括更多其他等效实施例，而本发明的范围由所附的权利要求范围决定。
Claims (10)
1.一种像素电路，其特征在于，包括：数据写入模块、驱动模块、发光控制模块、发光模块和反偏控制模块；
所述数据写入模块用于响应扫描信号将数据电压写入所述驱动模块的控制端；
所述驱动模块用于在所述发光控制模块导通时，根据自身控制端的电压输出驱动电流至发光模块的第一端，所述发光模块的第二端连接至第一电源电压输入端；
所述反偏控制模块与所述发光模块的第一端电连接，所述反偏控制模块用于在一帧内导通预设时间以控制所述发光模块反偏，所述反偏控制模块导通的预设时间开始时刻或结束时刻与所述发光控制模块由导通切换为关断状态的时刻重合，或者所述发光控制模块由导通切换为关断状态的时刻位于所述反偏控制模块导通的开始时刻和结束时刻之间。
2.根据权利要求1所述的像素电路，其特征在于，所述反偏控制模块包括控制端、第一端和第二端，所述反偏控制模块的控制端与反偏控制信号输入端电连接，所述反偏控制模块的第一端与反偏电压输入端电连接，所述反偏控制模块的第二端与所述发光模块的第一端电连接，所述反偏电压输入端输入的反偏电压小于所述第一电源电压输入端输入的第一电源电压。
3.根据权利要求1所述的像素电路，其特征在于，所述反偏控制模块包括控制端、第一端和第二端，所述反偏控制模块的控制端和所述反偏控制模块的第一端均与反偏控制信号输入端电连接，所述反偏控制模块用于在所述反偏控制信号输入端输入的反偏控制信号控制下导通时，将所述反偏控制信号传输至所述发光模块的第一端；
其中，所述反偏控制模块导通时，所述反偏控制信号对应的电压小于所述第一电源电压输入端输入的第一电源电压。
4.根据权利要求1所述的像素电路，其特征在于，所述数据写入模块的控制端与第一扫描信号输入端电连接，所述数据写入模块的第一端与数据电压输入端电连接，所述数据写入模块的第二端与驱动模块的控制端电连接；
所述驱动模块的第一端与第二电源电压输入端电连接，所述驱动模块的第二端与发光控制模块的第一端电连接；
所述发光控制模块的控制端与发光控制信号输入端电连接，所述发光控制模块的第二端与所述发光模块的第一端电连接；
所述像素电路还包括存储模块，所述存储模块的一端与所述第二电源电压输入端电连接，所述存储模块的另一端与所述驱动模块的控制端电连接。
5.根据权利要求1所述的像素电路，其特征在于，所述发光控制模块包括第一发光控制单元和第二发光控制单元；所述像素电路还包括补偿模块和存储模块；
所述数据写入模块的控制端与第一扫描信号输入端电连接，所述数据写入模块的第一端与数据电压输入端电连接，所述数据写入模块的第二端与驱动模块的第一端电连接；
所述第一发光控制单元的控制端与发光控制信号输入端电连接，所述第一发光控制单元的第一端与第二电源电压输入端电连接，所述第一发光控制单元的第二端与驱动模块的第一端电连接，所述驱动模块的第二端与所述第二发光控制单元的第一端电连接；
所述第二发光控制单元的控制端与所述发光控制信号输入端电连接，所述第二发光控制单元的第二端与所述发光模块的第一端电连接；
所述补偿模块的控制端与所述第一扫描信号输入端电连接，所述补偿模块的第一端与所述驱动模块的第二端电连接，所述补偿模块的第二端与所述驱动模块的控制端电连接；
所述存储模块的一端与所述第二电源电压输入端电连接，所述存储模块的另一端与所述驱动模块的控制端电连接。
6.根据权利要求4或5所述的像素电路，其特征在于，还包括第一初始化模块；
所述第一初始化模块的控制端与所述像素电路的第二扫描信号输入端电连接，所述第一初始化模块的第一端与所述像素电路的初始化电压输入端电连接，所述第一初始化模块的第二端与所述驱动模块的控制端电连接。
7.根据权利要求4或5所述的像素电路，其特征在于，还包括第二初始化模块，所述第二初始化模块的控制端与所述像素电路的第三扫描信号输入端电连接，所述第二初始化模块的第一端与所述像素电路的初始化电压输入端电连接，所述第二初始化模块的第二端与所述发光模块的第一端电连接。
8.一种像素电路的驱动方法，其特征在于，包括：
反偏控制阶段，在一帧内向反偏控制模块提供预设时间长度的第一导通脉冲信号以控制发光模块反偏；
数据写入阶段，向数据写入模块的控制端提供扫描信号，以使所述数据写入模块响应扫描信号将数据电压写入所述驱动模块的控制端，向所述发光控制模块的控制端提供关断脉冲信号以使所述发光控制模块关断；
发光阶段，向发光控制模块提供第二导通脉冲信号，以使所述发光控制模块导通，所述驱动模块根据自身控制端的电压输出驱动电流至发光模块的第一端，所述发光模块的第二端连接至第一电源电压输入端；
其中，所述第一导通脉冲信号的脉冲开始时刻或脉冲结束时刻和所述关断脉冲信号的脉冲开始时刻重合，或者所述关断脉冲信号的开始时刻位于所述第一导通脉冲信号的脉冲开始时刻和脉冲结束时刻之间。
9.根据权利要求8所述的像素电路的驱动方法，其特征在于，所述发光控制模块包括第一发光控制单元和第二发光控制单元；所述像素电路还包括补偿模块和存储模块；
所述数据写入模块的控制端与第一扫描信号输入端电连接，所述数据写入模块的第一端与数据电压输入端电连接，所述数据写入模块的第二端与驱动模块的第一端电连接；
所述第一发光控制单元的控制端与发光控制信号输入端电连接，所述第一发光控制单元的第一端与第二电源电压输入端电连接，所述第一发光控制单元的第二端与驱动模块的第一端电连接，所述驱动模块的第二端与所述第二发光控制单元的第一端电连接；
所述第二发光控制单元的控制端与所述发光控制信号输入端电连接，所述第二发光控制单元的第二端与所述发光模块的第一端电连接；
所述补偿模块的控制端与所述第一扫描信号输入端电连接，所述补偿模块的第一端与所述驱动模块的第二端电连接，所述补偿模块的第二端与所述驱动模块的控制端电连接；
所述存储模块的一端与所述第二电源电压输入端电连接，所述存储模块的另一端与所述驱动模块的控制端电连接；
所述像素电路还包括：第一初始化模块和第二初始化模块；
所述第一初始化模块的控制端与所述像素电路的第二扫描信号输入端电连接，所述第一初始化模块的第一端与所述像素电路的初始化电压输入端电连接，所述第一初始化模块的第二端与所述驱动模块的控制端电连接；
所述第二初始化模块的控制端与所述像素电路的第三扫描信号输入端电连接，所述第二初始化模块的第一端与所述像素电路的初始化电压输入端电连接，所述第一初始化模块的第二端与所述发光模块的第一端电连接；
所述反偏控制阶段，在一帧内向反偏控制模块提供预设时间长度的第一导通脉冲信号以控制发光模块反偏，包括：
所述第一导通脉冲信号的结束时刻最晚在所述第三扫描信号输入端输入第三导通脉冲信号的开始时刻。
10.一种显示面板，其特征在于，包括权利要求1-7任一项所述的像素电路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010088148.0A CN111161674A (zh) | 2020-02-12 | 2020-02-12 | 像素电路及其驱动方法和显示面板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010088148.0A CN111161674A (zh) | 2020-02-12 | 2020-02-12 | 像素电路及其驱动方法和显示面板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN111161674A true CN111161674A (zh) | 2020-05-15 |
Family
ID=70565643
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010088148.0A Pending CN111161674A (zh) | 2020-02-12 | 2020-02-12 | 像素电路及其驱动方法和显示面板 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111161674A (zh) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112397026A (zh) * | 2020-12-04 | 2021-02-23 | 上海天马有机发光显示技术有限公司 | 像素驱动电路、显示面板及其驱动方法 |
| CN113066439A (zh) * | 2021-03-30 | 2021-07-02 | 京东方科技集团股份有限公司 | 一种像素电路、驱动方法、电致发光显示面板及显示装置 |
| WO2021197047A1 (en) * | 2020-03-30 | 2021-10-07 | Kunshan Yunyinggu Electronic Technology Co., Ltd. | Pixel circuits for light emitting elements |
| CN116543702A (zh) * | 2023-05-31 | 2023-08-04 | 惠科股份有限公司 | 显示驱动电路、显示驱动方法及显示面板 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101231821A (zh) * | 2006-12-21 | 2008-07-30 | 三星Sdi株式会社 | 有机发光显示器及其驱动方法 |
| US20160163243A1 (en) * | 2014-12-05 | 2016-06-09 | Samsung Display Co., Ltd. | Display device |
| CN106356026A (zh) * | 2016-11-30 | 2017-01-25 | 上海天马微电子有限公司 | 一种显示装置以及显示装置的驱动方法 |
| CN107945737A (zh) * | 2017-11-27 | 2018-04-20 | 合肥京东方光电科技有限公司 | 像素补偿电路、其驱动方法、显示面板及显示装置 |
| CN110246462A (zh) * | 2019-07-26 | 2019-09-17 | 云谷（固安）科技有限公司 | 一种像素电路及其驱动方法、显示装置及其驱动方法 |
| CN112150967A (zh) * | 2020-10-20 | 2020-12-29 | 厦门天马微电子有限公司 | 一种显示面板、驱动方法及显示装置 |
-
2020
- 2020-02-12 CN CN202010088148.0A patent/CN111161674A/zh active Pending
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101231821A (zh) * | 2006-12-21 | 2008-07-30 | 三星Sdi株式会社 | 有机发光显示器及其驱动方法 |
| US20160163243A1 (en) * | 2014-12-05 | 2016-06-09 | Samsung Display Co., Ltd. | Display device |
| CN106356026A (zh) * | 2016-11-30 | 2017-01-25 | 上海天马微电子有限公司 | 一种显示装置以及显示装置的驱动方法 |
| CN107945737A (zh) * | 2017-11-27 | 2018-04-20 | 合肥京东方光电科技有限公司 | 像素补偿电路、其驱动方法、显示面板及显示装置 |
| CN110246462A (zh) * | 2019-07-26 | 2019-09-17 | 云谷（固安）科技有限公司 | 一种像素电路及其驱动方法、显示装置及其驱动方法 |
| CN112150967A (zh) * | 2020-10-20 | 2020-12-29 | 厦门天马微电子有限公司 | 一种显示面板、驱动方法及显示装置 |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2021197047A1 (en) * | 2020-03-30 | 2021-10-07 | Kunshan Yunyinggu Electronic Technology Co., Ltd. | Pixel circuits for light emitting elements |
| US11145255B1 (en) | 2020-03-30 | 2021-10-12 | Shanghai Yunyinggu Technology Co., Ltd. | Pixel circuits for light emitting elements to mitigate degradation |
| CN112397026A (zh) * | 2020-12-04 | 2021-02-23 | 上海天马有机发光显示技术有限公司 | 像素驱动电路、显示面板及其驱动方法 |
| CN112397026B (zh) * | 2020-12-04 | 2022-06-28 | 武汉天马微电子有限公司 | 像素驱动电路、显示面板及其驱动方法 |
| CN113066439A (zh) * | 2021-03-30 | 2021-07-02 | 京东方科技集团股份有限公司 | 一种像素电路、驱动方法、电致发光显示面板及显示装置 |
| CN113066439B (zh) * | 2021-03-30 | 2022-11-29 | 京东方科技集团股份有限公司 | 一种像素电路、驱动方法、电致发光显示面板及显示装置 |
| CN116543702A (zh) * | 2023-05-31 | 2023-08-04 | 惠科股份有限公司 | 显示驱动电路、显示驱动方法及显示面板 |
| CN116543702B (zh) * | 2023-05-31 | 2024-04-05 | 惠科股份有限公司 | 显示驱动电路、显示驱动方法及显示面板 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20220130311A1 (en) | Driving method of a pixel circuit, display panel, and display device | |
| CN109903724B (zh) | 一种像素电路、像素电路的驱动方法和显示面板 | |
| US11081061B2 (en) | Shift register, gate driving circuit, display device and gate driving method | |
| CN111161674A (zh) | 像素电路及其驱动方法和显示面板 | |
| US11688351B2 (en) | Shift register unit and driving method, gate driving circuit, and display device | |
| CN110189702B (zh) | 一种有机发光显示面板及其驱动方法 | |
| CN107481676B (zh) | 一种像素电路的驱动方法、显示面板以及显示装置 | |
| US9019191B2 (en) | Stage circuit and emission control driver using the same | |
| CN111445858A (zh) | 像素电路及其驱动方法、显示装置 | |
| CN112802422B (zh) | 移位寄存器、栅极驱动电路和显示面板 | |
| CN111489703B (zh) | 一种像素电路及其驱动方法和显示面板 | |
| CN112542131A (zh) | 发光驱动器和具有发光驱动器的显示装置 | |
| CN112164361B (zh) | 像素电路及其驱动方法、显示面板 | |
| KR102349479B1 (ko) | 화소 회로 및 그 구동 방법 | |
| CN114694570A (zh) | 像素电路、其显示面板及其驱动方法 | |
| US11798477B1 (en) | Pixel circuit, display panel, and display apparatus | |
| CN109448636B (zh) | 一种像素驱动电路、显示装置及像素驱动电路的驱动方法 | |
| US11942035B2 (en) | Display panel, method for driving display panel, and display device | |
| CN115223504A (zh) | 像素驱动电路和显示面板 | |
| CN111179827B (zh) | 外部补偿goa电路及显示面板 | |
| JP2011013448A (ja) | 表示装置および電子機器 | |
| CN113689824B (zh) | 发射控制驱动器和显示装置 | |
| US11893918B2 (en) | Shift register unit, method for driving the same, driving circuit and display device | |
| CN114399971B (zh) | 像素电路、显示面板以及显示设备 | |
| CN116189595A (zh) | 像素电路和显示面板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20200515 |