CN109448636B - 一种像素驱动电路、显示装置及像素驱动电路的驱动方法 - Google Patents

Abstract

本发明提供了一种像素驱动电路、显示装置及像素驱动电路的驱动方法，解决了现有技术中因数据写入不完全而导致的每个像素发光亮度不一致的技术问题。本发明实施例提供的一种像素驱动电路，采用了额外的电容以及两个驱动晶体管，当在像素驱动电路工作时的数据写入阶段，两个驱动晶体管是并联的关系，数据信号电压经两个驱动晶体管同时写入数据存储模块中，大大增大了数据信号电压的写入速度，大大降低了数据信号在写入的过程中得电压衰减，从而使得发光驱动模块输出端的电压误差较小，进而降低了误差电压对像素亮度的影响。

Description

一种像素驱动电路、显示装置及像素驱动电路的驱动方法

技术领域

本发明涉及显示技术领域，具体涉及一种像素驱动电路、显示装置及像素驱动电路的驱动方法。

背景技术

现有技术中当显示装置需要像素分辨率较高时，像素驱动电路在实际的工作过程中，每个像素在工作过程中数据信号的写入时间较短，从而造成数据信号写入不完全而导致驱动晶体管的栅极电压存在一定的误差，进而会使得驱动电流也存在一定的误差，使得每个像素发光亮度不一致。

发明内容

有鉴于此，本发明实施例提供了一种像素驱动电路、显示装置及像素驱动电路的驱动方法，解决了现有技术中因数据写入不完全而导致的每个像素发光亮度不一致的技术问题。

为使本发明的目的、技术手段和优点更加清楚明白，以下结合附图对本发明作进一步详细说明。显然，所描述的实施例仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。

根据本发明的一个方面，本发明一实施例提供了一种像素驱动电路，包括：数据存储模块，配置为存储数据信号电压；发光驱动模块，包括第一驱动晶体管和第二驱动晶体管，所述第一驱动晶体管的漏极与所述第二驱动晶体管的源极连接，所述第一驱动晶体管接收所述数据信号电压，所述第一驱动晶体管的栅极以及第二驱动晶体管的栅极连接，所述第一驱动晶体管的栅极与所述数据存储模块连接；第一电容，所述第一电容的一端与所述第二驱动晶体管的漏极连接，所述第一电容的另一端与所述数据存储模块连接；以及，第一数据存储控制模块，所述第一数据存储控制模块接收第一扫描控制信号，所述第一数据存储控制模块根据所述第一扫描控制信号控制所述第一驱动晶体管的漏极是否与所述数据存储模块电连接。

在一实施例中，所述第一数据存储控制模块包括第一开关晶体管，所述第一开关晶体管的栅极接收第一扫描控制信号，所述第一开关晶体管根据所述第一扫描控制信号导通或者截止，以使得所述第一驱动晶体管的漏极与所述数据存储模块电连接或者断开。

在一实施例中，所述第一驱动晶体管的沟道和所述第二驱动晶体管的沟道相连通。

在一实施例中，所述像素驱动电路还包括：第二数据存储控制模块，所述第二数据存储控制模块接收第二扫描控制信号，所述第二数据存储控制模块根据所述第二扫描控制信号控制所述数据信号电压是否存入所述数据存储模块。

在一实施例中，所述第二数据存储控制模块包括第二开关晶体管，所述第二开关晶体管的栅极接收第二扫描控制信号，所述第二开关晶体管在所述第二扫描控制信号的控制下导通或者截止；所述第二开关晶体管的源极接收所述数据信号电压，所述第二开关晶体管的漏极与所述第一驱动晶体管的源极连接。

在一实施例中，所述数据存储模块包括至少一个电容。

在一实施例中，所述像素驱动电路还包括：发光器件，所述发光器件的阳极与所述发光驱动模块连接；和，串联在电源输出端与所述发光器件的阳极之间的发光控制模块，所述发光控制模块接收发光控制信号，所述发光控制模块根据所述发光控制信号控制所述电源输出端是否与所述发光器件的阳极电连接；和/或，初始化模块，所述初始化模块接收第三扫描控制信号，所述初始化模块根据所述第三扫描控制信号控制所述数据存储模块以及所述发光器件的阳极是否均与初始化电压的输出端连接。

在一实施例中，其特征在于，所述发光控制模块包括至少一个开关晶体管；和/或，所述初始化模块包括至少一个开关晶体管。

在一实施例中，所述发光控制模块包括：第三开关晶体管和第四开关晶体管，所述第三开关晶体管的栅极以及所述第四开关晶体管的栅极均接收发光控制信号，所述第三开关晶体管以及所述第四开关晶体管在所述发光控制信号控制下导通或者截止；其中，所述第三开关晶体管的源极与所述数据存储模块连接，所述第三开关晶体管的漏极与所述第一驱动晶体管的源极连接；所述第四开关晶体管的源极与所述第二驱动晶体管的漏极连接，所述第四开关晶体管的漏极与所述发光器件的阳极连接。

在一实施例中，所述初始化模块包括：第五开关晶体管和第六开关晶体管，所述第五开关晶体管的栅极以及所述第六开关晶体管的栅极接收所述第三扫描控制信号，所述第五开关晶体管的源极与所述数据存储模块连接，所述第五开关晶体管的漏极接收所述初始化电压；所述第六开关晶体管的源极与所述发光器件的阳极连接，所述第六开关晶体管的漏极接收所述初始化电压。

作为本发明的第二方面，本发明一实施例还提供了一种显示装置，包括：如前述所述的像素驱动电路；以及，控制器，所述控制器配置为执行以下步骤：将具有第一电压幅值的第一扫描控制信号传输至第一开关晶体管的栅极，以使得所述第一开关晶体管截止；以及，将具有第二电压幅值的第一扫描控制信号传输至所述第一开关晶体管的栅极，以使得所述第一开关晶体管导通。

作为本发明的第三方面，本发明的一实施例提供了一种如前述所述的像素驱动电路的驱动方法，包括：施加具有第一电压幅值的第一扫描控制信号至第一开关晶体管的栅极，以使得所述第一开关晶体管截止；以及，施加具有第二电压幅值的第一扫描控制信号至所述第一开关晶体管的栅极，以使得所述第一开关晶体管导通。

在一实施例中，所述第一电压幅值为高电平的电压，所述第二电压幅值为低电平的电压。

本发明实施例提供的一种像素驱动电路，除了包括数据存储模块需要的电容之外，采用了额外的电容以及两个驱动晶体管，当在像素驱动电路工作时的数据写入阶段，两个驱动晶体管是并联的关系，数据信号电压经两个驱动晶体管同时写入数据存储模块中，大大增大了数据信号电压的写入速度，大大降低了数据信号在写入的过程中得电压衰减，从而使得发光驱动模块输出端的电压误差较小，进而降低了误差电压对像素亮度的影响。

附图说明

图1所示为本发明一实施例提供的一种像素驱动电路的电路图；

图2所示为本发明一实施例提供的一种像素驱动电路的电路图；

图3所示为本发明一实施例提供的第一驱动晶体管以及第二驱动晶体管的沟道平面图；

图4所示为本发明一实施例提供的一种像素驱动电路的电路图；

图5所示为本发明一实施例提供的一种像素驱动电路的电路图；

图6所示为本发明一实施例提供的一种像素驱动电路的时序控制图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

图1所示为本发明一实施例提供的一种像素驱动电路的电路图，如图1所示，一种像素驱动电路的电路图包括：数据存储模块、发光驱动模块、第一电容以及第一数据存储控制模块。其中，数据存储模块配置为存储数据信号电压。其中，发光驱动模块包括第一驱动晶体管M1和第二驱动晶体管M2，第一驱动晶体管M1的漏极与第二驱动晶体管M2的源极连接，第一驱动晶体管M1的源极接收数据信号电压，第一驱动晶体管M1的栅极以及第二驱动晶体管M2的栅极连接，第一驱动晶体管M1的栅极与数据存储模块连接。其中，第一电容C1的一端(N1)与第二驱动晶体管M2的漏极连接，第一电容C1的另一端(N2)与数据存储模块连接；其中，第一数据存储控制模块接收第一扫描控制信号Scan1，第一数据存储控制模块根据第一扫描控制信号Scan1控制第一驱动晶体管M2的漏极是否与数据存储模块电连接。当第一数据存储控制模块根据第一扫描控制信号Scan1控制第一驱动晶体管M2的漏极与数据存储模块电连接时，第二驱动晶体管M2的栅极与源极连接。

本发明实施例提供的一种像素驱动电路，除了包括数据存储模块需要的电容之外，采用了额外的电容以及两个驱动晶体管，当在像素驱动电路工作时的数据写入阶段，在第一数据存储控制模块以及电容的共同作用下，两个驱动晶体管是并联的关系，数据信号电压经两个驱动晶体管同时写入数据存储模块中，大大增大了数据信号电压的写入速度，大大降低了数据信号在写入的过程中得电压衰减，从而使得发光驱动模块输出端的电压误差较小，进而降低了误差电压对像素亮度的影响，另外，在像素电路中的发光器件发光时，电容的存在还可以对驱动晶体管栅极电压进行微弱的调整，进而能够稳定驱动晶体管中的电流。

在本发明一实施例中，第一数据存储控制模块包括第一开关晶体管M3，如图2所示，第一开关晶体管M3的栅极接收第一扫描控制信号Scan1，第一开关晶体管M3的源极与第一驱动晶体管M1的漏极连接，第一开关晶体管M3的漏极分别与数据存储模块以及第二驱动晶体管M2的栅极连接。第一开关晶体管M3根据第一扫描控制信号Scan1导通或者截止，使得第一驱动晶体管M1的漏极与数据存储模块电连接或者断开。

在本发明一实施例中，第一驱动晶体管M1的沟道和第二驱动晶体管M2的沟道相连通，如图3所示。第一驱动晶体管M1的沟道第二驱动晶体管M2的沟道的连通可以使得第一驱动晶体管M1以及第二驱动晶体管M2可以共同作为一个驱动晶体管，增大了驱动晶体管的沟道长度，从而降低了驱动晶体管的电流。

在本发明一实施例中，像素驱动电路还包括第二数据存储控制模块，如图4所示，第二数据存储控制模块接收第二扫描控制信号Scan2，第二数据存储控制模块根据第二扫描控制信号Scan2控制数据信号电压是否存入数据存储模块。

在进一步的实施例中，第二数据存储控制模块包括第二开关晶体管M4，如图5所示，第二开关晶体管M4的栅极接收第二扫描控制信号Scan2，第二开关晶体管M4的源极接收数据信号电压；第二开关晶体管M4的漏极与第一驱动晶体管M1的源极连接。第二开关晶体管M4在第二扫描控制信号Scan2的控制下导通或者截止；以使得数据信号电压是否能够存入数据存储模块。

在一实施例中，数据存储模块包括至少一个电容，在进一步的实施例中，数据存储模块包括第二电容C2，其中第二电容C2的一端与电源电压输出端连接，第二电容C2的另一端与第二驱动晶体管M2的栅极连接，如图4所示。

在本发明一实施例中，像素驱动电路还包括发光器件、发光控制模块以及初始化模块。如图5所示，其中发光器件的阳极与发光驱动模块连接；发光控制模块串联在电源输出端与发光器件的阳极之间，发光控制模块接收发光控制信号EM，发光控制模块根据发光控制信号EM控制电源输出端是否与发光器件的阳极电连接；初始化模块接收第三扫描控制信号Scan3，初始化模块根据第三扫描控制信号Scan3控制数据存储模块以及发光器件的阳极是否均与初始化电压的输出端连接，从而使得数据存储模块的电压以及发光器件的阳极的电压是否重置。

在进一步的实施例中，如图5所示，发光控制模块包括第三开关晶体管M6和第四开关晶体管M5，第三开关晶体管M6的栅极以及第四开关晶体管M5的栅极均接收发光控制信号EM；第三开关晶体管M6的源极与数据存储模块连接，第三开关晶体管M6的漏极与第一驱动晶体管M1的源极连接；第四开关晶体管M5的源极与第二驱动晶体管M2的漏极连接，第四开关晶体管M5的漏极与发光器件的阳极连接；第三开关晶体管M6以及第四开关晶体管M5在发光控制信号EM控制下导通或者截止，以使得第一驱动晶体管M1以及第二驱动晶体管M2共同组成的驱动晶体管的源极是否能够成功接收电源电压VDD，以及第一驱动晶体管M1以及第二驱动晶体管M2共同组成的驱动晶体管的漏极是否能够与发光器件的阳极连接，进一步的控制发发光器件是否能够发光。

其中，初始化模块包括：第五开关晶体管M8和第六开关晶体管M7，第五开关晶体管M8的栅极以及第六开关晶体管M7的栅极接收第三扫描控制信号Scan3，第五开关晶体管M8的源极与数据存储模块连接，第五开关晶体管M8的漏极接收初始化电压Vref；第六开关晶体管M7的源极与发光器件的阳极连接，第六开关晶体管M7的漏极接收初始化电压Vref。其中，第六开关晶体管M7在第三扫描控制信号Scan3的控制下导通或者截止，进而控制发光器件的阳极电压是否得到重置。第五开关晶体管M8在第三扫描控制信号Scan3的控制下导通或者截止，进而控制数据存储模块的一端是否重置。

基于上述像素驱动电路，本发明实施例还提供了一种上述像素电路的驱动方法，包括如下步骤：

(1)施加具有第一电压幅值的第一扫描控制信号Scan1至第一数据存储控制模块，以使得第一数据存储控制模块断开第一驱动晶体管M1的漏极与数据存储模块的连接，也断开第一驱动晶体管M1的漏极与第一驱动晶体管M1的栅极的连接，使得数据信号电压Vdata传输至第一电容C1的N1端；

(2)施加具有第二电压幅值的第一扫描控制信号至第一数据存储控制模块，以使得第一驱动晶体管M1的漏极与数据存储模块电连接，第一驱动晶体管M1的漏极与第一驱动晶体管M1的栅极连接，即像素驱动电路中的连接点2与连接点4连接，如图1所示，第一驱动晶体管M1的漏极与栅极短接，第二驱动晶体管M2的栅极与漏极也短接，第一驱动晶体管M1和第二驱动晶体管M2均为TFT二极管。由于在步骤(1)中，第一电容C1的N1端的电压为Vdata，像素驱动电路中的连接点3的电压也为Vdata，第一驱动晶体管M1的漏极与栅极短接，连接点2的电压等于连接点4的电压，由于连接点4的电压，由于连接点3的电压大于连接点4的电压，因此，连接点3的电压大于连接点2的电压，因此第二驱动晶体管M2的源极与漏极发生翻转，第二驱动晶体管M2的源极电压为Vdata；第一驱动晶体管M1的漏极与第二驱动晶体管M2的漏极连接，第一驱动晶体管M1的栅极也与第二驱动晶体管M2的栅极连接，且第一驱动晶体管M1的源极以及第二驱动晶体管M2的源极电压均为Vdata，因此第一驱动晶体管M1与第二驱动晶体管M2等效两个并联的TFT二极管，然后同时对数据存储模块进行放电(即同时将数据信号电压Vdata同时写入数据存储模块)，从而大大增加了数据写入速度，大大降低了数据信号在写入的过程中得电压衰减，从而使得发光驱动模块输出端的电压误差较小，进而降低了误差电压对像素亮度的影响，另外，在像素电路中的发光器件发光时，电容的存在还可以对驱动晶体管栅极电压进行微弱的调整，进而能够稳定驱动晶体管中的电流。

为了使得更好的理解上述像素驱动电路以及驱动电路的驱动方法，下面接合更为具体的实施例对上述所述像素电路的工作过程进行详细的说明。

图5是本发明一实施例提供的一种像素驱动电路的电路图，图6所示为本发明一实施例提供的像素电路的驱动信号时序图，如图5所示，一种像素驱动电路包括：第一数据存储模块、发光驱动模块、第一电容C1、第一数据存储控制模块、第二数据存储控制模块以及发光控制模块。其中，发光驱动模块包括第一驱动晶体管M1和第二驱动晶体管M2，数据存储模块包括第二电容C2，第一数据存储控制模块包括第一开关晶体管M3，第二数据存储控制模块包括第二开关晶体管M4，发光控制模块包括第三开关晶体管M6和第四开关晶体管M5，初始化模块包括：第五开关晶体管M8和第六开关晶体管M7，整个像素驱动电路包括八个晶体管以及两个电容，因此，该像素驱动电路简称为8T2C电路。其中，第一驱动晶体管M1的漏极与第二驱动晶体管M2的源极连接，第一驱动晶体管M1的源极接收数据信号电压Vdata，第一驱动晶体管M1的栅极以及第二驱动晶体管M2的栅极连接，第一驱动晶体管M1的栅极与第二电容C2的一端连接，第二电容C2的另一端与电源电压输出端连接；第一电容C1的一端(N1)与第二驱动晶体管M2的漏极连接，第一电容C1的另一端(N2)与第二电容C2的一端连接；第一开关晶体管M3的栅极接收第一扫描控制信号Scan1，第一开关晶体管M3的源极与第一驱动晶体管M1的漏极连接，第一开关晶体管M3的漏极分别与第一电容C1的一端以及第二驱动晶体管M2的栅极连接；第二开关晶体管M4的栅极接收第二扫描控制信号Scan2，第二开关晶体管M4的源极接收数据信号电压Vdata；第二开关晶体管M4的漏极与第一驱动晶体管M1的源极连接；第三开关晶体管M6的栅极以及第四开关晶体管M5的栅极均接收发光控制信号EM；第三开关晶体管M6的源极与第二电容C2的一端连接，第三开关晶体管M6的漏极与第一驱动晶体管M1的源极连接；第四开关晶体管M5的源极与第二驱动晶体管M2的漏极连接，第四开关晶体管M5的漏极与发光器件的阳极连接；第五开关晶体管M8和第六开关晶体管M7，第五开关晶体管M8的栅极以及第六开关晶体管M7的栅极接收第三扫描控制信号Scan3，第五开关晶体管M8的源极与第二电容C2的一端连接，第五开关晶体管M8的漏极接收初始化电压Vref；第六开关晶体管M7的源极与发光器件的阳极连接，第六开关晶体管M7的漏极接收初始化电压Vref。

结合图6所示，图5所述的像素驱动电路的工作过程如下：

(1)初始化阶段T1，施加具有第一电压幅值的第三扫描信号Scan3至第六开关晶体管M7的栅极以及第五开关晶体管M8的栅极，具有第一电压幅值的第三扫描信号Scan3使得第六开关晶体管M7以及第五开关晶体管M8导通；施加具有第一电压幅值的第二扫描信号Scan2至第二开关晶体管M4的栅极，具有第一电压幅值的第二扫描信号Scan2使得第二开关晶体管M4导通；施加具有第二电压幅值的第一扫描信号Scan1至第一开关晶体管M3的栅极，具有第二电压幅值的第一扫描信号Scan1使得第一开关晶体管M3截止；施加具有第二电压幅值的发光控制信号EM至第四开关晶体管M5的栅极以及第三开关晶体管M6的栅极，具有第二电压幅值的发光控制信号EM使得第三开关晶体管M6截止、第四开关晶体管M5也截止。

由于第六开关晶体管M7导通，发光器件的阳极电压为Vref，将发光器件的阳极电位初始化，保证OLED反转形成黑态。第五开关晶体管M8导通使得第二电容C2的Q1端的电压为Vref，清除第二电容C2的Q1端存储的电位。第一驱动晶体管M1的栅极电压以及第二驱动晶体管M2的栅极电压均为Vref。

由于第二开关晶体管M4的导通，第一驱动晶体管M1的源极电压为Vdata，因此第一驱动晶体管M1的栅极电压低于Vdata，因此第一驱动晶体管M1导通，第二驱动晶体管M2也导通，使得第一电容C1的N1端的电压为Vdata。

(2)数据写入阶段T2：

施加具有第二电压幅值的第三扫描信号Scan3至第六开关晶体管M7的栅极以及第五开关晶体管M8的栅极，具有第二电压幅值的第三扫描信号Scan3使得第六开关晶体管M7以及第五开关晶体管M8均截止；施加具有第一电压幅值的第二扫描信号Scan2至第二开关晶体管M4的栅极，具有第一电压幅值的第二扫描信号Scan2使得第二开关晶体管M4导通；施加具有第一电压幅值的第一扫描信号Scan1至第一开关晶体管M3的栅极，具有第一电压幅值的第一扫描信号Scan1使得第一开关晶体管M3导通；施加具有第二电压幅值的发光控制信号EM至第四开关晶体管M5的栅极以及第三开关晶体管M6的栅极，具有第二电压幅值的发光控制信号EM使得第三开关晶体管M6截止、第四开关晶体管M5也截止。

由于第一开关晶体管M3的导通，像素驱动电路中的连接点4的电压等于连接点2的电压，因为连接点4的电压为Vref，因此连接2的电压也为Vref；第一电容C1的N1端的电压为Vdata，像素驱动电路中的连接点3的电压也为Vdata；因此连接点3的电压大于连接点2的电压，因此第二驱动晶体管M2的源极与漏极发生翻转，第二驱动晶体管M2的源极电压为Vdata；第一驱动晶体管M1的漏极与第二驱动晶体管M2的漏极连接，第一驱动晶体管M1的栅极也与第二驱动晶体管M2的栅极连接，且第一驱动晶体管M1的源极以及第二驱动晶体管M2的源极电压均为Vdata，因此第一驱动晶体管M1与第二驱动晶体管M2等效两个并联的TFT二极管，然后同时对数据存储模块进行放电(即同时将数据信号电压Vdata同时写入数据存储模块)，从而大大增加了数据写入速度，大大降低了数据信号在写入的过程中得电压衰减，从而使得发光驱动模块输出端的电压误差较小，进而降低了误差电压对像素亮度的影响，另外，在像素电路中的发光器件发光时，电容的存在还可以对驱动晶体管栅极电压进行微弱的调整，进而能够稳定驱动晶体管中的电流。

(3)显示器件发光阶段T3：

施加具有第二电压幅值的第三扫描信号Scan3至第六开关晶体管M7的栅极以及第五开关晶体管M8的栅极，具有第二电压幅值的第三扫描信号Scan3使得第六开关晶体管M7以及第五开关晶体管M8均截止；施加具有第二电压幅值的第二扫描信号Scan2至第二开关晶体管M4的栅极，具有第一电压幅值的第二扫描信号Scan2使得第二开关晶体管M4截止；施加具有第二电压幅值的第一扫描信号Scan1至第一开关晶体管M3的栅极，具有第一电压幅值的第一扫描信号Scan1使得第一开关晶体管M3截止；施加具有第一电压幅值的发光控制信号EM至第四开关晶体管M5的栅极以及第三开关晶体管M6的栅极，具有第二电压幅值的发光控制信号EM使得第三开关晶体管M6导通、第四开关晶体管M5也导通。

由于第三开关晶体管M6与第四开关晶体管M5均导通，由于第一驱动晶体管M1与第二驱动晶体管M2的栅极连接，因此第一驱动晶体管M1与第二驱动晶体管M2相当于一个长沟道的驱动晶体管，并在电源电压VDD的作用下产生电流提供给显示器件，驱动显示器件发光。

应当理解，本发明上述实施例提供的晶体管，例如第一驱动晶体管M1、第二驱动晶体管M2、第一开关晶体管M3、第二开关晶体管M4、第三开关晶体管M6、第四开关晶体管M5、第五开关晶体管M8以及第六开关晶体管M7均为PMOS管，第一电压幅值为低电平的电压值、第二电压幅值为高电平的电压值。同理，本领域技术人员还可以将像素电路中的多个晶体管部分为PMOS管，部分为NMOS管，施加在相应晶体管上的电压幅值随着晶体光的种类而改变，例如在同一个像素电路中，若第一开关晶体管M3、第二开关晶体管M4均为PMOS管，则施加在第一开关晶体管M3、第二开关晶体管M4上的第一电压幅值则为低电平的电压值；若第三开关晶体管M6以及第四开关晶体管M5均为NMOS管，则施加在第三开关晶体管M6以及第四开关晶体管M5的发光控制信号的第一电压幅值则为高电平的电压值。因此本发明对上述像素驱动电路中的晶体管的种类以及施加在相应晶体管上的信号电压幅值不做限定。

以上描述了8T2C像素驱动电路在时序的控制下的工作过程，但是应当理解，为了更方便的提供第一扫描信号Scan1、第二扫描信号Scan2、第三扫描信号Scan3以及发光控制信号EM的驱动电路的设置，在初始化阶段T1、数据写入阶段T2、发光阶段T3之间还可以设置过渡阶段，因此，本发明实施例对像素驱动电路的工作阶段中是否还设置过渡阶段不做限定。

本发明实施例还提供了一种显示装置，包括如前述所述的像素驱动电路。

在一实施例中，显示装置还包括：控制器，所述控制器配置为执行以下步骤：

(1)将具有第一电压幅值的第一扫描控制信号传输至第一开关晶体管的栅极，以使得所述第一开关晶体管截止；以及，

(2)将具有第二电压幅值的第一扫描控制信号传输至所述第一开关晶体管的栅极，以使得所述第一开关晶体管导通。

本发明实施例提供的显示装置，在控制器的控制下，像素电路中的数据信号电压同时经两个驱动晶体管存储到数据存储模块中，从而大大增加了数据写入速度，大大降低了数据信号在写入的过程中得电压衰减，从而使得发光驱动模块输出端的电压误差较小，进而降低了误差电压对像素亮度的影响，另外，在像素电路中的发光器件发光时，电容的存在还可以对驱动晶体管栅极电压进行微弱的调整，进而能够稳定驱动晶体管中的电流。

其中控制器在执行上述步骤时，如何实现同时经两个驱动晶体管存储到数据存储模块中，如前述所述的像素驱动电路的驱动方法中所述，在此不再做赘述。

以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换等，均应包含在本发明的保护范围之内。

Claims (12)

1.一种像素驱动电路，其特征在于，包括：

数据存储模块，配置为存储数据信号电压；

发光驱动模块，包括第一驱动晶体管和第二驱动晶体管，所述第一驱动晶体管的漏极与所述第二驱动晶体管的源极连接，所述第一驱动晶体管的源极接收所述数据信号电压，所述第一驱动晶体管的栅极以及第二驱动晶体管的栅极连接，所述第一驱动晶体管的栅极与所述数据存储模块连接；

第一电容，所述第一电容的一端与所述第二驱动晶体管的漏极连接，所述第一电容的另一端与所述数据存储模块连接；以及，

第一数据存储控制模块，所述第一数据存储控制模块接收第一扫描控制信号，所述第一数据存储控制模块根据所述第一扫描控制信号控制所述第一驱动晶体管的漏极是否与所述数据存储模块电连接。

2.根据权利要求1所述的像素驱动电路，其特征在于，所述第一数据存储控制模块包括第一开关晶体管，所述第一开关晶体管的源极与所述第一驱动晶体管的漏极连接，所述第一开关晶体管的栅极接收第一扫描控制信号，所述第一开关晶体管根据所述第一扫描控制信号导通或者截止，以使得所述第一驱动晶体管的漏极与所述数据存储模块电连接或者断开。

3.根据权利要求1所述的像素驱动电路，其特征在于，所述第一驱动晶体管的沟道和所述第二驱动晶体管的沟道相连通。

4.根据权利要求1所述的像素驱动电路，其特征在于，还包括：

第二数据存储控制模块，所述第二数据存储控制模块接收第二扫描控制信号，所述第二数据存储控制模块根据所述第二扫描控制信号控制所述数据信号电压是否存入所述数据存储模块。

5.根据权利要求4所述的像素驱动电路，其特征在于，所述第二数据存储控制模块包括第二开关晶体管，所述第二开关晶体管的栅极接收第二扫描控制信号，所述第二开关晶体管在所述第二扫描控制信号的控制下导通或者截止；所述第二开关晶体管的源极接收所述数据信号电压，所述第二开关晶体管的漏极与所述第一驱动晶体管的源极连接。

6.根据权利要求1所述的像素驱动电路，其特征在于，所述数据存储模块包括至少一个电容。

7.根据权利要求1所述的像素驱动电路，其特征在于，还包括：

发光器件，所述发光器件的阳极与所述发光驱动模块连接；和，

串联在电源输出端与所述发光器件的阳极之间的发光控制模块，所述发光控制模块接收发光控制信号，所述发光控制模块根据所述发光控制信号控制所述电源输出端是否与所述发光器件的阳极电连接；和，

初始化模块，所述初始化模块接收第三扫描控制信号，所述初始化模块根据所述第三扫描控制信号控制所述数据存储模块以及所述发光器件的阳极是否均与初始化电压的输出端连接。

8.根据权利要求7所述的像素驱动电路，其特征在于，

所述发光控制模块包括至少一个开关晶体管；和/或，

所述初始化模块包括至少一个开关晶体管。

9.根据权利要求8所述的像素驱动电路，其特征在于，所述发光控制模块包括：第三开关晶体管和第四开关晶体管，所述第三开关晶体管的栅极以及所述第四开关晶体管的栅极均接收发光控制信号，所述第三开关晶体管以及所述第四开关晶体管在所述发光控制信号控制下导通或者截止；其中，所述第三开关晶体管的源极与所述数据存储模块连接，所述第三开关晶体管的漏极与所述第一驱动晶体管的源极连接；所述第四开关晶体管的源极与所述第二驱动晶体管的漏极连接，所述第四开关晶体管的漏极与所述发光器件的阳极连接。

10.根据权利要求8所述的像素驱动电路，其特征在于，所述初始化模块包括：第五开关晶体管和第六开关晶体管，所述第五开关晶体管的栅极以及所述第六开关晶体管的栅极接收所述第三扫描控制信号，所述第五开关晶体管的源极与所述数据存储模块连接，所述第五开关晶体管的漏极接收所述初始化电压；所述第六开关晶体管的源极与所述发光器件的阳极连接，所述第六开关晶体管的漏极接收所述初始化电压。

11.一种显示装置，其特征在于，包括：

如权利要求1-10任一项所述的像素驱动电路；以及，

控制器，所述控制器配置为执行以下步骤：

将具有第一电压幅值的第一扫描控制信号传输至第一开关晶体管的栅极，以使得所述第一开关晶体管截止；以及，

将具有第二电压幅值的第一扫描控制信号传输至所述第一开关晶体管的栅极，以使得所述第一开关晶体管导通。

12.一种如权利要求1至10任一项所述的像素驱动电路的驱动方法，包括：

施加具有第一电压幅值的第一扫描控制信号至第一开关晶体管的栅极，以使得所述第一开关晶体管截止；以及，

施加具有第二电压幅值的第一扫描控制信号至所述第一开关晶体管的栅极，以使得所述第一开关晶体管导通。

Images