CN111696473A - 像素驱动电路、像素驱动电路的驱动方法和显示面板 - Google Patents

Abstract

本发明公开了一种像素驱动电路、像素驱动电路的驱动方法和显示面板。该像素驱动电路包括驱动模块、第一电压输入模块、补偿模块、数据写入模块、存储模块、发光控制模块和发光模块；第一电压输入模块用于向驱动模块写入第一电压；补偿模块用于对第一电压进行阈值补偿；数据写入模块用于向存储模块写入数据电压；存储模块用于维持数据电压；驱动模块用于根据数据电压输出驱动信号；发光控制模块用于控制存储模块耦合数据电压至驱动模块，并控制驱动信号输出至发光模块，控制发光模块发光。可以减小阈值电压补偿时间受显示面板的分辨率和刷新频率的影响，保证了阈值电压的补偿效果，提高了显示面板的亮度均一性。

Description

像素驱动电路、像素驱动电路的驱动方法和显示面板

技术领域

本发明实施例涉及显示技术领域，尤其涉及一种像素驱动电路、像素驱动电路的驱动方法和显示面板。

背景技术

显示面板中的像素驱动电路包括驱动晶体管，由于显示面板上不同子像素对应的驱动晶体管特性存在差异，容易导致显示面板显示不均匀。现有技术中采用在像素驱动电路中加入阈值补偿晶体管，用于补偿驱动晶体管的阈值电压，从而提高显示面板的显示均一性。在补偿过程中，对驱动晶体管的阈值电压进行补偿的时长容易受到显示面板的刷新频率和分辨率的影响，导致驱动晶体管的阈值电压补偿效果与显示面板的刷新频率和分辨率相矛盾。

发明内容

本发明提供一种像素驱动电路、像素驱动电路的驱动方法和显示面板，在保证驱动晶体管阈值电压的补偿效果的基础上，有利于实现显示面板的高频和高分辨率显示。

第一方面，本发明实施例提供了一种像素驱动电路，包括驱动模块、第一电压输入模块、补偿模块、数据写入模块、存储模块、发光控制模块和发光模块；

所述第一电压输入模块用于向所述驱动模块写入第一电压；

所述补偿模块用于对所述第一电压进行阈值补偿；

所述数据写入模块用于向所述存储模块写入数据电压；

所述存储模块用于维持所述数据电压；

所述驱动模块用于根据所述数据电压输出驱动信号；

所述发光控制模块用于控制所述存储模块耦合所述数据电压至所述驱动模块，并控制所述驱动信号输出至所述发光模块，控制所述发光模块发光。

可选地，所述驱动模块包括第一晶体管，所述补偿模块包括第二晶体管，所述存储模块包括存储电容；

所述第一晶体管的第一极与所述第一电压输入模块电连接，所述第一晶体管的第二极与所述第二晶体管的第一极电连接，所述第一晶体管的栅极与所述第二晶体管的第二极和所述存储电容的第一极电连接，所述第二晶体管的栅极与第一扫描信号输入端电连接，所述存储电容的第二极与所述数据写入模块电连接。

可选地，所述第一电压输入模块包括第三晶体管；所述数据写入模块包括第四晶体管；

所述第三晶体管的第一极与第一电压信号输入端电连接，所述第三晶体管的第二极与所述第一晶体管的第一极电连接，所述第三晶体管的栅极与所述第一扫描信号输入端电连接；所述第四晶体管的第二极与所述存储电容的第二极电连接，所述第四晶体管的第一极与数据信号输入端电连接，所述第四晶体管的栅极与第二扫描信号输入端电连接。

可选地，所述发光控制模块包括第五晶体管、第六晶体管和第七晶体管；所述发光模块包括有机发光二极管；

所述第五晶体管的第一极和所述第七晶体管的第一极与第一电源信号输入端电连接，所述第五晶体管的第二极与所述第一晶体管的第一极电连接，所述第六晶体管的第一极与所述第一晶体管的第二极电连接，所述第六晶体管的第二极与所述有机发光二极管的阳极电连接，所述有机发光二极管的阴极与第二电源信号输入端电连接，所述第七晶体管的第二极与所述存储电容的第二极电连接，所述第五晶体管的栅极、所述第六晶体管的栅极和所述第七晶体管的栅极与发光控制信号输入端电连接。

可选地，所述第一电压信号输入端提供的第一电压大于或等于所述第一电源信号输入端提供的第一电源信号。

可选地，所述第一电压与所述第一电源信号的差值范围为1-2V。

可选地，像素驱动电路还包括初始化晶体管；

所述初始化晶体管的第一极与参考信号输入端电连接，所述初始化晶体管的第二极与所述发光模块的第一端电连接，所述初始化晶体管的栅极与第一扫描信号输入端电连接。

第二方面，本发明实施例还提供了一种显示面板，包括本发明任意实施例提供的像素驱动电路。

第三方面，本发明实施例还提供了一种像素驱动电路的驱动方法，用于驱动本发明任意实施例提供的像素驱动电路，包括：

在第一阶段，第一电压输入模块向所述驱动模块写入第一电压，补偿模块对所述第一电压进行阈值补偿；

在第二阶段，数据写入模块向存储模块写入数据电压；所述存储模块维持所述数据电压；

在第三阶段，所述驱动模块根据所述数据电压输出驱动信号，发光控制模块控制所述存储模块耦合所述数据电压至所述驱动模块，并控制所述驱动信号输出至发光模块，控制所述发光模块发光。

可选地，像素驱动电路的驱动方法还包括：

在所述第一阶段，初始化晶体管向所述发光模块的第一端提供参考信号。

本发明实施例的技术方案，像素驱动电路在第一阶段实现驱动模块的阈值补偿，然后在第二阶段写入数据电压。当包括该像素驱动电路的显示面板具有高分辨率或高刷新频率时，可以使显示面板不同行像素驱动电路的第一阶段交叠，延长第一阶段中阈值电压的补偿时间，从而减小了阈值电压补偿时间受显示面板的分辨率和刷新频率的影响，保证了阈值电压的补偿效果，提高了显示面板的亮度均一性。同时可以不影响不同行像素驱动电路中的数据写入阶段，保证了不同行的像素驱动电路的数据电压正常写入。另外，由于在第三阶段第一电源信号通过存储模块耦合至驱动模块的控制端，使得在驱动模块形成驱动信号时消除第一电源信号对驱动信号的影响。当显示面板上不同位置的像素驱动电路中的第一电源信号输入端连接的第一电源信号线上的压降不同，使得显示面板上不同位置的像素驱动电路的第一电源信号不同时，可以避免显示面板上不同位置的像素驱动电路的第一电源信号不同导致的显示面板的显示均一性差的问题，提高了显示面板的均一性。

附图说明

图1为现有的一种像素驱动电路的结构示意图；

图2为本发明实施例提供的一种像素驱动电路的结构示意图；

图3为本发明实施例提供的另一种像素驱动电路的结构示意图；

图4为本发明实施例提供的另一种像素驱动电路的结构示意图；

图5为本发明实施例提供的另一种像素驱动电路的结构示意图；

图6为图5提供的像素驱动电路对应的一种时序图；

图7为本发明实施例提供的另一种像素驱动电路的结构示意图；

图8为本发明实施例提供的一种像素驱动电路的驱动方法的流程示意图；

图9为本发明实施例提供的一种显示面板的结构示意图。

具体实施方式

下面结合附图和实施例对本发明作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本发明，而非对本发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本发明相关的部分而非全部结构。

图1为现有的一种像素驱动电路的结构示意图。如图1所示，该像素驱动电路包括驱动晶体管Mdr、第一晶体管M1、第二晶体管M2、第三晶体管M3、第四晶体管M4、第五晶体管M5、第六晶体管M6、存储电容C1和发光器件D1。驱动晶体管Mdr、第一晶体管M1、第二晶体管M2、第三晶体管M3、第四晶体管M4、第五晶体管M5和第六晶体管M6示例性地示出了均为P型晶体管。其具体连接关系如图1所示。在像素驱动电路的工作过程中，第一阶段，第一扫描信号输入端Scan1提供的第一扫描信号为低电平，第二扫描信号输入端Scan2提供的第二扫描信号为高电平，发光控制信号输入端E1提供的发光控制信号为高电平。此时第五晶体管M5和第六晶体管M6将参考电压信号输入端Vref1提供的参考电压信号输出至驱动晶体管Mdr的栅极和发光器件D1的阳极，分别对驱动晶体管Mdr的栅极和发光器件D1的阳极进行初始化，驱动晶体管Mdr处于导通状态。在第二阶段，第一扫描信号输入端Scan1提供的第一扫描信号为高电平，第二扫描信号输入端Scan2提供的第二扫描信号为低电平，发光控制信号输入端E1提供的发光控制信号为高电平。此时第一晶体管M1和第二晶体管M2导通，数据信号输入端Vdata提供的数据电压通过第一晶体管M1、驱动晶体管Mdr和第二晶体管M2写入至驱动晶体管Mdr的栅极，直至驱动晶体管Mdr栅极的电位为数据电压和驱动晶体管Mdr的阈值电压之和，驱动晶体管Mdr截止，实现了数据电压写入和驱动晶体管Mdr的阈值补偿。在第三阶段，第一扫描信号输入端Scan1提供的第一扫描信号为高电平，第二扫描信号输入端Scan2提供的第二扫描信号为高电平，发光控制信号输入端E1提供的发光控制信号为低电平。此时第三晶体管M3和第四晶体管M4导通，第三晶体管M3输出第一电源输入端Vdd提供的第一电源至驱动晶体管Mdr的源极，增加了驱动晶体管Mdr的栅源压差，使得驱动晶体管Mdr的源极和栅极之间的电压差大于驱动晶体管Mdr的阈值电压，因此驱动晶体管Mdr导通。发光器件D1的阴极与第二电源输入端Vss电连接，此时驱动晶体管Mdr向发光器件D1提供驱动电流，驱动发光器件D1发光。

像素驱动电路在上述工作过程中，阈值补偿与数据电压写入为同一阶段。当显示面板具有高分辨率或采用高刷新频率驱动显示面板时，每一像素驱动电路的工作时长比较短，使得像素驱动电路的第二阶段时长变短，导致像素驱动电路的阈值补偿时长变短，像素驱动电路的阈值补偿效果差，显示面板的显示均一性比较差。

针对上述技术问题，本发明实施例提供了一种像素驱动电路。图2为本发明实施例提供的一种像素驱动电路的结构示意图。如图2所示，该像素驱动电路包括驱动模块10、第一电压输入模块20、补偿模块30、数据写入模块40、存储模块50、发光控制模块60和发光模块70；

第一电压输入模块20用于向驱动模块10写入第一电压；补偿模块30用于对第一电压进行阈值补偿；数据写入模块40用于向存储模块50写入数据电压；存储模块50用于维持数据电压；驱动模块10用于根据数据电压输出驱动信号；发光控制模块60用于控制存储模块50耦合数据电压至驱动模块10，并控制驱动信号输出至发光模块70，控制发光模块70发光。

具体地，如图2所示，驱动模块10的第一端与第一电压输入模块20的第二端和发光控制模块60的第二端电连接，驱动模块10的第二端与发光控制模块60的第三端和补偿模块30的第一端电连接，驱动模块10的控制端与补偿模块30的第二端和存储模块50的第一端电连接。第一电压输入模块20的第一端与第一电压信号输入端V1电连接，第一电压输入模块20的控制端与第一扫描信号输入端S1电连接。补偿模块30的控制端与第一扫描信号输入端S1电连接。数据写入模块40的第一端与数据信号输入端VDATA电连接，数据写入模块40的第二端与存储模块50的第二端和发光控制模块60的第五端电连接，数据写入模块40的控制端与第二扫描信号输入端S2电连接。发光控制模块60的第一端与第一电源信号输入端VDD电连接，发光控制模块60的第四端与发光模块70的第一端电连接，发光控制模块60的控制端与发光控制信号输入端EM电连接，发光模块70的第二端与第二电源信号输入端VSS电连接。

在像素驱动电路工作的过程中，在第一阶段，第一电压输入模块20提供的第一电压通过驱动模块10和补偿模块30写入至驱动模块10的控制端。由于补偿模块30可以对驱动模块10的阈值进行补偿，从而可以使得驱动模块10控制端的电位包括第一电压和驱动模块10的阈值电压，实现了驱动模块10的阈值补偿。另外，存储模块50的第一端的电位与驱动模块10的控制端的电位相同。在第二阶段，数据写入模块40向存储模块50的第二端写入数据电压，存储模块50的第二端的电位为数据电压，同时存储模块50的第一端维持第一电压和驱动模块10的阈值电压之和。存储模块50维持其两端的电位保持不变。在第三阶段，发光控制模块60将第一电源信号输入端VDD提供的第一电源信号传输至存储模块50的第二端，使得存储模块50的第二端的电位由数据电压跳变为第一电源信号。同时存储模块50耦合作用使得存储模块50的第一端的电位变化，实现驱动模块10的控制端的电位包括数据电压和阈值电压。而且，发光控制模块60将第一电源信号传输至驱动模块10的第一端，并通过驱动模块10和发光控制模块60传输至发光模块70，使发光模块70发光。

在上述工作过程中，像素驱动电路在第一阶段实现驱动模块10的阈值补偿，然后在第二阶段写入数据电压。当包括该像素驱动电路的显示面板具有高分辨率或高刷新频率时，可以使显示面板不同行像素驱动电路的第一阶段交叠，延长第一阶段中阈值电压的补偿时间，从而减小了阈值电压补偿时间受显示面板的分辨率和刷新频率的影响，保证了阈值电压的补偿效果，提高了显示面板的均一性。同时可以不影响不同行像素驱动电路中的数据写入阶段，保证了不同行的像素驱动电路的数据电压正常写入。另外，由于在第三阶段第一电源信号通过存储模块耦合至驱动模块的控制端，使得在驱动模块形成驱动信号时消除第一电源信号对驱动信号的影响。当显示面板上不同位置的像素驱动电路中的第一电源信号输入端连接的第一电源信号线上的压降不同，使得显示面板上不同位置的像素驱动电路的第一电源信号不同时，可以避免显示面板上不同位置的像素驱动电路的第一电源信号不同导致的显示面板的显示均一性差的问题，提高了显示面板的均一性。

需要说明的是，由于显示面板不同行的像素驱动电路的第一阶段可以交叠，因此可以根据需要设置不同行的像素驱动电路在第一阶段的交叠时间，从而可以根据需要设置像素驱动电路在第一阶段的阈值补偿时间，更好地提高了显示面板的均一性。

图3为本发明实施例提供的另一种像素驱动电路的结构示意图。如图3所示，驱动模块10包括第一晶体管T1，补偿模块30包括第二晶体管T2，存储模块50包括存储电容Cst；第一晶体管T1的第一极与第一电压输入模块20电连接，第一晶体管T1的第二极与第二晶体管T2的第一极电连接，第一晶体管T1的栅极与第二晶体管T2的第二极和存储电容Cst的第一极电连接，第二晶体管T2的栅极与第一扫描信号输入端S1电连接，存储电容Cst的第二极与数据写入模块40电连接。

具体地，第一晶体管T1为驱动晶体管，用于在第三阶段形成驱动电流，驱动发光模块70发光。第一晶体管T1和第二晶体管T2示例性地示出了为P型晶体管。当第一扫描信号输入端S1输入的第一扫描信号为低电平时，第一晶体管T1和第二晶体管T2导通。存储电容Cst具有存储和耦合作用。当存储电容Cst的两极电位确定后，存储电容Cst可以存储两极电位之间的压差。当存储电容Cst的一极电位跳变后，存储电容Cst的耦合作用使得另一极的电位变化相同的电位。

图4为本发明实施例提供的另一种像素驱动电路的结构示意图。如图4所示，第一电压输入模块20包括第三晶体管T3；数据写入模块40包括第四晶体管T4；第三晶体管T3的第一极与第一电压信号输入端V1电连接，第三晶体管T3的第二极与第一晶体管T1的第一极电连接，第三晶体管T3的栅极与第一扫描信号输入端S1电连接；第四晶体管T4的第二极与存储电容Cst的第二极电连接，第四晶体管T4的第一极与数据信号输入端VDATA电连接，第四晶体管T4的栅极与第二扫描信号输入端S2电连接。

具体地，如图4所示，第三晶体管T3和第四晶体管T4示例性地示出了为P型晶体管。当第一扫描信号输入端S1输入的第一扫描信号为低电平时，第三晶体管T3导通。当第而扫描信号输入端S2输入的第二扫描信号为低电平时，第四晶体管T4导通。在上一帧显示时，第一晶体管T1为导通状态。在第一阶段时，第一扫描信号输入端S1输入的第一扫描信号为低电平，第二晶体管T2和第三晶体管T3同时导通，第一电压信号输入端V1提供的第一电压信号通过第三晶体管T3、第一晶体管T1和第二晶体管T2写入至第一晶体管T1的栅极，同时第一晶体管T1为二极管连接方法，第一晶体管T1的栅极写入的电位为第一电压信号和第一晶体管T1的阈值电压之和时，第一晶体管T1截止。在第二阶段时，第一扫描信号输入端S1输入的第一扫描信号和第二扫描信号输入端S2输入的第二扫描信号同时为低电平，第一晶体管T1的栅极电位(即存储电容Cst的第一极电位)保持为第一电压信号和第一晶体管T1的阈值电压之和，数据电压通过第四晶体管T4写入至存储电容Cst的第二极。

需要说明的是，在第二阶段开始时，第一晶体管T1为截止状态。当数据电压通过第四晶体管T4写入存储电容Cst的第二极时，存储电容Cst的第二极电位发生变化，并通过耦合作用使得存储电容Cst的第一极电位发生变化。当存储电容Cst的第一极电位发生变化时，即第一晶体管T1的栅极电位发生变化，会使得第一晶体管T1的栅源压差减小，从而使得第一晶体管T1导通，第一晶体管T1的栅极电位继续写入第一电压信号和第一晶体管T1的阈值电压之和，直至第二阶段结束。即在第二阶段结束时，第一晶体管T1的栅极电位(即存储电容Cst的第一极电位)保持为第一电压信号和第一晶体管T1的阈值电压之和，存储电容Cst的第二极的电位为数据电压。

图5为本发明实施例提供的另一种像素驱动电路的结构示意图。如图5所示，发光控制模块60包括第五晶体管T5、第六晶体管T6和第七晶体管T7；发光模块70包括有机发光二极管E1；第五晶体管T5的第一极和第七晶体管T7的第一极与第一电源信号输入端VDD电连接，第五晶体管T5的第二极与第一晶体管T1的第一极电连接，第六晶体管T6的第一极与第一晶体管T1的第二极电连接，第六晶体管T6的第二极与有机发光二极管E1的阳极电连接，有机发光二极管E1的阴极与第二电源信号输入端VSS电连接，第七晶体管T7的第二极与存储电容Cst的第二极电连接，第五晶体管T5的栅极、第六晶体管T6的栅极和第七晶体管T7的栅极与发光控制信号输入端EM电连接。

具体地，如图5所示，第五晶体管T5、第六晶体管T6和第七晶体管T7示例性地示出了为P型晶体管。当发光控制信号输入端EM输入的发光控制信号为低电平时，第五晶体管T5、第六晶体管T6和第七晶体管T7导通。当第五晶体管T5、第六晶体管T6和第七晶体管T7导通时，第一电源信号输入端VDD提供的第一电源信号传输至存储电容Cst的第二极，使存储电容Cst的第二极由数据电压跳变为第一电源信号vdd。由于存储电容Cst具有耦合作用，因此存储电容Cst的第一极的电位由第一电压信号v1和第一晶体管T1的阈值电压vth之和跳变为v1+vth+vdd-vdata，其中，vdata为数据电压。同时，第一晶体管T1的第一极电位为第一电源信号vdd，第一晶体管T1导通，且第五晶体管T5和第六晶体管T6导通，使得第一晶体管T1形成的驱动电流输出至有机发光二极管E1，驱动有机发光二极管E1发光。

图6为图5提供的像素驱动电路对应的一种时序图。其中，s1为第一扫描信号输入端S1提供的第一扫描信号的时序图，s2为第二扫描信号输入端S2提供的第二扫描信号的时序图，em为发光控制信号输入端EM提供的发光控制信号的时序图，vdata为数据信号输入端VDATA提供的数据电压的时序图。以下结合图5和图6说明像素驱动电路的工作过程。

在第一阶段t1，第一扫描信号s1为低电平，第二扫描信号s2为高电平，发光控制信号em为高电平，第二晶体管T2和第三晶体管T3导通，第四晶体管T4、第五晶体管T5、第六晶体管T6和第七晶体管T7截止。且第一晶体管T1在上帧发光阶段结束时保持导通状态，第一电压信号v1通过第三晶体管T3、第一晶体管T1和第二晶体管T2写入至第一晶体管T1的栅极，完成对第一晶体管T1的初始化以及第一晶体管T1的阈值电压vth的提取。即第一晶体管T1的栅极电位为v1+vth。

在第二阶段t2，第一扫描信号s1为低电平，第二扫描信号s2为低电平，发光控制信号em为高电平，第二晶体管T2、第三晶体管T3和第四晶体管T4导通，第五晶体管T5、第六晶体管T6和第七晶体管T7均截止。数据电压vdata通过第四晶体管T4写入至存储电容Cst的第二极，完成了数据电压vdata的写入。同时存储电容Cst的第一极保持第一阶段t1的电位v1+vth，且存储电容Cst维持两极的电位不变。

由第一阶段t1和第二阶段t2可知，像素驱动电路在第一阶段t1完成了第一晶体管T1的阈值电压vth提取，在第二阶段t2完成了数据电压vdata的写入过程。当包括该像素驱动电路的显示面板具有高分辨率或高刷新频率时，可以使显示面板不同行像素驱动电路的第一阶段t1交叠，延长第一阶段t1中阈值电压vth的补偿时间，从而减小了阈值电压vth补偿时间受显示面板的分辨率和刷新频率的影响，保证了阈值电压vth的补偿效果，提高了显示面板的亮度均一性。同时可以不影响不同行像素驱动电路中的第二阶段t2的数据电压vdata写入，保证了不同行像素驱动电路的数据电压vdata正常写入。

在第三阶段t3，第一扫描信号s1为高电平，第二扫描信号s2为高电平，发光控制信号em为低电平，第二晶体管T2、第三晶体管T3和第四晶体管T4截止，第五晶体管T5、第六晶体管T6和第七晶体管T7均导通。第七晶体管T7将第一电源信号vdd传输至存储电容Cst的第二极，使存储电容Cst的第二极由数据电压vdata跳变为第一电源信号vdd。由于存储电容Cst具有耦合作用，因此存储电容Cst的第一极的电位由第一电压信号v1和第一晶体管T1的阈值电压vth之和跳变为v1+vth+vdd-vdata。同时，第一晶体管T1的第一极电位为第一电源信号vdd，第一晶体管T1导通。第一晶体管T1形成驱动电流，其驱动电流I为：

其中，μ为第一晶体管T1的载流子迁移率，Cox为第一晶体管T1的电容常数，w为第一晶体管T1的沟道宽度，L为第一晶体管T1的沟道长度。

由第三阶段t3可知，存储电容Cst的第二极的电位由数据电压vdata跳变为第一电源信号vdd，且存储电容Cst的耦合作用使得存储电容Cst的第一极的电位由v1+vth跳变为v1+vth+vdd-vdata，因此在第一晶体管T1形成驱动电流时消除第一电源信号vdd对驱动电流的影响。当显示面板上不同位置的像素驱动电路中的第一电源信号输入端连接的第一电源信号线上的压降不同，使得显示面板上不同位置的像素驱动电路的第一电源信号不同时，可以避免显示面板上不同位置的像素驱动电路的第一电源信号不同导致的显示面板的显示均一性差的问题，提高了显示面板的均一性。

需要说明的是，图5仅是示例性地示出了第一晶体管T1至第七晶体管T7均为P型晶体管。在其他实施例中，第一晶体管T1至第七晶体管T7还可以为N型晶体管，对应的第一扫描信号、第二扫描信号和发光控制信号的时序做适应性调整，同样可以实现像素驱动电路的正常工作。

在上述各技术方案的基础上，第一电压信号输入端V1提供的第一电压v1大于或等于第一电源信号输入端VDD提供的第一电源信号vdd。

具体地，由于在上一帧结束时，第一晶体管T1的栅极电位最大值小于或等于vdd+vth。此时可以设置第一电压v1大于或等于第一电源信号输入端VDD提供的第一电源信号vdd+vth，使得第一晶体管T1的第一极在第一阶段的电位大于第一晶体管T1的栅极电位，从而可以保证第一晶体管T1在第一阶段为导通状态，实现了对第一晶体管T1的栅极初始化以及阈值电压的提取。可选地，当存在信号干扰时，第一晶体管T1栅极的最大电位小于或等于vdd+vth+v’，其中，v’为预留的余量。此时可以设置第一电压v1大于或等于vdd+vth+v’，从而保证第一晶体管T1在第一阶段的导通。

优选地，第一电压v1与第一电源信号vdd的差值范围为1-2V，即可以使第一晶体管T1的栅极电位具有一定的预留的余量，可以保证像素驱动电路在第一阶段时第一晶体管T1的栅源电压小于第一晶体管T1的阈值电压vth，从而可以保证在第一阶段第一晶体管T1的栅极能够被初始化。

图7为本发明实施例提供的另一种像素驱动电路的结构示意图。如图7所示，像素驱动电路还包括初始化晶体管T8；初始化晶体管T8的第一极与参考信号输入端VREF电连接，初始化晶体管T8的第二极与发光模块70的第一端电连接，初始化晶体管T8的栅极与第一扫描信号输入端S1电连接。

具体地，在第一阶段和第二阶段时，第一扫描信号输入端S1输入的第一扫描信号为低电平，此时初始化晶体管T8为导通状态，将参考信号输入端VREF提供的参考信号输出至发光模块70的第一端，对发光模块70进行初始化，从而改善了上一帧显示画面的残影对像素驱动电路发光的影响。

本发明实施例还提供一种像素驱动电路的驱动方法，用于驱动本发明任意实施例提供的像素驱动电路。图8为本发明实施例提供的一种像素驱动电路的驱动方法的流程示意图。如图8所示，该方法包括：

S110、在第一阶段，第一电压输入模块向驱动模块写入第一电压，补偿模块对第一电压进行阈值补偿；

S120、在第二阶段，数据写入模块向存储模块写入数据电压；存储模块维持数据电压；

S130、在第三阶段，驱动模块根据数据电压输出驱动信号，发光控制模块控制存储模块耦合数据电压至驱动模块，并控制驱动信号输出至发光模块，控制发光模块发光。

本发明实施例的技术方案，通过在第一阶段实现驱动模块的阈值补偿，然后在第二阶段写入数据电压。当包括该像素驱动电路的显示面板具有高分辨率或高刷新频率时，可以使显示面板不同行像素驱动电路的第一阶段交叠，延长第一阶段中阈值电压的补偿时间，从而减小了阈值电压补偿时间受显示面板的分辨率和刷新频率的影响，保证了阈值电压的补偿效果，提高了显示面板的亮度均一性。同时可以不影响不同行像素驱动电路中的数据写入阶段，保证了不同行的像素驱动电路的数据电压正常写入。另外，在第三阶段，第一电源信号通过存储模块耦合至驱动模块的控制端，使得在驱动模块形成驱动信号时消除第一电源信号对驱动信号的影响。当显示面板上不同位置的像素驱动电路中的第一电源信号输入端连接的第一电源信号线上的压降不同，使得显示面板上不同位置的像素驱动电路的第一电源信号不同时，可以避免显示面板上不同位置的像素驱动电路的第一电源信号不同导致的显示面板的显示均一性差的问题，提高了显示面板的均一性。

在上述技术方案的基础上，像素驱动电路的驱动方法还包括：

在第一阶段，初始化晶体管向发光模块的第一端提供参考信号。

本发明实施例还提供一种显示面板。图9为本发明实施例提供的一种显示面板的结构示意图。如图9所示，该显示面板100包括本发明任意实施例提供的像素驱动电路。

具体地，如图9所示，显示面板100包括多个像素驱动电路101，每个像素驱动电路101工作过程中驱动发光模块发光，从而实现显示面板100的显示。

注意，上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解，本发明不限于这里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本发明的保护范围。因此，虽然通过以上实施例对本发明进行了较为详细的说明，但是本发明不仅仅限于以上实施例，在不脱离本发明构思的情况下，还可以包括更多其他等效实施例，而本发明的范围由所附的权利要求范围决定。

Claims (10)

1.一种像素驱动电路，其特征在于，包括驱动模块、第一电压输入模块、补偿模块、数据写入模块、存储模块、发光控制模块和发光模块；

所述第一电压输入模块用于向所述驱动模块写入第一电压；

所述补偿模块用于对所述第一电压进行阈值补偿；

所述数据写入模块用于向所述存储模块写入数据电压；

所述存储模块用于维持所述数据电压；

所述驱动模块用于根据所述数据电压输出驱动信号；

所述发光控制模块用于控制所述存储模块耦合所述数据电压至所述驱动模块，并控制所述驱动信号输出至所述发光模块，控制所述发光模块发光。

2.根据权利要求1所述的像素驱动电路，其特征在于，所述驱动模块包括第一晶体管，所述补偿模块包括第二晶体管，所述存储模块包括存储电容；

所述第一晶体管的第一极与所述第一电压输入模块电连接，所述第一晶体管的第二极与所述第二晶体管的第一极电连接，所述第一晶体管的栅极与所述第二晶体管的第二极和所述存储电容的第一极电连接，所述第二晶体管的栅极与第一扫描信号输入端电连接，所述存储电容的第二极与所述数据写入模块电连接。

3.根据权利要求1或2所述的像素驱动电路，其特征在于，所述第一电压输入模块包括第三晶体管；所述数据写入模块包括第四晶体管；

所述第三晶体管的第一极与第一电压信号输入端电连接，所述第三晶体管的第二极与所述第一晶体管的第一极电连接，所述第三晶体管的栅极与所述第一扫描信号输入端电连接；所述第四晶体管的第二极与所述存储电容的第二极电连接，所述第四晶体管的第一极与数据信号输入端电连接，所述第四晶体管的栅极与第二扫描信号输入端电连接。

4.根据权利要求3所述的像素驱动电路，其特征在于，所述发光控制模块包括第五晶体管、第六晶体管和第七晶体管；所述发光模块包括有机发光二极管；

所述第五晶体管的第一极和所述第七晶体管的第一极与第一电源信号输入端电连接，所述第五晶体管的第二极与所述第一晶体管的第一极电连接，所述第六晶体管的第一极与所述第一晶体管的第二极电连接，所述第六晶体管的第二极与所述有机发光二极管的阳极电连接，所述有机发光二极管的阴极与第二电源信号输入端电连接，所述第七晶体管的第二极与所述存储电容的第二极电连接，所述第五晶体管的栅极、所述第六晶体管的栅极和所述第七晶体管的栅极与发光控制信号输入端电连接。

5.根据权利要求4所述的像素驱动电路，其特征在于，所述第一电压信号输入端提供的第一电压大于或等于所述第一电源信号输入端提供的第一电源信号。

6.根据权利要求5所述的像素驱动电路，其特征在于，所述第一电压与所述第一电源信号的差值范围为1-2V。

7.根据权利要求1所述的像素驱动电路，其特征在于，还包括初始化晶体管；

所述初始化晶体管的第一极与参考信号输入端电连接，所述初始化晶体管的第二极与所述发光模块的第一端电连接，所述初始化晶体管的栅极与第一扫描信号输入端电连接。

8.一种显示面板，其特征在于，包括权利要求1-7任一项所述的像素驱动电路。

9.一种像素驱动电路的驱动方法，用于驱动权利要求1-7任一项所述的像素驱动电路，其特征在于，包括：

在第一阶段，第一电压输入模块向所述驱动模块写入第一电压，补偿模块对所述第一电压进行阈值补偿；

在第二阶段，数据写入模块向存储模块写入数据电压；所述存储模块维持所述数据电压；

在第三阶段，所述驱动模块根据所述数据电压输出驱动信号，发光控制模块控制所述存储模块耦合所述数据电压至所述驱动模块，并控制所述驱动信号输出至发光模块，控制所述发光模块发光。

10.根据权利要求9所述的像素驱动电路的驱动方法，其特征在于，还包括：

在所述第一阶段，初始化晶体管向所述发光模块的第一端提供参考信号。

Images