CN112435624A - 像素驱动电路、像素驱动电路的驱动方法和显示面板 - Google Patents

Abstract

本发明公开了一种像素驱动电路、像素驱动电路的驱动方法和显示面板。该像素驱动电路包括驱动晶体管、数据写入模块、置位模块、存储模块、发光控制模块和发光模块；置位模块用于在数据写入阶段置位驱动晶体管的栅极为第一电位；数据写入模块用于在数据写入阶段向存储模块写入数据电压；驱动晶体管用于在数据写入阶段补偿驱动晶体管的阈值电压；存储模块用于存储数据电压和第一电位；发光控制模块用于在发光阶段连通存储模块和驱动晶体管的栅极，以及连通驱动晶体管和发光模块，使驱动晶体管根据数据电压和第一电位驱动发光模块发光，可以提高显示面板的显示均一性。

Description

像素驱动电路、像素驱动电路的驱动方法和显示面板

技术领域

本发明实施例涉及显示技术领域，尤其涉及一种像素驱动电路、像素驱动电路的驱动方法和显示面板。

背景技术

在显示面板显示的过程中，像素驱动电路中的驱动晶体管根据数据电压形成驱动电流驱动发光器件发光。驱动电流的大小与像素驱动电路的电源信号相关。在显示面板中，提供电源信号的电源信号线具有压降，显示面板中不同位置的像素驱动电路的电源信号不同，导致不同的像素驱动电路驱动发光器件发光的亮度不同，显示面板的显示均一性比较差。

发明内容

本发明提供一种像素驱动电路、像素驱动电路的驱动方法和显示面板，以提供显示面板的显示均一性。

第一方面，本发明实施例提供了一种像素驱动电路，包括驱动晶体管、数据写入模块、置位模块、存储模块、发光控制模块和发光模块；

所述置位模块用于在数据写入阶段置位所述驱动晶体管的栅极为第一电位；

所述数据写入模块用于在所述数据写入阶段向所述存储模块写入数据电压；

所述驱动晶体管用于在所述数据写入阶段补偿所述驱动晶体管的阈值电压；

所述存储模块用于存储所述数据电压和所述第一电位；

所述发光控制模块用于在发光阶段连通所述存储模块和所述驱动晶体管的栅极，以及连通所述驱动晶体管和所述发光模块，使所述驱动晶体管根据所述数据电压和所述第一电位驱动所述发光模块发光。

可选地，所述置位模块包括第一晶体管；所述第一晶体管的栅极与第一扫描信号输入端连接，所述第一晶体管的第一极与第一电位输入端连接，所述第一晶体管的第二极与所述驱动晶体管的栅极连接。

可选地，所述发光控制模块包括第二晶体管和第三晶体管；所述存储模块包括存储电容；所述发光模块包括发光器件；

所述第二晶体管的栅极和所述第三晶体管的栅极与发光控制信号输入端连接，所述第二晶体管的第一极与所述存储电容的第一极连接，所述第二晶体管的第二极与所述驱动晶体管的栅极连接，所述第三晶体管的第一极和所述存储电容的第二极与所述驱动晶体管的第二极连接，所述第三晶体管的第二极与所述发光器件的正极连接，所述驱动晶体管的第一极与第一电源信号输入端连接，所述发光器件的负极与所述第二电源信号输入端连接。

可选地，所述数据写入模块包括第四晶体管；

所述第四晶体管的栅极与所述第一扫描信号输入端连接，所述第四晶体管的第一极与数据电压输入端连接，所述第四晶体管的第二极与所述存储电容的第一极连接。

可选地，像素驱动电路还包括第一初始化模块和第二初始化模块；

所述第一初始化模块用于在初始化阶段对所述发光器件复位；

所述第二初始化模块用于在所述初始化阶段对所述驱动晶体管的栅极复位。

可选地，所述第一初始化模块包括第五晶体管，所述第二初始化模块包括第六晶体管；

所述第五晶体管的栅极和所述第六晶体管的栅极与第二扫描信号输入端连接，所述第五晶体管的第一极与第一初始化信号输入端连接，所述第五晶体管的第二极与所述驱动晶体管的第二极连接，所述第六晶体管的第一极与第二初始化信号输入端连接，所述第六晶体管的第二极与所述第二晶体管的第一极连接。

可选地，所述驱动晶体管和所述第一晶体管至所述第六晶体管均为N型晶体管；

所述第二初始化信号输入端提供的第二初始化信号大于所述第一初始化信号输入端提供的第一初始化信号和所述驱动晶体管的阈值电压之和，所述第一初始化信号和所述驱动晶体管的阈值电压之和大于所述发光器件的阈值电压。

可选地，所述第一电位输入端复用为所述第二初始化信号输入端。

第二方面，本发明实施例还提供了一种像素驱动电路的驱动方法，用于驱动本发明任意实施例提供的像素驱动电路，包括：

在数据写入阶段，所述置位模块置位所述驱动晶体管的栅极为第一电位，所述驱动晶体管补偿所述驱动晶体管的阈值电压，所述数据写入模块向所述存储模块写入数据电压，所述存储模块存储所述数据电压和所述第一电位；

在发光阶段，所述发光控制模块连通所述存储模块和所述驱动晶体管的栅极，以及连通所述驱动晶体管和所述发光模块，使所述驱动晶体管根据所述数据电压和所述第一电位驱动所述发光模块发光。

第三方面，本发明实施例还提供了一种显示面板，包括n级级联的移位寄存器和多个本发明任意实施例提供的像素驱动电路；

第i级所述移位寄存器的输出端与第i行所述像素驱动电路的第一扫描信号输入端连接，第i-1级所述移位寄存器的输出端与第i行所述像素驱动电路的第二扫描信号输入端连接；其中，i为大于1且小于n的整数，n为所述像素驱动电路的行数。

本发明实施例的技术方案，像素驱动电路中的置位模块在数据写入阶段置位驱动晶体管的栅极为第一电位，并使驱动晶体管导通，使驱动晶体管的第二极写入第一电源信号，直至驱动晶体管的第二极电位为第一电位与驱动晶体管的阈值电压之差，驱动晶体管截止，实现驱动晶体管的阈值补偿。同时数据写入模块向存储模块写入数据电压。在发光阶段，存储模块存储的数据电压通过发光控制模块传输至驱动晶体管的栅极，驱动晶体管根据栅极的数据电压和第二极的第一电位与驱动晶体管的阈值电压之差形成驱动电流，并通过发光控制模块传输至发光模块，驱动发光模块发光。驱动晶体管形成的驱动电流与数据电压和第一电位相关，而与驱动晶体管的阈值电压和第一电源信号输入端提供的第一电源信号无关，因此可以实现对电源信号线的压降和驱动晶体管的阈值电压的补偿，提高了显示面板的显示均一性。

附图说明

图1为现有技术提供的一种像素驱动电路的电路结构示意图；

图2为本发明实施例提供的一种像素驱动电路的结构示意图；

图3为本发明实施例提供的另一种像素驱动电路的结构示意图；

图4为本发明实施例提供的另一种像素驱动电路的结构示意图；

图5为本发明实施例提供的另一种像素驱动电路的结构示意图；

图6为图5提供的像素驱动电路对应的一种时序图；

图7为本发明实施例提供的另一种像素驱动电路的结构示意图；

图8为图7提供的像素驱动电路对应的一种时序图；

图9为本发明实施例提供的另一种像素驱动电路的结构示意图；

图10为本发明实施例提供的一种像素驱动电路的驱动方法的流程示意图；

图11为本发明实施例提供的一种显示面板的结构示意图。

具体实施方式

下面结合附图和实施例对本发明作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本发明，而非对本发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本发明相关的部分而非全部结构。

图1为现有技术提供的一种像素驱动电路的电路结构示意图。如图1所示，该像素驱动电路包括驱动晶体管Mdr、第一晶体管M1、第二晶体管M2、第三晶体管M3、第四晶体管M4、第五晶体管M5、第六晶体管M6、存储电容C1和发光器件D1。驱动晶体管Mdr、第一晶体管M1、第二晶体管M2、第三晶体管M3、第四晶体管M4、第五晶体管M5和第六晶体管M6示例性地示出了均为P型晶体管。其具体连接关系如图1所示。在像素驱动电路的驱动晶体管Mdr驱动发光器件D1发光时，驱动晶体管Mdr形成的驱动电流I为：

其中，μ为驱动晶体管Mdr的载流子迁移率，Cox为驱动晶体管Mdr的电容常数，w为驱动晶体管Mdr的沟道宽度，L为驱动晶体管Mdr的沟道长度。Vdata为数据电压输入端vdata提供的数据电压，vdd为第一电源输入端Vdd提供的第一电源信号。

在显示面板中设置有电源信号线，用于为第一电源输入端Vdd提供第一电源信号。而电源信号线的线阻导致电源信号线上具有压降，使得显示面板中不同位置的像素驱动电路具有不同的第一电源信号，从而导致不同的像素驱动电路形成的驱动电流不同，进而导致不同的像素驱动电路驱动发光器件D1发光时的发光亮度不同，使得显示面板的显示均一性比较差。

针对上述技术问题，本发明实施例提供了一种像素驱动电路。图2为本发明实施例提供的一种像素驱动电路的结构示意图。如图2所示，该像素驱动电路包括驱动晶体管Tdr、数据写入模块10、置位模块20、存储模块30、发光控制模块40和发光模块50；置位模块20用于在数据写入阶段置位驱动晶体管Tdr的栅极为第一电位；数据写入模块10用于在数据写入阶段向存储模块30写入数据电压；驱动晶体管Tdr用于在数据写入阶段补偿驱动晶体管Tdr的阈值电压；存储模块30用于存储数据电压和第一电位；发光控制模块40用于在发光阶段连通存储模块30和驱动晶体管Tdr的栅极，以及连通驱动晶体管Tdr和发光模块50，使驱动晶体管Tdr根据数据电压和第一电位驱动发光模块50发光。

具体地，如图2所示，驱动晶体管Tdr的栅极与置位模块20的第二端和发光控制模块40的第一端连接，驱动晶体管Tdr的第一极与第一电源信号输入端VDD连接，驱动晶体管Tdr的第二极与发光控制模块40的第三端和存储模块30的第二端连接，数据写入模块10的控制端与第一扫描信号输入端S1连接，数据写入模块10的第一端与数据电压输入端VDATA连接，数据写入模块的第二端与存储模块30的第一端连接，置位模块20的控制端与第一扫描信号输入端S1连接，置位模块20的第一端与第一电位输入端V1连接，存储模块30的第一端与发光控制模块40的第二端连接，发光控制模块40的控制端与发光控制信号输入端EM连接，发光控制模块40的第四端与发光模块50的第一端连接，发光模块50的第二端与第二电源信号输入端VSS连接。

在像素驱动电路工作的过程中，在数据写入阶段，置位模块20将第一电位输入端V1提供的第一电位传输至驱动晶体管Tdr的栅极，使得驱动晶体管Tdr导通，第一电源信号输入端VDD提供的第一电源信号通过驱动晶体管Tdr写入至驱动晶体管Tdr的第二极，直至驱动晶体管Tdr的第二极电位为第一电位与驱动晶体管Tdr的阈值电压vth之差，驱动晶体管Tdr截止，即存储模块30的第二端的电位为第一电压与驱动晶体管Tdr的阈值电压vth之差。同时数据电压输入端VDATA提供的数据电压通过数据写入模块10写入至存储模块30的第一端，使得存储模块30的第一端的电位为数据电压。此时存储模块30存储的电压为第一端和第二端的电位之差，完成了数据写入和驱动晶体管Tdr的阈值补偿。在发光阶段，发光控制模块40的第一端和第二端之间，以及发光控制模块40的第三端和第四端之间导通，存储模块30第一端的数据电压通过发光控制模块40传输至驱动晶体管Tdr的栅极，驱动晶体管Tdr根据栅极的数据电压和第二极的第一电位与驱动晶体管Tdr的阈值电压vth之差形成驱动电流，并通过发光控制模块40传输至发光模块50，驱动发光模块50发光。驱动晶体管Tdr形成的驱动电流为：

其中，μ为驱动晶体管Tdr的载流子迁移率，Cox为驱动晶体管Tdr的电容常数，w为驱动晶体管Tdr的沟道宽度，L为驱动晶体管Tdr的沟道长度，v1为第一电位的电压值，vdata为数据电压的电压值，vth为驱动晶体管Tdr的阈值电压。

由此可知，驱动晶体管Tdr形成的驱动电流与数据电压和第一电位相关，而与驱动晶体管Tdr的阈值电压和第一电源信号输入端VDD提供的第一电源信号无关。当通过电源信号线为第一电源信号输入端VDD提供第一电源信号，电源信号线上的压降使得不同的像素驱动电路具有不同的第一电源信号时，不会影响像素驱动电路形成的驱动电流，实现了对电源信号线的压降补偿，从而避免了显示面板内因电源信号线的压降导致的发光亮度不均的现象，提高了显示面板的显示均一性。同时，驱动晶体管Tdr的阈值电压也无法影响像素驱动电路形成的驱动电流，实现了驱动晶体管Tdr的阈值电压补偿，可以进一步地提高显示面板的显示均一性。

图3为本发明实施例提供的另一种像素驱动电路的结构示意图。如图3所示，置位模块20包括第一晶体管T1；第一晶体管T1的栅极与第一扫描信号输入端S1连接，第一晶体管T1的第一极与第一电位输入端V1连接，第一晶体管T1的第二极与驱动晶体管Tdr的栅极连接。

具体地，图3中示例性地示出了第一晶体管T1为N型晶体管。第一晶体管T1的栅极为置位模块20的控制端，第一晶体管T1的第一极为置位模块20的第一端，第一晶体管T1的第二极为置位模块20的第二端。当第一扫描信号输入端S1提供的第一扫描信号为高电平时，第一晶体管T1导通，第一电位输入端V1提供的第一电位可以通过第一晶体管T1传输至驱动晶体管Tdr的栅极，对驱动晶体管Tdr的栅极置位，使得驱动晶体管Tdr导通，第一电源信号输入端VDD提供的第一电源信号通过驱动晶体管Tdr写入至驱动晶体管Tdr的第二极，直至驱动晶体管Tdr的第二极电位为第一电位与驱动晶体管Tdr的阈值电压vth之差，驱动晶体管Tdr截止，即存储模块30的第二端的电位为第一电压与驱动晶体管Tdr的阈值电压vth之差。

图4为本发明实施例提供的另一种像素驱动电路的结构示意图。如图4所示，发光控制模块40包括第二晶体管T2和第三晶体管T3；存储模块30包括存储电容Cst；发光模块50包括发光器件E1；第二晶体管T2的栅极和第三晶体管T3的栅极与发光控制信号输入端EM连接，第二晶体管T2的第一极与存储电容Cst的第一极连接，第二晶体管T2的第二极与驱动晶体管Tdr的栅极连接，第三晶体管T3的第一极和存储电容Cst的第二极与驱动晶体管Tdr的第二极连接，第三晶体管T3的第二极与发光器件E1的正极连接，驱动晶体管Tdr的第一极与第一电源信号输入端VDD连接，发光器件E1的负极与第二电源信号输入端VSS连接。

具体地，图4中示例性地示出了第二晶体管T2和第三晶体管T3为N型晶体管。第二晶体管T2的第一极作为发光控制模块40的第一端，第二晶体管T2的第二极作为发光控制模块40的第二端，第三晶体管T3的第一极作为发光控制模块40的第三端，第三晶体管T3的第二极作为发光控制模块40的第四端，第二晶体管T2的栅极和第三晶体管T3的栅极作为发光控制模块40的控制端。存储电容Cst的第一极作为存储模块30的第一端，存储电容Cst的第二极作为存储模块30的第二端。发光器件E1的阳极作为发光模块50的第一端，发光器件E1的阴极作为发光模块50的第二端。当发光控制信号输入端EM提供的发光控制信号为高电平时，第二晶体管T2和第三晶体管T3导通，存储电容Cst第一极的数据电压通过第二晶体管T2传输至驱动晶体管Tdr的栅极，且驱动晶体管Tdr的第二极电位为第一电位与驱动晶体管Tdr的阈值电压vth之差，因此驱动晶体管Tdr根据栅极的数据电压和第二极的第一电位与驱动晶体管Tdr的阈值电压vth之差形成驱动电流，并通过第三晶体管T3传输至发光器件E1的阳极，驱动发光器件E1发光。由于驱动电流只与数据电压和第一电位相关，从而可以实现像素驱动电路对电源信号线的压降以及驱动晶体管Tdr的阈值电压的补偿，提高了显示面板的显示均一性。

图5为本发明实施例提供的另一种像素驱动电路的结构示意图。如图5所示，数据写入模块10包括第四晶体管T4；第四晶体管T4的栅极与第一扫描信号输入端S1连接，第四晶体管T4的第一极与数据电压输入端VDATA连接，第四晶体管T4的第二极与存储电容Cst的第一极连接。

具体地，图5中示例性地示出了第四晶体管T4为N型晶体管。第四晶体管T4的栅极作为数据写入模块10的控制端，第四晶体管T4的第一极作为数据写入模块10的第一端，第四晶体管T4的第二极作为数据写入模块10的第二端。当第一扫描信号输入端S1提供的第一扫描信号为高电平时，第四晶体管T4导通，数据电压输入端VDATA提供的数据电压通过第四晶体管T4写入存储电容Cst的第一极，实现数据电压的写入。

图6为图5提供的像素驱动电路对应的一种时序图。其中，s1为第一扫描信号输入端S1提供的第一扫描信号的时序图，em为发光控制信号输入端EM提供的发光控制信号的时序图，以下结合图5和图6说明像素驱动电路的工作过程。

在数据写入阶段t1，第一扫描信号s1为高电平，发光控制信号em为低电平，第一晶体管T1和第四晶体管T4导通，第二晶体管T2和第三晶体管T3截止，第一晶体管T1将第一电位输入端V1提供的第一电位传输至驱动晶体管Tdr的栅极，对驱动晶体管Tdr的栅极置位，使得驱动晶体管Tdr导通，第一电源信号输入端VDD提供的第一电源信号通过驱动晶体管Tdr写入至驱动晶体管Tdr的第二极，直至驱动晶体管Tdr的第二极电位为第一电位与驱动晶体管Tdr的阈值电压vth之差，驱动晶体管Tdr截止。此处存储电容Cst的第二极的电位为第一电压v1与驱动晶体管Tdr的阈值电压vth之差，即v1-vth，实现驱动晶体管Tdr的阈值补偿。同时，第四晶体管T4将数据电压输入端VDATA提供的数据电压写入存储电容Cst的第一极，实现数据电压的写入。

在发光阶段t2，第一扫描信号s1为低电平，发光控制信号em为高电平，第一晶体管T1和第四晶体管T4截止，第二晶体管T2和第三晶体管T3导通，存储电容Cst第一极的数据电压通过第二晶体管T2传输至驱动晶体管Tdr的栅极，且驱动晶体管Tdr的第二极电位为第一电位与驱动晶体管Tdr的阈值电压vth之差，因此驱动晶体管Tdr根据栅极的数据电压和第二极的第一电位与驱动晶体管Tdr的阈值电压vth之差形成驱动电流，并通过第三晶体管T3传输至发光器件E1的阳极，驱动发光器件E1发光。

图7为本发明实施例提供的另一种像素驱动电路的结构示意图。如图7所示，像素驱动电路还包括第一初始化模块60和第二初始化模块70；第一初始化模块60用于在初始化阶段对发光器件E1复位；第二初始化模块70用于在初始化阶段对驱动晶体管的栅极复位。

具体地，第一初始化模块60的控制端和第二初始化模块70的控制端与第二扫描信号输入端S2连接，第一初始化模块60的第一端与第一初始化信号输入端VREF1连接，第一初始化模块60的第二端与驱动晶体管Tdr的第二极连接。第二初始化模块70的第一端与第二初始化信号输入端VREF2连接，第二初始化模块70的第二端与第二晶体管T2的第一极连接。在像素驱动电路的初始化阶段，第二扫描信号输入端S2提供的第二扫描信号控制第一初始化模块60将第一初始化信号输入端VREF1提供的第一初始化信号传输至驱动晶体管Tdr的第二极，然后通过第三晶体管T3传输至发光器件E1的阳极，对发光器件E1的阳极进行复位。同时第二初始化模块70将第二初始化信号输入端VREF2提供的第二初始化信号传输至第二晶体管T2的第二极，并通过第二晶体管T2传输至驱动晶体管Tdr的栅极，对驱动晶体管Tdr的栅极进行复位。从而实现了驱动晶体管Tdr的栅极和发光器件E1的阳极初始化，避免了像素驱动电路驱动发光器件E1发光时的残影现象。示例性地，第一初始化信号的电压可以为0V，第二初始化信号的电压可以为0-1V。

继续参考图7，第一初始化模块60包括第五晶体管T5，第二初始化模块70包括第六晶体管T6；第五晶体管T5的栅极和第六晶体管T6的栅极与第二扫描信号输入端S2连接，第五晶体管T5的第一极与第一初始化信号输入端VREF1连接，第五晶体管T5的第二极与驱动晶体管Tdr的第二极连接，第六晶体管T6的第一极与第二初始化信号输入端VREF2连接，第六晶体管T6的第二极与第二晶体管T2的第一极连接。

具体地，图7示例性地示出了第五晶体管T5和第六晶体管T6为N型晶体管。第五晶体管T5的栅极作为第一初始化模块60的控制端，第五晶体管T5的第一极作为第一初始化模块60的第一端，第五晶体管T5的第二极作为第一初始化模块60的第二端。第六晶体管T6的栅极作为第二初始化模块70的控制端，第六晶体管T6的第一极作为第二初始化模块70的第一端，第六晶体管T6的第二极作为第二初始化模块70的第二端。当第二扫描信号输入端S2提供的第二扫描信号为高电平时，第五晶体管T5和第六晶体管T6导通，可以分别对发光器件E1的阳极和驱动晶体管Tdr的栅极进行初始化。

图8为图7提供的像素驱动电路对应的一种时序图。其中，s1为第一扫描信号输入端S1提供的第一扫描信号的时序图，s2为第二扫描信号输入端S2提供的第二扫描信号的时序图，em为发光控制信号输入端EM提供的发光控制信号的时序图，以下结合图7和图8说明像素驱动电路的工作过程。

在初始化阶段t10，第一扫描信号s1为低电平，第二扫描信号s2为高电平，发光控制信号em为高电平，第二晶体管T2、第三晶体管T3、第五晶体管T5和第六晶体管T6导通，第一晶体管T1和第四晶体管T4截止，第一初始化信号输入端VREF1提供的第一初始化信号通过第五晶体管T5和第三晶体管T3传输至发光器件E1的阳极，对发光器件E1的阳极进行复位。第二初始化信号输入端VREF2提供的第二初始化信号通过第六晶体管T6和第二晶体管T2传输至驱动晶体管Tdr的栅极，对驱动晶体管Tdr的栅极进行复位。

在数据写入阶段t11，第一扫描信号s1为高电平，第二扫描信号s2为低电平，发光控制信号em为低电平，第一晶体管T1和第四晶体管T4导通，第二晶体管T2、第三晶体管T3、第五晶体管T5和第六晶体管T6截止，第一晶体管T1将第一电位输入端V1提供的第一电位传输至驱动晶体管Tdr的栅极，对驱动晶体管Tdr的栅极置位，使得驱动晶体管Tdr导通，第一电源信号输入端VDD提供的第一电源信号通过驱动晶体管Tdr写入至驱动晶体管Tdr的第二极，直至驱动晶体管Tdr的第二极电位为第一电位与驱动晶体管Tdr的阈值电压vth之差，驱动晶体管Tdr截止。此处存储电容Cst的第二极的电位为第一电压v1与驱动晶体管Tdr的阈值电压vth之差，即v1-vth，实现驱动晶体管Tdr的阈值补偿。同时，第四晶体管T4将数据电压输入端VDATA提供的数据电压vdata写入存储电容Cst的第一极，实现数据电压vdata的写入。此时存储电容Cst两端的电位差为vdata-(v1-vth)。

在发光阶段t12，第一扫描信号s1为低电平，第二扫描信号s2为低电平，发光控制信号em为高电平，第二晶体管T2和第三晶体管T3导通，第一晶体管T1、第四晶体管T4、第五晶体管T5和第六晶体管T6截止，存储电容Cst第一极的数据电压通过第二晶体管T2传输至驱动晶体管Tdr的栅极，使驱动晶体管Tdr导通，驱动晶体管Tdr的第二极电位根据第一电源信号输入端VDD提供的第一电源信号上升，由于存储电容Cst的耦合作用，存储电容Cst的第一极电位也会持续上升，直至驱动晶体管Tdr截止。此时存储电容Cst两端的电位差依然为vdata-(v1-vth)。因此驱动晶体管Tdr根据栅极的数据电压vdata和第二极的第一电位v1与驱动晶体管Tdr的阈值电压vth之差形成驱动电流，并通过第三晶体管T3传输至发光器件E1的阳极，驱动发光器件E1发光。因此，在整个发光阶段，驱动晶体管形成的驱动电流与数据电压和第一电位相关，而与驱动晶体管的阈值电压和第一电源信号输入端提供的第一电源信号无关，因此可以实现对电源信号线的压降和驱动晶体管的阈值电压的补偿，提高了显示面板的显示均一性。

继续参考图7，驱动晶体管Tdr和第一晶体管T1至第六晶体管T6均为N型晶体管；第二初始化信号输入端VREF2提供的第二初始化信号大于第一初始化信号输入端VREF1提供的第一初始化信号和驱动晶体管Tdr的阈值电压之和，第一初始化信号和驱动晶体管Tdr的阈值电压之和大于发光器件E1的阈值电压。

具体地，像素驱动电路中的晶体管均可以为N型晶体管，此时晶体管可以为低温多晶硅晶体管或金属氧化物晶体管，增加了像素驱动电路的应用范围。另外，在初始化阶段结束后，驱动晶体管Tdr的栅极电位为第二初始化信号，驱动晶体管的第二极电位为第一初始化信号。通过设置第二初始化信号输入端VREF2提供的第二初始化信号大于第一初始化信号输入端VREF1提供的第一初始化信号和驱动晶体管Tdr的阈值电压之和，可以保证驱动晶体管Tdr在初始化阶段后导通，同时可以使得存储电容Cst两极的电位固定，有助于保证像素驱动电路的稳定性。而且，第一初始化信号和驱动晶体管Tdr的阈值电压之和大于发光器件E1的阈值电压，可以避免发光器件E1在初始化阶段后出现偷亮现象。

图9为本发明实施例提供的另一种像素驱动电路的结构示意图。如图9所示，第一电位输入端V1复用为第二初始化信号输入端VREF2。

具体地，第一电位输入端V1复用为第二初始化信号输入端VREF2时，可以减少像素驱动电路的端口设置，进而可以减少显示面板中信号线的设置，有助于显示面板的设计和制作。

本发明实施例还提供一种像素驱动电路的驱动方法，用于驱动本发明任意实施例提供的像素驱动电路。图10为本发明实施例提供的一种像素驱动电路的驱动方法的流程示意图。如图10所示，该方法包括：

S110、在数据写入阶段，置位模块置位驱动晶体管的栅极为第一电位，驱动晶体管补偿驱动晶体管的阈值电压，数据写入模块向存储模块写入数据电压，存储模块存储数据电压和第一电位；

S120、在发光阶段，发光控制模块连通存储模块和驱动晶体管的栅极，以及连通驱动晶体管和发光模块，使驱动晶体管根据数据电压和第一电位驱动发光模块发光。

本实施例的技术方案，通过在数据写入阶段，置位模块置位驱动晶体管的栅极为第一电位，并使驱动晶体管导通，使驱动晶体管的第二极写入第一电源信号，直至驱动晶体管的第二极电位为第一电位与驱动晶体管的阈值电压之差，驱动晶体管截止，实现驱动晶体管的阈值补偿。同时数据写入模块向存储模块写入数据电压。在发光阶段，存储模块存储的数据电压通过发光控制模块传输至驱动晶体管的栅极，驱动晶体管根据栅极的数据电压和第二极的第一电位与驱动晶体管的阈值电压之差形成驱动电流，并通过发光控制模块传输至发光模块，驱动发光模块发光。驱动晶体管形成的驱动电流与数据电压和第一电位相关，而与驱动晶体管的阈值电压和第一电源信号输入端提供的第一电源信号无关，因此可以实现对电源信号线的压降和驱动晶体管的阈值电压的补偿，提高了显示面板的显示均一性。

本发明实施例还提供一种显示面板。图11为本发明实施例提供的一种显示面板的结构示意图。如图11所示，该显示面板包括n级级联的移位寄存器200和多个本发明任意实施例提供的像素驱动电路100；第i级移位寄存器200的输出端与第i行像素驱动电路100的第一扫描信号输入端S1连接，第i-1级移位寄存器200的输出端与第i行像素驱动电路100的第二扫描信号输入端S2连接；其中，i为大于1且小于n的整数，n为像素驱动电路100的行数。

具体地，显示面板中像素驱动电路100可以在显示面板的显示区阵列排布。移位寄存器200可以在显示面板的非显示区设置，用于为像素驱动电路100提供扫描信号。第i级移位寄存器200的输出端与第i行像素驱动电路100的第一扫描信号输入端S1连接，第i-1级移位寄存器200的输出端与第i行像素驱动电路100的第二扫描信号输入端S2连接，可以复用移位寄存器200为两行像素驱动电路100提供扫描信号，可以减少移位寄存器200的设置，有利于减小显示面板的边框。

注意，上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解，本发明不限于这里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本发明的保护范围。因此，虽然通过以上实施例对本发明进行了较为详细的说明，但是本发明不仅仅限于以上实施例，在不脱离本发明构思的情况下，还可以包括更多其他等效实施例，而本发明的范围由所附的权利要求范围决定。

Claims (10)

1.一种像素驱动电路，其特征在于，包括驱动晶体管、数据写入模块、置位模块、存储模块、发光控制模块和发光模块；

所述置位模块用于在数据写入阶段置位所述驱动晶体管的栅极为第一电位；

所述数据写入模块用于在所述数据写入阶段向所述存储模块写入数据电压；

所述驱动晶体管用于在所述数据写入阶段补偿所述驱动晶体管的阈值电压；

所述存储模块用于存储所述数据电压和所述第一电位；

所述发光控制模块用于在发光阶段连通所述存储模块和所述驱动晶体管的栅极，以及连通所述驱动晶体管和所述发光模块，使所述驱动晶体管根据所述数据电压和所述第一电位驱动所述发光模块发光。

2.根据权利要求1所述的像素驱动电路，其特征在于，所述置位模块包括第一晶体管；所述第一晶体管的栅极与第一扫描信号输入端连接，所述第一晶体管的第一极与第一电位输入端连接，所述第一晶体管的第二极与所述驱动晶体管的栅极连接。

3.根据权利要求1或2所述的像素驱动电路，其特征在于，所述发光控制模块包括第二晶体管和第三晶体管；所述存储模块包括存储电容；所述发光模块包括发光器件；

所述第二晶体管的栅极和所述第三晶体管的栅极与发光控制信号输入端连接，所述第二晶体管的第一极与所述存储电容的第一极连接，所述第二晶体管的第二极与所述驱动晶体管的栅极连接，所述第三晶体管的第一极和所述存储电容的第二极与所述驱动晶体管的第二极连接，所述第三晶体管的第二极与所述发光器件的正极连接，所述驱动晶体管的第一极与第一电源信号输入端连接，所述发光器件的负极与所述第二电源信号输入端连接。

4.根据权利要求3所述的像素驱动电路，其特征在于，所述数据写入模块包括第四晶体管；

所述第四晶体管的栅极与所述第一扫描信号输入端连接，所述第四晶体管的第一极与数据电压输入端连接，所述第四晶体管的第二极与所述存储电容的第一极连接。

5.根据权利要求4所述的像素驱动电路，其特征在于，还包括第一初始化模块和第二初始化模块；

所述第一初始化模块用于在初始化阶段对所述发光器件复位；

所述第二初始化模块用于在所述初始化阶段对所述驱动晶体管的栅极复位。

6.根据权利要求5所述的像素驱动电路，其特征在于，所述第一初始化模块包括第五晶体管，所述第二初始化模块包括第六晶体管；

所述第五晶体管的栅极和所述第六晶体管的栅极与第二扫描信号输入端连接，所述第五晶体管的第一极与第一初始化信号输入端连接，所述第五晶体管的第二极与所述驱动晶体管的第二极连接，所述第六晶体管的第一极与第二初始化信号输入端连接，所述第六晶体管的第二极与所述第二晶体管的第一极连接。

7.根据权利要求6所述的像素驱动电路，其特征在于，所述驱动晶体管和所述第一晶体管至所述第六晶体管均为N型晶体管；

所述第二初始化信号输入端提供的第二初始化信号大于所述第一初始化信号输入端提供的第一初始化信号和所述驱动晶体管的阈值电压之和，所述第一初始化信号和所述驱动晶体管的阈值电压之和大于所述发光器件的阈值电压。

8.根据权利要求7所述的像素驱动电路，其特征在于，所述第一电位输入端复用为所述第二初始化信号输入端。

9.一种像素驱动电路的驱动方法，用于驱动权利要求1-8任一项所述的像素驱动电路，其特征在于，包括：

在数据写入阶段，所述置位模块置位所述驱动晶体管的栅极为第一电位，所述驱动晶体管补偿所述驱动晶体管的阈值电压，所述数据写入模块向所述存储模块写入数据电压，所述存储模块存储所述数据电压和所述第一电位；

在发光阶段，所述发光控制模块连通所述存储模块和所述驱动晶体管的栅极，以及连通所述驱动晶体管和所述发光模块，使所述驱动晶体管根据所述数据电压和所述第一电位驱动所述发光模块发光。

10.一种显示面板，其特征在于，包括n级级联的移位寄存器和多个权利要求1-8任一项所述的像素驱动电路；

第i级所述移位寄存器的输出端与第i行所述像素驱动电路的第一扫描信号输入端连接，第i-1级所述移位寄存器的输出端与第i行所述像素驱动电路的第二扫描信号输入端连接；其中，i为大于1且小于n的整数，n为所述像素驱动电路的行数。

Images