WO2018225203A1 - 表示装置およびその駆動方法 - Google Patents

表示装置およびその駆動方法 Download PDF

Info

Publication number
WO2018225203A1
WO2018225203A1 PCT/JP2017/021257 JP2017021257W WO2018225203A1 WO 2018225203 A1 WO2018225203 A1 WO 2018225203A1 JP 2017021257 W JP2017021257 W JP 2017021257W WO 2018225203 A1 WO2018225203 A1 WO 2018225203A1
Authority
WO
WIPO (PCT)
Prior art keywords
transistor
conduction terminal
terminal
control
terminal connected
Prior art date
Application number
PCT/JP2017/021257
Other languages
English (en)
French (fr)
Inventor
史幸 小林
Original Assignee
シャープ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by シャープ株式会社 filed Critical シャープ株式会社
Priority to PCT/JP2017/021257 priority Critical patent/WO2018225203A1/ja
Publication of WO2018225203A1 publication Critical patent/WO2018225203A1/ja

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element

Definitions

  • the present invention relates to a display device, and more particularly to a display device including a pixel circuit including an electro-optic element.
  • the pixel circuit of the organic EL display device includes a drive transistor, a write control transistor, and the like in addition to the organic EL element.
  • TFTs thin film transistors
  • the organic EL element is a kind of electro-optical element and emits light with a luminance corresponding to the amount of flowing current.
  • the drive transistor is provided in series with the organic EL element, and controls the amount of current flowing through the organic EL element.
  • Non-Patent Document 1 describes a pixel circuit 91 shown in FIG.
  • the pixel circuit 91 includes a TFT: M81 (initialization transistor) in order to initialize the gate voltage of the TFT: M91 (drive transistor).
  • the TFT: M81 is turned on in the horizontal period immediately before the horizontal period in which the data voltage is written in the pixel circuit 91.
  • Patent Document 1 describes a pixel circuit 92 shown in FIG.
  • the pixel circuit 92 includes a TFT: M83 that initializes an anode voltage of the organic EL element in addition to a TFT: M82 (initialization transistor) that initializes a gate voltage of the TFT: M92 (drive transistor).
  • TFT: M83 is turned on after the data voltage is written.
  • Patent Document 2 describes pixel circuits 93 and 94 shown in FIGS. 11 and 12.
  • the pixel circuits 93 and 94 include two TFTs M84 and M85 connected in series as initialization transistors.
  • the connection point of TFTs M84 and M85 is connected to the source terminal of TFT: M93 (drive transistor) in the pixel circuit 93, and is connected to the drain terminal of TFT: M93 in the pixel circuit 94.
  • the source voltage or the drain voltage of the TFT: M93 is initialized together with the gate voltage of the TFT: M93.
  • the initialization transistor is composed of two TFTs, the leakage current of the initialization transistor is reduced. As a result, it is possible to prevent a change in the voltage of the control terminal of the driving transistor and perform high-quality display.
  • an organic EL display device that compensates for element characteristics inside the pixel circuit, it is preferable to initialize the anode voltage of the organic EL element in addition to the voltage of the control terminal of the drive transistor.
  • the circuit amount of the pixel circuit increases accordingly. For example, in the pixel circuit 92 shown in FIG. 10, the circuit amount increases by the amount of TFT M83 added.
  • a display unit including a plurality of scanning lines, a plurality of data lines, and a plurality of pixel circuits arranged two-dimensionally, a scanning line driving circuit that drives the scanning lines, and a data line And a data line driving circuit for driving the pixel circuit, the pixel circuit being provided on a path connecting the first power supply wiring and the second power supply wiring, and an electro-optical element that emits light with luminance according to a current flowing through the path;
  • a drive transistor that is provided in series with the electro-optic element and controls the amount of current flowing through the path; a first conduction terminal connected to the control terminal of the drive transistor; and a control terminal connected to the first node
  • a second transistor having a first conduction terminal connected to the second conduction terminal of the first transistor, an initialization voltage applied to the second conduction terminal, and a control terminal connected to the first node; 1 and 2 tigers Connection point of the register is connected to the anode terminal of the electro-optical element, the ca
  • the above problem can also be solved by a driving method of a display device having the above-described display unit, which includes a step of driving a scanning line and a step of driving a data line. .
  • the above-described problem is a method of driving a display device having the above-described display unit.
  • the first and the transistors are turned on to initialize the anode voltage of the electro-optic element to the initialization voltage;
  • the problem can also be solved by a driving method of a display device including a step of writing a voltage corresponding to a video signal to a control terminal of a driving transistor.
  • the display device and the driving method thereof by using the first and second transistors whose control terminals are connected to the same node, the voltage of the control terminal of the drive transistor and the anode voltage of the electro-optic element are conventionally increased. Can be initialized with a small amount of circuit.
  • FIG. 2 is a circuit diagram of a pixel circuit of the display device shown in FIG. 1. It is a timing chart of the display apparatus shown in FIG. It is a block diagram which shows the structure of the display apparatus which concerns on 2nd Embodiment.
  • FIG. 5 is a circuit diagram of a pixel circuit of the display device shown in FIG. 4. It is a timing chart of the display apparatus shown in FIG. It is a block diagram which shows the structure of the display apparatus which concerns on 3rd Embodiment. It is a timing chart of the display apparatus shown in FIG. It is a circuit diagram of the pixel circuit of the conventional display apparatus. It is a circuit diagram of the pixel circuit of the conventional display apparatus. It is a circuit diagram of the pixel circuit of the conventional display apparatus. It is a circuit diagram of the pixel circuit of the conventional display apparatus. It is a circuit diagram of the pixel circuit of the conventional display apparatus. It is a circuit diagram of the pixel circuit of the conventional display apparatus. It is a circuit diagram of the pixel circuit of the
  • the display device described below is an organic EL display device including a pixel circuit including an organic EL element which is a kind of electro-optical element.
  • the organic EL element is also called an organic light emitting diode or OLED (Organic Light Emitting Diode).
  • OLED Organic Light Emitting Diode
  • the horizontal direction of the drawing is referred to as a row direction
  • the vertical direction of the drawing is referred to as a column direction.
  • the fact that the terminal and wiring of the element are electrically connected is called “connected”.
  • m and n are integers of 2 or more
  • i is an integer of 1 to m
  • j is an integer of 1 to n.
  • FIG. 1 is a block diagram illustrating a configuration of a display device according to the first embodiment.
  • a display device 10 shown in FIG. 1 includes a display unit 11, a display control circuit 12, a scanning line drive / light emission control circuit 13, and a data line drive circuit 14.
  • the scanning line drive / light emission control circuit 13 is a circuit that combines the scanning line drive circuit and the light emission control circuit.
  • the display unit 11 includes (m + 1) scanning lines G0 to Gm, n data lines S1 to Sn, m light emission control lines E1 to Em, and (m ⁇ n) pixel circuits 15. Yes.
  • the scanning lines G0 to Gm extend in the row direction and are arranged in parallel to each other.
  • the data lines S1 to Sn extend in the column direction and are arranged in parallel to each other so as to be orthogonal to the scanning lines G0 to Gm.
  • the light emission control lines E1 to Em extend in the row direction and are arranged in parallel with the scanning lines G0 to Gm.
  • the scanning lines G1 to Gm and the data lines S1 to Sn intersect at (m ⁇ n) locations.
  • the (m ⁇ n) pixel circuits 15 are two-dimensionally arranged corresponding to the intersections of the scanning lines G1 to Gm and the data lines S1 to Sn.
  • the pixel circuit 15 in the i-th row and j-th column is connected to the two scanning lines Gi-1, Gi, the data line Sj, and the light emission control line Ei.
  • Each pixel circuit 15 is fixedly supplied with three types of voltages (a high level power supply voltage ELVDD, a low level power supply ELVSS, and an initialization voltage VINIT) using a wiring (not shown).
  • the display control circuit 12 outputs a control signal CS1 to the scanning line drive / light emission control circuit 13, and outputs a control signal CS2 and a video signal X1 to the data line drive circuit 14.
  • the scanning line drive / light emission control circuit 13 drives the scanning lines G0 to Gm and the light emission control lines E1 to Em based on the control signal CS1.
  • the data line driving circuit 14 drives the data lines S1 to Sn based on the control signal CS2 and the video signal X1. More specifically, the scanning line drive / light emission control circuit 13 sequentially selects one scanning line from the scanning lines G0 to Gm based on the control signal CS1, and an active level voltage (for the selected scanning line ( Low level voltage) is applied.
  • n pixel circuits 15 corresponding to the selected scanning line are selected at once.
  • the data line driving circuit 14 applies n data voltages corresponding to the video signal X1 to the data lines S1 to Sn based on the control signal CS2.
  • n data voltages are respectively written in the selected n pixel circuits 15.
  • the scanning line drive / emission control circuit 13 applies a voltage (high level voltage) indicating non-emission to the emission control line Ei during the selection period of the pixel circuit 15 in the (i ⁇ 1) -th row and the i-th row. Otherwise, a voltage (low level voltage) indicating light emission is applied.
  • the organic EL element in the pixel circuit 15 in the i-th row emits light with luminance corresponding to the data voltage written in the pixel circuit 15 while the voltage of the light emission control line Ei is at a low level.
  • FIG. 2 is a circuit diagram of the pixel circuit 15.
  • FIG. 2 shows the pixel circuit 15 in the i-th row and the j-th column.
  • the pixel circuit 15 shown in FIG. 2 includes an organic EL element L1, seven TFTs: M1 to M7, and a capacitor C1.
  • TFTs M1 to M7 are P-channel transistors.
  • the power supply wiring having the high level power supply voltage ELVDD is referred to as a first power supply wiring
  • the power supply wiring having the low level power supply voltage ELVSS is referred to as a second power supply wiring.
  • the TFT included in the pixel circuit 15 may be an amorphous silicon transistor having a channel layer formed of amorphous silicon or a low-temperature polysilicon transistor having a channel layer formed of low-temperature polysilicon, and is formed of an oxide semiconductor.
  • An oxide semiconductor transistor having a channel layer formed may be used.
  • the oxide semiconductor for example, indium-gallium-zinc oxide (called Indium Gallium Zinc Oxide: IGZO) may be used.
  • the TFT included in the pixel circuit 15 may be a top gate type or a bottom gate type.
  • a pixel circuit including an N-channel transistor may be used instead of the pixel circuit 15 including a P-channel transistor. When a pixel circuit is formed using N-channel transistors, the polarity of a signal supplied to the pixel circuit and the power supply voltage may be reversed.
  • TFT The source terminal of M4 and one electrode (upper electrode in FIG. 2) of the capacitor C1 are connected to the first power supply wiring.
  • a first conduction terminal (the right terminal in FIG. 2) of the TFT M2 is connected to the data line Sj.
  • the drain terminal of TFT: M4 and the second conduction terminal of TFT: M2 are connected to the source terminal of TFT: M1.
  • the drain terminal of TFT: M1 is connected to the first conduction terminal (lower terminal in FIG. 2) of TFT: M3 and the source terminal of TFT: M5.
  • the drain terminal of the TFT: M5 is connected to the anode terminal of the organic EL element L1.
  • the cathode terminal of the organic EL element L1 is connected to the second power supply wiring.
  • the second conduction terminal of TFT: M3 is connected to the gate terminal of TFT: M1, the other electrode of capacitor C1, and the first conduction terminal (upper terminal in FIG. 2) of TFT: M6.
  • the second conduction terminal of the TFT M6 is connected to the first conduction terminal (the upper terminal in FIG. 2) of the TFT M7 and the anode terminal of the organic EL element L1.
  • the initialization voltage VINIT is applied to the second conduction terminal of the TFT M7.
  • the gate terminals of the TFTs M2 and M3 are connected to the scanning line Gi, and the gate terminals of the TFTs M4 and M5 are connected to the light emission control line Ei.
  • the gate terminals of the TFTs M6 and M7 are connected to the scanning line Gi-1 selected one horizontal period before the scanning line Gi.
  • the node to which the gate terminals of TFT: M6 and M7 are connected is the first node N1, and the connection point of TFT: M6 and M7 (that is, the second conduction terminal of TFT: M6 and the first of TFT: M7).
  • the node to which the conduction terminal is connected is called a connection point Nc.
  • the organic EL element L1 is provided on a path connecting the first power supply wiring and the second power supply wiring, and functions as an electro-optical element that emits light with luminance according to the current flowing through the path.
  • the TFT M1 is provided in series with the electro-optic element on the path, and functions as a drive transistor that controls the amount of current flowing through the path.
  • the TFT M6 functions as a first transistor having a first conduction terminal connected to the control terminal of the drive transistor and a control terminal connected to the first node N1.
  • the TFT M7 is a second transistor having a first conduction terminal connected to the second conduction terminal of the first transistor, an initialization voltage VINIT applied to the second conduction terminal, and a control terminal connected to the first node N1. Function.
  • the TFT M2 functions as a write control transistor having a first conduction terminal connected to the data line Sj, a second conduction terminal connected to the first conduction terminal of the driving transistor, and a control terminal connected to the scanning line Gi.
  • the TFT M3 functions as a threshold compensation transistor in which the first conduction terminal is connected to the second conduction terminal of the driving transistor, the second conduction terminal is connected to the control terminal of the driving transistor, and the control terminal is connected to the scanning line Gi.
  • the TFT M4 has a first light emission control transistor having a first conduction terminal connected to the first power supply wiring, a second conduction terminal connected to the first conduction terminal of the drive transistor, and a control terminal connected to the light emission control line Ei. Function as.
  • the TFT M5 has a first conduction terminal connected to the second conduction terminal of the driving transistor, a second conduction terminal connected to the anode terminal of the electro-optic element, and a control terminal connected to the light emission control line Ei. It functions as a control transistor.
  • the capacitor C1 is provided between the first power supply wiring and the control terminal of the drive transistor.
  • the connection point Nc of the first and second transistors is connected to the anode terminal of the electro-optical element, and the cathode terminal of the electro-optical element is connected to the second power supply wiring.
  • the first node N1 is connected to the scanning line Gi-1 selected in the horizontal period immediately before the horizontal period in which the pixel circuit 15 is written.
  • FIG. 3 is a timing chart of the display device 10.
  • FIG. 3 shows a change in voltage when a data voltage is written to the pixel circuit 15 in the i-th row and j-th column.
  • a period from time t1 to time t6 is a non-light emission period of the pixel circuit 15 in the i-th row.
  • the period from the time t2 to the time t3 is a discharge period of the pixel circuit 15 in the i-th row, and is also a write / threshold compensation period of the pixel circuit 15 in the (i-1) -th row.
  • the period from time t4 to t5 is a writing / threshold compensation period for the pixel circuit 15 in the i-th row.
  • the period from time t2 to t4 corresponds to one horizontal period.
  • signals on the scanning lines Gi-1 and Gi are referred to as scanning signals Gi-1 and Gi, respectively, and signals on the light emission control line Ei are referred to as light emission control signals Ei.
  • the scanning signals Gi-1 and Gi are at a high level, and the light emission control signal Ei is at a low level. Therefore, TFTs M4 and M5 are in an on state, and TFTs M2, M3, M6, and M7 are in an off state.
  • the gate-source voltage of the TFT: M1 is equal to or lower than the threshold voltage, a current flows from the first power supply wiring to the second power supply wiring through the TFTs M4, M1, M5 and the organic EL element L1.
  • the organic EL element L1 emits light with luminance corresponding to the amount of flowing current.
  • the light emission control signal Ei changes to a high level. Accordingly, TFTs M4 and M5 are turned off. For this reason, after time t1, no current flows through the organic EL element L1, and the organic EL element L1 enters a non-light emitting state.
  • the scanning signal Gi-1 changes to the low level. Accordingly, TFTs M6 and M7 are turned on. For this reason, the gate voltage of the TFT M1 and the anode voltage of the organic EL element L1 are initialized to the initialization voltage VINIT.
  • the initialization voltage VINIT is set to a low level so that the TFT: M1 is turned on immediately after the scanning signal Gi changes to the low level (immediately after time t4).
  • the scanning signal Gi-1 changes to the high level. Accordingly, TFTs M6 and M7 are turned off. For this reason, after time t3, the initialization voltage VINIT is not applied to the gate terminal of the TFT: M1 and the anode terminal of the organic EL element L1.
  • the scanning signal Gi changes to a low level. Accordingly, TFTs M2 and M3 are turned on. After time t4, the gate terminal and drain terminal of the TFT: M1 are electrically connected via the TFT: M3 in the on state, so that the TFT: M1 is diode-connected. For this reason, a current flows through the TFTs M2, M1, and M3 from the data line Sj toward the gate terminal of the TFT M1. With this current, the gate voltage of the TFT: M1 rises. When the gate-source voltage of TFT: M1 becomes equal to the threshold voltage of TFT: M1, current stops flowing.
  • TFT M1 after a sufficient time has elapsed from time t4.
  • the gate voltage becomes (Vd ⁇
  • the scanning signal Gi changes to high level. Accordingly, TFTs M2 and M3 are turned off. After time t5, the capacitor C1 holds the interelectrode voltage (ELVDD ⁇ Vd +
  • the light emission control signal Ei changes to a low level. Accordingly, TFTs M4 and M5 are turned on. After time t6, a current flows through the TFTs M4, M1, M5 and the organic EL element L1 from the first power supply wiring to the second power supply wiring.
  • the gate-source voltage Vgs of the TFT: M1 is maintained at (ELVDD ⁇ Vd +
  • I1 K (Vgs ⁇
  • ) 2 K (ELVDD ⁇ Vd +
  • ) 2 K (ELVDD ⁇ Vd) 2 (1)
  • the organic EL element L1 emits light with a luminance corresponding to the data voltage Vd written in the pixel circuit 15, regardless of the threshold voltage Vth of the TFT: M1.
  • the TFTs M6 and M7 are connected in series, and are provided between the gate terminal of the TFT M1 and the wiring having the initialization voltage VINIT.
  • the gate terminals of the TFTs M6 and M7 are connected to the scanning line Gi-1, and the connection point Nc of the TFTs M6 and M7 is connected to the anode terminal of the organic EL element L1. Therefore, in the horizontal period immediately before the horizontal period in which the data voltage is written to the pixel circuit 15, the gate voltage of the TFT: M1 and the anode voltage of the organic EL element L1 are initialized to the initialization voltage VINIT.
  • the display device 10 turns on the TFTs M6 and M7 to initialize the anode voltage of the organic EL element L1 to the initialization voltage VINIT, and drives the scanning line Gi and the data line Sj to thereby obtain the TFT: A voltage (data voltage Vd) corresponding to the video signal is written to the gate terminal of M1.
  • a function for initializing the anode voltage of the organic EL element is added to a pixel circuit having a function for initializing the voltage of the control terminal of the drive transistor.
  • the initialization transistor (transistor for initializing the voltage of the control terminal of the drive transistor) included in the original pixel circuit is composed of two TFTs connected in series, a connection point Nc between the two TFTs is set.
  • the pixel circuit 15 can be configured by connecting to the anode terminal of the organic EL element. In this case, it is not necessary to add a transistor for initializing the anode voltage of the organic EL element.
  • the gate of the TFT M1 is used.
  • the voltage (voltage of the control terminal of the driving transistor) and the anode voltage of the organic EL element L1 (electro-optical element) can be initialized with a smaller circuit amount than in the past.
  • FIG. 4 is a block diagram illustrating a configuration of a display device according to the second embodiment.
  • the display device 20 illustrated in FIG. 4 includes a display unit 21, a display control circuit 12, a scanning line driving circuit 23, and a data line driving circuit 14.
  • the same constituent elements as those of the first embodiment are denoted by the same reference numerals, and description thereof is omitted.
  • the display unit 21 includes (m + 1) scanning lines G0 to Gm, n data lines S1 to Sn, and (m ⁇ n) pixel circuits 25.
  • the scanning lines G0 to Gm, the data lines S1 to Sn, and the (m ⁇ n) pixel circuits 25 are arranged in the same manner as in the first embodiment.
  • the pixel circuit 25 in the i-th row and j-th column is connected to the two scanning lines Gi-1 and Gi and the data line Sj.
  • each pixel circuit 25 is fixedly supplied with a high level power supply voltage ELVDD, a low level power supply voltage ELVSS, and an initialization voltage VINIT.
  • the scanning line driving circuit 23 drives the scanning lines G0 to Gm based on the control signal CS1.
  • the scanning line drive circuit 23 is obtained by deleting the function of driving the light emission control lines E1 to Em from the scanning line drive / light emission control circuit 13 according to the first embodiment.
  • FIG. 5 is a circuit diagram of the pixel circuit 25.
  • FIG. 5 shows the pixel circuit 25 in the i-th row and the j-th column.
  • a pixel circuit 25 shown in FIG. 5 includes an organic EL element L2, six TFTs: M11 to M16, and a capacitor C2.
  • TFT: M14 is an N-channel transistor, and other TFTs are P-channel transistors.
  • TFT The source terminal of M11 and one electrode (upper electrode in FIG. 5) of the capacitor C2 are connected to the first power supply wiring.
  • the drain terminal of the TFT: M11 is connected to the drain terminal of the TFT: M14.
  • the source terminal of the TFT: M14 is connected to the anode terminal of the organic EL element L2.
  • the cathode terminal of the organic EL element L2 is connected to the second power supply wiring.
  • a first conduction terminal (left terminal in FIG. 5) of the TFT M12 is connected to the data line Sj.
  • the second conduction terminal of the TFT: M12 is connected to the first conduction terminal of the TFT: M13.
  • the gate terminal of the TFT M11 is connected to the other electrode of the capacitor C2, the gate terminal of the TFT M13, the second conduction terminal of the TFT M13, and the first conduction terminal of the TFT M15 (the upper terminal in FIG. 5).
  • the second conduction terminal of TFT: M15 is connected to the first conduction terminal (upper terminal in FIG. 5) of TFT: M16, the source terminal of TFT: M14, and the anode terminal of organic EL element L2.
  • the initialization voltage VINIT is applied to the second conduction terminal of the TFT M16.
  • the gate terminal of the TFT: M12 is connected to the scanning line Gi.
  • the gate terminals of the TFTs M14, M15, and M16 are connected to the scanning line Gi-1 selected one horizontal period before the scanning line Gi. Since the gate terminal and the drain terminal of the TFT M13 are fixedly connected, the TFT M13 is fixedly diode-connected. TFT: M14 is turned on complementarily with TFT: M15, M16.
  • the node to which the gate terminals of the TFTs M15 and M16 are connected is the first node N1, and the connection point of the TFTs M15 and M16 (that is, the second conduction terminal of the TFT M15 and the first of the TFT M16).
  • the node to which the conduction terminal is connected is called a connection point Nc.
  • the organic EL element L2 is provided on a path connecting the first power supply wiring and the second power supply wiring, and functions as an electro-optical element that emits light with luminance according to the current flowing through the path.
  • the TFT M11 is provided in series with the electro-optic element on the path, and functions as a drive transistor that controls the amount of current flowing through the path.
  • the TFT M15 functions as a first transistor having a first conduction terminal connected to the control terminal of the drive transistor and a control terminal connected to the first node N1.
  • the TFT M16 is a second transistor having a first conduction terminal connected to the second conduction terminal of the first transistor, an initialization voltage VINIT applied to the second conduction terminal, and a control terminal connected to the first node N1. Function.
  • TFT M12 functions as a write control transistor having a first conduction terminal connected to the data line Sj and a control terminal connected to the scanning line Gi.
  • the TFT M13 functions as a threshold compensation transistor in which the first conduction terminal is connected to the second conduction terminal of the write control transistor, and the second conduction terminal and the control terminal are connected to the control terminal of the drive transistor.
  • the TFT M14 has a first conduction terminal connected to the anode terminal of the electro-optic element, a second conduction terminal connected to the second conduction terminal of the driving transistor, a control terminal connected to the first node N1,
  • the second transistor functions as a light emission control transistor that conducts in a complementary manner.
  • the capacitor C2 is provided between the first power supply wiring and the control terminal of the drive transistor.
  • the connection point Nc of the first and second transistors is connected to the anode terminal of the electro-optical element, and the cathode terminal of the electro-optical element is connected to the second power supply wiring.
  • the first node N1 is connected to the scanning line Gi-1 selected in the horizontal period immediately before the horizontal period in which the pixel circuit 25 is written.
  • FIG. 6 is a timing chart of the display device 20.
  • FIG. 6 shows a change in voltage when a data voltage is written to the pixel circuit 25 in the i-th row and j-th column.
  • the period from time t11 to t12 is a pre-charging period for the pixel circuit 25 in the i-th row and also a writing period for the pixel circuit 25 in the (i-1) -th row.
  • a period from time t13 to t14 is a writing period of the pixel circuit 25 in the i-th row.
  • the pixel circuit 25 in the i-th row emits light outside the precharge period.
  • the scanning signals Gi-1 and Gi are at a high level. Therefore, TFTs M12, M15, and M16 are in an off state, and TFT M14 is in an on state.
  • the gate-source voltage of the TFT M11 is equal to or lower than the threshold voltage, a current flows through the TFTs M11 and M14 and the organic EL element L2 from the first power supply wiring to the second power supply wiring, and the organic The EL element L2 emits light with a luminance corresponding to the amount of flowing current.
  • the scanning signal Gi-1 changes to a low level. Accordingly, TFT: M14 is turned off, and TFTs: M15 and M16 are turned on. For this reason, after time t11, the current passing through the organic EL element L2 does not flow, and the organic EL element L2 enters a non-light emitting state.
  • the gate voltage of the TFT M11 and the anode voltage of the organic EL element L2 are initialized to the initialization voltage VINIT.
  • the initialization voltage VINIT is set to a low level so that the TFT M3 is turned on immediately after the scanning signal Gi-1 changes to the low level (immediately after time t2).
  • the scanning signal Gi-1 changes to the high level. Accordingly, TFT: M14 is turned on, and TFTs: M15 and M16 are turned off. For this reason, the initialization voltage VINIT is not applied to the gate terminal of TFT: M1 and the anode terminal of the organic EL element L2 after time t12.
  • the gate-source voltage of the TFT M11 is equal to or lower than the threshold voltage, a current flows through the organic EL element L2, and the organic EL element L2 emits light.
  • the scanning signal Gi changes to a low level. Accordingly, TFT: M12 is turned on. At this time, a current flows through the TFTs M12 and M13 from the data line Sj toward the gate terminal of the TFT M13. Due to this current, the gate voltages of the TFTs M11 and M13 rise. When the gate-source voltage of the TFT: M13 becomes equal to the threshold voltage of the TFT: M13, no current flows.
  • the threshold voltage of TFT: M11 is Vth1 ( ⁇ 0)
  • the threshold voltage of TFT: M13 is Vth2 ( ⁇ 0)
  • the data voltage applied to the data line Sj in the period from time t13 to time t14 is Vd
  • time t13 After sufficient time has elapsed, the gate voltages of the TFTs M11 and M13 become (Vd ⁇
  • the scanning signal Gi changes to a high level. Accordingly, TFT: M12 is turned off. After time t14, the capacitor C2 holds the voltage between the electrodes (ELVDD ⁇ Vd +
  • the gate-source voltage Vgs of the TFT: M1 is kept at (ELVDD ⁇ Vd +
  • I2 K (Vgs ⁇
  • ) 2 K (ELVDD ⁇ Vd +
  • I2 K (ELVDD ⁇ Vd) 2 (3)
  • the organic EL element L2 emits light with luminance according to the data voltage Vd written in the pixel circuit 25, regardless of the threshold voltage Vth1 of the TFT: M11.
  • the TFTs: M15 and M16 are connected in series, and are provided between the gate terminal of the TFT: M11 and the wiring having the initialization voltage VINIT.
  • the gate terminals of the TFTs M15 and M16 are connected to the scanning line Gi-1, and the connection point Nc of the TFTs M15 and M16 is connected to the anode terminal of the organic EL element L2. Therefore, in the horizontal period immediately before the horizontal period in which the data voltage is written to the pixel circuit 25, the gate voltage of the TFT M11 and the anode voltage of the organic EL element L2 are initialized to the initialization voltage VINIT.
  • the display device 20 turns on the TFTs M15 and M16 to initialize the anode voltage of the organic EL element L2 to the initialization voltage VINIT, and drives the scanning line Gi and the data line Sj to thereby obtain the TFT: A voltage (data voltage Vd) corresponding to the video signal is written to the gate terminal of M11.
  • the pixel circuit 25 is configured without adding a transistor for initializing the anode voltage of the organic EL element. be able to.
  • TFTs M15 and M16 (first and second transistors) whose control terminals (gate terminals) are connected to the same node are connected.
  • the gate voltage of the TFT M11 voltage of the control terminal of the driving transistor
  • the anode voltage of the organic EL element L2 electro-optical element
  • FIG. 7 is a block diagram illustrating a configuration of a display device according to the third embodiment.
  • the display device 30 shown in FIG. 7 includes a display unit 11, a display control circuit 12, a scanning line drive / light emission control circuit 13, a data line drive circuit 34, and a data line selection circuit 36.
  • the display device 30 sets a plurality of (here, three) periods within one horizontal period, divides the data lines into the same number of groups, and drives the data lines in one group in each period. Perform time-division driving.
  • n is a multiple of 3
  • k is an integer of 1 to (n / 3).
  • the writing / threshold compensation period is divided into first to third periods.
  • the data lines S1 to Sn are classified into three groups in the arrangement order.
  • the first group includes data lines S1, S4,..., Sn-2
  • the second group includes data lines S2, S5,..., Sn ⁇ 1
  • the third group includes data lines S3, S6. , ..., Sn is included.
  • the data line driving circuit 34 outputs (n / 3) data voltages Y1 to Yn / 3 in the first to third periods based on the control signal CS2 and the video signal X1, thereby causing the data lines S1 to Sn to be output. To drive.
  • the data line driving circuit 34 outputs (n / 3) data voltages applied to the data lines S1, S4,..., Sn-2 in the first group in the first period, and the second in the second period. (N / 3) data voltages applied to the data lines S2, S5,..., Sn-1 in the group are output, and in the third period, the data lines S3, S6,.
  • the applied (n / 3) data voltages are output.
  • the data line selection circuit 36 includes n switch circuits 37 corresponding to the data lines S1 to Sn.
  • the data voltage Yk / 3 output from the data line driving circuit 34 is supplied to the input terminals of the (k ⁇ 2) to kth switch circuits 37.
  • the output terminals of the (k-2) to kth switch circuits 37 are connected to the data lines Sk-2 to Sk, respectively.
  • the (k-2) th switch circuit 37 is turned on in the first period based on the control signal P1.
  • the (k ⁇ 1) th switch circuit 37 is turned on in the second period based on the control signal P2.
  • the kth switch circuit 37 is turned on in the third period based on the control signal P3.
  • FIG. 8 is a timing chart of the display device 30.
  • FIG. 8 shows changes in voltage when data voltages are written to the pixel circuits 15 in the i-th row (k-2), i-th row (k-1), and i-th row and k-th column. Yes.
  • the control signals P1 to P3 become high level in the first to third periods, respectively.
  • the data line selection circuit 36 outputs the data voltage Vd1 to be written to the pixel circuit 15 in the i-th row (k-2) column in the first period as the data voltage Yk / 3, and the i-th line (k ⁇ ) in the second period.
  • the data voltage Vd2 to be written to the pixel circuit 15 in the column is output, and the data voltage Vd3 to be written in the pixel circuit 15 in the i-th row and k-th column is output.
  • the data voltage Vd1 is applied to the data line Sk-2 in the first period
  • the data voltage Vd2 is applied to the data line Sk-1 in the second period
  • the data voltage Vd3 is applied in the third period. Is applied to the data line Sk.
  • the data voltages Vd1, Vd2, and Vd3 are written in the pixel circuits 15 in the i-th row (k-2), i-th row (k-1), and i-th row and k-th column, respectively.
  • the details of the operation when writing the data voltage to the pixel circuit 15 are the same as those in the first embodiment, and thus the description thereof is omitted here.
  • TFTs M6 and M7 having control terminals (gate terminals) connected to the same node in a display device that performs data line time-division driving are provided.
  • the gate voltage of the TFT M1 voltage of the control terminal of the driving transistor
  • the anode voltage of the organic EL element L1 electro-optical element
  • the display device including the display unit 11 according to the first embodiment and performing the data line time-division driving has been described, but the display unit 21 according to the second embodiment is provided in the same manner, You may comprise the display apparatus which performs a data line time division drive.
  • an organic EL display device including a pixel circuit including an organic EL element (organic light emitting diode) has been described.
  • You may comprise the inorganic EL display device provided with the pixel circuit containing a diode, and QLED (Quantum-dot * Light * Emitting * Diode) display apparatus provided with the pixel circuit containing a quantum dot light emitting diode.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of El Displays (AREA)

Abstract

画素回路は、電気光学素子と、駆動トランジスタと、第１導通端子が駆動トランジスタの制御端子に接続され、制御端子が第１ノードに接続された第１トランジスタと、第１導通端子が第１トランジスタの第２導通端子に接続され、第２導通端子に初期化電圧が印加され、制御端子が第１ノードに接続された第２トランジスタとを含む。第１および第２トランジスタの接続点を電気光学素子のアノード端子に接続し、電気光学素子のカソード端子を第２電源配線に接続する。これにより、駆動トランジスタの制御端子の電圧と電気光学素子のアノード電圧とを従来よりも少ない回路量で初期化する。

Description

表示装置およびその駆動方法
　本発明は、表示装置に関し、特に、電気光学素子を含む画素回路を備えた表示装置に関する。
　近年、有機エレクトロルミネッセンス（Electro Luminescence：以下、ＥＬという）素子を含む画素回路を備えた有機ＥＬ表示装置が実用化されている。有機ＥＬ表示装置の画素回路は、有機ＥＬ素子に加えて、駆動トランジスタや書き込み制御トランジスタなどを含んでいる。これらのトランジスタには、薄膜トランジスタ（Thin Film Transistor：以下、ＴＦＴという）が使用される。有機ＥＬ素子は、電気光学素子の一種であり、流れる電流の量に応じた輝度で発光する。駆動トランジスタは、有機ＥＬ素子と直列に設けられ、有機ＥＬ素子に流れる電流の量を制御する。
　有機ＥＬ素子と駆動トランジスタの特性には、ばらつきや変動が発生する。このため、有機ＥＬ表示装置において高画質表示を行うためには、これらの素子の特性のばらつきや変動を補償する必要がある。有機ＥＬ表示装置については、素子の特性の補償を画素回路の内部で行う方法と、画素回路の外部で行う方法とが知られている。前者の方法では、画素回路に映像信号に応じた電圧（以下、データ電圧という）を書き込む前に、駆動トランジスタの制御端子の電圧を所定レベルに初期化する処理を行うことがある。
　有機ＥＬ素子を含む画素回路については、これまでに多くの回路が提案されている。非特許文献１には、図９に示す画素回路９１が記載されている。画素回路９１は、ＴＦＴ：Ｍ９１（駆動トランジスタ）のゲート電圧を初期化するために、ＴＦＴ：Ｍ８１（初期化トランジスタ）を含んでいる。ＴＦＴ：Ｍ８１は、画素回路９１にデータ電圧を書き込む水平期間よりも１つ前の水平期間でオンする。特許文献１には、図１０に示す画素回路９２が記載されている。画素回路９２は、ＴＦＴ：Ｍ９２（駆動トランジスタ）のゲート電圧を初期化するＴＦＴ：Ｍ８２（初期化トランジスタ）に加えて、有機ＥＬ素子のアノード電圧を初期化するＴＦＴ：Ｍ８３を含んでいる。ＴＦＴ：Ｍ８３は、データ電圧を書き込んだ後にオンする。
　特許文献２には、図１１および図１２に示す画素回路９３、９４が記載されている。画素回路９３、９４は、初期化トランジスタとして、直列に接続された２個のＴＦＴ：Ｍ８４、Ｍ８５を含んでいる。ＴＦＴ：Ｍ８４、Ｍ８５の接続点は、画素回路９３ではＴＦＴ：Ｍ９３（駆動トランジスタ）のソース端子に接続され、画素回路９４ではＴＦＴ：Ｍ９３のドレイン端子に接続されている。画素回路９３、９４では、ＴＦＴ：Ｍ９３のゲート電圧と共に、ＴＦＴ：Ｍ９３のソース電圧またはドレイン電圧が初期化される。初期化トランジスタを２個のＴＦＴで構成した場合、初期化トランジスタのリーク電流は減少する。これにより、駆動トランジスタの制御端子の電圧の変化を防止し、高画質表示を行うことができる。
米国特許第９５７６５３２号明細書 米国特許第９００１００９号明細書
N. Komiya 、他、"Comparison of Vth compensation ability among voltage programming circuits for AM-OLED panels"、Proceedings of International Display Workshops、第１０巻、ｐ．２７５－２７８、２００３年
　素子の特性の補償を画素回路の内部で行う有機ＥＬ表示装置では、駆動トランジスタの制御端子の電圧に加えて、有機ＥＬ素子のアノード電圧を初期化することが好ましい。ところが、駆動トランジスタの制御端子の電圧を初期化する機能を有する画素回路に有機ＥＬ素子のアノード電圧を初期化する機能を追加すると、その分だけ画素回路の回路量が増加する。例えば、図１０に示す画素回路９２では、ＴＦＴ：Ｍ８３を追加した分だけ回路量が増加する。
　それ故に、駆動トランジスタの制御端子の電圧と電気光学素子のアノード電圧とを従来よりも少ない回路量で初期化できる表示装置を提供することが課題として挙げられる。
　上記の課題は、例えば、複数の走査線と、複数のデータ線と、２次元状に配置された複数の画素回路とを含む表示部と、走査線を駆動する走査線駆動回路と、データ線を駆動するデータ線駆動回路とを備え、画素回路は、第１電源配線と第２電源配線とを結ぶ経路上に設けられ、経路を流れる電流に応じた輝度で発光する電気光学素子と、経路上に電気光学素子と直列に設けられ、経路を流れる電流の量を制御する駆動トランジスタと、第１導通端子が駆動トランジスタの制御端子に接続され、制御端子が第１ノードに接続された第１トランジスタと、第１導通端子が第１トランジスタの第２導通端子に接続され、第２導通端子に初期化電圧が印加され、制御端子が第１ノードに接続された第２トランジスタとを含み、第１および第２トランジスタの接続点は電気光学素子のアノード端子に接続され、電気光学素子のカソード端子は第２電源配線に接続されている表示装置によって解決することができる。
　上記の課題は、上記の表示部を有する表示装置の駆動方法であって、走査線を駆動するステップと、データ線を駆動するステップとを備えた表示装置の駆動方法によっても解決することができる。
　上記の課題は、上記の表示部を有する表示装置の駆動方法であって、第１およびトランジスタをオンさせることにより、電気光学素子のアノード電圧を初期化電圧に初期化するステップと、走査線とデータ線を駆動することにより、駆動トランジスタの制御端子に映像信号に応じた電圧を書き込むステップとを備えた表示装置の駆動方法によっても解決することができる。
　上記の表示装置およびその駆動方法によれば、制御端子が同じノードに接続された第１および第２トランジスタを用いることにより、駆動トランジスタの制御端子の電圧と電気光学素子のアノード電圧とを従来よりも少ない回路量で初期化することができる。
第１の実施形態に係る表示装置の構成を示すブロック図である。 図１に示す表示装置の画素回路の回路図である。 図１に示す表示装置のタイミングチャートである。 第２の実施形態に係る表示装置の構成を示すブロック図である。 図４に示す表示装置の画素回路の回路図である。 図４に示す表示装置のタイミングチャートである。 第３の実施形態に係る表示装置の構成を示すブロック図である。 図７に示す表示装置のタイミングチャートである。 従来の表示装置の画素回路の回路図である。 従来の表示装置の画素回路の回路図である。 従来の表示装置の画素回路の回路図である。 従来の表示装置の画素回路の回路図である。
　以下、図面を参照して、各実施形態に係る表示装置について説明する。以下に示す表示装置は、電気光学素子の一種である有機ＥＬ素子を含む画素回路を備えた有機ＥＬ表示装置である。有機ＥＬ素子は、有機発光ダイオード、または、ＯＬＥＤ（Organic Light Emitting Diode）とも呼ばれる。以下の説明では、図面の水平方向を行方向、図面の垂直方向を列方向という。また、素子の端子や配線が電気的に接続されていることを「接続されている」という。また、ｍおよびｎは２以上の整数、ｉは１以上ｍ以下の整数、ｊは１以上ｎ以下の整数であるとする。
　（第１の実施形態）
　図１は、第１の実施形態に係る表示装置の構成を示すブロック図である。図１に示す表示装置１０は、表示部１１、表示制御回路１２、走査線駆動／発光制御回路１３、および、データ線駆動回路１４を備えている。走査線駆動／発光制御回路１３は、走査線駆動回路と発光制御回路の兼用回路である。
　表示部１１は、（ｍ＋１）本の走査線Ｇ０～Ｇｍ、ｎ本のデータ線Ｓ１～Ｓｎ、ｍ本の発光制御線Ｅ１～Ｅｍ、および、（ｍ×ｎ）個の画素回路１５を含んでいる。走査線Ｇ０～Ｇｍは、行方向に延伸し、互いに平行に配置される。データ線Ｓ１～Ｓｎは、列方向に延伸し、走査線Ｇ０～Ｇｍと直交するように互いに平行に配置される。発光制御線Ｅ１～Ｅｍは、行方向に延伸し、走査線Ｇ０～Ｇｍと平行に配置される。走査線Ｇ１～Ｇｍとデータ線Ｓ１～Ｓｎは、（ｍ×ｎ）箇所で交差する。（ｍ×ｎ）個の画素回路１５は、走査線Ｇ１～Ｇｍとデータ線Ｓ１～Ｓｎの交点に対応して２次元状に配置される。ｉ行ｊ列目の画素回路１５は、２本の走査線Ｇｉ－１、Ｇｉ、データ線Ｓｊ、および、発光制御線Ｅｉに接続される。各画素回路１５には、図示しない配線を用いて３種類の電圧（ハイレベル電源電圧ＥＬＶＤＤ、ローレベル電源ＥＬＶＳＳ、および、初期化電圧ＶＩＮＩＴ）が固定的に供給される。
　表示制御回路１２は、走査線駆動／発光制御回路１３に対して制御信号ＣＳ１を出力し、データ線駆動回路１４に対して制御信号ＣＳ２と映像信号Ｘ１を出力する。走査線駆動／発光制御回路１３は、制御信号ＣＳ１に基づき、走査線Ｇ０～Ｇｍと発光制御線Ｅ１～Ｅｍを駆動する。データ線駆動回路１４は、制御信号ＣＳ２と映像信号Ｘ１に基づき、データ線Ｓ１～Ｓｎを駆動する。より詳細には、走査線駆動／発光制御回路１３は、制御信号ＣＳ１に基づき走査線Ｇ０～Ｇｍの中から１本の走査線を順に選択し、選択した走査線に対してアクティブレベルの電圧（ローレベル電圧）を印加する。これにより、選択された走査線に対応したｎ個の画素回路１５が一括して選択される。データ線駆動回路１４は、制御信号ＣＳ２に基づきデータ線Ｓ１～Ｓｎに対して、映像信号Ｘ１に応じたｎ個のデータ電圧を印加する。これにより、選択されたｎ個の画素回路１５にｎ個のデータ電圧がそれぞれ書き込まれる。走査線駆動／発光制御回路１３は、発光制御線Ｅｉに対して、（ｉ－１）行目およびｉ行目の画素回路１５の選択期間では非発光を示す電圧（ハイレベル電圧）を印加し、それ以外では発光を示す電圧（ローレベル電圧）を印加する。ｉ行目の画素回路１５内の有機ＥＬ素子は、発光制御線Ｅｉの電圧がローレベルである間、画素回路１５に書き込まれたデータ電圧に応じた輝度で発光する。
　図２は、画素回路１５の回路図である。図２には、ｉ行ｊ列目の画素回路１５が記載されている。図２に示す画素回路１５は、有機ＥＬ素子Ｌ１、７個のＴＦＴ：Ｍ１～Ｍ７、および、コンデンサＣ１を含んでいる。ＴＦＴ：Ｍ１～Ｍ７は、Ｐチャネル型のトランジスタである。以下、ハイレベル電源電圧ＥＬＶＤＤを有する電源配線を第１電源配線、ローレベル電源電圧ＥＬＶＳＳを有する電源配線を第２電源配線という。
　なお、画素回路１５に含まれるＴＦＴは、アモルファスシリコンで形成されたチャネル層を有するアモルファスシリコントランジスタでもよく、低温ポリシリコンで形成されたチャネル層を有する低温ポリシリコントランジスタでもよく、酸化物半導体で形成されたチャネル層を有する酸化物半導体トランジスタでもよい。酸化物半導体には、例えば、インジウム－ガリウム－亜鉛酸化物（Indium Gallium Zinc Oxide:ＩＧＺＯと呼ばれる）を用いてもよい。また、画素回路１５に含まれるＴＦＴは、トップゲート型でも、ボトムゲート型でもよい。また、Ｐチャネル型のトランジスタを含む画素回路１５に代えて、Ｎチャネル型のトランジスタを含む画素回路を用いてもよい。Ｎチャネル型のトランジスタを用いて画素回路を構成するときには、画素回路に供給する信号と電源電圧の極性を反転させればよい。
　ＴＦＴ：Ｍ４のソース端子とコンデンサＣ１の一方の電極（図２では上側の電極）は、第１電源配線に接続される。ＴＦＴ：Ｍ２の第１導通端子（図２では右側の端子）は、データ線Ｓｊに接続される。ＴＦＴ：Ｍ４のドレイン端子とＴＦＴ：Ｍ２の第２導通端子は、ＴＦＴ：Ｍ１のソース端子に接続される。ＴＦＴ：Ｍ１のドレイン端子は、ＴＦＴ：Ｍ３の第１導通端子（図２では下側の端子）とＴＦＴ：Ｍ５のソース端子とに接続される。ＴＦＴ：Ｍ５のドレイン端子は、有機ＥＬ素子Ｌ１のアノード端子に接続される。有機ＥＬ素子Ｌ１のカソード端子は、第２電源配線に接続される。ＴＦＴ：Ｍ３の第２導通端子は、ＴＦＴ：Ｍ１のゲート端子、コンデンサＣ１の他方の電極、および、ＴＦＴ：Ｍ６の第１導通端子（図２では上側の端子）に接続される。ＴＦＴ：Ｍ６の第２導通端子は、ＴＦＴ：Ｍ７の第１導通端子（図２では上側の端子）と有機ＥＬ素子Ｌ１のアノード端子とに接続される。ＴＦＴ：Ｍ７の第２導通端子には、初期化電圧ＶＩＮＩＴが印加される。ＴＦＴ：Ｍ２、Ｍ３のゲート端子は走査線Ｇｉに接続され、ＴＦＴ：Ｍ４、Ｍ５のゲート端子は発光制御線Ｅｉに接続される。ＴＦＴ：Ｍ６、Ｍ７のゲート端子は、走査線Ｇｉよりも１水平期間前に選択される走査線Ｇｉ－１に接続される。
　画素回路１５において、ＴＦＴ：Ｍ６、Ｍ７のゲート端子が接続されたノードを第１ノードＮ１、ＴＦＴ：Ｍ６、Ｍ７の接続点（すなわち、ＴＦＴ：Ｍ６の第２導通端子とＴＦＴ：Ｍ７の第１導通端子が接続されたノード）を接続点Ｎｃという。
　画素回路１５において、有機ＥＬ素子Ｌ１は、第１電源配線と第２電源配線とを結ぶ経路上に設けられ、経路を流れる電流に応じた輝度で発光する電気光学素子として機能する。ＴＦＴ：Ｍ１は、経路上に電気光学素子と直列に設けられ、経路を流れる電流の量を制御する駆動トランジスタとして機能する。ＴＦＴ：Ｍ６は、第１導通端子が駆動トランジスタの制御端子に接続され、制御端子が第１ノードＮ１に接続された第１トランジスタとして機能する。ＴＦＴ：Ｍ７は、第１導通端子が第１トランジスタの第２導通端子に接続され、第２導通端子に初期化電圧ＶＩＮＩＴが印加され、制御端子が第１ノードＮ１に接続された第２トランジスタとして機能する。
　ＴＦＴ：Ｍ２は、第１導通端子がデータ線Ｓｊに接続され、第２導通端子が駆動トランジスタの第１導通端子に接続され、制御端子が走査線Ｇｉに接続された書き込み制御トランジスタとして機能する。ＴＦＴ：Ｍ３は、第１導通端子が駆動トランジスタの第２導通端子に接続され、第２導通端子が駆動トランジスタの制御端子に接続され、制御端子が走査線Ｇｉに接続された閾値補償トランジスタとして機能する。ＴＦＴ：Ｍ４は、第１導通端子が第１電源配線に接続され、第２導通端子が駆動トランジスタの第１導通端子に接続され、制御端子が発光制御線Ｅｉに接続された第１発光制御トランジスタとして機能する。ＴＦＴ：Ｍ５は、第１導通端子が駆動トランジスタの第２導通端子に接続され、第２導通端子が電気光学素子のアノード端子に接続され、制御端子が発光制御線Ｅｉに接続された第２発光制御トランジスタとして機能する。
　コンデンサＣ１は、第１電源配線と駆動トランジスタの制御端子との間に設けられている。第１および第２トランジスタの接続点Ｎｃは電気光学素子のアノード端子に接続され、電気光学素子のカソード端子は第２電源配線に接続されている。第１ノードＮ１は、画素回路１５に書き込みを行う水平期間よりも１つ前の水平期間で選択される走査線Ｇｉ－１に接続されている。
　図３は、表示装置１０のタイミングチャートである。図３には、ｉ行ｊ列目の画素回路１５にデータ電圧を書き込むときの電圧の変化が記載されている。図３において、時刻ｔ１～ｔ６の期間は、ｉ行目の画素回路１５の非発光期間である。時刻ｔ２～ｔ３の期間は、ｉ行目の画素回路１５の放電期間であり、（ｉ－１）行目の画素回路１５の書き込み／閾値補償期間でもある。時刻ｔ４～ｔ５の期間は、ｉ行目の画素回路１５の書き込み／閾値補償期間である。時刻ｔ２～ｔ４の期間は、１水平期間に該当する。以下、走査線Ｇｉ－１、Ｇｉ上の信号をそれぞれ走査信号Ｇｉ－１、Ｇｉといい、発光制御線Ｅｉ上の信号を発光制御信号Ｅｉという。
　時刻ｔ１より前では、走査信号Ｇｉ－１、Ｇｉはハイレベル、発光制御信号Ｅｉはローレベルである。このため、ＴＦＴ：Ｍ４、Ｍ５はオン状態、ＴＦＴ：Ｍ２、Ｍ３、Ｍ６、Ｍ７はオフ状態である。このときにＴＦＴ：Ｍ１のゲート－ソース間電圧が閾値電圧以下であれば、第１電源配線から第２電源配線に向かってＴＦＴ：Ｍ４、Ｍ１、Ｍ５と有機ＥＬ素子Ｌ１を経由する電流が流れ、有機ＥＬ素子Ｌ１は流れる電流の量に応じた輝度で発光する。
　時刻ｔ１において、発光制御信号Ｅｉはハイレベルに変化する。これに伴い、ＴＦＴ：Ｍ４、Ｍ５はオフする。このため、時刻ｔ１以降、有機ＥＬ素子Ｌ１を経由する電流は流れなくなり、有機ＥＬ素子Ｌ１は非発光状態になる。
　次に時刻ｔ２において、走査信号Ｇｉ－１はローレベルに変化する。これに伴い、ＴＦＴ：Ｍ６、Ｍ７はオンする。このため、ＴＦＴ：Ｍ１のゲート電圧と有機ＥＬ素子Ｌ１のアノード電圧は、初期化電圧ＶＩＮＩＴに初期化される。初期化電圧ＶＩＮＩＴは、走査信号Ｇｉがローレベルに変化した直後に（時刻ｔ４の直後に）ＴＦＴ：Ｍ１がオンするように低いレベルに設定される。
　次に時刻ｔ３において、走査信号Ｇｉ－１はハイレベルに変化する。これに伴い、ＴＦＴ：Ｍ６、Ｍ７はオフする。このため、時刻ｔ３以降、ＴＦＴ：Ｍ１のゲート端子と有機ＥＬ素子Ｌ１のアノード端子に初期化電圧ＶＩＮＩＴは印加されなくなる。
　次に時刻ｔ４において、走査信号Ｇｉはローレベルに変化する。これに伴い、ＴＦＴ：Ｍ２、Ｍ３はオンする。時刻ｔ４以降、ＴＦＴ：Ｍ１のゲート端子とドレイン端子はオン状態のＴＦＴ：Ｍ３を介して電気的に接続されるので、ＴＦＴ：Ｍ１はダイオード接続された状態になる。このため、データ線ＳｊからＴＦＴ：Ｍ１のゲート端子に向かって、ＴＦＴ：Ｍ２、Ｍ１、Ｍ３を経由する電流が流れる。この電流により、ＴＦＴ：Ｍ１のゲート電圧は上昇する。ＴＦＴ：Ｍ１のゲート－ソース間電圧がＴＦＴ：Ｍ１の閾値電圧に等しくなると、電流は流れなくなる。ＴＦＴ：Ｍ１の閾値電圧をＶｔｈ（＜０）、時刻ｔ４～ｔ５の期間でデータ線Ｓｊに印加されたデータ電圧をＶｄとしたとき、時刻ｔ４から十分な時間が経過した後のＴＦＴ：Ｍ１のゲート電圧は（Ｖｄ－｜Ｖｔｈ｜）になる。
　次に時刻ｔ５において、走査信号Ｇｉはハイレベルに変化する。これに伴い、ＴＦＴ：Ｍ２、Ｍ３はオフする。時刻ｔ５以降、コンデンサＣ１は電極間電圧（ＥＬＶＤＤ－Ｖｄ＋｜Ｖｔｈ｜）を保持する。
　次に時刻ｔ６において、発光制御信号Ｅｉはローレベルに変化する。これに伴い、ＴＦＴ：Ｍ４、Ｍ５はオンする。時刻ｔ６以降、第１電源配線から第２電源配線に向かって、ＴＦＴ：Ｍ４、Ｍ１、Ｍ５と有機ＥＬ素子Ｌ１を経由する電流が流れる。ＴＦＴ：Ｍ１のゲート－ソース間電圧Ｖｇｓは、コンデンサＣ１の作用によって（ＥＬＶＤＤ－Ｖｄ＋｜Ｖｔｈ｜）に保たれる。したがって、時刻ｔ６以降に流れる電流Ｉ１は、定数Ｋを用いて次式（１）で与えられる。
　　Ｉ１＝Ｋ（Ｖｇｓ－｜Ｖｔｈ｜）2
　　　　＝Ｋ（ＥＬＶＤＤ－Ｖｄ＋｜Ｖｔｈ｜－｜Ｖｔｈ｜）2
　　　　＝Ｋ（ＥＬＶＤＤ－Ｖｄ）2   …（１）
　このように時刻ｔ６以降、有機ＥＬ素子Ｌ１は、ＴＦＴ：Ｍ１の閾値電圧Ｖｔｈにかかわらず、画素回路１５に書き込まれたデータ電圧Ｖｄに応じた輝度で発光する。
　画素回路１５では、ＴＦＴ：Ｍ６、Ｍ７は、直列に接続され、ＴＦＴ：Ｍ１のゲート端子と初期化電圧ＶＩＮＩＴを有する配線との間に設けられる。ＴＦＴ：Ｍ６、Ｍ７のゲート端子は走査線Ｇｉ－１に接続され、ＴＦＴ：Ｍ６、Ｍ７の接続点Ｎｃは有機ＥＬ素子Ｌ１のアノード端子に接続される。したがって、画素回路１５にデータ電圧を書き込む水平期間の１つ前の水平期間において、ＴＦＴ：Ｍ１のゲート電圧と有機ＥＬ素子Ｌ１のアノード電圧は初期化電圧ＶＩＮＩＴに初期化される。このように表示装置１０は、ＴＦＴ：Ｍ６、Ｍ７をオンさせることにより、有機ＥＬ素子Ｌ１のアノード電圧を初期化電圧ＶＩＮＩＴに初期化し、走査線Ｇｉとデータ線Ｓｊを駆動することにより、ＴＦＴ：Ｍ１のゲート端子に映像信号に応じた電圧（データ電圧Ｖｄ）を書き込む。
　ここで、駆動トランジスタの制御端子の電圧を初期化する機能を有する画素回路に、有機ＥＬ素子のアノード電圧を初期化する機能を追加する場合を考える。元の画素回路に含まれる初期化トランジスタ（駆動トランジスタの制御端子の電圧を初期化するトランジスタ）が直列に接続された２個のＴＦＴで構成されている場合、２個のＴＦＴの接続点Ｎｃを有機ＥＬ素子のアノード端子に接続することにより、画素回路１５を構成することができる。この場合、有機ＥＬ素子のアノード電圧を初期化するトランジスタを追加する必要はない。
　したがって、本実施形態に係る表示装置１０によれば、制御端子（ゲート端子）が同じノードに接続されたＴＦＴ：Ｍ６、Ｍ７（第１および第２トランジスタ）を用いることにより、ＴＦＴ：Ｍ１のゲート電圧（駆動トランジスタの制御端子の電圧）と有機ＥＬ素子Ｌ１（電気光学素子）のアノード電圧とを従来よりも少ない回路量で初期化することができる。
　（第２の実施形態）
　図４は、第２の実施形態に係る表示装置の構成を示すブロック図である。図４に示す表示装置２０は、表示部２１、表示制御回路１２、走査線駆動回路２３、および、データ線駆動回路１４を備えている。以下に示す各実施形態の構成要素のうち第１の実施形態と同じ構成要素については、同じ参照符号を付して説明を省略する。
　表示部２１は、（ｍ＋１）本の走査線Ｇ０～Ｇｍ、ｎ本のデータ線Ｓ１～Ｓｎ、および、（ｍ×ｎ）個の画素回路２５を含んでいる。走査線Ｇ０～Ｇｍ、データ線Ｓ１～Ｓｎ、および、（ｍ×ｎ）個の画素回路２５は、第１の実施形態と同様の態様に配置される。ｉ行ｊ列目の画素回路２５は、２本の走査線Ｇｉ－１、Ｇｉとデータ線Ｓｊに接続される。第１の実施形態と同様に、各画素回路２５には、ハイレベル電源電圧ＥＬＶＤＤ、ローレベル電源電圧ＥＬＶＳＳ、および、初期化電圧ＶＩＮＩＴが固定的に供給される。
　走査線駆動回路２３は、制御信号ＣＳ１に基づき、走査線Ｇ０～Ｇｍを駆動する。走査線駆動回路２３は、第１の実施形態に係る走査線駆動／発光制御回路１３から発光制御線Ｅ１～Ｅｍを駆動する機能を削除したものである。
　図５は、画素回路２５の回路図である。図５には、ｉ行ｊ列目の画素回路２５が記載されている。図５に示す画素回路２５は、有機ＥＬ素子Ｌ２、６個のＴＦＴ：Ｍ１１～Ｍ１６、および、コンデンサＣ２を含んでいる。ＴＦＴ：Ｍ１４はＮチャネル型のトランジスタであり、それ以外のＴＦＴはＰチャネル型のトランジスタである。
　ＴＦＴ：Ｍ１１のソース端子とコンデンサＣ２の一方の電極（図５では上側の電極）は、第１電源配線に接続される。ＴＦＴ：Ｍ１１のドレイン端子は、ＴＦＴ：Ｍ１４のドレイン端子に接続される。ＴＦＴ：Ｍ１４のソース端子は、有機ＥＬ素子Ｌ２のアノード端子に接続される。有機ＥＬ素子Ｌ２のカソード端子は、第２電源配線に接続される。ＴＦＴ：Ｍ１２の第１導通端子（図５では左側の端子）は、データ線Ｓｊに接続される。ＴＦＴ：Ｍ１２の第２導通端子は、ＴＦＴ：Ｍ１３の第１導通端子に接続される。ＴＦＴ：Ｍ１１のゲート端子は、コンデンサＣ２の他方の電極、ＴＦＴ：Ｍ１３のゲート端子、ＴＦＴ：Ｍ１３の第２導通端子、および、ＴＦＴ：Ｍ１５の第１導通端子（図５では上側の端子）に接続される。ＴＦＴ：Ｍ１５の第２導通端子は、ＴＦＴ：Ｍ１６の第１導通端子（図５では上側の端子）、ＴＦＴ：Ｍ１４のソース端子、および、有機ＥＬ素子Ｌ２のアノード端子に接続される。ＴＦＴ：Ｍ１６の第２導通端子には、初期化電圧ＶＩＮＩＴが印加される。ＴＦＴ：Ｍ１２のゲート端子は、走査線Ｇｉに接続される。ＴＦＴ：Ｍ１４、Ｍ１５、Ｍ１６のゲート端子は、走査線Ｇｉよりも１水平期間前に選択される走査線Ｇｉ－１に接続される。ＴＦＴ：Ｍ１３のゲート端子とドレイン端子は固定的に接続されているので、ＴＦＴ：Ｍ１３は固定的にダイオード接続された状態にある。ＴＦＴ：Ｍ１４は、ＴＦＴ：Ｍ１５、Ｍ１６と相補的にオンする。
　画素回路２５において、ＴＦＴ：Ｍ１５、Ｍ１６のゲート端子が接続されたノードを第１ノードＮ１、ＴＦＴ：Ｍ１５、Ｍ１６の接続点（すなわち、ＴＦＴ：Ｍ１５の第２導通端子とＴＦＴ：Ｍ１６の第１導通端子が接続されたノード）を接続点Ｎｃという。
　画素回路２５において、有機ＥＬ素子Ｌ２は、第１電源配線と第２電源配線とを結ぶ経路上に設けられ、経路を流れる電流に応じた輝度で発光する電気光学素子として機能する。ＴＦＴ：Ｍ１１は、経路上に電気光学素子と直列に設けられ、経路を流れる電流の量を制御する駆動トランジスタとして機能する。ＴＦＴ：Ｍ１５は、第１導通端子が駆動トランジスタの制御端子に接続され、制御端子が第１ノードＮ１に接続された第１トランジスタとして機能する。ＴＦＴ：Ｍ１６は、第１導通端子が第１トランジスタの第２導通端子に接続され、第２導通端子に初期化電圧ＶＩＮＩＴが印加され、制御端子が第１ノードＮ１に接続された第２トランジスタとして機能する。
　ＴＦＴ：Ｍ１２は、第１導通端子がデータ線Ｓｊに接続され、制御端子が走査線Ｇｉに接続された書き込み制御トランジスタとして機能する。ＴＦＴ：Ｍ１３は、第１導通端子が書き込み制御トランジスタの第２導通端子に接続され、第２導通端子および制御端子が駆動トランジスタの制御端子に接続された閾値補償トランジスタとして機能する。ＴＦＴ：Ｍ１４は、第１導通端子が電気光学素子のアノード端子に接続され、第２導通端子が駆動トランジスタの第２導通端子に接続され、制御端子が第１ノードＮ１に接続され、第１および第２トランジスタとは相補的に導通する発光制御トランジスタとして機能する。
　コンデンサＣ２は、第１電源配線と駆動トランジスタの制御端子との間に設けられている。第１および第２トランジスタの接続点Ｎｃは電気光学素子のアノード端子に接続され、電気光学素子のカソード端子は第２電源配線に接続されている。第１ノードＮ１は、画素回路２５に書き込みを行う水平期間よりも１つ前の水平期間で選択される走査線Ｇｉ－１に接続されている。
　図６は、表示装置２０のタイミングチャートである。図６には、ｉ行ｊ列目の画素回路２５にデータ電圧を書き込むときの電圧の変化が記載されている。図６において、時刻ｔ１１～ｔ１２の期間は、ｉ行目の画素回路２５の予備充電期間であり、（ｉ－１）行目の画素回路２５の書き込み期間でもある。時刻ｔ１３～ｔ１４の期間は、ｉ行目の画素回路２５の書き込み期間である。ｉ行目の画素回路２５は、予備充電期間以外で発光する。
　時刻ｔ１１より前では、走査信号Ｇｉ－１、Ｇｉはハイレベルである。このため、ＴＦＴ：Ｍ１２、Ｍ１５、Ｍ１６はオフ状態、ＴＦＴ：Ｍ１４はオン状態である。このときにＴＦＴ：Ｍ１１のゲート－ソース間電圧が閾値電圧以下であれば、第１電源配線から第２電源配線に向かってＴＦＴ：Ｍ１１、Ｍ１４と有機ＥＬ素子Ｌ２を経由する電流が流れ、有機ＥＬ素子Ｌ２は流れる電流の量に応じた輝度で発光する。
　時刻ｔ１１において、走査信号Ｇｉ－１はローレベルに変化する。これに伴い、ＴＦＴ：Ｍ１４はオフし、ＴＦＴ：Ｍ１５、Ｍ１６はオンする。このため、時刻ｔ１１以降、有機ＥＬ素子Ｌ２を経由する電流は流れなくなり、有機ＥＬ素子Ｌ２は非発光状態になる。また、ＴＦＴ：Ｍ１１のゲート電圧と有機ＥＬ素子Ｌ２のアノード電圧は、初期化電圧ＶＩＮＩＴに初期化される。初期化電圧ＶＩＮＩＴは、走査信号Ｇｉ－１がローレベルに変化した直後に（時刻ｔ２の直後に）ＴＦＴ：Ｍ３がオンするように低いレベルに設定される。
　次に時刻ｔ１２において、走査信号Ｇｉ－１はハイレベルに変化する。これに伴い、ＴＦＴ：Ｍ１４はオンし、ＴＦＴ：Ｍ１５、Ｍ１６はオフする。このため、時刻ｔ１２以降、ＴＦＴ：Ｍ１のゲート端子と有機ＥＬ素子Ｌ２のアノード端子に初期化電圧ＶＩＮＩＴは印加されなくなる。また、時刻ｔ１より前の期間と同様に、ＴＦＴ：Ｍ１１のゲート－ソース間電圧が閾値電圧以下であれば、有機ＥＬ素子Ｌ２を経由する電流が流れ、有機ＥＬ素子Ｌ２は発光する。
　次に時刻ｔ１３において、走査信号Ｇｉはローレベルに変化する。これに伴い、ＴＦＴ：Ｍ１２はオンする。このとき、データ線ＳｊからＴＦＴ：Ｍ１３のゲート端子に向かって、ＴＦＴ：Ｍ１２、Ｍ１３を経由する電流が流れる。この電流により、ＴＦＴ：Ｍ１１、Ｍ１３のゲート電圧は上昇する。ＴＦＴ：Ｍ１３のゲート－ソース間電圧がＴＦＴ：Ｍ１３の閾値電圧に等しくなると、電流は流れなくなる。ＴＦＴ：Ｍ１１の閾値電圧をＶｔｈ１（＜０）、ＴＦＴ：Ｍ１３の閾値電圧をＶｔｈ２（＜０）、時刻ｔ１３～ｔ１４の期間でデータ線Ｓｊに印加されたデータ電圧をＶｄとしたとき、時刻ｔ１３から十分な時間が経過した後のＴＦＴ：Ｍ１１、Ｍ１３のゲート電圧は（Ｖｄ－｜Ｖｔｈ２｜）になる。
　次に時刻ｔ１４において、走査信号Ｇｉはハイレベルに変化する。これに伴い、ＴＦＴ：Ｍ１２はオフする。時刻ｔ１４以降、コンデンサＣ２は電極間電圧（ＥＬＶＤＤ－Ｖｄ＋｜Ｖｔｈ２｜）を保持する。また、第１電源配線から第２電源配線に向かって、ＴＦＴ：Ｍ１１、Ｍ１４と有機ＥＬ素子Ｌ２を経由する電流が流れる。ＴＦＴ：Ｍ１のゲート－ソース間電圧Ｖｇｓは、コンデンサＣ２の作用によって（ＥＬＶＤＤ－Ｖｄ＋｜Ｖｔｈ２｜）に保たれる。したがって、時刻ｔ１４以降に流れる電流Ｉ２は、定数Ｋを用いて次式（２）で与えられる。
　　Ｉ２＝Ｋ（Ｖｇｓ－｜Ｖｔｈ１｜）2
　　　　＝Ｋ（ＥＬＶＤＤ－Ｖｄ＋｜Ｖｔｈ２｜－｜Ｖｔｈ１｜）2
                                                    …（２）
　ＴＦＴ：Ｍ１１の閾値電圧Ｖｔｈ１とＴＦＴ：Ｍ１３の閾値電圧Ｖｔｈ２が等しいとすると、式（２）から次式（３）が導かれる。
　　Ｉ２＝Ｋ（ＥＬＶＤＤ－Ｖｄ）2   …（３）
　このように時刻ｔ１４以降、有機ＥＬ素子Ｌ２は、ＴＦＴ：Ｍ１１の閾値電圧Ｖｔｈ１にかかわらず、画素回路２５に書き込まれたデータ電圧Ｖｄに応じた輝度で発光する。
　画素回路２５では、ＴＦＴ：Ｍ１５、Ｍ１６は、直列に接続され、ＴＦＴ：Ｍ１１のゲート端子と初期化電圧ＶＩＮＩＴを有する配線との間に設けられる。ＴＦＴ：Ｍ１５、Ｍ１６のゲート端子は走査線Ｇｉ－１に接続され、ＴＦＴ：Ｍ１５、Ｍ１６の接続点Ｎｃは有機ＥＬ素子Ｌ２のアノード端子に接続される。したがって、画素回路２５にデータ電圧を書き込む水平期間の１つ前の水平期間において、ＴＦＴ：Ｍ１１のゲート電圧と有機ＥＬ素子Ｌ２のアノード電圧は初期化電圧ＶＩＮＩＴに初期化される。このように表示装置２０は、ＴＦＴ：Ｍ１５、Ｍ１６をオンさせることにより、有機ＥＬ素子Ｌ２のアノード電圧を初期化電圧ＶＩＮＩＴに初期化し、走査線Ｇｉとデータ線Ｓｊを駆動することにより、ＴＦＴ：Ｍ１１のゲート端子に映像信号に応じた電圧（データ電圧Ｖｄ）を書き込む。
　ここで、駆動トランジスタの制御端子の電圧を初期化する機能を有する画素回路に、有機ＥＬ素子のアノード電圧を初期化する機能を追加する場合を考える。元の画素回路に含まれる初期化トランジスタが直列に接続された２個のＴＦＴで構成されている場合、有機ＥＬ素子のアノード電圧を初期化するトランジスタを追加することなく、画素回路２５を構成することができる。
　したがって、本実施形態に係る表示装置２０によれば、第１の実施形態と同様に、制御端子（ゲート端子）が同じノードに接続されたＴＦＴ：Ｍ１５、Ｍ１６（第１および第２トランジスタ）を用いることにより、ＴＦＴ：Ｍ１１のゲート電圧（駆動トランジスタの制御端子の電圧）と有機ＥＬ素子Ｌ２（電気光学素子）のアノード電圧とを従来よりも少ない回路量で初期化することができる。
　（第３の実施形態）
　図７は、第３の実施形態に係る表示装置の構成を示すブロック図である。図７に示す表示装置３０は、表示部１１、表示制御回路１２、走査線駆動／発光制御回路１３、データ線駆動回路３４、および、データ線選択回路３６を備えている。表示装置３０は、１水平期間内に複数（ここでは、３個）の期間を設定し、データ線を同数のグループに分割し、各期間において１個のグループ内のデータ線を駆動するデータ線時分割駆動を行う。以下、ｎは３の倍数、ｋは１以上（ｎ／３）以下の整数であるとする。
　書き込み／閾値補償期間は、第１～第３期間に分割される。データ線Ｓ１～Ｓｎは、配置順に３個のグループに分類される。第１グループにはデータ線Ｓ１、Ｓ４、…、Ｓｎ－２が含まれ、第２グループにはデータ線Ｓ２、Ｓ５、…、Ｓｎ－１が含まれ、第３グループにはデータ線Ｓ３、Ｓ６、…、Ｓｎが含まれる。
　データ線駆動回路３４は、制御信号ＣＳ２と映像信号Ｘ１に基づき、第１～第３期間において（ｎ／３）個のデータ電圧Ｙ１～Ｙｎ／３を出力することにより、データ線Ｓ１～Ｓｎを駆動する。データ線駆動回路３４は、第１期間では第１グループ内のデータ線Ｓ１、Ｓ４、…、Ｓｎ－２に印加される（ｎ／３）個のデータ電圧を出力し、第２期間では第２グループ内のデータ線Ｓ２、Ｓ５、…、Ｓｎ－１に印加される（ｎ／３）個のデータ電圧を出力し、第３期間では第３グループ内のデータ線Ｓ３、Ｓ６、…、Ｓｎに印加される（ｎ／３）個のデータ電圧を出力する。
　データ線選択回路３６は、データ線Ｓ１～Ｓｎに対応して、ｎ個のスイッチ回路３７を含んでいる。（ｋ－２）～ｋ番目のスイッチ回路３７の入力端子には、データ線駆動回路３４から出力されたデータ電圧Ｙｋ／３が供給される。（ｋ－２）～ｋ番目のスイッチ回路３７の出力端子は、それぞれ、データ線Ｓｋ－２～Ｓｋに接続される。（ｋ－２）番目のスイッチ回路３７は、制御信号Ｐ１に基づき第１期間でオンする。（ｋ－１）番目のスイッチ回路３７は、制御信号Ｐ２に基づき第２期間でオンする。ｋ番目のスイッチ回路３７は、制御信号Ｐ３に基づき第３期間でオンする。
　図８は、表示装置３０のタイミングチャートである。図８には、ｉ行（ｋ－２）列目、ｉ行（ｋ－１）列目、および、ｉ行ｋ列目の画素回路１５にデータ電圧を書き込むときの電圧の変化が記載されている。図８に示すように、制御信号Ｐ１～Ｐ３は、それぞれ、第１～第３期間でハイレベルになる。データ線選択回路３６は、データ電圧Ｙｋ／３として、第１期間ではｉ行（ｋ－２）列目の画素回路１５に書き込むべきデータ電圧Ｖｄ１を出力し、第２期間ではｉ行（ｋ－１）列目の画素回路１５に書き込むべきデータ電圧Ｖｄ２を出力し、ｉ行ｋ列目の画素回路１５に書き込むべきデータ電圧Ｖｄ３を出力する。データ線選択回路３６の作用により、データ電圧Ｖｄ１は第１期間においてデータ線Ｓｋ－２に印加され、データ電圧Ｖｄ２は第２期間においてデータ線Ｓｋ－１に印加され、データ電圧Ｖｄ３は第３期間においてデータ線Ｓｋに印加される。これにより、ｉ行（ｋ－２）列目、ｉ行（ｋ－１）列目、および、ｉ行ｋ列目の画素回路１５には、データ電圧Ｖｄ１、Ｖｄ２、Ｖｄ３がそれぞれ書き込まれる。画素回路１５にデータ電圧を書き込むときの動作の詳細は第１の実施形態と同じであるので、ここでは説明を省略する。
　本実施形態に係る表示装置３０によれば、データ線時分割駆動を行う表示装置について、制御端子（ゲート端子）が同じノードに接続されたＴＦＴ：Ｍ６、Ｍ７（第１および第２トランジスタ）を用いることにより、ＴＦＴ：Ｍ１のゲート電圧（駆動トランジスタの制御端子の電圧）と有機ＥＬ素子Ｌ１（電気光学素子）のアノード電圧とを従来よりも少ない回路量で初期化することができる。
　なお、ここでは、第１の実施形態に係る表示部１１を備え、データ線時分割駆動を行う表示装置について説明したが、同様の方法で、第２の実施形態に係る表示部２１を備え、データ線時分割駆動を行う表示装置を構成してもよい。
　ここまで、電気光学素子を含む画素回路を備えた表示装置の例として、有機ＥＬ素子（有機発光ダイオード）を含む画素回路を備えた有機ＥＬ表示装置について説明したが、同様の方法で、無機発光ダイオードを含む画素回路を備えた無機ＥＬ表示装置や、量子ドット発光ダイオードを含む画素回路を備えたＱＬＥＤ（Quantum-dot Light Emitting Diode）表示装置を構成してもよい。
　１０、２０、３０…表示装置
　１１、２１…表示部
　１２…表示制御回路
　１３…走査線駆動／発光制御回路
　１４、３４…データ線駆動回路
　１５、２５…画素回路
　２３…走査線駆動回路
　３６…データ線選択回路
　３７…スイッチ回路

Claims (18)

  1. 　複数の走査線と、複数のデータ線と、２次元状に配置された複数の画素回路とを含む表示部と、
    　前記走査線を駆動する走査線駆動回路と、
    　前記データ線を駆動するデータ線駆動回路とを備え、
    　前記画素回路は、
    　　第１電源配線と第２電源配線とを結ぶ経路上に設けられ、前記経路を流れる電流に応じた輝度で発光する電気光学素子と、
    　　前記経路上に前記電気光学素子と直列に設けられ、前記経路を流れる電流の量を制御する駆動トランジスタと、
    　　第１導通端子が前記駆動トランジスタの制御端子に接続され、制御端子が第１ノードに接続された第１トランジスタと、
    　　第１導通端子が前記第１トランジスタの第２導通端子に接続され、第２導通端子に初期化電圧が印加され、制御端子が前記第１ノードに接続された第２トランジスタとを含み、
    　前記第１および第２トランジスタの接続点は前記電気光学素子のアノード端子に接続され、前記電気光学素子のカソード端子は前記第２電源配線に接続されていることを特徴とする、表示装置。
  2. 　前記表示部は複数の発光制御線をさらに含み、
    　前記画素回路は、
    　　第１導通端子が前記データ線に接続され、第２導通端子が前記駆動トランジスタの第１導通端子に接続され、制御端子が前記走査線に接続された書き込み制御トランジスタと、
    　　第１導通端子が前記駆動トランジスタの第２導通端子に接続され、第２導通端子が前記駆動トランジスタの制御端子に接続され、制御端子が前記走査線に接続された閾値補償トランジスタと、
    　　第１導通端子が前記第１電源配線に接続され、第２導通端子が前記駆動トランジスタの第１導通端子に接続され、制御端子が前記発光制御線に接続された第１発光制御トランジスタと、
    　　第１導通端子が前記駆動トランジスタの第２導通端子に接続され、第２導通端子が前記電気光学素子のアノード端子に接続され、制御端子が前記発光制御線に接続された第２発光制御トランジスタと、
    　　前記第１電源配線と前記駆動トランジスタの制御端子との間に設けられたコンデンサとを含むことを特徴とする、請求項１に記載の表示装置。
  3. 　前記駆動トランジスタの第１導通端子は、前記第１電源配線に接続され、
    　前記画素回路は、
    　　第１導通端子が前記データ線に接続され、制御端子が前記走査線に接続された書き込み制御トランジスタと、
    　　第１導通端子が前記書き込み制御トランジスタの第２導通端子に接続され、第２導通端子および制御端子が前記駆動トランジスタの制御端子に接続された閾値補償トランジスタと、
    　　第１導通端子が前記電気光学素子のアノード端子に接続され、第２導通端子が前記駆動トランジスタの第２導通端子に接続され、制御端子が前記第１ノードに接続され、前記第１および第２トランジスタとは相補的に導通する発光制御トランジスタと、
    　　前記第１電源配線と前記駆動トランジスタの制御端子との間に設けられたコンデンサとを含むことを特徴とする、請求項１に記載の表示装置。
  4. 　前記第１ノードは、前記画素回路に書き込みを行う水平期間よりも１つ前の水平期間で選択される走査線に接続されていることを特徴とする、請求項２または３に記載の表示装置。
  5. 　前記電気光学素子は、有機発光ダイオードであることを特徴とする、請求項２～４のいずれかに記載の表示装置。
  6. 　前記電気光学素子は、無機発光ダイオードおよび量子ドット発光ダイオードのいずれかであることを特徴とする、請求項２～４のいずれかに記載の表示装置。
  7. 　複数の走査線と、複数のデータ線と、２次元状に配置された複数の画素回路とを含む表示部を有する表示装置の駆動方法であって、
    　前記走査線を駆動するステップと、
    　前記データ線を駆動するステップとを備え、
    　前記画素回路は、
    　　第１電源配線と第２電源配線とを結ぶ経路上に設けられ、前記経路を流れる電流に応じた輝度で発光する電気光学素子と、
    　　前記経路上に前記電気光学素子と直列に設けられ、前記経路を流れる電流の量を制御する駆動トランジスタと、
    　　第１導通端子が前記駆動トランジスタの制御端子に接続され、制御端子が第１ノードに接続された第１トランジスタと、
    　　第１導通端子が前記第１トランジスタの第２導通端子に接続され、第２導通端子に初期化電圧が印加され、制御端子が前記第１ノードに接続された第２トランジスタとを含み、
    　前記第１および第２トランジスタの接続点は前記電気光学素子のアノード端子に接続され、前記電気光学素子のカソード端子は前記第２電源配線に接続されていることを特徴とする、表示装置の駆動方法。
  8. 　前記表示部は複数の発光制御線をさらに含み、
    　前記画素回路は、
    　　第１導通端子が前記データ線に接続され、第２導通端子が前記駆動トランジスタの第１導通端子に接続され、制御端子が前記走査線に接続された書き込み制御トランジスタと、
    　　第１導通端子が前記駆動トランジスタの第２導通端子に接続され、第２導通端子が前記駆動トランジスタの制御端子に接続され、制御端子が前記走査線に接続された閾値補償トランジスタと、
    　　第１導通端子が前記第１電源配線に接続され、第２導通端子が前記駆動トランジスタの第１導通端子に接続され、制御端子が前記発光制御線に接続された第１発光制御トランジスタと、
    　　第１導通端子が前記駆動トランジスタの第２導通端子に接続され、第２導通端子が前記電気光学素子のアノード端子に接続され、制御端子が前記発光制御線に接続された第２発光制御トランジスタと、
    　　前記第１電源配線と前記駆動トランジスタの制御端子との間に設けられたコンデンサとを含むことを特徴とする、請求項７に記載の表示装置の駆動方法。
  9. 　前記駆動トランジスタの第１導通端子は、前記第１電源配線に接続され、
    　前記画素回路は、
    　　第１導通端子が前記データ線に接続され、制御端子が前記走査線に接続された書き込み制御トランジスタと、
    　　第１導通端子が前記書き込み制御トランジスタの第２導通端子に接続され、第２導通端子および制御端子が前記駆動トランジスタの制御端子に接続された閾値補償トランジスタと、
    　　第１導通端子が前記電気光学素子のアノード端子に接続され、第２導通端子が前記駆動トランジスタの第２導通端子に接続され、制御端子が前記第１ノードに接続され、前記第１および第２トランジスタとは相補的に導通する発光制御トランジスタと、
    　　前記第１電源配線と前記駆動トランジスタの制御端子との間に設けられたコンデンサとを含むことを特徴とする、請求項７に記載の表示装置の駆動方法。
  10. 　前記第１ノードは、前記画素回路に書き込みを行う水平期間よりも１つ前の水平期間で選択される走査線に接続されていることを特徴とする、請求項８または９に記載の表示装置の駆動方法。
  11. 　前記電気光学素子は、有機発光ダイオードであることを特徴とする、請求項８～１０のいずれかに記載の表示装置の駆動方法。
  12. 　前記電気光学素子は、無機発光ダイオードおよび量子ドット発光ダイオードのいずれかであることを特徴とする、請求項８～１０のいずれかに記載の表示装置の駆動方法。
  13. 　複数の走査線と、複数のデータ線と、２次元状に配置された複数の画素回路とを含む表示部を有する表示装置の駆動方法であって、
    　前記画素回路は、
    　　第１電源配線と第２電源配線とを結ぶ経路上に設けられ、前記経路を流れる電流に応じた輝度で発光する電気光学素子と、
    　　前記経路上に前記電気光学素子と直列に設けられ、前記経路を流れる電流の量を制御する駆動トランジスタと、
    　　第１導通端子が前記駆動トランジスタの制御端子に接続され、制御端子が第１ノードに接続された第１トランジスタと、
    　　第１導通端子が前記第１トランジスタの第２導通端子に接続され、第２導通端子に初期化電圧が印加され、制御端子が前記第１ノードに接続された第２トランジスタとを含み、
    　前記第１および第２トランジスタの接続点は前記電気光学素子のアノード端子に接続され、前記電気光学素子のカソード端子は前記第２電源配線に接続されている場合に、
    　前記第１および第２トランジスタをオンさせることにより、前記電気光学素子のアノード電圧を前記初期化電圧に初期化するステップと、
    　前記走査線と前記データ線を駆動することにより、前記駆動トランジスタの制御端子に映像信号に応じた電圧を書き込むステップとを備えた、表示装置の駆動方法。
  14. 　前記表示部は複数の発光制御線をさらに含み、
    　前記画素回路は、
    　　第１導通端子が前記データ線に接続され、第２導通端子が前記駆動トランジスタの第１導通端子に接続され、制御端子が前記走査線に接続された書き込み制御トランジスタと、
    　　第１導通端子が前記駆動トランジスタの第２導通端子に接続され、第２導通端子が前記駆動トランジスタの制御端子に接続され、制御端子が前記走査線に接続された閾値補償トランジスタと、
    　　第１導通端子が前記第１電源配線に接続され、第２導通端子が前記駆動トランジスタの第１導通端子に接続され、制御端子が前記発光制御線に接続された第１発光制御トランジスタと、
    　　第１導通端子が前記駆動トランジスタの第２導通端子に接続され、第２導通端子が前記電気光学素子のアノード端子に接続され、制御端子が前記発光制御線に接続された第２発光制御トランジスタと、
    　　前記第１電源配線と前記駆動トランジスタの制御端子との間に設けられたコンデンサとを含むことを特徴とする、請求項１３に記載の表示装置の駆動方法。
  15. 　前記駆動トランジスタの第１導通端子は、前記第１電源配線に接続され、
    　前記画素回路は、
    　　第１導通端子が前記データ線に接続され、制御端子が前記走査線に接続された書き込み制御トランジスタと、
    　　第１導通端子が前記書き込み制御トランジスタの第２導通端子に接続され、第２導通端子および制御端子が前記駆動トランジスタの制御端子に接続された閾値補償トランジスタと、
    　　第１導通端子が前記電気光学素子のアノード端子に接続され、第２導通端子が前記駆動トランジスタの第２導通端子に接続され、制御端子が前記第１ノードに接続され、前記第１および第２トランジスタとは相補的に導通する発光制御トランジスタと、
    　　前記第１電源配線と前記駆動トランジスタの制御端子との間に設けられたコンデンサとを含むことを特徴とする、請求項１３に記載の表示装置の駆動方法。
  16. 　前記第１ノードは、前記画素回路に書き込みを行う水平期間よりも１つ前の水平期間で選択される走査線に接続されていることを特徴とする、請求項１４または１５に記載の表示装置の駆動方法。
  17. 　前記電気光学素子は、有機発光ダイオードであることを特徴とする、請求項１３～１６のいずれかに記載の表示装置の駆動方法。
  18. 　前記電気光学素子は、無機発光ダイオードおよび量子ドット発光ダイオードのいずれかであることを特徴とする、請求項１３～１６のいずれかに記載の表示装置の駆動方法。
PCT/JP2017/021257 2017-06-08 2017-06-08 表示装置およびその駆動方法 WO2018225203A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
PCT/JP2017/021257 WO2018225203A1 (ja) 2017-06-08 2017-06-08 表示装置およびその駆動方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2017/021257 WO2018225203A1 (ja) 2017-06-08 2017-06-08 表示装置およびその駆動方法

Publications (1)

Publication Number Publication Date
WO2018225203A1 true WO2018225203A1 (ja) 2018-12-13

Family

ID=64567352

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2017/021257 WO2018225203A1 (ja) 2017-06-08 2017-06-08 表示装置およびその駆動方法

Country Status (1)

Country Link
WO (1) WO2018225203A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020192208A1 (en) * 2019-03-27 2020-10-01 Boe Technology Group Co., Ltd. Array substrate, display panel and display apparatus
WO2020194647A1 (ja) * 2019-03-28 2020-10-01 シャープ株式会社 表示装置およびその駆動方法
CN113539179A (zh) * 2020-04-20 2021-10-22 Oppo广东移动通信有限公司 像素驱动电路、显示屏和终端

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007179030A (ja) * 2005-11-30 2007-07-12 Semiconductor Energy Lab Co Ltd 表示装置
JP2008521033A (ja) * 2004-11-16 2008-06-19 イグニス・イノベイション・インコーポレーテッド アクティブマトリクス型発光デバイス表示器のためのシステム及び駆動方法
JP2008158477A (ja) * 2006-12-21 2008-07-10 Samsung Sdi Co Ltd 有機電界発光表示装置及びその駆動方法
US20120001896A1 (en) * 2010-06-30 2012-01-05 Samsung Mobile Display Co., Ltd. Pixel and organic light emitting display device using the same
US20130002632A1 (en) * 2011-06-30 2013-01-03 Sang-Moo Choi Pixel and organic light emitting display using the same
US20150170576A1 (en) * 2013-12-17 2015-06-18 Samsung Display Co., Ltd. Organic light emitting display device

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008521033A (ja) * 2004-11-16 2008-06-19 イグニス・イノベイション・インコーポレーテッド アクティブマトリクス型発光デバイス表示器のためのシステム及び駆動方法
JP2007179030A (ja) * 2005-11-30 2007-07-12 Semiconductor Energy Lab Co Ltd 表示装置
JP2008158477A (ja) * 2006-12-21 2008-07-10 Samsung Sdi Co Ltd 有機電界発光表示装置及びその駆動方法
US20120001896A1 (en) * 2010-06-30 2012-01-05 Samsung Mobile Display Co., Ltd. Pixel and organic light emitting display device using the same
US20130002632A1 (en) * 2011-06-30 2013-01-03 Sang-Moo Choi Pixel and organic light emitting display using the same
US20150170576A1 (en) * 2013-12-17 2015-06-18 Samsung Display Co., Ltd. Organic light emitting display device

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
KOMIYA N. ET AL.: "Comparison of Vth compensation ability among voltage programming circuits for AMOLED panels", IDW'03 PROCEEDINGS OF THE 10TH INTERNATIONAL DISPLAY WORKSHOPS, 2003, pages 275 - 278, XP008051507 *

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020192208A1 (en) * 2019-03-27 2020-10-01 Boe Technology Group Co., Ltd. Array substrate, display panel and display apparatus
US11250786B2 (en) 2019-03-27 2022-02-15 Beijing Boe Technology Development Co., Ltd. Array substrate, display panel and display apparatus
WO2020194647A1 (ja) * 2019-03-28 2020-10-01 シャープ株式会社 表示装置およびその駆動方法
CN113614824A (zh) * 2019-03-28 2021-11-05 夏普株式会社 显示装置及其驱动方法
US20220223106A1 (en) * 2019-03-28 2022-07-14 Sharp Kabushiki Kaisha Display device and driving method thereof
US11527200B2 (en) 2019-03-28 2022-12-13 Sharp Kabushiki Kaisha Display device and driving method thereof
CN113614824B (zh) * 2019-03-28 2024-01-09 夏普株式会社 显示装置及其驱动方法
CN113539179A (zh) * 2020-04-20 2021-10-22 Oppo广东移动通信有限公司 像素驱动电路、显示屏和终端
EP4138070A4 (en) * 2020-04-20 2023-10-04 Guangdong Oppo Mobile Telecommunications Corp., Ltd. PIXEL DRIVER CIRCUIT, DISPLAY SCREEN AND TERMINAL DEVICE

Similar Documents

Publication Publication Date Title
US11367381B2 (en) Electroluminescent display device
US10242625B2 (en) Pixel driving circuit, pixel driving method and display apparatus
US10607542B2 (en) Pixel circuit, pixel, and AMOLED display device comprising pixel and driving method thereof
US10607538B2 (en) Pixel circuit, pixel, AMOLED display device comprising same and driving method thereof
CN107424555B (zh) 一种像素电路、驱动方法及显示器
US10535299B2 (en) Pixel circuit, array substrate, display device and pixel driving method
US11232756B2 (en) Electroluminescent display device
JP5163646B2 (ja) 画像表示装置
KR102694938B1 (ko) 전계 발광 표시장치
US9355593B2 (en) Pixel and organic light emitting display using the same
US9870735B2 (en) Display device including double-gate transistors with reduced deterioration
EP3188174A1 (en) Pixel drive circuit and drive method therefor, display panel and display apparatus
WO2016155053A1 (zh) Amoled像素驱动电路及像素驱动方法
US9852685B2 (en) Pixel circuit and driving method thereof, display apparatus
CN109817165B (zh) 像素驱动电路、像素驱动方法、显示面板和显示装置
KR20150077710A (ko) 유기 발광 표시 장치 및 그의 구동 방법
WO2019186827A1 (ja) 表示装置およびその駆動方法
KR20160035365A (ko) 유기발광 다이오드 표시장치
WO2013063991A1 (zh) Amoled驱动补偿电路、方法及其显示装置
CN109166522B (zh) 像素电路、其驱动方法及显示装置
US11094254B2 (en) Display device and method for driving same
CN109389937B (zh) 一种像素电路、显示装置及像素电路的驱动方法
WO2019207782A1 (ja) 表示装置およびその駆動方法
WO2019064523A1 (ja) 表示装置および画素回路
WO2018225203A1 (ja) 表示装置およびその駆動方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 17912670

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 17912670

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: JP