JP5147436B2 - 半導体記憶装置 - Google Patents

Description

本発明は、半導体回路技術に関し、より詳しくは、プリチャージ（Ｐｒｅ ｃｈａｒｇｅ）性能を改善した半導体記憶装置に関するものである。

従来の技術に係る半導体記憶装置は、図１に示すように、複数のメモリバンク（ＢＡＮＫ０〜ＢＡＮＫ１５）、複数のカラムデコーダ１０、複数の書き込みドライバー（ＷＤＲＶ）２０、及びＩＯセンスアンプ（ＩＯＳＡ）３０を備える（例えば、特許文献１参照。）。
前記複数のカラムデコーダ１０は前記複数のメモリバンク（ＢＡＮＫ０〜ＢＡＮＫ１５）の各々に対し１つずつ配置される。

前記複数の書き込みドライバー２０及びＩＯセンスアンプ３０はメモリバンクグループに対し各々１つずつ配置される。前記メモリバンクグループは、図１を基準に同一線上に位置する複数のメモリバンク（例えば、ＢＡＮＫ０，ＢＡＮＫ１，ＢＡＮＫ８，ＢＡＮＫ９）を備える。前記書き込みドライバー２０は、外部から入力されたデータをデータ入出力ライン（以下、ローカルＩＯライン）を介して現在活性化したメモリバンクに記録する。前記ＩＯセンスアンプ３０は、メモリバンクからローカルＩＯラインを介して出力されたデータを検出及び増幅して出力する。

前記書き込みドライバー２０にはプリチャージ回路部４０が備えられる。前記プリチャージ回路部４０とローカルＩＯラインの接続構成について図２を参照して説明すれば次の通りである。図２ではプリチャージ回路部４０と直接的な接続関係のない構成は省略した。
図１のＡ部分のプリチャージ回路部４０は、図２に示すように、ローカルＩＯライン（ＬＩＯ／ＬＩＯＢ）を介してすべてのメモリバンク（ＢＡＮＫ０，ＢＡＮＫ１，ＢＡＮＫ８，ＢＡＮＫ９）に共通接続される。前記プリチャージ回路部４０は、前記ローカルＩＯライン（ＬＩＯ／ＬＩＯＢ）を介してデータの入力又は出力が行われない間、前記ローカルＩＯライン（ＬＩＯ／ＬＩＯＢ）を定められた電圧レベルにプリチャージする。

このように構成された従来技術に係る半導体記憶装置のプリチャージ動作について図３を参照して説明すれば次の通りである。
プリチャージ動作は、半導体記憶装置の書き込み（Ｗｒｉｔｅ）又は読み込み（Ｒｅａｄ）動作後、次の書き込み又は読み込みを行うために必ずなされる動作である。

書き込み又は読み込み命令によってカラム選択信号Ｙｉが活性化される間、前記ローカルＩＯライン（ＬＩＯ／ＬＩＯＢ）を介してデータの入力又は出力が行われる。
前記カラム選択信号Ｙｉが活性化すればプリチャージ信号ＬＩＯＰＣＧは非活性化する。前記カラム選択信号Ｙｉが非活性化すればプリチャージ信号ＬＩＯＰＣＧは活性化する。
前記プリチャージ信号ＬＩＯＰＣＧが活性化すれば、図２のプリチャージ回路部４０は前記ローカルＩＯライン（ＬＩＯ／ＬＩＯＢ）をプリチャージする。

図２に示すように、上述した従来の技術に係る半導体記憶装置は、複数のメモリバンクが垂直方向に配置され、ローカルＩＯライン（ＬＩＯ／ＬＩＯＢ）が前記複数のメモリバンクにかけて長く接続されている。
前記ローカルＩＯライン（ＬＩＯ／ＬＩＯＢ）の長さが長くなることにつれて抵抗及びキャパシタンスなどによるライン負荷（Ｌｉｎｅ Ｌｏａｄｉｎｇ）が増加する。前記ライン負荷が増加するにつれて図３のＡ、Ａ’、Ｂ、Ｂ’区間のようにプリチャージが行われる時間が長くなる。

従来の技術に係る半導体記憶装置は、プリチャージ時間が長くなることにより、図３に示されたｔＣＣＤ（ＣＡＳ ＴＯ ＣＡＳ ｃｏｍｍａｎｄ ｄｅｌａｙ）、ｔＷＴＲ（Ｉｎｔｅｒｎａｌ ＷＲＩＴＥ ｔｏ ＲＥＡＤ ｃｏｍｍａｎｄ ｄｅｌａｙ）などの特性が悪くなるため、半導体記憶装置の動作速度が低下する問題点がある。前記半導体記憶装置の動作速度の低下が激しい場合は半導体記憶装置の動作特性が定められた動作規格から外れ得る。
特開２００５−２７６４２６号公報

本発明は、迅速でかつ安定したプリチャージが行われるようにした半導体記憶装置を提供することをその目的とする。

本発明に係る半導体記憶装置は、複数のメモリバンクと、前記複数のメモリバンクに共通接続されたデータ入出力ラインと、前記データ入出力ラインに接続され、前記データ入出力ラインの進行方向と同一方向に所定間隔をおいて配置される複数のプリチャージ回路部と、前記複数のプリチャージ回路部を選択的な使用が可能であるように前記データ入出力ラインに接続するためのスイッチング手段とを備えることを特徴とする。

本発明に係る半導体記憶装置は、複数のメモリバンクに共通接続されたデータ入出力ラインと、前記データ入出力ラインに接続され、プリチャージ信号によって前記データ入出力ラインをプリチャージする複数のプリチャージ回路部と、入力されたプリチャージ信号を互いに異なる複数のパスを通過させて、前記複数のプリチャージ回路部に供給するプリチャージ制御部と、前記複数のプリチャージ回路部を選択的な使用が可能であるように前記データ入出力ラインに接続するためのスイッチング手段とを備えることを他の特徴とする。

本発明に係る半導体記憶装置は、データ入出力ラインの長さ及び負荷に関係なく、迅速でかつ安定したプリチャージ動作が可能であるため、半導体記憶装置の動作速度を向上することができ、より安定した動作を可能にする。

以下、添付図面を参照して本発明に係る半導体記憶装置の好ましい実施例について説明すれば次の通りである。
本発明に係る半導体記憶装置は、図４に示すように、複数のメモリバンク（ＢＡＮＫ０〜ＢＡＮＫ１５）、複数のカラムデコーダ１０、複数の書き込みドライバー（ＷＤＲＶ）２０、複数のＩＯセンスアンプ（ＩＯＳＡ）３０、及び複数のプリチャージ回路部（１００ａ〜１００ｅ）を備える。

前記複数のカラムデコーダ１０は前記複数のメモリバンク（ＢＡＮＫ０〜ＢＡＮＫ１５）の各々に対し１つずつ配置される。
前記複数の書き込みドライバー２０及びＩＯセンスアンプ３０はメモリバンクグループに対し各々１つずつ配置される。前記メモリバンクグループは、図４に示すように、同一線上に位置する複数のメモリバンク（例えば、ＢＡＮＫ０，ＢＡＮＫ１，ＢＡＮＫ８，ＢＡＮＫ９）を備える。

前記書き込みドライバー２０は、外部から入力されたデータを、データ入出力ラインを介して現在活性化したメモリバンクに記録する。
前記ＩＯセンスアンプ３０はメモリバンクから出力されたデータを検出及び増幅して周辺回路に出力する。

前記複数のプリチャージ回路部（１００ａ〜１００ｅ）は、複数のメモリバンク（ＢＡＮＫ０，ＢＡＮＫ１，ＢＡＮＫ８，ＢＡＮＫ９）の各々と隣接する位置のうちの少なくとも１ヶ所以上に形成される。図４のＢは、複数のメモリバンク（ＢＡＮＫ０，ＢＡＮＫ１，ＢＡＮＫ８，ＢＡＮＫ９）と隣接するすべての位置に前記複数のプリチャージ回路部（１００ａ〜１００ｅ）を形成した例を示すものである。複数のプリチャージ回路部（１００ａ〜１００ｅ）を全て設けることがプリチャージ性能の向上、すなわち動作速度及び安定性の面で最も好ましい。複数のプリチャージ回路部（１００ａ〜１００ｅ）のうち、例えば、プリチャージ回路部（１００ａ，１００ｃ，１００ｅ）又はプリチャージ回路部（１００ａ，１００ｅ）などを設けることも十分プリチャージ性能の向上効果を期待でき、ライン負荷を減少させる長所もまたある。勿論、図４の他のメモリバンクグループ（ＢＡＮＫ２，ＢＡＮＫ３，ＢＡＮＫ１０，ＢＡＮＫ１１）（ＢＡＮＫ４，ＢＡＮＫ５，ＢＡＮＫ１２，ＢＡＮＫ１３）（ＢＡＮＫ６，ＢＡＮＫ７，ＢＡＮＫ１４，ＢＡＮＫ１５）に対しても同一方式でプリチャージ回路部（１００ａ〜１００ｅ）を形成することができる。

図５に基づき、図４の構成中の‘Ｂ’部分のプリチャージ回路部（１００ａ〜１００ｅ）とローカルＩＯライン（ＬＩＯ／ＬＩＯＢ）の接続構成を含む本発明に係る半導体記憶装置について説明すれば次の通りである。図５ではプリチャージ回路部（１００ａ〜１００ｅ）と直接的な接続関係のない構成は省略した。
本発明に係る半導体記憶装置は、図５に示すように、複数のメモリバンク（ＢＡＮＫ０，ＢＡＮＫ１，ＢＡＮＫ８，ＢＡＮＫ９）、ローカルＩＯライン（ＬＩＯ／ＬＩＯＢ）、複数のプリチャージ回路部（１００ａ〜１００ｅ）、複数のスイッチング手段（Ｓｗａ〜ＳＷｄ）、及びプリチャージ制御部２００を備える。

前記ローカルＩＯライン（ＬＩＯ／ＬＩＯＢ）は、一端は複数のメモリバンク（ＢＡＮＫ０，ＢＡＮＫ１，ＢＡＮＫ８，ＢＡＮＫ９）に共通接続され、他端は書き込みドライバー２０に接続される。

前記複数のプリチャージ回路部（１００ａ〜１００ｅ）は、前記複数のスイッチング手段（Ｓｗａ〜ＳＷｄ）を介して前記ローカルＩＯライン（ＬＩＯ／ＬＩＯＢ）に接続される。
前記複数のプリチャージ回路部（１００ａ〜１００ｅ）は、プリチャージ信号ＬＩＯＰＣＧによって前記ローカルＩＯライン（ＬＩＯ／ＬＩＯＢ）をプリチャージする。

前記複数のスイッチング手段（Ｓｗａ〜ＳＷｄ）としては、フューズ又はメタルオプション（Ｍｅｔａｌ Ｏｐｔｉｏｎ）を用いることができる。前記複数のスイッチング手段（Ｓｗａ〜ＳＷｄ）を用いて、前記複数のプリチャージ回路部（１００ａ〜１００ｅ）を選択的にローカルＩＯライン（ＬＩＯ／ＬＩＯＢ）と接続させることができる。前記複数のスイッチング手段（Ｓｗａ〜ＳＷｄ）を用いる方式の代わりにメタルレイヤーリビジョン（Ｍｅｔａｌ Ｌａｙｅｒ Ｒｅｖｉｓｉｏｎ）方式を用いて、前記複数のプリチャージ回路部（１００ａ〜１００ｅ）を選択的にローカルＩＯライン（ＬＩＯ／ＬＩＯＢ）と接続させることもできる。

前記プリチャージ制御部２００は、入力されたプリチャージ信号ＬＩＯＰＣＧが互いに異なる複数のパス（Ｐａｔｈ）を通過するようにすることで、前記複数のプリチャージ回路部（１００ａ〜１００ｅ）に同一タイミングで供給されるように構成される。
前記プリチャージ制御部２００は、前記プリチャージ信号ＬＩＯＰＣＧの入力を各々受け、予め設定された遅延時間だけ遅延させて前記複数のプリチャージ回路部（１００ａ〜１００ｅ）に供給する第１〜第４遅延部（２１０〜２４０）を備える。前記第１〜第４遅延部（２１０〜２４０）は、前記プリチャージ信号ＬＩＯＰＣＧの入力を受けるための信号ラインの長さに反比例するようにそれぞれの遅延時間が設定される。前記プリチャージ信号ＬＩＯＰＣＧの入力を受ける信号ラインの長さが長いほどライン負荷が増加する。前記プリチャージ信号ＬＩＯＰＣＧの入力を受けるための信号ラインの長さが最も長い第１遅延部２１０の遅延時間を最も短く設定し、第４遅延部２４０の遅延時間を最も長く設定する。前記第１〜第４遅延部（２１０〜２４０）の遅延動作により、プリチャージ信号ＬＩＯＰＣＧは複数のプリチャージ回路部（１００ａ〜１００ｅ）に同一タイミングで入力される。

前記プリチャージ回路部１００ａは、図６ａに示すように第１〜第３トランジスタ（Ｍ１１〜Ｍ１３）を備える。
前記第１トランジスタＭ１１は、ソースにはプリチャージ電圧Ｖｐｃｇが印加され、ドレーンは前記ローカルＩＯラインＬＩＯに接続される。前記第２トランジスタＭ１２は、ソースには前記プリチャージ電圧Ｖｐｃｇが印加され、ドレーンはローカルＩＯラインＬＩＯＢに接続される。前記第３トランジスタＭ１３は、ソースは前記ローカルＩＯラインＬＩＯと前記第１トランジスタＭ１１のドレーンに共通接続され、ドレーンは前記ローカルＩＯラインＬＩＯＢと前記第２トランジスタＭ１２のドレーンに共通接続される。前記第１〜第３トランジスタ（Ｍ１１〜Ｍ１３）のゲートには共通にプリチャージ信号ＬＩＯＰＣＧが印加される。前記第１〜第３トランジスタ（Ｍ１１〜Ｍ１３）としてはＰ−ＭＯＳトランジスタが用いられる。前記プリチャージ回路部１００ａは、図６ｂに示すように、図６ａと同様の回路構成を有する一方で、Ｎ−ＭＯＳトランジスタで構成することもできる。

前記プリチャージ回路部（１００ｂ〜１００ｅ）は前記プリチャージ回路部１００ａと同様に構成することができる。前記プリチャージ回路部１００ｅが書き込みドライバー２０の内部に位置することは設計上の選択事項だけであって、設計変更によって前記書き込みドライバー２０の外部に形成することもできる。
一方、図４に示された本発明は、カラムデコーダ１０がメモリバンク１つに対して１対１に対応する構成を基準にしたものである。

本発明は、図７に示すように、２つのメモリバンク（例えば、ＢＡＮＫ０，ＢＡＮＫ１）が１つのカラムデコーダ３００を共有するように構成することもできる。
本発明に係る半導体記憶装置は、図７のような構造においても図４の場合と同様の方式に該当する位置にプリチャージ回路部（１００ａ〜１００ｅ）を形成する。

本発明に係る半導体記憶装置は前記プリチャージ回路部（１００ａ〜１００ｅ）がローカルＩＯライン（ＬＩＯ／ＬＩＯＢ）を可能な限り迅速でかつ安定的にプリチャージするように構成するものであり、それに合わせて前記プリチャージ回路部（１００ａ〜１００ｅ）の位置を決めなければならない。

本発明に係る半導体記憶装置は、２つのメモリバンク（例えば、ＢＡＮＫ０，ＢＡＮＫ１）が１つのカラムデコーダ３００を共有する図７の構造においても、メモリバンク（ＢＡＮＫ０〜ＢＡＮＫ１５）及びローカルＩＯライン（ＬＩＯ／ＬＩＯＢ）の配置は図４の構造と同様である。図７に示されたメモリバンク（ＢＡＮＫ０〜ＢＡＮＫ１５）及びローカルＩＯライン（ＬＩＯ／ＬＩＯＢ）の配置が図４と同様であるため、プリチャージ回路部（１００ａ〜１００ｅ）を図４と同様に形成することができる。
勿論、図７の場合も図４のようにプリチャージ回路部（１００ａ〜１００ｅ）を選択的に形成して用いることができる。

本発明が属する技術分野の当業者であれば、本発明がその技術的思想や必須特徴を変更せず、他の具体的な形態によって実施することができるため、以上で記述した実施形態はすべての面で例示的であり、限定的ではないものと理解しなければならない。本発明の範囲は前記詳細な説明よりは特許請求の範囲によって示され、特許請求の範囲の意味及び範囲そしてその等価概念から導き出されるすべての変更又は変形した形態が本発明の範囲に含まれると解釈しなければならない。

従来の技術に係る半導体記憶装置のブロック図である。 図１のＡ部分のローカルＩＯラインの接続構成を示すブロック図である。 従来の技術に係る半導体記憶装置のプリチャージタイミング図である。 本発明に係る半導体記憶装置の一実施例のブロック図である。 図４のＢ部分のローカルＩＯラインの接続構成を示すブロック図である。 本発明に係るプリチャージ回路部の回路図である。 本発明に係るプリチャージ回路部の回路図である。 本発明に係る半導体記憶装置の他の実施例のブロック図である。

符号の説明

１０…カラムデコーダ
２０…書き込みドライバー（ＷＤＲＶ）
３０…ＩＯセンスアンプ（ＩＯＳＡ）
４０，１００…プリチャージ回路部
２００…プリチャージ制御部
２１０〜２４０…第１〜第４遅延部

Claims (17)

1. 複数のメモリバンクと、
   前記複数のメモリバンクに共通接続されたデータ入出力ラインと、
   前記データ入出力ラインに接続され、前記データ入出力ラインの進行方向と同一方向に所定間隔をおいて配置される複数のプリチャージ回路部と、
   前記複数のプリチャージ回路部を選択的な使用が可能であるように前記データ入出力ラインに接続するためのスイッチング手段と
   を備えることを特徴とする半導体記憶装置。
2. 前記複数のメモリバンクは前記データ入出力ラインの進行方向と同一方向に配置されることを特徴とする、請求項１に記載の半導体記憶装置。
3. 前記データ入出力ラインは、
   書き込みドライバーに接続されることを特徴とする、請求項１に記載の半導体記憶装置。
4. 前記複数のプリチャージ回路部は、
   前記複数のメモリバンクと隣接する位置に形成されることを特徴とする、請求項１に記載の半導体記憶装置。
5. 前記複数のプリチャージ回路部を駆動するためのプリチャージ信号を供給するプリチャージ制御部をさらに備えることを特徴とする、請求項１に記載の半導体記憶装置。
6. 複数のメモリバンクに共通接続されたデータ入出力ラインと、
   前記データ入出力ラインに接続され、プリチャージ信号によって前記データ入出力ラインをプリチャージする複数のプリチャージ回路部と、
   入力されたプリチャージ信号を互いに異なる複数のパスを通過させて、前記複数のプリチャージ回路部に供給するプリチャージ制御部と、
   前記複数のプリチャージ回路部を選択的な使用が可能であるように前記データ入出力ラインに接続するためのスイッチング手段と
   を備えることを特徴とする半導体記憶装置。
7. 前記複数のメモリバンクは前記データ入出力ラインの進行方向と同一方向に配置されることを特徴とする、請求項６に記載の半導体記憶装置。
8. 前記データ入出力ラインは、
   書き込みドライバーに接続されることを特徴とする、請求項６に記載の半導体記憶装置。
9. 前記複数のプリチャージ回路部は、
   前記複数のメモリバンクのうちの少なくとも１つと隣接する位置に形成されることを特徴とする、請求項６に記載の半導体記憶装置。
10. 前記スイッチング手段はフューズ又はメタルオプションを含むことを特徴とする、請求項６に記載の半導体記憶装置。
11. 前記データ入出力ラインは、
    第１データ入出力ライン、及び
    前記第１データ入出力ラインと逆位相のデータを伝送する第２データ入出力ラインを備えることを特徴とする、請求項１又は６に記載の半導体記憶装置。
12. 前記プリチャージ回路部は、
    前記第１データ入出力ラインと前記第２データ入出力ラインとの間に接続され、プリチャージ信号によって前記第１及び第２データ入出力ラインに予め設定された電圧レベルを印加する少なくとも１つのスイッチング素子を備えることを特徴とする、請求項１１に記載の半導体記憶装置。
13. 前記プリチャージ回路部は、
    一端にはプリチャージ電圧が印加され、他端は前記第１データ入出力ラインに接続される第１スイッチング素子、
    一端には前記プリチャージ電圧が印加され、他端は前記第２データ入出力ラインに接続される第２スイッチング素子、及び
    前記第１及び第２スイッチング素子に並列接続される第３スイッチング素子を備えており、前記第１〜第３スイッチング素子が前記プリチャージ信号によって動作することを特徴とする、請求項１１に記載の半導体記憶装置。
14. 前記プリチャージ制御部は、
    前記プリチャージ信号が前記複数のプリチャージ回路部に同一タイミングで入力されるように構成されることを特徴とする、請求項５又は６に記載の半導体記憶装置。
15. 前記プリチャージ制御部は、
    前記プリチャージ信号の入力を各々受け、設定された時間だけ遅延させて前記複数のプリチャージ回路部に供給する複数の遅延部を備えることを特徴とする、請求項５又は６に記載の半導体記憶装置。
16. 前記複数の遅延部には互いに異なる遅延時間が設定されることを特徴とする、請求項１５に記載の半導体記憶装置。
17. 前記複数の遅延部の遅延時間は、前記プリチャージ信号を自身に供給するための信号ラインの長さに反比例するように設定されることを特徴とする、請求項１５に記載の半導体記憶装置。