KR100202651B1 - 메모리셀의 센스앰프 구동회로 - Google Patents

메모리셀의 센스앰프 구동회로 Download PDF

Info

Publication number
KR100202651B1
KR100202651B1 KR1019960007000A KR19960007000A KR100202651B1 KR 100202651 B1 KR100202651 B1 KR 100202651B1 KR 1019960007000 A KR1019960007000 A KR 1019960007000A KR 19960007000 A KR19960007000 A KR 19960007000A KR 100202651 B1 KR100202651 B1 KR 100202651B1
Authority
KR
South Korea
Prior art keywords
sense amplifier
driving signal
signal
sense
driving
Prior art date
Application number
KR1019960007000A
Other languages
English (en)
Other versions
KR970067358A (ko
Inventor
김주한
Original Assignee
구본준
엘지반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 구본준, 엘지반도체주식회사 filed Critical 구본준
Priority to KR1019960007000A priority Critical patent/KR100202651B1/ko
Publication of KR970067358A publication Critical patent/KR970067358A/ko
Application granted granted Critical
Publication of KR100202651B1 publication Critical patent/KR100202651B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G11C7/08—Control thereof
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4091—Sense or sense/refresh amplifiers, or associated sense circuitry, e.g. for coupled bit-line precharging, equalising or isolating

Abstract

본 발명은 고속 메모리소자용 센스앰프의 구동기술에 관한 것으로, 종래의 센스엠프의 구동회로에 있어서는 센스앰프를 공통으로 연결하는 배선의 기생저항에 의해 센스앰의 센싱시간이 지연되어 데이터를 고속처리할 수 없게 되는 결합이 있었는 바, 본 발명은 이를 해결하기 위하여, 외부로 부터 공급되는 피모스 구동신호()에 의해각기 구동되어 상기 각각의 센스앰프(SA41-SA44)에 전원단자전압(Vcc)레벨의 구동신호를 공급하는 센스앰프 구동부(42A)와; 외부로 부터 공급되는 엔모스 구동신호(SN1)에 의해 각기 구동되어 상기 각각의 센스앰프(SA41-SA44)에 전원단자전압(VSS)레벨의 구동신호를 공급하는 센스앰프 구동부(42B)를 포함하여 구성하며, 상기 피모스 구동신호(

Description

메모리셀의 센스앰프 구동회로
제1도는 일반적인 메모리셀의 센스앰프 구동회로도.
제2도는 제1도 각부의 신호 특성 그래프.
제3도는 제1도의 상세 회로도.
제4도는 본 발명 메모리셀의 센스앰프 구동회로도.
제5도는 제4도의 상세 회로도.
제6도는 종래/본 발명에 의한 센스앰프 구동신호의 비교 그래프.
* 도면의 주요부분에 대한 부호의 설명
41 : 메모리셀 어레이 42A, 42B : 센스앰프 구동부
43 : 입출력부 SA41-SA44 : 센스앰프
EQ41-EQ44 : 등화기
본 발명은 고속 메모리소자용 센스앰프의 구동기술에 관한 것으로, 특히 메모리소자의 고속화를 구현하기 위해 메모리셀을 관통하는 배선층을 이용하여 각각의 센스앰프마다 구동회로를 배치한 메모리셀의 센스앰프 구동회로에 관한 것이다.
제1도는 일반적인 메모리셀의 센스앰프 구동회로도로서 이에 도시한 바와 같이, 메모리셀 어레이(11)에 입출력되는 신호를 센싱하여 보다 높은 레벨의 신호로 변환출력하는 센스앰프(SA0),(SA1)와, 상기 센스앰프구동신호(),(SN1)를 게이트신호로 공유하는 다수개의 피모스(PMD1,PMD2,), 엠모스(NMD1,NMD2,)가 집중배치된 구조로 구성되어 상기 센스앰프(SA0),(SA1)를 구동시키는 집중배치형 센스앰프 구동부(12)를 포함하여 구성된 것으로, 이의 작용을 제2도 및 제3도를 참조하여 설명하면 다음과 같다.
워드라인이 선택되어 그 워드라인신호(WL)가 제2도에서와 같이 하이로 출력되면 메모리셀에 저장된 데이터가 비트라인(BL)에 나타나고, 이때, 센스엠프 구동부(12)의 입력신호()가 로우로 공급되는 반면, 입력신호(SN1)가 하이로 공급된다.
따라서 센스앰프의 피모스구동신호(SAP)가 프리챠지되어 1/2 VCC레벨에서 논리치 하이레벨로 상승되고, 엔모스구동신호(SAN)의 논리치가 로우로 된다. 이에 따라 센스앰프(SA0),(SA1)가 구동되어 비트라인(BL),()에 나타난 미약한 신호를 전원단자전압(VCC) 레벨의 하이신호나 로우신호로 센싱하게 된다.
이때, 상기 센스앰프(SA0,SA1, )의 양단에 접속된 저항(R1-R4)은 피모스 구동신호(SAP) 및 엔모스구동신호(SAN)를 전달하는 배선의 기생저항으로서 그 센스앰프(SA0,SA1, )가 동작할 때 그 저항(R1-R4)에 의해 비트라인(BL),()을 센싱하는 시간이 지연된다.
즉, 제2도에서와 같이, 상기 워드라인신호(WL)가 액티브되는 시점에서 피모스구동신호(SAP) 및 엔모스구동신호(SAN)가 조기에 정착되지 못하고 많은 지연시간을 갖은 후 정착됨을 알 수 있다.
이와 같이 종래의 센스앰프의 구동회로에 있어서는 센스앰프를 공통으로 연결하는 배선의 기생저항에 의해 센스앰의 센싱시간이 지연되어 데이터를 고속처리할 수 없게 되는 결함으로 대두되었다.
따라서, 본 발명의 목적은 센스앰프의 공통구동신호라인에 걸리는 저항을 저감시키기 위해 메모리셀을 관통하는 배선층을 이용하여 각각의 센스앰프마다 구동회로를 배치한 센스앰프 구동회로를 제공함에 있다.
제4도는 상기의 목적을 달성하기 위한 본 발명 메모리셀의 센스앰프 구동회로의 일실시 예시도로서 이에 도시한 바와 같이, 메모리셀 어레이(41)에서 출력되는 신호를 센싱하여 보다 높은 레벨의 신호로 변환출력하는 센스앰프(SA41-SA44)와, 외부로 부터 공급되는 피모스 구동신호()의 제어하에 각기 구동되어 상기 각각의 센스앰프(SA41-SA44)에 전원단자전압(VCC)레벨의 구동신호를 공급하는 센스앰프 구동부(42A)와, 외부로 부터 공급되는 엔모스 구동신호(SN1)의 제어하에 각기 구동되어 상기 각각의 센스앰프(SA41-SA44)에 전원단자전압(VSS)레벨의 구동신호를 공급하는 센스앰프 구동부(42B)와, 상기 센스앰프(SA41-SA44)에 입출력되는 신호를 등화시키는 등화기(EQ41-EQ44)와, 와이선택신호(YS)의 제어하에 구동되어 상기 등화기(EQ41-EQ44)의 출력신호를 입출력라인(IOO,IOOB),(IO1,IO1B)에 전달하거나, 그 입출력라인(IOO,IOOB),(IO1,IO1B)에 입력되는 신호를 그 등화기(EQ41-EQ44)측으로 전달하는 입출력부(43)로 구성한 것으로, 이와 같이 구성한 본 발명의 작용 및 효과를 첨부한 제5도 및 제6도를 참조하여 상세히 설명하면 다음과 같다.
메모리셀 어레이(41)에서 워드라인이 선택되어 워드라인신호(WL)가 제6도에서와 같이 하이로 출력될 때 메모리셀에 저장된 데이터가 비트라인(BL)에 나타나고, 이때, 피모스 구동신호(SAP)가 제6도에서와 같이 하이레벨로 상승되고, 엔모스구동신호(SAN)가 로우로 하강된다.
이에 따라 센스앰프(SA0-SA3)의 양단에 각기 접속된 센스앰프 구동용 피모스(PM41-PM44) 및 엔모스(NM41-NM44)가 각기 구동되어 그 센스앰프(SA0-SA3)는 비트라인(BL)에 나타난 미약한 신호를 전원단자전압(Vcc) 레벨의 하이신호나 로우신호로 변환하여 출력하게 된다.
이렇게 센싱된 신호는 선택적으로 공급되는 하이레벨의 칼럼 디코더출력신호 즉, 와이선택신호(YS)에 의해 선택되어 엔모스(NM45-NM52)를 통해 입출력라인(IOO,IOOB),(IO1,IO1B)에 전달되는데, 이때, 상기 입출력라인(IOO,IOOB),(IO1,IO1B)은 초기 1/2 VCC전압으로 프리챠지되어 있다가 상기 센스앰프(SA0-SA3)에서 전달된 데이터에 의해 전압차가 발생하게 되어 해당 데이터 논리치를 전달하게 된다.
그런데, 여기서 주목할 사항은 종래와 달리 피모스 구동신호()가 직접 센스앰프(SA0-SA3)에 전달되는 것이 아니라 그 센스앰프(SA0-SA3)의 일측에 드레인이 접속되고 전원단자(VCC)에 소오스가 각기 접속된 피모스(PM41-PM44)의 게이트에 공급되며, 또한, 엠모스구동신호(SN1)가 직접 센스앰프(SA0-SA3)에 전달되는 것이 아니라 그 센스앰프(SA0-SA3)의 일측에 드레인이 접속되고 전원단자(Vss)에 소오스가 각기 접속된 엔모스(NM41-NM44)의 게이트에 공급된다는 것이다.
이와 같이 함으로써 피모스 구동신호()와 엔모스구동신호(SN1)선의 배선저항값이 작아지게 되고, 이로 인하여 센싱시작후 종래에 비하여 월등히 빠른 시간에 하이나 로우에 도달하게 되어 결과적으로 동작속도를 향상시킬 수 있게 된다.
메모리 셀을 관통하는 배선층을 이용하여 센스앰프 구동용 피모스(PM41-PM44) 및 엔모스(NM41-NM44)를 각 센스앰프(SA0-SA3)마다 연결한다. 16M 디램의 경우 비트선용 배선층(1층), 폴리워드선을 병렬로 연결하는 배선층(2층), 와이선택선호(YS)선을 연결하기 위한 배선층(3층)을 이용하는데, 그 와이선택신호(YS)의 배선층(3층)은 두 개의 센스앰프 또는 4개에 하나씩 연결되므로 3층 배선층은 충분한 공간적 여유가 있어 이 배선층을 이용하여 상기 피모스(PM41-PM44) 및 엔모스(NM41-NM44)를 각 센스앰프(SA0-SA3)마다 연결하여 배선에 의한 면적이 증가되지 않고 단지 분산 배치된 상기 피모스(PM41-PM44) 및 엔모스(NM41-NM44)에 의한 공간만 약간 증가된다.
이상에서 상세히 설명한 바와 같이, 본 발명은 메모리 셀을 관통하는 배선층을 이용하여 각 센스앰프에 센스앰프 구동용 피모스와 엔모스를 각기 연결하고, 이들의 게이트에 피모스 구동신호와 엔모스 구동신호를 각기 공급함으로써 배선에 의한 면적을 증가시키지 않고 센스앰프 구동호로의 배선저항을 최소화할 수 있어 고속동작에 이바지할 수 있는 효과가 있다.

Claims (4)

  1. 메모리셀 어레이(41)에서 출력되는 신호를 센싱하여 보다 높은 레벨의 신호로 변환출력하는 센스앰프(SA41-SA44)에 있어서, 외부로 부터 공급되는 피모스 구동신호()에 의해 각기 구동되어 상기 각각의 센스앰프(SA41-SA44)에 전원단자전압(VCC)레벨의 구동신호를 공급하는 센스앰프 구동부(42A)와; 외부로 부터 공급되는 엔모스 구동신호(SN1)에 의해 각기 구동되어 상기 각각의 센스앰프(SA41-SA44)에 전원단자전압(VSS)레벨의 구동신호를 공급하는 센스앰프 구동부(42B)를 포함하여 구성한 것을 특징으로 하는 메모리셀의 센스앰프 구동회로.
  2. 제1항에 있어서, 센스앰프 구동부(42A)는 소오스가 전원단자(VCC)에 각기 접속되고, 드레인이 상기 센스앰프(SA41-SA44)에 각기 접속되며, 게이트가 피모스 구동신호() 라인에 각기 접속된 피모스(PM41-PM44)로 구성한 것을 특징으로 하는 메모리셀의 센스앰프 구동회로.
  3. 제1항에 있어서, 센스앰프 구동부(42B)는 드레인이 상기 센스앰프(SA41-SA44)에 각기 접속되고, 소오스가 전원단자(VSS)에 각기 접속되며, 게이트가 엔모스 구동신호(NM1) 라인에 각기 접속된 엔모스(NM41-NM44)로 구성한 것을 특징으로 하는 메모리셀의 센스앰프 구동회로.
  4. 제1항에 있어서, 피모스 구동신호() 라인 및 엔모스 구동신호(SN1) 라인은 메모리 셀을 관통하는 배선층을 이용하여 배선한 것을 특징으로 하는 메모리셀의 센스앰프 구동회로.
KR1019960007000A 1996-03-15 1996-03-15 메모리셀의 센스앰프 구동회로 KR100202651B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960007000A KR100202651B1 (ko) 1996-03-15 1996-03-15 메모리셀의 센스앰프 구동회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960007000A KR100202651B1 (ko) 1996-03-15 1996-03-15 메모리셀의 센스앰프 구동회로

Publications (2)

Publication Number Publication Date
KR970067358A KR970067358A (ko) 1997-10-13
KR100202651B1 true KR100202651B1 (ko) 1999-06-15

Family

ID=19453180

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960007000A KR100202651B1 (ko) 1996-03-15 1996-03-15 메모리셀의 센스앰프 구동회로

Country Status (1)

Country Link
KR (1) KR100202651B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100728571B1 (ko) 2006-02-09 2007-06-15 주식회사 하이닉스반도체 반도체 메모리의 데이터 센싱장치

Also Published As

Publication number Publication date
KR970067358A (ko) 1997-10-13

Similar Documents

Publication Publication Date Title
US5761146A (en) Data in/out channel control circuit of semiconductor memory device having multi-bank structure
US4996671A (en) Semiconductor memory device
US5321658A (en) Semiconductor memory device being coupled by auxiliary power lines to a main power line
KR920013449A (ko) 개선된 기록 구동기를 가지는 판독/기록 메모리
EP0175880A2 (en) Semiconductor memory device
US6816416B2 (en) Memory device having reduced layout area
US5640355A (en) Semiconductor memory device
KR100322541B1 (ko) 입출력 라인쌍 등화회로 및 이를 구비한 메모리 장치
KR100338847B1 (ko) 센스 앰프 구동회로
US6894940B2 (en) Semiconductor memory device having a sub-amplifier configuration
JPH05234362A (ja) 半導体記憶装置
JPH0146954B2 (ko)
US6154396A (en) Semiconductor memory device having a delay circuit set according to the storage capacity of a memory macro
KR100202651B1 (ko) 메모리셀의 센스앰프 구동회로
US7009899B2 (en) Bit line precharge signal generator for memory device
JP5147436B2 (ja) 半導体記憶装置
US6735136B2 (en) Semiconductor memory device capable of preventing coupling noise between adjacent bit lines in different columns
KR100388217B1 (ko) 반도체 메모리
US20090231318A1 (en) Column select signal adjusting circuit capable of reducing interference between bit lines and data lines and semiconductor memory device having the same
KR19990074724A (ko) 칼럼 선택 회로
JP2842816B2 (ja) 半導体記憶装置
US5818787A (en) Semiconductor memory device
KR100338336B1 (ko) 반도체 기억 장치 및 그 제어 방법
US6259642B1 (en) Semiconductor memory device with reduced sensing noise and sensing current
KR100406542B1 (ko) 반도체메모리장치의 센스앰프제어회로 및 그 제어방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110222

Year of fee payment: 13

LAPS Lapse due to unpaid annual fee