JP5134615B2 - フィールド酸化物上で終端する見かけの金属接点線を使用してリバースエンジニアリングに対して保護された集積回路及びこれを製造するための方法 - Google Patents
フィールド酸化物上で終端する見かけの金属接点線を使用してリバースエンジニアリングに対して保護された集積回路及びこれを製造するための方法 Download PDFInfo
- Publication number
- JP5134615B2 JP5134615B2 JP2009285209A JP2009285209A JP5134615B2 JP 5134615 B2 JP5134615 B2 JP 5134615B2 JP 2009285209 A JP2009285209 A JP 2009285209A JP 2009285209 A JP2009285209 A JP 2009285209A JP 5134615 B2 JP5134615 B2 JP 5134615B2
- Authority
- JP
- Japan
- Prior art keywords
- field oxide
- contact
- oxide layer
- integrated circuit
- metal plug
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000002184 metal Substances 0.000 title claims description 35
- 238000000034 method Methods 0.000 title claims description 14
- 238000004519 manufacturing process Methods 0.000 title 1
- 239000004065 semiconductor Substances 0.000 claims description 23
- 239000000758 substrate Substances 0.000 claims description 9
- 238000001465 metallisation Methods 0.000 claims description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 3
- 230000000295 complement effect Effects 0.000 claims description 3
- 229910044991 metal oxide Inorganic materials 0.000 claims description 3
- 150000004706 metal oxides Chemical class 0.000 claims description 3
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 2
- 229910052710 silicon Inorganic materials 0.000 claims description 2
- 239000010703 silicon Substances 0.000 claims description 2
- 239000007943 implant Substances 0.000 description 3
- 238000011161 development Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 150000003377 silicon compounds Chemical class 0.000 description 2
- 238000012356 Product development Methods 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 230000007123 defense Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 238000007373 indentation Methods 0.000 description 1
- 238000011835 investigation Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000000135 prohibitive effect Effects 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/57—Protection from inspection, reverse engineering or tampering
- H01L23/573—Protection from inspection, reverse engineering or tampering using passive means
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Power Engineering (AREA)
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Electrodes Of Semiconductors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Formation Of Insulating Films (AREA)
Description
本発明は、集積回路のリバースエンジニアリングを防止し、かつ／またはこのようなリバースエンジニアリングを困難にし時間がかかるようにすることで集積回路のリバースエンジニアリングを実現不可能にする分野に関する。
より具体的には、本発明は、このようなリバースエンジニアリングを防止し、かつ／または阻止するために、フィールド酸化物上で終端する見掛けの金属接点線を使用することに関する。
半導体集積回路の設計および開発には、複雑な構造および工程に関する徹底した理解が不可欠であり、また高度な技能を必要とする作業を何人もの要員が何時間にもわたって行わなければならず、相当な費用がかかる。
こうした費用を回避しようと、一部の開発者は、他者が製造した既存デバイスを分解し、それを綿密に調査して集積回路の物理構造を突き止め、それに続いてデバイスをコピーして、リバースエンジニアリングという争いの元になる愚行を犯す。こうして、回路の平面光学イメージを取得し、それを調査して、コピーすることにより、通常であれば必要になる製品開発の労力を巧みに回避している。
開発者側では多大な資源を開発につぎ込まなければならないが、リバースエンジニアはその必要がないので、このような行為は、製品の真の開発者を傷つけ、市場における競争力を損なう。
特に半導体集積回路の分野では、このようなリバースエンジニアリングの試みを挫くためさまざまなアプローチが取られてきた。
さらに、Ｂａｕｋｕｓ，ｅｔ．ａｌ．による米国特許第５７８３８４６号およびＢａｕｋｕｓ ｅｔ．ａｌ．による米国特許第５９３０６６３号では、ソース／ドレイン注入マスクの他の修正を教示しており、トランジスタ間の注入済み接続線にギャップが挿入され、その長さはおおよそ使用されるＣＭＯＳ技術の形状である。これらのギャップは、「チャネルブロック」と呼ばれる。
ギャップが一方の種類の注入（注入された接続線がｐまたはｎかに応じて）で「満たされている」場合には、線は導通し、他の種類の注入がギャップを満たすのに使用されている場合には、線は導通しない。リバースエンジニアは、「ｎ」または「ｐ」注入をチャネルブロックの最小形状に分解するという方法に基づいて接続しているかどうかを判別しなければならない。さらに、トランジスタのサイズと金属接続ルーティングを修正し、リバースエンジニアが回路機能の鍵として入力、出力、ゲート線などを見つける手がかりを使用できなくする。
集積回路を守る上述の特許で教示されている発明を実践することにより、リバースエンジニアに必ずしも必要でないステップを実行させる。これらのステップは、回路を層別に分解し、各層を慎重に処理し（通常は、エッチングステップを含まなければならない）、その後、他の層と正確に位置合せして層のイメージ処理をするというものである。
リバースエンジニアは、回路のディレイヤリングを行うときに、ドレインの接点から多結晶ゲート接点まで引かれている金属線を見つけることもできる。そのために、２つの一番下の金属層内でメタルプラグが下に存在することを示すくぼみを探す。したがって、接点位置を突き止めることができ、リバースエンジニアリングの作業が大幅に簡素化される。上述の以前の特許ではこのような問題に対処していない。
そのため、依然として、半導体集積回路のリバースエンジニアリングを防止する、特にリバースエンジニアがソースとドレインの本当の接点を見つける作業を非常に難しいものにするのに大いに役立つ安価で実装しやすい防御方法が必要である。本発明では、このような方法を提供する。
リバースエンジニアリングで通常行うのは、回路内の上位金属層内の金属パターンを識別することにより集積回路の基本構造を突き止める試みである。これらの層の金属が回路ブロック間の電気信号伝送路となる。基本回路機能が確定すると、リバースエンジニアは、それぞれの次のトランジスタペアを見るのではなく、上位金属パターン内の類似性を利用し、そのパターンを示すそれぞれの回路セクションが同じであると想定する。
本発明の主要な目的は、リバースエンジニアが集積回路内のすべてのＣＭＯＳトランジスタペアの全接続をことごとく調べなければならなくすることである。このような詳細な調査をリバースエンジニアがどうしてもやらなければならないようにすれば、時間も資金もかなり費やさざるをえず、リバースエンジニアリングの試みが法外なものとなり、事実上リバースエンジニアリングを防止することになる。
このような目的を達成するために、後続の回路セクションのパターンを予測不可能で繰り返し不可能なものにする回路手法を使用する、つまり、これらの手法により、類似の金属パターンが類似の回路機能を包含するという通常の仮定をすることが正しいことでなくなる。
本発明の主旨は、ある種の金属トレースを接点領域付近に配置されているフィールド酸化物上で終端させることによりリバースエンジニアを誤った仮定に誘導することである。リバースエンジニアは、実際には何もないのに、プラグが存在しているのでソースまたはドレインに実際に接触しているのだと誤って仮定する。
接触領域を定め、境界を決定するフィールド酸化物が補正され、接触領域の一部を覆う。その後、くぼみとメタルプラグの位置を合わせて、メタルプラグがドレインのソース付近のフィールド酸化物で終わるようにする。
これらのパターンは同一のように見えるが、これらの見かけの接続は本当の接続ではない。リバースエンジニアは、その結果回路ブロック機能に関して誤った結論に到達する。
本発明の第１の態様では、半導体基板上に配置されたフィールド酸化物、接触領域内および前記フィールド酸化物層の上に配置されているメタルプラグ接点、前記メタルプラグ接点に接続されている金属を備える、リバースエンジニアリングを防止かつ／または阻止するのに適した半導体デバイスを提供する。
本発明の第２の態様では、半導体基板上に配置されたフィールド酸化物を設けるステップ、接触領域内および前記フィールド酸化物層の上に配置されているメタルプラグ接点を設けるステップ、前記メタルプラグ接点に接続するステップを含む、リバースエンジニアリングを防止かつ／または阻止する方法を提供する。
本発明の第３の態様では、半導体基板上に配置されたフィールド酸化物、接触領域外および前記フィールド酸化物層の上に配置されているメタルプラグ接点、前記メタルプラグ接点に接続されている金属を備える、リバースエンジニアリングを防止かつ／または阻止するのに適した半導体デバイスを提供する。
本発明の第４の態様では、半導体基板上に配置されたフィールド酸化物を設けるステップ、接触領域外および前記フィールド酸化物層の上に配置されているメタルプラグ接点を設けるステップ、前記メタルプラグ接点に接続するステップを含む、リバースエンジニアリングを防止かつ／または阻止する方法を提供する。
本発明の特徴および利点は、説明、添付された請求項、および添付図面を読むとよく理解できるであろう。
本発明は、好ましくはＣＭＯＳ集積回路またはバイポーラシリコン回路を利用した半導体デバイスで使用することができる。図１は、ＣＭＯＳ集積回路１００内の典型的な電界効果トランジスタのいくつかの要素の一般的なアーキテクチャを示している。回路１００は、ソース１、ドレイン２、ゲート酸化物３、絶縁フィールド酸化物４、好ましくはシリコン酸化物からなる。さらに、これは、多結晶シリコン（「ｐｏｌｙ」）５、ケイ素化合物６、および接点プラグ７の層になっている。回路１００は、半導体基板８に配置されている。
図１（ａ）は、接点プラグ７を従来技術のフィールド酸化物４に関して配置する方法を示す。接点プラグ７は、ケイ素化合物６の層と能動領域９の上に配置される。図１では、このような接点をソース１とドレイン２の両方の上に配置することもできる。
図１（ｂ）は、金属化層１０の平面に直交する形で配置されている接点プラグ７を示している。接点プラグ７のこのような相対的向き付けは従来技術と本発明の両方に存在する。
金属化１０を見たリバースエンジニアは、ソースまたはドレイン２、またはゲートにつながっているとみなす。本発明の好ましい実施形態として図２に示されているように金属がフィールド酸化物４に入り込んでいるとリバースエンジニアは誤解し混乱する。
図２は、接点プラグ７を示しており、接点はフィールド酸化物４の右にあるべきことを意味している。フィールド酸化物４は、接点領域１２の一部の上に蒸着されており、通常だと接点領域１２で終わるように配置されているメタルプラグ７は、フィールド酸化物４で終わっている。
プラグ７の面積は、通常、接点領域１２に比べて実質的に小さい。
Ｌ１０は、酸化物領域４内で、通常接点領域１２と、プラグ７の打ち込みとの間のオーバーラップ領域である。プラグ７の直径は、最小形状以下であるのが好ましい。Ｌ１０のサイズは任意でよく、製造メーカーによって指定されるが、最小形状よりも１０％大きいのが好ましい。好ましい接点寸法は、バイアサイズの約３倍までである。
それとは別に、プラグ７は接点がなかった場合に回路内のどこかに蒸着されている酸化物層４で終わってもよい。図３は、このような実施形態を示している。図３からわかるように、接点プラグ７は、能動領域９の中には延長されない。その代わりに、酸化物層４で終わる。
本発明をいくつかの実施形態に関して説明したが、当業者であれば修正が思い浮かぶであろう。したがって、本発明は、添付の特許請求の範囲で必要とされている場合を除き、説明されている実施形態に制限するべきではない。
Claims (8)
- （ａ）半導体基板上に配置されたフィールド酸化物層であって、前記半導体基板の接点領域を限定する開口を有するところのフィールド酸化物層と、
（ｂ）前記接点領域の一部の上に位置する第２のフィールド酸化物層と、
（ｃ）前記第２のフィールド酸化物層の上に配置されたメタルプラグ接点と、
（ｄ）前記メタルプラグ接点に接続された金属化層と
を備える、リバースエンジニアリングを阻止または防止するのに適した半導体デバイスにおいて、
前記メタルプラグ接点が、前記第２のフィールド酸化物層と接触しており、そして、前記第２のフィールド酸化物層は、前記メタルプラグ接点を前記接点領域から絶縁していることを特徴とする半導体デバイス。 - 前記半導体デバイスが集積回路を含む、請求項１に記載のデバイス。
- 前記集積回路がさらに、相補形金属酸化物半導体集積回路と、バイポーラシリコンベースの集積回路とを含む、請求項２に記載のデバイス。
- 前記フィールド酸化物層がさらにシリコン酸化物を含む、請求項１に記載のデバイス。
- （ａ）半導体基板上に配置されたフィールド酸化物層であって、前記半導体基板の接点領域を限定する開口を有するところのフィールド酸化物層を設けるステップと、
（ｂ）前記接点領域の一部の上に位置する第２のフィールド酸化物層を設けるステップと、
（ｃ）前記第２のフィールド酸化物層の上に配置されたメタルプラグ接点を設けるステップと、
（ｄ）前記メタルプラグ接点に金属化層を接続するステップと
を含む、リバースエンジニアリングを阻止または防止するための方法において、
前記メタルプラグ接点が、前記第２のフィールド酸化物層と接触しており、そして、前記第２のフィールド酸化物層は、前記メタルプラグ接点を前記接点領域から絶縁していることを特徴とする方法。 - 前記半導体デバイスが集積回路を含む、請求項５に記載の方法。
- 前記集積回路がさらに相補形金属酸化物半導体集積回路を含む、請求項６に記載の方法。
- 前記フィールド酸化物層がさらにシリコン酸化物を含む、請求項５に記載の方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US09/768,904 US7294935B2 (en) | 2001-01-24 | 2001-01-24 | Integrated circuits protected against reverse engineering and method for fabricating the same using an apparent metal contact line terminating on field oxide |
| US09/768,904 | 2001-01-24 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002560197A Division JP4920862B2 (ja) | 2001-01-24 | 2002-01-03 | フィールド酸化物上で終端する見かけの金属接点線を使用してリバースエンジニアリングに対して保護された集積回路及びこれを製造するための方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2010103550A JP2010103550A (ja) | 2010-05-06 |
| JP5134615B2 true JP5134615B2 (ja) | 2013-01-30 |
Family
ID=25083828
Family Applications (3)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002560197A Expired - Fee Related JP4920862B2 (ja) | 2001-01-24 | 2002-01-03 | フィールド酸化物上で終端する見かけの金属接点線を使用してリバースエンジニアリングに対して保護された集積回路及びこれを製造するための方法 |
| JP2007229291A Pending JP2008010887A (ja) | 2001-01-24 | 2007-09-04 | フィールド酸化物上で終端する見かけの金属接点線を使用してリバースエンジニアリングに対して保護された集積回路及びこれを製造するための方法 |
| JP2009285209A Expired - Fee Related JP5134615B2 (ja) | 2001-01-24 | 2009-12-16 | フィールド酸化物上で終端する見かけの金属接点線を使用してリバースエンジニアリングに対して保護された集積回路及びこれを製造するための方法 |
Family Applications Before (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002560197A Expired - Fee Related JP4920862B2 (ja) | 2001-01-24 | 2002-01-03 | フィールド酸化物上で終端する見かけの金属接点線を使用してリバースエンジニアリングに対して保護された集積回路及びこれを製造するための方法 |
| JP2007229291A Pending JP2008010887A (ja) | 2001-01-24 | 2007-09-04 | フィールド酸化物上で終端する見かけの金属接点線を使用してリバースエンジニアリングに対して保護された集積回路及びこれを製造するための方法 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US7294935B2 (ja) |
| JP (3) | JP4920862B2 (ja) |
| AU (1) | AU2002234203A1 (ja) |
| DE (1) | DE10295878T5 (ja) |
| GB (1) | GB2393851B (ja) |
| TW (1) | TW526608B (ja) |
| WO (1) | WO2002059968A2 (ja) |
Families Citing this family (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7294935B2 (en) * | 2001-01-24 | 2007-11-13 | Hrl Laboratories, Llc | Integrated circuits protected against reverse engineering and method for fabricating the same using an apparent metal contact line terminating on field oxide |
| US6897535B2 (en) * | 2002-05-14 | 2005-05-24 | Hrl Laboratories, Llc | Integrated circuit with reverse engineering protection |
| US7049667B2 (en) | 2002-09-27 | 2006-05-23 | Hrl Laboratories, Llc | Conductive channel pseudo block process and circuit to inhibit reverse engineering |
| AU2003293540A1 (en) * | 2002-12-13 | 2004-07-09 | Raytheon Company | Integrated circuit modification using well implants |
| US7242063B1 (en) | 2004-06-29 | 2007-07-10 | Hrl Laboratories, Llc | Symmetric non-intrusive and covert technique to render a transistor permanently non-operable |
| US8168487B2 (en) * | 2006-09-28 | 2012-05-01 | Hrl Laboratories, Llc | Programmable connection and isolation of active regions in an integrated circuit using ambiguous features to confuse a reverse engineer |
| US8510700B2 (en) | 2009-02-24 | 2013-08-13 | Syphermedia International, Inc. | Method and apparatus for camouflaging a standard cell based integrated circuit with micro circuits and post processing |
| US10691860B2 (en) | 2009-02-24 | 2020-06-23 | Rambus Inc. | Secure logic locking and configuration with camouflaged programmable micro netlists |
| US9735781B2 (en) | 2009-02-24 | 2017-08-15 | Syphermedia International, Inc. | Physically unclonable camouflage structure and methods for fabricating same |
| US8418091B2 (en) | 2009-02-24 | 2013-04-09 | Syphermedia International, Inc. | Method and apparatus for camouflaging a standard cell based integrated circuit |
| US8151235B2 (en) * | 2009-02-24 | 2012-04-03 | Syphermedia International, Inc. | Camouflaging a standard cell based integrated circuit |
| US8111089B2 (en) * | 2009-05-28 | 2012-02-07 | Syphermedia International, Inc. | Building block for a secure CMOS logic cell library |
| US9218511B2 (en) | 2011-06-07 | 2015-12-22 | Verisiti, Inc. | Semiconductor device having features to prevent reverse engineering |
| US9287879B2 (en) * | 2011-06-07 | 2016-03-15 | Verisiti, Inc. | Semiconductor device having features to prevent reverse engineering |
| US8975748B1 (en) | 2011-06-07 | 2015-03-10 | Secure Silicon Layer, Inc. | Semiconductor device having features to prevent reverse engineering |
| PL2764376T3 (pl) * | 2011-09-27 | 2017-03-31 | Chipworks, Incorporated | Sposób rozróżniania pomiędzy urządzeniami z kanałem typu P i kanałem typu N oparty na różnym stopniu wytrawienia |
| US10073728B2 (en) | 2013-09-11 | 2018-09-11 | New York University | System, method and computer-accessible medium for fault analysis driven selection of logic gates to be camouflaged |
| US9479176B1 (en) | 2013-12-09 | 2016-10-25 | Rambus Inc. | Methods and circuits for protecting integrated circuits from reverse engineering |
| US11695011B2 (en) | 2018-05-02 | 2023-07-04 | Nanyang Technological University | Integrated circuit layout cell, integrated circuit layout arrangement, and methods of forming the same |
| US10923596B2 (en) | 2019-03-08 | 2021-02-16 | Rambus Inc. | Camouflaged FinFET and method for producing same |
| JP7036102B2 (ja) | 2019-07-25 | 2022-03-15 | カシオ計算機株式会社 | 電子機器および時計 |
| JP7004252B2 (ja) | 2019-07-25 | 2022-01-21 | カシオ計算機株式会社 | モジュールおよび時計 |
Family Cites Families (111)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3673471A (en) * | 1970-10-08 | 1972-06-27 | Fairchild Camera Instr Co | Doped semiconductor electrodes for mos type devices |
| US3946426A (en) * | 1973-03-14 | 1976-03-23 | Harris Corporation | Interconnect system for integrated circuits |
| US4267578A (en) * | 1974-08-26 | 1981-05-12 | Texas Instruments Incorporated | Calculator system with anti-theft feature |
| US4017888A (en) * | 1975-12-31 | 1977-04-12 | International Business Machines Corporation | Non-volatile metal nitride oxide semiconductor device |
| US4139864A (en) * | 1976-01-14 | 1979-02-13 | Schulman Lawrence S | Security system for a solid state device |
| US4164461A (en) * | 1977-01-03 | 1979-08-14 | Raytheon Company | Semiconductor integrated circuit structures and manufacturing methods |
| JPS54157092A (en) * | 1978-05-31 | 1979-12-11 | Nec Corp | Semiconductor integrated circuit device |
| JPS5519857A (en) * | 1978-07-28 | 1980-02-12 | Nec Corp | Semiconductor |
| US4196443A (en) * | 1978-08-25 | 1980-04-01 | Rca Corporation | Buried contact configuration for CMOS/SOS integrated circuits |
| US4291391A (en) * | 1979-09-14 | 1981-09-22 | Texas Instruments Incorporated | Taper isolated random access memory array and method of operating |
| US4295897B1 (en) * | 1979-10-03 | 1997-09-09 | Texas Instruments Inc | Method of making cmos integrated circuit device |
| US4317273A (en) * | 1979-11-13 | 1982-03-02 | Texas Instruments Incorporated | Method of making high coupling ratio DMOS electrically programmable ROM |
| DE3044984A1 (de) * | 1979-11-30 | 1982-04-15 | Dassault Electronique | Integrierte transistorschaltung, insbesondere fuer codierung |
| NL8003612A (nl) * | 1980-06-23 | 1982-01-18 | Philips Nv | Werkwijze ter vervaardiging van een halfgeleider- inrichting en halfgeleiderinrichting vervaardigd door toepassing van deze werkwijze. |
| US4471376A (en) * | 1981-01-14 | 1984-09-11 | Harris Corporation | Amorphous devices and interconnect system and method of fabrication |
| JPS5856355A (ja) * | 1981-09-30 | 1983-04-04 | Hitachi Ltd | 半導体集積回路装置 |
| US4435895A (en) * | 1982-04-05 | 1984-03-13 | Bell Telephone Laboratories, Incorporated | Process for forming complementary integrated circuit devices |
| US4603381A (en) * | 1982-06-30 | 1986-07-29 | Texas Instruments Incorporated | Use of implant process for programming ROM type processor for encryption |
| US4623255A (en) * | 1983-10-13 | 1986-11-18 | The United States Of America As Represented By The Administrator, National Aeronautics And Space Administration | Method of examining microcircuit patterns |
| US4583011A (en) * | 1983-11-01 | 1986-04-15 | Standard Microsystems Corp. | Circuit to prevent pirating of an MOS circuit |
| US4727493A (en) * | 1984-05-04 | 1988-02-23 | Integrated Logic Systems, Inc. | Integrated circuit architecture and fabrication method therefor |
| US5121186A (en) * | 1984-06-15 | 1992-06-09 | Hewlett-Packard Company | Integrated circuit device having improved junction connections |
| US4821085A (en) * | 1985-05-01 | 1989-04-11 | Texas Instruments Incorporated | VLSI local interconnect structure |
| US4975756A (en) * | 1985-05-01 | 1990-12-04 | Texas Instruments Incorporated | SRAM with local interconnect |
| DE3705173A1 (de) * | 1986-02-28 | 1987-09-03 | Canon Kk | Halbleitervorrichtung |
| EP0248267A3 (de) * | 1986-06-06 | 1990-04-25 | Siemens Aktiengesellschaft | Monolithisch integrierte Schaltung mit zueinander parallelen Schaltungszweigen |
| US5065208A (en) * | 1987-01-30 | 1991-11-12 | Texas Instruments Incorporated | Integrated bipolar and CMOS transistor with titanium nitride interconnections |
| US4766516A (en) * | 1987-09-24 | 1988-08-23 | Hughes Aircraft Company | Method and apparatus for securing integrated circuits from unauthorized copying and use |
| US4939567A (en) * | 1987-12-21 | 1990-07-03 | Ibm Corporation | Trench interconnect for CMOS diffusion regions |
| US4830974A (en) * | 1988-01-11 | 1989-05-16 | Atmel Corporation | EPROM fabrication process |
| US4962484A (en) * | 1988-01-25 | 1990-10-09 | Hitachi, Ltd. | Non-volatile memory device |
| JPH021928A (ja) * | 1988-06-10 | 1990-01-08 | Toshiba Corp | 半導体集積回路 |
| US5168340A (en) * | 1988-08-17 | 1992-12-01 | Texas Instruments Incorporated | Semiconductor integrated circuit device with guardring regions to prevent the formation of an MOS diode |
| JPH0777239B2 (ja) * | 1988-09-22 | 1995-08-16 | 日本電気株式会社 | 浮遊ゲート型不揮発性半導体記憶装置 |
| US4933898A (en) * | 1989-01-12 | 1990-06-12 | General Instrument Corporation | Secure integrated circuit chip with conductive shield |
| US5227649A (en) * | 1989-02-27 | 1993-07-13 | Texas Instruments Incorporated | Circuit layout and method for VLSI circuits having local interconnects |
| US4998151A (en) * | 1989-04-13 | 1991-03-05 | General Electric Company | Power field effect devices having small cell size and low contact resistance |
| DE69034027T2 (de) * | 1989-07-18 | 2003-09-25 | Sony Corp., Tokio/Tokyo | Verfahren zur Herstellung einer nicht flüchtigen Halbleiterspeichervorrichtung |
| US5030796A (en) * | 1989-08-11 | 1991-07-09 | Rockwell International Corporation | Reverse-engineering resistant encapsulant for microelectric device |
| US5117276A (en) * | 1989-08-14 | 1992-05-26 | Fairchild Camera And Instrument Corp. | High performance interconnect system for an integrated circuit |
| FR2656939B1 (fr) * | 1990-01-09 | 1992-04-03 | Sgs Thomson Microelectronics | Verrous de securite pour circuit integre. |
| JPH03215971A (ja) * | 1990-01-20 | 1991-09-20 | Toshiba Corp | 相補型半導体装置の製造方法 |
| US5177589A (en) * | 1990-01-29 | 1993-01-05 | Hitachi, Ltd. | Refractory metal thin film having a particular step coverage factor and ratio of surface roughness |
| JPH03263871A (ja) * | 1990-03-14 | 1991-11-25 | Fujitsu Ltd | 半導体装置 |
| JPH0828120B2 (ja) * | 1990-05-23 | 1996-03-21 | 株式会社東芝 | アドレスデコード回路 |
| US5132571A (en) * | 1990-08-01 | 1992-07-21 | Actel Corporation | Programmable interconnect architecture having interconnects disposed above function modules |
| DE69133311T2 (de) * | 1990-10-15 | 2004-06-24 | Aptix Corp., San Jose | Verbindungssubstrat mit integrierter Schaltung zur programmierbaren Verbindung und Probenuntersuchung |
| US5121089A (en) * | 1990-11-01 | 1992-06-09 | Hughes Aircraft Company | Micro-machined switch and method of fabrication |
| US5050123A (en) * | 1990-11-13 | 1991-09-17 | Intel Corporation | Radiation shield for EPROM cells |
| US5404040A (en) * | 1990-12-21 | 1995-04-04 | Siliconix Incorporated | Structure and fabrication of power MOSFETs, including termination structures |
| JP2748050B2 (ja) * | 1991-02-08 | 1998-05-06 | 三菱電機株式会社 | 半導体装置およびその製造方法 |
| JP3027990B2 (ja) * | 1991-03-18 | 2000-04-04 | 富士通株式会社 | 半導体装置の製造方法 |
| US5146117A (en) * | 1991-04-01 | 1992-09-08 | Hughes Aircraft Company | Convertible multi-function microelectronic logic gate structure and method of fabricating the same |
| JP3110799B2 (ja) * | 1991-06-28 | 2000-11-20 | 株式会社東芝 | 半導体装置 |
| JPH06204414A (ja) * | 1991-07-31 | 1994-07-22 | Texas Instr Inc <Ti> | Ｃｍｏｓ集積回路のチャネルストップ構造 |
| US5202591A (en) * | 1991-08-09 | 1993-04-13 | Hughes Aircraft Company | Dynamic circuit disguise for microelectronic integrated digital logic circuits |
| JP3118899B2 (ja) * | 1991-10-01 | 2000-12-18 | 日本電気株式会社 | アライメントチェックパターン |
| JPH05136125A (ja) * | 1991-11-14 | 1993-06-01 | Hitachi Ltd | クロツク配線及びクロツク配線を有する半導体集積回路装置 |
| US5262353A (en) * | 1992-02-03 | 1993-11-16 | Motorola, Inc. | Process for forming a structure which electrically shields conductors |
| JP2802470B2 (ja) * | 1992-03-12 | 1998-09-24 | 三菱電機株式会社 | 半導体装置およびその製造方法 |
| US5231299A (en) * | 1992-03-24 | 1993-07-27 | International Business Machines Corporation | Structure and fabrication method for EEPROM memory cell with selective channel implants |
| US5384472A (en) * | 1992-06-10 | 1995-01-24 | Aspec Technology, Inc. | Symmetrical multi-layer metal logic array with continuous substrate taps and extension portions for increased gate density |
| DE69324637T2 (de) * | 1992-07-31 | 1999-12-30 | Hughes Electronics Corp., El Segundo | Sicherheitssystem für integrierte Schaltung und Verfahren mit implantierten Leitungen |
| JPH0685080A (ja) * | 1992-08-31 | 1994-03-25 | Nippon Steel Corp | 半導体装置及びその製造方法 |
| US5232863A (en) * | 1992-10-20 | 1993-08-03 | Micron Semiconductor, Inc. | Method of forming electrical contact between a field effect transistor gate and a remote active area |
| JP2513402B2 (ja) * | 1993-05-01 | 1996-07-03 | 日本電気株式会社 | 半導体装置の構造及び製造方法 |
| US5369299A (en) * | 1993-07-22 | 1994-11-29 | National Semiconductor Corporation | Tamper resistant integrated circuit structure |
| US5468990A (en) * | 1993-07-22 | 1995-11-21 | National Semiconductor Corp. | Structures for preventing reverse engineering of integrated circuits |
| US5354704A (en) * | 1993-07-28 | 1994-10-11 | United Microelectronics Corporation | Symmetric SRAM cell with buried N+ local interconnection line |
| JPH0793223A (ja) * | 1993-09-20 | 1995-04-07 | Nec Corp | 記憶情報保護回路 |
| US5721150A (en) * | 1993-10-25 | 1998-02-24 | Lsi Logic Corporation | Use of silicon for integrated circuit device interconnection by direct writing of patterns therein |
| US5531018A (en) * | 1993-12-20 | 1996-07-02 | General Electric Company | Method of micromachining electromagnetically actuated current switches with polyimide reinforcement seals, and switches produced thereby |
| US5399441A (en) * | 1994-04-12 | 1995-03-21 | Dow Corning Corporation | Method of applying opaque coatings |
| DE4414968A1 (de) * | 1994-04-28 | 1995-11-02 | Siemens Ag | Mikrosystem mit integrierter Schaltung und mikromechanischem Bauteil und Herstellverfahren |
| US5475251A (en) * | 1994-05-31 | 1995-12-12 | National Semiconductor Corporation | Secure non-volatile memory cell |
| JP2978736B2 (ja) * | 1994-06-21 | 1999-11-15 | 日本電気株式会社 | 半導体装置の製造方法 |
| US5376577A (en) * | 1994-06-30 | 1994-12-27 | Micron Semiconductor, Inc. | Method of forming a low resistive current path between a buried contact and a diffusion region |
| US5622880A (en) * | 1994-08-18 | 1997-04-22 | Sun Microsystems, Inc. | Method of making a low power, high performance junction transistor |
| JP3474332B2 (ja) * | 1994-10-11 | 2003-12-08 | 台灣茂▲夕▼電子股▲分▼有限公司 | Ｄｒａｍ用の自己調整されたキャパシタ底部プレート・ローカル相互接続方法 |
| JP2710221B2 (ja) * | 1995-01-25 | 1998-02-10 | 日本電気株式会社 | 半導体装置及びその製造方法 |
| US5541614A (en) * | 1995-04-04 | 1996-07-30 | Hughes Aircraft Company | Smart antenna system using microelectromechanically tunable dipole antennas and photonic bandgap materials |
| US5576988A (en) * | 1995-04-27 | 1996-11-19 | National Semiconductor Corporation | Secure non-volatile memory array |
| JP3641511B2 (ja) * | 1995-06-16 | 2005-04-20 | 株式会社ルネサステクノロジ | 半導体装置 |
| US5607879A (en) * | 1995-06-28 | 1997-03-04 | Taiwan Semiconductor Manufacturing Company Ltd. | Method for forming buried plug contacts on semiconductor integrated circuits |
| KR0165423B1 (ko) * | 1995-07-24 | 1998-12-15 | 김광호 | 반도체 장치의 접속구조 및 그 제조방법 |
| US5783846A (en) * | 1995-09-22 | 1998-07-21 | Hughes Electronics Corporation | Digital circuit with transistor geometry and channel stops providing camouflage against reverse engineering |
| US5638946A (en) * | 1996-01-11 | 1997-06-17 | Northeastern University | Micromechanical switch with insulated switch contact |
| US6037627A (en) * | 1996-08-02 | 2000-03-14 | Seiko Instruments Inc. | MOS semiconductor device |
| JPH1056082A (ja) * | 1996-08-07 | 1998-02-24 | Mitsubishi Electric Corp | 半導体集積回路装置及びその製造方法 |
| JP2924832B2 (ja) * | 1996-11-28 | 1999-07-26 | 日本電気株式会社 | 半導体装置の製造方法 |
| US5976943A (en) * | 1996-12-27 | 1999-11-02 | Vlsi Technology, Inc. | Method for bi-layer programmable resistor |
| US5998257A (en) | 1997-03-13 | 1999-12-07 | Micron Technology, Inc. | Semiconductor processing methods of forming integrated circuitry memory devices, methods of forming capacitor containers, methods of making electrical connection to circuit nodes and related integrated circuitry |
| JPH10256398A (ja) * | 1997-03-14 | 1998-09-25 | Nippon Steel Corp | 半導体記憶装置及びその製造方法 |
| US5920097A (en) * | 1997-03-26 | 1999-07-06 | Advanced Micro Devices, Inc. | Compact, dual-transistor integrated circuit |
| US5895241A (en) * | 1997-03-28 | 1999-04-20 | Lu; Tao Cheng | Method for fabricating a cell structure for mask ROM |
| US5973375A (en) * | 1997-06-06 | 1999-10-26 | Hughes Electronics Corporation | Camouflaged circuit structure with step implants |
| US6137318A (en) * | 1997-12-09 | 2000-10-24 | Oki Electric Industry Co., Ltd. | Logic circuit having dummy MOS transistor |
| US5888887A (en) * | 1997-12-15 | 1999-03-30 | Chartered Semiconductor Manufacturing, Ltd. | Trenchless buried contact process technology |
| US6054659A (en) * | 1998-03-09 | 2000-04-25 | General Motors Corporation | Integrated electrostatically-actuated micromachined all-metal micro-relays |
| KR100268882B1 (ko) * | 1998-04-02 | 2000-10-16 | 김영환 | 반도체 메모리 장치의 보안 회로 |
| US6255155B1 (en) * | 1998-04-23 | 2001-07-03 | Hyundai Electronics Industries Co., Ltd. | Nonvolatile memory and method for fabricating the same |
| US6046659A (en) * | 1998-05-15 | 2000-04-04 | Hughes Electronics Corporation | Design and fabrication of broadband surface-micromachined micro-electro-mechanical switches for microwave and millimeter-wave applications |
| US6215158B1 (en) * | 1998-09-10 | 2001-04-10 | Lucent Technologies Inc. | Device and method for forming semiconductor interconnections in an integrated circuit substrate |
| US6165861A (en) * | 1998-09-14 | 2000-12-26 | Taiwan Semiconductor Manufacturing Company | Integrated circuit polysilicon resistor having a silicide extension to achieve 100% metal shielding from hydrogen intrusion |
| US6093609A (en) * | 1998-11-18 | 2000-07-25 | United Microelectronics Corp. | Method for forming semiconductor device with common gate, source and well |
| US6326675B1 (en) * | 1999-03-18 | 2001-12-04 | Philips Semiconductor, Inc. | Semiconductor device with transparent link area for silicide applications and fabrication thereof |
| US6117762A (en) * | 1999-04-23 | 2000-09-12 | Hrl Laboratories, Llc | Method and apparatus using silicide layer for protecting integrated circuits from reverse engineering |
| US6365453B1 (en) * | 1999-06-16 | 2002-04-02 | Micron Technology, Inc. | Method and structure for reducing contact aspect ratios |
| JP3250547B2 (ja) * | 1999-06-18 | 2002-01-28 | 日本電気株式会社 | 半導体装置及びその製造方法 |
| US6057520A (en) * | 1999-06-30 | 2000-05-02 | Mcnc | Arc resistant high voltage micromachined electrostatic switch |
| US7294935B2 (en) * | 2001-01-24 | 2007-11-13 | Hrl Laboratories, Llc | Integrated circuits protected against reverse engineering and method for fabricating the same using an apparent metal contact line terminating on field oxide |
-
2001
- 2001-01-24 US US09/768,904 patent/US7294935B2/en not_active Expired - Lifetime
- 2001-12-28 TW TW090133032A patent/TW526608B/zh not_active IP Right Cessation
-
2002
- 2002-01-03 AU AU2002234203A patent/AU2002234203A1/en not_active Abandoned
- 2002-01-03 DE DE10295878T patent/DE10295878T5/de not_active Withdrawn
- 2002-01-03 WO PCT/US2002/000123 patent/WO2002059968A2/en active Application Filing
- 2002-01-03 JP JP2002560197A patent/JP4920862B2/ja not_active Expired - Fee Related
- 2002-01-03 GB GB0316906A patent/GB2393851B/en not_active Expired - Fee Related
-
2007
- 2007-09-04 JP JP2007229291A patent/JP2008010887A/ja active Pending
-
2009
- 2009-12-16 JP JP2009285209A patent/JP5134615B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US7294935B2 (en) | 2007-11-13 |
| US20020096776A1 (en) | 2002-07-25 |
| DE10295878T5 (de) | 2004-07-22 |
| JP2008010887A (ja) | 2008-01-17 |
| JP4920862B2 (ja) | 2012-04-18 |
| AU2002234203A1 (en) | 2002-08-06 |
| JP2004518295A (ja) | 2004-06-17 |
| WO2002059968A2 (en) | 2002-08-01 |
| JP2010103550A (ja) | 2010-05-06 |
| GB2393851B (en) | 2005-07-13 |
| WO2002059968B1 (en) | 2003-05-22 |
| GB2393851A (en) | 2004-04-07 |
| TW526608B (en) | 2003-04-01 |
| GB0316906D0 (en) | 2003-08-20 |
| WO2002059968A3 (en) | 2002-11-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5134615B2 (ja) | フィールド酸化物上で終端する見かけの金属接点線を使用してリバースエンジニアリングに対して保護された集積回路及びこれを製造するための方法 | |
| US7344932B2 (en) | Use of silicon block process step to camouflage a false transistor | |
| US7049667B2 (en) | Conductive channel pseudo block process and circuit to inhibit reverse engineering | |
| US6791191B2 (en) | Integrated circuits protected against reverse engineering and method for fabricating the same using vias without metal terminations | |
| US8049281B1 (en) | Symmetric non-intrusive and covert technique to render a transistor permanently non-operable | |
| US7008873B2 (en) | Integrated circuit with reverse engineering protection | |
| US6117762A (en) | Method and apparatus using silicide layer for protecting integrated circuits from reverse engineering | |
| US20040164361A1 (en) | Permanently on transistor implemented using a double polysilicon layer CMOS process with buried contact | |
| US20070224750A1 (en) | Covert transformation of transistor properties as a circuit protection method | |
| JP5144667B2 (ja) | リバースエンジニアリングに対する改善された抵抗力を有する半導体チップ | |
| JP2004518273A (ja) | リバースエンジニアリングを防止するための半導体デバイス中の打込み隠れ相互接続 | |
| JP2006510225A (ja) | ウェル注入を用いた集積回路の改変 | |
| US20020096744A1 (en) | Integrated circuits protected against reverse engineering and method for fabricating the same using etched passivation openings in integrated circuits | |
| US20040012067A1 (en) | Programmable connector/isolator and double polysilicon layer CMOS process with buried contact using the same | |
| JP2005526401A (ja) | リバースエンジニアリングに対する防御を有する集積回路 | |
| JP2002299455A (ja) | 半導体装置の設計方法及び設計プログラムを記録した記録媒体 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A975 | Report on accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A971005 Effective date: 20100203 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100223 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100519 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100615 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20101124 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110322 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110426 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110426 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20110524 |
|
| A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20110715 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121011 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121109 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151116 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |