JP2005526401A - リバースエンジニアリングに対する防御を有する集積回路 - Google Patents
リバースエンジニアリングに対する防御を有する集積回路 Download PDFInfo
- Publication number
- JP2005526401A JP2005526401A JP2004506086A JP2004506086A JP2005526401A JP 2005526401 A JP2005526401 A JP 2005526401A JP 2004506086 A JP2004506086 A JP 2004506086A JP 2004506086 A JP2004506086 A JP 2004506086A JP 2005526401 A JP2005526401 A JP 2005526401A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- active region
- metal
- dielectric layer
- polysilicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 claims abstract description 59
- 239000002184 metal Substances 0.000 claims description 103
- 229910052751 metal Inorganic materials 0.000 claims description 103
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 92
- 229920005591 polysilicon Polymers 0.000 claims description 92
- 229910021332 silicide Inorganic materials 0.000 claims description 60
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 60
- 239000004065 semiconductor Substances 0.000 claims description 37
- 239000000758 substrate Substances 0.000 claims description 27
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 15
- 230000006870 function Effects 0.000 claims description 15
- 238000004519 manufacturing process Methods 0.000 claims description 10
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 9
- 229910052710 silicon Inorganic materials 0.000 claims description 9
- 239000010703 silicon Substances 0.000 claims description 9
- 235000012239 silicon dioxide Nutrition 0.000 claims description 7
- 239000000377 silicon dioxide Substances 0.000 claims description 7
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 5
- 230000004044 response Effects 0.000 claims description 4
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 3
- 230000005669 field effect Effects 0.000 claims description 2
- 230000002452 interceptive effect Effects 0.000 claims 3
- 230000004888 barrier function Effects 0.000 claims 1
- 230000000903 blocking effect Effects 0.000 claims 1
- 230000008878 coupling Effects 0.000 claims 1
- 238000010168 coupling process Methods 0.000 claims 1
- 238000005859 coupling reaction Methods 0.000 claims 1
- 239000000463 material Substances 0.000 abstract description 3
- 230000008569 process Effects 0.000 description 25
- 238000005516 engineering process Methods 0.000 description 9
- 238000012545 processing Methods 0.000 description 9
- 238000007796 conventional method Methods 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 239000002699 waste material Substances 0.000 description 2
- 239000000654 additive Substances 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000003915 cell function Effects 0.000 description 1
- 230000007123 defense Effects 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000003909 pattern recognition Methods 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 238000001878 scanning electron micrograph Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/57—Protection from inspection, reverse engineering or tampering
- H01L23/573—Protection from inspection, reverse engineering or tampering using passive means
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/585—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries comprising conductive layers or plates or strips or rods or rings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Power Engineering (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Semiconductor Integrated Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
- Bipolar Transistors (AREA)
- Non-Volatile Memory (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
Description
半導体基板;
前記基板に注入された領域;
前記注入された領域につなげられた金属層であって、平面図では前記注入された領域に電気的に結合されているように見える金属層;および
前記注入された領域と前記金属層の間に設けられた誘電層であって、それにより前記注入された領域から前記金属層を絶縁する誘電層;
を有する偽装された回路構造であって、
前記平面図で見たとき、前記誘電層は、当該回路構造の特徴によって前記誘電層が少なくとも部分的に隠される寸法を有することを特徴とする偽装された回路構造である。
半導体基板;
前記基板内の活性領域;
前記活性領域につなげられた導電層であって、平面図では制御電圧の印加によって前記活性領域を通る電気伝導に寄与するため配置されているように見える導電層;
前記導電性層とつなげられた制御電極であって、平面図では前記導電性層と電気的に接続しているように見える制御電極;および
前記導電性層と前記制御電極の間に設けられた少なくとも1の誘電層であって、前記制御電極への制御電圧の印加に応じて前記活性領域を通る電気伝導の寄与から、前記導電性層を意図的に離している誘電層;
を有することを特徴とする偽装された回路構造である。
少なくとも1の導電性接触を活性領域と結び付けるステップ;および
妨害絶縁層を挿入することにより、前記少なくとも1の導電性接触と前記活性領域の間の電気的伝導を防止するステップ;
を有するリバースエンジニアリングを阻止する方法である。
基板内に設けられた活性領域;
前記活性領域の少なくとも一部を蔽うように設けられた絶縁性の非電気導電層;
前記活性領域の少なくとも一部を蔽うように設けられた前記絶縁性の非電気導電層の少なくとも一部を蔽うように設けられたポリシリコン層であって、前記絶縁性の非電気導電層は前記ポリシリコン層を前記活性領域から電気的に絶縁しているポリシリコン層;および
前記ポリシリコン層と電気的に共有化され、前記活性領域から電気的に分離されている金属層;
を有する擬似トランジスタであって、
前記絶縁性の非電気導電層、前記ポリシリコン層および前記金属層の各々は、平面図で見たとき、前記金属層が前記活性領域と電気的に共有化されているように見える寸法を有することを特徴とする擬似トランジスタである。
金属層;
第1のポリシリコン層;
少なくとも前記金属層と前記第1のポリシリコン層との間に設けられた第2のポリシリコン層;および
少なくとも前記第1のポリシリコン層と前記第2のポリシリコン層との間に設けられた絶縁性の非電気導電層;
を有する動作しない半導体ゲート接触である。
基板内に活性領域を注入するステップ;
前記活性領域の少なくとも一部を蔽う誘電層を設けるステップ;および
前記誘電層を蔽う金属層を設けるステップ;
を有する擬似トランジスタを製造する方法であって、
前記誘電層は前記活性領域と前記金属層との間の電気的な接続を妨げることを特徴とする擬似トランジスタを製造する方法である。
域を通る電気伝導に影響されることを防止する。
基板内に活性領域を注入するステップ;
前記活性領域に導電性層をつなげるステップ;
前記導電性層を蔽う誘電層を形成するステップ;および
前記活性領域とつなげられた制御電極を提供するステップ;
を有する、リバースエンジニアを混同させる方法であって、
前記誘電層は、前記導電性層への、前記制御電極への制御電圧の印加に応じて前記活性領域を通る電気伝導の寄与を妨げることを特徴とする、リバースエンジニアを混同させる方法である。
Claims (40)
- 半導体基板;
前記基板に注入された領域;
前記注入された領域につなげられた金属層であって、平面図では前記注入された領域に電気的に結合されているように見える金属層;および
前記注入された領域と前記金属層の間に設けられた誘電層であって、それにより前記注入された領域から前記金属層を絶縁する誘電層;
を有する偽装された回路構造であって、
前記平面図で見たとき、前記誘電層は、当該回路構造の特徴によって前記誘電層が少なくとも部分的に隠される寸法を有することを特徴とする偽装された回路構造。 - 前記誘電層を少なくとも部分的に隠す当該回路構造の特徴は、前記金属層につなげられた金属プラグを有することを特徴とする請求項1に記載の偽装された回路構造。
- 前記注入された領域を蔽うように設けられたシリサイド層をさらに有し、前記金属層は通常通り、前記シリサイド層および前記金属層とつなげられた前記金属プラグを介して前記注入された領域に電気的に結合され、前記誘電層は前記電気的な結合を阻止することを特徴とする請求項2に記載の偽装された回路構造。
- 前記誘電層は前記金属層と前記シリサイド層の間に設けられることを特徴とする請求項3に記載の偽装された回路構造。
- 前記誘電層と前記金属プラグの間にさらにポリシリコン層が設けられることを特徴とする請求項4に記載の偽装された回路構造。
- 前記誘電層と前記金属層の間にさらにポリシリコン層が設けられることを特徴とする請求項1ないし5のいずれかに記載の偽装された回路構造。
- 前記半導体基板はシリコンで構成され、前記誘電層は二酸化珪素で構成されることを特徴とする請求項6に記載の偽装された回路構造。
- 前記回路構造は、平面図で見たとき、通常通り機能するフィールド効果トランジスタであるように見えることを特徴とする請求項1ないし5のいずれかに記載の偽装された回路構造。
- 前記回路構造は、平面図で見たとき、通常通り機能するバイポーラ装置であるように見えることを特徴とする請求項1ないし5のいずれかに記載の偽装された回路構造。
- 半導体基板;
前記基板内の活性領域;
前記活性領域につなげられた導電層であって、平面図では制御電圧の印加によって前記活性領域を通る電気伝導に寄与するため配置されているように見える導電層;
前記導電性層とつなげられた制御電極であって、平面図では前記導電性層と電気的に接続しているように見える制御電極;および
前記導電性層と前記制御電極の間に設けられた少なくとも1の誘電層であって、前記制御電極への制御電圧の印加に応じて前記活性領域を通る電気伝導の寄与から、前記導電性層を意図的に離している誘電層;
を有することを特徴とする偽装された回路構造。 - 前記少なくとも1の誘電層は、平面図で見たとき、当該回路構造の特長によって前記誘電層が少なくとも部分的に隠される寸法を有することを特徴とする請求項10に記載の偽装された回路構造。
- 前記活性領域はゲート領域であって、少なくとも1の誘電層は前記ゲート領域を電気伝導的に「オフ」の状態に設定することを特徴とする請求項10または11に記載の偽装された回路構造。
- 前記少なくとも1の誘電層と前記制御電極の間に設けられたポリシリコン層をさらに有し、前記少なくとも1の誘電層は酸化物層を有することを特徴とする請求項12に記載の偽装された回路構造。
- 少なくとも1の導電性接触を活性領域とつなげるステップ;および
妨害絶縁層を挿入することにより、前記少なくとも1の導電性接触と前記活性領域の間の電気的伝導を妨げるステップ;
を有するリバースエンジニアリングを阻止する方法。 - 前記1つの導電性接触の下に少なくとも1つのポリシリコン層を設けるステップをさらに有し、前記妨害絶縁層は前記2つのポリシリコン層の間にあり、少なくとも1つのポリシリコン層はその上に形成されたシリサイド層を有することを特徴とする請求項14に記載の方法。
- 前記妨害絶縁層は二酸化珪素であることを特徴とする請求項14または15に記載の方法。
- 基板上に導電性層を形成するステップ;
金属層を提供するステップ;および
前記金属層と前記導電性層との間の電気接触を阻止する手段を挿入するステップ;
を有する、半導体接触を機能させない方法。 - 前記電気接触を阻止する手段は酸化物層およびポリシリコン層を提供するステップを有することを特徴とする請求項17に記載の方法。
- 前記金属層の下に前記阻止する手段を隠すステップをさらに有することを特徴とする請求項17または18のいずれかに記載の方法。
- 基板内に設けられた活性領域;
前記活性領域の少なくとも一部を蔽うように設けられた絶縁性の非電気導電層;
前記活性領域の少なくとも一部を蔽うように設けられた前記絶縁性の非電気導電層の少なくとも一部を蔽うように設けられたポリシリコン層であって、前記絶縁性の非電気導電層は前記ポリシリコン層を前記活性領域から電気的に絶縁しているポリシリコン層;および
前記ポリシリコン層と電気的に共有化され、前記活性領域から電気的に分離されている金属層;
を有する擬似トランジスタであって、
前記絶縁性の非電気導電層、前記ポリシリコン層および前記金属層の各々は、平面図で見たとき、前記金属層が前記活性領域と電気的に共有化されているように見える寸法を有することを特徴とする擬似トランジスタ。 - 前記金属層は金属プラグを有し、前記金属プラグはある断面を有し、前記ポリシリコン層はある断面を有し、前記金属プラグの断面および前記ポリシリコン層の断面は本質的に同じ寸法であることを特徴とする請求項20に記載の擬似トランジスタ。
- 前記活性領域を蔽うように設けられた第1のシリサイド層をさらに有することを特徴とする請求項20または21のいずれかに記載の擬似トランジスタ。
- 前記ポリシリコン層を蔽うように設けられた第2のシリサイド層をさらに有することを特徴とする請求項22に記載の擬似トランジスタ。
- 金属層;
第1のポリシリコン層;
少なくとも前記金属層と前記第1のポリシリコン層との間に設けられた第2のポリシリコン層;および
少なくとも前記第1のポリシリコン層と前記第2のポリシリコン層との間に設けられた絶縁性の非電気導電層;
を有する動作しない半導体ゲート接触。 - 前記金属層は金属プラグを有し、前記金属プラグはある断面を有し、前記第2のポリシリコン層はある断面を有し、前記金属プラグの断面と前記第2のポリシリコン層の断面は本質的に同じ寸法であることを特徴とする請求項24に記載の動作しない半導体ゲート接触。
- 前記第1のポリシリコン層の少なくとも一部を覆うように設けられた第1のシリサイド層をさらに有することを特徴とする請求項24または25に記載の動作しない半導体ゲート接触。
- 前記第2のポリシリコン層を蔽うように設けられた第2のシリサイド層をさらに有することを特徴とする請求項26に記載の動作しない半導体ゲート接触。
- 前記絶縁性の非電気導電層は二酸化珪素SiO2を有することを特徴とする請求項20に記載の擬似トランジスタまたは請求項24に記載の動作しない半導体ゲート接触。
- 前記絶縁性の非電気導電層は窒化珪素Si3N4を有することを特徴とする請求項20に記載の擬似トランジスタまたは請求項24に記載の動作しない半導体ゲート接触。
- 基板内に活性領域を形成するステップ;
前記活性領域の少なくとも一部を蔽う誘電層を定めるステップ;および
前記誘電層を蔽う金属層を設けるステップ;
を有する擬似トランジスタを製造する方法であって、
前記誘電層は前記活性領域と前記金属層との間の電気的な接続を妨げることを特徴とする擬似トランジスタを製造する方法。 - 前記金属層を設ける前記ステップは、前記誘電層を少なくとも部分的に隠す金属プラグを形成するステップを有することを特徴とする請求項30に記載の方法。
- 前記活性領域を蔽うシリサイド層を形成するステップをさらに有し、前記シリサイド層を形成する前記ステップは、前記活性領域を形成する前記ステップの後であって誘電層を定める前記ステップの前に存在することを特徴とする請求項30に記載の方法。
- 前記誘電層を蔽うシリサイド層を形成するステップをさらに有し、前記シリサイド層を形成する前記ステップは、前記誘電層を定める前記ステップの後であって前記金属層を設ける前記ステップの前に存在することを特徴とする請求項30に記載の方法。
- 前記活性領域を蔽うように第1のシリサイド層を形成させるステップであって、前記第1のシリサイド層を形成させる前記ステップは、前記活性領域を形成する前記ステップの後であって前記金属層を設ける前記ステップの前に存在するステップ;および
前記誘電層を蔽うように第2のシリサイド層を形成するステップであって、前記第2のシリサイド層を形成する前記ステップは、前記誘電層を定める前記ステップの後であって前記金属層を設ける前記ステップの前に存在するステップ;
をさらに有することを特徴とする請求項30に記載の方法。 - 前記誘電層を蔽うようにポリシリコン層を提供するステップをさらに有し、前記ポリシリコン層を提供する前記ステップは、前記誘電層を定める前記ステップの後であって前記金属層を設ける前記ステップの前に存在することを特徴とする請求項30に記載の方法。
- 基板内に前記活性領域を形成する前記ステップはさらに、シリコン基板内に活性領域を注入することによって定められ、前記誘電層は二酸化珪素で構成されることを特徴とする請求項30に記載の方法。
- 前記誘電層は窒化珪素で構成されることを特徴とする請求項30ないし36のいずれかに記載の方法。
- 基板内に活性領域を定めるステップ;
前記活性領域に導電性層をつなげるステップ;
前記導電性層を蔽う誘電層を形成するステップ;および
前記活性領域とつなげられた制御電極を提供するステップ;
を有する、リバースエンジニアを混同させる方法であって、
前記誘電層は、前記導電性層への、前記制御電極への制御電圧の印加に応じて前記活性領域を通る電気伝導の寄与を妨げることを特徴とする、リバースエンジニアを混同させる方法。 - 前記制御電極の下の前記誘電層の少なくとも一部を隠すステップをさらに有することを特徴とする請求項38に記載の方法。
- 前記誘電層の少なくとも一部を蔽うポリシリコン層を形成するステップをさらに有し、前記誘電層は酸化物層で構成されることを特徴とする請求項38または39に記載の方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US37815502P | 2002-05-14 | 2002-05-14 | |
US60/378,155 | 2002-05-14 | ||
PCT/US2003/014058 WO2003098692A1 (en) | 2002-05-14 | 2003-05-06 | Integrated circuit with reverse engineering protection |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2005526401A true JP2005526401A (ja) | 2005-09-02 |
JP2005526401A5 JP2005526401A5 (ja) | 2006-01-05 |
JP4729303B2 JP4729303B2 (ja) | 2011-07-20 |
Family
ID=29549915
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004506086A Expired - Fee Related JP4729303B2 (ja) | 2002-05-14 | 2003-05-06 | リバースエンジニアリングに対する防御を有する集積回路 |
Country Status (5)
Country | Link |
---|---|
JP (1) | JP4729303B2 (ja) |
AU (1) | AU2003245265A1 (ja) |
GB (1) | GB2405531B (ja) |
TW (1) | TWI226697B (ja) |
WO (1) | WO2003098692A1 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008507851A (ja) * | 2004-07-26 | 2008-03-13 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 光保護層を有するチップ |
FR3069370B1 (fr) | 2017-07-21 | 2021-10-22 | St Microelectronics Rousset | Circuit integre contenant une structure de leurre |
US11257769B2 (en) | 2019-06-28 | 2022-02-22 | Taiwan Semiconductor Manufacturing Company, Ltd. | Integrated circuit layout, integrated circuit, and method for fabricating the same |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61147551A (ja) * | 1984-12-21 | 1986-07-05 | Nec Corp | 半導体装置 |
JPS63296368A (ja) * | 1987-05-28 | 1988-12-02 | Matsushita Electronics Corp | 相補型mos半導体装置 |
JPH02192761A (ja) * | 1989-01-20 | 1990-07-30 | Sony Corp | 半導体装置の製造方法 |
JPH11214656A (ja) * | 1998-01-29 | 1999-08-06 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
EP1193758A1 (en) * | 2000-10-02 | 2002-04-03 | STMicroelectronics S.r.l. | Anti-deciphering contacts |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61150369A (ja) * | 1984-12-25 | 1986-07-09 | Toshiba Corp | 読み出し専用半導体記憶装置およびその製造方法 |
US5895241A (en) * | 1997-03-28 | 1999-04-20 | Lu; Tao Cheng | Method for fabricating a cell structure for mask ROM |
EP1012881B1 (fr) * | 1997-06-13 | 2002-09-11 | Tomasz Kowalski | Procede de fabrication d'un circuit integre et circuit integre realise selon ce procede |
EP1202353A1 (en) * | 2000-10-27 | 2002-05-02 | STMicroelectronics S.r.l. | Mask programmed ROM and method of fabrication |
-
2003
- 2003-05-06 WO PCT/US2003/014058 patent/WO2003098692A1/en active Application Filing
- 2003-05-06 JP JP2004506086A patent/JP4729303B2/ja not_active Expired - Fee Related
- 2003-05-06 AU AU2003245265A patent/AU2003245265A1/en not_active Abandoned
- 2003-05-06 GB GB0427115A patent/GB2405531B/en not_active Expired - Fee Related
- 2003-05-13 TW TW092112967A patent/TWI226697B/zh not_active IP Right Cessation
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61147551A (ja) * | 1984-12-21 | 1986-07-05 | Nec Corp | 半導体装置 |
JPS63296368A (ja) * | 1987-05-28 | 1988-12-02 | Matsushita Electronics Corp | 相補型mos半導体装置 |
JPH02192761A (ja) * | 1989-01-20 | 1990-07-30 | Sony Corp | 半導体装置の製造方法 |
JPH11214656A (ja) * | 1998-01-29 | 1999-08-06 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
EP1193758A1 (en) * | 2000-10-02 | 2002-04-03 | STMicroelectronics S.r.l. | Anti-deciphering contacts |
Also Published As
Publication number | Publication date |
---|---|
GB2405531B (en) | 2006-04-12 |
TW200400611A (en) | 2004-01-01 |
GB2405531A (en) | 2005-03-02 |
JP4729303B2 (ja) | 2011-07-20 |
AU2003245265A1 (en) | 2003-12-02 |
GB0427115D0 (en) | 2005-01-12 |
WO2003098692A1 (en) | 2003-11-27 |
TWI226697B (en) | 2005-01-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7008873B2 (en) | Integrated circuit with reverse engineering protection | |
US7541266B2 (en) | Covert transformation of transistor properties as a circuit protection method | |
US8049281B1 (en) | Symmetric non-intrusive and covert technique to render a transistor permanently non-operable | |
JP5308482B2 (ja) | 偽装トランジスタをカムフラージュするためのシリコンブロックプロセスステップの使用 | |
JP4909490B2 (ja) | リバースエンジニアリングを防止するための半導体デバイス中の打込み隠れ相互接続 | |
US6740942B2 (en) | Permanently on transistor implemented using a double polysilicon layer CMOS process with buried contact | |
US8524553B2 (en) | Integrated circuit modification using well implants | |
JP5144667B2 (ja) | リバースエンジニアリングに対する改善された抵抗力を有する半導体チップ | |
EP1183729A1 (en) | Method and apparatus using silicide layer for protecting integrated circuits from reverse engineering | |
JP2008235324A (ja) | 半導体装置とその製造方法 | |
CN1964052A (zh) | 半导体存储装置及其制造方法 | |
US6774413B2 (en) | Integrated circuit structure with programmable connector/isolator | |
JP4729303B2 (ja) | リバースエンジニアリングに対する防御を有する集積回路 | |
US6558997B2 (en) | Method for fabricating the control and floating gate electrodes without having their upper surface silicided | |
KR100371286B1 (ko) | 반도체 장치의 제조 방법 | |
US11637076B2 (en) | Electrically isolated gate contact in FINFET technology for camouflaging integrated circuits from reverse engineering | |
KR100587045B1 (ko) | 반도체 소자의 제조 방법 | |
JPH10284623A (ja) | 半導体記憶装置の製造方法および半導体記憶装置 | |
JP2006080129A (ja) | 半導体装置の製造方法 | |
JP2005526401A5 (ja) | ||
JP2000058825A (ja) | 半導体装置及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050603 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050603 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090310 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20090609 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20090616 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20090710 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20090717 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20090810 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20090817 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090909 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100112 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20100412 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20100419 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100512 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110412 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110418 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140422 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |