JP3250547B2 - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JP3250547B2 JP3250547B2 JP17305199A JP17305199A JP3250547B2 JP 3250547 B2 JP3250547 B2 JP 3250547B2 JP 17305199 A JP17305199 A JP 17305199A JP 17305199 A JP17305199 A JP 17305199A JP 3250547 B2 JP3250547 B2 JP 3250547B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring layer
- insulating film
- interlayer insulating
- film
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は多層配線構造の半導
体装置に関し、特に、層間絶縁膜の形成に平坦化技術が
採用される半導体装置及びその製造方法に関する。
体装置に関し、特に、層間絶縁膜の形成に平坦化技術が
採用される半導体装置及びその製造方法に関する。
【０００２】
【従来の技術】多層配線構造の半導体装置においては、
層間絶縁膜の平坦化のために、層間絶縁膜には熱処理に
よりリフローし易いＰＳＧ膜やＢＰＳＧ膜が用いられ、
リフローした後に化学的機械研磨（Ｃｈｅｍｉｃａｌ
ａｎｄ ＭｅｃｈａｎｉｃａｌＰｏｌｉｓｈｉｎｇの略
称、以下ＣＭＰと称す）法で層間絶縁膜をさらに平坦化
させる方法が採られてきた。
層間絶縁膜の平坦化のために、層間絶縁膜には熱処理に
よりリフローし易いＰＳＧ膜やＢＰＳＧ膜が用いられ、
リフローした後に化学的機械研磨（Ｃｈｅｍｉｃａｌ
ａｎｄ ＭｅｃｈａｎｉｃａｌＰｏｌｉｓｈｉｎｇの略
称、以下ＣＭＰと称す）法で層間絶縁膜をさらに平坦化
させる方法が採られてきた。
【０００３】ここで、従来の層間絶縁膜の平坦化方法に
より形成される多層配線構造の半導体装置を図３を参照
して説明する。図３（ａ）は、半導体装置の多層配線パ
ターンの平面図であり、図３（ｂ）は、図３（ａ）の切
断線Ｂ−Ｂ’における断面図である。
より形成される多層配線構造の半導体装置を図３を参照
して説明する。図３（ａ）は、半導体装置の多層配線パ
ターンの平面図であり、図３（ｂ）は、図３（ａ）の切
断線Ｂ−Ｂ’における断面図である。
【０００４】半導体基板１０１の素子形成領域１０３に
はＭＯＳトランジスタが並列に繰り返され、繰り返しパ
ターン１０７の如く形成されている。繰り返しパターン
１０７に含まれるゲート電極１０５が第１層目配線１０
９を構成する。第１層目配線１０９を覆う第１の層間絶
縁膜１１０には、その下にある拡散層又は配線とのコン
タクトのために第１コンタクト１１１が設けられてい
る。第１コンタクト１１１を充填する形で第１の層間絶
縁膜１１０の上に第２層目配線１２９が形成されるので
あるが、第２層目配線１２９は、繰り返しパターンに含
まれるゲート電極１０５の上方ではゲート電極１０５と
並行して第２層目内部配線１２５が走り、走っている。
第２層目配線１２９上には更に第２の層間絶縁膜１３０
が堆積されており、ソース・ドレイン拡散層１０６と電
気的に接続できるように第２の層間絶縁膜１３０と第１
の層間絶縁膜１１０にはそれらを貫通する第２コンタク
ト１３１が設けられ、第２コンタクト１３１を充填する
形で第２の層間絶縁膜１３０の上に第３層目配線１４９
が形成されている。
はＭＯＳトランジスタが並列に繰り返され、繰り返しパ
ターン１０７の如く形成されている。繰り返しパターン
１０７に含まれるゲート電極１０５が第１層目配線１０
９を構成する。第１層目配線１０９を覆う第１の層間絶
縁膜１１０には、その下にある拡散層又は配線とのコン
タクトのために第１コンタクト１１１が設けられてい
る。第１コンタクト１１１を充填する形で第１の層間絶
縁膜１１０の上に第２層目配線１２９が形成されるので
あるが、第２層目配線１２９は、繰り返しパターンに含
まれるゲート電極１０５の上方ではゲート電極１０５と
並行して第２層目内部配線１２５が走り、走っている。
第２層目配線１２９上には更に第２の層間絶縁膜１３０
が堆積されており、ソース・ドレイン拡散層１０６と電
気的に接続できるように第２の層間絶縁膜１３０と第１
の層間絶縁膜１１０にはそれらを貫通する第２コンタク
ト１３１が設けられ、第２コンタクト１３１を充填する
形で第２の層間絶縁膜１３０の上に第３層目配線１４９
が形成されている。
【０００５】上記の構成において、第３層目配線１４９
と第２層目配線１２９を絶縁するための第２の層間絶縁
膜１３０は、ＣＶＤ法による膜成長と窒素処理等のリフ
ローのための熱処理及びその後のＣＭＰにより形成され
るのであるが、ＣＶＤ法により成長したＢＰＳＧ膜、又
は、ＰＳＧ膜は、熱処理により流動する。繰り返し配線
パターンの第２層目最外周配線１３９には、このＢＰＳ
Ｇ膜、又は、ＰＳＧ膜が流動する際の応力がかかってし
まい、第２層目最外周配線１３９が図３（ａ）の如くた
わんでしまう。
と第２層目配線１２９を絶縁するための第２の層間絶縁
膜１３０は、ＣＶＤ法による膜成長と窒素処理等のリフ
ローのための熱処理及びその後のＣＭＰにより形成され
るのであるが、ＣＶＤ法により成長したＢＰＳＧ膜、又
は、ＰＳＧ膜は、熱処理により流動する。繰り返し配線
パターンの第２層目最外周配線１３９には、このＢＰＳ
Ｇ膜、又は、ＰＳＧ膜が流動する際の応力がかかってし
まい、第２層目最外周配線１３９が図３（ａ）の如くた
わんでしまう。
【０００６】その後、第２の層間絶縁膜１３０と第１の
層間絶縁膜１１０を貫通するコンタクト１３１に第３層
目配線１４９が充填されると、第２の層間絶縁膜１３０
形成時のたわみのために、最外周コンタクト部１４１を
充填する第２層目最外周配線１３９と第３層目最外周配
線１５９とがショートしてしまう（図３（ｂ））。
層間絶縁膜１１０を貫通するコンタクト１３１に第３層
目配線１４９が充填されると、第２の層間絶縁膜１３０
形成時のたわみのために、最外周コンタクト部１４１を
充填する第２層目最外周配線１３９と第３層目最外周配
線１５９とがショートしてしまう（図３（ｂ））。
【０００７】
【発明が解決しようとする課題】以上のように、層間絶
縁膜に平坦化処理を施して形成される従来の多層配線構
造の半導体装置においては、繰り返し配線パターンの第
２層目最外周配線が第２の層間絶縁膜のリフロー処理に
よりたわんでしまい、第２層目最外周配線と第３層目最
外周配線とがショートしてしまう、という問題があっ
た。
縁膜に平坦化処理を施して形成される従来の多層配線構
造の半導体装置においては、繰り返し配線パターンの第
２層目最外周配線が第２の層間絶縁膜のリフロー処理に
よりたわんでしまい、第２層目最外周配線と第３層目最
外周配線とがショートしてしまう、という問題があっ
た。
【０００８】本発明の目的は、層間絶縁膜に平坦化処理
を施しても、繰り返し配線パターンの第２層目最外周配
線と第３層目最外周配線とがショートしない多層配線構
造の半導体装置及びその製造方法を提供することにあ
る。
を施しても、繰り返し配線パターンの第２層目最外周配
線と第３層目最外周配線とがショートしない多層配線構
造の半導体装置及びその製造方法を提供することにあ
る。
【０００９】
【課題を解決するための手段】 本発明の半導体装置
は、半導体基板表面に形成された第１の絶縁膜上に設け
られ、所定の間隔で前記第１の絶縁膜上を並行して走る
パターンが繰り返される第１の配線層と、前記第１の配
線層を含む前記第１の絶縁膜上に形成された第１の層間
絶縁膜と、前記第１の層間絶縁膜上に形成され、前記第
１の配線層上方をそれと並行して走る第２の配線層と、
前記第２の配線層を含む前記第１の層間絶縁膜上に形成
された第２の層間絶縁膜と、前記第１の配線層及び前記
第２の配線層の両側にそれらから離間して前記第１の層
間絶縁膜及び前記第２の層間絶縁膜を貫通するコンタク
トと、前記コンタクトを充填し、かつ、前記第２の層間
絶縁膜上を前記第２の配線層と並行して走る第３の配線
層と、からなっており、前記コンタクトのうち最外周の
コンタクトに対して前記第１の配線層の反対側に前記第
１の配線層と同じ材料からなり、前記第１の絶縁膜上を
前記第１の配線層と並行して走る第１のダミー配線層
と、前記第１のダミー配線層上にあって前記第１の層間
絶縁膜を貫通する第１のダミーコンタクトと、前記第１
のダミーコンタクトを充填し、かつ、前記コンタクトに
対して前記第２の配線層の反対側に前記第２の配線層と
同じ材料からなり、前記第１の層間絶縁膜上を前記第２
の配線層と並行して走る第２のダミー配線層と、からな
るダミー構造体を有することを特徴とし、前記第１の層
間絶縁膜は、シリコン酸化膜又はＢＰＳＧ膜又はＰＳＧ
膜であり、又、前記第２の層間絶縁膜は、ＢＰＳＧ膜又
はＰＳＧ膜であり、さらに、前記第２の配線層は、不純
物ドープポリシリコン又はタングステンシリサイド又は
不純物ドープポリシリコンの上にタングステンシリサイ
ドが積層したポリサイドからなる、というものである。
は、半導体基板表面に形成された第１の絶縁膜上に設け
られ、所定の間隔で前記第１の絶縁膜上を並行して走る
パターンが繰り返される第１の配線層と、前記第１の配
線層を含む前記第１の絶縁膜上に形成された第１の層間
絶縁膜と、前記第１の層間絶縁膜上に形成され、前記第
１の配線層上方をそれと並行して走る第２の配線層と、
前記第２の配線層を含む前記第１の層間絶縁膜上に形成
された第２の層間絶縁膜と、前記第１の配線層及び前記
第２の配線層の両側にそれらから離間して前記第１の層
間絶縁膜及び前記第２の層間絶縁膜を貫通するコンタク
トと、前記コンタクトを充填し、かつ、前記第２の層間
絶縁膜上を前記第２の配線層と並行して走る第３の配線
層と、からなっており、前記コンタクトのうち最外周の
コンタクトに対して前記第１の配線層の反対側に前記第
１の配線層と同じ材料からなり、前記第１の絶縁膜上を
前記第１の配線層と並行して走る第１のダミー配線層
と、前記第１のダミー配線層上にあって前記第１の層間
絶縁膜を貫通する第１のダミーコンタクトと、前記第１
のダミーコンタクトを充填し、かつ、前記コンタクトに
対して前記第２の配線層の反対側に前記第２の配線層と
同じ材料からなり、前記第１の層間絶縁膜上を前記第２
の配線層と並行して走る第２のダミー配線層と、からな
るダミー構造体を有することを特徴とし、前記第１の層
間絶縁膜は、シリコン酸化膜又はＢＰＳＧ膜又はＰＳＧ
膜であり、又、前記第２の層間絶縁膜は、ＢＰＳＧ膜又
はＰＳＧ膜であり、さらに、前記第２の配線層は、不純
物ドープポリシリコン又はタングステンシリサイド又は
不純物ドープポリシリコンの上にタングステンシリサイ
ドが積層したポリサイドからなる、というものである。
【００１０】次に、本発明の半導体装置の製造方法は、
半導体基板表面に第１の絶縁膜を形成し、前記第１の絶
縁膜上に第１の導体膜からなり、所定の間隔で前記第１
の絶縁膜上を並行して走る第１の繰り返しパターンを有
する第１の配線層を形成し、同時に、前記第１の配線層
から離間し、前記繰り返しパターンの繰り返される方向
と逆の方向の両側に前記第１の配線層と並行して走る前
記第１の導体膜からなる第１のダミー配線層を形成し、
前記第１の配線層を含む前記第１の絶縁膜上に第１の層
間絶縁膜を堆積させ、前記第１のダミー配線層上の前記
第１の層間絶縁膜の所定領域を開口して第１のダミーコ
ンタクトを形成し、第１のダミーコンタクトを含む前記
第１の層間絶縁膜上に第２の導体膜を堆積させ、前記第
２の導体膜をパターニングして前記第１の配線層の上方
において前記第１の層間絶縁膜上を前記第１の配線層と
並行して繰り返し走る第２の繰り返しパターンを有する
第２の配線層を形成し、同時に、前記第２の配線層から
離間し、前記繰り返しパターンの繰り返される方向と逆
の方向の両側に前記第２の配線層と並行して走り、か
つ、前記第１のダミーコンタクトを充填する前記第２の
導体膜からなる第２のダミー配線層を形成し、前記第２
の配線層を含む前記第１の層間絶縁膜上に第２の層間絶
縁膜を堆積させ、少なくとも前記第１の配線層及び前記
第２の配線層と前記第１のダミー配線層及び前記第２の
ダミー配線層との間に、それらから離間して前記第２の
層間絶縁膜及び前記第１の層間絶縁膜を貫通するコンタ
クトを前記半導体基板上に形成し、前記コンタクトを充
填し、かつ、前記第２の層間絶縁膜上を前記第２の配線
層と並行して走る第３の導体膜からなる第３の配線層を
形成することを特徴とし、又、前記第２の層間絶縁膜
は、ＢＰＳＧ膜又はＰＳＧ膜からなり、熱処理によりリ
フローさせた後、ウェットエッチバック処理又は化学的
機械研磨法によりその表面が平坦化され、さらに、前記
第１の層間絶縁膜は、シリコン酸化膜又はＢＰＳＧ膜又
はＰＳＧ膜からなり、熱処理によりリフローさせた後、
ウェットエッチバック処理又は化学的機械研磨法により
その表面が平坦化される、というものである。
半導体基板表面に第１の絶縁膜を形成し、前記第１の絶
縁膜上に第１の導体膜からなり、所定の間隔で前記第１
の絶縁膜上を並行して走る第１の繰り返しパターンを有
する第１の配線層を形成し、同時に、前記第１の配線層
から離間し、前記繰り返しパターンの繰り返される方向
と逆の方向の両側に前記第１の配線層と並行して走る前
記第１の導体膜からなる第１のダミー配線層を形成し、
前記第１の配線層を含む前記第１の絶縁膜上に第１の層
間絶縁膜を堆積させ、前記第１のダミー配線層上の前記
第１の層間絶縁膜の所定領域を開口して第１のダミーコ
ンタクトを形成し、第１のダミーコンタクトを含む前記
第１の層間絶縁膜上に第２の導体膜を堆積させ、前記第
２の導体膜をパターニングして前記第１の配線層の上方
において前記第１の層間絶縁膜上を前記第１の配線層と
並行して繰り返し走る第２の繰り返しパターンを有する
第２の配線層を形成し、同時に、前記第２の配線層から
離間し、前記繰り返しパターンの繰り返される方向と逆
の方向の両側に前記第２の配線層と並行して走り、か
つ、前記第１のダミーコンタクトを充填する前記第２の
導体膜からなる第２のダミー配線層を形成し、前記第２
の配線層を含む前記第１の層間絶縁膜上に第２の層間絶
縁膜を堆積させ、少なくとも前記第１の配線層及び前記
第２の配線層と前記第１のダミー配線層及び前記第２の
ダミー配線層との間に、それらから離間して前記第２の
層間絶縁膜及び前記第１の層間絶縁膜を貫通するコンタ
クトを前記半導体基板上に形成し、前記コンタクトを充
填し、かつ、前記第２の層間絶縁膜上を前記第２の配線
層と並行して走る第３の導体膜からなる第３の配線層を
形成することを特徴とし、又、前記第２の層間絶縁膜
は、ＢＰＳＧ膜又はＰＳＧ膜からなり、熱処理によりリ
フローさせた後、ウェットエッチバック処理又は化学的
機械研磨法によりその表面が平坦化され、さらに、前記
第１の層間絶縁膜は、シリコン酸化膜又はＢＰＳＧ膜又
はＰＳＧ膜からなり、熱処理によりリフローさせた後、
ウェットエッチバック処理又は化学的機械研磨法により
その表面が平坦化される、というものである。
【００１１】
【発明の実施の形態】本発明の第１の実施形態を図１を
参照して説明する。図１（ａ）は、半導体装置の多層配
線パターンの平面図であり、図１（ｂ）は、図１（ａ）
の切断線Ａ−Ａ’における断面図である。
参照して説明する。図１（ａ）は、半導体装置の多層配
線パターンの平面図であり、図１（ｂ）は、図１（ａ）
の切断線Ａ−Ａ’における断面図である。
【００１２】本発明の第１の実施形態の主要な構成を説
明する。半導体基板１の素子形成領域３にはＭＯＳトラ
ンジスタが並列に繰り返しパターン７の如く形成されて
いる。繰り返しパターン７の外側に位置する素子分離酸
化膜２の上にはゲート電極５と同じ材料からなる第１層
目ダミー配線８がゲート電極５と並行して形成されてお
り、ゲート電極５と第１層目ダミー配線８とが第１層目
配線９を構成する。第１層目配線９を覆う第１の層間絶
縁膜１０には、その下にある拡散層又は配線とのコンタ
クトのために第１コンタクト１１が設けられ、同時に、
第１層目ダミー配線８上の第１の層間絶縁膜１０にもダ
ミーコンタクト１２が設けられている。第１コンタクト
１１とダミーコンタクト１２を充填する形で第１の層間
絶縁膜１０の上に第２層目配線２９が形成されるのであ
るが、第２層目配線２９は、繰り返しパターンであるゲ
ート電極５の上方ではゲート電極５と並行して第２層目
内部配線２５が走っており、第１層目ダミー配線８の上
方では第１層目ダミー配線８と並行して第２層目ダミー
配線２８が走っている。このとき、第１層目ダミー配線
８と第２層目ダミー配線２８とはダミーコンタクト１２
を通じて互いに接続されている。第２層目配線２９上に
は更に第２の層間絶縁膜３０が堆積されており、ソース
・ドレイン拡散層６と電気的に接続できるように第２の
層間絶縁膜３０と第１の層間絶縁膜１０にはそれらを貫
通する第２コンタクト３１が設けられ、第２コンタクト
３１を充填する形で第２の層間絶縁膜３０の上に第３層
目配線４９が形成されている。
明する。半導体基板１の素子形成領域３にはＭＯＳトラ
ンジスタが並列に繰り返しパターン７の如く形成されて
いる。繰り返しパターン７の外側に位置する素子分離酸
化膜２の上にはゲート電極５と同じ材料からなる第１層
目ダミー配線８がゲート電極５と並行して形成されてお
り、ゲート電極５と第１層目ダミー配線８とが第１層目
配線９を構成する。第１層目配線９を覆う第１の層間絶
縁膜１０には、その下にある拡散層又は配線とのコンタ
クトのために第１コンタクト１１が設けられ、同時に、
第１層目ダミー配線８上の第１の層間絶縁膜１０にもダ
ミーコンタクト１２が設けられている。第１コンタクト
１１とダミーコンタクト１２を充填する形で第１の層間
絶縁膜１０の上に第２層目配線２９が形成されるのであ
るが、第２層目配線２９は、繰り返しパターンであるゲ
ート電極５の上方ではゲート電極５と並行して第２層目
内部配線２５が走っており、第１層目ダミー配線８の上
方では第１層目ダミー配線８と並行して第２層目ダミー
配線２８が走っている。このとき、第１層目ダミー配線
８と第２層目ダミー配線２８とはダミーコンタクト１２
を通じて互いに接続されている。第２層目配線２９上に
は更に第２の層間絶縁膜３０が堆積されており、ソース
・ドレイン拡散層６と電気的に接続できるように第２の
層間絶縁膜３０と第１の層間絶縁膜１０にはそれらを貫
通する第２コンタクト３１が設けられ、第２コンタクト
３１を充填する形で第２の層間絶縁膜３０の上に第３層
目配線４９が形成されている。
【００１３】次に、本発明の第１の実施形態の製造方法
を図２を参照して説明する。
を図２を参照して説明する。
【００１４】まず、半導体基板１に素子分離酸化膜２を
形成し、素子分離酸化膜２によって半導体基板１には素
子形成領域３が形成される。素子形成領域３の表面にゲ
ート酸化膜４とその上のゲート電極５を形成するのであ
るが、ゲート電極５は互いに隣接する素子形成領域３上
に同じ形状にパターニングされて繰り返しパターンを形
成し、ＭＯＳトランジスタの繰り返しパターン７の母体
をなす。このとき、ゲート電極５の繰り返しパターン７
の外側に位置する素子分離酸化膜２の上にもゲート電極
５と同じ材料からなる第１層目ダミー配線８をゲート電
極５と同時にそれと並行するように形成し、ゲート電極
５と第１層目ダミー配線８とが第１層目配線９を構成す
る。次に、ゲート電極５の両側の素子形成領域３にＭＯ
Ｓトランジスタのソース・ドレイン拡散層６を形成す
る。続いて、素子形成領域３上に第１層目配線９を覆う
第１の層間絶縁膜１０を既存のＣＶＤ法でＢＰＳＧ膜、
ＰＳＧ膜のいずれかを成長させ、窒素処理等の熱処理を
行って、ＢＰＳＧ膜、又は、ＰＳＧ膜をリフローさせ
て、ウェットエッチバック処理、又は、化学的機械研磨
（Ｃｈｅｍｉｃａｌ ａｎｄ Ｍｅｃｈａｎｉｃａｌ
Ｐｏｌｉｓｈｉｎｇの略称、以下ＣＭＰと称す）法で平
坦化させる（図２（ａ））。
形成し、素子分離酸化膜２によって半導体基板１には素
子形成領域３が形成される。素子形成領域３の表面にゲ
ート酸化膜４とその上のゲート電極５を形成するのであ
るが、ゲート電極５は互いに隣接する素子形成領域３上
に同じ形状にパターニングされて繰り返しパターンを形
成し、ＭＯＳトランジスタの繰り返しパターン７の母体
をなす。このとき、ゲート電極５の繰り返しパターン７
の外側に位置する素子分離酸化膜２の上にもゲート電極
５と同じ材料からなる第１層目ダミー配線８をゲート電
極５と同時にそれと並行するように形成し、ゲート電極
５と第１層目ダミー配線８とが第１層目配線９を構成す
る。次に、ゲート電極５の両側の素子形成領域３にＭＯ
Ｓトランジスタのソース・ドレイン拡散層６を形成す
る。続いて、素子形成領域３上に第１層目配線９を覆う
第１の層間絶縁膜１０を既存のＣＶＤ法でＢＰＳＧ膜、
ＰＳＧ膜のいずれかを成長させ、窒素処理等の熱処理を
行って、ＢＰＳＧ膜、又は、ＰＳＧ膜をリフローさせ
て、ウェットエッチバック処理、又は、化学的機械研磨
（Ｃｈｅｍｉｃａｌ ａｎｄ Ｍｅｃｈａｎｉｃａｌ
Ｐｏｌｉｓｈｉｎｇの略称、以下ＣＭＰと称す）法で平
坦化させる（図２（ａ））。
【００１５】次に、第１の層間絶縁膜１０にある拡散層
又は配線とのコンタクトのために第１コンタクト１１を
第１の層間絶縁膜１０に開口し、同時に、第１層目ダミ
ー配線８上の第１の層間絶縁膜１０にもダミーコンタク
ト１２を開口する。続いて、第１コンタクト１１とダミ
ーコンタクト１２を充填するように第１の層間絶縁膜１
０の上に第２層目配線２９を形成するのであるが、第２
層目配線２９は、ドープトポリシリコン、タングステン
シリサイド（ＷＳｉ）、ドープトポリシリとタングステ
ンシリサイドの２層構造のポリサイドのいずれかをＣＶ
Ｄ法を用いて成長させ、既存のリソグラフィー法、エッ
チング法を用いて形成する。第２層目配線２９は、繰り
返しパターンであるゲート電極５の上方をゲート電極５
と並行して走る第２層目内部配線２５と第１層目ダミー
配線８の上方を第１層目ダミー配線８と並行して走る第
２層目ダミー配線２８とから構成される（図２
（ｂ））。この場合は、第１コンタクト１１とダミーコ
ンタクト１２を第２層目配線２９で直接充填して第２層
目配線としたが、第１コンタクト１１とダミーコンタク
ト１２とを予めタングステン又はドープトポリシリコン
等で埋めておき、その上に第２層目配線をパターニング
する方法を用いることもできることは、勿論である。
又は配線とのコンタクトのために第１コンタクト１１を
第１の層間絶縁膜１０に開口し、同時に、第１層目ダミ
ー配線８上の第１の層間絶縁膜１０にもダミーコンタク
ト１２を開口する。続いて、第１コンタクト１１とダミ
ーコンタクト１２を充填するように第１の層間絶縁膜１
０の上に第２層目配線２９を形成するのであるが、第２
層目配線２９は、ドープトポリシリコン、タングステン
シリサイド（ＷＳｉ）、ドープトポリシリとタングステ
ンシリサイドの２層構造のポリサイドのいずれかをＣＶ
Ｄ法を用いて成長させ、既存のリソグラフィー法、エッ
チング法を用いて形成する。第２層目配線２９は、繰り
返しパターンであるゲート電極５の上方をゲート電極５
と並行して走る第２層目内部配線２５と第１層目ダミー
配線８の上方を第１層目ダミー配線８と並行して走る第
２層目ダミー配線２８とから構成される（図２
（ｂ））。この場合は、第１コンタクト１１とダミーコ
ンタクト１２を第２層目配線２９で直接充填して第２層
目配線としたが、第１コンタクト１１とダミーコンタク
ト１２とを予めタングステン又はドープトポリシリコン
等で埋めておき、その上に第２層目配線をパターニング
する方法を用いることもできることは、勿論である。
【００１６】次に、第２層目配線２９を含む第１の層間
絶縁膜１０上全面にＣＶＤ法でＢＰＳＧ膜、ＰＳＧ膜の
いずれかを成長させ、窒素処理等の熱処理を行い、ＢＰ
ＳＧ膜、又は、ＰＳＧ膜をリフローさせて、ウェットエ
ッチバック処理、又は、ＣＭＰ法で平坦化させて、第２
の層間絶縁膜３０を形成する。ソース・ドレイン拡散層
６上に第２の層間絶縁膜３０と第１の層間絶縁膜１０と
を貫通する第２コンタクト３１を開口する。第２コンタ
クト３１を充填するように第２の層間絶縁膜３０の上に
第３層目配線４９を形成する（図２（ｃ））。
絶縁膜１０上全面にＣＶＤ法でＢＰＳＧ膜、ＰＳＧ膜の
いずれかを成長させ、窒素処理等の熱処理を行い、ＢＰ
ＳＧ膜、又は、ＰＳＧ膜をリフローさせて、ウェットエ
ッチバック処理、又は、ＣＭＰ法で平坦化させて、第２
の層間絶縁膜３０を形成する。ソース・ドレイン拡散層
６上に第２の層間絶縁膜３０と第１の層間絶縁膜１０と
を貫通する第２コンタクト３１を開口する。第２コンタ
クト３１を充填するように第２の層間絶縁膜３０の上に
第３層目配線４９を形成する（図２（ｃ））。
【００１７】本実施形態では、繰り返しパターン７の最
外周部にたわみ防止の杭打ちを行っているダミー配線を
形成することにより、第２の層間絶縁膜３０形成時の窒
素処理等の熱処理によるＢＰＳＧ膜、又は、ＰＳＧ膜の
リフローによる、第２層目最外周配線３９にかかる応力
が、第２層目ダミー配線１８の水平方向だけでなく、下
層の第１層目ダミー配線８側にも分散されることで、ダ
ミー配線自体のたわみが防止でき、結果的に第２層目最
外周配線３９のたわみが防止でき第２層目最外周配線３
９と第３層目最外周配線５９の最外周コンタクト部４１
とのショートが防止できる。
外周部にたわみ防止の杭打ちを行っているダミー配線を
形成することにより、第２の層間絶縁膜３０形成時の窒
素処理等の熱処理によるＢＰＳＧ膜、又は、ＰＳＧ膜の
リフローによる、第２層目最外周配線３９にかかる応力
が、第２層目ダミー配線１８の水平方向だけでなく、下
層の第１層目ダミー配線８側にも分散されることで、ダ
ミー配線自体のたわみが防止でき、結果的に第２層目最
外周配線３９のたわみが防止でき第２層目最外周配線３
９と第３層目最外周配線５９の最外周コンタクト部４１
とのショートが防止できる。
【００１８】
【発明の効果】上述のように、本発明によれば、多層配
線構造の半導体装置において、層間絶縁膜上を走る繰り
返し配線パターンの外側に、それと並行して、スルーホ
ールで連結された下層配線と上層配線とで構成される繰
り返しダミー配線を走らせることにより、繰り返し配線
パターンを覆う層間絶縁膜のリフローによる繰り返し配
線パターンの最外周配線の横方向へのたわみを防止する
ことができる。これにより、繰り返し配線パターンの最
外周配線の横を上下方向に貫通するコンタクト部或いは
スルーホール部の導電物とのショートも防止することが
できる。
線構造の半導体装置において、層間絶縁膜上を走る繰り
返し配線パターンの外側に、それと並行して、スルーホ
ールで連結された下層配線と上層配線とで構成される繰
り返しダミー配線を走らせることにより、繰り返し配線
パターンを覆う層間絶縁膜のリフローによる繰り返し配
線パターンの最外周配線の横方向へのたわみを防止する
ことができる。これにより、繰り返し配線パターンの最
外周配線の横を上下方向に貫通するコンタクト部或いは
スルーホール部の導電物とのショートも防止することが
できる。
【図１】本発明の第１の実施形態の半導体装置の平面図
及び断面図である。
及び断面図である。
【図２】本発明の第１の実施形態の半導体装置の製造方
法を工程順に示す断面図である。
法を工程順に示す断面図である。
【図３】従来の半導体装置の平面図及び断面図である。
１、１０１ 半導体基板 ２、１０２ 素子分離酸化膜 ３、１０３ 素子形成領域 ４ ゲート酸化膜 ５、１０５ ゲート電極 ６、１０６ ソース・ドレイン拡散層 ７、１０７ 繰り返しパターン ８ 第１層目ダミー配線 ９、１０９ 第１層目配線 １０、１１０ 第１の層間絶縁膜 １１、１１１ 第１コンタクト １２ ダミーコンタクト ２５、１２５ 第２層目内部配線 ２８ 第２層目ダミー配線 ２９、１２９ 第２層目配線 ３０、１３０ 第２の層間絶縁膜 ３１、１３１ 第２コンタクト ３９、１３９ 第２層目最外周配線 ４１、１４１ 最外周コンタクト部 ４９、１４９ 第３層目配線 ５９、１５９ 第３層目最外周配線
Claims (7)
- 【請求項１】 半導体基板表面に形成された第１の絶縁
膜上に設けられ、所定の間隔で前記第１の絶縁膜上を並
行して走るパターンが繰り返される第１の配線層と、前
記第１の配線層を含む前記第１の絶縁膜上に形成された
第１の層間絶縁膜と、前記第１の層間絶縁膜上に形成さ
れ、前記第１の配線層上方をそれと並行して走る第２の
配線層と、前記第２の配線層を含む前記第１の層間絶縁
膜上に形成された第２の層間絶縁膜と、前記第１の配線
層及び前記第２の配線層の両側にそれらから離間して前
記第１の層間絶縁膜及び前記第２の層間絶縁膜を貫通す
るコンタクトと、前記コンタクトを充填し、かつ、前記
第２の層間絶縁膜上を前記第２の配線層と並行して走る
第３の配線層と、からなっており、前記コンタクトのう
ち最外周のコンタクトに対して前記第１の配線層の反対
側に前記第１の配線層と同じ材料からなり、前記第１の
絶縁膜上を前記第１の配線層と並行して走る第１のダミ
ー配線層と、前記第１のダミー配線層上にあって前記第
１の層間絶縁膜を貫通する第１のダミーコンタクトと、
前記第１のダミーコンタクトを充填し、かつ、前記コン
タクトに対して前記第２の配線層の反対側に前記第２の
配線層と同じ材料からなり、前記第１の層間絶縁膜上を
前記第２の配線層と並行して走る第２のダミー配線層
と、からなるダミー構造体を有することを特徴とする半
導体装置。 - 【請求項２】 前記第１の層間絶縁膜は、シリコン酸化
膜又はＢＰＳＧ膜又はＰＳＧ膜である請求項１記載の半
導体装置。 - 【請求項３】 前記第２の層間絶縁膜は、ＢＰＳＧ膜又
はＰＳＧ膜である請求項１又は２記載の半導体装置。 - 【請求項４】 前記第２の配線層は、不純物ドープポリ
シリコン又はタングステンシリサイド又は不純物ドープ
ポリシリコンの上にタングステンシリサイドが積層した
ポリサイドからなる請求項１乃至３記載の半導体装置。 - 【請求項５】 半導体基板表面に第１の絶縁膜を形成
し、前記第１の絶縁膜上に第１の導体膜からなり、所定
の間隔で前記第１の絶縁膜上を並行して走る第１の繰り
返しパターンを有する第１の配線層を形成し、同時に、
前記第１の配線層から離間し、前記繰り返しパターンの
繰り返される方向と逆の方向の両側に前記第１の配線層
と並行して走る前記第１の導体膜からなる第１のダミー
配線層を形成し、前記第１の配線層を含む前記第１の絶
縁膜上に第１の層間絶縁膜を堆積させ、前記第１のダミ
ー配線層上の前記第１の層間絶縁膜の所定領域を開口し
て第１のダミーコンタクトを形成し、第１のダミーコン
タクトを含む前記第１の層間絶縁膜上に第２の導体膜を
堆積させ、前記第２の導体膜をパターニングして前記第
１の配線層の上方において前記第１の層間絶縁膜上を前
記第１の配線層と並行して繰り返し走る第２の繰り返し
パターンを有する第２の配線層を形成し、同時に、前記
第２の配線層から離間し、前記繰り返しパターンの繰り
返される方向と逆の方向の両側に前記第２の配線層と並
行して走り、かつ、前記第１のダミーコンタクトを充填
する前記第２の導体膜からなる第２のダミー配線層を形
成し、前記第２の配線層を含む前記第１の層間絶縁膜上
に第２の層間絶縁膜を堆積させ、少なくとも前記第１の
配線層及び前記第２の配線層と前記第１のダミー配線層
及び前記第２のダミー配線層との間に、それらから離間
して前記第２の層間絶縁膜及び前記第１の層間絶縁膜を
貫通するコンタクトを前記半導体基板上に形成し、前記
コンタクトを充填し、かつ、前記第２の層間絶縁膜上を
前記第２の配線層と並行して走る第３の導体膜からなる
第３の配線層を形成することを特徴とする半導体装置の
製造方法。 - 【請求項６】 前記第２の層間絶縁膜は、ＢＰＳＧ膜又
はＰＳＧ膜からなり、熱処理によりリフローさせた後、
ウェットエッチバック処理又は化学的機械研磨法により
その表面が平坦化される請求項５記載の半導体装置の製
造方法。 - 【請求項７】 前記第１の層間絶縁膜は、シリコン酸化
膜又はＢＰＳＧ膜又はＰＳＧ膜からなり、熱処理により
リフローさせた後、ウェットエッチバック処理又は化学
的機械研磨法によりその表面が平坦化される請求項５又
は６記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17305199A JP3250547B2 (ja) | 1999-06-18 | 1999-06-18 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17305199A JP3250547B2 (ja) | 1999-06-18 | 1999-06-18 | 半導体装置及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001007109A JP2001007109A (ja) | 2001-01-12 |
| JP3250547B2 true JP3250547B2 (ja) | 2002-01-28 |
Family
ID=15953316
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17305199A Expired - Fee Related JP3250547B2 (ja) | 1999-06-18 | 1999-06-18 | 半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3250547B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001053143A (ja) * | 1999-08-09 | 2001-02-23 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法と半導体装置 |
| US7294935B2 (en) * | 2001-01-24 | 2007-11-13 | Hrl Laboratories, Llc | Integrated circuits protected against reverse engineering and method for fabricating the same using an apparent metal contact line terminating on field oxide |
| US20100200996A1 (en) * | 2009-02-12 | 2010-08-12 | Arm Limited | Structural feature formation within an integrated circuit |
-
1999
- 1999-06-18 JP JP17305199A patent/JP3250547B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001007109A (ja) | 2001-01-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100215847B1 (ko) | 반도체 장치의 금속 배선 및 그의 형성 방법 | |
| US6121146A (en) | Method for forming contact plugs of a semiconductor device | |
| KR100377370B1 (ko) | 중간 레벨 배선패턴의 수가 감소된 반도체 장치 및 그 형성방법 | |
| US6117792A (en) | Method for manufacturing semiconductor device | |
| US7186617B2 (en) | Methods of forming integrated circuit devices having a resistor pattern and plug pattern that are made from a same material | |
| JP2002110791A (ja) | 半導体装置及びその製造方法 | |
| JP3250547B2 (ja) | 半導体装置及びその製造方法 | |
| JP2001176964A (ja) | 半導体装置および半導体装置製造方法 | |
| US6605507B2 (en) | Non-volatile semiconductor memory device and manufacturing method thereof | |
| JP3450038B2 (ja) | 半導体装置及びその製造方法 | |
| JP3534589B2 (ja) | 多層配線装置及びその製造方法 | |
| JP3576144B2 (ja) | 半導体装置の製造方法 | |
| JPH06275847A (ja) | フローティングゲートを有する半導体装置およびその製造方法 | |
| KR100230731B1 (ko) | 반도체 디바이스의 콘택 구조 및 그 제조방법 | |
| JP4201156B2 (ja) | 半導体装置及びその製造方法 | |
| JPH067576B2 (ja) | 多層配線構造を有する半導体装置の製造方法 | |
| JP3498018B2 (ja) | 半導体装置及びその製造方法 | |
| JP2596848B2 (ja) | 半導体装置の製造方法 | |
| JP4376030B2 (ja) | Ｍｉｍ容量素子を備えた半導体装置の製造方法 | |
| KR100545206B1 (ko) | 반도체 트랜지스터 및 그 제조 방법 | |
| JP3831966B2 (ja) | 半導体装置とその製造方法 | |
| JP4492009B2 (ja) | 半導体装置およびその製造方法 | |
| KR100315457B1 (ko) | 반도체 소자의 제조 방법 | |
| JPH11111921A (ja) | 半導体装置 | |
| KR100340857B1 (ko) | 반도체 소자의 다층 금속배선 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20011016 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071116 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081116 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081116 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091116 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091116 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101116 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111116 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121116 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121116 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131116 Year of fee payment: 12 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |