JP5123150B2 - トリガー信号検出装置 - Google Patents
トリガー信号検出装置 Download PDFInfo
- Publication number
- JP5123150B2 JP5123150B2 JP2008314538A JP2008314538A JP5123150B2 JP 5123150 B2 JP5123150 B2 JP 5123150B2 JP 2008314538 A JP2008314538 A JP 2008314538A JP 2008314538 A JP2008314538 A JP 2008314538A JP 5123150 B2 JP5123150 B2 JP 5123150B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- trigger signal
- signal
- input
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
Description
トリガー信号およびクロックが入力されて前記クロックを出力するクロックゲーティング回路と、
前記クロックゲーティング回路から出力される前記クロックが入力されると所定時間だけ第1の信号を出力するトリガー信号処理回路と、
前記トリガー信号に応答して動作し、前記クロックのカウント値を出力するカウンタと、
前記カウンタから入力される前記カウント値が予め設定された値に到達すると第2の信号を前記トリガー信号処理回路に出力する時間設定回路と、
を備え、
前記トリガー信号処理回路は、前記第2の信号が入力されると前記第1の信号の出力を停止する、
トリガー信号検出装置が提供される。
図1は、本発明の第1の実施の形態によるトリガー信号検出装置の概略構成を示すブロック図である。図1に示すトリガー信号検出装置は、トリガー信号が入力されると、ハイレベルの第1の信号の出力を開始し、トリガー信号が入力されなくなった後も任意に設定された時間だけ、この第1の信号の出力を継続する。
図1に示すトリガー信号検出装置について、具体的な回路図を用いてより詳細に説明する。図2に示す回路は、図1のトリガー信号検出装置における入力回路IN1、クロックゲーティング回路CG1、トリガー信号処理回路TG1およびカウント回路CT1の各回路構成を具体化した一例である。
上述した第1の実施の形態では、トリガー信号trigのレベル変化、例えばハイからローへの変化を検出してカウンタC1のカウントアップを開始した(以下、「レベル検出方式」という)。しかしながら、トリガー信号trigのエッジ、例えば立ち上がりエッジの検出によりカウンタC1のカウントアップを開始したい場合(以下、「エッジ検出方式」という)もある。以下では、レベル検出方式とエッジ検出方式の両方に対応可能な形態について説明する。
図5に示すトリガー信号検出装置について、具体的な回路図を用いてより詳細に説明する。図6に示す回路は、図5のトリガー信号検出装置における入力回路IN1、クロックゲーティング回路CG1、カウント回路CT11、トリガー信号処理回路TG1およびエッジ検出/レベル検出切換回路ELS11の各回路構成を具体化した一例である。
Al1,CLK,IN1,RS1,SEL:入力端子
AN1,AN2:AND回路
C1,C11:10bitカウンタ
CT1,CT11:カウント回路
CG1:クロックゲーティング回路
DF1:デジタルフィルタ
ELS11:エッジ検出/レベル検出切換回路
FF1,FF12,FF13:フリップフロップ
LT1:ラッチ回路
NAND1,NAND2:NAND回路
OUT1,OUT2:出力端子
OR1,OR2:OR回路
TG1:トリガー信号処理回路
TS1:時間設定回路
count:カウント値
clkin:内部クロック
outd:信号
output:出力信号
RST_X:リセット信号
rst_x:カウンタリセット信号
sel:セレクト信号
sysclk:システムクロック
trig:トリガー信号
Claims (5)
- トリガー信号およびクロックが入力されて前記クロックを出力するクロックゲーティング回路と、
前記クロックゲーティング回路から出力される前記クロックが入力されると所定時間だけ第1の信号を出力するトリガー信号処理回路と、
前記トリガー信号に応答して動作し、前記クロックのカウント値を出力するカウンタと、
前記カウンタから入力される前記カウント値が予め設定された値に到達すると第2の信号を前記トリガー信号処理回路に出力する時間設定回路と、
を備え、
前記トリガー信号処理回路は、前記第2の信号が入力されると前記第1の信号の出力を停止する、
トリガー信号検出装置。 - 前記カウンタは、前記トリガー信号が入力されるとリセットされ、前記トリガー信号の入力が解除されると前記リセットが解除されて前記クロックのカウントを開始することを特徴とする請求項1に記載のトリガー信号検出装置。
- 前記カウンタは、動作を開始してから前記カウント値が前記予め設定された値に到達するまでの間に前記トリガー信号が入力されるとリセットされ、前記トリガー信号の入力が解除されると、リセット解除となって動作を再開することを特徴とする請求項1または2に記載のトリガー信号検出装置。
- 前記トリガー信号のレベルの変化を検出して前記カウンタに動作を開始させるレベル検出と、前記トリガー信号のエッジを検出して前記カウンタに動作を開始させるエッジ検出とを切り換える切換回路をさらに備えることを特徴とする請求項1または2に記載のトリガー信号検出装置。
- 前記切換回路により前記エッジ検出が選択された場合、前記切換回路は、第3の信号を前記カウンタに出力して前記カウント値をリセットさせ、
前記カウンタは、前記第3の信号の入力により前記カウント値をリセットした直後に前記クロックのカウントを再開することを特徴とする請求項4に記載のトリガー信号検出装置。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008314538A JP5123150B2 (ja) | 2008-12-10 | 2008-12-10 | トリガー信号検出装置 |
US12/634,826 US8493094B2 (en) | 2008-12-10 | 2009-12-10 | Trigger signal detection apparatus |
US13/922,429 US8847640B2 (en) | 2008-12-10 | 2013-06-20 | Trigger signal detection apparatus |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008314538A JP5123150B2 (ja) | 2008-12-10 | 2008-12-10 | トリガー信号検出装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010141499A JP2010141499A (ja) | 2010-06-24 |
JP5123150B2 true JP5123150B2 (ja) | 2013-01-16 |
Family
ID=42230381
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008314538A Expired - Fee Related JP5123150B2 (ja) | 2008-12-10 | 2008-12-10 | トリガー信号検出装置 |
Country Status (2)
Country | Link |
---|---|
US (2) | US8493094B2 (ja) |
JP (1) | JP5123150B2 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101842245B1 (ko) * | 2011-07-25 | 2018-03-26 | 삼성전자주식회사 | 시스템 온 칩 버스 장치 및 그에 따른 루트 클럭 게이팅 방법 |
US20160142045A1 (en) * | 2014-11-17 | 2016-05-19 | Gainspan Corporation | Asynchronous clock enablement |
KR102446410B1 (ko) | 2015-09-17 | 2022-09-22 | 삼성전자주식회사 | 광전소자 및 이를 포함하는 전자장치 |
KR102610832B1 (ko) | 2016-08-03 | 2023-12-06 | 삼성전자주식회사 | 메타 광학 소자 및 이의 설계방법 |
CN109283991A (zh) * | 2017-07-20 | 2019-01-29 | 西安中兴新软件有限责任公司 | 一种开机信号的处理方法及装置 |
Family Cites Families (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4236057A (en) * | 1976-12-14 | 1980-11-25 | Inoue-Japax Research Incorporated | Apparatus for detecting gap conditions in EDM processes with monitoring pulses |
JPS5434823A (en) * | 1977-08-24 | 1979-03-14 | Hitachi Ltd | Input-output circuit |
JPS55150148A (en) * | 1979-05-09 | 1980-11-21 | Olympus Optical Co Ltd | Cue signal generating circuit |
JPS56143018A (en) * | 1980-04-07 | 1981-11-07 | Hitachi Ltd | Noise rejecting circuit |
JPH0267813A (ja) * | 1988-09-02 | 1990-03-07 | Fuji Photo Film Co Ltd | 電子スチルカメラの同期信号発生回路 |
FR2638865B1 (fr) * | 1988-11-04 | 1990-12-28 | Labo Electronique Physique | Analyseur logique avec double declenchement |
JP2693648B2 (ja) * | 1991-01-17 | 1997-12-24 | 松下電器産業株式会社 | 逓倍装置 |
US5661673A (en) * | 1995-08-31 | 1997-08-26 | National Semiconductor Corporation | Power efficient booth multiplier using clock gating |
KR100194672B1 (ko) * | 1996-04-09 | 1999-06-15 | 윤종용 | 디지탈 노이즈 필터 |
US5867051A (en) * | 1996-11-20 | 1999-02-02 | Cretech Co., Ltd. | Digital joystick interface circuit |
JP4122128B2 (ja) * | 2000-08-23 | 2008-07-23 | 松下電器産業株式会社 | エッジ検出回路 |
JP2002141789A (ja) | 2000-11-01 | 2002-05-17 | Kenwood Corp | Pwm信号発生回路 |
JP3773829B2 (ja) * | 2001-10-18 | 2006-05-10 | Necエレクトロニクス株式会社 | チャタリング除去回路 |
US6879201B1 (en) * | 2002-04-01 | 2005-04-12 | Xilinx, Inc. | Glitchless pulse generator |
JP2004133124A (ja) * | 2002-10-09 | 2004-04-30 | Advanced Display Inc | 制御回路及びこれを用いた液晶表示装置 |
JP4200969B2 (ja) * | 2004-12-03 | 2008-12-24 | セイコーエプソン株式会社 | 半導体装置及び電子機器 |
JP2008180592A (ja) * | 2007-01-24 | 2008-08-07 | Nec Electronics Corp | テストパターン生成回路及びテスト回路 |
-
2008
- 2008-12-10 JP JP2008314538A patent/JP5123150B2/ja not_active Expired - Fee Related
-
2009
- 2009-12-10 US US12/634,826 patent/US8493094B2/en active Active
-
2013
- 2013-06-20 US US13/922,429 patent/US8847640B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US20130278313A1 (en) | 2013-10-24 |
US20100141318A1 (en) | 2010-06-10 |
US8493094B2 (en) | 2013-07-23 |
US8847640B2 (en) | 2014-09-30 |
JP2010141499A (ja) | 2010-06-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5123150B2 (ja) | トリガー信号検出装置 | |
KR101861770B1 (ko) | 이미지 프로세싱 회로 및 이미지 프로세싱 방법 | |
JP5317356B2 (ja) | クロック制御信号生成回路、クロックセレクタ、及び情報処理装置 | |
RU2675218C1 (ru) | Схема управления затвором и регистр сдвига | |
JP5509123B2 (ja) | 半導体装置及びデータ取込方法 | |
JPH07281782A (ja) | クロック制御回路 | |
TWI697841B (zh) | 控制電路及快速設定電源模式的方法 | |
CN111522593A (zh) | 具有高适应性的芯片休眠唤醒控制系统及控制方法 | |
JP2007095278A (ja) | 半導体メモリ装置のリセット制御回路 | |
KR20110045393A (ko) | 반도체 장치 및 그 동작방법 | |
JP2009205377A (ja) | リセット制御を有する集積回路装置 | |
JP2010160713A (ja) | フィールド制御装置およびフィールド制御方法 | |
KR101887757B1 (ko) | 글리치 프리 클록 멀티플렉서 및 그 멀티플렉서를 사용한 클록 신호를 선택하는 방법 | |
JP2007251603A (ja) | 半導体集積回路 | |
TWI823224B (zh) | 控制電路及控制方法 | |
JP2007281642A (ja) | 半導体集積回路 | |
KR101211684B1 (ko) | 반도체 장치 및 그 동작방법 | |
JP2024003422A (ja) | 半導体装置 | |
CN114696809A (zh) | 信号产生电路及操作系统 | |
JPH1185306A (ja) | クロック切換え回路 | |
JP2010079540A (ja) | 電源電圧安定待ちアイドル回路、電源電圧安定待ちアイドル制御方法 | |
JP2021068157A (ja) | 画像処理装置、画像処理方法及びプログラム | |
JP2008219250A (ja) | クロック制御回路及びクロック制御方法 | |
JPH07169278A (ja) | 半導体装置 | |
JP2003015885A (ja) | 割り込み制御手段 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110317 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120924 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120928 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121025 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151102 Year of fee payment: 3 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5123150 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151102 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |