RU2675218C1 - Схема управления затвором и регистр сдвига - Google Patents

Схема управления затвором и регистр сдвига Download PDF

Info

Publication number
RU2675218C1
RU2675218C1 RU2017125764A RU2017125764A RU2675218C1 RU 2675218 C1 RU2675218 C1 RU 2675218C1 RU 2017125764 A RU2017125764 A RU 2017125764A RU 2017125764 A RU2017125764 A RU 2017125764A RU 2675218 C1 RU2675218 C1 RU 2675218C1
Authority
RU
Russia
Prior art keywords
gate
circuit
clock
input end
elements
Prior art date
Application number
RU2017125764A
Other languages
English (en)
Inventor
Сыкунь Хао
Original Assignee
Шэньчжэнь Чайна Стар Оптоэлектроникс Текнолоджи Ко., Лтд.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Шэньчжэнь Чайна Стар Оптоэлектроникс Текнолоджи Ко., Лтд. filed Critical Шэньчжэнь Чайна Стар Оптоэлектроникс Текнолоджи Ко., Лтд.
Application granted granted Critical
Publication of RU2675218C1 publication Critical patent/RU2675218C1/ru

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2092—Details of a display terminals using a flat panel, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
    • G11C19/287—Organisation of a multiplicity of shift registers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/18—Address generation devices; Devices for accessing memories, e.g. details of addressing circuits
    • G11C29/26—Accessing multiple arrays
    • G11C29/28—Dependent multiple arrays, e.g. multi-bit arrays
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0008—Arrangements for reducing power consumption
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/20—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits characterised by logic function, e.g. AND, OR, NOR, NOT circuits
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit

Abstract

Группа изобретений относится к устройствам отображения и раскрывает схему управления затвором и регистр сдвига. Техническим результатом является реализация схемы управления приводом затвора в соответствии с технологией CMOS и снижение потребляемой мощности. Схема управления затвором содержит множество схем регистра сдвига, которые соединены каскадом, и каждая из схем регистра сдвига содержит схему передачи команды управления тактовой синхронизацией и схему защелки на элементах ИЛИ-НЕ, причем схема передачи команды управления тактовой синхронизацией запускается первым тактовым импульсом тактового сигнала для передачи импульса управления затвором предыдущего этапа в схему защелки на элементах ИЛИ-НЕ, и схема защелки на элементах ИЛИ-НЕ выполняет функцию защелки, и схема защелки на элементах ИЛИ-НЕ дополнительно запускается вторым тактовым импульсом после первого тактового импульса для вывода импульса управления затвором. 3 н. и 14 з.п. ф-лы, 5 ил.

Description

ОБЛАСТЬ ТЕХНИКИ, К КОТОРОЙ ОТНОСИТСЯ ИЗОБРЕТЕНИЕ
[0001] Настоящее изобретение относится к области технологии отображения и, в частности, к схеме управления затвором и регистру сдвига.
ПРЕДПОСЫЛКИ СОЗДАНИЯ ИЗОБРЕТЕНИЯ
[0002] Схема GOA (привода затвора на матрице) предназначена для создания схемы привода сканирования затвора на матричной подложке с использованием имеющегося в настоящее время процесса жидкокристаллической матрицы отображения для достижения способа управления сканированием строка за строкой. Он обладает достоинствами снижения себестоимости продукции и узкой конструкцией рамы и используется многими видами дисплеев. Схема GOA имеет две основные функции: одна - ввод импульса управления затвором для управления затворной шиной в панели и активация TFT (тонкопленочного транзистора) в области отображения для зарядки пикселя через затворную шину; вторая - для регистра сдвига, а так как вывод n-го импульса управления затвором выполнен, может быть выполнен вывод n+1-го импульса управления затвором с управлением тактовой синхронизацией и так далее.
[0003] Схема GOA содержит схему повышения, схему управления повышением, схему понижения, управление понижением и схему усиления, отвечающую за уровень дополнительного напряжения. В частности, схема повышения, в основном, отвечает за вывод входного тактового сигнала на затвор тонкопленочного транзистора в качестве управляющих сигналов жидкокристаллического дисплея. Схема управления повышением отвечает за активизацию схемы повышения и обычно функционирует посредством сигнала, переданного из схемы GOA на предыдущем этапе. Схема понижения отвечает за быстрое понижение сигнала сканирования на уровень низкого напряжения после вывода сигнала сканирования. То есть, уровень напряжения затвора тонкопленочного транзистора понижается до уровня низкого напряжения; схема удержания понижения отвечает за сохранение сигнала сканирования и сигнала схемы понижения (точка Q в общем) в выключенном состоянии (т.е. заданный отрицательный уровень напряжения) и, как правило, функционируют две схемы удержания понижения, поочередно. Схема усиления отвечает за второе усиление уровня напряжения точки Q для обеспечения нормального выхода G(N) схемы повышения.
[0004] Различные схемы GOA могут использовать различные процессы. Низкотемпературный поликремниевый (LTPS) процесс обладает преимуществами более высокой подвижности электронов и взаимной технологией, которая широко используется в небольших и средних дисплеях. Процесс LTPS CMOS (комплементарный металло-оксидный полупроводник) обладает преимуществами низкого потребления энергии, более высокой подвижности электронов и широким допускаемым диапазоном шума и, таким образом, постепенно используется производителями панелей. Поэтому необходимо разработать схему GOA, соответствующую процессу CMOS LTPS.
КРАТКОЕ ОПИСАНИЕ ИЗОБРЕТЕНИЯ
[0005] Вариант осуществления настоящего изобретения предусматривает схему управления затвором и регистр сдвига, применимый к CMOS-процессу, и потребляемая мощность низкая, а допускаемый диапазон уровней шумов широкий.
[0006] Настоящее изобретение предусматривает схему управления затвором, содержащую множество схем регистра сдвига, которые соединены каскадом, и каждая из схем регистра сдвига содержит схему передачи команды управления тактовой синхронизацией и схему защелки на элементах ИЛИ-НЕ, причем схема передачи команды управления тактовой синхронизацией запускается первым тактовым импульсом тактового сигнала для передачи импульса управления затвором предыдущего этапа в схему защелки на элементах ИЛИ-НЕ, и схема защелки на элементах ИЛИ-НЕ выполняет функцию защелки, и схема защелки на элементах ИЛИ-НЕ дополнительно запускается вторым тактовым импульсом после первого тактового импульса для вывода импульса управления затвором; причем схема передачи команды управления тактовой синхронизацией и схема защелки на элементах ИЛИ-НЕ соответственно являются управляемыми по переднему фронту тактового импульса; схема защелки на элементах ИЛИ-НЕ, по меньшей мере, содержит первый инвертор, первый затвор ИЛИ-НЕ, второй затвор ИЛИ-НЕ и затвор И-НЕ, причем входной конец первого инвертора соединен с выходным концом схемы передачи команды управления тактовой синхронизацией, и первый входной конец первого затвора ИЛИ-НЕ соединен с выходным концом первого инвертора, а второй входной конец первого затвора ИЛИ-НЕ соединен с выходным концом второго затвора ИЛИ-НЕ, и первый входной конец второго затвора ИЛИ-НЕ соединен с входным концом первого инвертора, а второй входной конец второго затвора ИЛИ-НЕ соединен с выходным концом первого затвора ИЛИ-НЕ, а выходной конец второго затвора ИЛИ-НЕ дополнительно соединен с первый входным концом затвора И-НЕ, а второй входной конец затвора И-НЕ принимает тактовый сигнал.
[0007] Схема передачи команды управления тактовой синхронизацией инвертирует импульс управления затвором во время процесса передачи импульса управления затвором.
[0008] Схема защелки на элементах ИЛИ-НЕ дополнительно содержит многоступенчатую схему НЕ, соединенную с выходным концом затвора И-НЕ.
[0009] Многоступенчатая схема НЕ содержит множество последовательно включенных вторых инверторов.
[0010] Количество вторых инверторов равно трем.
[0011] Тактовые сигналы соседних регистров сдвига взаимно обратны.
[0012] Настоящее изобретение предусматривает схему управления затвором, содержащую множество схем регистра сдвига, которые соединены каскадом, и каждая из схем регистра сдвига содержит схему передачи команды управления тактовой синхронизацией и схему защелки на элементах ИЛИ-НЕ, причем схема передачи команды управления тактовой синхронизацией запускается первым тактовым импульсом тактового сигнала для передачи импульса управления затвором предыдущего этапа в схему защелки на элементах ИЛИ-НЕ, и схема защелки на элементах ИЛИ-НЕ выполняет функцию защелки, и схема защелки на элементах ИЛИ-НЕ дополнительно запускается вторым тактовым импульсом после первого тактового импульса для вывода импульса управления затвором.
[0013] Схема передачи команды управления тактовой синхронизацией и схема защелки на элементах ИЛИ-НЕ соответственно являются управляемыми по переднему фронту тактового импульса.
[0014] Схема защелки на элементах ИЛИ-НЕ, по меньшей мере, содержит первый инвертор, первый затвор ИЛИ-НЕ, второй затвор ИЛИ-НЕ и затвор И-НЕ, причем входной конец первого инвертора соединен с выходным концом схемы передачи команды управления тактовой синхронизацией, и первый входной конец первого затвора ИЛИ-НЕ соединен с выходным концом первого инвертора, а второй входной конец первого затвора ИЛИ-НЕ соединен с выходным концом второго затвора ИЛИ-НЕ, и первый входной конец второго затвора ИЛИ-НЕ соединен с входным концом первого инвертора, а второй входной конец второго затвора ИЛИ-НЕ соединен с выходным концом первого затвора ИЛИ-НЕ, а выходной конец второго затвора ИЛИ-НЕ дополнительно соединен с первый входным концом затвора И-НЕ, а второй входной конец затвора И-НЕ принимает тактовый сигнал.
[0015] Схема передачи команды управления тактовой синхронизацией инвертирует импульс управления затвором во время процесса передачи импульса управления затвором.
[0016] Схема защелки на элементах ИЛИ-НЕ дополнительно содержит многоступенчатую схему НЕ, соединенную с выходным концом затвора И-НЕ.
[0017] Многоступенчатая схема НЕ содержит множество последовательно включенных вторых инверторов.
[0018] Количество вторых инверторов равно трем.
[0019] Тактовые сигналы соседних регистров сдвига взаимно обратны.
[0020] Настоящее изобретение дополнительно предусматривает регистр сдвига, содержащий схему передачи команды управления тактовой синхронизацией и схему защелки на элементах ИЛИ-НЕ, и схема защелки на элементах ИЛИ-НЕ, по меньшей мере, содержит первый инвертор, первый затвор ИЛИ-НЕ, второй затвор ИЛИ-НЕ и затвор И-НЕ, причем входной конец первого инвертора соединен с выходным концом схемы передачи команды управления тактовой синхронизацией, и первый входной конец первого затвора ИЛИ-НЕ соединен с выходным концом первого инвертора, а второй входной конец первого затвора ИЛИ-НЕ соединен с выходным концом второго затвора ИЛИ-НЕ, и первый входной конец второго затвора ИЛИ-НЕ соединен с входным концом первого инвертора, а второй входной конец второго затвора ИЛИ-НЕ соединен с выходным концом первого затвора ИЛИ-НЕ, а выходной конец второго затвора ИЛИ-НЕ дополнительно соединен с первый входным концом затвора И-НЕ.
[0021] Схема защелки на элементах ИЛИ-НЕ дополнительно содержит многоступенчатую схему НЕ, соединенную с выходным концом затвора И-НЕ.
[0022] Многоступенчатая схема НЕ содержит множество последовательно включенных вторых инверторов.
[0023] Количество вторых инверторов равно трем.
[0024] В соответствии с вышеупомянутыми решениями преимущества настоящего изобретения заключаются в следующем: в схеме управления затвором согласно настоящему изобретению схема передачи команды управления тактовой синхронизацией запускается первым тактовым импульсом тактового сигнала для передачи импульса управления затвором предыдущего этапа в схему защелки на элементах ИЛИ-НЕ, и схема защелки на элементах ИЛИ-НЕ выполняет функцию защелки, и схема защелки на элементах ИЛИ-НЕ дополнительно запускается вторым тактовым импульсом после первого тактового импульса для вывода импульса управления затвором. Таким образом, оно применимо к CMOS-процессу, и потребляемая мощность низкая, а допускаемый диапазон уровней шумов широкий.
КРАТКОЕ ОПИСАНИЕ ЧЕРТЕЖЕЙ
Чтобы более четко проиллюстрировать варианты осуществления настоящего изобретения, следующие чертежи будут кратко описаны в вариантах осуществления. Очевидно, что чертежи являются только некоторыми вариантами осуществления настоящего изобретения, обычный специалист в данной области техники может получить другие чертежи в соответствии с этими чертежами без творческих усилий. На чертежах:
[0025] Фиг. 1 - структурная диаграмма схемы управления затвором в соответствии с вариантом осуществления настоящего изобретения;
[0026] Фиг. 2 - принципиальная схема регистра сдвига, показанного на фиг. 1;
[0027] Фиг. 3 - принципиальная схема регистра сдвига в соответствии со вторым вариантом осуществления настоящего изобретения;
[0028] Фиг. 4 - диаграмма теоретической последовательности схемы управления затвором в соответствии с вариантом осуществления настоящего изобретения;
[0029] Фиг. 5 - диаграмма смоделированной последовательности схемы управления затвором в соответствии с вариантом осуществления настоящего изобретения.
ПОДРОБНОЕ ОПИСАНИЕ ПРЕДПОЧТИТЕЛЬНЫХ ВАРИАНТОВ ОСУЩЕСТВЛЕНИЯ ИЗОБРЕТЕНИЯ
[0030] Варианты осуществления настоящего изобретения подробно описаны с техническими вопросами, конструктивными особенностями, достигнутыми целями и эффектами со ссылкой на прилагаемые чертежи следующим образом. Очевидно, что описанные варианты осуществления являются лишь частью вариантов осуществления настоящего изобретения, а не всеми вариантами осуществления. На основе вариантов осуществления настоящего изобретения все другие варианты осуществления, полученные обычным специалистом в данной области без творческих усилий, должны рассматриваться в пределах объема правовой охраны настоящего изобретения.
[0031] См. фиг. 1, фиг. 1 - структурная диаграмма схемы управления затвором в соответствии с вариантом осуществления настоящего изобретения. Как показано на фиг. 1, схема управления затвором 1, раскрытая в варианте осуществления настоящего изобретения, содержит множество схем регистра сдвига 10, которые соединены каскадом, и каждая из схем регистра сдвига 10 содержит схему передачи команды управления тактовой синхронизацией 11 и схему защелки на элементах ИЛИ-НЕ 12, причем схема передачи команды управления тактовой синхронизацией 11 запускается первым тактовым импульсом тактового сигнала для передачи импульса управления затвором предыдущего этапа в схему защелки на элементах ИЛИ-НЕ 12, и схема защелки на элементах ИЛИ-НЕ 12 выполняет функцию защелки, и схема защелки на элементах ИЛИ-НЕ 12 дополнительно запускается вторым тактовым импульсом после первого тактового импульса для вывода импульса управления затвором. Схема передачи команды управления тактовой синхронизацией 11 инвертирует импульс управления затвором во время процесса передачи импульса управления затвором. Между тем, схема передачи команды управления тактовой синхронизацией 11 и схема защелки на элементах ИЛИ-НЕ 12 соответственно являются управляемыми по переднему фронту тактового импульса. Вариант осуществления настоящего изобретения управляет передачей сигнала с предыдущего последнего этапа с помощью схемы передачи команды управления тактовой синхронизацией 11 и фиксирует сигнал с помощью схемы защелки на элементах ИЛИ-НЕ 12, которые применимы к CMOS-процессу, и потребляемая мощность низкая, а допускаемый диапазон уровней шумов широкий.
[0032] В конкретных вариантах осуществления, как показано на фиг. 2, схема защелки на элементах ИЛИ-НЕ 12, по меньшей мере, содержит первый инвертор 121, первый затвор ИЛИ-НЕ 122, второй затвор ИЛИ-НЕ 123 и затвор И-НЕ 124, причем входной конец первого инвертора 121 соединен с выходным концом схемы передачи команды управления тактовой синхронизацией 11, и первый входной конец первого затвора ИЛИ-НЕ 122 соединен с выходным концом первого инвертора 121, а второй входной конец первого затвора ИЛИ-НЕ 122 соединен с выходным концом второго затвора ИЛИ-НЕ 123, и первый входной конец второго затвора ИЛИ-НЕ 123 соединен с входным концом первого инвертора 121, а второй входной конец второго затвора ИЛИ-НЕ 123 соединен с выходным концом первого затвора ИЛИ-НЕ 122, а выходной конец второго затвора ИЛИ-НЕ 123 дополнительно соединен с первый входным концом затвора И-НЕ 124, а второй входной конец затвора И-НЕ 124 принимает тактовый сигнал CK. Схема защелки на элементах ИЛИ-НЕ 12 дополнительно содержит многоступенчатую схему НЕ, соединенную с выходным концом затвора И-НЕ для обеспечения возможности управления схемы управления затвором 1. Многоступенчатая схема НЕ содержит множество последовательно включенных вторых инверторов 124. Предпочтительно, количество вторых инверторов 124 равно трем.
[0033] Конкретный принцип работы схем регистра сдвига 10 следующий: когда первый тактовый импульс тактового сигнала CK находится на нарастающем фронте, схема передачи команды управления тактовой синхронизацией 11 запускается для передачи импульса управления затвором Gn-1 предыдущего этапа первому инвертору 121. Импульс управления затвором Gn-1 инвертируется во время процесса передачи, а затем передается на первый затвор ИЛИ-НЕ 122 и второй затвор ИЛИ-НЕ 123 через первый инвертор 121. Импульс управления затвором Gn-1 предыдущего этапа фиксируется первым затвором ИЛИ-НЕ 122 и вторым затвором ИЛИ-НЕ 123 пересекающегося соединения. Поскольку второй тактовый импульс тактового сигнала CK находится на нарастающем фронте, то есть следующий тактовый импульс тактового сигнала CK находится на нарастающем фронте, запускается схема защелки на элементах ИЛИ-НЕ 12, а импульс управления затвором Gn-1 предыдущего этапа, зафиксированный с помощью первого затвора ИЛИ-НЕ 122 и второго затвора ИЛИ-НЕ 123 пересекающегося соединения, передается во второй инвертор 124, а затем передается на затвор Gn последнего этапа через второй инвертор 124. Схема передачи команды управления тактовой синхронизацией 11 дополнительно содержит тактовый сигнал XCK, а тактовый сигнал XCK и тактовый сигнал CK являются обратными по фазе.
[0034] В вариантах осуществления настоящего изобретения тактовые сигналы смежных регистров сдвига взаимно обратны. См. фиг.3. Регистр сдвига 20 содержит схему передачи команды управления тактовой синхронизацией 21 и схему защелки на элементах ИЛИ-НЕ 22. Схема защелки на элементах ИЛИ-НЕ 22, по меньшей мере, содержит первый инвертор 221, первый затвор ИЛИ-НЕ 222, второй затвор ИЛИ-НЕ 223 и затвор И-НЕ 224, причем входной конец первого инвертора 221 соединен с выходным концом схемы передачи команды управления тактовой синхронизацией 21, и первый входной конец первого затвора ИЛИ-НЕ 222 соединен с выходным концом первого инвертора 221, а второй входной конец первого затвора ИЛИ-НЕ 222 соединен с выходным концом второго затвора ИЛИ-НЕ 223, и первый входной конец второго затвора ИЛИ-НЕ 223 соединен с входным концом первого инвертора 221, а второй входной конец второго затвора ИЛИ-НЕ 223 соединен с выходным концом первого затвора ИЛИ-НЕ 222, а выходной конец второго затвора ИЛИ-НЕ 223 дополнительно соединен с первый входным концом затвора И-НЕ 224, а второй входной конец затвора И-НЕ 224 принимает тактовый сигнал XCK. Схема защелки на элементах ИЛИ-НЕ 22 дополнительно содержит многоступенчатую схему НЕ, соединенную с выходным концом затвора И-НЕ для обеспечения возможности управления схемы управления затвором 1. Многоступенчатая схема НЕ содержит множество последовательно включенных вторых инверторов 224. Предпочтительно, количество вторых инверторов 224 равно трем.
[0035] Конкретный принцип работы схем регистра сдвига 20 следующий: когда первый тактовый импульс тактового сигнала XCK находится на нарастающем фронте, схема передачи команды управления тактовой синхронизацией 21 запускается для передачи импульса управления затвором Gn предыдущего этапа первому инвертору 221. Импульс управления затвором Gn предыдущего этапа инвертируется во время процесса передачи, а затем передается на первый затвор ИЛИ-НЕ 222 и второй затвор ИЛИ-НЕ 223 через первый инвертор 221. Импульс управления затвором Gn предыдущего этапа фиксируется первым затвором ИЛИ-НЕ 222 и вторым затвором ИЛИ-НЕ 223 пересекающегося соединения. Поскольку второй тактовый импульс тактового сигнала XCK находится на нарастающем фронте, то есть следующий тактовый импульс тактового сигнала XCK находится на нарастающем фронте, запускается схема защелки на элементах ИЛИ-НЕ 22, а импульс управления затвором Gn предыдущего этапа, зафиксированный с помощью первого затвора ИЛИ-НЕ 222 и второго затвора ИЛИ-НЕ 223 пересекающегося соединения, передается во второй инвертор 224, а затем передается на затвор Gn+1 третьего этапа через второй инвертор 224. Схема передачи команды управления тактовой синхронизацией 21 дополнительно содержит тактовый сигнал XCK, а тактовый сигнал XCK и тактовый сигнал CK являются обратными по фазе.
[0036] В вариантах осуществления настоящего изобретения регистры сдвига 10 и регистры сдвига 20 являются соседними. В практическом применении множество схем регистра сдвига, которые соединены каскадом в схеме управления затвором 1, можно разделить на нечетные ступени и четные ступени. Регистры сдвига 10 могут использоваться как регистры сдвига нечетных ступеней, а регистры сдвига 20 могут быть регистрами сдвига четных ступеней. Альтернативно, регистры сдвига 20 могут использоваться как регистры сдвига нечетных ступеней, а регистры сдвига 10 могут быть регистрами сдвига четных ступеней. См. фиг. 4. Фиг. 4 - диаграмма теоретической последовательности схемы управления затвором в соответствии с вариантом осуществления настоящего изобретения. Регистры сдвига 10 используются в качестве регистров сдвига нечетных ступеней, а регистры сдвига 20 являются регистрами сдвига четных ступеней. Как показано на чертеже, тактовый сигнал CK и тактовый сигнал XCK являются обратными по фазе. Поскольку тактовый сигнал CK находится на нарастающем фронте, импульс управления затвором Gn-1 предыдущего этапа передается на затвор последнего этапа, то есть импульс управления затвором Gn-1 предыдущего этапа меняется с уровня высокого напряжения на уровень низкого напряжения, а импульс управления затвором Gn последнего этапа меняется с уровня низкого напряжения на уровень высокого напряжения, чтобы управлять соответствующим затвором. Поскольку тактовый сигнал XCK находится на нарастающем фронте, импульс управления затвором Gn последнего этапа передается на затвор третьего этапа, то есть импульс управления затвором Gn последнего этапа меняется с уровня высокого напряжения на уровень низкого напряжения, а импульс управления затвором Gn+1 третьего этапа меняется с уровня низкого напряжения на уровень высокого напряжения, чтобы управлять соответствующим затвором. Фиг. 5 - диаграмма смоделированной последовательности схемы управления затвором в соответствии с вариантом осуществления настоящего изобретения. См. фиг. 5, ось Y - напряжение, а ось X - время. Как показано на чертеже, смоделированная последовательность схемы управления затвором такая же, как и теоретическая последовательность на фиг. 4.
[0037] Настоящее изобретение дополнительно предусматривает регистр сдвига, как показано на фиг. 2, регистр сдвига содержит схему передачи команды управления тактовой синхронизацией 11 и схему защелки на элементах ИЛИ-НЕ 12. Схема защелки на элементах ИЛИ-НЕ 12, по меньшей мере, содержит первый инвертор 121, первый затвор ИЛИ-НЕ 122, второй затвор ИЛИ-НЕ 123 и затвор И-НЕ 124, причем входной конец первого инвертора 121 соединен с выходным концом схемы передачи команды управления тактовой синхронизацией 11, и первый входной конец первого затвора ИЛИ-НЕ 122 соединен с выходным концом первого инвертора 121, а второй входной конец первого затвора ИЛИ-НЕ 122 соединен с выходным концом второго затвора ИЛИ-НЕ 123, и первый входной конец второго затвора ИЛИ-НЕ 123 соединен с входным концом первого инвертора 121, а второй входной конец второго затвора ИЛИ-НЕ 123 соединен с выходным концом первого затвора ИЛИ-НЕ 122, а выходной конец второго затвора ИЛИ-НЕ 123 дополнительно соединен с первый входным концом затвора И-НЕ 124, а второй входной конец затвора И-НЕ 124 принимает тактовый сигнал CK. Схема защелки на элементах ИЛИ-НЕ 12 дополнительно содержит многоступенчатую схему НЕ, соединенную с выходным концом затвора И-НЕ для обеспечения возможности управления. Многоступенчатая схема НЕ содержит множество последовательно включенных вторых инверторов 124. Предпочтительно, количество вторых инверторов 124 равно трем.
[0038] Конкретный принцип работы схем регистра сдвига 10 следующий: когда первый тактовый импульс тактового сигнала CK находится на нарастающем фронте, схема передачи команды управления тактовой синхронизацией 11 запускается для передачи импульса управления затвором Gn-1 предыдущего этапа первому инвертору 121. Импульс управления затвором Gn-1 инвертируется во время процесса передачи, а затем передается на первый затвор ИЛИ-НЕ 122 и второй затвор ИЛИ-НЕ 123 через первый инвертор 121. Импульс управления затвором Gn-1 предыдущего этапа фиксируется первым затвором ИЛИ-НЕ 122 и вторым затвором ИЛИ-НЕ 123 пересекающегося соединения. Поскольку второй тактовый импульс тактового сигнала CK находится на нарастающем фронте, то есть следующий тактовый импульс тактового сигнала CK находится на нарастающем фронте, запускается схема защелки на элементах ИЛИ-НЕ 12, а импульс управления затвором Gn-1 предыдущего этапа, зафиксированный с помощью первого затвора ИЛИ-НЕ 122 и второго затвора ИЛИ-НЕ 123 пересекающегося соединения, передается во второй инвертор 124, а затем передается на затвор Gn последнего этапа через второй инвертор 124. Схема передачи команды управления тактовой синхронизацией 11 дополнительно содержит тактовый сигнал XCK, а тактовый сигнал XCK и тактовый сигнал CK являются обратными по фазе. В вариантах осуществления настоящего изобретения, составляя схему управления затвором с множеством регистров сдвига 10, которые соединены каскадом, схемы соседних регистров сдвига управляются тактовыми сигналами, обратными по фазе. Передача сигнала предыдущего последнего этапа управляется с помощью схемы передачи команды управления тактовой синхронизацией 11, и сигнал фиксируется с помощью схемы защелки на элементах ИЛИ-НЕ 12, которые применимы к CMOS-процессу, и потребляемая мощность низкая, а допускаемый диапазон уровней шумов широкий.
[0039] В заключение, в схеме управления затвором согласно настоящему изобретению схема передачи команды управления тактовой синхронизацией запускается первым тактовым импульсом тактового сигнала для передачи импульса управления затвором предыдущего этапа в схему защелки на элементах ИЛИ-НЕ, и схема защелки на элементах ИЛИ-НЕ выполняет функцию защелки, и схема защелки на элементах ИЛИ-НЕ дополнительно запускается вторым тактовым импульсом после первого тактового импульса для вывода импульса управления затвором. Таким образом, она применима к CMOS-процессу, и потребляемая мощность низкая, а допускаемый диапазон уровней шумов широкий.
[0040] Вышеприведенное является только конкретными вариантами осуществления настоящего изобретения, объем настоящего изобретения не ограничивается этим, и для любых лиц, которые квалифицированы в данной области техники, изменения или замены, которые легко сделать, должны быть охвачены защищаемым объемом изобретения. Таким образом, защищаемый объем изобретения должен исходить из заявленных пунктов формулы изобретения.

Claims (19)

1. Схема управления затвором, включающая множество схем регистра сдвига, которые соединены каскадом, и каждая из схем регистра сдвига содержит схему передачи команды управления тактовой синхронизацией и схему защелки на элементах ИЛИ-НЕ, причем схема передачи команды управления тактовой синхронизацией запускается первым тактовым импульсом тактового сигнала для передачи импульса управления затвором предыдущего этапа в схему защелки на элементах ИЛИ-НЕ, схема защелки на элементах ИЛИ-НЕ выполняет функцию защелки, и схема защелки на элементах ИЛИ-НЕ дополнительно запускается вторым тактовым импульсом после первого тактового импульса для вывода импульса управления затвором,
причем схема передачи команды управления тактовой синхронизацией и схема защелки на элементах ИЛИ-НЕ соответственно являются управляемыми по переднему фронту тактового импульса, схема защелки на элементах ИЛИ-НЕ содержит по меньшей мере первый инвертор, первый затвор ИЛИ-НЕ, второй затвор ИЛИ-НЕ и затвор И-НЕ, причем входной конец первого инвертора соединен с выходным концом схемы передачи команды управления тактовой синхронизацией, первый входной конец первого затвора ИЛИ-НЕ соединен с выходным концом первого инвертора, второй входной конец первого затвора ИЛИ-НЕ соединен с выходным концом второго затвора ИЛИ-НЕ, первый входной конец второго затвора ИЛИ-НЕ соединен с входным концом первого инвертора, второй входной конец второго затвора ИЛИ-НЕ соединен с выходным концом первого затвора ИЛИ-НЕ, выходной конец второго затвора ИЛИ-НЕ дополнительно соединен с первый входным концом затвора И-НЕ, а второй входной конец затвора И-НЕ принимает тактовый сигнал.
2. Схема управления по п. 1, отличающаяся тем, что схема передачи команды управления тактовой синхронизацией инвертирует импульс управления затвором во время процесса передачи импульса управления затвором.
3. Схема управления по п. 1, отличающаяся тем, что схема защелки на элементах ИЛИ-НЕ дополнительно содержит многоступенчатую схему НЕ, соединенную с выходным концом затвора И-НЕ.
4. Схема управления по п. 1, отличающаяся тем, что многоступенчатая схема НЕ содержит множество последовательно включенных вторых инверторов.
5. Схема управления по п. 4, отличающаяся тем, что количество вторых инверторов равно трем.
6. Схема управления по п. 1, отличающаяся тем, что тактовые сигналы соседних регистров сдвига взаимно обратные.
7. Схема управления затвором, содержащая множество схем регистра сдвига, которые соединены каскадом, и каждая из схем регистра сдвига содержит схему передачи команды управления тактовой синхронизацией и схему защелки на элементах ИЛИ-НЕ, причем схема передачи команды управления тактовой синхронизацией запускается первым тактовым импульсом тактового сигнала для передачи импульса управления затвором предыдущего этапа в схему защелки на элементах ИЛИ-НЕ, схема защелки на элементах ИЛИ-НЕ выполняет функцию защелки, и схема защелки на элементах ИЛИ-НЕ дополнительно запускается вторым тактовым импульсом после первого тактового импульса для вывода импульса управления затвором,
причем схема защелки на элементах ИЛИ-НЕ содержит по меньшей мере первый инвертор, первый затвор ИЛИ-НЕ, второй затвор ИЛИ-НЕ и затвор И-НЕ, причем входной конец первого инвертора соединен с выходным концом схемы передачи команды управления тактовой синхронизацией, первый входной конец первого затвора ИЛИ-НЕ соединен с выходным концом первого инвертора, второй входной конец первого затвора ИЛИ-НЕ соединен с выходным концом второго затвора ИЛИ-НЕ, первый входной конец второго затвора ИЛИ-НЕ соединен с входным концом первого инвертора, второй входной конец второго затвора ИЛИ-НЕ соединен с выходным концом первого затвора ИЛИ-НЕ, выходной конец второго затвора ИЛИ-НЕ дополнительно соединен с первый входным концом затвора И-НЕ, а второй входной конец затвора И-НЕ принимает тактовый сигнал.
8. Схема управления по п. 7, отличающаяся тем, что схема передачи команды управления тактовой синхронизацией и схема защелки на элементах ИЛИ-НЕ соответственно являются управляемыми по переднему фронту тактового импульса.
9. Схема управления по п. 7, отличающаяся тем, что схема передачи команды управления тактовой синхронизацией инвертирует импульс управления затвором во время процесса передачи импульса управления затвором.
10. Схема управления по п. 7, отличающаяся тем, что схема защелки на элементах ИЛИ-НЕ дополнительно содержит многоступенчатую схему НЕ, соединенную с выходным концом затвора И-НЕ.
11. Схема управления по п. 7, отличающаяся тем, что многоступенчатая схема НЕ содержит множество последовательно включенных вторых инверторов.
12. Схема управления по п. 11, отличающаяся тем, что количество вторых инверторов равно трем.
13. Схема управления по п. 7, отличающаяся тем, что тактовые сигналы соседних регистров сдвига взаимно обратные.
14. Регистр сдвига, содержащий схему передачи команды управления тактовой синхронизацией и схему защелки на элементах ИЛИ-НЕ, и схема защелки на элементах ИЛИ-НЕ содержит по меньшей мере первый инвертор, первый затвор ИЛИ-НЕ, второй затвор ИЛИ-НЕ и затвор И-НЕ, причем входной конец первого инвертора соединен с выходным концом схемы передачи команды управления тактовой синхронизацией, первый входной конец первого затвора ИЛИ-НЕ соединен с выходным концом первого инвертора, второй входной конец первого затвора ИЛИ-НЕ соединен с выходным концом второго затвора ИЛИ-НЕ, первый входной конец второго затвора ИЛИ-НЕ соединен с входным концом первого инвертора, второй входной конец второго затвора ИЛИ-НЕ соединен с выходным концом первого затвора ИЛИ-НЕ, а выходной конец второго затвора ИЛИ-НЕ дополнительно соединен с первый входным концом затвора И-НЕ.
15. Регистр сдвига по п. 14, отличающийся тем, что схема защелки на элементах ИЛИ-НЕ дополнительно содержит многоступенчатую схему НЕ, соединенную с выходным концом затвора И-НЕ.
16. Регистр сдвига по п. 14, отличающийся тем, что многоступенчатая схема НЕ содержит множество последовательно включенных вторых инверторов.
17. Регистр сдвига по п. 16, отличающийся тем, что количество вторых инверторов равно трем.
RU2017125764A 2014-12-30 2015-01-12 Схема управления затвором и регистр сдвига RU2675218C1 (ru)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
CN201410850825.2A CN104537995A (zh) 2014-12-30 2014-12-30 栅极驱动电路以及移位寄存器
CN201410850825.2 2014-12-30
PCT/CN2015/070515 WO2016106821A1 (zh) 2014-12-30 2015-01-12 栅极驱动电路以及移位寄存器

Publications (1)

Publication Number Publication Date
RU2675218C1 true RU2675218C1 (ru) 2018-12-17

Family

ID=52853512

Family Applications (1)

Application Number Title Priority Date Filing Date
RU2017125764A RU2675218C1 (ru) 2014-12-30 2015-01-12 Схема управления затвором и регистр сдвига

Country Status (8)

Country Link
US (1) US9536623B2 (ru)
JP (1) JP6488388B2 (ru)
KR (1) KR102043533B1 (ru)
CN (1) CN104537995A (ru)
DE (1) DE112015005389B4 (ru)
GB (1) GB2546685B (ru)
RU (1) RU2675218C1 (ru)
WO (1) WO2016106821A1 (ru)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104537996A (zh) * 2014-12-30 2015-04-22 深圳市华星光电技术有限公司 与非门锁存的驱动电路以及与非门锁存的移位寄存器
CN104900210B (zh) * 2015-06-30 2017-09-26 京东方科技集团股份有限公司 移位寄存器及其驱动方法、栅极驱动电路和显示装置
CN105161061B (zh) 2015-08-18 2017-11-10 深圳市华星光电技术有限公司 驱动电路以及移位寄存电路
CN105118463B (zh) * 2015-09-22 2018-01-09 深圳市华星光电技术有限公司 一种goa电路及液晶显示器
CN105244003B (zh) * 2015-11-12 2018-01-09 深圳市华星光电技术有限公司 栅极驱动电路以及移位寄存电路
KR102485454B1 (ko) * 2015-11-25 2023-01-05 엘지디스플레이 주식회사 게이트 구동회로와 이를 이용한 표시장치
CN105869590B (zh) * 2016-05-30 2018-12-11 武汉华星光电技术有限公司 液晶显示器及其多路输出选择器电路
CN107564459B (zh) * 2017-10-31 2021-01-05 合肥京东方光电科技有限公司 移位寄存器单元、栅极驱动电路、显示装置及驱动方法
TWI692926B (zh) * 2018-05-21 2020-05-01 瑞鼎科技股份有限公司 應用於直流-直流轉換系統之時間多工電路
CN109686296B (zh) * 2019-03-05 2022-05-20 合肥鑫晟光电科技有限公司 移位寄存器模块及驱动方法、栅极驱动电路
CN112542140B (zh) * 2020-12-16 2022-05-31 合肥京东方卓印科技有限公司 一种移位寄存器、栅极驱动电路以及驱动方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060066356A1 (en) * 2004-09-30 2006-03-30 Tsutomu Murata Latch clock generation circuit and serial-parallel conversion circuit
US20090033642A1 (en) * 2007-08-03 2009-02-05 Innolux Display Corp. Shift register and liquid crystal display using same
US20130136224A1 (en) * 2011-11-25 2013-05-30 Chengdu Boe Optoelectronics Technology Co., Ltd. Shift register, gate driver, and display device
RU2488175C1 (ru) * 2009-06-17 2013-07-20 Шарп Кабусики Кайся Схема возбуждения устройства отображения, устройство отображения и способ возбуждения устройства отображения
CN103345911A (zh) * 2013-06-26 2013-10-09 京东方科技集团股份有限公司 一种移位寄存器单元、栅极驱动电路及显示装置

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4426637A (en) * 1979-02-26 1984-01-17 Multi-Elmac Company Combination encoder-decoder integrated circuit device
JPH06291640A (ja) * 1993-03-30 1994-10-18 Toshiba Corp レベル変換回路
JP3557640B2 (ja) * 1993-12-14 2004-08-25 ソニー株式会社 同期回路
US5825210A (en) * 1996-10-28 1998-10-20 Vlsi Technology Symmetrical phase-frequency detector
JPH11338439A (ja) * 1998-03-27 1999-12-10 Semiconductor Energy Lab Co Ltd 半導体表示装置の駆動回路および半導体表示装置
KR100624317B1 (ko) 2004-12-24 2006-09-19 삼성에스디아이 주식회사 주사 구동부 및 이를 이용한 발광 표시장치와 그의 구동방법
KR100950476B1 (ko) 2008-01-21 2010-03-31 주식회사 하이닉스반도체 시프트 회로
GB2459661A (en) * 2008-04-29 2009-11-04 Sharp Kk A low power NMOS latch for an LCD scan pulse shift register
KR101128729B1 (ko) 2010-02-12 2012-03-27 매그나칩 반도체 유한회사 동작 특성이 개선된 시프트 레지스터 회로 및 이를 구비한 소오스 드라이버
KR101799981B1 (ko) * 2010-12-03 2017-11-22 삼성디스플레이 주식회사 표시 장치 및 그것의 구동 방법
CN102654968B (zh) 2011-11-25 2014-12-10 京东方科技集团股份有限公司 移位寄存器、栅极驱动器及显示装置
CN103280176B (zh) * 2012-10-26 2016-04-27 厦门天马微电子有限公司 一种垂直移位寄存器及其控制方法、ic芯片和tft面板
CN103401544B (zh) * 2013-07-03 2016-05-25 西安电子科技大学 用于充电管理芯片外部高压nmos管的驱动电路

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060066356A1 (en) * 2004-09-30 2006-03-30 Tsutomu Murata Latch clock generation circuit and serial-parallel conversion circuit
US20090033642A1 (en) * 2007-08-03 2009-02-05 Innolux Display Corp. Shift register and liquid crystal display using same
RU2488175C1 (ru) * 2009-06-17 2013-07-20 Шарп Кабусики Кайся Схема возбуждения устройства отображения, устройство отображения и способ возбуждения устройства отображения
US20130136224A1 (en) * 2011-11-25 2013-05-30 Chengdu Boe Optoelectronics Technology Co., Ltd. Shift register, gate driver, and display device
CN103345911A (zh) * 2013-06-26 2013-10-09 京东方科技集团股份有限公司 一种移位寄存器单元、栅极驱动电路及显示装置

Also Published As

Publication number Publication date
JP2018509642A (ja) 2018-04-05
DE112015005389B4 (de) 2019-01-24
JP6488388B2 (ja) 2019-03-20
GB2546685B (en) 2020-06-24
CN104537995A (zh) 2015-04-22
DE112015005389T5 (de) 2017-08-24
KR102043533B1 (ko) 2019-11-11
US20160343451A1 (en) 2016-11-24
GB201706905D0 (en) 2017-06-14
WO2016106821A1 (zh) 2016-07-07
GB2546685A (en) 2017-07-26
KR20170102921A (ko) 2017-09-12
US9536623B2 (en) 2017-01-03

Similar Documents

Publication Publication Date Title
RU2675218C1 (ru) Схема управления затвором и регистр сдвига
RU2676019C1 (ru) Схема управления защелки на элементах и-не и сдвиговый регистр защелки на элементах и-не
JP6587329B2 (ja) 表示装置、ｔｆｔ基板及びｇｏａ駆動回路
WO2016150089A1 (zh) 移位寄存器、栅极驱动电路、显示面板及显示装置
WO2016145691A1 (zh) 栅极驱动电路及显示装置
US20160266700A1 (en) Gate driving circuit, array substrate, display device and driving method
US9443462B2 (en) Gate driving circuit, gate line driving method and display device
US20150043704A1 (en) Shift register unit, gate driving circuit and display device
US11200825B2 (en) Shift register unit with reduced transistor count and method for driving the same, gate driving circuit and method for driving the same, and display apparatus
US9620073B2 (en) Liquid crystal display device and gate driving circuit thereof
US9519372B2 (en) Gate driving circuit for time division driving, method thereof and display apparatus having the same
US20200372873A1 (en) Gate drive unit circuit, gate drive circuit, and display device
US11307707B2 (en) Scan shift circuit, touch shift circuit, driving method and related apparatus
RU2667459C1 (ru) Управляющая схема драйвера затвора в матрице, применяемая для дисплейного устройства с плоской панелью, и дисплейное устройство с плоской панелью
JP6555842B2 (ja) Ｇｏａ回路及びその駆動方法、液晶ディスプレイ
US20200302844A1 (en) Shift register, gate driving circuit, display panel and driving method
US20210233483A1 (en) Shift register, driving method thereof, gate driver circuit and display device
KR20180118222A (ko) 시프트 레지스터 회로, ｇｏａ 회로, 및 디스플레이 장치와 그 구동 방법
US9672936B2 (en) Driving circuits and the shift register circuits
WO2017028328A1 (zh) 驱动电路以及移位寄存电路
JP6824386B2 (ja) Ｇｏａ回路及び液晶表示パネル
US11227525B2 (en) Shift register unit and method for driving the same, gate driving circuit and method for driving the same, and display apparatus
US9946101B2 (en) Gate driver control circuit
JP4591664B2 (ja) 液晶表示装置