JP5042962B2 - 不揮発性記憶素子及びその製造方法 - Google Patents

不揮発性記憶素子及びその製造方法 Download PDF

Info

Publication number
JP5042962B2
JP5042962B2 JP2008266779A JP2008266779A JP5042962B2 JP 5042962 B2 JP5042962 B2 JP 5042962B2 JP 2008266779 A JP2008266779 A JP 2008266779A JP 2008266779 A JP2008266779 A JP 2008266779A JP 5042962 B2 JP5042962 B2 JP 5042962B2
Authority
JP
Japan
Prior art keywords
variable resistance
electrode
film
contact hole
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2008266779A
Other languages
English (en)
Other versions
JP2009065184A (ja
Inventor
巧 三河
剛 高木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2008266779A priority Critical patent/JP5042962B2/ja
Publication of JP2009065184A publication Critical patent/JP2009065184A/ja
Application granted granted Critical
Publication of JP5042962B2 publication Critical patent/JP5042962B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/101—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including resistors or capacitors only
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of switching materials, e.g. deposition of layers
    • H10N70/026—Formation of switching materials, e.g. deposition of layers by physical vapor deposition, e.g. sputtering
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Shaping switching materials
    • H10N70/068—Shaping switching materials by processes specially adapted for achieving sub-lithographic dimensions, e.g. using spacers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H10N70/8265—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices on sidewalls of dielectric structures, e.g. mesa-shaped or cup-shaped devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8833—Binary metal oxides, e.g. TaOx

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Memories (AREA)

Description

本発明は、電気的パルスの印加によって抵抗値が可逆的に変化する材料を用いてデータを記憶する不揮発性記憶素子及びその製造方法に関する。
近年、デジタル技術の進展に伴って携帯情報機器や情報家電等の電子機器が、より一層高機能化している。これらの電子機器の高機能化やモバイル化に伴い、使用される半導体素子の微細化や低消費電力化が急速に進んでいる。その中でも記憶素子として大量のデータを蓄積できるフラッシュメモリの市場が急速に拡大している。そのフラッシュメモリはゲート酸化膜の信頼性確保の観点から、近い将来微細化限界に到達するものと考えられている。そのフラッシュメモリに置き換わるポストフラッシュメモリがＰＣＲＡＭ（Phase Change RAM）及びＲｅＲＡＭ（Resistive switching RAM）などの抵抗変化メモリである。これらのメモリは、電気的パルスの印加により抵抗が変化するという特性を有する可変抵抗膜を素子膜に採用したものである。とりわけ、ＲｅＲＡＭは、クロスポイント型の微細化に適した構造素子として注目されており、記憶部として可変抵抗膜を用いた構成の素子が提案されている（例えば、特許文献１参照）。また可変抵抗膜とダイオードとを組み合わせる構成の素子も提案されている（例えば、特許文献２参照）。
図２６は、第１の従来のクロスポイント型の不揮発性記憶素子（以下、第１従来例という）の要部断面斜視図である。図２６に示すように、第１従来例においては、所定方向に平行して伸張するように、複数の第１の配線１０１が設けられている。また、これらの第１の配線と交差する方向に伸張するように、複数の第２の配線１０２が設けられている。第１の配線１０１と第２の配線１０２との交差する領域には、可変抵抗膜１０３が設けられている。このように、選択トランジスタを使用しないクロスポイント構造にすることで、セルを微細化することができ、大容量の不揮発性記憶素子を実現することができる。
図２７は、第２の従来の不揮発性抵抗記憶素子（以下、第２従来例という）の要部断面斜視図である。図２７に示すように、第２従来例においては、第１の配線１０４と、第１の配線１０４と交差するように第２の配線１０５とが設けられている。また、第１の配線１０４と第２の配線１０５との交差する領域には、整流特性を有するダイオード材料１０６及び可変抵抗膜１０７が設けられている。このように、クロスポイント構造において、ダイオード材料を各セルに配することで、読み出し及び書き込みの場合に、隣り合うセルへの電流の回りこみを防止することができる。
米国特許第６８５０４２９号明細書 米国特許第６１８５１２２号明細書
上記従来の不揮発性記憶素子の場合、セル抵抗は、可変抵抗膜の材料、膜厚及び電極面積（可変抵抗膜の電極と接している面の面積）とで決まることになる。このセル抵抗は、メモリセルの設計の際の重要なパラメータであり、トランジスタのスイッチがオンされた場合の抵抗と同等の１〜１０kΩ程度であることが好ましい。セル抵抗が上述の値より低い場合、次のような問題が生じ得る。
第１に、デバイスの観点から、セルに流れる駆動電流が増加し、消費電力の削減が困難になる。また、駆動電流の増加は、セルの不揮発性メモリの信頼性、並びにコンタクト及び配線の信頼性の低下につながるものであり好ましくない。更にセルに接続される配線抵抗が大きくなれば、電源電圧は抵抗比で分圧されるためセルにかかる電圧が低くなり、十分な書き込みが行えないなどの問題も生じる。
第２に、ＲｅＲＡＭ特有の現象であるフォーミング（電気的ストレスをかけることによって、電気的パルスの印加により抵抗値が増加又は減少する状態にすること）にとっても、セル抵抗は重要なパラメータであって、セル抵抗が低い場合には、フォーミングで電気的ストレスをかける段階で大電流が流れ、可変抵抗膜にダメージを与えることになる。このことは、可変抵抗膜が低抵抗状態の場合からフォーミングの工程を行う場合と比べて、高抵抗状態の場合からフォーミングの工程を行う方が、電流を制御しやすいことを示唆している。
上述の背景の中で、可変抵抗膜の材料を変えることなく、適切なセル抵抗を設計する手法としては、下記のようなアプローチが考えられる。
第１のアプローチは、まずは可変抵抗膜の材料の成膜温度の変更又は熱処理の追加などにより、可変抵抗膜の結晶性、配向性、及びグレインサイズを変更して所望の抵抗になるように設計を行うものである。しかし、このアプローチは、抵抗変化特性にまで影響を及ぼすものであるため、良好な抵抗変化特性と所望のセル抵抗との両立が必ずしもできるとは限らない。
第２のアプローチは、可変抵抗膜のディメンジョンを変更するものである。セルの抵抗値を上昇させることは、可変抵抗膜の膜厚を増大させること又は可変抵抗膜と接する電極面積を小さくすることにより達成される。前者の場合、半導体製造の観点から、すなわち可変抵抗膜の加工への影響を最小限にとどめる範囲（レジスト膜厚及び加工精度）を考慮すると、通常の可変抵抗膜の膜厚と比べて、最大でも２〜３倍程度と考えられる。メッキ及びＣＭＰ（Chemical Mechanical Polishing）を用いることにより可変抵抗膜をコンタクトプラグに埋めこむようにする場合であれば、膜厚を５倍程度にすることは可能であるが、遷移金属酸化物からなる可変抵抗膜を用いた場合に同様の工程を行う技術はまだ確立されていない。他方、後者の電極面積を小さくする点に関しては、同じデザインルールを用いる製造プロセスの範囲では、通常の電極面積の１０〜２０％の縮小が限界と考えられる。よって、両者を組み合わせても、従来の不揮発性記憶素子におけるセル抵抗の１０倍のセル抵抗を得ることはできないのが現状である。
本発明は、上記課題を解決するものであり、可変抵抗膜を配置する構造を工夫することで、セルの高抵抗化及びセル抵抗の設計自由度を高めることを可能とし、これにより、微細化及び低消費電力化が可能な不揮発性記憶素子及びその製造方法を提供することを目的とする。
上述した課題を解決するために、本発明の不揮発性記憶素子は、第１の電極と、前記第1の電極より上方に形成される第２の電極と、前記第１の電極と前記第２の電極との間に形成され、これらの電極間に与えられる電気的パルスにより直接的に抵抗値が増加または減少する可変抵抗膜と、前記第１の電極及び前記第２の電極間に設けられる層間絶縁膜とを備え、前記層間絶縁膜には、その表面から前記第１の電極に至り、前記可変抵抗膜の膜厚以上の高さを有する開口部が形成され、前記可変抵抗膜は、前記開口部の内壁面及び下面に形成され、前記可変抵抗膜により形成される前記開口部の内部領域には、埋め込み絶縁膜が充填されており、前記第１の電極と前記第２の電極との間に電気的パルスが与えられた場合に、前記可変抵抗膜以外には電流が流れないように構成されている。
このように構成すると、可変抵抗膜と接する実効的な電極面積を小さくすることができるため、高いセル抵抗を得ることができ、微細化及び低消費電力化を実現することができる。
また、本発明の構成によれば、可変抵抗膜の膜厚及び開口部の高さを調整することにより、従来より幅広い領域でセル抵抗の調整を行うことができる。可変抵抗膜の膜厚を薄くすれば、セル抵抗をより高抵抗化できるので、微細加工及び高抵抗化の両立も容易に実現することができる。すなわち、可変抵抗膜の微細加工への負荷を低減することもできる。
前記発明に係る不揮発性記憶素子において、平面視における前記埋め込み絶縁膜の最小膜厚は、前記可変抵抗膜の最小膜厚と比べて大きいことが好ましい。
また、前記発明に係る不揮発性記憶素子において、前記開口部は円筒形状をなしており、前記開口部の開口面の直径と前記開口部の高さとの積が前記可変抵抗膜の膜厚の２乗の４０倍以上であることが好ましい。
また、本発明の不揮発性記憶素子は、基板と、前記基板の上に互い平行に形成された複数の第１の配線と、前記複数の第１の配線の上方に前記基板の主面に平行な面内において互いに平行に且つ前記複数の第１の配線に立体交差するように形成された複数の第２の配線と、前記複数の第１の配線と前記複数の第２の配線との立体交差点のそれぞれに対応してマトリクス状に配される、複数のメモリセルとを備え、前記メモリセルのそれぞれは、前記第１の配線を構成する又は前記第１の配線と接続される第１の電極と、前記第１の電極より上方に形成される、前記第２の配線を構成する又は前記第２の配線と接続される第２の電極と、前記第１の電極と前記第２の電極との間に形成され、これらの電極間に与えられる電気的パルスにより直接的に抵抗値が増加または減少する可変抵抗膜と、前記第１の電極及び第２の電極間に設けられる層間絶縁膜とを含み、前記層間絶縁膜には、その表面から前記第１の電極に至り、前記可変抵抗膜の膜厚以上の高さを有する開口部が形成され、前記可変抵抗膜は、前記開口部の内壁面及び下面に形成され、前記可変抵抗膜により形成される前記開口部の内部領域には、埋め込み絶縁膜が充填されており、前記第１の電極と前記第２の電極との間に電気的パルスが与えられた場合に、前記可変抵抗膜以外には電流が流れないように構成されている。これにより、クロスポイント型の不揮発性記憶素子を実現することができる。
前記発明に係る不揮発性記憶素子の前記メモリセルのそれぞれにおいて、前記可変抵抗膜と前記第１の電極との間であって、前記開口部の下面に、整流特性を有するダイオード材料が形成されていることが好ましい。また、前記発明に係る不揮発性記憶素子の前記メモリセルのそれぞれにおいて、前記可変抵抗膜と前記第２の電極との間であって、前記開口部の上面に、整流特性を有するダイオード材料が形成されていてもよい。
また、本発明の不揮発性記憶素子の製造方法は、基板上に第１の配線を形成する工程（ａ）と、前記第１の配線を覆う層間絶縁膜を形成する工程（ｂ）と、前記第１の配線上に前記層間絶縁膜を貫通するコンタクトホールを形成する工程（ｃ）と、前記層間絶縁膜及び前記第１の配線の露出された面に、可変抵抗膜を形成する工程（ｄ）と、前記コンタクトホールの内壁面及び下面に形成された可変抵抗膜を残して、前記層間絶縁膜の上に形成された可変抵抗膜を除去する工程（ｅ）と、前記層間絶縁膜及び前記可変抵抗膜の露出された面に、埋め込み絶縁膜を形成する工程（ｆ）と、前記可変抵抗膜で形成される前記コンタクトホールの内部領域に形成された埋め込み絶縁膜を残して、前記露出された面に形成された埋め込み絶縁膜を除去する工程（ｇ）と、前記可変抵抗膜上に第２の配線を形成する工程（ｈ）とを有する。
また、前記発明に係る不揮発性記憶素子の製造方法が、前記可変抵抗膜と前記第１の配線との間、又は前記可変抵抗膜と前記第２の配線との間に、整流特性を有するダイオード材料を形成する工程（ｉ）を更に有していてもよい。
また、本発明の不揮発性記憶素子の製造方法は、基板上に第１の配線を形成する工程（ａ）と、前記第１の配線を覆う層間絶縁膜を形成する工程（ｂ）と、前記第１の配線上に前記層間絶縁膜を貫通するコンタクトホールを形成する工程（ｃ）と、前記層間絶縁膜及び前記第１の配線の露出された面に、可変抵抗膜を形成する工程（ｄ）と、前記可変抵抗膜の露出された面に、埋め込み絶縁膜を形成する工程（ｅ）と、前記コンタクトホールの内壁面及び下面に形成された可変抵抗膜、並びに当該可変抵抗膜によって形成されるコンタクトホールの内部領域に形成された埋め込み絶縁膜を残して、前記露出された面に形成された埋め込み絶縁膜及び前記露出された面に形成された前記可変抵抗膜を除去する工程（ｆ）と、前記可変抵抗膜上に第２の配線を形成する工程（ｇ）とを有する。
本発明は、上述のような構成を有しており、以下のような効果を奏する。すなわち、エネルギー効率が高く、起動停止を繰り返しても非発電時における電極の劣化を確実に防止することが可能な燃料電池システムを提供することが可能になるという効果を奏する。
以下、本発明の実施の形態に係る不揮発性記憶素子とその製造方法について、図面を参照しながら説明する。なお、図面において同一符号が付いたものは、同一の構成要素を示しており、説明を省略する場合もある。また、便宜上、一部が拡大されて図示される場合がある。
（第１の実施の形態）
［不揮発性記憶素子の構成］
図１Ａ（ａ）は、本発明の第１の実施の形態に係る不揮発性記憶素子の構成を示す断面図であり、図１Ａ（ｂ）は同じく構成を示す平面図である。
図１Ａ（ａ）及び（ｂ）に示すように、本実施の形態の不揮発性記憶素子１Ａは、基板１上に形成された第１の電極２（Ｃｕ／ＴａＮ）と、その第１の電極２より上方に形成された第２の電極６（Ｃｕ／ＴａＮ）とを備えている。これらの第１の電極２と第２の電極６との間には、層間絶縁膜３（ＳｉＯ２で断面視における膜厚５００ｎｍ）が形成されている。この層間絶縁膜３には、その表面から第１の電極２に至る円筒形状の開口部であるコンタクトホール（直径２５０ｎｍ）が設けられており、そのコンタクトホールの内壁面には、可変抵抗膜４（Ｆｅ３Ｏ４で膜厚１０ｎｍ）が形成されている。また、その可変抵抗膜４によって形成されたコンタクトホールの内部領域には、埋め込み絶縁膜５（ＳｉＯ２）が充填されている。
図１Ａ（ｂ）に示すように、平面視における埋め込み絶縁膜の膜厚ａ１は、可変抵抗膜４の膜厚ａ２よりも大きくなっている（すなわち、ａ１＞ａ２）。
一般に、抵抗は、（材料の抵抗率×距離／断面積）の式で与えられる。ここでＦｅ３Ｏ４の抵抗率は１０ｍΩ・ｃｍと極めて低い値を示す。ここでの距離は、コンタクトホールの高さ（層間絶縁膜３の断面視における膜厚）で与えられるから、本実施の形態の場合は５００ｎｍであり、可変抵抗膜４の膜厚の５０倍である。また、断面積は、コンタクトホールの面積のうち、埋め込み絶縁膜５が充填された領域は寄与しないので、平面視リング状に形成されている可変抵抗膜４の領域のみとなる。この断面積は、π（２５０ｎｍ／２）２− π{（２５０ｎｍ−２０ｎｍ）／２}２ =７５３６ｎｍ２となり、コンタクトホールの面積のわずか約７．８％となる。以上の値を上述の式に当てはめると、セル抵抗は約７ｋΩとなり、メモリセル設計に適したオーダーになることが分かる。以上に示したように、たとえ抵抗率が低い材料であっても、所望の高いセル抵抗を有する不揮発性記憶素子を得ることができ、微細化及び低消費電力化を実現することができる。
また、本実施の形態及び以下に示す他の実施の形態では、半導体の配線プロセスの親和性から、第１及び第２の電極はともに、配線材料として使用されるＣｕ（上層）/ＴａＮ（下層）の２層構造によるものを用いたが、第１及び第２の電極においてはそれぞれ別の電極材料を用いてもかまわない。また、第２の電極はコンタクトホール及び層間絶縁膜によって形成される平坦部の上に形成されているが、これ以外にも、例えば、第２の電極がコンタクトホールに落ち込んで、すなわち第２の電極がコンタクトホール内の上部に形成されていてもかまわない。更にコンタクトホールの形状は、下地の第１の電極に対して垂直としているが、第１の電極に対して所定の角度傾斜するようにしてもかまわない。
なお、本実施の形態では、図１Ａ（ａ）及び（ｂ）に示すように、層間絶縁膜３に形成されるコンタクトホールが断面視で円状をなしており、その内壁面にリング状の可変抵抗膜が形成されているが、本発明はこれに限定されるわけではない。例えば、図１Ｂに示すように、コンタクトホールが断面視で矩形状をなしており、その内壁面に可変抵抗膜４が形成され、さらにその可変抵抗膜４によって形成される断面視矩形状の内部領域に埋め込み絶縁膜５が充填されるようにしてもよい。ただし、この場合であっても、埋め込み絶縁膜５の平面視における最小膜厚ｂ１は、可変抵抗膜４の最小膜厚ｂ２よりも大きくなければならない。
［不揮発性記憶素子の製造方法］
次に、上述したように構成される第１の実施の形態に係る不揮発性記憶素子１Ａの製造方法について、説明する。
図１４Ａ（ａ）〜（ｄ）及び図１４Ｂ（ａ）〜（ｄ）は、本発明の第１の実施の形態に係る不揮発性記憶素子の製造方法の工程を示す断面図である。
図１４Ａ（ａ）に示す工程において、基板１上に、密着層ＴａＮ、主要部Ｃｕ材料がこの順に積層されてなる第１の配線（Ｃｕ／ＴａＮ＝１８０ｎｍ／２０ｎｍ）７（図１Ａ（ａ）における第１の電極２に相当）を、幅３００ｎｍ、厚さ２００ｎｍで、所定方向に伸張するように、複数本形成する。この第１の配線（Ｃｕ／ＴａＮ）７の形成は、絶縁膜に配線を埋め込むための溝を形成した後に、ＴａＮをスパッタ法で、Ｃｕをメッキ法でそれぞれ成膜し、ＣＭＰ（化学的機械的研磨）技術によって配線材料を埋め込むというダマシン法を用いると良い。
次に、図１４Ａ（ｂ）に示す工程において、ＣＶＤ法等によりＦドープの酸化膜を堆積し、その後ＣＭＰ技術を用いて厚さ５５０ｎｍの層間絶縁膜３を形成する。
次に、図１４Ａ（ｃ）に示す工程において、ドライエッチング法により、層間絶縁膜３を貫通して第１の配線７まで到達する直径２５０ｎｍの円筒形状をなすコンタクトホール１２を形成する。
その後、図１４Ａ（ｄ）に示す工程において、層間絶縁膜３及び第１の配線７の露出された面に、スパッタ法で、ＦｅＯＸ等の遷移金属の酸化膜材料からなる可変抵抗膜４を形成する。この際に、スパッタ法の段差被覆性を考慮して、成膜する可変抵抗膜の膜厚を決定することに留意する。段差被覆性（内壁面部と平面部との比）が１０％の場合には、平面部に１００ｎｍの可変抵抗膜を形成する。この場合、コンタクトホールの内壁面に１０ｎｍの可変抵抗膜が形成されることになる。本工程においては、内壁膜厚（平面視における膜厚）を積極的に薄くしたい場合にはスパッタ法を用いるのが好ましく、反対に内壁膜厚をある程度確保したい場合は、段差被覆性に優れるＣＶＤ法を用いるのが好ましい。
次に、図１４Ｂ（ａ）に示す工程において、露出されている面の全面をエッチバックして、層間絶縁膜３上の可変抵抗膜４を除去する。この際、コンタクトホール１２の下面の可変抵抗膜はエッチバックされて除去されるが、コンタクトホール１２の内壁面にはサイドウォール形状を有する可変抵抗膜４が自己整合的に形成されることになる。
次に、図１４Ｂ（ｂ）に示す工程において、ＣＶＤ法等によりフッ素Ｆをドープした酸化膜からなる埋め込み絶縁膜５を４００ｎｍ堆積する。コンタクトホールの直径は２５０ｎｍであるから、このように埋め込み絶縁膜５を４００ｎｍ堆積することにより、コンタクトホール１２内がこの埋め込み絶縁膜５で充填されることになる。
この場合、コンタクトホール１２の内壁面（可変抵抗膜４が形成されている面）から埋め込み絶縁膜５が成長し、可変抵抗膜４で形成されるコンタクトホール１２の内部領域が埋め込み絶縁膜５で充填される。特に本プロセスフローでは、可変抵抗膜４の断面視における膜厚が、コンタクトホール１２上部に近づくほど薄くなるサイドウォール形状を有しているので、反対にコンタクトホール１２は上方に近づくほど開口が大きくなる傾向になる。よってボイドの発生なく、埋め込み絶縁膜５でコンタクトホール１２を充填することができる。
次に、図１４Ｂ（ｃ）に示すように、ＣＭＰ技術を用いて埋め込み絶縁膜５を研磨して、コンタクトホールの内部にのみ埋め込み絶縁膜５を残存させる。この場合、ＣＭＰで下地の層間絶縁膜３を５０ｎｍ程度研磨するのが好ましい。コンタクトホールの内壁面に形成された可変抵抗膜４を確実に露出させるためである。また、可変抵抗膜４のサイドウォール形状の上部の部分を研磨することで、コンタクトホールの上部と下部での可変抵抗膜の内壁膜厚の差、ばらつきを小さくするためである。
最後に、図１４Ｂ（ｄ）に示すように、密着層ＴａＮ、主要部Ｃｕ材料をこの順に積層してなる第２の配線（Ｃｕ／ＴａＮ＝１８０ｎｍ／２０ｎｍ）８（図１Ａ（ａ）における第２の電極６に相当）を幅３００ｎｍ、厚さ２００ｎｍで、所定方向に伸張するように、複数本形成する。第２の配線８は、コンタクトホールの上面を閉塞して第１の配線７と交差するように形成する。第２の配線８の形成も、第１の配線７の場合と同様に、層間絶縁膜中（図示せず）に配線を埋め込むための溝を形成した後に、ＴａＮをスパッタ法で、Ｃｕをメッキ法でそれぞれ成膜し、ＣＭＰ技術によって配線材料を埋め込むというダマシン法を用いると良い。
［不揮発性記憶素子の動作］
次に、不揮発性記憶素子１Ａの動作を説明する。
この不揮発性記憶素子１Ａにおいては、第１の電極２（第１の配線７）と第１の電極６（第１の配線８）との間に第１の所定の電気的パルス（電流パルス又は電圧パルス）を印加する。この場合、第１の電極２と第２の電極６との間に配されている可変抵抗膜４にこの電気的パルスが印加されることになる。これにより、この可変抵抗膜４が第１の所定の抵抗値となり、その状態を維持する。そして、この状態において、第１の電極２と第２の電極６との間に第２の所定の電気的パルスを印加すると、可変抵抗膜４の抵抗値が第２の所定の抵抗値となり、その状態を維持する。
ここで、第１の所定の抵抗値と第２の所定の抵抗値とを、例えば２値データの２つの値にそれぞれ対応させる。その結果、第１又は第２の所定の電気的パルスを可変抵抗膜４に印加することにより、不揮発性記憶素子１Ａに２値データを書き込むことができる。また、不揮発性記憶素子１Ａに対し、可変抵抗膜４の抵抗値が変化しないような電圧又は電流を供給して、その抵抗値を検出することにより、不揮発性記憶素子１Ａに書き込まれた２値データを読み出すことができる。
このようにして、第１の電極２と第２の電極６との間に配されている可変抵抗膜４が、記憶部として機能することになる。
［セルの高抵抗化］
以下、第１の実施の形態の不揮発性記憶素子により達成されるセルの高抵抗化について、従来例と比較しながら、説明する。
図８（ａ）は、本発明の第１の実施の形態の不揮発性記憶素子の構成を示す断面図であり、図８（ｂ）は、従来例の不揮発性記憶素子の構成を示す断面図である。
本実施の形態の不揮発性記憶素子の構成については、上述したとおりであるため説明を省略するが、以下では、図８（ａ）に示すように、コンタクトホールの直径をａと、その高さをｈとそれぞれ定義する。また、コンタクトホールの内壁面に形成された可変抵抗膜４の膜厚をｄと定義する。
従来例の不揮発性記憶素子５０においては、図８（ｂ）に示すように、基板５１上に第１の電極５２が形成され、その第１の電極５２上に膜厚ｄの可変抵抗膜５４が形成されている。セル面積が同一であるという条件で比較評価を行うために、可変抵抗膜５４は直径ａの円の面積にしか存在していない。可変抵抗膜５４以外の領域には層間絶縁膜５３が形成され、可変抵抗膜５４の上には第２の電極５６が形成されている。
上述したように抵抗は、（材料の抵抗率×距離／断面積）の式で与えられる。ここで可変抵抗膜の抵抗率をρとすると、図８（ｂ）に示した従来例の不揮発性記憶素子５０のセル抵抗Ｒ０は、下記の式で与えられる。
Ｒ０＝ρ×ｄ／π×（ａ／２）２
＝４ρｄ／πａ２
一方、図８（ａ）に示した本実施の形態の不揮発性記憶素子１Ａのセル抵抗Ｒ１は、下記の式で与えられる。
Ｒ１＝ρ×ｈ／［π×（ａ／２）２−π×｛（ａ−２ｄ）／２｝２］
＝４ρｈ／π（４ａｄ−ｄ２）
したがって、抵抗増幅比ΔＲは、以下のとおりに算出される。
ΔＲ＝Ｒ１／Ｒ０
＝ａ２ｈ／ｄ２（４ａ−ｄ）
＝ａｈ／ｄ２（４−ｄ／ａ）
ここで、可変抵抗膜の膜厚ｄ（５〜２０nm）は、コンタクトホール直径ａ（５０〜３００ｎｍ）に比べて十分小さいために、４＞＞ｄ／ａが成立する。したがって、
ΔＲ〜ａｈ／４ｄ２
と近似できる。ここで、従来では、可変抵抗膜の膜厚の増加及び電極面積の縮小によっては実現することが困難な「（従来例のセル抵抗と比べて）１０倍以上」という抵抗増幅比ΔＲを目標とすると、上述の式から、
ａｈ≧ ４０ｄ２
の関係が導かれる。即ち、開口部であるコンタクトホールの直径とその高さとの積が可変抵抗膜の膜厚の２乗の４０倍以上である関係を満たすことが好ましい。
ここで、Ｆｅ３Ｏ４の抵抗率を１０ｍΩ・ｃｍとし、コンタクトホールの直径ａを２５０ｎｍとした場合の抵抗増幅比ΔＲを、コンタクトホールの高さｈ及び可変抵抗膜の膜厚ｄを変数としてシミュレーションした。このシミュレーションの結果を、図９及び図１０にまとめた。
図９は、抵抗増幅比ΔＲとホール高さｈとの関係を示すグラフである。また、図１０は、抵抗増幅比ΔＲと可変抵抗膜の膜厚ｄとの関係を示すグラフである。図９において、丸でプロットされた点を繋いだ線は可変抵抗膜の膜厚が５ｎｍの場合を、四角でプロットされた点を繋いだ線は可変抵抗膜の膜厚が１０ｎｍの場合を、三角でプロットされた点を繋いだ線は可変抵抗膜の膜厚が２０ｎｍの場合をそれぞれ示している。また、図１０において、丸でプロットされた点を繋いだ線はホールの高さが１００ｎｍの場合を、四角でプロットされた点を繋いだ線はホールの高さが３００ｎｍの場合を、三角でプロットされた点を繋いだ線はホールの高さが５００ｎｍの場合をそれぞれ示している。これらの図より、実際に使用されると考えられる範囲（ｄ＝５〜２０ｎｍ、ｈ＝１００〜８００ｎｍ）において、抵抗増幅比ΔＲが１０倍〜１０００倍の範囲で調整できることがわかる。また、１０倍〜１００倍の範囲の抵抗増幅比は可変抵抗膜の膜厚を、１００倍〜１０００倍の範囲の抵抗増幅比はコンタクトホールの高さを適宜設定することにより、精度よくセル抵抗を設計することができることがわかる。
（第２の実施の形態）
第１の実施の形態の不揮発性記憶素子においては、可変抵抗膜がコンタクトホールの内壁面のみに形成されていた。これに対し、第２の実施の形態の不揮発性記憶素子では、可変抵抗膜が同様にして内壁面に形成されているとともに、コンタクトホールの下面にも形成されている。
［不揮発性記憶素子の構成］
図２は、本発明の第２の実施の形態の不揮発性記憶素子の構成を示す断面図である。図２に示すように、本実施の形態の不揮発性記憶素子１Ｂは、基板１上に形成された第１の電極２（Ｃｕ／ＴａＮ）と、その第１の電極２より上方に形成された第２の電極６（Ｃｕ／ＴａＮ）とを備えている。これらの第１の電極２と第２の電極６との間には、層間絶縁膜３（ＳｉＯ２で断面視における膜厚５００ｎｍ）が形成されている。この層間絶縁膜３には、その表面から第１の電極２に至る開口部であるコンタクトホール（直径２５０ｎｍ）が設けられており、そのコンタクトホールの内壁面に可変抵抗膜４（Ｆｅ３Ｏ４で膜厚１０ｎｍ）が形成されている。さらに、可変抵抗膜４は、そのコンタクトホールの下面にも形成されている。これにより、コンタクトホール内の第１の電極２が可変抵抗膜４により覆われることになる。可変抵抗膜４によって形成されたコンタクトホールの内部領域には、埋め込み絶縁膜５（ＳｉＯ２）が充填されている。
このように、第２の実施の形態の不揮発性記憶素子１Ｂの場合、第１の実施の形態の場合と異なり、コンタクトホールの下面にも可変抵抗膜４が形成されている。しかし、この部分はセル抵抗を決定する断面積にはほとんど寄与しないので、第１の実施の形態の場合と同様に、第２の実施の形態の不揮発性記憶素子１Ｂも、所望の高いセル抵抗を有することができ、微細化及び低消費電力化を実現することができる。
［不揮発性記憶素子の製造方法］
次に、上述したように構成される第２の実施の形態の不揮発性記憶素子１Ｂの製造方法について説明する。
［第１の製造方法］
図１５Ａ（ａ）〜（ｄ）及び図１５Ｂ（ａ）〜（ｄ）は、本発明の第２の実施の形態に係る不揮発性記憶装置の第１の製造方法の工程を示す断面図である。このうち、図１５Ａ（ａ）〜（ｄ）に示す工程は、実施の形態１における図１４Ａ（ａ）〜（ｄ）に示す工程と同様であるので、説明を省略する。
図１５Ｂ（ａ）に示す工程において、ＣＭＰ技術を用いて可変抵抗膜４を研磨することにより、層間絶縁膜３上の可変抵抗膜４を除去する。この際、コンタクトホールの下面及び内壁面の可変抵抗膜４は研磨されずに残存する。ドライエッチ技術に比べて面内均一性が悪いＣＭＰ技術を用いる場合には、可変抵抗膜４の膜厚を５０ｎｍ以下とできるだけ薄くし、研磨される量を減らすことが賢明である。また、ＣＭＰ技術を用いた場合には、エッチバック技術を用いた場合のようにコンタクトホール内の可変抵抗膜４を高精度で加工する必要がないので、製造方法上メリットがある。また、ＣＭＰによる研磨の場合では、コンタクトホール内に残存する可変抵抗膜４が直接加工されないので、上述したエッチバック法よりプロセスダメージを確実に防止することができる。
次に、図１５Ｂ（ｂ）に示す工程において、ＣＶＤ法等によりフッ素Ｆをドープした酸化膜からなる埋め込み絶縁膜５を４００ｎｍ堆積する。コンタクトホール直径は２５０ｎｍであるから、このように埋め込み絶縁膜５を４００ｎｍ堆積することにより、コンタクトホール内がこの埋め込み絶縁膜５で充填されることになる。
この場合、コンタクトホールの内壁面（可変抵抗膜４が形成されている面）から埋め込み絶縁膜が成長し、可変抵抗膜４で形成されるコンタクトホールの内部領域が埋め込み絶縁膜５で充填される。
次に、図１５Ｂ（ｃ）に示すように、ＣＭＰ技術を用いて埋め込み絶縁膜を研磨して、コンタクトホールの内部にのみ埋め込み絶縁膜５を残存させる。この場合、ＣＭＰで下地の層間絶縁膜３を５０ｎｍ程度研磨するのが好ましい。コンタクトホールの内壁面に形成された可変抵抗膜４を確実に露出させるためである。
最後に、図１５Ｂ（ｄ）に示すように、密着層ＴａＮ、主要部Ｃｕ材料をこの順に積層してなる第２の配線（Ｃｕ／ＴａＮ＝１８０ｎｍ／２０ｎｍ）８（図２における第２の電極６に相当）を、幅３００ｎｍ、厚さ２００ｎｍで、所定方向に伸張するように、複数本形成する。第２の配線８は、コンタクトホールの上面を被覆して第１の配線７と交差するように形成する。
以上のように、本実施の形態では、第１の実施の形態の場合と異なり、一般的に除去しにくいコンタクトホールの下面の可変抵抗膜を除去する必要がないため、不揮発性記憶素子を容易に製造できるというメリットがある。
［第２の製造方法］
次に、第２の実施の形態の不揮発性記憶素子の第２の製造方法について説明する。図１６Ａ（ａ）〜（ｄ）及び図１６Ｂ（ａ）〜（ｄ）は、本発明の第２の実施の形態に係る不揮発性記憶素子の第２の製造方法の工程を示す断面図である。このうち、図１６Ａ（ａ）〜（ｄ）に示す工程は、実施の形態１における図１４Ａ（ａ）〜（ｄ）に示す工程と同様であるので、説明を省略する。
図１６Ｂ（ａ）に示す工程において、ＣＶＤ法等によりフッ素Ｆをドープした酸化膜からなる埋め込み絶縁膜５を４００ｎｍ堆積する。コンタクトホール直径は２５０ｎｍであるから、このように埋め込み絶縁膜５を４００ｎｍ堆積することにより、コンタクトホール内がこの埋め込み絶縁膜５で充填されることになる。
この場合、コンタクトホールの内壁面（可変抵抗膜４が形成されている面）から埋め込み絶縁膜が成長し、可変抵抗膜４で形成されるコンタクトホールの内部領域が埋め込み絶縁膜５で充填される。
次に、図１６Ｂ（ｂ）に示す工程において、ＣＭＰ技術を用いて埋め込み絶縁膜５を研磨して平坦化を行う。この工程における不揮発性記憶素子の要部断面図の様子を、図１７Ａ及び図１７Ｂに示す。なお、図１７Ａ（ａ）〜（ｃ）は、コンタクトホール高さＨが１５０ｎｍであって、コンタクトホール径が０．２４μm、０．４０μm、０．６０μmの場合をそれぞれ示しており、図１７Ｂ（ａ）〜（ｃ）は、コンタクトホール高さＨが３５０ｎｍであって、コンタクトホール径が０．２４μm、０．４０μm、０．６０μmの場合をそれぞれ示している。これらの図においては、Ｆｅ３Ｏ４からなる可変抵抗膜が５０ｎｍ堆積されている。
図１７Ａ（ａ）〜（ｃ）及び図１７Ｂ（ａ）〜（ｃ）を参照すると、コンタクトホール径及びコンタクトホール高さが何れの場合であっても、コンタクトホール内部は埋め込み絶縁膜５で充填され、また可変抵抗膜４の上部には埋め込み絶縁膜５が残存していることを確認することができる。
更に、コンタクトホールの開口径と、コンタクトホールの内壁面の可変抵抗膜の膜厚との関係を示したものを図１８に示す。可変抵抗膜はスパッタで成膜されているので、コンタクトホールの開口が小さいほど、またコンタクトホールの高さが高いほど、コンタクトホールの内壁面の可変抵抗膜の膜厚が薄くなることがわかる。すなわち、コンタクトホールの開口径及び高さを適宜設定することにより、コンタクトホール内壁面の可変抵抗膜の膜厚を制御することができ、実効的に微細な電極を実現することができる。
次に、図１６Ｂ（ｃ）に示す工程において、露出されている面の全面をエッチバックして、層間絶縁膜３を露出させることにより、コンタクトホールの内部にのみ埋め込み絶縁膜５を残存させる。この場合、可変抵抗膜４は、コンタクトホールの内壁面及び下面の全面に形成された後に直に層間絶縁膜５で被覆されるので、可変抵抗膜４が露出した状態でエッチングされることがない。このように、コンタクトホール内壁面の可変抵抗膜４が層間絶縁膜５で被覆されているので、エッチバック法を用いたとしても、エッチングによる膜減り、プラズマダメージによる膜の劣化、及び還元雰囲気にさらされることによる還元を確実に抑制することが可能である。
図１９（ａ）〜（ｆ）は、図１６Ｂ（ｃ）に示す工程における不揮発性記憶素子の構成を示す平面図である。これらの図１９（ａ）〜（ｆ）により、コンタクトホール径ａが０．２４μm、０．３０μm、０．４０μm、０．６０μm、０．８０μm、１．０μmであるコンタクトホールの内壁面に形成される可変抵抗膜の膜厚ｄを確認することができる。コンタクトホールの開口径とコンタクトホール内壁面の可変抵抗膜とが形成する面積との関係を、図２０に示した。可変抵抗膜の膜厚ｄを変えることで（５０ｎｍ及び１００ｎｍの場合を図示）、可変抵抗膜の面積を制御することが可能であることが分かる。
なお、図１９（ａ）〜（ｆ）において符号ａ，ｄを付してコンタクトホール径，可変抵抗膜の膜厚をそれぞれ示しているが、これは説明の便宜上のものであり、必ずしも厳密に正確なものではない。
また、図１６Ｂ（ｃ）から（ｄ）にかけて連続してＣＭＰ技術を用いることにより、埋め込み絶縁膜５及び可変抵抗膜４を研磨してもかまわない。この場合、連続して処理できるので、エッチバックを用いた場合と比較して、工程数を削減できる。また埋め込み絶縁膜５、可変抵抗膜４の順に研磨することになるので、埋め込み絶縁膜５から可変抵抗膜４に変わることによる研磨パッドにかかる圧力の変化から、研磨の終了を予測するエンドポイント検知を使用することができ、より確実な制御が可能になる。またコンタクトホールは埋め込み絶縁膜５で充填されているので、研磨スラリーがコンタクトホール内に残存することもない。
最後に、図１６Ｂ（ｄ）に示すように、密着層ＴａＮ、主要部Ｃｕ材料をこの順に積層してなる第２の配線（Ｃｕ／ＴａＮ＝１８０ｎｍ／２０ｎｍ）８を、幅３００ｎｍ、厚さ２００ｎｍで、所定方向に伸張するように、複数本形成する。第２の配線８は、コンタクトホールの上面を閉塞して第１の配線７と交差するように形成する。
［セル抵抗について］
以上の製造方法で形成した不揮発性記憶素子の初期のセル抵抗を図２１（ａ）〜（ｄ）に示した。可変抵抗膜の膜厚が５０ｎｍ、１００ｎｍの場合と、コンタクトホールの高さが１５０ｎｍ、３５０ｎｍの場合とを組み合わせて示している。横軸は可変抵抗膜のセル面積、縦軸が初期のセル抵抗を示している。製造方法が最適化されていないので、抵抗のばらつきは大きいが、セル抵抗は
（Ｈ＝３５０ｎｍ、ｄ＝５０ｎｍ） ＞（Ｈ＝３５０ｎｍ、ｄ＝１００ｎｍ）
（Ｈ＝１５０ｎｍ、ｄ＝５０ｎｍ） ＞（Ｈ＝１５０ｎｍ、ｄ＝１００ｎｍ）
（Ｈ＝３５０ｎｍ、ｄ＝５０ｎｍ） ＞（Ｈ＝１５０ｎｍ、ｄ＝５０ｎｍ）
（Ｈ＝３５０ｎｍ、ｄ＝１００ｎｍ）＞（Ｈ＝３５０ｎｍ、ｄ＝１００ｎｍ）
の関係を満たしており、本実施の形態によってセルの抵抗調整が可能であることが確認できる。
最後に、本実施の形態におけるセルの抵抗変化の様子を、図２２（ａ）〜（ｃ）に示した。図２２（ａ）〜（ｃ）に示すグラフにおいて、横軸は、セルに対するパルス印加数を示している。また、縦軸は、図２２（ａ）ではセルの抵抗値を、図２２（ｂ）ではセルの電圧を、図２２（ｃ）ではパルス幅をそれぞれ示している。パルス印加数の増加に伴い、セルの抵抗変化に必要とされるパルス幅が減少し、最小１００ｎｓでの抵抗変化動作を確認することができる。
（第３の実施の形態）
［不揮発性記憶素子の構成］
図３は、本発明の第３の実施の形態に係る不揮発性記憶素子の構成を示す断面斜視図である。図３に示すように、本実施の形態の不揮発性記憶素子１Ｃにおいては、基板１上に、Ｘ方向に伸張するように配置された第１の配線７（Ｃｕ／ＴａＮ）が、ストライプ形状で複数本設けられている。第１の配線７上には層間絶縁膜３（ＳｉＯ２で膜厚５００ｎｍ）が形成され、その層間絶縁膜３の上には、第１の配線の伸張方向Ｘと交差するＹ方向に伸張するように、第２の配線８（Ｃｕ／ＴａＮ）が、ストライプ形状で複数本設けられている。その第１の配線７と第２の配線８とが交差する領域の層間絶縁膜３中には、コンタクトホールが形成され、そのコンタクトホールの内壁面には、可変抵抗膜４（Ｆｅ３Ｏ４で膜厚１０ｎｍ）が設けられている。更に可変抵抗膜４で形成されるコンタクトホールの内部は、埋め込み絶縁膜５（ＳｉＯ２）で充填されている。
換言すると、図３に示すように、本実施の形態の不揮発性記憶装置１Ｃでは、基板１の上に、各々が細長い矩形状（一定の幅及び所定の長さを有する帯状）の複数の第１の配線７が、基板の主面に平行な第１の平面（図示せず）内において互いに平行に形成されている。また、基板１の上には、同形状の複数の第２の電極配線８が、第１の平面より上方に位置し第１の平面に実質的に平行な第２の平面（図示せず）内において互いに平行に形成されている。したがって、複数の第１の電極配線７と複数の第２の電極配線８とは、平面視において、互いに直交している（直角に立体交差している）。
第１の配線７と第２の配線８とが交差する領域において、可変抵抗膜４は、第１の電極の機能を果たす第１の配線７と第２の電極の機能を果たす第２の配線８とで挟まれている。このようにして挟まれた可変抵抗膜４が、記憶部として機能する。すなわち、第１の電極配線７と第２の電極配線８との立体交差点のそれぞれにメモリセルが形成されていることになる。以上の構成により、大容量のクロスポイント型の不揮発性記憶素子を実現することができる。
なお、本実施の形態においては、第１の配線７と第２の配線８との交差領域における第１の配線７が第１の電極を構成し、同じく第２の配線８が第２の電極を構成することになるため、第１の配線７及び第２の配線８の他に、別途第１の電極及び第２の電極が設けられてはいない。しかし、可変抵抗膜及び配線の材料の選択いかんによっては、別途第１の電極及び第２の電極が設けないと、化学反応の発生、剥離、抵抗変化特性の劣化が起こる可能性がある。その場合は、可変抵抗膜と第１の配線及び第２の配線との間に、第１の電極及び第２の電極をそれぞれ設けてもかまわない。
（第４の実施の形態）
［不揮発性記憶素子の構成］
図４は、本発明の第４の実施の形態の不揮発性記憶素子の構成を示す断面図である。図４に示すように、本実施の形態の不揮発性記憶素子１Ｄは、基板１上に、第１の電極２（Ｃｕ／ＴａＮ）が形成され、その第１の電極２上に層間絶縁膜３（ＳｉＯ２で膜厚５００ｎｍ）が形成されている。この層間絶縁膜３を貫通してコンタクトホール(直径２５０ｎｍ)が設けられ、その下面には整流特性を有するダイオード材料９が配置されている。またダイオード材料９上のコンタクトホールの内壁面には、可変抵抗膜４(Ｆｅ３Ｏ４で膜厚１０ｎｍ)が形成されている。更に可変抵抗膜４で形成されるコンタクトホールの内部には、埋め込み絶縁膜５（ＳｉＯ２）が充填されている。そして、その可変抵抗膜４上に、第２の電極６（Ｃｕ／ＴａＮ）が設けられている。
本実施の形態と第１の実施の形態との違いは、本実施の形態には、可変抵抗膜４の直下にダイオード材料９が設けられている点である。この構成により、本実施の形態の不揮発性記憶素子１Ｄをマトリクス状に並べることにより複数のメモリセルを有するクロスポイント構造にした場合にも、各セルにダイオードがそれぞれ形成されているため、読み出し及び書き込みの場合に生じる隣り合うセルへの電流の回りこみを防止することができる。
（第５の実施の形態）
［不揮発性記憶素子の構成］
図５は、本発明の第５の実施の形態の不揮発性記憶素子の構成を示す断面図である。図５に示すように、本実施の形態の不揮発性記憶素子１Ｅにおいては、基板１上に、第１の電極２（Ｃｕ／ＴａＮ）が形成され、その第１の電極２上に層間絶縁膜３（ＳｉＯ２で膜厚５００ｎｍ）が形成されている。この層間絶縁膜３を貫通してコンタクトホール（直径２５０ｎｍ）が設けられ、その下面に整流特性を有するダイオード材料９が配置されている。また、ダイオード材料９上のコンタクトホールの内壁面及び下面に可変抵抗膜４（Ｆｅ３Ｏ４で膜厚１０ｎｍ）が形成されている。更にコンタクトホールの内部には埋め込み絶縁膜５（ＳｉＯ２）が充填されている。そして、その可変抵抗膜４上に、第２の電極６（Ｃｕ／ＴａＮ）が設けられている。
本実施の形態と第４の実施の形態との違いは、本実施の形態においては、コンタクトホールのホール断面の全面で可変抵抗膜４とダイオード材料９とが接触している点である。この構成により、ダイオード材料９中を流れる電流は、コンタクトホールの断面の全面に流れるので、抵抗変化メモリの動作に必要な駆動電流を十分確保することができる。
［不揮発性記憶素子の製造方法］
次に、上述したように構成される第５の実施の形態の不揮発性記憶素子の製造方法について説明する。
図２３Ａ（ａ）〜（ｄ）及び図２３Ｂ（ａ）〜（ｄ）は、本発明の第５の実施の形態に係る不揮発性記憶素子の製造方法の工程を示す断面図である。
図２３Ａ（ａ）に示す工程において、基板１上に、密着層ＴａＮ、主要部Ｃｕ材料をこの順に積層してなる第１の配線（Ｃｕ／ＴａＮ）７を形成し、その第１の配線７上に、ダイオード材料９を形成する。この第１の配線７及びダイオード材料９の積層構造を、幅３００ｎｍ、厚さ２５０ｎｍ（Diode/Cu/TaN=50nm/180nm/20nm）で、所定方向に伸張するように、複数本形成する。第１の配線（Cu/TaN）７は、層間絶縁膜３中に配線を埋め込むための溝を形成した後に、ＴａＮをスパッタ法、Ｃｕをメッキ法を用いてそれぞれ成膜し、ＣＭＰ技術によって埋め込むというダマシン法を用いると良い。また、ダイオード材料９は、その埋め込むための溝に、配線とともに埋め込んでもよい。また、第１の配線７、ダイオード材料９、及び層間絶縁膜３の３層の積層構造をエッチングしてパターニングしてもよい。
次に、図２３Ａ（ｂ）に示す工程において、ＣＶＤ法等によりフッ素Ｆをドープした酸化膜を堆積し、その後ＣＭＰ技術を用いて厚さ５５０ｎｍの層間絶縁膜３を形成する。
次に、図２３Ａ（ｃ）に示す工程において、ドライエッチング法により層間絶縁膜３を貫通して直径２５０ｎｍの円筒形状のコンタクトホール１２を、ダイオード材料９に到達するまで掘り進める。
次に、図２３Ａ（ｄ）に示す工程において、層間絶縁膜３及び第１の配線７の露出されている面にスパッタ法でＦｅＯＸ等の遷移金属の酸化膜材料からなる可変抵抗膜４を形成する。
次に、図２３Ｂ（ａ）に示す工程において、ＣＭＰ技術を用いて可変抵抗膜４を研磨することによって、層間絶縁膜３の上面上の可変抵抗膜４を除去する。図１６Ｂを参照しながら説明した第２の実施の形態の第２の製造方法の場合と異なり、本実施の形態の場合は単層膜を研磨すればよいので、可変抵抗膜に適したスラリーで、スクラッチを防止しつつ、確実に研磨をすることができる。
次に、図２３Ｂ（ｂ）に示すように、ＣＶＤ法等によりフッ素Ｆをドープした酸化膜からなる埋め込み絶縁膜５を４００ｎｍ堆積する。コンタクトホールの直径は２５０ｎｍであるから、このように埋め込み絶縁膜５を４００ｎｍ堆積することにより、コンタクトホール１２内がこの埋め込み絶縁膜５で充填されることになる。
この場合、コンタクトホールの内壁面から埋め込み絶縁膜が成長し、コンタクトホールの内部が埋め込み絶縁膜５で充填される。
次に、図２３Ｂ（ｃ）に示すように、ＣＭＰ技術を用いて埋め込み絶縁膜５を研磨して、コンタクトホールの内部にのみ埋め込み絶縁膜５を残存させる。この場合、ＣＭＰで下地の層間絶縁膜５を５０ｎｍ程度研磨するのが好ましい。コンタクトホールの内壁面に形成された可変抵抗膜４を確実に露出させるためである。
最後に、図２３Ｂ（ｄ）に示すように、密着層ＴａＮ、主要部Ｃｕ材料をこの順に積層してなる第２の配線（Ｃｕ／ＴａＮ＝１８０ｎｍ／２０ｎｍ）８を、幅３００ｎｍ、厚さ２００ｎｍで、所定方向に伸張するように、複数本形成する。第２の配線８は、コンタクトホールの上面を閉塞して第１の配線７と交差するように形成する。
（第６の実施の形態）
［不揮発性記憶素子の構成］
図６は、本発明の第６の実施の形態の不揮発性記憶素子の構成を示す断面図である。図６に示すように、本実施の形態の不揮発性記憶素子１Ｆにおいては、基板１上に第１の電極２（Ｃｕ／ＴａＮ）が形成され、その第１の電極２上に層間絶縁膜３（ＳｉＯ２で膜厚５００ｎｍ）が形成されている。この層間絶縁膜３を貫通してコンタクトホール（直径２５０ｎｍ）が設けられ、そのコンタクトホールの内壁面に可変抵抗膜４（Ｆｅ３Ｏ４で膜厚１０ｎｍ）が形成されている。また、可変抵抗膜４で形成されるコンタクトホールの内部には埋め込み絶縁膜５（ＳｉＯ２）が充填されている。また、コンタクトホールの上面には整流特性を有するダイオード材料９が配設されている。そして、そのダイオード材料９上に、第２の電極６（Ｃｕ／ＴａＮ）が設けられている。
本実施の形態と第４の実施の形態との違いは、本実施の形態においては、コンタクトホールの上面にダイオード材料９が配置されている点である。この構成によれば、ＣＭＰなどで可変抵抗膜及び埋め込み絶縁膜を研磨した場合に、異種材料が混在する際に発生するリセスを利用して、自己整合的にそのリセスにダイオードを形成することができるという製造方法上のメリットがある。
［不揮発性記憶素子の製造方法］
次に、上述したように構成される第６の実施の形態の不揮発性記憶素子の製造方法について説明する。
図２４Ａ（ａ）〜（ｄ）、図２４Ｂ（ａ）〜（ｄ）、及び図２４Ｃ（ａ）〜（ｂ）は、本実施の形態の不揮発性記憶素子の製造方法の工程を示す断面図である。なお、図２４Ａ（ａ）〜（ｄ）及び図２４Ｂ（ａ）〜（ｂ）の工程は、上述した第２の実施の形態の製造方法における図１５Ａ（ａ）〜（ｄ）及び図１５Ｂ（ａ）〜（ｂ）の工程と同様であるので、説明を省略する。
図２４Ｂ（ｃ）に示す工程において、ＣＭＰ技術を用いて埋め込み絶縁膜５を研磨して、コンタクトホールの内部にのみ埋め込み絶縁膜５を残存させる。この際、ＣＭＰの研磨圧力を高く設定する、もしくは研磨時間を長くするなどして、コンタクトホールにリセス１４を５０ｎｍ程度発生させる。なお、ここではＣＭＰの条件を変更することでリセスを形成するようにしたが、この方法に限定されるわけではなく、通常のＣＭＰの研磨後に、可変抵抗膜４及び埋め込み絶縁膜５のみがエッチングされるようにエッチバックすることにより、リセスを形成してもよい。この場合は埋め込み絶縁膜５が層間絶縁膜３とは異なる膜種とすることが必須である。同一の膜ではエッチバックのときに層間絶縁膜３もエッチングされるため、リセスが発生しないからである。
次に、図２４Ｂ（ｄ）に示す工程において、ダイオード材料９を１００ｎｍ堆積する。リセスの高さは５０ｎｍであるから、このダイオード材料９の堆積により、コンタクトホールのリセスはダイオード材料９で充填される。
次に、図２４Ｃ（ａ）に示す工程において、ＣＭＰ技術を用いてダイオード材料９を研磨して、コンタクトホールのリセスにのみダイオード材料９を残存させる。
最後に、図２４Ｃ（ｂ）に示す工程において、密着層ＴａＮ、主要部Ｃｕ材料をこの順に積層してなる第２の配線（Ｃｕ／ＴａＮ＝１８０ｎｍ／２０ｎｍ）８を、幅３００ｎｍ、厚さ２００ｎｍで、所定方向に伸張するように、複数本形成する。第２の配線８は、コンタクトホールの上面を閉塞して第１の配線７と交差するように形成する。
本実施の形態においては、ダイオードがコンタクトホール内部に自己整合的に形成されることになるため、製造工程においてマスク枚数を削減することができ、製造方法上メリットがある。
（第７の実施の形態）
［不揮発性記憶素子の構成］
図７は、本発明の第７の実施の形態の不揮発性記憶素子の構成を示す断面斜視図である。図７に示すように、本実施の形態の不揮発性記憶素子１Ｇにおいては、基板１上にＸ方向に伸張するように配置された第１の配線７（Ｃｕ／ＴａＮ）が、ストライプ形状で複数本設けられている。第１の配線７上にはダイオード材料９が同様にパターニングされて形成されている。第１の配線７及びダイオード材料９を被覆して、層間絶縁膜３（ＳｉＯ２で膜厚５００ｎｍ）が形成され、層間絶縁膜３上には第１の配線７の伸張方向Ｘと交差するＹ方向に伸張するように、第２の配線８（Ｃｕ／ＴａＮ）が、ストライプ形状で複数本設けられている。その第１の配線７と第２の配線８とが交差する領域の層間絶縁膜３中には、円筒形状のコンタクトホールが形成され、そのコンタクトホールの内壁面には、可変抵抗膜４（Ｆｅ３Ｏ４で膜厚１０ｎｍ）が設けられている。更に、可変抵抗膜４で形成されるコンタクトホールの内部は埋め込み絶縁膜５（ＳｉＯ２）で充填されている。したがって、第１の配線７と第２の配線８とが交差する領域において、可変抵抗膜４は、第１の電極の機能を果たす第１の配線７と第２の電極の機能を果たす第２の配線８とで挟まれている。そして、この挟まれた可変抵抗膜４が、記憶部として機能する。以上の構成により、大容量のクロスポイント型の不揮発性記憶素子を実現することができる。
本実施の形態と第３の実施の形態との違いは、本実施の形態においては、可変抵抗膜４の直下にダイオード材料９が設けられている点である。この構成により、本実施の形態の不揮発性記憶素子１Ｇのようにマトリクス状に並べてクロスポイント構造にした場合にも、読み出し及び書き込みの場合に生じる隣り合うセルへの電流の回りこみを防止することができる。
なお、本実施の形態においては、マスク枚数を少なくして低コストを実現するために、第１の配線７の直上に共通してダイオード材料９を配したが、セルごとにダイオード材料９を分離して配してもかまわない。また、ダイオード材料９を第１の配線７側に設けたが、第２の配線８側に設けてもよいし、両側に設けてもかまわない。
また、本実施の形態においては、第１の配線７と第２の配線８との交差領域における第１の配線７が第１の電極を構成し、同じく第２の配線８が第２の電極を構成することになるため、第１の配線７及び第２の配線８の他に、別途第１の電極及び第２の電極が設けられてはいない。しかし、可変抵抗膜及び配線の材料の選択いかんによっては、別途第１の電極及び第２の電極が設けないと、化学反応の発生、剥離、抵抗変化特性の劣化が起こる可能性がある。その場合は、可変抵抗膜と第１の配線及び第２の配線との間に、第１の電極及び第２の電極をそれぞれ設けてもかまわない。
（第８の実施の形態）
［不揮発性記憶素子の構成］
図１１（ａ）は、本発明の第８の実施の形態の不揮発性記憶素子の構成を示す断面図であり、図１１（ｂ）は同じく構成を示す平面図である。図１１（ａ）及び（ｂ）に示すように、本実施の形態の不揮発性記憶素子１Ｈにおいては、基板１上に第１の電極２（Ｃｕ／ＴａＮ）が形成され、その第１の電極２上に層間絶縁膜３（ＳｉＯ２で膜厚５００ｎｍ）が形成されている。この層間絶縁膜３を貫通して第１の電極と交差するように溝形状をなす開口部が設けられ、その開口部の両内壁面に可変抵抗膜４ａ、４ｂ（Ｆｅ３Ｏ４で膜厚１０ｎｍ）が形成されている。また、可変抵抗膜４ａ、４ｂで形成される開口部の内部には、埋め込み絶縁膜５（ＳｉＯ２）が充填されている。更に、開口部の両内壁面に形成された可変抵抗膜４ａ，４ｂのそれぞれの上には、第２の電極１０ａ、１０ｂ（Ｃｕ／ＴａＮ）が設けられている。
このような構成にすると、上述したセル抵抗を高抵抗化及び自由設計できる効果に加えて、以下に示す新たな効果が達成される。即ち、第１の電極２と溝状の開口部とが交差する１つのセルの中には、溝状の開口部の両内壁面に形成された可変抵抗膜４ａ，４ｂが２つに分離されて存在する。よって、それぞれの可変抵抗膜４ａ，４ｂにそれぞれ第２の電極１０ａ，１０ｂを接続することによって、１つのセル内に２つの情報を記録することができるため、多値メモリを実現することができるという効果が達成される。したがって、より微細化に適した大容量の不揮発性記憶素子を実現することができる。
［セルの高抵抗化］
以下、第８の実施の形態の不揮発性記憶素子により達成されるセルの高抵抗化について、従来例と比較しながら、説明する。
図１１（ａ）及び（ｂ）に示すように、その溝状の開口部の幅をａ、その開口部の高さをｈ、可変抵抗膜４ａ，４ｂの膜厚をｄ、第１の電極２の幅をｂと定義する。ここで可変抵抗膜の抵抗率をρとすると、図１１（ａ）及び（ｂ）に示した不揮発性記憶素子１Ｈに対応した従来構造の不揮発性記憶素子（すなわち、埋め込み絶縁膜を有しておらず、可変抵抗膜の幅が開口部の幅ａとなる不揮発性記憶素子）におけるセル抵抗Ｒ０は、第１の電極と第２の電極とが交差する領域（面積ａ×ｂ）に形成された可変抵抗膜が有する抵抗と考えられるので、下記の式で与えられる。
Ｒ０＝ρ×ｄ／a×ｂ
＝ρｄ／ａｂ
一方、図１１（ａ）及び（ｂ）に示した本実施の形態の不揮発性記憶素子１Ｈのセル抵抗Ｒ１は、下記の式で与えられる。
Ｒ１＝ρ×ｈ／ｂ×ｄ
＝ρｈ／ｂｄ
したがって、抵抗増幅比ΔＲは、
ΔＲ＝Ｒ１／Ｒ０
＝ａｈ／ｄ2
となる。これは本発明の第１の実施形態の４倍の値である。ここで、従来では、可変抵抗膜の膜厚の増加及び電極面積の縮小によっては実現することが困難な「（従来例のセル抵抗と比べて）１０倍以上」という抵抗増幅比ΔＲを目標とすると、上述の式から、
ａｈ≧ １０ｄ2
の関係が導かれる。即ち、開口部のホールの直径と開口部の高さの積が可変抵抗膜の膜厚の２乗の１０倍以上である関係を満たすことが好ましい。
［不揮発性記憶素子の製造方法］
次に、上述したように構成される第８の実施の形態の不揮発性記憶素子の製造方法について説明する。図２５Ａ（ａ）〜（ｄ）及び図２５Ｂ（ａ）〜（ｄ）は、本発明の第８の実施の形態に係る不揮発性記憶そしの製造方法の工程を示す断面図である。なお、図２５Ａ（ａ）〜（ｂ）に示す工程は、上述した第１の実施の形態における不揮発性記憶素子の製造方法の図１４ａ（ａ）〜（ｂ）に示す工程と同様であるので、説明を省略する。
図２５Ａ（ｃ）に示す工程において、ドライエッチング法により、層間絶縁膜３を貫通して第１の配線７が露出するように、幅２５０ｎｍの溝形状をなす開口部１３を形成する。また、この溝状の開口部１３は、第１の配線７と交差するように形成する。
次に、図２５Ａ（ｄ）に示す工程において、層間絶縁膜３及び第１の配線７の露出された面に、スパッタ法でＦｅＯＸ等の遷移金属の酸化膜材料からなる可変抵抗膜４を形成する。
次に、図２５Ｂ（ａ）に示す工程において、層間絶縁膜３の全面をエッチバックして、層間絶縁膜３の上面における可変抵抗膜を除去する。この際、溝状の開口部１３の下面の可変抵抗膜はエッチバックされて除去されるが、溝状の開口部の内壁面にはサイドウォール形状を有する可変抵抗膜４ａ、４ｂが自己整合的に形成される。
次に、図２５Ｂ（ｂ）に示す工程において、ＣＶＤ法等によりフッ素Ｆをドープした酸化膜からなる埋め込み絶縁膜５を、４００ｎｍ堆積する。溝形状の開口部の幅は２５０ｎｍであるから、このように埋め込み絶縁膜５を４００ｎｍ堆積することにより、コンタクトホール１２内がこの埋め込み絶縁膜５で充填されることになる。
この場合、溝状の開口部の内壁面から埋め込み絶縁膜５が成長し、溝形状の開口部の内部が埋め込み絶縁膜５で充填される。特に本プロセスフローでは、複数の第１の配線７のそれぞれに対応して溝状の開口部が形成されるので、コンタクトホールを形成する場合と比べて、埋め込みが容易である。
次に、図２５Ｂ（ｃ）に示す工程において、ＣＭＰ技術を用いて埋め込み絶縁膜５を研磨して、溝形状の開口部の内部にのみ埋め込み絶縁膜５を残存させる。この場合、ＣＭＰで下地の層間絶縁膜を５０ｎｍ程度研磨するのが好ましい。可変抵抗膜４ａ，４ｂを確実に露出させるためである。また、可変抵抗膜４ａ，４ｂのサイドウォール形状の上部の部分を研磨することで、開口部の上部と下部とでの可変抵抗膜４ａ，４ｂの膜厚の差、ばらつきを小さくするためである。
最後に、図２５Ｂ（ｄ）に示す工程において、密着層ＴａＮ、主要部Ｃｕ材料がこの順に積層してなる第２の配線（Ｃｕ／ＴａＮ＝１８０ｎｍ／２０ｎｍ）１１ａ、１１ｂを、幅３００ｎｍ、厚さ２００ｎｍで、所定方向に伸張するように、複数本形成する。第２の配線１１ａ、１１ｂは、溝状の開口部の両側の内壁面に形成されている可変抵抗膜の上面をそれぞれ閉塞するように形成する。
（第９の実施の形態）
［不揮発性記憶素子の構成］
図１２は、本発明の第９の実施の形態の不揮発性記憶素子の構成を示す断面斜視図である。また、図１３は、同じく構成を示す平面図である。
図１２に示すように、本実施の形態の不揮発性記憶素子１Ｉにおいては、基板１上にＸ方向に伸張するように配置された第１の配線７（Ｃｕ／ＴａＮ）が、ストライプ形状で複数本設けられている。第１の配線７上には、層間絶縁膜３（ＳｉＯ２で膜厚５００ｎｍ）が形成され、その層間絶縁膜３上には、第１の配線７の伸張方向Ｘと交差するＹ方向に伸張するように、第２の配線１１a、１１ｂ（Ｃｕ／ＴａＮ）が、ストライプ形状で複数本設けられている。その第１の配線７と交差して第２の配線１１a、１１ｂと平行になるように、層間絶縁膜３中には溝形状をなす開口部が形成され、その溝状の開口部の両側の内壁面に、可変抵抗膜４ａ、４ｂ（Ｆｅ３Ｏ４で膜厚１０ｎｍ）が設けられている。更に、可変抵抗膜４ａ及び４ｂで形成される溝状の開口部の内部は、埋め込み絶縁膜５（ＳｉＯ２）で充填されている。
したがって、第１の配線７と第２の配線８とが交差する領域において、可変抵抗膜４ａ、４ｂは、第１の電極の機能を果たす第１の配線７と第２の電極の機能を果たす第２の配線８とで挟まれている。その挟まれた可変抵抗膜４ａ、４ｂが、記憶部として機能する。
図１３に示すように、第１の配線７と溝状の開口部が交差する領域の１セルには、可変抵抗膜４ａ、４ｂが分離して２つ存在している。これらの可変抵抗膜４ａ、４ｂに対して第２の配線１１ａ、１１ｂがそれぞれ接続されているので、１つのセル内に２つの情報を記録することができ、多値メモリが実現できる。したがって、より微細化に適した大容量の不揮発性記憶素子を実現することができる。
なお、本実施の形態においては、第１の配線７と第２の配線８との交差領域における第１の配線７が第１の電極を構成し、同じく第２の配線８が第２の電極を構成することになるため、第１の配線７及び第２の配線８の他に、別途第１の電極及び第２の電極が設けられてはいない。しかし、可変抵抗膜及び配線の材料の選択いかんによっては、別途第１の電極及び第２の電極が設けないと、化学反応の発生、剥離、抵抗変化特性の劣化が起こる可能性がある。その場合は、可変抵抗膜と第１の配線及び第２の配線との間に、第１の電極及び第２の電極をそれぞれ設けてもかまわない。
また、可変抵抗膜４ａ及び４ｂは溝状の開口部の両内壁面に物理的に分離して設けられているが、クロストークの懸念がない材料（例えばバルク抵抗が大）であれば、これらの可変抵抗膜４ａ及び４ｂと物理的につながっている可変抵抗膜が、溝状の開口部の下面部に設けられていてもよい。
上述した各実施の形態においては、可変抵抗膜材料は、材料として、ＦｅＯＸを例に説明したが、他の遷移金属であるＮｉ，Ｔｉ，Ｈｆ，Ｚｒ等を用いてもよい。
また、配線材料としてＣｕ（密着層ＴａＮ）を用いたが、Ｓｉ半導体プロセスで用いられるＡｌ、Ｐｔ、又はＷ等を用いてもよい。
上記説明から、当業者にとっては、本発明の多くの改良や他の実施形態が明らかである。従って、上記説明は、例示としてのみ解釈されるべきであり、本発明を実行する最良の態様を当業者に教示する目的で提供されたものである。本発明の精神を逸脱することなく、その構造及び／又は機能の詳細を実質的に変更できる。
本発明に係る不揮発性記憶素子及び不揮発性記憶装置は、高速化及び高集積化を実現することができるため、例えば携帯情報機器や情報家電等の電子機器に用いられる不揮発性記憶素子等として有用である。
本発明に係る不揮発性記憶素子及び不揮発性記憶装置の製造方法は、高速化及び高集積化を実現することができるために、例えば携帯情報機器や情報家電等の電子機器に用いられる不揮発性記憶素子等の製造方法として有用である。
図１Ａ（ａ）は本発明の第１の実施の形態に係る不揮発性記憶素子の構成を示す断面図であり、図１Ａ（ｂ）は同じく構成を示す平面図である。 本発明の第１の実施の形態に係る不揮発性記憶素子の変形例の構成を示す断面図である。 本発明の第２の実施の形態の不揮発性記憶素子の構成を示す断面図である。 本発明の第３の実施の形態に係る不揮発性記憶素子の構成を示す断面斜視図である。 本発明の第４の実施の形態の不揮発性記憶素子の構成を示す断面図である。 本発明の第５の実施の形態の不揮発性記憶素子の構成を示す断面図である。 本発明の第６の実施の形態の不揮発性記憶素子の構成を示す断面図である。 本発明の第７の実施の形態の不揮発性記憶素子の構成を示す断面斜視図である。 図８（ａ）は本発明の第１の実施の形態に係る不揮発性記憶素子の構成を示す断面図であり、図８（ｂ）は従来例の不揮発性記憶素子の構成を示す断面図である。 抵抗増幅比とホール高さとの関係を示すグラフである。 抵抗増幅比と可変抵抗膜の膜厚との関係を示すグラフである。 図１１（ａ）は、本発明の第８の実施の形態の不揮発性記憶素子の構成を示す断面図であり、図１１（ｂ）は同じく構成を示す平面図である。 本発明の第９の実施の形態の不揮発性記憶素子の構成を示す断面斜視図である。 本発明の第９の実施の形態の不揮発性記憶素子の構成を示す平面図である。 本発明の第１の実施の形態に係る不揮発性記憶素子の製造方法の工程を示す図であって、図１４Ａ（ａ）は第１の配線を形成する場合の工程を示す断面図であり、図１４Ａ（ｂ）は層間絶縁膜を形成する場合の工程を示す断面図である。また、図１４Ａ（ｃ）はコンタクトホールを形成する場合の工程を示す断面図であり、図１４Ａ（ｄ）は可変抵抗膜を形成する場合の工程を示す断面図である。 本発明の第１の実施の形態に係る不揮発性記憶素子の製造方法の工程を示す図であって、図１４Ｂ（ａ）は層間絶縁膜上の可変抵抗膜を除去する場合の工程を示す断面図であり、図１４Ｂ（ｂ）は埋め込み絶縁膜を形成する場合の工程を示す断面図である。また、図１４Ｂ（ｃ）は埋め込み絶縁膜を研磨する場合の工程を示す断面図であり、図１４Ｂ（ｄ）は第２の配線を形成する場合の工程を示す断面図である。 本発明の第２の実施の形態に係る不揮発性記憶素子の第１の製造方法の工程を示す図であって、図１５Ａ（ａ）は第１の配線を形成する場合の工程を示す断面図であり、図１５Ａ（ｂ）は層間絶縁膜を形成する場合の工程を示す断面図である。また、図１５Ａ（ｃ）はコンタクトホールを形成する場合の工程を示す断面図であり、図１５Ａ（ｄ）は可変抵抗膜を形成する場合の工程を示す断面図である。 本発明の第２の実施の形態に係る不揮発性記憶素子の第１の製造方法の工程を示す図であって、図１５Ｂ（ａ）は層間絶縁膜上の可変抵抗膜を除去する場合の工程を示す断面図であり、図１５Ｂ（ｂ）は埋め込み絶縁膜を形成する場合の工程を示す断面図である。また、図１５Ｂ（ｃ）は埋め込み絶縁膜を研磨する場合の工程を示す断面図であり、図１５（ｄ）は第２の配線を形成する場合の工程を示す断面図である。 本発明の第２の実施の形態に係る不揮発性記憶素子の第２の製造方法の工程を示す図であって、図１６Ａ（ａ）は第１の配線を形成する場合の工程を示す断面図であり、図１６Ａ（ｂ）は層間絶縁膜を形成する場合の工程を示す断面図である。また、図１６Ａ（ｃ）はコンタクトホールを形成する場合の工程を示す断面図であり、図１６Ａ（ｄ）は可変抵抗膜を形成する場合の工程を示す断面図である。 本発明の第２の実施の形態に係る不揮発性記憶素子の第２の製造方法の工程を示す図であって、図１６Ｂ（ａ）は埋め込み絶縁膜を形成する場合の工程を示す断面図であり、図１６Ｂ（ｂ）は平坦化処理を行う場合の工程を示す断面図である。また、図１６Ｂ（ｃ）は埋め込み絶縁膜をエッチングする場合の工程を示す断面図であり、図１６（ｄ）は第２の配線を形成する場合の工程を示す断面図である。 図１６Ｂに示す工程における不揮発性記憶素子の要部断面を示す図であって、図１７Ａ（ａ）〜（ｃ）は、コンタクトホール高さが１５０ｎｍであって、コンタクトホール径が０．２４μｍ、０．４０μｍ、０．６０μｍの場合の要部断面図である。 図１６Ｂに示す工程における不揮発性記憶素子の要部断面を示す図であって、図１７Ｂ（ａ）〜（ｃ）は、コンタクトホール高さが３５０ｎｍであって、コンタクトホール径が０．２４μｍ、０．４０μｍ、０．６０μｍの場合の要部断面図である。 コンタクトホールの開口径と、コンタクトホールの内壁面の可変抵抗膜の膜厚との関係を示すグラフである。 図１９（ａ）〜（ｆ）は、図１６Ｂ（ｃ）に示す工程における不揮発性記憶素子の構成を示す平面図である。 コンタクトホールの開口径とコンタクトホール内壁面の可変抵抗膜とが形成する面積との関係を示すグラフである。 図２１（ａ）〜（ｄ）は、第２の実施の形態の不揮発性記憶素子における初期のセル抵抗を示すグラフである。 図２２（ａ）〜（ｃ）は、第２の実施の形態の不揮発性記憶素子におけるセルの抵抗変化の様子を示すグラフである。 本発明の第５の実施の形態に係る不揮発性記憶素子の製造方法の工程を示す図であって、図２３Ａ（ａ）は第１の配線及びダイオード材料を形成する場合の工程を示す断面図であり、図２３Ａ（ｂ）は層間絶縁膜を形成する場合の工程を示す断面図である。また、図２３Ａ（ｃ）はコンタクトホールを形成する場合の工程を示す断面図であり、図２３Ａ（ｄ）は、可変抵抗膜を形成する場合の工程を示す断面図である。 本発明の第５の実施の形態に係る不揮発性記憶素子の製造方法の工程を示す図であって、図２３Ｂ（ａ）は可変抵抗膜を研磨する場合の工程を示す断面図であり、図２３Ｂ（ｂ）は埋め込み絶縁膜を形成する場合の工程を示す断面図である。また、図２３Ｂ（ｃ）は埋め込み絶縁膜を研磨する場合の工程を示す断面図であり、図２３Ｂ（ｄ）は第２の配線を形成する場合の工程を示す断面図である。 本発明の第６の実施の形態に係る不揮発性記憶素子の製造方法の工程を示す図であって、図２４Ａ（ａ）は第１の配線を形成する場合の工程を示す断面図であり、図２４Ａ（ｂ）は層間絶縁膜を形成する場合の工程を示す断面図である。また、図２４Ａ（ｃ）はコンタクトホールを形成する場合の工程を示す断面図であり、図２４Ａ（ｄ）は可変抵抗膜を形成する場合の工程を示す断面図である。 本発明の第６の実施の形態に係る不揮発性記憶素子の製造方法の工程を示す図であって、図２４Ｂ（ａ）は層間絶縁膜上の可変抵抗膜を除去する場合の工程を示す断面図であり、図２４Ｂ（ｂ）は埋め込み絶縁膜を形成する場合の工程を示す断面図である。また、図２４Ｂ（ｃ）は、リセスを形成する場合の工程を示す断面図であり、図２４Ｂ（ｄ）は、ダイオード材料を形成する場合の工程を示す断面図である。 本発明の第６の実施の形態に係る不揮発性記憶素子の製造方法の工程を示す図であって、図２４Ｃ（ａ）はダイオード材料を研磨する場合の工程を示す断面図であり、図２４Ｃ（ｂ）は第２の配線を形成する場合の工程を示す断面図である。 本発明の第８の実施の形態に係る不揮発性記憶素子の製造方法の工程を示す図であって、図２５Ａ（ａ）は第１の配線を形成する場合の工程を示す断面図であり、図２５Ａ（ｂ）は層間絶縁膜を形成する場合の工程を示す断面図である。また、図２５Ａ（ｃ）は溝形状の開口部を形成する場合の工程を示す断面図であり、図２５Ａ（ｄ）は可変抵抗膜を形成する場合の工程を示す断面図である。 本発明の第８の実施の形態に係る不揮発性記憶素子の製造方法の工程を示す図であって、図２５Ｂ（ａ）は層間絶縁膜の上面における可変抵抗膜を除去する場合の工程を示す断面図であり、図２５Ｂ（ｂ）は埋め込み絶縁膜を形成する場合の工程を示す断面図である。また、図２５Ｂ（ｃ）は埋め込み絶縁膜を研磨する場合の工程を示す断面図であり、図２５Ｂ（ｄ）は第２の配線を形成する場合の工程を示す断面図である。 第１の従来のクロスポイント型の不揮発性記憶素子の要部断面斜視図 第２の従来の不揮発性抵抗記憶素子の要部断面斜視図
符号の説明
１ 基板
１Ａ〜１Ｉ 不揮発性記憶素子
２ 第１の電極
３ 層間絶縁膜
４，４ａ，４ｂ 可変抵抗膜
５ 埋め込み絶縁膜
６ 第２の電極
７ 第１の配線
８ 第２の配線
９ ダイオード
１０ａ，１０ｂ 第２の電極
１１ａ，１１ｂ 第２の配線
１２ 層間絶縁膜中のホール状の開口部
１３ 層間絶縁膜中の溝状の開口部
１４ 層間絶縁膜中の開口部のリセス
１０１ 第１の配線
１０２ 第２の配線
１０３ 可変抵抗膜
１０４ 第１の配線
１０５ 第２の配線
１０６ ダイオード材料
１０７ 可変抵抗膜

Claims (9)

  1. 第１の電極と、
    前記第１の電極より上方に形成される第２の電極と、
    前記第１の電極と前記第２の電極との間に形成され、これらの電極間に与えられる電気的パルスにより直接的に抵抗値が増加または減少する可変抵抗膜と、
    前記第１の電極及び前記第２の電極間に設けられる層間絶縁膜と
    を備え、
    前記層間絶縁膜には、その表面から前記第１の電極に至り、前記可変抵抗膜の膜厚以上の高さを有するコンタクトホールが形成され、
    前記可変抵抗膜は、前記コンタクトホールの内壁面及び下面に、前記コンタクトホール内の前記第１の電極を覆うように形成され、
    前記可変抵抗膜により形成される前記コンタクトホールの内部領域には、埋め込み絶縁膜が充填されており、
    前記第２の電極は、前記コンタクトホールの上面を閉塞するように形成され、
    前記第１の電極と前記第２の電極との間に電気的パルスが与えられた場合に、前記可変抵抗膜以外には電流が流れないように構成されている、不揮発性記憶素子。
  2. 平面視における前記埋め込み絶縁膜の最小膜厚は、前記可変抵抗膜の最小膜厚と比べて大きい、請求項１に記載の不揮発性記憶素子。
  3. 前記コンタクトホールは円筒形状をなしており、前記コンタクトホールの開口面の直径と前記コンタクトホールの高さとの積が前記可変抵抗膜の膜厚の２乗の４０倍以上である、請求項１に記載の不揮発性記憶素子。
  4. 基板と、
    前記基板の上に互い平行に形成された複数の第１の配線と、
    前記複数の第１の配線の上方に前記基板の主面に平行な面内において互いに平行に且つ前記複数の第１の配線に立体交差するように形成された複数の第２の配線と、
    前記複数の第１の配線と前記複数の第２の配線との立体交差点のそれぞれに対応してマトリクス状に配される、複数のメモリセルとを備え、
    前記メモリセルのそれぞれは、
    前記第１の配線を構成する又は前記第１の配線と接続される第１の電極と、
    前記第１の電極より上方に形成される、前記第２の配線を構成する又は前記第２の配線と接続される第２の電極と、
    前記第１の電極と前記第２の電極との間に形成され、これらの電極間に与えられる電気的パルスにより直接的に抵抗値が増加または減少する可変抵抗膜と、
    前記第１の電極及び第２の電極間に設けられる層間絶縁膜と
    を含み、
    前記層間絶縁膜には、その表面から前記第１の電極に至り、前記可変抵抗膜の膜厚以上の高さを有するコンタクトホールが形成され、
    前記可変抵抗膜は、前記コンタクトホールの内壁面及び下面に、前記コンタクトホール内の前記第１の電極を覆うように形成され、
    前記可変抵抗膜により形成される前記コンタクトホールの内部領域には、埋め込み絶縁膜が充填されており、
    前記第２の電極は、前記コンタクトホールの上面を閉塞するように形成され、
    前記第１の電極と前記第２の電極との間に電気的パルスが与えられた場合に、前記可変抵抗膜以外には電流が流れないように構成されている、不揮発性記憶素子。
  5. 前記メモリセルのそれぞれにおいて、前記可変抵抗膜と前記第１の電極との間であって、前記コンタクトホールの下面に、整流特性を有するダイオード材料が形成されている、請求項４に記載の不揮発性記憶素子。
  6. 前記メモリセルのそれぞれにおいて、前記可変抵抗膜と前記第２の電極との間であって、前記コンタクトホールの上面に、整流特性を有するダイオード材料が形成されている、請求項４に記載の不揮発性記憶素子。
  7. 請求項１に記載の不揮発性記憶素子の製造方法であって、
    基板上に第１の配線を形成する工程（ａ）と、
    前記第１の配線を覆う層間絶縁膜を形成する工程（ｂ）と、
    前記第１の配線上に前記層間絶縁膜を貫通するコンタクトホールを形成する工程（ｃ）と、
    前記層間絶縁膜及び前記第１の配線の露出された面に、前記コンタクトホール内の前記第１の配線を覆うように可変抵抗膜を形成する工程（ｄ）と、
    前記コンタクトホールの内壁面及び下面に形成された可変抵抗膜を残して、前記層間絶縁膜の上に形成された可変抵抗膜を除去する工程（ｅ）と、
    前記層間絶縁膜及び前記可変抵抗膜の露出された面に、埋め込み絶縁膜を形成する工程（ｆ）と、
    前記可変抵抗膜で形成される前記コンタクトホールの内部領域に形成された埋め込み絶縁膜を残して、前記露出された面に形成された埋め込み絶縁膜を除去する工程（ｇ）と、
    前記可変抵抗膜上に第２の配線を、前記コンタクトホールの上面を閉塞するように形成する工程（ｈ）と
    を有する、不揮発性記憶素子の製造方法。
  8. 前記可変抵抗膜と前記第１の配線との間、又は前記可変抵抗膜と前記第２の配線との間に、整流特性を有するダイオード材料を形成する工程（ｉ）を更に有する、請求項７に記載の不揮発性記憶素子の製造方法。
  9. 請求項１に記載の不揮発性記憶素子の製造方法であって、
    基板上に第１の配線を形成する工程（ａ）と、
    前記第１の配線を覆う層間絶縁膜を形成する工程（ｂ）と、
    前記第１の配線上に前記層間絶縁膜を貫通するコンタクトホールを形成する工程（ｃ）と、
    前記層間絶縁膜及び前記第１の配線の露出された面に、前記コンタクトホール内の前記第１の配線を覆うように可変抵抗膜を形成する工程（ｄ）と、
    前記可変抵抗膜の露出された面に、埋め込み絶縁膜を形成する工程（ｅ）と、
    前記コンタクトホールの内壁面及び下面に形成された可変抵抗膜、並びに当該可変抵抗膜によって形成されるコンタクトホールの内部領域に形成された埋め込み絶縁膜を残して、前記露出された面に形成された埋め込み絶縁膜及び前記露出された面に形成された前記可変抵抗膜を除去する工程（ｆ）と、
    前記可変抵抗膜上に第２の配線を、前記コンタクトホールの上面を閉塞するように形成する工程（ｇ）と
    を有する、不揮発性記憶素子の製造方法。
JP2008266779A 2006-03-30 2008-10-15 不揮発性記憶素子及びその製造方法 Active JP5042962B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008266779A JP5042962B2 (ja) 2006-03-30 2008-10-15 不揮発性記憶素子及びその製造方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2006093988 2006-03-30
JP2006093988 2006-03-30
JP2008266779A JP5042962B2 (ja) 2006-03-30 2008-10-15 不揮発性記憶素子及びその製造方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2008509778A Division JP4989631B2 (ja) 2006-03-30 2007-03-27 不揮発性記憶素子

Publications (2)

Publication Number Publication Date
JP2009065184A JP2009065184A (ja) 2009-03-26
JP5042962B2 true JP5042962B2 (ja) 2012-10-03

Family

ID=38581046

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2008509778A Active JP4989631B2 (ja) 2006-03-30 2007-03-27 不揮発性記憶素子
JP2008266779A Active JP5042962B2 (ja) 2006-03-30 2008-10-15 不揮発性記憶素子及びその製造方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2008509778A Active JP4989631B2 (ja) 2006-03-30 2007-03-27 不揮発性記憶素子

Country Status (3)

Country Link
US (2) US7884346B2 (ja)
JP (2) JP4989631B2 (ja)
WO (1) WO2007116749A1 (ja)

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101501850B (zh) 2006-10-16 2011-01-05 松下电器产业株式会社 非易失性存储元件及其制造方法
JP4167298B2 (ja) * 2006-11-20 2008-10-15 松下電器産業株式会社 不揮発性半導体記憶装置およびその製造方法
JP4427630B2 (ja) * 2007-11-15 2010-03-10 パナソニック株式会社 不揮発性記憶装置およびその製造方法
JP5257573B2 (ja) * 2007-12-06 2013-08-07 ソニー株式会社 記憶素子および記憶装置
US7812335B2 (en) * 2008-04-11 2010-10-12 Sandisk 3D Llc Sidewall structured switchable resistor cell
JP2011151049A (ja) * 2008-05-16 2011-08-04 Panasonic Corp 不揮発性半導体記憶装置およびその製造方法
JP5343440B2 (ja) * 2008-08-01 2013-11-13 富士通セミコンダクター株式会社 抵抗変化素子、抵抗変化素子の製造方法および半導体メモリ
WO2010022036A2 (en) * 2008-08-18 2010-02-25 Contour Semiconductor, Inc. Method for forming self-aligned phase-change semiconductor diode memory
IT1391864B1 (it) * 2008-09-30 2012-01-27 St Microelectronics Rousset Cella di memoria resistiva e metodo per la fabbricazione di una cella di memoria resistiva
KR20100058909A (ko) * 2008-11-25 2010-06-04 삼성전자주식회사 가변저항 메모리 소자의 형성방법
CN102067314A (zh) * 2009-04-14 2011-05-18 松下电器产业株式会社 电阻变化元件及其制造方法
US8394669B2 (en) * 2009-07-13 2013-03-12 Panasonic Corporation Resistance variable element and resistance variable memory device
KR101616972B1 (ko) * 2009-09-15 2016-04-29 삼성전자주식회사 저항 소자를 갖는 반도체 장치 및 그 형성 방법
JP4902821B1 (ja) * 2010-04-28 2012-03-21 パナソニック株式会社 抵抗変化型不揮発性記憶装置及びその製造方法
US8492195B2 (en) * 2010-08-23 2013-07-23 Crossbar, Inc. Method for forming stackable non-volatile resistive switching memory devices
US8847196B2 (en) 2011-05-17 2014-09-30 Micron Technology, Inc. Resistive memory cell
US8570786B2 (en) 2011-07-07 2013-10-29 Kabushiki Kaisha Toshiba Memory device and fabricating method thereof
KR20130043533A (ko) * 2011-10-20 2013-04-30 삼성전자주식회사 도전성 버퍼 패턴을 갖는 비-휘발성 메모리소자 및 그 형성 방법
KR20130108790A (ko) * 2012-03-26 2013-10-07 에스케이하이닉스 주식회사 가변 저항 메모리 장치 및 그 제조 방법
CN103579280B (zh) * 2012-08-10 2015-12-02 复旦大学 电阻型存储器及其制备方法
JP2014082279A (ja) * 2012-10-15 2014-05-08 Panasonic Corp 不揮発性記憶装置及びその製造方法
US9691981B2 (en) 2013-05-22 2017-06-27 Micron Technology, Inc. Memory cell structures
US9577192B2 (en) * 2014-05-21 2017-02-21 Sony Semiconductor Solutions Corporation Method for forming a metal cap in a semiconductor memory device
US11158788B2 (en) * 2018-10-30 2021-10-26 International Business Machines Corporation Atomic layer deposition and physical vapor deposition bilayer for additive patterning
TWI744165B (zh) * 2021-01-06 2021-10-21 華邦電子股份有限公司 電阻式隨機存取記憶體及其製造方法
CN113611796A (zh) * 2021-04-16 2021-11-05 联芯集成电路制造(厦门)有限公司 电阻式随机存取存储器及其制作方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0445584A (ja) * 1990-06-13 1992-02-14 Casio Comput Co Ltd 相転移型メモリ素子およびその製造方法
JPH06232271A (ja) * 1993-01-29 1994-08-19 Nippon Telegr & Teleph Corp <Ntt> 結線材料及び入出力制御方法
US6034882A (en) 1998-11-16 2000-03-07 Matrix Semiconductor, Inc. Vertically stacked field programmable nonvolatile memory and method of fabrication
US6635914B2 (en) * 2000-09-08 2003-10-21 Axon Technologies Corp. Microelectronic programmable device and methods of forming and programming the same
US6580144B2 (en) 2001-09-28 2003-06-17 Hewlett-Packard Development Company, L.P. One time programmable fuse/anti-fuse combination based memory cell
US7151273B2 (en) 2002-02-20 2006-12-19 Micron Technology, Inc. Silver-selenide/chalcogenide glass stack for resistance variable memory
US7087919B2 (en) * 2002-02-20 2006-08-08 Micron Technology, Inc. Layered resistance variable memory device and method of fabrication
US6579760B1 (en) 2002-03-28 2003-06-17 Macronix International Co., Ltd. Self-aligned, programmable phase change memory
JP4103497B2 (ja) 2002-04-18 2008-06-18 ソニー株式会社 記憶装置とその製造方法および使用方法、半導体装置とその製造方法
US6850429B2 (en) 2002-08-02 2005-02-01 Unity Semiconductor Corporation Cross point memory array with memory plugs exhibiting a characteristic hysteresis
US7326979B2 (en) * 2002-08-02 2008-02-05 Unity Semiconductor Corporation Resistive memory device with a treated interface
DE60312040T2 (de) 2002-12-19 2007-12-13 Koninklijke Philips Electronics N.V. Elektrische vorrichtung mit phasenwechselmaterial und parallelheizung
JP2004319587A (ja) 2003-04-11 2004-11-11 Sharp Corp メモリセル、メモリ装置及びメモリセル製造方法
KR100639206B1 (ko) 2004-06-30 2006-10-30 주식회사 하이닉스반도체 상변환 기억 소자 및 그 제조방법
KR100668824B1 (ko) * 2004-06-30 2007-01-16 주식회사 하이닉스반도체 상변환 기억 소자 및 그 제조방법
KR100568543B1 (ko) * 2004-08-31 2006-04-07 삼성전자주식회사 작은 접점을 갖는 상변화 기억 소자의 제조방법
JP4017650B2 (ja) * 2005-12-02 2007-12-05 シャープ株式会社 可変抵抗素子及びその製造方法

Also Published As

Publication number Publication date
US8227786B2 (en) 2012-07-24
US7884346B2 (en) 2011-02-08
JPWO2007116749A1 (ja) 2009-08-20
US20110140828A1 (en) 2011-06-16
JP2009065184A (ja) 2009-03-26
WO2007116749A1 (ja) 2007-10-18
JP4989631B2 (ja) 2012-08-01
US20090174519A1 (en) 2009-07-09

Similar Documents

Publication Publication Date Title
JP5042962B2 (ja) 不揮発性記憶素子及びその製造方法
US7670871B2 (en) Method of fabricating a phase-change memory
JP5000788B2 (ja) 不揮発性記憶装置およびその製造方法
KR100881181B1 (ko) 반도체 메모리 소자 및 그 제조 방법
JP4373486B2 (ja) 不揮発性記憶素子アレイおよびその製造方法
JP4166820B2 (ja) 抵抗変化型素子、半導体装置、およびその製造方法
US20080247219A1 (en) Resistive Random Access Memory Devices Including Sidewall Resistive Layers and Related Methods
JP4897089B2 (ja) 抵抗変化型不揮発性記憶装置及びその製造方法
JP4880894B2 (ja) 半導体記憶装置の構造及びその製造方法
TW201032315A (en) Three-dimensional semiconductor structure and method of fabricating the same
JP5056096B2 (ja) 不揮発性半導体記憶装置およびその製造方法
JP2008306011A (ja) 不揮発性半導体記憶装置およびその製造方法
JP5061469B2 (ja) 不揮発性記憶素子およびその製造方法
JP5580126B2 (ja) 不揮発性記憶装置及びその製造方法
US20130320284A1 (en) Field focusing features in a reram cell
US7985961B2 (en) Resistive random access memory device
JP2008218855A (ja) 不揮発性記憶素子及びその製造方法
US9153781B2 (en) Method for manufacturing resistive random access storage unit
JP2010177654A (ja) 抵抗変化型不揮発性記憶装置および製造方法
JP2012119499A (ja) 半導体装置の製造方法及び半導体装置
CN117202670A (zh) 一种半导体结构及其制备方法
JP2010245425A (ja) 抵抗変化型不揮発性記憶装置および製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090109

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090109

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110317

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120214

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120413

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120529

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120604

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120619

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120711

R150 Certificate of patent or registration of utility model

Ref document number: 5042962

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150720

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250