JP4980066B2 - 導電性パスの分散自動ルーティング - Google Patents

導電性パスの分散自動ルーティング Download PDF

Info

Publication number
JP4980066B2
JP4980066B2 JP2006541235A JP2006541235A JP4980066B2 JP 4980066 B2 JP4980066 B2 JP 4980066B2 JP 2006541235 A JP2006541235 A JP 2006541235A JP 2006541235 A JP2006541235 A JP 2006541235A JP 4980066 B2 JP4980066 B2 JP 4980066B2
Authority
JP
Japan
Prior art keywords
route
client computer
pin pair
client
assigned
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2006541235A
Other languages
English (en)
Other versions
JP2008507002A (ja
Inventor
ペチュニン，ウラジミール，ヴイ
プフェイル，チャールズ，エル
スタルコフ，アレクサンデル，エヌ
ナタラジャン，ヴェンカット
スミス，フランクリン，エドウィン
Original Assignee
メンター・グラフィクス・コーポレーション
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by メンター・グラフィクス・コーポレーション filed Critical メンター・グラフィクス・コーポレーション
Publication of JP2008507002A publication Critical patent/JP2008507002A/ja
Application granted granted Critical
Publication of JP4980066B2 publication Critical patent/JP4980066B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/394—Routing
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2111/00—Details relating to CAD techniques
    • G06F2111/02—CAD in a network environment, e.g. collaborative CAD or distributed simulation

Description

発明の詳細な説明
［関連出願の相互参照］
本出願は、参照することにより含まれる、２００３年１１月２１日に出願された米国仮出願第６０／５２３，６９７号「Ａ Ｒｅｖｏｌｕｔｉｏｎａｒｙ Ｄｅｓｉｇｎ Ｔｅｃｈｎｏｌｏｇｙ」の優先権を主張する。
［発明の技術分野］
本発明は、電子設計自動化ツールの技術分野に関する。より詳細には、本発明の実施例は、プリント基板（ＰＣＢ）設計におけるトレースのルーティングを含む電子回路の導電性パスのルーティングに関する。
［発明の背景］
電子回路は、典型的には、レジスタ、集積回路（ＩＣ）、キャパシタ、ダイオード、トランジスタなどの多数の電子コンポーネントを有する。各コンポーネントは、当該コンポーネントがあるタイプの電気コンダクタにより１以上の他のコンポーネントに電気的に接続される接続ポイント（又はピン）を有する。プリント基板（ＰＣＢ）上の回路では、コンポーネントピンは、基板上（内）の導電性ストリップ（又はトレース）と接続される。多くのケースにおいて、電気回路はまず概略図により記述される。この概略は、通常は記号表示されたコンポーネント間を結ぶラインにより相互接続される従来技術による記号（レジスタについてはジグザグのライン、ＩＣについては矩形のボックスなど）として回路コンポーネントを示す。概略図に与えられるコンポーネントと、当該コンポーネント間の必要な電気的接続に基づき、ＰＣＢ上の物理コンポーネントの構成（又は配置）が決定される。その後、電気的に接続される必要があるピンのペア間でトレースがルーティングされる。
電子回路がより複雑になるに従い、当該回路のＰＣＢの設計はより困難なものとなる。この複雑さのため、多くの設計者がしばしば同一のＰＣＢ設計について作業する。参照することによりここに含まれる、米国特許第６，７０８，３１３号「Ｐａｒａｌｌｅｌ Ｅｌｅｃｔｒｏｎｉｃ Ｄｅｓｉｇｎ Ａｕｔｏｍａｔｉｏｎ：Ｓｈａｒｅｄ Ｓｉｍｕｌｔａｎｅｏｕｓ Ｅｄｉｔｉｎｇ」は、複数の設計者が同一のＰＣＢ設計について同時に作業することを可能にするシステム及び方法を記載している。ここで使用される「設計者」とは、人間の設計者と設計機能を実行するソフトウェアアプリケーションの両方を含む。少なくとも一実施例では、サーバコンピュータはＰＣＢ設計を維持し、当該設計のコピーが複数のクライアントコンピュータに配置される。各クライアントは、ＰＣＢ設計の全体を閲覧することができる。クラインと側で当該設計が編集されると、この編集は設計を編集するリクエストとしてサーバに送信される。サーバが設計基準チェック（ＤＲＣ）を実行し、リクエストされた編集が他の編集とコンフリクトしない、又はＰＣＢ設計に課された制約（トレース間の最小セパレーションなど）に違反していないことを確認した後、サーバは、リクエストされた編集を当該設計に適用する。適用された編集は、その後、クライアント側におけるＰＣＢ設計コピーの更新のため、クライアントに配信される。
複数の設計者が同一のＰＣＢ設計について同時に作業するときでさえ、この処理は大変時間のかかるものとなりうる。設計処理の最も時間を要する点の１つは、電子コンポーネント間の導電性パスのルーティングである。接続ラインが頻繁に交差している概略図では、ＰＣＢ上のトレースの交差は短絡又は他の望ましくない結果をもたらしうる。回路のすべてのコンポーネントが基板上のある位置に割り当てられると（配置されると）、所望の電子接続のみが生成されるように、ピン間の接続がルーティングされる必要がある。一部のケースでは、ＰＣＢは相互に接続される必要がある数百又は数千のピンを有するかもしれない。ある接続について与えられたルートは、しばしば他の接続のための利用可能なルートを排除する。ルート決定される接続が多くなるほど、利用可能なルーティングスペースは少なくなり、残りの接続をルート決定する作業はより困難となる。マルチレイヤＰＣＢは、接続をルート決定するためのスペースをより多く提供することにより上記問題を解消するものであるが、この作業は極めて複雑なものである。しばしば、多数の接続が、以前にルート決定された接続が「取り除かれ（ｒｉｐｐｅｄ ｕｐ）」、再ルート決定される必要があることが検出される前に、ルート決定される。
人間の設計者によるＰＣＢの手動によるルート決定は、大変大きな作業時間を要するため、ルーティング処理を自動化する（「自動ルーティング」）ための多数のアルゴリズムが作成されてきた。しかしながら、適度な複雑さの回路についてでさえ、既存のアルゴリズムはＰＣＢ全体をルート決定するのに極めて多くの時間を要する。実際、ＰＣＢ設計者が仕事時間の終わりに自動ルーティングプログラムをスタートさせ、プログラムを一晩中実行させることが通常である。このような大きな実行時間に対する１つの可能な解決策は、複数のコンピュータ間にルーティングタスクを分散させることである。集積回路（ＩＣ）の設計に用いられるルーティングプログラムは、予め分散環境において動作するよう変換されていた。しかしながら、ＰＣＢのルーティング問題は、ＩＣルーティングに係るものとは全く異なるものである。例えば、ＩＣの機能コンポーネントは、しばしばトレースが基盤の幅全体及び／又は長さ全体にわたることが必要であるＰＣＢよりも、より局所化される傾向にある。この局所性の欠落は、ＰＣＢのルーティング設計の領域の割当てを困難にすると共に、異なる設計者（人間又は自動化の何れでも）によりルート決定される各セクションを結合させるとき問題を生じさせる。ＩＣの各要素は、同一サイズに近いものとなる傾向があり（少なくともトランジスタレベルでは）、しばしばチップの異なるレベルにおける導電性パスの接続に関するコストは大きなものではない。他方、ＰＣＢ上に配置される各コンポーネントは、広範なサイズを有し、このサイズ範囲はルーティング問題を複雑化しうる。さらに、製造コストはしばしば、異なるＰＣＢレイヤ上のトレースを接続する「ビア」を最小限に抑えるよう要求する。上記及び他の理由のため、ＩＣ設計に用いられる分散自動ルーティングアプローチは、ＰＣＢ設計において限定的な価値しか有さない。実際、分散ＰＣＢ自動ルーティングは、新たなタイプのルーティングアルゴリズムがまず開発されることを要求し、既存のルーティングアルゴリズムが１つのＰＣＢをルート決定するのに複数のコンピュータにより効果的には利用することができないと、多くが考えている。
［発明の概要］
本発明の実施例は、自動ルーティングがより迅速に実行されることを可能にし、ＰＣＢ設計のルートが既存のルーティングアルゴリズムを利用して複数のコンピュータにより生成されることを可能にする。少なくとも一部の実施例では、サーバコンピュータは、ＰＣＢ設計のためのマスターデータベースを維持する。このデータベースは、回路コンポーネントとそれらの配置に関する情報、ＰＣＢ設計の設計基準及び他の各種情報を有する。ＰＣＢ設計のコピーが、複数のクライアントコンピュータに提供される。概略的な電子回路（又はそのための他の設計データ）が、接続される必要がある回路コンポーネントピンのすべてのペアのリストを生成するのに利用される。このリスト（又はネットリスト）は、サーバによりソートされる。各クライアントについて、サーバは接続がルート決定される必要がある異なるピンペアを割り当てる。クライアントが与えられたピンペアについて割り当てられたルーティングタスクを完了すると、結果をサーバに転送する。特に、クライアントは、サーバがＰＣＢマスターデザインを、クライアントがそれの割り当てられたピンペアについて求めたルートにより更新することを要求する。編集リクエストを転送した後、クライアントは、当該編集を反映させるため、ＰＣＢ設計のそれのコピーを更新しない。代わりに、クライアントは、サーバによるピンペアの割当て前に占有されていた状態にそれのコピーを返す。
少なくとも第１実施例では、本発明は、プリント基板（ＰＣＢ）の導電性パスをルート決定する方法を有する。当該方法は、コンポーネントピンペアを２つのピンの間に導電性パスを自動的にルート決定するよう構成される複数のクライアントコンピュータのそれぞれに割り当てることからなる。本方法はまた、各クライアントから当該クライアントの割り当てられたピンペアを接続する導電性パスの提起されたルートを受信することからなる。当該ルートは、マスターＰＣＢ設計に含められ、本方法の各ステップが繰り返される。第２実施例は、第１実施例の方法を実行するための命令を含むマシーン可読媒体を含む。
少なくとも第２実施例では、本発明は、プリント基板（ＰＣＢ）の導電性パスをルート決定する他の方法を有する。本方法は、接続する導電性パスがルート決定される電子回路の１以上のコンポーネントのピンを特定するピンペア割当てを含む。本方法はさらに、特定されたピン間の導電性パスのルートを自動検出し、検出されたルートを提起する編集リクエストを送信し、提起されたルートがＰＣＢ設計に含まれることの表示を受信することからなる。当該表示の受信後、ＰＣＢ設計のローカルコピーが、検出されたルートを含むよう更新される。第４実施例は、第３実施例の方法を実行するための命令を含むマシーン可読媒体を含む。
本発明の上記及び他の特徴及び効果は、添付された図面と共に以下の好適な実施例の詳細な説明から容易に明らかとなり、十分理解されるであろう。
［好適実施例の詳細な説明］
少なくとも一部の実施例は、従来の自動ルーティングアルゴリズムを実行する複数のコンピュータ間のＰＣＢ設計の自動ルーティングを分散化する。予備的なテスト処理は、大きく複雑なＰＣＢをルーティングするとき、コンピュータの個数に対して約０．７５のパフォーマンスレシオとなる。言い換えると、４つのクライアントコンピュータを用いてＰＣＢをルート決定する場合、ＰＣＢは、１つのコンピュータを用いてルート決定する場合より約３倍速くルート決定される。少なくとも一部の実施例では、サーバコンピュータは、ＰＣＢ設計のためのマスターデータベースを維持する。このデータベースは、回路コンポーネントとそれらの配置に関する情報、ＰＣＢ設計の設計基準及び他の各種情報を有する。ＰＣＢ設計のコピーが複数のクライアントコンピュータに提供される。概略的な電子回路（又はそれについての他の設計データ）が、電気的に接続される必要がある回路コンポーネントピンのすべてのペアのリストを生成するのに利用される。このリスト（又はネットリスト）、その後サーバにソートされる。各クライアントについて、サーバは、接続がルート決定される必要がある異なるピンペアを割り当てる。クライアントが与えられたピンペアについて割り当てられたルーティングタスクを完了させると、それは結果をサーバに転送する。特に、クライアントは、サーバがクライアントがそれの割り当てられたピンペアについて検出したルートによりＰＣＢマスター設計を更新することをリクエストする。編集リクエストを転送した後、クライアントは、編集を反映させるためのＰＣＢ設計のそれのコピーを更新しない。代わりに、クライアントは、それのコピーをサーバによるピンペアの割当て前に占有されている状態に返す。
クライアントから編集リクエストを受信した後、サーバは、要求元のクライアントにより検出されたルートについて設計基準チェック（ＤＲＣ）を実行する。当該ルートがＤＲＣをパスすると、サーバは、当該ルートを含めるよう編集リクエストをマスター設計に適用する。サーバは、新たなルートを反映させるため、すべてのクライアントにそれらのＰＣＢ設計のコピーを変更するよう更新を転送する。サーバはまた、新たに適用されたルートを検出したクライアントに新たなピンペアを割り当てる。編集リクエストがＤＲＣを満たしていない場合、サーバは、ＰＣＢマスター設計を更新しない。代わりに、サーバは、当該リクエストを送信したクライアントに前に割り当てられたピンペアのルート決定を再試行し、又は他のピンペアをルート決定するよう指示する。本発明のさらなる特徴及び追加的な実施例が、以下において説明される。
図１は、ネットワーク接続されたコンピュータシステムにより実現される本発明の一例を示すブロック図である。サーバ２は、マスターＰＣＢ設計３を維持し、複数のクライアントコンピュータ５、６及び７へのピンペア割当てをネットワーク８を介し通信する。クライアント５、６及び７のそれぞれは、ＰＣＢ設計３のコピーを維持する。しかしながら、以下でより詳細に説明されるように、各クライアントにより維持されるＰＣＢ設計３のコピーは、同一でなくてもよく、サーバ２がＰＣＢ設計３に実装したすべての変更を反映していないかもしれない。３つのクライアントのみが示されているが、他の多数のクライアントコンピュータが、同様にしてサーバ２とネットワーク接続することが可能である。各クライアント５、６及び７において、ＰＣＢコンポーネントのピン間の接続をルート決定するアプリケーションプログラムが実行されている。クライアント５、６及び７上の自動ルーティングソフトウェアは、サーバ２と協調して実行するよう変更される従来技術による各種自動ルーティングプログラムの何れかとすることができる（例えば、ＡＵＴＯＡＣＴＩＶＥ位置及びルート編集環境又はオレゴン州のＷｉｌｓｏｎｖｉｌｌｅのＭｅｎｔｏｒ Ｇｒａｐｈｉｃｓ Ｃｏｒｐｏｒａｔｉｏｎから利用可能なＢＬＡＺＥＲＯＵＴＥＲ自動ルーティングソフトウェアなど）。特に、以下でより詳細に説明されるように、サーバ２は、ピンペア間の接続をルート決定するため、各クライアントにピンペアを割当て、さらにルート決定された接続が許容又は拒絶されるか否かクライアントに指示する。サーバ２からの指示に基づき、クライアント５、５及び７は、既知のルーティングアルゴリズムを利用して、ＰＣＢ設計３の各部分をルート決定する。一部の実施例では、クライアント５、６及び７のすべてが、同一の自動ルーティングソフトウェアを有するとは限らない。
サーバ２は、データベース９からＰＣＢ設計３にアクセスする。データベース９は、サーバ２の一部（サーバ２のハードドライブなど）であってもよく、またサーバ２の近隣に配置されてもよく、またサーバ２から遠隔に配置されてもよい。実際、データベース９は、クライアント５、６又は７の１つに物理的に配置されてもよい。サーバ２とクライアント５、６及び７は、従来技術によるコンピュータである。それぞれは、例えば、１以上のプロセッサ、不揮発性ストレージ（ハードディスクドライブなど）、揮発性メモリ（ＲＡＭなど）及び当該技術分野において周知な他の要素を有する。サーバ２とクライアント５、６及び７は、様々なオペレーティングシステムソフトウェアの何れかを利用するものであってもよい、コンピュータ間のネットワーク接続の詳細は、同様に当該技術分野において知られたものであり、ここでは説明されない。特に、サーバ２は、クライアント５、６又は７より大きな処理能力を有する必要はない。
図２は、本発明の実施例をさらに示すのに用いられるＰＣＢ設計３の一部のブロック図である。図２に示されるように、各種電子コンポーネントの位置が基盤１０にマップ（又は配置）されている。例えば、集積回路ＩＣ１とＩＣ２の位置は、大きな正方形として示されている。メモリチップＭ１の位置は、大きな長方形として示されている。レジスタＲ１とＲ２は、より小さな長方形として示されている。図２の各コンポーネントとは、１以上の導電性トレースが接続される２以上のピン（大きなドットとして示される）を有する。これらのピンのいくつかは、以降の図面に対応するようラベル付けされている（２１ａ、２１ｂなど）。図２のＰＣＢは両面基板である。言い換えると、ＰＣＢは、基板の両側に形成されるトレースを有し、このとき、反対側のトレースは「ビア」（すなわち、トレースを接続するため基板に貫通され、その後導電性物質により充填された開口）を用いて接続される。基板の反対側のトレースは、図面では垂直方向に配置され、以降の図面では破線により示される。基板の前面のトレースは、水平方向に配置され、実践により示される。上述のように、ＰＣＢ設計３は、ＰＣＢ設計が生成されている回路の一部しか有さない。これは、本発明の実施例の説明を簡単化するためのものである。実際的には、完全な回路はしばしばはるかに複雑であり、数百のコンポーネントと数百又は数千のピンを有するかもしれない。図２に示されるコンポーネントは、単なる具体例であり、本発明は当該コンポーネントの個数、タイプ又は構成に限定されるものではない。同様に本発明はまた、１つのサイドにしかトレースを有しないＰＣＢと共に、２以上のトレースレイヤを有するＰＣＢにも適用可能である。
上述のように、ネットリストが、ＰＣＢ上の回路について生成される。このリストは、回路から概略的又は他の方法により構成可能であり、接続される必要がある各ピンペアを特定する。図３は、図２のＰＣＢ設計３に対応するネットリスト１１の一部を示す。図３に示されるように、ピン２１ａ（ＩＣ１に配置される）は、ピン２１ｂ（ＩＣ２に配置される）に接続される必要がある。同様に、ピン２２ａと２２ｂ（それぞれＩＣ１とＩＣ２に配置される）とピン２３ａと２３ｂ（それぞれＩＣ２とＭ１に配置される）が接続される。
図４は、本発明の少なくとも一部の実施例による分散自動ルーティングセッションの始まりを概略的に示す。図４に示されるように、サーバ２は、マスターＰＣＢ設計３を維持する。設計３は、すべてのコンポーネントの位置と、サーバ２が設計３に実装したすべてのルート決定された接続とを有する。図４は自動ルーティングセッションの始まりに対応しているため、サーバ２は、まだルート決定されたピン接続を設計３に実装していない。サーバ２はさらに、自動ルーティングセッションに参加するクライアントコンピュータの情報を維持する。各クライアントについて、サーバ２は、当該クライアントにまだ与えられていない中断中の設計更新を追跡する（更新キュー）。サーバ２はさらに、自動ルーティングのため各クライアントに割り当てられた現在のピンペアと、割り当てられた自動ルーティングタスクの各クライアントの進捗状況に関する他の各種情報を追跡する。図４〜１２の例では、３つのクライアント（５、６及び７）しか示されていないが、異なる個数のクライアントを含めることができる。
図５は、図４の自動ルーティングセッションの以降の時点を示す。特に、サーバ２は、初期的にはルート決定のため、あるピンペアを各クライアントコンピュータに割り当てている。具体的には、サーバ２は、ピンペア２１ａ−２１ｂをクライアント５に、ピンペア２２ａ−２２ｂをクライアント６に、ピンペア２３ａ−２３ｂをクライアント７に割り当てている。クライアント７は、ピン２３ａと２３ｂとの間の接続をルート決定している。図６に示されるように、その後、クライアント７は編集リクエストをサーバ２に転送する。転送された編集リクエストは、クライアント７により求められたピン２３ａと２３ｂの間のルートを含む。編集リクエストをサーバ２に転送した後、クライアント７は、ピン２３ａ−２３ｂのルート決定前の状態にＰＣＢ設計のコピーを返し、サーバ２からのさらなる指示を待機する。
図７において、サーバ２は、クライアント７から編集リクエストを受信し、クライアント７が設計３に追加しようとするルートに対し設計基準チェック（ＤＲＣ）を実行した。特に、サーバ２は、提起されたルートが設計３に以前に追加された他のルートとコンフリクトしているか、又はＰＣＢ設計に対して確定された基準に違反しているか判断する。例えば、ある基準は、製造不具合により発生する短絡の可能性を最小限にするため、ＰＣＢ上のトレースが最小距離だけ分離されることを要求するかもしれない。クライアント７からの編集リクエストに含まれる提起されたルートがＤＲＣをパスした後、サーバ２は当該編集を設計３に適用する。その後、サーバ２は、ルート決定のため、クライアント７に新たなピンペアを割当て、ピン２３ａと２３ｂの間の新たなルートを反映させるため、すべてのクライアントが設計３のコピーを更新するよう更新メッセージを用意する。
サーバ２２は、各クライアントの更新キューに更新メッセージを配置する。少なくとも一部の実施例では、サーバ２は、当該クライアントがアイドル状態であるまで更新をクライアントに送信しない。例えば、クライアント７は、サーバ２が新たなピンペア割当てを転送するのを待機している。サーバ２が新たなピンペア割当てをクライアント７に転送すると、サーバ２はまた、提起されたルート２３ａ−２３ｂを設計３のクライアント７のコピーに含めるようクライアント７に指示する更新を転送する。このようにして、クライアント７は、それの新たなルーティングタスク中に、この新たに含められたルートを考慮することができる。サーバ２が提起されたルート２３ａ−２３ｂを拒絶し、クライアント７へのピンペア２３ａ−２３ｂの初期的な割当て時点と拒絶を通知する時点との間に更新が生成された場合、サーバ２は、提起されたルート２３ａ−２３ｂが拒絶されたことを通知し、クライアント７に再試行するよう指示するメッセージにより、これらの仮の更新をクライアント７に送信する。例えば、クライアント５又は６は、クライアント７の前にルーティングタスクを完了し、クライアント７により提起されたルートとコンフリクトするルートを生成したかもしれない。
図８は、図４において開始された自動ルーティングセッション中のさらなる以降の時点を示す。当該時点において、サーバ２は、ピンペア２１ａ−２１ｂ、２２ａ−２２ｂ、２３ａ−２３ｂ、２４ａ−２４ｂ、２５ａ−２５ｂ及び２６ａ−２６ｂのルートを設計３に実装した。クライアント７は、ピンペア２４ａ−２４ｂの間の接続をちょうどルート決定したところであり、クライアント５と６はそれぞれ、ピンペア２７ａ−２７ｂと２８ａ−２８ｂをルート決定しようとしている。サーバ２がピンペア２４ａ−２４ｂをクライアント７に割り当てた時点から、クライアント５は、ピンペア２５ａ−２５ｂを接続するルートを提起する編集リクエストをサーバ２に送信し、サーバ２は当該ルートを受け入れる。同じ期間中、クライアント６は、ピンペア２６ａ−２６ｂを接続するルートを提起する編集リクエストをサーバ２に送信し、サーバ２はまた当該ルートを受け入れる。サーバ２がピンペア２５ａ−２５ｂのルートを受け入れると、サーバ２は更新リクエストを準備し、それを各クライアントの更新キューに配置する。この更新は、新たなピンペア割当て（２７ａ−２７ｂ）と共にクライアント５に送信されたが、何れもルート決定割当てによりビジー状態であったため、クライアント６又は７には送信されなかった。サーバ２は以降においてクライアント６により提起されたピンペア２６ａ−２６ｂのルートを受け入れたとき、サーバ２は、当該ルートに対する他の更新リクエストを準備し、それを各クライアントの更新キューに配置する。その後、クライアント５はピンペア２７ａ−２７ｂをルート決定するのにビジー状態であり、クライアント７は依然としてピンペア２４ａ−２４ｂをルート決定するのにビジー状態であったため、更新はクライアント５又は７には送信されなかった。しかしながら、ピンペア２５ａ−２５ｂと２６ａ−２６ｂのルートの更新は、新たなピンペア割当て（２８ａ−２８ｂ）と共にクライアント６に送信された。従って、クライアント７がピンペア２４ａ−２４ｂのルートを検出した時点では、クライアント７はそれの更新キューに２つの更新を有し、クライアント５はそれの更新キューに１つの更新を有し、クライアント６はそれの更新キューに更新を有しない。同様に、クライアント７は、設計３に実装されたピンペア２５ａ−２５ｂと２６ａ−２６ｂのルートを知ることなく、ピンペア２４ａ−２４ｂをルート決定した。
図９において、クライアント７は、提起された２４ａ−２４ｂの接続ルートに対する更新リクエストを転送した。サーバ２がピンペア２４ａ−２４ｂを接続する提起されたルートに対してＤＲＣを実行すると、サーバ２は、基準違反を検出する。特に、図１０及び１０Ａにより詳細に示されるように、提起された２４ａ−２４ｂのルートは、ピン２５ａ−２５ｂのルートに近すぎる。図１０では、トレースは実線又は破線として示される。トレース間の最小クリアランスは、各トレースの周囲の斜線領域として表される。基板の同一サイドの２つのトレースの斜線領域がオーバーラップする場合（又は２以上のレベルを有する基板についての同一レベル上で）、これらのトレースは近すぎる。図１０に示されるように、図１０Ａの拡大図により詳細に示されるように、提起されたルート２４ａ−２４ｂのクリアランスゾーンの水平部分は、前に実装された２５ａ−２５ｂルートのクリアランスゾーンの水平部分とオーバーラップする。従って、サーバ２は、ピン２４ａ−２４ｂを接続する提起されたルートを拒絶する。このとき、サーバ２は、クライアント７の更新キューの（ピンペア２５ａ−２５ｂ及び２６ａ−２６ｂの）更新と共に、拒絶メッセージをクライアント７に送信する（図１１）。その後、クライアント７は、新たなルートを検出する（図１２）。特に、この新たなルートは、２つの水平セクションと２つの垂直セクションを有するため、追加的なビアを要する。図１２には図示されていないが、クライアント７は、その後第２のルートに対するその後の編集リクエストを転送する。
すべてのピンペアがルート決定されるまで、又は他の停止状態に到達するまで、図４〜９に示されるプロセスは続けられる。例えば、１以上のクライアントは、あるピンペアが現在の設計基準及び以前に実装されたルートに基づきルート決定できないと通知するかもしれない。一部のケースでは、接続のルート決定ができないことは、クライアントが指定された期間内に当該接続をルート決定しないことに基づくものであるかもしれない。ルート決定できない接続の接続数に応じて、設計者は、設計基準及び／又は以前のルートを調整することによりこれらの接続を手作業によりルート決定するかもしれない。決定不能な接続数が十分大きなものであり、あるいはその問題が他のルート及び／又は設計基準を調整することによっては解決できない場合、１以上のコンポーネントを移動させる必要があり、ルート決定プロセスは繰り返される。
本発明の他の実施例では、サーバ２は、ネットリストを介し複数のパスを実行する。第１パスでは、サーバ２は、クライアント５、６及び７がビアを用いることなくピンペア接続をルート決定することを要求する。サーバ２は、第１パス中にネットリストのすべてのピンペアを検索する（又は後述されるように、ビアなしにおそらくルート決定可能なすべてのペアを検索する）。各ピンペアについて、サーバ２は、クライアントの１つから接続ルートを取得するか、又は当該接続がビアなしにルート決定することは不可能であるという表示を取得する。あるピンペアの接続がビアなしにルート決定することができない場合、当該ピンペアのルート決定は、ネットリストの次のパスまで保留される。ネットリストの第２パスでは、サーバ２は、１つのビアしか用いることなくクライアントが接続をルート決定するよう要求する。サーバ２は、再びネットリストのすべてのピンペアを検索し（又は後述されるように、１つのみのビアでおそらくルート決定なすべてのペアを検索し）、クライアントの１つから各ペアのルート決定が不可能であるとの旨又はルートの何れかを取得する。１つのみのペアを用いてはルート決定不可能なピンペア接続は、次のパスまで再び保留される。第３パスでは、サーバ２は、クライアントが２つのビアを用いて接続をルート決定することを可能にする。サーバ２は再び、ネットリストのすべてのピンペアを検索し（又は２つのビアのみでおそらくルート決定可能なすべてのペアを検索し）、各ペアについて１つのクライアントからのルート決定が不可能であるとの旨又はルートの何れかを取得し、次のパスまでルート決定が不可能な接続を保留する。サーバ２は、すべての接続がルート決定されるまで、又は他の停止状態に到達するまで、追加的な個数のビアについてパスを実行し続ける。
各パスの内部に、サーバ２は複数のベース上でピンペアを割り当てる。まず、サーバ２は、より短い接続を要求するピンペアを割り当てる前に、より長い接続を要求するピンペアを割り当てる。言い換えると、サーバ２は、各ペア内のピンの間の距離に基づきピンペアをソートし、距離について降順にピンペアを割り当てる。一部の実施例では、サーバ２はさらに、ピンペアの相対位置に基づきピンペアをソートする。特に、同一の一般的分離距離を有するピンペアの複数のグループについて、サーバ２は、最も少なくしかオーバーラップしないピンペアを割り当てる。このことは、接続対象となるピンを有する３つのレジスタ（Ｒ）、メモリチップ（Ｍ）及び２つの集積回路（ＩＣ）を示す図１３に示される。ピン４１ａ及び４１ｂと、ピン４２ａ及び４２ｂと、ピン４３ａ及び４３ｂを接続する要求は、図１３の回路のネットリストに含まれる。ピン４１ａと４１ｂの間の距離は、ピン４２ａと４２ｂの間の距離に等しく、またピン４３ａと４３ｂの間の距離に等しい。図１３の上記ピンペアのそれぞれについて、各ペアのピンは対角的なノードに配置されるような長方形が示される。４３ａ−４３ｂの長方形は、４１ａ−４１ｂの長方形に若干オーバーラップしている。４２ａ−４２ｂの長方形は、より大きく４１ａ−４１ｂの長方形にオーバーラップしている。４３ａ−４３ｂの長方形は４１ａ−４１ｂの長方形とあまりオーバーラップしていないため、ピン４１ａ−４１ｂと４３ａ−４３ｂについて同時にルート決定される接続がコンフリクトする可能性は低い。他方、ピン４１ａ−４１ｂと４２ａ−４２ｂについて同時にルート決定される接続がコンフリクトする可能性は高い。従って、サーバ２は、ピン４１ａ−４１ｂを１つのクライアントに、４３ａ−４３ｂを他のクライアントにそれぞれ割当て、ピン４１ａ−４１ｂをルート決定しながら、ピン４２ａ−４２ｂを割り当てることを回避する。
実際に、図１３と同一の分離距離を有するピンペアが複数存在することはないかもしれない。しかしながら、分離に基づきピンペアをソートした後、サーバ２は、一部の実施例では、距離によりランク付けされたペアのリストのある範囲内のピンペアの間のオーバーラップの量をチェックするよう構成される。図１４は、少なくとも一部の実施例において、サーバ２が（図１５のネットリストを用いて）どのようにしてこのチェックを実行するかについての一例を示すフローチャートである。図１５のネットリストは、分離距離の降順によりピンペアをリストする。言い換えると、ピンペアｎ−４のピンはペアｎ−３のピンより離れており、ペアｎ−３のピンはさらにペアｎ−２のピンより離れているなどである。図１４及び１５において、サーバは、ピンペアｎとピンペアｎ−２を各自の第１及び第２クライアントに以前に割り当てており、現在はあるピンペアを第３クライアントに割り当てている。サーバは、ピンペアｎ−４、ｎ−３又はｎ−１をまだ割り当てていない。前のピンペア割当てを行うとき、これらのピンペアについて描かれる長方形は、他のピンペアの長方形よりすでに割り当てられたピンペアの長方形とより大きくオーバーラップしている。ブロック１０１（図１４）から始まり、サーバは、現在割り当てられているピンペア長方形といくつかの候補ピンペアの間のオーバーラップを評価する。特に、サーバは、ピンペアｎ−４、ｎ−３及びｎ−１のそれぞれの長方形が、ピンペアｎの長方形とピンペアｎ−２の長方形とオーバーラップしている量を計算する。その後、サーバは、サーバがＸ個の候補ピンペアについて計算する実行完了するまで、ピンペアｎ＋１、ｎ＋２、ｎ＋３などについて同じ計算を実行する。Ｘの値は、予め設定された値とすることができ、又は自動ルーティングセッション中に他の条件に基づき可変とすることも可能である。候補ピンペアのオーバーラップを計算した後、ブロック１０３において、サーバは、何れの候補ピンペアが現在割り当てられているピンペアと最小のオーバーラップを有しているか決定する。具体的には、サーバは、各候補ピンペアがピンペアｎとオーバーラップしている量を、同じ候補ピンペアがピンペアｎ−２とオーバーラップしている量に追加する。ブロック１０５において、最小の合計されたオーバーラップを有するピンペアが、第３クライアントに割り当てられる。
図１４のアルゴリズムに対する多数の変形が、他の実施例において利用されている。例えば、現在割り当てられているピンペアの最小合計オーバーラップを有するピンペアを単に割り当てる代わりに、サーバはさらに、あるピンペアが現在割り当てられているピンペノ何れとも所定量以上はオーバーラップしていないことを要求することができる。他の実施例では、以前に無視されたピンペアは（ｎ−４、ｎ−３及びｎ−１など）優先され、及び／又は所定の回数以上無視されると自動的に選択される。本発明の範囲内において、多数の他の変形が可能である。
一部の実施例では、サーバ２はまた、ある個数のビアを用いてルート決定を求めるネットリストのパスを行う前に、何れのピンペアが当該ビア制限を満たすことができないか判断する。（図１３の回路コンポーネントを生成する）図１６に示されるように、一部のピンペア（ピン４４ａ−４４ｂ、４８ａ−４８ｂなど）は、ターン（ｔｕｒｎ）を有しないルートにより潜在的に接続可能である。これらのピンがターンを有しないルートと接続することが可能である場合、ビアは必要ではないかもしれない。従って、これらのピンペアは、第１パス中のルート決定のため割当て可能である。他のピンペア（ピン４５ａ−４５ｂなど）は、少なくとも１つのターンと、従って少なくとも１つのビアを有するルートを要求するであろう。これらのピンペアはビアを用いることなくルート決定するよう制限されるクライアントによってはルート決定することはできないため、第２パスまでこれらのピンペアは保留される。一部のピンペア（ピン４６ａ−４６ｂ、４７ａ−４７ｂなど）は、少なくとも２つのターンを有し、従って少なくとも２つのビアを有するルートを要求し、このため、第３パスまで自動的に保留されるであろう。より複雑な設計では、さらに大きな最小ターン数を有するルートを有するピンペアが存在するかもしれない。
他の実施例では、ピンペア間の接続は、ＰＣＢの１つのレイヤ上で方向を変更することが許されるかもしれない。言い換えると、トレースがピン４９ａから延びることにより示されるように、いくつかのトレースは、他のレベルのトレースと接続することなく、従って、ビアを利用することなくターンすることが許されるかもしれない。当該実施例では、このようなトレースは、予め特定することができ（例えば、ある領域にあるコンポーネントについて、あるピンのこのようなトレースを可能にするなど）、適当なパスに含めることができる。
図１７は、本発明の少なくとも一部の実施例により、サーバからの分散自動ルーティングセッションを制御する方法のフローチャートである。ブロック２０１において、サーバは、プリント基板上に配置されるべき回路の電気設計を受信する。この電気設計は、接続されるべきすべてのピンペアを示すネットリストと、ＰＣＢ上のコンポーネントの配置を含む。ブロック２０３において、サーバはピンペアをソートする。一部の実施例では、上述されるように、サーバは接続対象のピンの間の距離に基づきピンペアをソートする。サーバはまた、１つのビア、又は２つのビアなどを用いることなく接続可能なピンなど、他のベースについてソートするかもしれない。ブロック２０５において、サーバは、パスカウンター（ｐ）を「０」に設定する。ブロック２０７において、サーバはパス０を開始する。当該パス中、サーバは、ビアを用いることなくピン間の接続をクライアントにルート決定するよう要求するであろう。ブロック２０９において、サーバは、クライアントへの割当てのためピンペアを選択する。初期的には、サーバは、ネットリストの最初のピンペアを単に選ぶことによりピンペアを選択する。最初のピンペアが割り当てられた後、サーバは前に割り当てられたピンペアとのオーバーラップ及び距離に基づくと共に（図１４及び１５について説明されるように）、あるピンペアが現在のビア制限を用いて接続可能であるかに基づき（例えば、パス０にはビアはなく、パス１には１つのビアなど）、以降のピンペアを選択する。ブロック２１１において、サーバは、選択されたピンペアをクライアントに割当て、割り当てられたピンペアを当該クライアントの更新キューの更新と共に転送する（初期的には更新は存在しない）。ブロック２１３において、サーバは、ピンペアに割り当てられていない他の何れかのクライアントが存在しないか判断する。存在する場合、サーバはブロック２０９に戻って、次のクライアントのピンペアを選択肢、ブロック２１１において当該割当てを転送する。ブロック２１３において、ピンペアが割り当てられる必要があるクライアントがもはや存在しない場合（「ｎｏ」ブランチ）、サーバは、ブロック２１５に移行する。ブロック２１５において、サーバは、クライアントが当該クライアントの割り当てられたピンペアの提起されたルートを含む編集リクエストを提出するか（編集）、又は割り当てられたピンペアが接続不可（エラー）であることを示すまで待機する。
クライアントは、それ自体、割り当てられたピンペアが現在のビア制限を用いてルート決定することができないことを示すことによって、エラーを提出するようにしてもよい。クライアントはまた、所定時間以上接続をルート決定しようとした場合、エラーを提出するようにしてもよい。サーバはまた、クライアントにタイムアウトエラーを生成するようにしてもよい。エラーが発生すると、サーバはブロック２１７に移行する。ブロック２７１において、サーバは、現在のビア制限のためルート決定することができないか判断する。そうである場合（ピンペアが現在ルート決定できないため、「ｎｏ」ブランチ）、又はピンペアが現在のパスにおいて最大数のエラーを前に生成してしまっている場合（拒絶が最大値未満でない）、サーバはブロック２１９に移行する。ブロック２１９において、ピンペアは以降のパスに保留される。その後、サーバはブロック２２７に移行し、現在のパスに残りのピンペアがあるか判断する。そうである場合、サーバは保留されたピンペアをルート決定できないクライアントの他のピンペアの選択のため、ブロック２０９に移行する。そうでない場合、サーバは後述されるブロック２０３に移行する。
ブロック２１５で通知されるエラーが、ビア制限により生じたものではなく、ピンペアが現在のビアにおいて最大回数拒絶されていない場合、サーバは、ブロック２１７において「ｙｅｓ」ブランチを選択する。例えば、一部のピンペアがルート決定された後、あるクライアントは前にルート決定された接続を知ることなく接続をルート決定するかもしれない。この場合、現在のビア制限を用いて接続をルート決定することが依然として可能であるかもしれない。従って、ブロック２２１において、サーバは、当該クライアントの更新キューの更新と、現在のピンペアのルート決定を再試行する指示（すなわち、ピンペアの再割当て）を送信する。ブロック２２１から、サーバはブロック２１５に戻り、他の編集又はエラー報告を待機する。
サーバがブロック２１５において編集リクエストを受信した場合、サーバは、ブロック２２３に戻り、提起されたルートについて設計基準チェック（ＤＲＣ）を実行する。提起されたルートがＤＲＣを満たしていない場合（「不成功（ｆａｉｌ）」ブランチ）、サーバはブロック２２５に移行する。ブロック２２５において、サーバは、ピンペアが現在パス中に最大回数未満しかＤＲＣに失敗していないか判断する。そうである場合（「ｙｅｓ」ブランチ）、サーバは、ブロック２２１に移行し、更新がクライアントに送信され、クライアントは再試行するよう指示される。現在パス中のピンペアのＤＲＣの失敗回数が最大数未満でない場合（「ｎｏ」ブランチ）、サーバはブロック２１９に移行し、ピンペアが以降のパスに保留され、その後ブロック２２７に移行する。
提起されたルートがブロック２２３においてＤＲＣをパスすると（「成功（ｐａｓｓ）ブランチ」ブランチ）、サーバは、ブロック２２９においてマスターＰＣＢ設計に当該ルートを実装する。サーバはまた、新たに実装されたルートを反映する更新を生成し、各クライアントのキューに更新を配置する。その後、サーバはブロック２３１に移行し、現在のパスに残りのピンペアがないか判断する。そうである場合、サーバはブロック２０９に移行し、実装されたルートを提供するクライアントのため他のピンペアを選択する。そうでない場合、サーバはブロック２３３に移行する。ブロック２３３において、サーバは、ネットリストの他のパスを実行するか判断する。例えば、設計基準は、何れの状況においても指定された個数のビアより多く有するルートが存在しないことを要求するかもしれない。サーバが当該指定された個数プラスビアのないルートには１つのパスに等しいパス数を実行した後、サーバはもはやパスを生成しない。このような場合、サーバはブロック２３３の「ｎｏ」ブランチからブロック２３７に移行する。ブロック２３７において、サーバは、何れのピンペア（存在すれば）がルート決定されていないか示すレポートを生成し、その後、ルーティングセッションを終了する。さらなるパスがネットリストにおいて生成される場合（ブロック２３３の「ｙｅｓ」ブランチ）、サーバは、ブロック２３５においてパスカウンターｐをインクリメントし、その後、ブロック２０７に戻り、新たなパスを開始する。次のパス中、クライアントは、ｐ個のビアを用いてピンペアをルート決定するよう指示される。
一般には、ＤＲＣを実行し、サーバにより実行される他のタスクを実行するのに必要な処理時間は、１つのピンペアをルート決定するのにクライアントにより必要とされる時間よりはるかに少ない。従って、サーバはしばしば、クライアントより大きな処理パワーを必要としなくなる。複数の編集リクエストが素早く連続的にクライアントから到達する場合（図１７のブロック２１５）、当該編集リクエストはキュー可能であり、ＦＩＦＯベースによりサーバにより処理可能となる。
図１８は、本発明の少なくとも一部の実施例による分散自動ルーティングセッションによりクライアントを実行する方法のフローチャートである。ブロック３０１から始まり、クライアントはサーバから指示を受信する。これらの指示は、新たなピン割当てかもしれないし、あるいはピンペアのルート決定を再試行する指示であるかもしれない（すなわち、ピンペアの再割当て）。クライアントはまた、サーバにより可能な接続に介される制限を受信し（ビア制限など）、またクライアントにより維持されるＰＣＢ設計のコピーの１以上の更新を受信するようにしてもよい。ブロック３０３において、ブロック３０１において受信した更新が（存在する場合）、ＰＣＢ設計のクライアントコピーに適用される。ブロック３０５において、クライアントは、割り当てられたピンペアを接続するルートを検出するため、１以上のルーティングアルゴリズムの利用を開始する。これらのルーティングアルゴリズムに基づき、クライアントは、ルートを検出するか、あるいはピン間の接続が検出不可であると判断する（現在のビア制限のためなど）。一部の実施例では、クライアントはまた、所定時間後に接続をルート決定することを停止し、必要となる時間に基づきルート決定することができないと通知するよう構成されてもよい。ブロック３０５から、クライアントはブロック３０７に移行する。ブロック３０５においてクライアントが割り当てられたピンペアのルートを検出した場合、クライアントは、「ｙｅｓ」ブランチによりブロック３０９に移行する。ブロック３０９において、クライアントは、検出されたルートを含む編集リクエストをサーバに転送する。ブロック３１１において、クライアントは、ブロック３０５の前であって、ブロック３０３の後にＰＣＢ設計のそれのコピーを当該コピーの状態に戻す。ブロック３１１から、クライアントは、ブロック３１５に戻り、サーバからのさらなる指示を待機する。クライアントがブロック３０５において割り当てられたピンペアのルートを検出することができなかった（又はタイムアウトとなった）場合、クライアントは、「ｎｏ」ブランチによりブロック３０７からブロック３１３に移行する。ブロック３１３において、クライアントは、ピンペア接続をルート決定することができないことを通知する。その後、クライアントはさらなる指示を待機するためブロック３１５に移行する。
一部の実施例では、図１９に示されるように、サーバは、ルート決定のため同一のピンペア（ｙａ−ｙｂ）を複数のクライアントに割り当てるようにしてもよい。一部のケースでは、ルーティングセッションは、ほとんど完了し、ルート決定されていないピンペアよりクライアントの方が多くなるかもしれない。他のケースでは、比較のため他のルートを展開することが望ましいかもしれない。ピンペア接続をルート決定するのに要する処理時間は、より多くのピン接続が追加されるに従って、大きく増加しうる。より多くのクライアントが同じルーティング問題を解こうとする場合、解は潜在的により速く検出されるかもしれない。これについて、図１９に示されるように、クライアントには、同じピンペアをルート決定するための異なるパラメータが与えられているかもしれない。一例として、１つのクライアントは必要に応じて多数のビアを利用することが許され、他のクライアントは１つのＰＣＢレイヤを占有する多方向トレースを利用することが許されているかもしれない（すなわち、ビアを利用することなく方向を変更する）。他の例として、１つのクライアントは、ルートの一部を削除し、再ルート決定することが許され、他のクライアントは、他のルート部分を削除し、再ルート決定することが許されているかもしれない。また、クライアントには異なるコンポーネント配置、異なるルーティングスキーム、異なる接続スケジュール又は他の異なるパラメータを有するルーティング割当てが与えられてもよい。さらなる他の実施例では、ピンペアをルート決定するクライアントには、労力の重複を回避するため、同じピンペアを他のクライアントがルート決定することによりしさされるルートがアドバイスされる。同一のピンペアをルート決定するクライアントの状況は、例えば、何れのルーティングパラメータがより迅速な進捗を可能にするか判断するためなどに監視されてもよい。
本発明を実行する複数の例が説明されたが、当業者は、添付された請求項に与えられる本発明の趣旨及び範囲内に属する上述の例の変形及び並び替えが多数存在するということは理解するであろう。上述のアルゴリズム、システム構成及び他の特徴は、単なる例にすぎない。多数の他のアルゴリズム、構成及び特徴と同様に、上述のアルゴリズム、システム及び特徴の変更は本発明の範囲内に属する。例えば、上述の実施例は、１つのピンペアを各クライアントコンピュータに割り当てるが、本発明はこのような実施例に限定されるものではない。他の実施例では、サーバは、あるクライアントに対する自動ルーティング割当てに２つの（又はそれ以上の）ピンペアを含むかもしれない。その後、クライアントは、これらのピンペアの一部又はすべてについての提起されたルートを返す。従って、以下の請求項の単数形の使用は、排他的に解釈されるべきではない（例えば、「ある」とは、「唯一」を意味するものではない）。他の例として、２つのピンの間のルートを検出するクライアントコンピュータは、編集リクエストをサーバに転送するとすぐに、ＰＣＢ設計のそれのコピーを以前の状態に戻す必要はない。代わりに、クライアントは、それの検出したルートが残ることを許容することが可能であり、サーバが検出されたルートを拒絶した場合、クライアントは、拒絶を受信すると、検出されたルートを削除することができる。さらに、ここで使用される（請求項を含む）「プロセッサ」という表現は、単一のプロセッサに限定されず、相互に関連する処理機能を共に実行するよう協調する複数のプロセッサを含むものであってもよい。
図１は、本発明の少なくとも一部の特徴が実現される計算システムのブロック図である。 図２は、ＰＣＢ設計の一部のブロック図である。 図３は、図２のＰＣＢ設計のネットリストである。 図４は、本発明の少なくとも一部の実施例による分散自動ルーティングセッションの始めを概略図により示す。 図５は、図４の自動ルーティングセッションの以降の時点を示す。 図６は、図４の自動ルーティングセッションの以降の時点を示す。 図７は、図４の自動ルーティングセッションの以降の時点を示す。 図８は、図４の自動ルーティングセッションの以降の時点を示す。 図９は、図４の自動ルーティングセッションの以降の時点を示す。 図１０は、提起されたピン接続ルートの設計基準違反を示す。 図１０Ａは、提起されたピン接続ルートの設計基準違反を示す。 図１１は、図４の自動ルーティングセッションのさらなる以降の時点を示す。 図１２は、図４の自動ルーティングセッションのさらなる以降の時点を示す。 図１３は、相対位置によるピンペアの分類を示す。 図１４は、少なくとも一部の実施例によるピンペア間のオーバーラップ量をチェックするアルゴリズムを示すフローチャートである。 図１５は、分離距離の降順によるピンペアを有するネットリストを示す。 図１６は、最小のビアによるピンペアの分類を示す。 図１７は、本発明の少なくとも一部の実施例によるサーバからの分散自動ルーティングセッションを制御する方法のフローチャートである。 図１８は、本発明の少なくとも一部の実施例による分散自動ルーティングセッションにおいてクライアントを実行する方法のフローチャートである。 図１９は、本発明の少なくとも一部の実施例による複数のクライアントへの同一のピンペアの割当てを示す。

Claims (24)

  1. プリント基板（ＰＣＢ）の導電性パスをルート決定する方法であって、
    （ａ）ＰＣＢ設計の回路コンポーネントのコンポーネントピンペアのリストから、複数のクライアントコンピュータのそれぞれに異なるコンポーネントピンペアを割り当てるステップであって、異なる各コンポーネントピンペアが、前記ＰＣＢ設計についてマスタデータベースを維持するサーバコンピュータにより前記複数のクライアントコンピュータの異なるクライアントコンピュータに割り当てられ、前記マスタデータベースは、前記回路コンポーネント、コンポーネントの配置及び導電性パスのルートに関する情報を有し、各クライアントコンピュータが、２つのコンポーネントピンの間の導電性パスのルートを自動的に決定するよう構成され、各クライアントコンピュータが、前記マスタデータベースからの前記情報の少なくとも一部を有するローカルデータベースを維持する、前記割り当てるステップと、
    （ｂ）前記サーバコンピュータにおいて、各クライアントコンピュータから、該クライアントコンピュータに割り当てられたピンペアを接続する導電性パスの提起されたルートに関する情報を含む編集リクエストを受け付けるステップと、
    （ｃ）前記提起されたルートを前記ＰＣＢ設計に含めるため、前記サーバコンピュータによって、前記編集リクエストを前記マスタデータベースに適用するステップと、
    （ｄ）前記ステップ（ａ）〜（ｃ）を繰り返すステップと、
    から構成され、
    前記ステップ（ａ）において、前記サーバコンピュータにより、各ピンペアを、前記異なるクライアントコンピュータに割り当てる場合に、現在、あるクライアントコンピュータに割り当てられているピンペアを対角的なノードに配置した矩形と、複数の候補となるピンペアを対角的なノードに配置した各矩形とにより形成される各矩形間の重複を評価し、前記候補となるピンペアに対応する矩形の何れかが前記割り当てられているピンペアに対応する矩形との最小の重複を有する矩形に対応するか決定し、前記最小の重複を有する矩形に対応すると決定された前記候補となるピンペアを次のクライアントコンピュータに割り当てることを特徴とする方法。
  2. 請求項１記載の方法であって、さらに、
    （ｅ）前記サーバコンピュータから各クライアントコンピュータに、前記ステップ（ｃ）において前記マスタデータベースに含められた前記提起されたルートを前記クライアントコンピュータのローカルデータベースに含めるよう前記クライアントコンピュータに指示する更新メッセージを転送するステップを有することを特徴とする方法。
  3. 請求項２記載の方法であって、
    前記ステップ（ｅ）は、各クライアントコンピュータに、前記ステップ（ｂ）において受け付けた編集リクエストにおいて前記クライアントコンピュータにより提起されたルートを前記クライアントコンピュータのローカルデータベースに含めるよう指示する更新メッセージを前記クライアントコンピュータに転送するステップを有することを特徴とする方法。
  4. 請求項１記載の方法であって、さらに、
    （ｅ）前記ＰＣＢ設計に提起されたルートを含めるため前記マスタデータベースに編集リクエストを適用する際、前記サーバコンピュータによって、前記ルートを含めたことを示す更新を生成するステップと、
    （ｆ）前記クライアントコンピュータが割り当てられたピンペアのルートを決定していないとき、前記サーバコンピュータから各クライアントコンピュータに前記更新を転送するステップと、
    を有することを特徴とする方法。
  5. 請求項４記載の方法であって、
    前記ステップ（ｅ）は、前記マスタデータベースに維持される前記ＰＣＢ設計に含められた複数の提起されたルートのそれぞれについて個別の更新メッセージを別々に生成し、
    前記ステップ（ｅ）はさらに、前記クライアントコンピュータの更新キューに各個別の更新メッセージを配置し、
    前記ステップ（ｆ）は、クライアントコンピュータが割り当てられたピンペアについてルートを現在決定していないとき、前記クライアントコンピュータの更新キューのコンテンツを転送する、
    ことを特徴とする方法。
  6. 請求項１記載の方法であって、
    前記ステップ（ｄ）は、前記リスト全体の複数のパスにおいて前記ステップ（ａ）〜（ｃ）を繰り返す、
    ことを特徴とする方法。
  7. 請求項６記載の方法であって、
    前記ステップ（ａ）は、前記リスト全体の第１パスの間に割り当てられた各ピンペアについて、前記ピンペアに割り当てられたクライアントコンピュータに、第１の最大数以下のビアを有するルートを決定するよう指示し、
    前記ステップ（ａ）はさらに、前記リスト全体の第２パスの間に割り当てられた各ピンペアについて、前記ピンペアに割り当てられたクライアントコンピュータに、第１の最大数より大きな第２の最大数以下のビアを有するルートを決定するよう指示し、
    前記ステップ（ａ）はさらに、前記リスト全体の第３パスの間に割り当てられた各ピンペアについて、前記ピンペアに割り当てられたクライアントコンピュータに、第２の最大数より大きな第３の最大数以下のビアを有するルートを決定するよう指示する、
    ことを特徴とする方法。
  8. 請求項１記載の方法であって、
    前記ステップ（ａ）はさらに、前記ピンペア内のピンを分離する距離に少なくとも部分的に基づき、前記リストからピンペアを割り当てる、ことを特徴とする方法。
  9. 請求項１記載の方法であって、
    前記ステップ（ａ）は、コンポーネントピンペアを前記複数のクライアントコンピュータの第１クライアントコンピュータに、前記同一のコンポーネントピンペアを前記複数のクライアントコンピュータの第２クライアントコンピュータに、前記第１及び第２クライアントコンピュータが、前記割り当てられるピンペアのピンの間の導電性パスを同時にルート決定するよう割り当てることを特徴とする方法。
  10. 請求項９記載の方法であって、
    前記ステップ（ａ）は、第１ルーティングパラメータ群により前記ピンペアを前記第１クライアントコンピュータに割当て、第２ルーティングパラメータ群により前記ピンペアを前記第２クライアントコンピュータに割当てることを特徴とする方法。
  11. 請求項１記載の方法であって、さらに、
    （ｅ）前記サーバコンピュータにおいて、前記複数のクライアントコンピュータのクライアントコンピュータＸから、前記クライアントコンピュータＸに割り当てられたピンペアＮを接続する導電性パスについて提起されたルートに関する情報を含む編集リクエストを受け付けるステップと、
    （ｆ）前記サーバコンピュータにおいて、前記ステップ（ｅ）において受け付けた提起されたルートを拒絶するステップと、
    （ｇ）前記サーバコンピュータから前記クライアントコンピュータＸに、前記ステップ（ｅ）において受け付けた情報における前記提起されたルートの拒絶を示す更新メッセージを転送するステップと、
    （ｈ）前記サーバコンピュータにおいて、前記クライアントコンピュータＸから、前記ピンペアＮを接続する導電性パスについて異なる提起されたルートに関する情報を含む以降の編集リクエストを受け付けるステップと、
    （ｉ）前記ステップ（ｈ）において受け付けた前記編集リクエストにより提起されるルートを前記ＰＣＢ設計に含めるため、前記サーバコンピュータにより前記ステップ（ｈ）において受け付けた編集リクエストを前記マスタデータベースに適用するステップと、
    を有することを特徴とする方法。
  12. 請求項１１記載の方法であって、さらに、
    （ｊ）前記サーバコンピュータにおいて、前記ステップ（ｅ）の前に前記複数のクライアントコンピュータのクライアントコンピュータＹから、前記クライアントコンピュータＹに割り当てられたピンペアＭを接続する導電性パスについて提起されたルートに関する情報を含む編集リクエストを受け付けるステップと、
    （ｋ）前記ステップ（ｊ）の編集リクエストにより提起されたルートを前記ＰＣＢ設計に含めるため、前記サーバコンピュータにより前記ステップ（ｊ）において受け付けた編集リクエストを前記マスタデータベースに適用するステップと、
    （ｌ）前記ステップ（ｊ）の編集リクエストによって前記提起されたルートを前記ＰＣＢ設計に含めたことを示す更新メッセージを生成するステップと、
    を有し、
    前記ステップ（ｇ）は、前記ステップ（ｊ）の編集リクエストによって前記提起されたルートを前記ＰＣＢ設計に含めたことを示す更新メッセージと共に、前記ステップ（ｅ）において受け付けた情報における前記提起されたルートの拒絶を示す更新メッセージを転送することを含むことを特徴とする方法。
  13. 命令シーケンスを表すデータを格納するマシーン可読媒体であって、前記命令シーケンスは、プロセッサにより実行時に、
    （ａ）ＰＣＢ設計の回路コンポーネントのコンポーネントピンペアのリストから、複数のクライアントコンピュータのそれぞれに異なるコンポーネントピンペアを割り当てるステップであって、異なる各コンポーネントピンペアが、前記ＰＣＢ設計についてマスタデータベースを維持するサーバコンピュータにより前記複数のクライアントコンピュータの異なるクライアントコンピュータに割り当てられ、前記マスタデータベースは、前記回路コンポーネント、コンポーネントの配置及び導電性パスのルートに関する情報を有し、各クライアントコンピュータが、２つのコンポーネントピンの間の導電性パスのルートを自動的に決定するよう構成され、各クライアントコンピュータが、前記マスタデータベースからの前記情報の少なくとも一部を有するローカルデータベースを維持する、前記割り当てるステップと、
    （ｂ）前記サーバコンピュータにおいて、各クライアントコンピュータから、該クライアントコンピュータに割り当てられたピンペアを接続する導電性パスの提起されたルートに関する情報を含む編集リクエストを受け付けるステップと、
    （ｃ）前記提起されたルートを前記ＰＣＢ設計に含めるため、前記サーバコンピュータによって、前記編集リクエストを前記マスタデータベースに適用するステップと、
    （ｄ）前記ステップ（ａ）〜（ｃ）を繰り返すステップと、
    を前記プロセッサに実行させ、
    前記ステップ（ａ）において、前記サーバコンピュータにより、各ピンペアを、前記異なるクライアントコンピュータに割り当てる場合に、現在、あるクライアントコンピュータに割り当てられているピンペアを対角的なノードに配置した矩形と、複数の候補となるピンペアを対角的なノードに配置した各矩形とにより形成される各矩形間の重複を評価し、前記候補となるピンペアに対応する矩形の何れかが前記割り当てられているピンペアに対応する矩形との最小の重複を有する矩形に対応するか決定し、前記最小の重複を有する矩形に対応すると決定された前記候補となるピンペアを次のクライアントコンピュータに割り当てることを特徴とする媒体。
  14. 請求項１３記載の媒体であって、前記命令シーケンスはさらに、
    （ｅ）前記サーバコンピュータから各クライアントコンピュータに、前記ステップ（ｃ）において前記マスタデータベースに含められた前記提起されたルートを前記クライアントコンピュータのローカルデータベースに含めるよう前記クライアントコンピュータに指示する更新メッセージを転送するステップを実行させることを特徴とする媒体。
  15. 請求項１４記載の媒体であって、
    前記ステップ（ｅ）は、各クライアントコンピュータに、前記ステップ（ｂ）において受け付けた編集リクエストにおいて前記クライアントコンピュータにより提起されたルートを前記クライアントコンピュータのローカルデータベースに含めるよう指示する更新メッセージを前記クライアントコンピュータに転送するステップを有することを特徴とする媒体。
  16. 請求項１３記載の媒体であって、前記命令シーケンスはさらに、
    （ｅ）前記ＰＣＢ設計に提起されたルートを含めるため前記マスタデータベースに編集リクエストを適用する際、前記サーバコンピュータによって、前記ルートを含めたことを示す更新を生成するステップと、
    （ｆ）前記クライアントコンピュータが割り当てられたピンペアのルートを決定していないとき、前記サーバコンピュータから各クライアントコンピュータに前記更新を転送するステップと、
    を実行させることを特徴とする媒体。
  17. 請求項１６記載の媒体であって、
    前記ステップ（ｅ）は、前記マスタデータベースに維持される前記ＰＣＢ設計に含められた複数の提起されたルートのそれぞれについて個別の更新メッセージを別々に生成し、
    前記ステップ（ｅ）はさらに、前記クライアントコンピュータの更新キューに各個別の更新メッセージを配置し、
    前記ステップ（ｆ）は、クライアントコンピュータが割り当てられたピンペアについてルートを現在決定していないとき、前記クライアントコンピュータの更新キューのコンテンツを転送する、
    ことを特徴とする媒体。
  18. 請求項１３記載の媒体であって、
    前記ステップ（ｄ）は、前記リスト全体の複数のパスにおいて前記ステップ（ａ）〜（ｃ）を繰り返す、
    ことを特徴とする媒体。
  19. 請求項１８記載の媒体であって、
    前記ステップ（ａ）は、前記リスト全体の第１パスの間に割り当てられた各ピンペアについて、前記ピンペアに割り当てられたクライアントコンピュータに、第１の最大数以下のビアを有するルートを決定するよう指示し、
    前記ステップ（ａ）はさらに、前記リスト全体の第２パスの間に割り当てられた各ピンペアについて、前記ピンペアに割り当てられたクライアントコンピュータに、第１の最大数より大きな第２の最大数以下のビアを有するルートを決定するよう指示し、
    前記ステップ（ａ）はさらに、前記リスト全体の第３パスの間に割り当てられた各ピンペアについて、前記ピンペアに割り当てられたクライアントコンピュータに、第２の最大数より大きな第３の最大数以下のビアを有するルートを決定するよう指示する、
    ことを特徴とする媒体。
  20. 請求項１３記載の媒体であって、
    前記ステップ（ａ）はさらに、前記ピンペア内のピンを分離する距離に少なくとも部分的に基づき、前記リストからピンペアを割り当てる、ことを特徴とする媒体。
  21. 請求項１３記載の媒体であって、
    前記ステップ（ａ）は、コンポーネントピンペアを前記複数のクライアントコンピュータの第１クライアントコンピュータに、前記同一のコンポーネントピンペアを前記複数のクライアントコンピュータの第２クライアントコンピュータに、前記第１及び第２クライアントコンピュータが、前記割り当てられるピンペアのピンの間の導電性パスを同時にルート決定するよう割り当てることを特徴とする媒体。
  22. 請求項２１記載の媒体であって、
    前記ステップ（ａ）は、第１ルーティングパラメータ群により前記ピンペアを前記第１クライアントコンピュータに割当て、第２ルーティングパラメータ群により前記ピンペアを前記第２クライアントコンピュータに割当てることを特徴とする媒体。
  23. 請求項１３記載の媒体であって、前記命令シーケンスはさらに、
    （ｅ）前記サーバコンピュータにおいて、前記複数のクライアントコンピュータのクライアントコンピュータＸから、前記クライアントコンピュータＸに割り当てられたピンペアＮを接続する導電性パスについて提起されたルートに関する情報を含む編集リクエストを受け付けるステップと、
    （ｆ）前記サーバコンピュータにおいて、前記ステップ（ｅ）において受け付けた提起されたルートを拒絶するステップと、
    （ｇ）前記サーバコンピュータから前記クライアントコンピュータＸに、前記ステップ（ｅ）において受け付けた情報における前記提起されたルートの拒絶を示す更新メッセージを転送するステップと、
    （ｈ）前記サーバコンピュータにおいて、前記クライアントコンピュータＸから、前記ピンペアＮを接続する導電性パスについて異なる提起されたルートに関する情報を含む以降の編集リクエストを受け付けるステップと、
    （ｉ）前記ステップ（ｈ）において受け付けた前記編集リクエストにより提起されるルートを前記ＰＣＢ設計に含めるため、前記サーバコンピュータにより前記ステップ（ｈ）において受け付けた編集リクエストを前記マスタデータベースに適用するステップと、
    を実行させることを特徴とする媒体。
  24. 請求項２３記載の媒体であって、前記命令シーケンスはさらに、
    （ｊ）前記サーバコンピュータにおいて、前記ステップ（ｅ）の前に前記複数のクライアントコンピュータのクライアントコンピュータＹから、前記クライアントコンピュータＹに割り当てられたピンペアＭを接続する導電性パスについて提起されたルートに関する情報を含む編集リクエストを受け付けるステップと、
    （ｋ）前記ステップ（ｊ）の編集リクエストにより提起されたルートを前記ＰＣＢ設計に含めるため、前記サーバコンピュータにより前記ステップ（ｊ）において受け付けた編集リクエストを前記マスタデータベースに適用するステップと、
    （ｌ）前記ステップ（ｊ）の編集リクエストによって前記提起されたルートを前記ＰＣＢ設計に含めたことを示す更新メッセージを生成するステップと、
    を実行させ、
    前記ステップ（ｇ）は、前記ステップ（ｊ）の編集リクエストによって前記提起されたルートを前記ＰＣＢ設計に含めたことを示す更新メッセージと共に、前記ステップ（ｅ）において受け付けた情報における前記提起されたルートの拒絶を示す更新メッセージを転送することを含むことを特徴とする媒体。
JP2006541235A 2003-11-21 2004-11-17 導電性パスの分散自動ルーティング Active JP4980066B2 (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US52369703P 2003-11-21 2003-11-21
US60/523,697 2003-11-21
US10/870,072 US7305648B2 (en) 2003-11-21 2004-06-18 Distributed autorouting of conductive paths in printed circuit boards
US10/870,072 2004-06-18
PCT/US2004/037183 WO2005052730A2 (en) 2003-11-21 2004-11-17 Distributed autorouting of conductive paths

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2010030537A Division JP5462653B2 (ja) 2003-11-21 2010-02-15 導電性パスの分散自動ルーティング方法及び媒体

Publications (2)

Publication Number Publication Date
JP2008507002A JP2008507002A (ja) 2008-03-06
JP4980066B2 true JP4980066B2 (ja) 2012-07-18

Family

ID=34595036

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2006541235A Active JP4980066B2 (ja) 2003-11-21 2004-11-17 導電性パスの分散自動ルーティング
JP2010030537A Active JP5462653B2 (ja) 2003-11-21 2010-02-15 導電性パスの分散自動ルーティング方法及び媒体

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2010030537A Active JP5462653B2 (ja) 2003-11-21 2010-02-15 導電性パスの分散自動ルーティング方法及び媒体

Country Status (4)

Country Link
US (2) US7305648B2 (ja)
EP (1) EP1685464B1 (ja)
JP (2) JP4980066B2 (ja)
WO (1) WO2005052730A2 (ja)

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7516435B2 (en) * 2001-12-10 2009-04-07 Mentor Graphics Corporation Reservation of design elements in a parallel printed circuit board design environment
EP1451732A4 (en) * 2001-12-10 2007-08-08 Mentor Graphics Corp AUTOMATED ELECTRONIC DESIGN REALIZED IN PARALLEL: SHARED SIMULTANEOUS MODIFICATION
US7587695B2 (en) 2001-12-10 2009-09-08 Mentor Graphics Corporation Protection boundaries in a parallel printed circuit board design environment
GB2393533A (en) * 2002-09-27 2004-03-31 Zuken Ltd Routing of interconnected regions e.g. of electrical circuits
WO2004111932A1 (ja) * 2003-06-10 2004-12-23 Fujitsu Limited 画像登録装置、表示制御装置、画像サーバ
US7305648B2 (en) 2003-11-21 2007-12-04 Mentor Graphics Corporation Distributed autorouting of conductive paths in printed circuit boards
US7590963B2 (en) * 2003-11-21 2009-09-15 Mentor Graphics Corporation Integrating multiple electronic design applications
US20060101368A1 (en) * 2004-09-08 2006-05-11 Mentor Graphics Corporation Distributed electronic design automation environment
US7546571B2 (en) * 2004-09-08 2009-06-09 Mentor Graphics Corporation Distributed electronic design automation environment
US20060200266A1 (en) * 2005-03-04 2006-09-07 Athena Design Systems, Inc. Systems for performing parallel distributed processing for physical layout generation
US7937681B2 (en) * 2005-04-25 2011-05-03 Cadence Design Systems, Inc. Method and mechanism for implementing automated PCB routing
US8326926B2 (en) * 2005-09-13 2012-12-04 Mentor Graphics Corporation Distributed electronic design automation architecture
US7577933B1 (en) * 2006-11-17 2009-08-18 Sun Microsystems, Inc. Timing driven pin assignment
JP5194461B2 (ja) * 2007-01-30 2013-05-08 富士通セミコンダクター株式会社 電流密度制限チェック方法及び電流密度制限チェック装置
US20080244476A1 (en) * 2007-04-02 2008-10-02 Athena Design Systems, Inc. System and method for simultaneous optimization of multiple scenarios in an integrated circuit design
US20080301613A1 (en) 2007-06-01 2008-12-04 Simon Edward Holdsworth Designing wiring harnesses
US7735044B2 (en) * 2007-06-05 2010-06-08 Simon Edward Holdsworth Combination of ground devices in wiring harness designs
US8086991B1 (en) * 2007-07-25 2011-12-27 AWR Corporation Automatic creation of vias in electrical circuit design
US20090157209A1 (en) * 2007-12-14 2009-06-18 Simon Edward Holdsworth Wire option expressions in wiring harness designs
US7533360B1 (en) * 2008-07-22 2009-05-12 International Business Machines Corporation Flow based package pin assignment
US8099693B2 (en) * 2008-11-04 2012-01-17 Cadence Design Systems, Inc. Methods, systems, and computer program product for parallelizing tasks in processing an electronic circuit design
US8527929B2 (en) 2009-12-23 2013-09-03 Cadence Design Systems, Inc. Method and system for optimally connecting interfaces across multiple fabrics
US8479134B2 (en) * 2009-12-23 2013-07-02 Cadence Design Systems, Inc. Method and system for specifying system level constraints in a cross-fabric design environment
US8438524B1 (en) * 2009-12-30 2013-05-07 Cadence Design Systems, Inc. Hierarchical editing of printed circuit board pin assignment
JP5531731B2 (ja) * 2010-03-31 2014-06-25 富士通株式会社 配線設計支援方法、配線設計支援プログラム、及び配線設計支援装置
US8261226B1 (en) 2011-07-20 2012-09-04 International Business Machines Corporation Network flow based module bottom surface metal pin assignment
JP2014211824A (ja) * 2013-04-19 2014-11-13 富士通株式会社 設計支援装置、設計支援方法、および設計支援プログラム
US9256704B2 (en) 2014-01-31 2016-02-09 International Business Machines Corporation Efficient deployment of table lookup (TLU) in an enterprise-level scalable circuit simulation architecture
GB2592946B (en) * 2020-03-11 2022-08-31 Agile Analog Ltd Analogue circuit design
GB2592947B (en) * 2020-03-11 2022-08-31 Agile Analog Ltd Analogue circuit design
GB2592948B (en) * 2020-03-11 2022-08-31 Agile Analog Ltd Analogue circuit design
US11233515B2 (en) * 2020-05-29 2022-01-25 Microsoft Technology Licensing, Llc Scheduling of tasks for execution in parallel based on geometric reach

Family Cites Families (129)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2515206B1 (fr) 1981-10-23 1988-10-14 Ici Plc Fermenteur
JPS6042183A (ja) 1983-08-18 1985-03-06 本田技研工業株式会社 車両用フレ−ム構造
JPS617749U (ja) 1984-06-19 1986-01-17 シャープ株式会社 空気調和機の制御装置
JPS62203278A (ja) 1986-03-03 1987-09-07 Fujitsu Ltd 並列式自動配線方式
JPH0414463Y2 (ja) 1986-06-13 1992-03-31
JPS63120862A (ja) 1986-08-20 1988-05-25 Nissan Koki Kk 内燃機関における配電器
JPH0248774A (ja) 1988-08-10 1990-02-19 Hitachi Ltd Ｃａｄシステムのデータ管理方式
JPH0256070A (ja) 1988-08-20 1990-02-26 Fujitsu Ltd 設計データ管理方式
US5107443A (en) * 1988-09-07 1992-04-21 Xerox Corporation Private regions within a shared workspace
JPH02245865A (ja) 1989-03-20 1990-10-01 Fujitsu Ltd 共同知的作業支援方式
US5258920A (en) * 1989-12-26 1993-11-02 General Electric Company Locally orientation specific routing system
JPH03278274A (ja) 1990-03-28 1991-12-09 Nec Corp 配線基板の配線順序決定方式及び配線方式
US5544067A (en) * 1990-04-06 1996-08-06 Lsi Logic Corporation Method and system for creating, deriving and validating structural description of electronic system from higher level, behavior-oriented description, including interactive schematic design and simulation
EP0462914A3 (en) * 1990-06-21 1993-06-02 International Business Machines Corporation A method of creating documents using existing documents
JP3002242B2 (ja) 1990-07-10 2000-01-24 株式会社日立製作所 Ｃａｄシステム
JPH04115369A (ja) 1990-09-06 1992-04-16 Nec Corp 対話配線方式
JPH04362783A (ja) 1991-06-10 1992-12-15 Toshiba Corp 複数端末での同時並行処理機能を持つｃａｄシステム
US5333315A (en) * 1991-06-27 1994-07-26 Digital Equipment Corporation System of device independent file directories using a tag between the directories and file descriptors that migrate with the files
US5333316A (en) * 1991-08-16 1994-07-26 International Business Machines Corporation Locking and row by row modification of a database stored in a single master table and multiple virtual tables of a plurality of concurrent users
JPH0574942A (ja) 1991-09-11 1993-03-26 Mitsubishi Electric Corp レイアウトパターン設計用ｃａｄ装置
JPH0573630A (ja) 1991-09-13 1993-03-26 Hitachi Ltd 分散設計支援方法およびシステム
US5339388A (en) 1991-12-31 1994-08-16 International Business Machines Corporation Cursor lock region
JP3391811B2 (ja) 1992-02-27 2003-03-31 トヨタ自動車株式会社 Ｃａｄシステムにおけるチーム形式のデータ処理方法およびｃａｄシステム
US5392400A (en) * 1992-07-02 1995-02-21 International Business Machines Corporation Collaborative computing system using pseudo server process to allow input from different server processes individually and sequence number map for maintaining received data sequence
US5555388A (en) * 1992-08-20 1996-09-10 Borland International, Inc. Multi-user system and methods providing improved file management by reading
US5295081A (en) * 1992-10-30 1994-03-15 International Business Machines Corporation Concurrent interactive wire editing
US5515491A (en) * 1992-12-31 1996-05-07 International Business Machines Corporation Method and system for managing communications within a collaborative data processing system
JPH07113932B2 (ja) 1993-01-05 1995-12-06 日本電気株式会社 配線設計処理装置
JPH06266804A (ja) * 1993-03-16 1994-09-22 Hitachi Ltd 自動配線設計方式
JP2863428B2 (ja) * 1993-05-18 1999-03-03 富士通株式会社 会話型グラフィック・システム
JPH07175842A (ja) 1993-12-20 1995-07-14 Melco:Kk Ｃａｄ装置、ｃａｄ管理装置およびｃａｄデータの処理方法
JP3278274B2 (ja) 1993-12-20 2002-04-30 キヤノン株式会社 製本装置
US5583993A (en) * 1994-01-31 1996-12-10 Apple Computer, Inc. Method and apparatus for synchronously sharing data among computer
US5452218A (en) * 1994-02-03 1995-09-19 Texas Instruments System and method for determining quality analysis on fabrication and/or assembly design using shop capability data
US5604680A (en) * 1994-08-15 1997-02-18 Cadence Design Systems, Inc. Virtual interface representation of hierarchical symbolic layouts
US5751597A (en) * 1994-08-15 1998-05-12 Fujitsu Limited CAD apparatus for LSI or printed circuit board
US5745747A (en) * 1995-02-06 1998-04-28 International Business Machines Corporation Method and system of lock request management in a data processing system having multiple processes per transaction
US5892900A (en) * 1996-08-30 1999-04-06 Intertrust Technologies Corp. Systems and methods for secure transaction management and electronic rights protection
JP2746174B2 (ja) 1995-02-27 1998-04-28 日本電気株式会社 並行設計システム
US6134549A (en) * 1995-03-31 2000-10-17 Showcase Corporation Client/server computer system having personalizable and securable views of database data
JPH0916607A (ja) * 1995-06-26 1997-01-17 Hitachi Ltd データベース管理システムにおけるインデクス管理方法
JPH0962726A (ja) 1995-08-29 1997-03-07 Hitachi Ltd Ｃａｄデータインタフェース方法
JPH09212530A (ja) 1996-02-02 1997-08-15 Fuji Xerox Co Ltd 図面管理装置
WO1997030635A1 (fr) * 1996-02-21 1997-08-28 Sekisui Kagaku Kogyo Kabushiki Kaisya Procede et dispositif de diagnostic de l'osteoporose
US6023565A (en) * 1996-03-29 2000-02-08 Xilinx, Inc. Method for configuring circuits over a data communications link
JP3562134B2 (ja) 1996-04-19 2004-09-08 富士ゼロックス株式会社 協調設計支援システム及び方法
US5845067A (en) * 1996-09-09 1998-12-01 Porter; Jack Edward Method and apparatus for document management utilizing a messaging system
JPH10105586A (ja) 1996-09-26 1998-04-24 Toyota Keeramu:Kk Ｃａｄシステムにおけるチーム形式による設計方式及びその設計方法
GB2321322B (en) * 1996-10-28 2001-10-10 Altera Corp Remote software technical support
US5950201A (en) * 1996-12-06 1999-09-07 International Business Machines Corporation Computerized design automation method using a single logical PFVL paradigm
US6088693A (en) * 1996-12-06 2000-07-11 International Business Machines Corporation Data management system for file and database management
US5826265A (en) * 1996-12-06 1998-10-20 International Business Machines Corporation Data management system having shared libraries
US6157935A (en) * 1996-12-17 2000-12-05 Tran; Bao Q. Remote data access and management system
JP3057019B2 (ja) * 1997-01-24 2000-06-26 キヤノン株式会社 部品選定装置及びｃａｄ機能を備えた部品選定システム
JP3766733B2 (ja) 1997-02-05 2006-04-19 松下電器産業株式会社 部品間結線の表示方法及び装置
US6026230A (en) * 1997-05-02 2000-02-15 Axis Systems, Inc. Memory simulation system and method
JPH10307855A (ja) 1997-05-08 1998-11-17 Nec Corp プリント配線板の配線方法
US6240414B1 (en) * 1997-09-28 2001-05-29 Eisolutions, Inc. Method of resolving data conflicts in a shared data environment
US6442570B1 (en) * 1997-10-27 2002-08-27 Microsoft Corporation Object identification and data communication during an object synchronization process
US6110213A (en) * 1997-11-06 2000-08-29 Vlt Coporation Fabrication rules based automated design and manufacturing system and method
US6654747B1 (en) * 1997-12-02 2003-11-25 International Business Machines Corporation Modular scalable system for managing data in a heterogeneous environment with generic structure for control repository access transactions
US5966707A (en) * 1997-12-02 1999-10-12 International Business Machines Corporation Method for managing a plurality of data processes residing in heterogeneous data repositories
US6182115B1 (en) * 1998-03-06 2001-01-30 International Business Machines Corp. Method and system for interactive sharing of text in a networked environment
JP2951312B1 (ja) 1998-04-03 1999-09-20 株式会社トヨタケーラム チーム形式設計用ｃａｄシステム
US6356796B1 (en) * 1998-12-17 2002-03-12 Antrim Design Systems, Inc. Language controlled design flow for electronic circuits
US6327594B1 (en) * 1999-01-29 2001-12-04 International Business Machines Corporation Methods for shared data management in a pervasive computing environment
US6782511B1 (en) * 1999-05-26 2004-08-24 Cadence Design Systems, Inc. Behavioral-synthesis electronic design automation tool business-to-business application service provider
US6424959B1 (en) * 1999-06-17 2002-07-23 John R. Koza Method and apparatus for automatic synthesis, placement and routing of complex structures
US6553555B1 (en) * 1999-08-27 2003-04-22 Dell Products L.P. Maintaining signal guard bands when routing through a field of obstacles
US6687710B1 (en) * 1999-12-03 2004-02-03 Synchronicity Software, Inc. Intellectual property library management system
US6418552B1 (en) * 1999-12-10 2002-07-09 Hewlett-Packard Company Method and apparatus for optimizing trace lengths to maximize the speed of a clocked bus
US6484177B1 (en) * 2000-01-13 2002-11-19 International Business Machines Corporation Data management interoperability methods for heterogeneous directory structures
US6851094B1 (en) * 2000-02-28 2005-02-01 Cadence Design Systems, Inc. Automated method and system for selecting and procuring electronic components used in circuit and chip designs
US6594799B1 (en) * 2000-02-28 2003-07-15 Cadence Design Systems, Inc. Method and system for facilitating electronic circuit and chip design using remotely located resources
US6530065B1 (en) * 2000-03-14 2003-03-04 Transim Technology Corporation Client-server simulator, such as an electrical circuit simulator provided by a web server over the internet
US6460170B1 (en) * 2000-04-29 2002-10-01 Hewlett Packard Company Connection block for interfacing a plurality of printed circuit boards
US6671699B1 (en) * 2000-05-20 2003-12-30 Equipe Communications Corporation Shared database usage in network devices
WO2001093117A2 (en) 2000-06-01 2001-12-06 Siemens Dematic Electronics Assembly Systems, Inc. Electronics assembly systems customer benefit modeling tools and methods
AU2001266660A1 (en) * 2000-06-02 2001-12-17 Virtio Corporation Method and system for virtual prototyping
US7143134B2 (en) * 2000-06-02 2006-11-28 Virtual Ink Corporation System and method for integrating electronic transcription systems
US7246055B1 (en) * 2000-08-28 2007-07-17 Cadence Design Systems, Inc. Open system for simulation engines to communicate across multiple sites using a portal methodology
US6611848B1 (en) * 2000-09-13 2003-08-26 Radiant Data Corporation Methods for maintaining data and attribute coherency in instances of sharable files
US6721922B1 (en) * 2000-09-27 2004-04-13 Cadence Design Systems, Inc. System for electronic circuit characterization, analysis, modeling and plan development
CA2370766C (en) * 2000-10-18 2003-09-09 Chipworks Design analysis workstation for analyzing integrated circuits
US6684379B2 (en) * 2000-10-18 2004-01-27 Chipworks Design analysis workstation for analyzing integrated circuits
JP4031905B2 (ja) * 2000-11-09 2008-01-09 富士通株式会社 回路設計装置及び回路設計方法
US7036101B2 (en) * 2001-02-26 2006-04-25 Cadence Design Systems, Inc. Method and apparatus for scalable interconnect solution
US6742165B2 (en) * 2001-03-28 2004-05-25 Mips Technologies, Inc. System, method and computer program product for web-based integrated circuit design
US6931369B1 (en) * 2001-05-01 2005-08-16 National Semiconductor Corporation Method to perform thermal simulation of an electronic circuit on a network
US6578174B2 (en) * 2001-06-08 2003-06-10 Cadence Design Systems, Inc. Method and system for chip design using remotely located resources
US7143094B2 (en) * 2001-07-18 2006-11-28 International Business Machines Corporation Method and apparatus for ensuring data consistency amongst a plurality of disparate systems having multiple consumer channels
US7039892B2 (en) * 2001-07-24 2006-05-02 Hewlett-Packard Development Company, L.P. Systems and methods for ensuring correct connectivity between circuit designs
US6678877B1 (en) * 2001-08-15 2004-01-13 National Semiconductor Corporation Creating a PC board (PCB) layout for a circuit in which the components of the circuit are placed in the determined PCB landing areas
US6678876B2 (en) * 2001-08-24 2004-01-13 Formfactor, Inc. Process and apparatus for finding paths through a routing space
US7337093B2 (en) * 2001-09-07 2008-02-26 Purdue Research Foundation Systems and methods for collaborative shape and design
JP2003132094A (ja) * 2001-10-25 2003-05-09 Ricoh Co Ltd 設計変更支援システム、プログラムおよび記録媒体
CN1591411A (zh) * 2001-11-09 2005-03-09 无锡永中科技有限公司 数据处理系统
US6760890B2 (en) * 2001-11-29 2004-07-06 Agilent Technologies, Inc. Systems and methods for linking a graphical display and an n-dimensional data structure in a graphical user interface
US7516435B2 (en) * 2001-12-10 2009-04-07 Mentor Graphics Corporation Reservation of design elements in a parallel printed circuit board design environment
US6708313B2 (en) * 2001-12-10 2004-03-16 Charles Pfeil Parallel electronic design automation: shared simultaneous editing
US7587695B2 (en) * 2001-12-10 2009-09-08 Mentor Graphics Corporation Protection boundaries in a parallel printed circuit board design environment
EP1451732A4 (en) 2001-12-10 2007-08-08 Mentor Graphics Corp AUTOMATED ELECTRONIC DESIGN REALIZED IN PARALLEL: SHARED SIMULTANEOUS MODIFICATION
US6711718B2 (en) * 2001-12-10 2004-03-23 Charles Pfeil Parallel electronic design automation: distributed simultaneous editing
JP2003186914A (ja) 2001-12-18 2003-07-04 Stella Corp チーム形式設計・編集システム
US6751781B2 (en) * 2002-01-18 2004-06-15 Advanced Semiconductor Engineering, Inc. Thermal data automatic service system
WO2003073472A2 (en) * 2002-02-22 2003-09-04 Flextronics International Usa, Inc. Electronic component design, procurement and manufacturing collaboration
KR100442697B1 (ko) * 2002-03-11 2004-08-02 삼성전자주식회사 자동 와이어 본딩 공정을 위한 통합 관리 시스템
KR20040091094A (ko) * 2002-03-12 2004-10-27 싱크론 테크놀로지스, 엘엘시 네트워크 기반 부품 관리 시스템을 위한 시스템, 방법 및컴퓨터 프로그램 제품
WO2003088095A1 (fr) 2002-04-17 2003-10-23 Fujitsu Limited Procede de mise au point de circuits integres, support de stockage de programmes contenant un procede de mise au point de circuits integres, systeme de mise au point simultanee d'asic et de circuit logique programmable, et programme et procede de mise au point
JP2003316841A (ja) 2002-04-25 2003-11-07 Nec Corp Ｌｓｉ配線システム及びプログラム
US7546360B2 (en) * 2002-06-06 2009-06-09 Cadence Design Systems, Inc. Isolated working chamber associated with a secure inter-company collaboration environment
USPP14347P3 (en) 2002-06-10 2003-12-02 The Horticulture And Food Research Institute Of New Zealand, Limited Peach tree named “Southern Star”
US7143341B1 (en) * 2002-06-20 2006-11-28 Cadence Design Systems Method and apparatus for concurrent engineering and design synchronization of multiple tools
US20040093997A1 (en) 2002-11-15 2004-05-20 Huang Li Shiu Tool extension with a screw attraction structure
CN1530863B (zh) * 2003-01-20 2010-04-28 松下电器产业株式会社 设计检查系统以及设计检查方法
US6983434B1 (en) * 2003-02-13 2006-01-03 Hewlett-Packard Development Company, L.P. Differential via pair impedance adjustment tool
US7240319B2 (en) * 2003-02-19 2007-07-03 Diversified Systems, Inc. Apparatus, system, method, and program for facilitating the design of bare circuit boards
US7458055B2 (en) * 2003-02-19 2008-11-25 Diversified Systems, Inc. Apparatus, system, method, and program for facilitating the design of electronic assemblies
US7441219B2 (en) * 2003-06-24 2008-10-21 National Semiconductor Corporation Method for creating, modifying, and simulating electrical circuits over the internet
TWI244590B (en) * 2003-06-30 2005-12-01 Taiwan Semiconductor Mfg System and method for reticle field layout design advanced features are not supported in freeware version
JP4115369B2 (ja) 2003-09-22 2008-07-09 独立行政法人物質・材料研究機構 Ｎｉ基超合金
US7103434B2 (en) * 2003-10-14 2006-09-05 Chernyak Alex H PLM-supportive CAD-CAM tool for interoperative electrical and mechanical design for hardware electrical systems
US7305648B2 (en) 2003-11-21 2007-12-04 Mentor Graphics Corporation Distributed autorouting of conductive paths in printed circuit boards
US7590963B2 (en) 2003-11-21 2009-09-15 Mentor Graphics Corporation Integrating multiple electronic design applications
US7661101B2 (en) * 2004-01-15 2010-02-09 Parametric Technology Corporation Synchronous and asynchronous collaboration between heterogeneous applications
US20050237776A1 (en) * 2004-03-19 2005-10-27 Adrian Gropper System and method for patient controlled communication of DICOM protected health information
US20050246672A1 (en) * 2004-04-29 2005-11-03 Bois Karl J Differential trace pair coupling verification tool
US7546571B2 (en) * 2004-09-08 2009-06-09 Mentor Graphics Corporation Distributed electronic design automation environment
US20060101368A1 (en) 2004-09-08 2006-05-11 Mentor Graphics Corporation Distributed electronic design automation environment

Also Published As

Publication number Publication date
JP2008507002A (ja) 2008-03-06
US20080034342A1 (en) 2008-02-07
WO2005052730A3 (en) 2009-04-09
WO2005052730A2 (en) 2005-06-09
US7305648B2 (en) 2007-12-04
JP2010134960A (ja) 2010-06-17
US7788622B2 (en) 2010-08-31
JP5462653B2 (ja) 2014-04-02
US20050114821A1 (en) 2005-05-26
EP1685464A2 (en) 2006-08-02
EP1685464A4 (en) 2010-12-08
EP1685464B1 (en) 2019-09-04

Similar Documents

Publication Publication Date Title
JP4980066B2 (ja) 導電性パスの分散自動ルーティング
US5500804A (en) Method to optimize the wiring of multiple wiring media packages
US20030009737A1 (en) Detailed method for routing connections using tile expansion techniques and associated methods for designing and manufacturing VLSI circuits
US8122397B2 (en) Method and system for mapping source elements to destination elements as interconnect routing assignments
US7917870B2 (en) Enhancing a power distribution system in a ceramic integrated circuit package
JPS60130843A (ja) 接続路を設定する方法
JP2001209667A (ja) 多端子ネットを自動的に発生する方法及び装置並びに多端子ネット自動発生方法を実行するためのプログラムを記憶したプログラム記憶媒体
US10831972B2 (en) Capacity model for global routing
US7577933B1 (en) Timing driven pin assignment
US8261226B1 (en) Network flow based module bottom surface metal pin assignment
JP5251542B2 (ja) 電源設計プログラム、方法並びに装置
US20030188281A1 (en) Maximal tile generation technique and associated methods for designing and manufacturing VLSI circuits
US20040263152A1 (en) Optimized pin assignment with constraints
US6904584B2 (en) Method and system for placing logic nodes based on an estimated wiring congestion
US7003750B2 (en) Topology based wire shielding generation
Dion Fast printed circuit board routing
JP6981296B2 (ja) バス配線探索プログラム、バス配線探索方法および情報処理装置
WO2016118039A1 (en) System and method for implementing and validating star routing for power connections at chip level
JP5966300B2 (ja) 配線支援方法及び装置
JP2004265436A (ja) 配線設計装置
JPH0450627B2 (ja)
JPH0327589A (ja) 多層配線方法
Ozdal Escape routing for dense pin clusters in integrated circuits
JP2003345847A (ja) 半導体装置の回路設計支援装置およびレイアウト変更方法
JPH0620010A (ja) 自動配線装置および方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090224

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20090521

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20090528

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20090624

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20090701

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090724

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20091013

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20111109

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20111114

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20111208

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20111213

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120224

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120418

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150427

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4980066

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250