JPH0450627B2 - - Google Patents

Info

Publication number
JPH0450627B2
JPH0450627B2 JP61045827A JP4582786A JPH0450627B2 JP H0450627 B2 JPH0450627 B2 JP H0450627B2 JP 61045827 A JP61045827 A JP 61045827A JP 4582786 A JP4582786 A JP 4582786A JP H0450627 B2 JPH0450627 B2 JP H0450627B2
Authority
JP
Japan
Prior art keywords
wiring
candidates
route
section
candidate table
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP61045827A
Other languages
English (en)
Other versions
JPS62203278A (ja
Inventor
Toshihiko Tada
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP61045827A priority Critical patent/JPS62203278A/ja
Publication of JPS62203278A publication Critical patent/JPS62203278A/ja
Publication of JPH0450627B2 publication Critical patent/JPH0450627B2/ja
Granted legal-status Critical Current

Links

Description

【発明の詳細な説明】 〔概要〕 計算機システムを使用して、複数個の配線区間
を並列的に自動配線する方式において、全部の配
線区間について、2ビヤ(VIA)以下の配線候
補をリストアツプして主記憶装置(MS)上候補
テーブルとして設定する手段(a)と、該リストアツ
プされた候補テーブルから、候補数が1つ以上
で、最も候補数の少ない配線区間を選択して配線
経路を決定する手段(b)と、上記手段(b)で1つの配
線経路を決定した時には、未配線の全配線区間に
ついて、前記2ビヤ(VIA)以下の候補を再リ
ストアツプして、上記候補テーブルを更新するよ
うにして、配線を進める毎に、未配線の配線区間
の候補を動的に変更するようにしたものである。
〔産業上の利用分野〕
本発明は、好集積(LSI)回路、或いは多層プ
リント板等の配線区間を自動的に配線する並列式
自動配線方式に関する。
最近の計算機システムに対する機能の高度化、
処理能力の増大化に伴つて、高集積(LSI)回
路、或いは該高集積(LSI)回路を搭載するプリ
トン板での配線密度は、益々膨大化しており、更
に上記高速化条件から、該配線長に起因する論理
遅延の大小によつて、デレイオーバ/レーシング
等の現象が発生して、所期の処理能力が得られな
くなることがあり、該プリトン板等での配線長等
に対する制限要求が出てくるようになつてきた。
この為、数千、数万本に及ぶ配線区間を高速
に、且つ高配線率で、更に上記制御条件を満足す
る高品質な配線をすることができる自動配線方式
が待たれるようになつてきた。
〔従来の技術と発明が解決しようとする問題点〕
第5図は従来の自動配線方式の一例を説明する
図である。
従来の自動配線方式は、一般に、配線率の高い
ものは、配線速度が遅く、逆に配線速度の速いも
のは配線率が低いのが現状であつた。
又、数万本と云う大量の配線区間(ワイヤ)を
妥当な処理時間で配線できるようなものは存在し
なかつた。
本図に示した自動配線方式は、所謂「ラインサ
ーチ法」と言われているもので、斜線で示した障
害物、又は既配線領域(エリア)があるときに、
起点Sと終点Eとの間を、当該ラインサーチ法で
配線しようとすると、図示のように迂回による配
線が行われ、配線長制限を満足する配線ができな
いと云う問題があつた。
本発明は上記従来の欠点に鑑み、数千、数万本
に及び配線区間を、高速、且つ高配線率で、更に
高品質で配線する方法を提供することを目的とす
るものである。
〔問題点を解決するための手段〕
第1図は本発明の一実施例を模式的に示した図
であり、第2図は本発明による並列式自動配線方
式の動作を流れ図で示した図である。
本発明においては、計算機システムを使用し
て、複数個の配線区間を並列的に自動配線する方
式であつて、全部の配線区間について、指定長の
範囲において、2ビヤ(VIA)以下の配線候補
をリストアツプして主記憶装置(MS)2上に候
補テーブル21として設定する手段(a)と、該リス
トアツプされた候補テーブル21から、候補数が
1つ以上で、最も候補数の少ない配線区間を選択
して配線経路を決定する手段(b)と、上記手段(b)で
1つの配線経路を決定した時には、未配線の全配
線区間について、上記2ビヤ(VIA)以下の候
補を再リストアツプして、上記候補テーブル21
を更新する手段(c)と、他の配線区間での経路選択
によつて、ある配線区間の2ビヤ(VIA)以下
の配線候補が“0”になる危惧がある時には、該
残つている配線経路を確保する為の経路を確定し
た後、当初の配線区間と、上記確保した配線経路
を1つの配線区間として、改めて2ビヤ(VIA)
以下の配線経路候補をリストアツプして、上記全
候補テーブル21を更新する手段(d)とを設け、 上記候補テーブルに対する更新手段(c)、(d)によ
つて、ある配線経路を確保したことによつて、未
配線区間の中で候補数を“0”としない為の配線
経路の確保を要する配線区間がないときに限り、
上記手段(b)によつて次の配線区間について、配線
経路を決定するように構成する。
〔作用〕
即ち、本発明によれば、計算機システムを使用
して、複数個の配線区間を並列的に自動配線する
方式において、全部の配線区間について、指定配
線長の範囲内で、2ビヤ(VIA)以下の配線候
補をリストアツプして主記憶装置(MS)上候補
テーブルとして設定する手段(a)と、該リストアツ
プされた候補テーブルから、候補数が1つ以上
で、最も候補数の少ない配線区間を優先的に選択
して配線経路を決定する(b)手段と、上記手段(b)で
1つの配線経路を決定した時には、未配線の全配
線区間について、前記2ビヤ(VIA)以下の候
補を再リストアツプして、上記候補テーブルを更
新するようにして、配線を進める毎に、未配線の
配線区間の候補を動的に変更するようにしたもの
であるので、論理設計者の配線長指示を守つた配
線処理を高速に実行できる他、配線率の向上に伴
う人手による埋め込み時間の削減と、計算機シス
テムの性能の向上が図れる効果がある。
〔実施例〕
以下本発明の実施例を図面によつて詳述する。
前述の第1図が本発明の一実施例を模式的に示し
た図であり、第2図は本発明による並列式自動配
線方式の動作を流れ図で示した図であり、第3図
は本発明による2ビヤ(VIA)以下の配線候補
の例を示した図であり、第4図は本発明の配線処
理で扱われる基本セルの概念を示した図であり、
第1図における候補テーブル21、及び関連手段
が本発明を実施するのに必要な手段である。尚、
全図を通して同じ符号は同じ対象物を示してい
る。
先ず、本発明の並列式自動配線(以下、コンカ
レントラウターと云う)に要求される機能は、大
量の配線区間(以下ワイヤと云う)を高速に、且
つ高配線率で、更に高品質に配線することであ
る。
ここで、高品質とは、指定線長以下でとか、指
定線長以上でとか、指定誤差範囲の指定線長で、
と云つた線長指示や、中継ビヤ(VIA)の限界
数指示に従つて配線することを意味する。
このコンカレントラウターシステムは、概略経
路を決定するチヤネル割当て部と、実際の物理経
路を決定するトラツク割当て部の2つの段階を有
する。
最初、チヤネル割当て部により、全てのワイヤ
の概略経路を決定した後、トラツク割当て部によ
り、チヤネルに割当てられた配線を実際の物理ト
ラツクに割当てていくと云う、一般のチヤネル配
線と同様の手法をとる。
このコンカレントラウターシステムの特徴は、
上記チヤネル割当て部にあり、全ワイヤが各々2
ビヤ(VIA)以下で配線可能な経路の全候補を
もつており、配線が進んで行く毎に、その候補を
動的に変更すると云う手法をとつている。
同様な手法は、例えば、「“Lookahead
Router”(先見式ラウタ)」としてJ.C.Fostre(J.
C.フオスタ)によつて発表されている{例えば、
J.C.Foster,“A Lookahead Router for
Multi−Layer Printed Wiring Boards”1979
“Design Automation Conference
Proceedings”PP.486−492(J.C.フオスタ著“多
層プリント布線板の為の先見式ラウター”1979年
“設計自動化会議資料”486頁〜492頁)が、本発
明のコンカレントラウターシステムと大きく異な
る点は2である。
先ず、第一は、「“Lookahead Router”(先見
式ラウタ)」では、あるワイヤに対する経路が決
定されるにつれて、初期に設定された候補が減少
していくだけであるが、本発明のコンカレントラ
ウター方式では、該初期数が“0”になりそうな
ワイヤが出現すると、当該ワイヤの危機的な経路
を先に固定して、新たに候補をリストアツプする
ことにより、該ワイヤに対する候補数を動的に増
加させる点にある。
第二は、「“Lookahead Router”(先見式ラウ
タ)」では、2ビヤ(VIA)以下の経路した取り
扱えないのに対して、本発明のコンカレントラウ
ター方式では、候補数を増加させる処理に付随し
て、ビヤ(VIA)数も増加させることができる
為、理論的には無限個のビヤ(VIA)の経路迄
取り扱える点である。
以下、上記コンカレントラウター方式による配
線手段を順に説明する。
(1) チヤネル構成法: 本発明による配線処理を行う場合、例えば、
プリント板を、第4図a“基本セルへの分割方
法”に示すように、グリツド{部品ピン、固定
ビヤ(VIA)設置可能点で○印で示す}を中
心にした基本セル(斜線で示す)に分割し、こ
の基本セルをチヤネルの構成単位とする。各セ
ルはX方向のトラツク容量、Y方向のトラツク
容量、及びビヤ(VIA)容量をもつている。
同一方向の配線層が複数存在する場合には、
これらの層を重ね合わせて、各層のトラツク容
量を合計したものを、そのセルのトラツク容量
とする。
a図に示した配線層4層のプリント板の基本
セルは、b図の「基本セル容量」に示すよう
に、X方向、Y方向のトラツク容量が、それぞ
れ“5”、ビヤ(VIA)容量は“1”となる。
(2) チヤネル割当ての手順: 本発明をチヤネル割当て手順については、第
1図第3図を参照しながら、第2図によつて説
明する。
ステツプ10:先ず、本発明の並列式自動配線処
理を行う前処理によつて、例えば、磁気テー
プ装置3等に、全ての配線区間(ワイヤ)に
ついての指定長、許容誤差等の情報が格納さ
れており、該配線情報を中央処理装置
(CPU)1が読み取り、全ワイヤについて、
2ビヤ(VIA)以下で配線可能な候補を全
てリストアツプし、第1図で示した主記憶装
置(MS)2上に候補テーブル21として設
定する。
例えば、第3図で示したワイヤ(始点S,
終点Eに対して、線長、許容誤差範囲の指定
された配線の候補は〜の20通りとなる。
ステツプ11,12,13:次に、上記候補テーブル
21において、候補数が1以上で最も候補数
の少ないワイヤから配線経路を選択し確定し
ていく。
これは、該候補数の少ないワイヤ程、他の
ワイヤが配線されることにより、該配線の候
補数が“0”となる効率が高い為である。
一般には、船長制限の厳しいワイヤ、始点
Sと終点E間のマンハツタン距離が短いワイ
ヤ程、候補数が少ない為、そのようなワイヤ
から先に、配線経路が確定されていく。
又、候補が複数個残つているワイヤについ
ては、線も船長の短い候補を選択して配線経
路とするようにする。
ステツプ14:上記経路選択を行つた後、未配線
の全ワイヤについて、2ビヤ(VIA)以下
の候補を再リストアツプし、上記候補テーブ
ル21を更新する。
ステツプ15:あるワイヤの経路が確定され、チ
ヤネルの基本のセルのトラツク容量、又はビ
ヤ(VIA)容量が“0”になると、他のワ
イヤの配線処理に影響を及ぼすことになるの
で、通常においては、そのセルを通過してい
た候補を消去していくだけであるが、他のワ
イヤの経路の決定によつて、上記セルの容量
を“0”にされると、候補数が“0”になつ
てしまうような危機的な経路が存在する場合
には、先にその経路だけを確保する。
例えば、第3図aで示した初期候補のワイ
ヤにおいて、〜の候補の内、〜の3
通りだけの候補が残つた場合、始点S−
S′間、又は終点E−E′間が配線不能になる
と、当該ワイヤの候補数は“0”となつてし
まう。このような場合には、始点S−S′間、
又は終点E−E′間の内、線長の短い終点E−
E′間の経路のみを確定するような配線処理を
行う。
上記確定された経路の先端E′を新しい始
点、又は終点として、もう一方の始点S、又
は終点Eとの間で、該確定された経路の線長
を考慮して、2ビヤ(VIA)以下で配線可
能な候補を新たにリストアツプして、上記候
補テーブル21を更新する 第3図aで、候補〜のみ残つた場合
に、上記の更新処理を行うと、本図bに示す
ような候補〜がリストアツプされ、その
本数は11本となる。
この新候補を設定する処理を行うと、該新
候補に対して、ビヤ(VIA)数が“1”だ
け増加する為、ビヤ(VIA)の制限数を越
える場合には、この処理を行わないようにす
る必要がある。
ステツプ16:上記の配線処理によつて、新たに
区間の確保を要求したワイヤがあるかどうか
を見て、無ければステツプ11に飛ぶが、該新
たな区間の確保を要求するワイヤが存在する
場合にはステツプ14に戻つて、未配線の全
ワイヤについて候補テーブル21の更新を行
う。
これは、部分的に経路を固定することによ
り、チヤネルのあるセルの容量が“0”とな
るような場合には、それによつて影響をうけ
るワイヤの候補の更新処理を行う必要がある
為である。
以上のような新候補を設定する配線処理を
繰り返すことにより、未配線のワイヤに対し
て、ビヤ(VIA)の制限値迄は、なるべく
候補数を“0”とならないようにすることが
でき、この結果、最終的な未結線数を減少さ
せることができる。
ステツプ17,18:最後に、候補数が“0”とな
つて、未結線の蓋残つたワイヤの内、線長指
定の無いものに対しては、ビヤ(VIA)数
の制限値迄、自由にチヤネルレベルてのライ
ンサーチ法によりチヤネルの割当てを行う。
(3) トラツク割当ての手順: (2)項で説明したチヤネル割当てにより、各ワ
イヤがどの基本セルを通過するかが決定され
る。
ある基本セルを一列取り出すと、始点と終点
の決まつた線分の集合となつていることが分か
るが、これを実際の物理的な層、即ちトラツク
に割当てる必要があり、この場合の手順として
種々の方法が知られているが、本発明には直接
関係しないのでここでは省略する。
このように、本発明のコンカレントラウター
は、あるワイヤについて、配線経路を決定する
時に、通常のラウターのような経路探索を行わ
ず、前もつてリストアツプされている候補を選
択するだけである。但し、その度に、配線可能
な経路のリストアツプ処理、更新処理を行わな
ければならないが、この処理はチヤネル単位に
行われるので、高速に処理することができる。
又、各ワイヤの候補数が“0”とならないよ
うに、候補数の少ないワイヤから順に経路を決
定したり、危機的な状況にある区間を部分的に
決定して、動的に候補を更新するようにしてい
るので、高配線率を得ることができる。
更に、指定線長以上でとか、指定線長以下で
とか、指定線長を指定誤差の範囲でとか云つた
線長制御が用意であるといつた特徴がある。
〔発明の効果〕
以上、詳細に説明したように、本発明の並列式
自動配線方式は、計算機システムを使用して、複
数個の配線区間を並列的に自動配線する方式にお
いて、全部の配線区間について、指定配線長の範
囲内で、2ビヤ(VIA)以下の配線候補をリス
トアツプして主記憶装置(MS)上に候補テーブ
ルとして設定する手段(a)と、該リストアツプされ
た候補テーブルから、候補数が1つ以上で、最も
候補数の少ない配線区間を優先的に選択して配線
経路を決定する手段(b)と、上記手段(b)で1つの配
線経路を決定した時には、未配線の全配線区間に
ついて、上記2ビヤ(VIA)以下の候補を再リ
ストアツプして、上記候補テーブルを更新するよ
うにして、配線を進める毎に、未配線の配線区間
の候補を動的に変更するようにしたものであるの
で、論理設計者の配線長指示を守つた配線処理を
高速に実行できる他、配線率の向上に伴う人手に
よる埋め込み時間の削減と、計算機システムの性
能の向上が図れる効果がある
【図面の簡単な説明】
第1図は本発明の一実施例を模式的に示した
図、第2図は本発明による並列式自動配線方式の
動作を流れ図で示した図、第3図は本発明による
2ビヤ(VIA)以下の配線候補の例を示した図、
第4図は本発明の配線処理で扱われる基本セルの
概念を示した図、第5図は従来の配線処理方式の
一例を説明する図、である。 図面において、1は中央処理装置(CPU)、2
は主記憶装置(MS)、21は候補テーブル、3
は磁気テープ装置、10〜18は作動ステツプ、
〜はあるワイヤにおける配線候補経路、Sは
ワイヤの始点、Eはワイヤの終点、をそれぞれ示
す。

Claims (1)

  1. 【特許請求の範囲】 1 計算機システムを使用して、複数個の配線区
    間を並列的に自動配線する方式であつて、 全部の配線区間について、指定長の範囲におい
    て、2ビヤ(VIA)以下の配線候補をリストア
    ツプして主記憶装置(MS)2上に候補テーブル
    21として設定する手段(a)と、 該リストアツプされた候補テーブル21から、
    候補数が1つ以上で、最も候補数の少ない配線区
    間を選択して配線経路を決定する手段(b)と、 上記手段(b)で1つの配線経路を決定した時に
    は、未配線の全配線区間について、上記2ビヤ
    (VIA)以下の候補を再リストアツプして、上記
    候補テーブル21を更新する手段(c)と、 他の配線区間での経路選択によつて、ある配線
    区間の2ビヤ(VIA)以下の配線候補が“0”
    になる危惧がある時には、該残つている配線経路
    を確保する為の経路を確定した後、当初の配線区
    間と、上記確保した配線経路を1つの配線区間と
    して、改めで2ビヤ(VIA)以下の配線経路候
    補をリストアツプして、上記全候補テーブル21
    を更新する手段(d)とを設け、 上記候補テーブルに対する更新手段(c)、(d)によ
    つて、ある配線経路を確保したことで、未配線区
    間の中で候補数を“0”としない為の配線経路の
    確保を要求する配線区間がないときに限り、上記
    手段(b)によつて次の配線区間について、配線経路
    を決定するようにしたことを特徴とする並列式自
    動配線方式。
JP61045827A 1986-03-03 1986-03-03 並列式自動配線方式 Granted JPS62203278A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61045827A JPS62203278A (ja) 1986-03-03 1986-03-03 並列式自動配線方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61045827A JPS62203278A (ja) 1986-03-03 1986-03-03 並列式自動配線方式

Publications (2)

Publication Number Publication Date
JPS62203278A JPS62203278A (ja) 1987-09-07
JPH0450627B2 true JPH0450627B2 (ja) 1992-08-14

Family

ID=12730068

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61045827A Granted JPS62203278A (ja) 1986-03-03 1986-03-03 並列式自動配線方式

Country Status (1)

Country Link
JP (1) JPS62203278A (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7305648B2 (en) 2003-11-21 2007-12-04 Mentor Graphics Corporation Distributed autorouting of conductive paths in printed circuit boards

Also Published As

Publication number Publication date
JPS62203278A (ja) 1987-09-07

Similar Documents

Publication Publication Date Title
KR0153392B1 (ko) Lsi용 상호접속 배선 설계 방법
JPH077427B2 (ja) ノードの相互接続方法
JPS63225869A (ja) 配線経路探索方式
JP4303280B2 (ja) 半導体集積回路のレイアウト方法、レイアウトプログラム
JPH05205011A (ja) 回路基板の配線パターン決定方法及び回路基板
US6505333B1 (en) Automatic placement and routing of semiconductor integrated circuits
US9165103B1 (en) Methods, systems, and articles of manufacture for tessellating and labeling routing space for routing electronic designs
US6496968B1 (en) Hierarchical wiring method for a semiconductor integrated circuit
JPH0450627B2 (ja)
JP2523702B2 (ja) 半導体集積回路の自動配線方法
JP3538158B2 (ja) 自動配線装置
JP3548398B2 (ja) 概略経路決定方法および概略経路決定方式
JP3238232B2 (ja) 半導体集積回路の自動配線方法
JPH0512384A (ja) 自動配線方法
JP2818247B2 (ja) 半導体装置の自動配線方法
JPH05175335A (ja) Lsiの自動配線方法
JP2656344B2 (ja) 自動配線方法
KR100199009B1 (ko) 목표지향 미로탐색에 의한 인쇄회로기판 자동 배선방법
JPH05259285A (ja) 配線経路処理方法、及び配線経路処理システム
JP3111970B2 (ja) 半導体集積回路の自動配線方法
JPH0962725A (ja) 半導体装置の自動配線方法および半導体装置
JPH07121600A (ja) 配線経路処理方法
JPS6325779A (ja) 配線決定処理方式
JPH0645443A (ja) 階層化配線方法
JPH11161689A (ja) 配線パターン生成方法